DE2014256C - Frequenzmoduiationskreis fur binare Daten - Google Patents
Frequenzmoduiationskreis fur binare DatenInfo
- Publication number
- DE2014256C DE2014256C DE19702014256 DE2014256A DE2014256C DE 2014256 C DE2014256 C DE 2014256C DE 19702014256 DE19702014256 DE 19702014256 DE 2014256 A DE2014256 A DE 2014256A DE 2014256 C DE2014256 C DE 2014256C
- Authority
- DE
- Germany
- Prior art keywords
- counter
- frequency
- signals
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
Die Erfindung betrifft eine Schaltung zum Umwandeln eines binären Eingangssignals, das einen ersten
oder zweiten Pegel aufweist, in Ausgangssignale mit einer ersten oder zweiten Frequenz, mit mindestens
einem Zähler, der durch Taktsignale gesteuert wird und dessen Ausgänse mit Verknüpfungsschaltungen
verbunden sind.
In der Dalenübertraeungstechnik ist es üblich, daß
das im Sender modulierte Signal nach der Übertragung im Empfänger periodisch abgetastet wird, um
festzustellen, welche der beiden vorgegebenen Frequenzen jeweils übertragen wurde.
Es ist eine Schaltungsanordnung zur digitalen Frequenzmodulation aus der deutschen Patentschrift
1 217 435 bekannt, in der ein Zähler verwendet winJ,
mit dessen Hilfe die Phase einer Trägerfrequenz in Abhängigkeit von dem binären Eingangssignal stufenweise
in positiver oder negativer Richtung gedreht wird. Die verschiedenen Phasenlagen der Trägerfrec"nz
liegen an Tor^chaltungen an, die durch den
y ;jr für eine bestimmte Phasenfolge zyklisch
durchlässig werden. Die beiden durch Phasendrehungen erzeugten Frequenzen repräsentieren die binären
Eingangssignale.
Ein Nachteil der bekannten Schaltungen ist es, daß das zu übertragende Signal gestört wird, wenn bei der
Umschaltung im Sender von einer ersten auf eine zweite Frequenz entsprechend der zu übertragenden
Information die zweite Frequenz nicht die gleiche Phasenlage wie die erste Frequenz aufweist. In diesem
Fall wird die Amplitude des zu übertragenden Signals über eine Zeit von mehreren Perioden gestört.
Dadurch besteht die Gefahr, daß im Empfänger bei der frequenzmäßigen Abfrage des empfangenen Signals
ein Fehler auftreten kann.
Es ist die Aufgabe der Erfindung, einen Frequenzmodulalionskreis
anzugeben, der die oben beschriebenen Nachteile der bekannten Schaltung nicht aufweist.
Die Erfindung ist dadurch gekennzeichnet, daß zwei Zähler verwendet werden, die in Abhängigkeit
von dem Pegel des Eingangssignals mit unterschiedlichen zweiten Taktsignalen beaufschlagt werden, und
daß jeweils ein Zählerausgangssignal eine Ausgangsschaltung ansteuert und gleichzeitig beide Zähler auf
den Zählwert Null setzt.1""
Die Erfindung wird an Hand eines Ausführungsbeispiels mit Hilfe von Figuren erläutert. Es zeigen
Fig. 1 (a) und 1 (b) ein Blockschaltbild des erfindungsgemäßen
Frequenzmodulationskreises,
Fig. 2 ein Impulsdiagramm der in der Schaltung
nach Fig. 1 auftretenden Wellenformen und
Fig. 3 ein weiteres Impulsdiagramm zur Darstellung der zu verschiedenen Zeiten in Fi g. 1 auftretenden
Impulse.
In Fig. 1 wird an eine Eingangsklemme 10 in digitaler
Form ein Taktimpuls angelegt. Dieser wird geeigneterweise von einem nicht dargestellten Quarzoszillator
erzeugt, der vorzugsweise mit Hilfe eines Flip-Flops ein rechteckförmiges Signal erzeugt Der
Taktimpuls ist in F i g. 2 (a) dargestellt.
Dieser an die Klemme 10 angelegte Taktimpuls wird an ein Flip-Flop 12 angelegt, durch das die
Taktfrequenz halbiert wird, wie in Fig.2(6) dargestellt
ist. Das -Ausgangssignal des Flip-Flops 12 gelangt
auf eine Leitung 14. Diese in Fig. 2(6) dargestellte
halbierte Taktfrequenz wird an ein zweites Flip-Flop 16 angelegt, das eine nochmalige Teilung
der halbierten Taktfrequenz bewirkt. An einen Leitci 18 wird somit die durch vier dividierte Taktfrequem
angelegt, wie sie in F i g. 2 (c) dargestellt ist.
Übersichtshalber wurde in Fig. 1 an die einzelner Ausgangsleiter jeweils der Bezugsbuchstabe gesetzt
der der in F i g. 2 dargestellten und auf dem bezeichneten Leiter auftretenden Wellenform entspricht.
.Aus der vorangehenden Beschreibung geht hervor,
daß nun in F i g. 1 eine Taktfrequenz, eine halbierte
ίο Taktfrequenz und eine durch vier geteilte Taktfrequenz
zur Verfügung steht.
Wie im späteren noch im einzelnen beschrieben, werden die unterteilten Taktfrequenzen benötigt, um
ein störungsfreies asynchrones Umschalten zwischen den beiden definierten Modulationsfrequenzen zu ermöglichen.
Diese Frequenzänderungen treten dann auf, wenn ein binäres Signal an eine Eingangsklemme
20 angelegt wird. In Fig. 2 ist bei (m) ein Teil einer
binären Information dargestellt. Der gleiche Informationsabschnitt
ist In F i g. 3 bei (m) in einem verkleinerten Maßstab nochmals gezeichnet. In der folgenden
Beschreibung wird geeigneterweise Bezug aui den hohen und auf den niedrigen Pegel der die Information
darstellenden positiven und negativen Spannung genommen. In der einschlägigen Technik
ist es häufig üblich, dem niedrigen bzw. negativen Spannungspegel den Wert 0 und dem höheren Spannungspegel
den Wert 1 zuzuordnen, d. h., die Null wird durch einen Signalzwischenraum und die Eins
durch ein Signal bzw. durch eine Markierung interpretiert.
Das an die Eingangsklemme 20 angelegte binäre Datensignal wird an zwei NAND-Glieder 22 und 24
und an einen Inverter 28 über einen Leiter 26 angelegt. Die Datensignale werden durch den Inverter invertiert
und an die NAND-Glieder 32 und 34 über einen Leiter 30 angelegt.
In den Perioden, in denun an den Leitern 104, 14 und 18 Taktsignale und an der Eingangsklemme 20
binäre Datensignale anliegen, ist eine Synchronisation vorhanden, da zwischen den Datensignalen und den
Taktfrequenzen eine feste zeitliche Zuordnung besteht.
Wie dem Fachmann bekannt ist, besteht ein NAND-Glied aus einem UND-Glied und einem an
dessen Ausgang angeschlossenen Inverter, d. h., wenn z. B. an einem Eingang des NAND-Gliedes ein negatives
Signal dauernd anliegt und an seinem anderen Eingang ein Signal angelegt wird, dessen Spannungspegel
ständig zwischen negativ und positiv wechselt, tritt am Ausgang des NAND-Gliedes jeweils dann ein
positives Ausgangssignal auf, wenn an seinem Eingang zwei negative Signale anliegen, d. h., wenn an
der Eingangsklemme 20 ein positives Signal, also ein L-Signal anliegt, werden die NAND-Glieder 22 und
24 jeweils dann leitend, wenn auch auf dem Leiter 14 ein positives Signal anliegt. In diesem Fall liegt an
den Ausgängen des NAND-Gliedes 32 und 34 ein negatives Signal. Im Zusammenhang mit den hier beschriebenen
Beispielen soll angenommen werden, daß eine Information durch die Verknüpfungsglieder 22,
24, 32 und 34 übertragen werden kann, wenn die jeweiligen Verknüpfungsbedingungen für die NAND-Glieder
erfüllt werden.
Wenn ein negatives Signal, d. h. 0-Signal, an die NAND-Glieder 22 und 24 angelegt wird, kann somit
durch diese beiden Glieder kein Taktsignal übertragen werden. Da jedoch durch den Inverter 28 das
2 014 258
negative Dateneingangssignal invertiert, an die NAND-Glieder 34 und 32 angelegt wird, an denen
ebenfalls Taktsignale anliegen, wird nur durch diese
beiden Glieder die Taktfrequenz übertragen. In F i g. 2 und 3 sind die an verschiedenen Punkten der
Fig. 1 auftretenden Wellenformen dargestellt, wobei der zeitliche Ablauf von links nach rechts gesehen
werden muß. Wie aus Fig. 2(m) ersichtlich, wird zu
Beginn ein L-Signal empfangen, d. h., an der Eingangsklemme
20 in Fig. 1 liegt ein positiver Spannungspegel. Im folgenden wird beschrieben, wie sich
die in F i g. 1 dargestellte Schaltung verhält, wenn sich das an die Eingangsklemme 20 angelegte Datensignal
ändert, d. h., wenn, wie aus F i g. 2 (m) in der
Zeichnungsmitte hervorgeht, das Potential von positiv
auf negativ wechselt.
Wenn zu Beginn ein positives Signal an der Eingangsklemme 20 anliegt, werden die NAND-Glieder
32 und 34 gesperrt und die NAND-Glieder 22 und 24 im Rhythmus der Taktfrequenz leitend.
Wie aus Fig. 1 und 2 ersichtlich, ν ird an die NAND-Glieder 22 und 34 die halbierte, an das
NAND-Glied 32 die volle und an das NAND-Glied 24 die durch vier dividierte Taktfrequenz angelegt.
Wenn an der F.ingangsklemme 20 ein positives Signal angelegt wird, wird ein Eingang eines NAND-Gliedes
34 ebenfalls positiv, während sein anderer Eingang im Rhythmus der durch vier dividierten Taktfrequenz
über das NAND-Glied 24 von einem positiven auf einen negativen Pegel geschaltet wird. Das NAND-Glied
36 erzeugt somit an seinem Ausgang im gleichen Rhythmus ein zwischen negativ und positiv
schwankendes Signal.
Auf ähnliche Weise wird ein NAND-Glied 38 betrieben, an dessen einem Eingang über das NAND-Glied
32 ständig ein positives Potential angelegt wird, während an seinem anderen Eingang über das
NAND-Glied 22 im Rhythmus der Halbtaktfrequen? ein positiver Pegel zu liegen kommt.
In F i g. 2 sind bei (d), (e), (/) und (g) die an den
NAND-Gliedern 34, 24, 22 und 32 auftretenden Wellenformen dargestellt. Die Ausgangssignale an
den NAND-Gliedern 36 und 34 werden bei (/i) und (/) in F i g. 2 dargestellt.
Die am Ausgang des NAND-Gliedes 36 auftretenden Signale werden an den Eingang eines Zählers
oder Untersetzers 31 angelegt, der aus Flip-Flops 40, 42, 44, 46 und 48 besteht. Der Ausgang des Flip-Flops
40 ist mit dem Eingang des Flip-Flops 42 verbunden, dessen Ausgang wiederum mit dem Eingang
des nächsten Flip-Flops verbunden ist usw. Die Wirkungsweise einer derartigen Kette aus aneinandergeschalteten
Flip-Flops ist allgemein bekannt und kann auch aus F i g. 2 entnommen werden, so daß im einzelnen
nicht näher darauf eingegangen werden soll. Wesentlich im Zusammenhang mit dieser Beschreibung
ist die Fähigkeit des dargestellten Zählers bzw. Untersetzers, Ausganpimpulse zu bestimmten Zeitintervallen
zu erzeugen.
Der Zähler 31 soll einen Ausgangsimpuls erzeugen, wenn an seinen Eingang der 30. Impuls angelegt
wird. Deshalb führen von den Flip-Flops 42, 44, 46 und 48 Leitungen 50, 52, 54 und 56 zu einem
NAND-Glied 5H Die Eingänge an diesem NAND-Glied sind erst dann alle positiv, wenn ein 30. Impuls
an den Eingang des Zählers 31 angelegt wird. Dadurch wird der jrsprüngliche positive Ausgang des
NAND-Gliedes 58 nun negativ. Der am Ausgang des NAND-Gliedes 58 entstehende negative Impuls wird
über eine Leitung 60 an ein weiteres NAND-Glied 62 angelegt.
Gleichzeitig mit dem Arbeitsbeginn des Zählers 31 wird am Ausgang des NAND-Gliedes 38 der Pegel
im Rhythmus der halben Taktfrequenz von positiv auf negativ wechseln. Die dort entstehende.i Signale
werden an den Eingang des zweiten Zählers 33 angelegt. Dieser Zähler besteht aus sechs Flip-Flops 64,
ίο 66, 68, 70, 72 und 74. Die Ausgänge der Flip-Flops
70. 72 und 74 sind über Leiter 76, 78 und 80 mit einem NAND-Glied 82 verbunden. Der normalerweise
positive Ausgang des NAND-Gliedes 82 wird dann wieder negativ, wenn an den Zähler 33 der
56. Impuls angelegt wird. Dieser am Ausgang des NAND-Gliedes 82 auftretende negative Impuls wird
durch einen Inverter 84 invertiert und an den Eingang eines weiteren NAND-Gliedes 86 angelegt.
An den zweiten Eingang des NAND-Giiedes 86 gelangen über eine Leit -ig 88 die an die Eingangsklemme 20 angelegten binaren Datensignale. Wie eingangs festgelegt und aus F i g. 2 (m) ersichtlich, liegt in dem beschriebenen Zeitabschnitt ein positives Signal an der Eingangsklemme 20 an. Somit wird die
An den zweiten Eingang des NAND-Giiedes 86 gelangen über eine Leit -ig 88 die an die Eingangsklemme 20 angelegten binaren Datensignale. Wie eingangs festgelegt und aus F i g. 2 (m) ersichtlich, liegt in dem beschriebenen Zeitabschnitt ein positives Signal an der Eingangsklemme 20 an. Somit wird die
2j Verknüpfungsbedingung für das NAND-Glied 86 erfüllt,
und an seinem Ausgang entsteht ein negatives Signal, das auf einen Leiter 90 gelangt.
Da bei der Beschreibung der Schaltung angenommen wurde, daß an der Eingangsklemme 20 ein positives
Signal anliegt, kann man davon ausgehen, daß zu einem früheren Zeitpunkt der Spannungspegc! an
der Eingangsklemme von negativ auf positiv gewechselt haben muß. Zu diesem Zeitpunkt begannen die
beiden Zähler 31 und 33 von Null bis 30 bzw. von Null bis 56 zu zählen. Der Zähler 33 wird, wie aus
F i g. 2 (/) ersichtlich, mit doppelt so vielen Impulsen wie der Zähler 31 beschickt. Soba'd der Zähler 33
den 56. Impuls erhalten hat, liefert er ein Ausgangssignal, und zwar noch bevor der Zähler 31 seine Endstellung
erreicht hat. Die Ausgänge der NAND-Glieder 58 und 86 weisen während der Zähloperation ein
positives Alisgangspotential auf Da die Ausgänge der NAND-Glieder 58 und «6 über die Leiter 60 und
90 mit dem Eingang eines weiteren NAND-Gliedes 62 verbunden sind, entsteht an dessen Ausgang ein
negatives Signal. Nach 56 Eingangsimpulsen erzeugt der Zähler 33 ein Ausgangssignal, das bewirkt, daß
am Ausgang des NAND-Gliedes 86 und somit auf dem Leiter 90 ein negatives Signal entsteht. Dadurch
wird auf den Ausgangsleiter 92 ein positives Signal gegeben, das ein Ausgangs-Flip-Flop 98 betätigt,
durch das an der Ausgangsklemme 99 ein Signal erzeugt wird. Gleichzeitig wird das am Ausgang des
NAND-Gliedes 62 entstehende positive Signal über einen Leiter 93 auf zwei Inverter 94 und 96 gegeben.
Der Ausgang des Inverters 96 ist mit eine: Rücksetzleitung ϊΟΟ verbunden, durch die beim Auftreten
eines negativen Signals der Zähler 31 auf Null gesetzt wird. Das an den Inverter 94 angelegte Signal
stellt über die Rücksetzleitung 102 den Zähler 33 ebenfalls wieder auf den Wert Null. Ein positives Signal
auf den Leiter 92 bewirkt also, daß an dei Klemme 99 ein Ausgangssignal erzeugt wird und die
beiden Zähler 31 und 33 wieder auf Null zurückgesetzt werden.
Solange an der Eingangsklemme ein positives Signal anliegt, wird der Zähler 31 durch den Zähler 33,
an den eine höhere Impulsfolgefrequenz angelegl
5 6
wird, jedesmal auf Null gesetzt, bevor er seinen End- Taktfrequenz beaufschlagt. Die an der Ausgangszählerstand erreicht. Die Umschaltung des Ausgangs- klemme 99 entstehenden Signale weisen eine Fre-Flip-Flops 98 erfolgt somit mit einer Frequenz, die quenz von Vito der Taktfrequenz auf. Diese Frequenz
gleich der halben Taktfrequenz geteilt durch 56 ist, ist höher als die vom Zähler 33 beim Auftritt eines
so daß an seinem Ausgang an der Klemme 99 ein 5 positiven Datensignals abgeleitete Frequenz.
Signal entsteht, dessen Frequenz '/»4 der Taktfre* Der Zeitmaßstab in Fig. 2 wurde in Fig. 3 auf
quenz beträgt. Die Ausgangssignale der genannten Ve« zusammengedrängt, d. h., der in Fig.3 dar»
Frequenz werden so lange erzeugt, wie das Potential gestellte Zeitabschnitt ist 56mal so groß wie der in
an der Eingangsklemmc 20 positiv ist, wie aus F i g. 3 F i g. 2 dargestellte Zeitabschnitt. Die in F ί g. 3 («)
(/i) ersichtlich. io gezeigte Wellenform läßt erkennen, daß, solange ein
Wenn an die F.ingangsklcmmc 20 in F i g. 1 ein positives Signal am Eingang 20 von F i g. 1 anliegt,
O-Signal angelegt wird, wechselt der Pegel von posi- an der Ausgangsklcmme 99 Ausgangssignalc auftiv auf negativ, wie aus F i g. 2 (m) ersichtlich. Nun treten, deren Frequenz nur halb so groß ist, wie die
kann die Taktfrequenz das NAND-Glied 32, wie aus an der Ausgangsklemme 99 auftretenden Wcchsel-Fig. 2[g) ersichtlich, passieren und gelangt an den 15 signale beim Vorhandensein eines negativen EinEingang des NAND-Gliedes 38. Beim Auftreten eines gangssignals.
negativen Signals an der F.ingangsklcmmc 20 wird In der vorangehend beschriebenen Schaltung
der Zähler 33 nicht auf Null zurückgesetzt, sondern weisen die Ausgangssignalc an der Klemme 99 bei
zählt bis 56 weiter, wie aus F i g. 2 (/) ersichtlich ist. Vorhandensein eines positiven Datcnsignals eine
Durch das Auftreten des negativen Datcnsignals wird ao Frequenz von ·/«« der Hauptfrequenz und beim Vordic Verknüpfungsbedingung am NAND-Glied 24 handensein eines negativen Eingangssignals eine
nicht mehr erfüllt. Wie in F i g. 2 (d) dargestellt, er- Frequenz von Vim der Hauptfrequenz auf.
zeugt nun das NAND-Glied 34 eine Wellenform im Falls an Stelle der in Fig. 3 («) gezeigten Recht-Rhythmus der halben Taktfrequenz. Diese Signale eckwellenform eine Sinuswcllcnform übertragen wergelangcn an den Hingang des Zählers 31 [s. F i g. 2 25 den soll, so muß die dargestellte Rcchtcckwellenform
(Λ)]. Da der Zähler 33 pro Zeiteinheit mit der dop- lcdigli Yi über ein Tiefpaßfilter gegeben werden,
pelton Anzahl von Impulsen beschickt wird, erreicht Mit der beschriebenen Schaltung, die gemäß der
er früher seinen Endzählcrstand als der Zähler 31. Erfindung arbeitet, kann somit eine Modulation der
Er wird diesmal jedoch noch nicht abgeschaltet. Im Eingangssignalc vorgenommen werden, ohne daß
übrigen geht aus einem Vergleich zwischen der 30 Phasen- oder Synchronisationsfehler auftreten kön-Impulsform (Λ), (r) hervor, daß beim Vorhandensein nen. Die an der Eingangsklemme 20 in Fig. 1 aufcincs negativen Datcnsignals beide Zähler mit einer tretenden Datcnsignalc müssen somit nicht in einer
doppelt so hohen Frequenz beaufschlagt werden als festen Phasenbezichung zu der Taktfrequenz stehen,
beim Vorhandensein eines positiven Datensignals. In der Zeitschrift »Bell System Technical Journal«,
Nach dem Wechsel der Polarität von positiv auf 35 November 1962, wird auf den Seiten 1719 bis 1725
negativ auf der Leitung 88 kann die Verknüpfungs- die mathematische Bedingung beschrieben, die erfüllt
bedingung des NAND-Gliedes 86 nicht mehr erfüllt sein muß, um Gleichlauf- oder Synchronisationswerden. Somit entsteht auf der Leitung 92 ein posi- fehler bei einer asynchronen Frequenzverschiebung
tives Signal. Am Ausgang des NAND-Gliedes 82 ent- zu vermeiden. Im folgenden wird eine vereinfachte
steht ein negatives Signal, wenn der Zähler 33 mit dem 40 Formel angegeben, die den in der Praxis vorhandenen
56. Impuls beaufschlagt wurde. Dieses Signal hat je- Bedingungen genügt:
doch keinen weiteren Einfluß auf die nachfolgende
Schaltung, so daß die Zähler 31 und 33 nicht zurück- T = HP, + Ts (1 - HP1IHP). (1)
gesetzt werden können. Nun kann der Zähler 31 bis t , ,. ^.
dreißig zählen. Aus Fig. 2(Λ), (0 geht hervor, daß 45 M T" dies.er-Formel bede"^ Td'e 7^ «"**«>
den an def Eingangsklemme 20 in Fi g. 1 der Polaritäts- Nulldurchgangen zum Zeitpunkt der Frequenzverwechsel der Information (m) zwischen dem 25. und Schiebung, die erforderlich ist, um eine ideale Modu-26. Viertcltakt-bzw. zwischen dem 50. und 51. Halb- 'atIon durchzufuhren; HP1 die HalbpenHe der
taktimpuls erfolgt. Nach weiteren fünf Halbtakt- t^^T™A^ f Fretluenzversch'ebung;
impulsen erreich? der Zähler den Zählwert 30, wo- 50 gÜSÖSSiÄ BSÄS? ÄS?
durch am Ausgang des NANEWHiedes 58 ein nega- !^ SÄ, ^^
tives Signal erzeugt wird. Dieses ist in F i g. 2 (/) dar- durchgängen unnuttelbar vor der
ll E l! üb d L d NAND *™* ma «m Zertpwifcl derFreq
reqe
tives Signal erzeugt wird. Dieses ist in F i g. 2 (/) dar- gg q
gestellt Es gelang! über den Leiter 60 an das NAND- *™* ma «m Zertpwifcl derFreqBenzverschiebiing.
auf dem Leiter 92 ein positives Signal. Wie voran- 55 **■? «""gewandelter Form wie folgt geschnoben
gehend beschrieben, werden dadurch die Zähler 31 werden:
und 33 wieder zurückgesetzt und das Flip-Flop 98 Γ = T8 + \HP, — HP1HtP1 · Tt]. (2)
angesteuert.
daß beim Anlegen eines negativen Datensignals der 60 kann somit zu jeder Zeit entsprechend der empfan-Zähler 33 das Ausgangs-Flip-Flop 98 nicht mehr an- genen Daten eine Frequeu/erscebung orenmsteuern kann. Dies wird nun über den Zähler 31 be- men werden, ohne daß eine Beeinflussung über den
tätigt Der Zähler 31 konnte bis 30 zahlen, wodurch Zeitbereich Ts vorhanden sein muß. Wenn der Zähler
über die Glieder 58, 62 und das Flip-Flop 98 an die 31 eine Ausgangswellenform mit einer hohen Fre-Klemme 99 ein Ausgangssignal gegeben wird. Somit 65 quenz erzeugt, so steuert er die NuTJdurchgänge vor
wird die Frequenz des an der Ausgangsklemme 99 er- dem Übergang von einem O-Signsl auf ein L-Signal.
zeugten Signals durch den Zähler 31 bestimmt. Der Der Zeitpunkt dieses Wechsels legt die Zeit Tt fest
Zähler 31 wird, wie bereits gesagt, mit der halben Während dieser Zeit steuert der Zähler 31 die Aus-
7 8
gangswellenform, wobei der Zähler 33 keinen Einfluß halbe Zeit 7, angegeben wird. Somit wird die Zeit,
auf den Schaltungsabiauf besitzt. die vom Auftreten eines L-Signals bis zur Erzeugung
Wenn durch den Zähler 33 eine Ausgangswellen- des nächsten Nulldurchganges vergeht, um den
form mit niedrigerer Frequenz erzeugt wird, so wird Faktor 0,5· T, reduziert.
die Zeit Ts durch den Zeitpunkt des auf ein O-Signal 5 Entsprechend dem in der Gleichung 2 eingeklam-
folgenden L-Signals bestimmt. In diesem Fall ist der merten Ausdruck muß die vom Auftreten eines
Zähler 31 wirkungslos. Datensignal bis zum Erzeugen des nächsten NuIl-
''.desmal, wenn der Pegel des Datencingangs- durchgängen verstrichene Zeit die Halbperiode der
signals wechselt, wird der die vorangehende Aus- höheren Frequenz reduziert um den Faktor 30/56 · T,
gangswelle steuernde Zähler wirkungslos. Wenn sich to sein. Die Abweichung zwischen der Formel (2) und
das Eingangsdatcnsignal von L auf 0 ändert, wird die den Werten, die durch die Schaltung gebildet werden,
Steuerung der Ausgangswcllenform unmittelbar von ist dadurch entstanden, daß der Zeitabschnitt von
dem Zahler 33 auf den Zähler 31 übertragen, so daß dem Informationswcchscl am Eingang bis zur Erzcudcr
Zähler 31 den nächsten Nulldurchgang des Aus- gung des nächsten Nulldurchganges die Halbpcriode
gangssignals bestimmt. Wechselt dagegen das Daten 15 der höheren Frequenz' reduziert um den Faktor 0,5 · 7',
eingangssignal von 0 auf L, so wird die Steuerung ist und nicht, wie es die Formel vorgibt, diese HaIbdcr
Ausgangswcllenform von dem Zähler 31 auf den pcriodc reduziert um den Faktor 30/56 · T1.
Zähler 33 übertragen, so daß der Zähler 33 den Da die so entstandene Abweichung in dem einnächsten Nulldurchgang des Ausgangssignals test- geklammerten Ausdruck in der Gleichung (2) entlegen kann. . ao steht, wird die Abweichung größer, wenn Γ, größer
Zähler 33 übertragen, so daß der Zähler 33 den Da die so entstandene Abweichung in dem einnächsten Nulldurchgang des Ausgangssignals test- geklammerten Ausdruck in der Gleichung (2) entlegen kann. . ao steht, wird die Abweichung größer, wenn Γ, größer
Da in dem erfindungsgemäßen Modulationskreis wird. Wenn somit T5 Null ist (im Falle eines Zu-
dic Zcit7s nicht gesteuert wird und da jeweils der sammentrcffcns des Signalwcchscls am Dateneingang
gerade nicht wirksame Zähler die den nächsten Null- mit dem Nulldurchgang), arbeitet die Schaltung ge-
durchgang folgende Datenverschiebung bewirkt, kann maß der vorgegebenen Gleichung (2). Ändert sich
die unter (2) angegebene Gleichung lediglich durch 25 dagegen der Datcnsignalpegel zu einem Zeitpunkt,
die Arbeitsweise des nicht wirksamen Zählers erfüllt bei dem der Zähler 33 den Zählerstand 55 und der
werden. Ein zu einer beliebigen Zeit an die Schaltung Zähler 31 den Zählerstand 27 aufweist, ist die Zeit
angelegtes Datensignal wird somit sofort in der zwischen dem auftretenden Signalwcchsel und dem
Schaltung wirksam, wobei jeweils der nicht wirksame nächsten Nulldurchgang, der durch den Zähler 33
Zi ;iler den nächsten Nulldurchgang bestimmt, so daß 30 gesteuert wird, am größten. In diesem Fall ist der
der Gleichung (2) Genüge getan wird, und zwar zu Unterschied zwischen der tatsächlichen Arbeitsweise
der Zeit nach dem Auftreten des Datcnwechseis am und der durch die Gleichung (2) vorgegebenen am
Hingang der Schnltung, die durch den cingcklammer- größten,
ten Teil der Gleichung (2) angegeben ist. Würde zum Zeitpunkt der größten Abweichung
Im folgenden wird gezeigt, daß die beschriebene 35 ein Datensignalpcgclwcchscl auftreten, so würde der
Schaltung nicht ganz exakt nach der Gleichung (2) Zähler 31 die Steuerung der Ausgangswellenform
arbeitet. Es wird jedoch gezeigt, daß das Arbeits- übernehmen, jedoch erst dann einen nächsten Nullprinzip
der beschriebenen Schaltung mit einem durchgang festlegen, wenn er drei weitere Halbtakthohen
Grad an Genauigkeit die Gleichung (2) erfüllt. impulse empfangen hat. Genaugenommen bencfigt er
Die erste Einschränkung mußte gemacht werden, da 40 nur zwei und eine halbe Periode oder sogar noch
mit einem vernünftigen Schaltungsaufwand die durch weniger von der Halbtaktfrequenz. In bezug auf die
die Gleichung (2) vorgegebene Bedingung nicht erfüllt Gleichung (2) heißt es, daß die Zeit T, zum Zeitpunkt
werden kann. des Datensignalpegelwechsels gleich der Zeit ist, die
Um zu zeigen, daß mit der beschriebenen Schal- der Zähler 33 benötigt, um bis 57 zu zählen. Er betung
der Gleichung (2) Genüge getan werden kann. 45 nötigt dazu 57 Halbtaktimpulse. Der optimale Zeitwird
die Arbeitsweise bei einem auf ein 0 Signal fol- abschnitt, der nach einem zu einem derartigen Punkt
»enden L-5ignal und anschließend bei einem 0-fol- auftretenden Signalpegelwechsel erforderlich wäre,
genden /.-Signal beschrieben. ist 30 - 30/56 · 57 = 0,5 Perioden der Halbtaktfre-
Bcim Auftreten eines einem O-Signal folgenden quenz. Die maximale Aoweichung von dem idealen
L-Signals wird die Ausgangswellenform sofort vom 53 Intervall zwischen dem Nulldurchgang von einem
Zähler 31 gesteuert. Der Zähler 31 steuert den nach- danebenliegenden Datenwechsel beträgt somit zwei
sten Nalldurchgang, indem er von einem gerade in Perioden der Halbtaktfrequenz. Da die Halbtaktihm befindlichen Zählwert bis 30 zählt. In dem Zeit- frequenz fiOmal größer als die modulierte Hochabschnitt zwischen dem Auftreten des neuen Daten- frequenz am Aasgang ist, ist die Abweichung von
emgangssignals and dem vorangehenden NuHdurch- 55 einem idealen zicterfreien Nulldurchgang nicht mehr
gang des Aasgangssignals worde der Zahler 31 be- als 3,3*/· bzw. zwei Teile von sechzig,
reits mit Vierteltaktimpulsen beaufschlagt. Dadurch Wenn das Informationssignal von negativ nach
wird die Zeit verkürzt, die erforderlich ist, um durch positiv wechselt, wird die Ausgangswellenform bis
den Zähler 31 nach dem Auftreten eines neuen kurz vor der Signalpegelverschiebun« von dem Zähler
Dateneingangssignals einen Nulldurchgang des Aus- 6o 31 gesteuert and nach der Pegelverschiebung durch
gangssignals festzulegen. Sotflh wird die Zeit, ώε ver- den Zähler 33. Immer wenn eine derartige Signalgeht, bis nach einem nett auftretenden Datensignal pegelverschiebung auftritt, repräsentiert der Zeitein Nulldurchgang am Ausgang entsteht, um den abschnitt vom Zeitpunkt der Pegelverschiebung bis
Zeitabschnitt verkürzt, der vom vorangehenden Null- zum nächsten Nufldnrcbgang des Ausgangssignals
durchgang bis zum Auftreten des Datensignals ver- 65 mit der höheren Frequenz ein negatives Signal, d. h.
gangen ist Der beim Auftreten eines L-Signals fan eine O. Da mm bis sechzig gezählt werden kann.
Zähler 31 vorhandene Zählwert wird mit der halben können zwei verschiedene Arbeitsweisen auftreten.
Taktperiode multipliziert, wodurch näd die Eine Verschiebung von 0 nach -L könnte auftreten,
309633/393
wenn der Zählerstand des Zählers 33 kleiner als 56
ist. In diesem Fall muß der Zähler 33 bis 56 zählen, um den nächsten Ntilldurchgang zu bewirken. Kr
wird deshalb mit der Halbtaktfrequenz beaufschlagt. Tritt der vorgenannte Signalwechsel auf, wenn der
Zähler 33 einen Zählwert zwischen 56 und 60 aufweist, würde kurz vorher das NAND-Glied 82 über
den Leiter 80 angesteuert, so daß kurz vorher ein Nulldurchgang am Schattungsausgang auftrat.
Die im vorangehenden beschriebene Abweichung beim Wechsel von /. nach 0 war die Ursache für die
verzögerte Erzeugung des Nulldurchgangs, der dem Signalwechscl folgte. Eine bei dem Informationswcchscl
von 0 nach L aultretende Abweichung bewirkt ein vorzeitiges Auftreten des nächsten NuII-durchgangcs.
Die maximale Abweichung tritt auf. wenn der Zähler 33 bis 56 und der Zähler 31 bis 28
gezählt hat. Würde zu diesem Zeitpunkt eine Pegel verschiebung am Datcncingang auftreten, so würde
der Zähler 33 kurz vorher einen Nulldurchgang übertragen. Gemäß der Gleichung (2) wird jedoch gefordert,
daß der Ntilldurchgang. der einem Informationswechsel folgt, in einem Zeitabschnitt von
56 56/30 · 7, auftritt. Wenn der Signalpegel am Dateneingang bei einem Zählerstand von 28 wechselt,
beträgt T, achtundzwan/ig Perioden der Halbtaktfrcquenz. Demnach wird der nächste Nulldurchgang
infolge der vorher aufgetretenen Pegelverschiebung am Dateneingang nach 56 56/30 · 28 ^3,5 Perioden
der Halbtaktfrcquenz auftreten. Da diese Abweichung im Niederfrcuucn7bcreich erscheint, ist sie kleiner
als 3.2"Ό.
Die für die Erfindung verwendeten Modulationskreise sind so aufgebaut, daß der hohe und niedrige
Frequenzbereich im Sprechbeteich der Fernsprcchübcrtragungslcitungen
liegt. Für das vorangehend beschriebene Beispiel kann angenommen werden, daß der quarzgesteuerte Taktgenerator mit einer Frequenz
von 256 kHz arbeitet. Die Halbtaktfrequcnz beträgt somit 128 kHz, wodurch eine Frequenzmodulation
entsteht, die für die L-Signale 1.143 Perioden und die
0-Signale 2,133 Perioden benötigt. Selbstverständlich kann auch im Bedarfsfall mit höheren oder niedrigeren
Frequenzen oder Zählerkapazitäten gearbeitet werden. Die sich bei anderen Werten ergebenden
Abweichungen können auf die gleiche Weise wie in dem vorangehenden Beispiel berechnet werden. Man
kann somit bei einer vorgegebenen maximalen Abweichung die notwendige Taktfrequenz bzw. die notwendige
Zählerkapazität berechnen. Mit dem beschriebenen Kreis sollten lediglich einige Größenverhältnisse aufgezeigt werden, die bei bestimmten
Ausgangssignalen auftreten.
Falls es erforderlich ist, mit dem vorangehend beschriebenen Kreis am Ausgang ein Frequenzverhältnis von 2:1 zu erzeugen, so können die Zählkapazitäten der Zähler 31 und 33 auf ein Verhältnis
von 2:1 verändert werden. Auch mit der abgewandelten Arbeitsweise kann eine annähernd perfekte
bzw. fehlerfreie Frequenzverschiebung vorgenommen werden.
In dieser abgewandelten Form wurden beide Zäh ler in einem bestimmten Zeitabschnitt bis zu einem
vorbestimmten Wert zählen, wobei jeweils einer der beiden Zähler <iuf die nachfolgende Schaltung wirkungslos wäre. Wenn für den Empfänge: ein
Freqnenzverhältnis von 2:1 ausreichend ist, reicht für eine fehlerfreie Frequenzverschiebung ein Taktsignal, ein Halbtaktsignal und ein Zähler aus. Dieser
vorangehend genannte spezielle Fall kann in einer modifizierten Form auf allgemeine Anwendungsbereiche
ausgedehnt werden. Wenn zwei Taktfrequcn-
- 5 zen ausreichend sind, die ein definiertes Größenverhältnis
zu dem Ausgangsverhältnis aufweisen, so können die beiden Taktfrequenzen zusammen mit
einem Zähler zur Erzeugung einer zittcr- und fehlerfreien Frequenzverschiebung in einem Sender verwendet
werden. Falls das gewünschte Ausgangsfrequcn/.vcrhältnis nicht in bezug zur vorhandenen
Taktfrequenz gebracht werden kann, wird, wie bereits beschrieben, die Verwendung eines zweiten Zählers
notwendig.
Claims (5)
1. Schaltung zum Umwandeln eines binären Eingangssignals, das einen ersten oder zweiten
ao Pegel aufweist, in Ausgangssignale mit einer ersten oder zweiten Frequenz, mit mindestens
einem Zähler, der durch Taktsignale gesteuert wird und dessen Ausgänge mit Verknüpfungsschaltungen verbunden sind, dadurch ge-
kennzeichnet, daß zwei Zähler (31, 33) verwendet werden, die in Abhängigkeit von dem
Pegel des Eingangssignals [2 (m), 3(/n)] mit
unterschiedlichen ersten oder unterschiedlichen zweiten Taktsignalen [2 (Λ), 2 (i)] beaufschlagt
werden, und daß jeweils ein Zählerausgangssignal [IU) 2(£)J eine Ausgangsschaltung (62, 98) an
steuert und gleichzeitig beide Zähler (31, 33) auf den Zählwert Null setzt.
2. Schaltung nach Anspruch 1 mit einer Takterzeugungsschaltung, die eine erste und zweite
Taktfrequenz mit einem Frequenzverhältnis erzeugt, das gleich dem Frequenzverhältnis des
Ausgangssignals ist, dadurch gekennzeichnet, daß an einen Zähler in Abhängigkeit von dem Pegel
des Eingangssignals die erste oder zweite Taktfrequenz angelegt wird.
3. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß ein Takterzeugungskreis (10,
12,16) erste [2 (α)], zweite [2 {b)\ und dritte [2 (r)j
Signale erzeugt, wobei die Frequenz der ersten Signale [2 (a)] doppelt so groß wie die Frequenz
der zweiten Signale \2 (b)] und die Frequenz der zweiten Signale [2 (ft)] doppelt so groß wie die
Frequenz der dritten Signale [2 (c)] ist, und daß jeder der Zähler (31, 33) beim Erreichen eines
vorbestimmten Zählwertes ein Ausgangssignal erzeugt wobei die Zählkapazität des zweiten
Zählers (33) etwa doppelt so groß wie die des ersten Zählers (31) ist und daß an NAND-Glieder
(22. 24, 32, 34) die genannten drei Signale [2 (α).
2 (A). 2 (r)] und das Eingangssignal [2(m), 3(m)|
angelegt werfen, so daß in Abhängigkeit vom Pegel des Eingangssignals [2 (m), 3 (m)] die ersten
Signale [2 (a)] an den zweiten Zähler (33) und die zweiten Signale [2(b)] an den ersten Zähler
(31) oder die zweiten Signale [2(6)] an den zweiten Zähler (33) und die dritten Signale f2(c)] an
den ersten Zähler (31) angelegt werfen, and daß ein NAND-Glied (86) bestimmt, ob die Ausgangs signale des ersten oder des zweiten Zahlers (31
oder 33) an den Ausgang (99) gelangen and beide Zähler (31, 33) wieder auf den Wert Null
setzen.
4. Schaltung nach Anspruch 3, dadurch gekennzeichnet,
daß der erste Zähler (31) bis dreißig und der zweite Zähler (33) bis sechsundfünfzig
zählen kann.
5. Schaltung nach einem oder mehreren der s
<f
vorangehenden Ansprüche, dadurch gekennzeichnet, daß der Ausgangskreis (62, 98) ein Flip-Flop
(98) aufweist, das Rechteckwellen [2 («), 3(«)
mit einer durch das Eingangssignal [2(m), 3(m)
bestimmten Frequenz erzeugt.
Hierzu 2 Blatt Zeichnungen
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US81189469A | 1969-04-01 | 1969-04-01 | |
US81189469 | 1969-04-01 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2014256A1 DE2014256A1 (de) | 1970-10-08 |
DE2014256B2 DE2014256B2 (de) | 1971-03-11 |
DE2014256C true DE2014256C (de) | 1973-08-16 |
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2541163C2 (de) | Anordnung zur Bestimmung der Phasendifferenz | |
DE2608902C3 (de) | Code-Wandler-Vorrichtung | |
DE1951863A1 (de) | Digital betriebener Impulsverhaeltnis-Modulator | |
DE2510186A1 (de) | Steuerschaltung fuer einen wechselrichter | |
DE2512161A1 (de) | Digitaler frequenzverschiebungs-demodulator | |
EP2622358A1 (de) | Verfahren und anordnung zur frequenzbestimmung | |
DE2205364C3 (de) | Digital-Analogwandler | |
CH616788A5 (de) | ||
DE2014256C (de) | Frequenzmoduiationskreis fur binare Daten | |
EP0062698A2 (de) | Auswerteschaltung für einen digitalen Drehzahlgeber | |
DE4340966C1 (de) | Schaltungsanordnung zur Erzeugung gerader Tastverhältnisse | |
DE1271169B (de) | Frequenz- und Phasenvergleichsanordnung fuer zwei periodische Signale unter Erzeugung von zwei Impulsfolgen | |
DE2620969C2 (de) | Digital-Analogwandler bei einem Lagemeßsystem | |
DE2613930C3 (de) | Digitaler Phasenregelkreis | |
DE2524613A1 (de) | Einrichtung zum vergleich der ausgangssignale von schrittdaten- kompasspaaren | |
DE2616398B1 (de) | Schaltungsanordnung zur regelung der impulsfolgefrequenz eines signals | |
DE2354072C3 (de) | Schaltungsanordnung zur Regelang der Phasenlage eines Taktsignals | |
DE2253494A1 (de) | Einrichtung zur frequenzumtastung | |
DE1260523B (de) | Schaltungsanordnung zur Phasensynchronisation einer Rechteckspannung mit einer steuernden Wechselspannung | |
DE2014256B2 (de) | Frequenzmodulationskreis fuer binaere daten | |
DE2449341C3 (de) | Verfahren und Schaltung zur Erkennung des Tastverhältnisses eines binären Signals | |
EP1335549B1 (de) | Verfahren zum Erzeugen und Einrichtung zum Empfangen eines anisochronen binären Signals | |
DE1616450B2 (de) | Mischschaltung | |
CH647366A5 (de) | Kodiereinrichtung fuer binaere datensignale und dekodiereinrichtung fuer diese datensignale. | |
DE3042761C2 (de) | Schaltungsanordnung zur Gewinnung einer elektrischenBezugstakt-Impulsfolge für die Dekodierung einer von einem Aufzeichnungsträger gelesenen und auf diesem aufgezeichneten Mehrlängenschrift |