DE2616398C2 - Schaltungsanordnung zur Regelung der Impulsfolgefrequenz eines Signals - Google Patents
Schaltungsanordnung zur Regelung der Impulsfolgefrequenz eines SignalsInfo
- Publication number
- DE2616398C2 DE2616398C2 DE2616398A DE2616398A DE2616398C2 DE 2616398 C2 DE2616398 C2 DE 2616398C2 DE 2616398 A DE2616398 A DE 2616398A DE 2616398 A DE2616398 A DE 2616398A DE 2616398 C2 DE2616398 C2 DE 2616398C2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- counter
- pulse repetition
- variable
- circuit arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001105 regulatory effect Effects 0.000 title claims description 16
- 230000000903 blocking effect Effects 0.000 claims description 6
- 230000011664 signaling Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 13
- 230000007704 transition Effects 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000001208 nuclear magnetic resonance pulse sequence Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
- H03K23/665—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by presetting
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/68—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using pulse rate multipliers or dividers pulse rate multipliers or dividers per se
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/38—Starting, stopping or resetting the counter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
- H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Optimization (AREA)
- Mathematical Analysis (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Pulse Circuits (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
Die Erfindung bezieht sich auf eine Schaltungsanordnung zur Regelung der Impulsfolgefrequenz einer
geregelten Signals in Abhängigkeit von einem Regelsignal und in Abhängigkeit von einem Taktsignal, wobei
ein Osziliatorsignal einem Eingang eines programmierbaren Zählers zugeführt wird, der ab einem Anfangszählerstand die Zählung beginnt und nach Erreichen
2s eines Endzählerstandes in den Anfangszählerstand
zurückgesetzt wird und dessen Endzählerstand und/ oder Anfangszählerstand mit Binärsignalen einstellbar
ist, die an Regeleingängen des Zählers anliegen und wobei durch Änderung des Teilungsverhältnisses vom
Ausgang des Zählers das geregelte Signal abgegeben wird.
Die deutschen Offenlegungsschriften 23 52 355 und 22 11 441 offenbaren beide Schaltungsanordnungen zur
Regelung der Impulsfolgefrequenz eines geregelten Signals in Abhängigkeit von einem Regelsignal, wobei
ein Oszillatorsignal einem Eingang eines programmierbaren Zählers zugeführt wird und wobei durch
Änderung des Teilungsverhältnisses vom Ausgang des Zählers das geregelte Signal abgegeben wird. Bei diesen
bekannten Schaltungsanordnungen beginnt der Zähler ab einem Anfangszählerstand die Zählung und wird
nach Erreichen eines Endzählerstandes in den Anfangszählerstand zurückgesetzt und dessen Endzählerstand
und/oder Anfangszählerstand ist mit Binärsignalen einstellbar, die an Regeleingängen des Zählers anliegen
und die mit Hilfe des Regelsignals gewonnen werden. In diesem Zusammenhang scheint es gleichgültig zu sein,
zu welchen Zeitpunkten sich Änderungen des Regelsignals auf den Zählerstand des Zählers auswirken. Im
Gegensatz dazu gibt es Anwendungsfälle, die Änderungen des Zählerstandes und somit eine Nachregelung der
Impulsfolgefrequenz des geregelten Signals nur zu bestimmten Zeiten ermöglichen, die durch ein Taktsignal
vorgegeben sind. Wenn also die Regelung der Impulsfolgefrequenz nicht zu beliebigen Zeitpunkten,
sondern nur zu Zeitpunkten vorgenommen werden kann, die mit Hilfe eines Taktsignals festgelegt sind,
dann sind die beiden bekannten Schaltungsanordnungen zu einer derartigen Regelung nicht geeignet.
Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zur Regelung der Impulsfolgefrequenz
anzugeben, mit Hilfe der die Regelung einerseits in Abhängigkeit von einem Regelsignal und andererseits
nur zu bestimmten Zeitpunkten vorgenommen wird, die mit Hilfe eines Taktsignals vorgegeben sind.
Die der Erfindung zugrundeliegende Aufgabe wird dadurch gelöst, daß eine bistabile Kippstufe vorgesehen
ist, die einen Setzeingang, einen Takteingang und einen
Ausgang besitzt, die in Abhängigkeit von dem am Setzeingang anliegenden Regeisignal und in Abhängigkeit
vom Taktsignal einen Ruhezustand bzw. Arbeitszustand einnimmt und die über ihren Ausgang ein den
Ruhezustand bzw. Arbeitszustand signalisierendes Kippstufensignal abgibt, und daß das Kippstufensignal
mindestens einem der Regeleingänge des Zählers zugeführt ist und in Abhängigkeit vom Binärwert des
Kippstufeisignals variable Anfangszählerstände und/
oder variable Endzählerstände eingestellt werden, die eine zu hohe bzw. zu niedrige Impulsfolgefrequenz des
geregelten Signals ergeben.
Die erfindunfcsgemäße Schaltungsanordnung zeichnet
sich dadurch aus, daß sie eine verläßliche und störungsfreie Regelung der Impulsfolgefrequenz auch
dann ermöglicht, wenn die Nachregelung nur zu vorgegebenen Zeitpunkten erfolgen darf.
Um eine Vielzahl von je zwei variablen Anfangszähierständen
und'oder je zwei variablen Endzählerzuständen einzustellen ist es zweckmäßig, daß an einigen
Regeleingängen Binärsignaie anliegen, deren Binärwerte beim Betrieb des Zählers konstant bleiben.
Um bei vorgegebener Oszillatorfrequenz und bei vorgegebenem Teilungsverhältnis eine möglichst große
Regelgenauigkeit zu erzielen, ist es zweckmäßig, daß die Differenz der variablen Anfangszählerstände und/oder
die Differenz der variablen Endzählerstände gleich 1 ist. Dies gilt unter der Voraussetzung, daß der Regelbereich
eingehalten wird.
Um eine besonders stabile Betriebsweise des programmierten Zählers zu gewährleisten, ist es
zweckmäßig, daß das Taktsignal zeitlich nicht zu den Zeitpunkten auftritt, zu denen die variablen Anfangszählerstände bzw. die variablen Endzählerstände
auftreten.
Die Impulsfolgefrequenzen des geregelten Signals können durch Änderungen der beiden variablen
Anfangszählerzustände und/oder der beiden variablen Endzählerzustände geändert werden. Um im Falle
derartiger Änderungen auf eine spezielle Einstellung des Taktsignals zu verzichten, ist es zweckmäßig, daß
der Zähler mindestens einen Zählsignalausgang besitzt, über den ein Zählsignal abgegeben wird, das den
augenblicklichen Zählerstand des Zählers charakterisiert, daß eine Sperreinrichtung vorgesehen ist, die eine
Zustandsänderung der Kippstufe verhindert, wenn der Sperrstufe ein Sperrsignal zugeführt wird und daß mit
Hilfe des vom Zählsignalausgang abgegebenen Signals das Sperrsignal immer dann abgeleitet wird, wenn die
variablen Anfangszählerstände und/oder die variablen Endzählerstände eingestellt werden.
Um ein geregeltes Signal großer Phasenstabiütäi zu
erhalten, ist es zweckmäßig, daß eine Meßeinrichtung vorgesehen ist, welche das Regelsignal erzeugt, in
Abhängigkeit von der Differenz der Impulsfolgefrequenz des geregelten Signals und eines weiteren Signals,
daß die Impulsfolgefrequenz des weiteren Signals der Ungleichung FMm 2<
F2< FMm 1 genügt und daß die Impulsfolgefrequenz des Oszillatorsignals mit dem
Bezugszeichen Fl, die Impulsfolgefrequenz des weiteren Signals mit dem Bezugszeichen F2 und die beiden
Reziprokwerte der Teilungsverhältnisse mit den Bezugszeichen m\,m2 bezeichnet sind und das Teilungsverhältnis m 2 größer als das Teilungsverhältnis m 1 ist.
Im folgenden werden Ausführungsbeispiele der Erfindung anhand der F i g. 1 bis 4 beschrieben.
Es zeigen
F i g. 1 und 2 Schaltungsanordnungen zur Regelung der Impulsfolgefi equenz eines Signals,
F i g. 3 Zeitdiagramme zur Erläuterung der Zählweise des Zählers und der Definition des Taktsignals,
Fig.4 eine Schaltungsanordnung zur Regelung der
Impulsfolgefrequenz eines Signals unter Verwendung von Sperrstufen, welche eine Änderung des Kippstufensignals
verhindern, wenn der Zähler die variablen Anfangszählerstände und/oder Endzählerstände erreicht
hat
ίο Fig. 1 zeigt den Oszillator OSCX, der das Signal Fl
abgibt, den Zähler Z, den Taktgeber TG, die Kippstufe
KS, den Oszillator OSC2, der das Signal F2 abgibt, und
die Regelstufe RST, die das Regelsignal R abgibt Die Schaltungsanordnung hat die Aufgabe, die Impulsfolgefrequenz
des vom Ausgang d des Zählers Z abgegebenen Signals FZ in Abhängigkeit vom Regelsignal R und
in Abhängigkeit von der Impulsfolgefrequenz des Signals F2 zu regeln. Der Oszillator 0SC2, der das
Signal F2 erzeugt, kann räumlich beliebig weit von der
Regelstufe RST entfernt sein. Es wird aber angenommen, daß mit der Regelstufe RST die Impulsfolgefrequenzen
der Signale F2 und F 3 miteinander verglichen werden und daß dabei das Regelsignal R gewonnen
wird, das anzeigt, ob die Impulsfolgefrequenz des Signals FZ höher oder niedriger als die Impulsfolgefrequenz
des Signals F2 ist. Die dargestellte Schaltungsanordnung ermöglicht somit, das Signal F3 in Abhängigkeit
von dem Signal F2 zu synchronisieren.
Der programmierbare Zähler Z hat einen Zähleingang z, einen Ausgang d und mehrere Regeleingänge rO, r 1, r 2, r3, r4, r5, r6. Mit jedem Impuls des Signals Fi wird der Zählerstand des Zählers Zerhöht bis er einen Endzählerstand erreicht, der mit Hilfe von Binärsignalen einstellbar ist, die an den Regeleingängen rO bis r6 anliegen. Nach Erreichen des Endzählerstandes wird der Zähler automatisch auf einen Anfangszählerstand zurückgestellt. Mit jedem Impuls des Signals Fl erhöht sich wieder sein Zählerstand, bis er den Endzählerstand erreicht.
Der programmierbare Zähler Z hat einen Zähleingang z, einen Ausgang d und mehrere Regeleingänge rO, r 1, r 2, r3, r4, r5, r6. Mit jedem Impuls des Signals Fi wird der Zählerstand des Zählers Zerhöht bis er einen Endzählerstand erreicht, der mit Hilfe von Binärsignalen einstellbar ist, die an den Regeleingängen rO bis r6 anliegen. Nach Erreichen des Endzählerstandes wird der Zähler automatisch auf einen Anfangszählerstand zurückgestellt. Mit jedem Impuls des Signals Fl erhöht sich wieder sein Zählerstand, bis er den Endzählerstand erreicht.
Die Kippstufe KD erhält über ihren Setzeingang a das Regelsignal R, über ihren Takteingang b das
Taktsignal T und gibt über ihren Ausgang c das Kippstufensignal K ab. Der Ruhezustand bzw. der
Arbeitszustand der Kippstufe KS sind durch die Binärwerte des Kippstufensignals K=O bzw. K= 1
gegeben. Das Signal A=O bzw. R= 1 wird an den
Ausgang c weitergegeben, falls gleichzeitig am Takteingang b ein Übergang des Signals T= 0 zu T= 1 auftritt
Die Kippstufe KS gibt über ihren Ausgang d das
Kippstufensignal K ab. Die Kippstufensignale K bzw. K
sind somit komplementär zueinander. Eine andere Möglichkeit wäre, das Taktsignal Tso zu gestalten, daß
am Ende des Zählzyklus kein positiver Übergang des Taktsignals Tauftritt.
Die Regeleingänge rO bis r5 des Zählers Z erhalten
das Kippstufensignal K. wogepen der Regdeingang r%
das Kippstufensignal K erhält. Wenn an den Regeleingängen r% bis rO das Wort 1000000 anliegt, dann zählt
der Zähler bis 64 und wenn an den Regeleingängen r6 bis rO das Wort 0111111 anliegt, dann zählt der Zähler
bis 63. Auf diese Weise werden mit Hilfe des Kippstufensignals K zwei Endzählerstände ml =64
bzw. m2»63 eingestellt. Da der Zähler Z als
Frequenzteiler geschaltet ist, bewirkt er ein Teilungs-
6j verhältnis von m 1/1 bzw. /n2/l. Wenn die Impulsfolgefrequenzen
der Signale Fl bzw. F3 mit gleichen Bezugszeichen wie die Signale selbst bezeichnet
werden, dann ergibt sich eine Impulsfolgefrequenz
F3 = F\/m\ bei einem Endzählerstand mX und die
Impulsfolgefrequenz F3 — FX/m2 bei einem Endzählerstand
m 2. Dabei sind die Impulsfolgefrequenz F1 und die Endzählerstände m X und m 2 derart festgelegt,
daß die Impulsfolgefrequenz F3 bei einem Endzählerstand m X zu hoch bzw. bei einem Endzählerstand m 2 zu
niedrig ist. Insbesondere ist die Impulsfolgefrequenz des Signals F3 im einen Fall höher als die Impulsfolgefrequenz
des Signals F2, die als Sollfrequenz anzusehen ist und im anderen Fall ist die Impulsfolgefrequenz F3
niedriger als die Sollfrequenz.
Gemäß F i g. 2 erhalten die Regeleingänge r I1 r4 des
Zählers Z über den Schaltungspunkt PO ein O-Signal
und die Regeleingänge r3, r5, r6 erhalten über den
Schaltungspunkt PX ein 1-Signal. Diese an den
Schaltungspunkten PO bzw. Pl anliegenden Signale werden vor Inbetriebnahme des Zählers Z eingestellt
und bleiben dann konstant. Im Gegensatz dazu erhalten die Regeleingänge rO und r2 das Kippstufensignal K,
dessen Binärwerte 0 bzw. 1 von den Binärwerten des Regelsignals R abhängig sind. Auf diese Weise werden
wieder in Abhängigkeit vom Regelsignal R und in Abhängigkeit vom Kippstufensignal K zwei verschiedene
Teilungsverhältnisse m 1/1 bzw. m 2/1 eingestellt.
F i g. 3 zeigt vier verschiedene Betriebsarten des Zählers Z, die nun anhand der Diagramme Zl, Z2. Z3,
ZA erläutert werden. Das Diagramm Zl bezieht sich
auf die erste Betriebsweise und zeigt, daß mit dem Kippstufensignal K die variablen Anfangszählerstände
π 1, π 2 eingestellt werden und daß durch Aufwärtszählung der Endzählerstand π 3 erreicht wird. Danach wird
in Abhängigkeit vom Kippstufensignal einer der beiden Anfangszustände η 1 oder η 2 eingestellt.
Das Diagramm Z 2 bezieht sich auf den Fall, daß der Zähler vom Zählerstand η 1 aus hochgezählt wird und
daß in Abhängigkeit vom Kippstufensignal entweder der Endzählerstand η 3 oder der Endzählerstand π 4
eingestellt wird. Im Anschluß daran wird der Zähler wieder auf den Anfangszählerstand η 1 zurückgestellt.
Das Diagramm Z3 bezieht sich auf den Fall, daß ausgehend von den Anfangszählerständen π 4, π 3 der
Zähler auf den Endzählerstand η 1 heruntergezählt wird. In diesem Fall werden die Endzählerstände π 4, π 3
in Abhängigkeit vom Kippstufensignal K eingestellt.
Das Diagramm Z4 bezieht sich auf den Fall, daß der Zähler ausgehend vom Anfangszählerstand π 4 in
Abhängigkeit vom Kippstufensignal entweder bis auf den Endzählerstand η 2 oder π 1 herabgezählt wird.
Die Periodendauer des Taktsignals Tist beispielsweise derart festgelegt, daß sie gleich der Dauer ist, die der
Zähler Z im Mittel zur Erreichung seiner variablen Endzählerstände benötigt. Im Fall des Diagramms Z1
könnte die Periodendauer gleich der Dauer ab dem Zeitpunkt f2 bis zum Zeitpunkt f 11 sein, im Fall des
Diagramms Z 2 gleich der Dauer ab dem Zeitpunkt 11
bis zum Zeitpunkt /12, im Fall des Diagramms Z 3 gleich der Dauer ab dem Zeitpunkt (2 bis zum
Zeitpunkt /13 und im Fall des Diagramms Z4 gleich der
Dauer ab dem Zeitpunkt ti bis zum Zeitpunkt t\2.
Dabei ist die Dauer des Taktsignals T=I ab dem Zeitpunkt /4 bis zum Zeitpunkt /10 derart festgelegt,
daß während dieser Zeit nicht die variablen Anfangszählerstände und nicht die variablen Endzählerstände
auftreten. Beispielsweise können gemäß dem Diagramm Z4 ab dem Zeitpunkt /10 bis zum Zeitpunkt /15
entweder der Endzählerstand π 2 oder der Endzählerstand π 1 eingestellt werden und da während dieser Zeit
mit dem Taktsignal T=O keine Änderung des Kippstufensignals K vorgenommen wird, ist keine
Störung des Zählers Z zu befürchten. Mit dem Taktsignal Γ wird somit verhindert, daß beispielsweise
zum Zeitpunkt /11 bei eingestelltem Endzählerstand η 2
mit dem Kippstufensignal K auf den Endzählerstand η 1 umgeschaltet wird, wodurch der Betrieb des Zählers 2
gestört wäre.
Außer den in Fig. 3 anhand der Diagramme Zl bis Z4 dargestellten Betriebsweisen wäre es grundsätzlich
ίο denkbar, einerseits die Betriebsweisen Zl und Z2 und
andererseits die Betriebsweisen Z3 und Z4 zu kombinieren, so daß in Abhängigkeit vom Kippstufensignal
sowohl variable Anfangszählerstände als auch variable Endzählerstände eingestellt werden.
Wenn die Impulsfolgefrequenz des Oszillatorsignals Fl und wenn der Endzählerstand des Zählers 2.
vorgegeben sind, dann ist die größte Regelgenauigkeil gegeben, wenn die Differenz der Anfangszählerstände
oder die Differenz der Endzählerstände gleich 1 ist Beispielsweise sind im Fall der Fig. 1 die Endzählerstände
63 und 64, so daß deren Differenz gleich 1 ist.
Die in Fig.4 dargestellte Schaltungsanordnung enthält außer den bereits in den Fig. 1 und 2
dargestellten Bauteilen den Decodierer DC und die Gatter CX und G 2. Der Zähler Z hat mehrere
Ausgänge c/0, dX, d2,d3, t/4, c/5, c/6, über die Signale
abgegeben werden, die den jeweiligen Zählerstand signalisieren. Es wird beispielsweise angenommen, daO
der in F i g. 4 dargestellte Zähler Zgemäß dem in F- i g. 3
dargestellten Diagramm Z2 arbeitet, wobei η X = 1 η 3 = 63 und /7 4 = 64 ist. In diesem Fall ist der
Decodierer DC derart eingestellt, daß er den Zählerstand π3 = 63 decodiert und das in Fig. 3 dargestellte
Sperrsignal 5 abgibt, das eine Umschaltung der Kippstufe KSverhindert. Die Kippstufe KSnimmt ihren
Ruhezustand ein, wenn am Ausgang c ein O-Signal, am Ausgang c/ein 1-Signal, am Eingang e ein 1-Signal und
am Eingang f ein 0-Signal anliegt. Sie nimmt ihren Arbeitszustand ein, wenn am Ausgang cein 1-Signal, am
Ausgang dein O-Signal, am Eingang e ein O-Signal und
am Eingang fein !-Signal anliegt. Ein Übergang vom
Ruhezustand in den Arbeitszustand erfolgt bei 1-Signalen an den Eingängen a, e, f immer dann, wenn am
Eingang b ein 1-Signal auftritt. Ein Übergang vom Arbeitszustand in den Ruhezustand erfolgt bei 1-Signalen
an den Eingängen a, e, f immer dann, wenn am Eingang b ein O-Signal auftritt. Die beiden NAND-Gatter
Gl, G 2 geben nur dann O-Signale ab, wenn ar
beiden Eingängen 1-Signale anliegen. Wenn zum Zeitpunkt /U gemäß dem Diagramm Z2 an der
Regelsignaleingängen r6 bis rO das Wort 0111111 anliegt, das den Zählerstand π 3 = 63 bewirkt, dann wire
vom Ausgang c/der Kippstufe KS ein 1-Signal an da;
Gatter G 2 abgegeben und mit dem Signal S= 1 wire
über den Ausgang des Gatters G 2 ein 0-SignaI an der Eingang / der Kippstufe KS gegeben, die damit nichi
mehr umgeschaltet werden kann. Wenn an der Regelsignaleingängen r6 bis rO das Wort lOOOOOC
anliegt, so daß sich der Zählerstand /i 4 — 64 ergibt, danr
wird vom Ausgang cder Kippstufe /(Sein 1-Signal ar
einen Eingang des Gatters G1 abgegeben und mit dem
Signal S= 1 gibt das Gatter G1 ein 0-Signal an der
Eingang e der Kippstufe KS ab und sperrt dies« Kippstufe. Der Decodierer DC spricht somit in diesen-Fall
auf den Zählerstand π 3=63 an und erzeugt da; Sperrsignal S, das die Änderung des Zählerstande!
verhindert, wenn anstelle des Taktsignals T das Taktsignal 7Ί dem Eingang a der Kippstufe Ki
zugeführt wird. Bei Verwendung einer derartigen Sperrstufe, die im wesentlichen aus den beiden Gattern
Gi, G 2 gebildet wird, ist somit die Erzeugung des
Taktsignals Γ nicht kritisch, weil immer bei Erreichen der Endzählerstände das Sperrsignal .Verzeugt wird, das
eine Umschaltung der Kippstufe verhindert. In der Praxis ist der Decodierer DC meist nicht erforderlich,
weil es Zähler Zgibt, die über einen Ausgang das Signal S abgeben, das die Erreichung eines bestimmten
Zahlerstandes signalisiert.
Die in den Fig. 1,2 und 4 dargestellten Schaltungsanordnungen
erfordern einen geringen technischen Aufwand, weil bewußt darauf verzichtet wird, genau
jenen Zählerstand des Zählers Z einzustellen, der erforderlich wäre, um die Frequenzübereinstimmung
der beiden Signale F2 und F.3 zu realisieren. Im Gegensatz dazu werden zwei geringfügig verschiedene
Zählerstände m 1 und m 2 gewählt.
Der in F i g. 1 dargestellte Zähler Z kann auch derart betrieben werden, daß einige Regelsignaleingänge
konstant ein O-Signal erhalten, daß einige weitere
Regelsignaleingänge konstant ein I -Signal erhalten, daß mindestens ein Regelsignaleingang das Kippstufensigiul
K erhält Lind daß mindestens ein weitere Regclsignaleingang das komplementäre Kippstufensi
gnal Verhall.
Im Zusammenhang mit einer Datenübertragung mi phasendifferen/moduliertem Trager kann beispielsu ei
se das Signal /'2 eine Sollfrequenz von 1800 Hz habei
und die Oszillatorfrequenz Fl kann 3,456MH betragen. In diesem speziellen Fall kann mit m I =293
und mit m2^ 1908 die Impulsfolgefrequenz des Signal
Fi 1,78882 kHz bzw. 1,81132 kHz betragen, so dal
gegenüber der Sollfrequenz F2 von 1800 Hz etw; ±11 Hz Frequenzfehler ausgeregelt werden können.
Programmierbare Zähler Z sind beispielsweise ii
CMOS-Technik im Handel erhältlich. Es kann den Zähler Z ein Frequenzteiler mit fest eingestellten
Tcilungsverhältnis vorgeschaltet werden, um die Ar beitsfrequenz eines CMOS-Zählers nicht zu überschrei
ten. Zähler Z sind auch in TTL-Technik im Hände erhältlich. An den Ausgang d des Zählers Z könnei
weitere Frequenzteiler mit fest eingestelltem Teilungs verhältnis angeschlossen werden, um beispielsweisi
zwei um 90° versetzte Signale zu erzeugen.
Hierzu 3 Blatt Zeichnungen
Claims (7)
1. Schaltungsanordnung zur Regelung der Impulsfolgefrequenz eines geregelten Signals in Abhängigkeit
von einem Regelsignal und in Abhängigkeit von einem Taktsignal, wobei ein Oszillatorsignal einem
Eingang eines programmierbaren Zählers zugeführt wird, der ab einem Anfangszählerstand die Zählung
beginnt und nach Erreichen eines Endzählerstandes in den Anfangszählerstand zurückgesetzt wird und
dessen Endzählerstand und/oder Anfangszählerstand mit Binärsignalen einstellbar ist, die an
Regeleingängen des Zählers anliegen und wobei durch Änderung des Teilungsverhäitnisses vom
Ausgang des Zählers das geregelte Signal abgegeben wird, dadurch gekennzeichnet, daß
eine bistabile Kippstufe (KS) vorgesehen ist, die einen Setzeingang (aj, einen Takteingang (b) und
einen Ausgang (c) besitzt, die in Abhängigkeit von dem am Setzeingang (^ anliegenden Regelsignai (R)
und in Abhängigkeit vom Taktsignal (T) einen Ruhezustand bzw. Arbeitszustand einnimmt und die
über ihren Ausgang (c) ein den Ruhezustand bzw. Arbeitszustand signalisierendes Kippstufensignal
(K) abgibt, und daß das Kippstufensignal (K) mindestens einem der Regeleingänge (VO, r2) des
Zählers (Z) zugeführt ist und in Abhängigkeit vom Binärwert des Kippstufensignals (K) variable Anfangszählerstände
(n\, π 2; π 4, /j 3) und/oder variable Endzählerstände (77 3, π 4; η 2, ni) eingestellt
werden, die eine zu hohe bzw. zu niedrige Impulsfolgefrequenz des geregelten Signals (F3)
ergeben (F i g. 1 bis 3).
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß an einigen Regeleingängen (V 1,
r3, r4, γ5, r6) Binärsigr.ale anliegen, deren
Binärwerte(0bzw. 1)konstant bleiben (Fig. 2).
3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Differenz der variablen
Anfangszählerstände und/oder die Differenz der variablen Enozählerzustände gleich 1 ist.
4. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Taktsignal (Tj zeitlich nicht
zu den Zeitpunkten auftritt, zu denen die variablen Anfangszählerstände bzw. die variablen Endzählerstände
auftreten.
5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß der Zähler (Z) mindestens einen
Zählsignalausgang (VO bis dB) besitzt, über den ein Zählsignal abgegeben wird, das den augenblicklichen
Zählerstand des Zählers charakterisiert, daß eine Sperreinrichtung (G 1) vorgesehen ist, die eine
Zustandsänderung der Kippstufe (KS) verhindert, wenn der Sperrstufe ein Sperrsignal (S) zugeführt
wird und daß mit Hilfe des vom Zählsignalausgang abgegebenen Signals das Sperrsignal immer dann
abgeleitet wird, wenn die variablen Anfangszählerstände und/oder die variablen Endzählerstände
eingestellt werden.
6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß der Zähler mehrere Zählsignalausgänge
(Ό0 bis D6) besitzt, die an einen
Decodierer (DC) angeschlossen sind und über dessen Ausgang das Sperrsignal (Sj abgegeben wird
(F «g- 4).
7. Schaltungsanordnung nach Anspruch 1, dadurch
gekennzeichnet, daß eine Meßeinrichtung (RST) vorgesehen ist, welche das Regelsignal (R) erzeugt,
in Abhängigkeit von der Differenz der Impulsfolgefrequenzen des geregelten Signals (F3) und eines
weiteren Signals (F2), daß die Impulsfolgefrequenz des weiteren Signals (F2) der Ungleichung
Fl//n2<F2<Fl//n 1 genügt, und daß die Impulsfolgefrequenz
des Oszillatorsignals mit dem Bezugszeichen Fl die Impulsfolgefrequenz des weiteren
Signals mit dem Bezugszeichen F2 und die beiden Reziprokwerte der Teilungsverhältnisse mit den
Bezugszeichen ml, tn2 bezeichnet sind und das
Teilungsverhältnis m2 größer als das Teilungsverhältnis m 1 ist.
Priority Applications (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2616398A DE2616398C2 (de) | 1976-04-14 | 1976-04-14 | Schaltungsanordnung zur Regelung der Impulsfolgefrequenz eines Signals |
| CH365577A CH616787A5 (de) | 1976-04-14 | 1977-03-23 | |
| GB13796/77A GB1560333A (en) | 1976-04-14 | 1977-04-01 | Circuit arrangements for producing signals of regulated pulse repetition frequency |
| US05/786,214 US4115687A (en) | 1976-04-14 | 1977-04-11 | Circuit arrangement for controlling the pulse repetition frequency of a signal |
| IT22391/77A IT1076712B (it) | 1976-04-14 | 1977-04-13 | Disposizione circuitale per regolare la frequenza di ripetizione degli impulsi di un segnale |
| SE7704241A SE410076B (sv) | 1976-04-14 | 1977-04-13 | Kopplingsanordning for reglering av pulstakt-frekvensen for en signal |
| FR7711102A FR2348601A1 (fr) | 1976-04-14 | 1977-04-13 | Installation pour le reglage de la frequence sequentielle impulsionnelle d'un signal |
| BE176718A BE853599A (fr) | 1976-04-14 | 1977-04-14 | Installation pour le reglage de la frequence sequentielle impulsionnelle d'un signal |
| JP4310277A JPS52127052A (en) | 1976-04-14 | 1977-04-14 | Circuit for regulating signal pulse repetition frequency |
| NL7704100A NL7704100A (nl) | 1976-04-14 | 1977-04-14 | Schakeling voor het regelen van de impulsher- halingsfrequentie van een signaal. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2616398A DE2616398C2 (de) | 1976-04-14 | 1976-04-14 | Schaltungsanordnung zur Regelung der Impulsfolgefrequenz eines Signals |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2616398B1 DE2616398B1 (de) | 1977-10-06 |
| DE2616398C2 true DE2616398C2 (de) | 1978-06-01 |
Family
ID=5975365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2616398A Expired DE2616398C2 (de) | 1976-04-14 | 1976-04-14 | Schaltungsanordnung zur Regelung der Impulsfolgefrequenz eines Signals |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US4115687A (de) |
| JP (1) | JPS52127052A (de) |
| BE (1) | BE853599A (de) |
| CH (1) | CH616787A5 (de) |
| DE (1) | DE2616398C2 (de) |
| FR (1) | FR2348601A1 (de) |
| GB (1) | GB1560333A (de) |
| IT (1) | IT1076712B (de) |
| NL (1) | NL7704100A (de) |
| SE (1) | SE410076B (de) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2856012C2 (de) * | 1978-12-23 | 1983-10-06 | Kernforschungsanlage Juelich Gmbh, 5170 Juelich | Schaltungsanordnung zur Phasenverschiebung und deren Verwendung |
| CH643106B (fr) * | 1980-11-26 | Suisse Horlogerie | Garde-temps comprenant une chaine de diviseurs au rapport de division ajustable. | |
| US4647926A (en) * | 1984-07-27 | 1987-03-03 | Allied Corporation | Warning system for microwave landing system airborne receiver |
| CA1290407C (en) * | 1986-12-23 | 1991-10-08 | Shigeki Saito | Frequency synthesizer |
| EP0316878B1 (de) * | 1987-11-16 | 1993-07-21 | Sanyo Electric Co., Ltd. | PLL-Schaltung zum Generieren eines mit einem Eingangssignal mittels eines geschalteten Teilers synchronisierten Ausgangssignals |
| US4941160A (en) * | 1989-03-31 | 1990-07-10 | Digital Appliance Controls, Inc. | Frequency multiplier circuitry and method |
| US5606276A (en) * | 1994-10-05 | 1997-02-25 | Altera Corporation | Method and apparatus for creating a large delay in a pulse in a layout efficient manner |
| EP1004948A3 (de) * | 1998-09-22 | 2006-02-15 | Siemens Aktiengesellschaft | Kostengünstige Uhr |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3413452A (en) * | 1966-01-14 | 1968-11-26 | North American Rockwell | Variable presetting of preset counters |
| US3581066A (en) * | 1968-03-06 | 1971-05-25 | Lear Siegler Inc | Programmable counting circuit |
| DE2013880C3 (de) * | 1970-03-23 | 1974-02-21 | Siemens Ag, 1000 Berlin U. 8000 Muenchen | Schaltungsanordnung zum Erzeugen von Taktimpulsen |
| CH554015A (de) * | 1971-10-15 | 1974-09-13 | ||
| US3840724A (en) * | 1973-04-25 | 1974-10-08 | Inductosyn Corp | Scalar multiplier |
| DE2352355A1 (de) * | 1973-10-18 | 1975-04-24 | Standard Elektrik Lorenz Ag | Schaltungsanordnung zur synchronisierung eines fernsehempfaengers |
| US3937932A (en) * | 1974-04-15 | 1976-02-10 | Barber-Colman Company | Digital frequency generator |
| US3983498A (en) * | 1975-11-13 | 1976-09-28 | Motorola, Inc. | Digital phase lock loop |
-
1976
- 1976-04-14 DE DE2616398A patent/DE2616398C2/de not_active Expired
-
1977
- 1977-03-23 CH CH365577A patent/CH616787A5/de not_active IP Right Cessation
- 1977-04-01 GB GB13796/77A patent/GB1560333A/en not_active Expired
- 1977-04-11 US US05/786,214 patent/US4115687A/en not_active Expired - Lifetime
- 1977-04-13 IT IT22391/77A patent/IT1076712B/it active
- 1977-04-13 SE SE7704241A patent/SE410076B/xx unknown
- 1977-04-13 FR FR7711102A patent/FR2348601A1/fr active Granted
- 1977-04-14 NL NL7704100A patent/NL7704100A/xx not_active Application Discontinuation
- 1977-04-14 JP JP4310277A patent/JPS52127052A/ja active Pending
- 1977-04-14 BE BE176718A patent/BE853599A/xx unknown
Also Published As
| Publication number | Publication date |
|---|---|
| SE7704241L (sv) | 1977-10-15 |
| GB1560333A (en) | 1980-02-06 |
| FR2348601B1 (de) | 1983-02-04 |
| CH616787A5 (de) | 1980-04-15 |
| BE853599A (fr) | 1977-10-14 |
| IT1076712B (it) | 1985-04-27 |
| JPS52127052A (en) | 1977-10-25 |
| FR2348601A1 (fr) | 1977-11-10 |
| US4115687A (en) | 1978-09-19 |
| NL7704100A (nl) | 1977-10-18 |
| DE2616398B1 (de) | 1977-10-06 |
| SE410076B (sv) | 1979-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2726277A1 (de) | Abtastsignaldetektor | |
| DE2400394B2 (de) | Schaltungsanordnung zur digitalen Frequenzteilung | |
| DE3022746A1 (de) | Digitale phasenkomparatorschaltung | |
| DE2548265A1 (de) | Schaltungsanordnung zur symmetrischen frequenzteilung durch eine ungerade zahl | |
| DE2305847B2 (de) | Anordnung zum erzeugen einer beliebigen frequenz aus einer anzahl in einem breiten frequenzband liegender diskreter frequenzen | |
| DE2616398C2 (de) | Schaltungsanordnung zur Regelung der Impulsfolgefrequenz eines Signals | |
| DE2439937C3 (de) | Schaltungsanordnung zur Erzeugung eines gegenüber einem Eingangsimpuls verzögerten Ausgangsimpulses | |
| EP1001527A2 (de) | Schaltungsanordnung zum Erzeugen eines Ausgangssignals | |
| DE2201939C3 (de) | A-Codierer mit automatischem Ladungsabgleich | |
| DE3315372C2 (de) | ||
| DE2633471C2 (de) | Einstellbare Schaltungsanordnung für eine elektronische Uhr | |
| DE1925917C3 (de) | Binäre Impulsfrequenz-Multiplizierschaltung | |
| DE2719147A1 (de) | Programmierbarer teiler | |
| DE2456178A1 (de) | Schaltungsanordnung fuer eine automatische verstaerkungsreglung fuer codierte daten | |
| DE2748075A1 (de) | Schaltungsanordnung zur verkuerzung der einphaszeit eines phasenregelkreises auf die phasenlage von eingangssignalen | |
| DE3314973C1 (de) | Schaltungsanordnung zur Erzeugung einer stabilen festen Frequenz | |
| DE1170464B (de) | Mit Pulscodemodulation arbeitende UEber-tragungsanordnung | |
| DE2844936C2 (de) | Fernsteuersender mit einem analog steuerbaren Oszillator | |
| DE3121970C2 (de) | Digitaler Phasendiskriminator | |
| DE19729476C2 (de) | Numerisch gesteuerter Oszillator | |
| DE2840555A1 (de) | Schaltungsanordnung zur messung der periodendauer einer impulsfolge, deren verwendung und schaltungsanordnung nach dieser verwendung | |
| DE2844938C2 (de) | Schaltungsanordnung zur Erzielung eines Gleichlaufs zwischen der Oszillatorfrequenz und der Resonanzfrequenz des Eingangskreises eines Überlagerungsempfängers | |
| EP1012980B1 (de) | Digitaler phase locked loop | |
| DE2842279A1 (de) | Schaltungsanordnung zur bestimmung der gegenseitigen phasenlage zweier zueinander in beziehung zu setzender flanken zweier signale oder impulse | |
| EP0067464B1 (de) | Dynamischer Synchron-Binärzähler mit identischem Aufbau der Stufen |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8339 | Ceased/non-payment of the annual fee |