DE1925917C3 - Binäre Impulsfrequenz-Multiplizierschaltung - Google Patents
Binäre Impulsfrequenz-MultiplizierschaltungInfo
- Publication number
- DE1925917C3 DE1925917C3 DE1925917A DE1925917A DE1925917C3 DE 1925917 C3 DE1925917 C3 DE 1925917C3 DE 1925917 A DE1925917 A DE 1925917A DE 1925917 A DE1925917 A DE 1925917A DE 1925917 C3 DE1925917 C3 DE 1925917C3
- Authority
- DE
- Germany
- Prior art keywords
- output
- pulse
- phase
- input
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/68—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using pulse rate multipliers or dividers pulse rate multipliers or dividers per se
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Mathematical Physics (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Manipulation Of Pulses (AREA)
Description
Die Erfindung betriff; eine binäre Impulsfrequenz-Multiplizicrschaitung
mit einer einzigen Eingangsleitung für die zu zählenden Impulse, mehreren bistabilen
Bauelementen, die Stufen eines Impulszähler bilden, sowie mit Auswähltorschaltungen, über welche die
bistabilen Bauelemente ausgangsseitig mit einer gemeinsamen Ausgangsimpulsleitung verbindbar sind,
wobei die Erregung der entsprechenden Auswähltorschaltungen eine Ausgangsimpulsfolge mit einer mittleren
Folgefrequenz ergibt, die einen gewünschten Bruchteil der mittleren Folgefrequenz der über die
Eingangsleitung dem Zähler zugeführten Eingangsimpulse ist.
Bei bekannten Schaltungen dieser Art (DT-AS 1189133 und 1189134) sind alle Ausgänge des
Impulszählers mit einem nachgeschalteten Dekoder verbunden, der aus UND-Gattern aufgebaut ist. Jeder
Dekoder hat zehn Ausgänge, von denen jeweils nur ein einziger sich im »1 «-Zustand befinden kann, wohingegen
maximal vier der Ausgänge jeder Zähldekade, von denen eine oder mehrere den Impulszähler bilden, sich
im »1 «-Zustand befinden können. Jedem Dekoder ist ein Kodierer nachgcschaltet, der zehn Eingänge und zehn
Ausgänge hat und dessen Aufgabe es ist, eine bewertete Ausgangsgröße entsprechend den Ziffern 0 bis 9 zu
erzeugen. Mittels je eines Wahlschalters läßt sieh wahlweise einer der zehn Ausgänge des Kodierers mit
dem einen Eingang der nachgeschalteten Auswähltorschaltung verbinden, dessen anderer Eingang an den
zweiten Ausgang eines Impulsformers angeschlossen ist, der dem Eingang des Impulszählers vorgeschaltet ist.
Bei diesen Anordnungen ist zwar nicht wie bei anderen bekannten binären Impulsfrequenz-Multiplizierschaltungen
eine Differenziation der Ausgangsimpulse des Zählers erforderlich, um Fehler auszuschalten, wohl
aber eine Impulsformung. Nachteilig ist ferner, daß sie nur für bewertbare Kode verwendbar sind, was einen
relativ großen Aufwand erforderlich macht. Außerdem ist mit diesen vorbekannten Anordnungen ein mehrphasiger
Betrieb nicht möglich.
Der Erfindung liegt die Aufgabe zugrunde, eine binäre Impulsfrequenz-Multiplizierschaltung zu schaffen,
die sich mit geringerem Aufwand realisieren läßt. Diese Aufgabe ist mit einer Schaltung der eingangs
genannten Art erfindungsgemäß dadurch gelöst, daß der Impulszähler für eine Wiedergabe des Zählergebnisses
in einem progressiven Binärkode oder Gray-Kode ausgebildet und jedes seiner bistabilen Bauelemente von
einem die Änderung im Zustand der Ausgangsgröße bis zum Knde des die Änderung auslosenden Impulses
verzögernden Typ ist, d.iB jeder Stufe eine aus logischen
Elementen aufgebaute Mehrfach-Torschaltung zugeordnet und nachgeschaltet ist, deren Ausgang mit
Ausnahme der letzten Torschaltung mit dem Eingang der nachgeschalteten Stufe verbunden ist und von deren
Eingängen ein erster mit dem Ausgang der zugeordneten Stufe und ein zweiter ebenso wie der Eingang der
ersten Stufe mit der gemeinsamen Eingangsleitung verbunden sind, und daß jede der Auswähltorschaltungen
an den Ausgang der der zugeordneten Stufe nachgeschalteten Mehrfach-Torschaltung angeschlossen
ist.
Eine derartige Multiplizierschaltung ist nicht nur durch die Ausbildung der Impulszähler für eine
Wiedergabe des Zählergebnisses in einem progressiven Binärkode oder Gray-Kode, bei dem eine Änderung um
eine Einheit stets die Änderung nur einer einzigen Binärstelle zur Folge hat, in ihrem Aufbau wesentlich
einfacher als die bekannten binären Impulsfrequenz-Multiplizierschaltungen. Sie ermöglicht auch einen
mehrphasigen Betrieb, wodurch der Aufwand weiterhin vermindert wird und benötig! keine Impulsformung.
Wird die erfindungsgemäße Multiplizierschaltung zusammen mit einem Mehrphasenimpulsgenerator,
beispielsweise einem Taktgeber, verwendet, dann lassen sich mehrphasige Ausgangsgrößen erzeugen, die einzeln
gesteuerte binäre Frequenzen besitzen. Ein mehrphasiger Taktgeber kann verwendet werden; eine
genaue Taktgabe ist aber nicht erforderlich, sofern Vorsorge getroffen ist, daß die verschiedenen Phasen
zeitlich nicht zusammenfallen. Eine Taktgeberphase kann dabei den Zähler speisen und erzeugt dadurch
Ausgangsimpulsfolgen in derselben Weise wie in einer einphasigen binären Impulsfrequenz-Multiplizierschaltung,
(ede weitere Phase kann an einer, separaten
zusätzlichen Satz von Torschaltungen angelegt werden, die c.'ch mittels derselben Schaltsignale gesteuert
we. ., wie die Torschaltungen, die direkt von den Ausgängen zugeordneten bistabilen Bauelementen
S gespeist werden, die jedoch nicht rjiit der Zählerimpulsleitung
verbunden sind. Jede dieser zusätzlichen Torschaltungen ergi6t eine weitere binäre Impulsfrequenz-Ausgangsgröße
von jeder Zählerstufe, die in Phase mit der zugehörigen zusätzlichen Phase ist.
ίο Versieht man diese zusätzlichen Torschaltungen mit
einer besonderen Eingangsklemme, so können sie auch als Impulsfrequenz-Auswähltorschaltungen für die entsprechende,
phasenkombinierte Ausgangsgröße verwendet werden.
ii Die erfindungsgemäße Multiplizierschaltung kann in
einer Rechenmaschine verwendet werden. In einer Rechenmaschine kann die Multiplizierschaltung auch
zur Ausführung von Divisionen verwendet werden, weil die Division einer Größe A durch eine Größe B lediglich
die Multiplikation der Größe A mit dem reziproken WertderGrößeÄist.
Dadurch, daß die bistabilen Bauelemente von einem Typ sind, bei dem die Änderung im Zustand der
Ausgangsgröße bis zum Ende des die Änderung
2"> auslösenden Impulses verzögert wird, wie dies beispielsweise
bei Flip-Flops vom JK-Typ der Fall ist, wird verhindert, daß ein Eingangsimpuls mehr als eine
Zustandsänderung in der Zählerausgabe hervorrufen kann. In der nachfolgenden Tabelle I sind Sätze von
in logischen Elementen dargestellt, die äquivalente logische
Funktionen ergeben und mittels UND-, ODER- oder NICHT-Elementen, NAND-Elementen oder
NOR-Elemcnten aufgebaut sind. Die Buchstaben .■; und
fc stellen hierbei zwei geirennte Eingangsgrößen dar.
ΝΛΝΙ)
NOR
NOR) Τι
= NOR
a + h = a.b.
/VdOR I h
"ToderV + h
-£y, + b=a + b ^ (non)"+.
a+b
".NICHT!" "( & ?-
Den Aufbau des üblichen Binärkodes und des
Gniy-Kodes, entsprechend den Dezimalzahlen von 0 bis
16, zeigt die nachfolgende Tabelle II, in der die Spalten
ai und a> die am wenigsten bedeutenden, also
niedrigsten Stellen des Binärkodes b/w. Gray-Kodes kennzeichnen.
Tabelle | Il | ärkode | -=. | b. | al | Graykode | U2 < | 2 | b2 | aj |
Dc/i- | Bin | 0 | 0 | 0 | 0 ( | ) | 0 | 0 | ||
mal/.ahl | d| | 0 | 0 | 1 | 0 ( | ) | 0 | 1 | ||
e ι | 0 | 0 | 1 | 0 | 0 | 0 ( | ) | 1 | 1 | |
O | 0 | 0 | 0 | 1 | 1 | 0 | 0 ( | } | 1 | 0 |
1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | |
2 | 0 | 0 | 1 | 0 | 1 | 0 | 0 | 1 | 1 | |
3 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 1 | |
4 | 0 | 0 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | |
5 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | |
6 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | 0 | 1 | |
7 | 0 | 1 | 0 | 1 | 0 | 0 | 1 | 1 | 1 | |
8 | 0 | 1 | 0 | 1 | I | 0 | 1 | 1 | 0 | |
9 | 0 | 1 | 1 | 0 | 0 | 0 | 1 0 | 1 | 0 | |
10 | 0 | 1 | 1 | 0 | 1 | 0 | 1 ( | 1 | 1 | |
11 | 0 | 1 | 1 | 1 | 0 | 0 | 1 C | 0 | 1 | |
12 | 0 | 1 | 1 | 1 | 1 | 0 | 1 ( | 0 | 0 | |
13 | 0 | 1 | 0 | 0 | 0 | 0 | 1 ( | 0 | 0 | |
14 | 0 | I | 0 | ) | ||||||
15 | 0 | 0 | 1 | ) | ||||||
16 | 1 | ) | ||||||||
) | ||||||||||
15
2«
3(1
Der Gray-Kode ist ein progressiver Kode, in dem bei
jedem Inkrement nur ein einziges Element seinen Zustand ändert. Es sind daher alle Übergänge
inkoinzident. Die allgemeine Bedingung für eine Zustandsänderung der höheren Stellen ist im Gray-Kode
der »1 «-Zustand in der nächst niedrigeren Stelle und der »O«-Zustand in allen noch niedrigeren Stellen.
Bei der Zuführung eines Impulses mittels Torsteuerung zum zugeordneten Ausgang ändert jedesmal eines der
Elemente des Zählers entweder seinen Zustand von 0 nach 1 oder von 1 nach 0, wobei ein Zählvorgang von 0
bis 15 acht Ausgangsimpulse in der Spalte a2, vier in der
Spalte b2, zwei in der Spalte C2 und einen in der Spalte d2
ergibt
Wie ferner aus der Tabelle II zu ersehen ist, treten bei
einem Zählvorgang von 0 bis 15 acht Nicht-Obertragungsbedingungen in der Spalte at, vier in der Spalte bi,
zwei in der Spalte Ci und eine in der Spalte d| auf. Die
binär bewerteten Impulse, die man im Gray-Kodezähler erhält, treten also in denselben Intervallen auf wie
diejenigen, die als Ergebnis der Obergänge von 0 nach 1 in den bekannten binären Frequenz-Multiplizierschaltungen
erhalten werden.
Im folgenden ist die Erfindung anhand verschiedener in der Zeichnung dargestellter Ausführungsbeispiele
erläutert, wobei sich entsprechende Teile mit gleichen Bezugszahlen versehen sind Es zeigt
Flg. 1 eine einfache Ausführungsform eines bekannten
Zählers für die Zählung von Impulsen im Binärkode,
F i g. 2 eine siebenstufige Ausführungsform einer erfindungsgemäßen binären Impulsfrequenz-Multiplizierschaltung
für einphasige Impulse,
F i g. 3 eine vierstufige Ausführungsforni einer crfin
dungsgemäßen Multiplizierschaltung für zwciphasigc Impulse,
F i g. 4 eine Abwandlung der Ausführungsform gemäl.
F i g. 3.
Der in Fig. 1 dargestellte bekannte Pulsationszählei
besitzt eine Kaskade von fünf Flip-Flops Fa bis Fc wobei die Ausgangsgröße an den Klemmen a bzw. /
bzw. c bzw. d bzw. c abgenommen werden kann. Die
Ausgangsgröße jedes Flip-Flops mit Ausnahme des letzten Fe bildet die Eingangsgröße für die folgende
Flip-Flop-Schaltung. Die Zustände der Flip-Flops
repräsentieren die binäre Zahl, die der Gesamtzahl der in den Zähler eingegebenen Impulse entspricht. In der
Tabelle II sind in den Spalten ai, bi. ei, d, und ei die
Zustände der Flip-Flops des Zählers angegeben, die sich während eines Zählvorgangs von 0 bis 16 Eingangsimpulsen
ergeben.
Der Zähler gemäß Fig. 1 kann in einer binären Frequenz-Multiplizierschaltung verwendet werden, die
eine Eingangsimpulsfolge mit einer bestimmten Folgefrequenz empfängt und die Zahl der Eingangsimpulse
durch die binären Faktoren 2, 4, 8, 16 usw. teilt, um getrennte, inkoinzidente Impulsfolgen zu liefern, deren
Folgefrequenzen im Verhältnis der binären Faktoren zueinander stehen. Da diese Ausgangsimpulsfolgen
inkoinzident sind, können sie einzeln kombiniert werden, um eine Ausgangsimpulsfolge zu bilden, deren
mittlere Folgefrequenz irgendeiner von verschiedenen Bruchteilen der Folgefrequenz der Eingangsimpulse ist.
Bei einer Eingangsfrequenz von χ Impulsen pro Sekunde kann man beispielsweise diejenigen Ausgänge
auswählen, die eine Ausgangsgröße von x/2 und x/S pro
Sekunde besitzen und durch Kombination dieser beiden Ausgangsgrößen eine Ausgangsfrequenz von 5x/8
Impulsen pro Sekunde erzeugen. Dies ist das logische Äquivalent zu der Multiplikation von χ mit der binären
Zahl 0.1010. Die Vorrichtung arbeitet hierbei also als Multiplizierschaltung.
Ein erstes Ausführungsbeispiel der erfindungsgemäßen Multiplizierschaltung ist in Fig.2 dargestellt. Jede
Stufe der siebenstufigen Multiplizierschaltung ist identisch ausgebildet mit Ausnahme der ersten und der
letzten Stufe. Die Multiplizierschaltung könnte deshalb ohne weiteres auf jede beliebige Zahl von Stufen
erweitert werden. Die Kopplung zwischen den sieben Flip-Flop-Stufen Fx, Fa. Fb, Fc. Fd, Fe und Ff ist durch
Mehrfach-NICHT-UND-Torschaltungen oder NAND-Torschaltungen
& gesteuert. Jede NAND-Torschaltung & liefert die logische Ausgangsgröße »0«, wenn alle ihre
Eingänge den Zustand »1« besitzen, und die logische Ausgangsgröße »1« bei jeder anderen Einstellung der
Eingangsbedingungen.
Alle Eingangsimpulse, deren mittlere Frequenz mit »f« bezeichnet sei, werden dem Flip-Flop Fx zugeführt,
das deshalb seinen Zustand am Ende jedes Impulses ändert Die NAND-Torschaltungen &, die zwischen die
Impulseingangsleitung und den Eingang des Flip-Flops Fa geschaltet sind, werden durch den Zustand des
Flip-Flops Fx gesteuert, das die Zufuhr von wechselnden Eingangsimpulsen zum Flip-Flop Fa erlaubt Die
NAND-Torschaltungen & zwischen der Eingangsimpulsleitung und den Eingängen aller übrigen Flip-Flops
Fb bis Ff werden durch die Zustände aller vorhergehenden Flip-Flops gesteuert und sind so geschaltet, daß die
Flip-Flops Fa, Fb, Fcusw. als Gray-Kodezähler arbeiten.
Infolgedessen wird jeder vierte Impuls dem Eingang des
Flip-Flops Fb, jeder achte Impuls dem Eingang des Flip-Flops Fc usw. zugeführt. Die Zahl der Eingangsimpulse
der aufeinanderfolgenden Flip-Flops nimmt also in binären Stufen, d. h. im Verhältnis der Potenzen der
Zahl 2, ab.
Die Impulse, die an die Eingänge der Flip-Flops Fa, Fb
usw. des Gray-Kodezählers gelangen, werden auch zu der gemeinsamen Ausgangsimpulsleitung O über
einzelne Impulsfrequenzauswähltorschaltungen Ci bis C7 geleitet. Durch Erregung der entsprechenden in
Impulsfrequenzauswähltorschaltungen d bis Gi kann
man eine Ausgangsimpulsfolge erhalten, deren mittlere Folgefrequenz irgendeiner der Bruchteile zwischen 0
und 127/128 der Impulsfrequenz der Eingangsimpulse ist.
Führt man dem Zähler eine kontinuierliche Folge von Eingangsimpulsen zu, so arbeitet der Zähler, als ob er
die ersten Stufen eines unendlich langen Zählers bilden würde. Ein siebenstufiger Zähler, wie ihn das Ausführungsbeispiel
gemäß F i g. 2 darstellt, kann maximal 127 Ausgangsimpulse an der Ausgangsimpulsleitung bei
jeweils 128 Impulsen, die auf der Eingangsimpulsleitung zugeführt werden, abgeben. Daher ist das Verhältnis des
Maximums der Ausgangsimpulse zu den Eingangsimpulsen gleich 127/128 entsprechend der Summe der
Reihe 1/2 + 1/4 + 1/8 + 1/16 + 1/32 + 1/64 + 1/128. Wenn der Zähler mehr als sieben Stufen hätte, würde
von jeweils 128 Eingangsimpulsen einer weitergeleitet und die folgenden Stufen beeinflussen. Die Hinzufügung
einer geeigneten Torschaltung am Ende des Zählers gestattet es, diese Impulse zu sammeln, um einen
Markierungsimpuls M am Ende jeder vollständigen, zwischen 0 und 127 impulsen umfassenden Gruppe von
Ausgangsimpulsen zu erzeugen.
Wie F i g. 2 zeigt, sind die Impulsfrequenzauswähltor- n
schaltungen G\ bis G7, die die Eingänge der Flip-Flops
Fa bzw. Fb bzw. Fc bzw. Fd bzw. Fe bzw. Ff bzw. den
Ausgang der letzten von zwei dem Ausgang des Fjip-Flopf F/nachgeschalteten NAN D-Torschaltungen
& mit der gemeinsamen Impulsausgangsleitung O verbinden, auf der den Flip-Flops abgekehrten Seite an
eine NAND-Torschaltung E angeschlossen, deren Ausgang mit der gemeinsamen Ausgangsimpulsleitung
O verbunden ist
Fig.3 zeigt eine Multiplizierschaltung, bei der
Eingangstaktimpulse mit zwei Phasen CI und C 2 einem Flip-Flop Ft zugeführt werden, das nach
Beendigung jedes Impulses seinen Zustand ändert. Den beiden Ausgängen des Flip-Flops Ft ist jeweils eine
NAND-Torschaltung & nachgeschaltet, deren zweiter Eingang direkt mit der Eingangsimpulsleitung verbunden
ist Durch diese ständig wechselnde Zuleitung je eines Impulses zu den beiden getrennten Taktphasenleitungen
besitzen die auf diesen beiden Leitungen ankommenden Impulsfolgen beide die gleiche Frequenzi
Die eine Taktphase, im Ausführungsbeispiel die Phase
Ci, speist den Zähler und erzeugt Ausgangsimpulsfolgen, weiche wie bei der Ausführungsform gemäß F i g. 2
über je eine Impulsfrequenzauswähltorschaltung Gi bis s>o
G» einer NAND-Torschaltung E und von dieser einer gemeinsamen Impulsausgangsleitung Ol zuführbar
sind. Je nachdem, welche der Frequenzauswähltorschaltungen
Gi bis G» erregt ist, erhält man eine Ausgangsimpulsfolge
mit einer Frequenz, die zwischen O und 15 /716 es
liegt.
Die zweite Taktphase, im Ausführungsbeispiel die Phase C2, wird einem zusätzlichen Satz von NAND-Torschaltungen
A 1 bis A 4 zugeführt, die auch durch dieselben statischen Schaltsignale gesteuert sind wie die
Torschaltungen, die direkt von den Flip-Flops Fx bis Fc die Impulse erhalten. Die Torschallungen Ai bis A 4
sind jedoch nicht mit der Zählerimpulsleitung verbunden. Diese zusätzlichen Torschaltungen AX bis A 4
erzeugen eine zweite binäre Ausgangsimpulsfolge in jeder Stufe der binären Frequenz-Multiplizierschaltung,
die in Phase mit der zweiten Taktphase ist. Versieht man diese zusätzlichen Torschaltungen Ai bis A 4 mit je
einer besonderen Eingangsimpulsklemme, so können sie auch als Impulsfrequenzauswähltorschaltungen für die
zweite Phase verwendet werden, mit Hilfe deren auf einer gemeinsamen Ausgangsleiiung O zwei impulsfolge
η erzeugt werden können, deren Frequenz zwischen O und 15/716 liegt.
Die Ausführungsform gemäß Fig.3 kann leicht für jede gewünschte Zahl von Ausgangsphasen mit
individuell gesteuerten Impulsfolgen erweitert werden. Beispielsweise könnten die beiden getennten Taktphasen
bei der Ausführungsform gemäß F i g. 3 je in zwei Phasen zerlegt werden, wodurch man vier getrennte
Phasen erhalten würde. Der Zähler könnte dann drei äußere Sätze von Torschaltungen steuern, um insgesamt
vier individuell gesteuerte Ausgangsimpulsfolgen zu erzeugen. Da diese Ausgangsgrößen von verschiedenen
Phasen des gleichen, nicht dargestellten Taktimpulsgebers abgeleitet sind, können die Impulse zeitlich nicht
zusammenfallen, so daß man, wenn dies gewünscht wird, diese Ausgangsgrößen kombinieren kann.
F i g. 4 zeigt eine Abwandlung der Ausführungsform gemäß F i g. 3, bei welcher die zweite Taktphase nicht
den zusätzlichen NAND-Torschaltungen Al bis A4
zugeleitet wird, sondern einer weiteren NAND-Torschaltung Su der noch eine NAND-Torschaltung S2
nachgeschaltet ist. Der Ausgang dieser zweiten NAND-Torschaltung S2 ist mit der zweiten Ausgangsimpulsleitung
Ch verbunden. Die Torschaltungen A 1 bis
A 4 werden von denselben statischen Schaltsignalen gesteuert wie die Torschaltungen, die direkt von den
Flip-Flops Fx, Fa, Fb und Fc gespeist werden. Die Impulsfrequenzauswählsignale für die zweite Phase
werden an die Torschaltungen A 1 bis A 4 angelegt, so daß die Ausgangsgrößen der Torschaltungen A 1 bis A 4
als statisch logische Signale kombiniert werden können. Das zweite Taktphasensignal wird dann mittels der
Torschaltungen Sx und Sz den kombinierten logischen
Signalen der Torschaltungen A 1 bis A 4 hinzugefügt.
Bei der Ausführungsform gemäß Fig.4 können die
Torschaltungen AX bis Λ 4 als Dreifach-N AN D-Torschaltungen
anstelle von Vierfach-NAND-Torschaltungen ausgebildet sein, wodurch sich die Kosten für die
Multiplizierschaltung verringern lassen. Die Ausführungsform gemäß F i g. 4 kann auch auf jede gewünschte
Zahl von Phasen erweitert werden.
Wie bei den Ausführungsformen gemäß den F i g. 2 und 3 sind am Ende des Zählers zwei NAN D-Torschaltungen
vorgesehen, die am Ende jeder Signalgruppe der ersten Phase ein Markierungssignal M\ erzeugen. In
gleicher Weise wird für die zweite Phase mittels zweier NAND-Torschaltungen ein Markierungssignal Mi erzeugt
Hierzu 4 Blatt Zeichnungen
Claims (7)
1. Binäre Impulsfrequenz-Multiplizierschaltung mit einer einzigen Eingangsleitung für die zu ·>
zählenden Impulse, mehreren bistabilen Bauelementen, die Stufen eines Impulszählers bilden, sowie mit
Auswähltorschaltungen, über welche die bistabilen Bauelemente ausgangsseitig mit einer gemeinsamen
Ausgangsimpulsleitung verbindbar sind, wobei die ι ο Erregung der entsprechenden Auswähltorschaltungen
eine Ausgangsimpulsfolge mit einer mittleren Folgefrequenz ergibt, die einen gewünschten Bruchteil
der mittleren Folgefrequenz der über die Eingangsleitung dem Zähler zugeführten Eingangs- r>
impulseist, dadurch gekennzeichnet, daß der Impulszähler für eine Wiedergabe des Zählergebnisses
in einem progressiven Binärcode oder Gray-Code ausgebildet und jedes seiner bistabilen
Bauelemente (Fx bis Ff) von einem die Änderung im Zustand der Ausgangsgröße bis zum Ende des die
Änderung auslösenden Impulses verzögernden Typ ist, daß jeder Stufe (Fx bis Ff) eine aus logischen
Elementen aufgebaute Mehrfach-Torschaltung zugeordnet und nachgeschaltet ist, deren Ausgang mit ir>
Ausnahme der letzten Torschaltung mit dem Eingang der nachgeschalteten Stufe verbunden ist
und von deren Eingängen ein erster mit dem Ausgang der zugeordneten Stufe und ein zweiter
ebenso wie der Eingang der ersten Stufe (Fx) mit der j»
gemeinsamen Eingangsleitung verbunden sind, und daß jede der Auswähltorschaltungen (G\ bis Gi) an
den Ausgang der der zugeordneten Stufe (Fx bis Ff)
nachgeschalteten Mehrfach-Torschaltung angeschlossen ist. Ii
2. Multiplizierschaltung nach Anspruch 1 für den Anschluß an einen Mehrphasen-Impulsgenerator,
dadurch gekennzeichnet, daß die Impulseingangsleitung für den Anschluß an die eine Phase ('Cl)und für
die anderen Phasen (C2) j«: ein getrennter,
zusätzlicher Satz von Torschaltungen (A 1 bis A 4) vorgesehen ist, welche durch dieselben Schallsignale
wie die direkt von den Ausgängen der zugeordneten bistabilen Bauelemente (Fx bis Fc) gespeisten
Torschaltungen (&) gesteuert, jedoch nicht mit der <r, Zählerimpulsleitung verbunden sind, so daß jeder
zusätzliche Satz von Torschaltungen für jede Stufe des Zählers eine weitere binäre Impulsfrequenz-Ausgangsgröße
erzeugt, die in Phase mit der zugeordneten zusätzlichen Phase ist, und die ->o
Multiplizierschaltung mehrphasige Ausgangsgrößen mit einzeln gesteuerten binären Frequenzen bildet.
3. Multiplizierschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Ausgänge aller Torschaltungen
(A 1 bis A 4) jedes zusätzlichen Satzes von γ,
Torschaltungen mit einer kombinierenden Torschaltung (Sn) für jede Phase verbunden sind und die
logischen Ausgangsgrößen dieser Torschaltung (S0)
mit der entsprechenden zusätzlichen Phase (C 2) der Eingangsimpulse kombiniert wird, so daß jeder der <>o
zusätzlichen Sätze von Torschaltungen (A 1 bis A 4) eine weitere binäre Impulsfrequenz-Ausgangsgröße
erzeugt, die in Phase mit der zugehörigen zusätzlichen Phase ist.
4. Multiplizicrschaliung nach Anspruch 2 oder 3, <,-,
dadurch gekennzeichnet, daß jede der zusatzlichen Torschaltungen (A 1 bis A 4) mit einer besonderen,
eine Verwendung als Impulsfrequenz-Auswähltorschaltung für kombinierte Ausgangsgrößen der
zugeordneten Phase gestattenden Eingangsklemme versehen ist.
5. Multiplizierschaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß sie in einer
Rechenmaschine vorgesehen ist
6. Multiplizierschaltung nach Anspruch 5, dadurch gekennzeichnet, daß sie für Multiplikationen und
Divisionen vorgesehen ist.
7. Multiplizierschaltung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß sie unter
Verwendung von Widerständen, Halbleiterperioden und Transistoren aufgebaut ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB24417/68A GB1271541A (en) | 1968-05-22 | 1968-05-22 | Improvements in or relating to binary pulse rate multipliers |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1925917A1 DE1925917A1 (de) | 1969-11-27 |
DE1925917B2 DE1925917B2 (de) | 1977-12-22 |
DE1925917C3 true DE1925917C3 (de) | 1978-08-31 |
Family
ID=10211414
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1925917A Expired DE1925917C3 (de) | 1968-05-22 | 1969-05-21 | Binäre Impulsfrequenz-Multiplizierschaltung |
Country Status (4)
Country | Link |
---|---|
US (1) | US3600686A (de) |
DE (1) | DE1925917C3 (de) |
FR (1) | FR2009133A1 (de) |
GB (1) | GB1271541A (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3833822A (en) * | 1972-12-21 | 1974-09-03 | Bell Telephone Labor Inc | Ripple free counter |
FR2656964B1 (fr) * | 1990-01-09 | 1992-05-07 | Sgs Thomson Microelectronics | Doubleur/diviseur d'un flux de bits serie. |
US5097491A (en) * | 1990-05-31 | 1992-03-17 | National Semiconductor Corporation | Modular gray code counter |
US5164968A (en) * | 1991-10-15 | 1992-11-17 | Loral Aerospace Corp. | Nine bit Gray code generator |
US6091794A (en) * | 1997-11-25 | 2000-07-18 | Stmicroelectronics, Inc. | Fast synchronous counter |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB991525A (en) * | 1962-09-05 | 1965-05-12 | Philips Electronic Associated | A digital frequency synthesis device |
US3258696A (en) * | 1962-10-01 | 1966-06-28 | Multiple bistable element shift register | |
DE1201406B (de) * | 1964-07-11 | 1965-09-23 | Telefunken Patent | In seinem Teilerfaktor einstellbarer digitaler Frequenzteiler |
-
1968
- 1968-05-22 GB GB24417/68A patent/GB1271541A/en not_active Expired
-
1969
- 1969-05-14 US US824580A patent/US3600686A/en not_active Expired - Lifetime
- 1969-05-21 DE DE1925917A patent/DE1925917C3/de not_active Expired
- 1969-05-22 FR FR6916717A patent/FR2009133A1/fr not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
FR2009133A1 (de) | 1970-01-30 |
GB1271541A (en) | 1972-04-19 |
DE1925917A1 (de) | 1969-11-27 |
DE1925917B2 (de) | 1977-12-22 |
US3600686A (en) | 1971-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2735204C2 (de) | Voreinstellbarer Zähler | |
DE2255198C2 (de) | Impulsfrequenzteilerkreis | |
EP0084592A1 (de) | Verfahren und Schaltungsanordnung zur Messung der Zeitdifferenz zwischen Abtastzeitpunkten zweier abgetasteter Signale, insbesondere EIn- und Ausgangssignale eines Abtastratenumsetzers | |
DE2400394C3 (de) | Schaltungsanordnung zur digitalen Frequenzteilung | |
DE2548265A1 (de) | Schaltungsanordnung zur symmetrischen frequenzteilung durch eine ungerade zahl | |
DE1491975C3 (de) | Einstellbarer Frequenzteiler | |
DE69317986T2 (de) | Schnelle Zähler zum alternativen Auf- und Abzählen von Impulsfolgen | |
DE1174362B (de) | Anordnung zur Impulsuntersetzung | |
EP0099142A2 (de) | Verfahren und Anordnung zum Demodulieren eines frequenzmodulierten Eingangssignals | |
DE1925917C3 (de) | Binäre Impulsfrequenz-Multiplizierschaltung | |
DE2421992A1 (de) | Vorrichtung zum voreinstellen eines zaehlers | |
DE1260530B (de) | Zaehlschaltung zur Zaehlung jedes von einer Vielzahl von angelegten Eingangsimpulsen | |
DE2608265B1 (de) | Mehrphasen-mos-schaltung zur impulsdaueraenderung | |
DE1252738B (de) | Veränderlicher Frequenzteiler mit einer Anzahl von bistabilen Schaltungen | |
DE2910543A1 (de) | Schaltungsanordnung zum durchfuehren arithmetischer operationen mit indirekter digital/analog-umwandlung | |
DE1243722B (de) | Anordnung zum Ausloesen eines binaeren Impulszaehlers | |
DE3410800C2 (de) | ||
DE2724110C2 (de) | Quasi-Zufallsgenerator | |
AT241860B (de) | Anordnung zur Multiplikation einer Impulsfolgefrequenz | |
DE2261352C3 (de) | Vorrichtung zum Umwandeln einer ersten Folge periodischer Impulse in eine zweite Folge periodischer Impulse mit niedriger Frequenz | |
DE2257277C3 (de) | Schaltungsanordnung zur Erzeugung einer Folge von Binärsignalen | |
DE69323758T2 (de) | Verfahren und vorrichtung zum umschalten asynchroner taktsignale | |
DE2231996C3 (de) | Schaltung zur Steuerung von Impulsen | |
DE3806981A1 (de) | Binaerzaehler | |
DE2102808B2 (de) | Digitaler frequenzteiler |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |