DE2257277C3 - Schaltungsanordnung zur Erzeugung einer Folge von Binärsignalen - Google Patents

Schaltungsanordnung zur Erzeugung einer Folge von Binärsignalen

Info

Publication number
DE2257277C3
DE2257277C3 DE19722257277 DE2257277A DE2257277C3 DE 2257277 C3 DE2257277 C3 DE 2257277C3 DE 19722257277 DE19722257277 DE 19722257277 DE 2257277 A DE2257277 A DE 2257277A DE 2257277 C3 DE2257277 C3 DE 2257277C3
Authority
DE
Germany
Prior art keywords
flip
output
flop
register
flops
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19722257277
Other languages
English (en)
Other versions
DE2257277A1 (de
DE2257277B2 (de
Inventor
David Daniel Cinnaminson N.J. Freedman (V.StA.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US00278271A external-priority patent/US3818242A/en
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE2257277A1 publication Critical patent/DE2257277A1/de
Publication of DE2257277B2 publication Critical patent/DE2257277B2/de
Application granted granted Critical
Publication of DE2257277C3 publication Critical patent/DE2257277C3/de
Expired legal-status Critical Current

Links

Description

Die Erfindung wird nachstehend an Hand der ren Arbeitsweise des Verknüpfungsgliedes möglich ist
Zeichnung im einzelnen erläutert. Es zeigt und daß die kombinierten Ausgangsgrößen bei einem
F i g. 1 das Blockschaltschema eines- bekannten gegebenen logischen Eingangsz'jstand die ODER-Vervierstufigen Schieberegisters mit Modulo-2-Rück- knüpfung und bei einem zweiten logischen Eingangskopplungsweg gemäß dem Stand der Technik; 5 zustand die UND-Verknüpfung erfüllen.
F i g. 2 das Blockschaltschema eines Impulsfolge- Unter der Voraussetzung, daß anfänglich die Q-Aus-
generators mit Schieberegister in erfindungsgemäßer gänge der Flipflopstufen 12, 14, 16 und 18 den Binär-
Ausbildung; wertO haben, ist die Arbeitsweise des Schiebere-
Fig. 3 ein Zeitdiagramm, das die im Betrieb des gisters 10 wie folgt: Die Q-Ausgänge der Flipflop-Schieberegisters nach F i g. 2 auftretenden Signal- io stufen 16 und 18 beaufschlagen beide Eingänge des verlaufe wiedergibt; NOR-Gliedes 22 mit einer 0. Die Komplement- oder
F i g. 4 ein eine andere Ausführungsform der Er- Q-Ausgänge der Flipflopstufen 16 und 18 beauf-
findung veranschaulichendes Blockschaltbild; schlagen beide Eingänge des NOR-Gliedes 24 mit
Fi g. 5 ein eine weitere Ausführungsform der Er- einer 1 In diesem Fall erscheinen am Ausgang des
findung veranschaulichendes Blockschaltbild; und 15 NOR-Gliedes 22 eine 1 und am Ausgang des NOR-
F i g. 6 ein Schaltschema, das in verallgemeinerter Gliedes 24 eine 0, so daß die Ausgangsgröße des vir-Form eine erfindungsgemäße Verknüpfungsschaltung tuellen ODER-Gliedes 26 eine 1 ist. Nach der Einwiedergibt, gäbe des ersten Taktimpulses in das Schieberegister 10
F i g. 1 zeigt ein als Folgegenerator eingerichtetes über die Taktleitung 20 erscheint am Q-Ausgang jeder vierstufiges Schieberegister gemäß dem Stand der 20 Flipflopstufe die Eingangsgröße der betreffenden Technik. Die Rückkopplung wird von der dritten und Stufe. Mithin erscheinen am Q-Ausgang der Flipder vierten Flipflopstufe abgenommen und auf die flopstufe 12 eine 1 und am Q-Ausgang der Flipfloperste Stufe des Schieberegisters gekoppelt. Das stufen 14, 16 und 18 jeweils eine 0. Am Ausgang des Schieberegister 10 enthält vier Flipflopstufen 12, 14, virtuellen ODER-Gliedes 26 bleibt daher die 1 er-16 und 18 vom D-Typ. Der Q-Ausgang jedes Flip- 25 halten. Nach dem zweiten Taktimpuls erscheint an flops, mit Ausnahme des Flipflops 18, ist an den D-Ein- den Q-Ausgängen der Flipflopstufen 12 und 14 jegang des nächstfolgenden Flipflops angeschaltet. Der weils eine 1. An den Q-Ausgängen der Flipflop-Tastoder Takteingang jeder Stufe wird über die stufen 16 und 18 erscheint wiederum eine 0. Nach dem Taktleitung 20 von einer Taktimpulsquelle CLK ge- dritten Taktimpuls erscheint an den Q-Ausgängen der speist. Der Modulo-2-Addierer besteht aus zwei 30 Flipflopstufen 12, 14 und 16 jeweils eine 1 und am NOR-Gliedern 22 und 24 und einem virtuellen ODER- Q-Ausgang der Flipflopstufe 18 eine 0. Zu diesem Glied (Phantom-ODER-Glied) 26. Der Q-Ausgang Zeitpunkt ist die Ausgangsgröße des NOR-Gliedes Flipflops 16 ist über die Leitung 28 an den ersten des 22 eine 0 und die Ausgangsgröße des NOR-GUe-Eingang des NOR-Gliedes 22 angeschaltet. Der Q-Aus- des 24 ebenfalls eine 0. Am Ausgang des virtuellen gang der Flipflopstufe 18 ist über die Leitung 30 an 35 ODER-Gliedes 26 erscheint daher eine 0. Nach dem den zweiten Eingang des NOR-Gliedes 22 angeschal- vierten Tastimpuls erscheint die am Eingang des tet. Der Komplementausgang Q der Flipflopstufe 16 Flipflops 12 auftretende 0 an dessen Q-Ausgang. An ist über die Leitung 32 an den ersten Eingang des den Ausgängen der Flipflopstufen 14, 16 und 18 erNOR-Gliedes 24 angeschaltet. Der Komplementaus- scheint dann eine 1. Die Ausgangsgröße des virgang ρ der Flipflopstufe 18 ist über die Leitung 34 40 tuellen ODER-Gliedes 26 ist daher eine 1.
an den zweiten Eingang des NOR-Gliedes 24 ange- Die oben beschriebene Funktionsweise sowie die schaltet. Die Ausgänge der NOR-Glieder 22 und 24 Funktionsweise des Schieberegisters 10 für 15 aufsind auf die Eingänge des virtuellen ODER-Gliedes 26 einanderfolgende Taktperioden ist in der nachstehengeschaltet, dessen Ausgang über die Leitung 36 an den Tabelle 1 wiedergegeben,
den D-Eingang der Flipflopstufe 12 angeschaltet ist. 45 xabelle 1
Die Wirkungsweise der NOR-Glieder 22 und 24
g OGede 22 und 2
ist wie folgt: Wenn eines der NOR-Glieder an beiden Takt- ^P ρ ^P JfP
,-. .. " . > . - .. . , . „ ... ι impuls flop 12 flop 14 flop 16 flop 18
Eingangen eine binare (logische) 0 empfangt, er- μ
scheint an seinem Ausgang eine binäre 1. Bei allen Anfangs- 0 0 0 0
übrigen Kombinationen der Binärwerte 1 und 0 an 50 zustand den Eingängen eines NOR-Gliedes, erscheint an seinem Ausgang eine binäre 0. Beim virtuellen ODER-Glied 26 erscheint am Ausgang eine binäre 1, wenn an einem oder beiden Eingängen eine binäre 1 erscheint. Werden beide Eingänge des virtuellen ODER-Glie- 55 des 26 gleichzeitig mit einer binären 0 beaufschlagt, erscheint am Ausgang eine binäre 0.
Bekanntlich wird eine virtuelle ODER-Funktion (auch bekannt als implizite oder Phantom-ODER-Funktion) im allgemeinen dadurch erhalten, daß man 60 die Ausgänge von zwei oder mehr Verknüpfungsgliedern direkt zusammengcschaltet. Dieses Vermögen, die virtuelle ODER-Funktion zu bilden, ist der Ausgangsschaltung geeignet gewählter Verknüpfungsglieder eigentümlich. Das heißt, die Ausgangskreise 65 der Verknüpfungsglieder müssen so beschaffen sein, daß eine direkte oder durch Verdrahtung gegebene Zusammenschaltung ohne Beeinträchtigung der inne-
1 1 0 0 0
2 1 1 0 0
3 1 1 1 0
4 0 1 1 i
5 1 0 1 1
6 1 1 0 1
0 1 1 0
8 0 0 1 1
9 1 0 0 1
10 0 1 0 0
11 1 0 1 0
12 0 1 0 1
13 0 0 1 0
14 0 0 0 1
15 0 0 0 0
Durch die NOR-Glieder 22 und 24 ergibt sich eine der ρ-Ausgänge eine 1 ansteht, und das eine 0 ist, der Schaltzeit eines Verknüpfungsgliedes entspre- wenn an beiden ß-Ausgängen eine 0 ansteht. Um der chende Verzögerung, bevor die Eingangsgrößen in Deutlichkeit willen sind jedoch die beiden Größen A' den Leitungen 28, 30, 32 und 34 eine Änderung der und A", welche die inneren Zustände der Flipflops 66 logischen Zustände an den Ausgängen der entspre- 5 und 12 darstellen, in F i g. 3 getrennt wiedergegeben, chenden NOR-Glieder bewirken können. Die maxi- Unter der Voraussetzung, daß die Ausgangsgröße male Taktgabegeschwindigkeit oder Taktfrequenz sämtlicher Schieberegisterstufen, bei A, B, C und D muß daher verringert werden, damit die Eingangs- in F i g. 2 und 3, anfänglich eine 0 ist, ist die Funksignale der NOR-Glieder22 und 24 eine Änderung tionsweise wie folgt: Die Ausgangsgrößen der Flipam Ausgang des virtuellen ODER-Gliedes 26 be- ίο flops 52 und 16 sowie des Flipflops 18 sind eine 0 am wirken können. Daraus folgt, daß die Arbeitsge- ß-Ausgang und eine 1 am ρ-Ausgang. Die Eingangsschwindigkeit oder Taktfrequenz des Schieberegisters größen des virtuellen ODER-Gliedes 58 erzeugen da-10 nicht nur durch die Grundschaltgeschwindigkeiten her die Ausgangsgröße 0. Ebenso steht an beiden der Flipflopstufen, sondern zusätzlich durch die Ver- Eingängen des virtuellen ODER-Gliedes 76 eine 1 an, zögerung oder Schaltzeit der NOR-Glieder 22 und 24 15 so daß die Ausgangsgröße eine 1 ist. _
begrenzt ist. Nach dem ersten Taktimpuls erscheint am Q-Aus-
F i g. 2 zeigt das Blockschaltschema eines vier- gang des Flipflops 66, bei A', eine 1 und am Q-Ausstufigen Schieberegisters in erfindungsgemäßer Aus- gang des Flipflops 12, bei A", eine 0. Die Ausgangsbildung. Im allgemeinen mit 50 bezeichneten Schiebe- größe des virtuellen ODER-Gliedes 70, bei A, ist daregister sind gleiche Elemente wie in F i g. 1 mit den 20 her eine 1. Die ^-Ausgangsgrößen der Flipflops 14, gleichen Bezugszeichen wie dort versehen. Außerdem 16 und 18, bei B, C und D, bleiben 1. Die Ausgangsist ein zusätzliches Flipflop 52 vom D-Typ mit seinem größen der virtuellen ODER-Glieder 58 und 76 Eingang über die Leitung 54 an den Ö-Ausgang des bleiben daher 0 bzw. 1. Nach dem zweiten Takt-Flipflops 14 angeschaltet. Der Takteingang des Flip- impuls sind die Fliflop-Ausgangsgrößen bei A' und flops 52 ist über die Leitung 56 an die Taktleitung 20 25 A" eine 1 bzw. eine 0. Die Ausgangsgröße des virangeschlossen. Der (^-Ausgang des Flipflops 52 ist tuellen ODER-Gliedes 70, bei A, bleibt 1. Die FHpüber die Leitung 60 an den ersten Eingang eines vir- flop-Ausgangsgröße B ist jetzt eine 1, während die tuellen ODER-Gliedes 58 angeschaltet. Der £>-Aus- Ausgangsgrößen C und D den Wert 0 behalten. Nach gang des Flipflops 18 ist über die Leitung 62 an den dem dritten Taktimpuls nehmen die Ausgangszweiten Eingang des virtuellen ODER-Gliedes 58 30 größen A, B und C den Wert 1 an, während die Ausangeschaltet. Der Ausgang des virtuellen ODER- gangsgröße D den Wert 0 behält.
Gliedes 58 ist über die Leitung 64 an den Eingang Zu diesem Zeitpunkt haben die Eingangsgrößen des eines zweiten zusätzlichen Flipflops 66 angeschaltet. virtuellen ODER-Gliedes 58 die Werte 1 und 0, so Der Takteingang des Flipflops 66 ist über die Leitung daß die Ausgangsgröße des virtuellen ODER-Glie-68 an die Taktleitung 20 angeschlossen, und der 35 des 58 eine 1 ist. Ebenso haben die Eingangsgrößen ß-Ausgang des Flipflops 66 ist über die Leitung 72 des virtuellen ODER-Gliedes 76 die Werte 1 und 0, an ein virtuelles ODER-Glied 70 angeschaltet. Der so daß die Ausgangsgröße des virtuellen ODER-ß-Ausgang des Flipflops 12 ist über die Leitung 74 Gliedes 76 eine 1 ist. Nach dem vierten Taktimpuls an den zweiten Eingang des virtuellen ODER-Glie- haben somit die Ausgangsgrößen A' und A" den des 70 angeschaltet. Der erste Eingang eines virtuellen 40 Wert 0, so daß die Ausgangsgröße A des virtuellen ODER-Gliedes 76 ist über die Leitung 78 an den ODER-Gliedes 70 ebenfalls eine 0 ist. Die Ausgangsß-Ausgang des Flipflops 16 angeschaltet. Der zweite größen B, C und D haben den Wert 1.
Eingang des virtuellen ODER-Gliedes 76 ist über die Zu diesem Zeitpunkt haben die Ausgangsgrößen Leitung 80 an den ß-Ausgang des Flipflops 18 ange- der Flipflops 52 und 16 sowie des Flipflops 18 den schaltet. Der Ausgang des virtuellen ODER-Glie- 45 Wert 1 am (^-Ausgang und den Wert 0 am Q-Ausdes 76 ist über die Leitung 82 an den Eingang des gang. Die Eingangsgrößen des virtuellen ODER-Glie-Flipflops 12 angeschlossen. des 58 erzeugen daher am Ausgang eine 1, und die
Die Funktionsweise der virtuellen ODER-Glie- Eingangsgrößen des virtuellen ODER-Gliedes 76 erder 58, 70 und 76 ist wie folgt: Bei Beaufschlagung zeugen am Ausgang eine 0. Nach dem fünften Takt eines oder beider Eingänge des virtuellen ODER- 5° impuls hat daher die Ausgangsgröße A' den Wert 0 Gliedes mit einer 1 erscheint am Ausgang eine 1, und die Ausgangsgröße A" den Wertl. Die Auswährend bei Beaufschlagung beider Eingänge mit gangsgröße/4 hat daher den Wert 1, und die Ausgangseiner 0 am Ausgang eine 0 erscheint. größen B, C und D haben die Werte 0,1 bzw. 1.
Die Funktionsweise des Schieberegisters 50 wird Die oben beschriebene Funktionsweise sowie die
am besten an Hand der Signalverläufe nach F i g. 3 55 Funktionsweise des Schieberegisters 50 für 15 auf-
verständlich. Die Ausgangsgröße der ersten Schiebe- einanderf olgende Taktimpulse ist in der nachstehenden
registerstufe wird am Ausgang des virtuellen ODER- Tabelle 2 wiedergegeben.
Gliedes 70 abgenommen. Die mit A in F i g. 2 und 3 Wie man sieht, stimmt die Tabelle 2 mit der Tabezeichnete Ausgangsgröße des virtuellen ODER- belle 1 überein, wenn die Ausgangsgrößen A, B, C Gliedes 70 wird durch die ß-Ausgangsgrößen der 60 und D als die Ausgangsgrößen der Flipflopsrufen 12, Flipflops66 und 12, bezeichnet mit A' bzw. A", be- 14, 16 und 18 des Schieberegisters 10 in Fig. 1 gestimmt. Da die Q-Ausgänge der Flipflops 66 und 12 nommen werden. Man kann sehen, daß die Modulozusammengeschaltet sind, können die einzelnen Si- 2-Rückkopplungsschaltung nach F i g. 2 mit den gnale bei A' und A" nicht getrennt wahrgenommen virtuellen ODER-Gliedern 58, 76 und 70 sowie mit oder voneinander unterschieden werden. _Statt dessen 65 Mitteln zum Komplementkren der Ausgangsgrößen ist das wahrnehmbare Signal an den ß-Ausgängen der virtuellen ODER-Glieder 58 und 16 keine Verder beiden Fupflops bei dieser Schaltungsausführung knüpfungsglied-Schaltverzögerung mit sich bringt, das Signal A, das eine 1 ist, wenn an einem oder beiden Das heißt, die gewünschten Kombinationen von Rück-
kopplungssignalcn von gegebenen Stufen werden auf die Eingänge bestimmter Eingangsstufen ohne die bei Anordnungen gemäß dem Stand der Technik auftretende Verzögerung gekoppelt. Ferner ist die resultierende Ausgangsgröße der gewählcten Eingangsstufe unmittelbar nach dem nächsten Taktimpuls, und zwar wiederum ohne Verzögerung, verfügbar.
Tabelle 2
Taklinipuls
A"
Anfangszusland 0 0 0 0 0 0
1 1 0 1 0 0 0
2 1 0 1 1 0 0
3 1 0 1 1 1 0
4 0 0 0 1 1 1
5 0 1 1 0 1 1
6 0 1 1 1 0 1
7 0 0 0 1 1 0
8 0 0 0 0 1 1
9 0 1 1 0 0 1
10 0 0 0 1 0 0
11 1 0 1 0 1 0
12 0 0 0 1 0 1
13 0 0 0 0 1 0
14 0 0 0 0 0 1
15 0 0 0 0 0 0
35
40
Betrachtet man nochmals die Funktionsweise des Schieberegisters 50 nach F i g. 2, so ist klar, daß die Ausgangsfolge irgeneiner gegebenen Stufe sich nach 15 Taktimpulsen wiederholt. Die vom Modulo-2-Addierer erzeugte Schaltfunktion, ausgedrückt in der booleschen Algebra, ist CD + CD. Diese Schaltfunktion bestimmt die Ausgangsgröße A des virtuellen ODER-Gliedes 70 nach jedem Taktimpuls. Zu beachten ist jedoch, daß die hier erzeugte Schaltfunktion, wiederum C~D + CD, nicht die einzige mögliche Funktion ist. Wenn man beispielsweise die Q- und Q-Anschlüsse der Ausgänge des Flipflops 16 oder 18 umkehrt oder vertauscht, so erhält man die komplementäre Funktion CD + CD. Diese Funktion kann vom Standpunkt des Praktikers aus als die normalere Funktion angesehen werden, da sie aus dem Anfangszustand mit lauter Einsen eine annehmbare BJtfolgegruppierung ergibt, während der Anfangszustand mit lauter Einsen in F i g. 2 unannehmbar ist, da das Schieberegister dann blockieren oder »einrasten« würde, indem es in irgendeiner gegebenen oder festen Stufe laufend lauter Einsen erzeugt.
F i g. 4 zeigt ein Blockschaltschema, das eine andere Ausführungsform der Erfindung veranschaulicht. Und zwar zeigt F i g. 4 ein Schieberegister 90, das ia seiner Funktion identisch ist mit dem Schieberegister SO nach F i g. 2, wobei gleiche Elemente inrt den gleichen Bezugszeichen wie dort bezeichnet sind.
Bei der Ausführungsform nach F i g. 4 ist eine Flipflopschaltung eingespart, indem beim Flipflop 16' ein zweiter Q-Ausgang, bezeichnet mit Q', vorgesehen ist. Die Ausgänge Q und Q' des Flipflops 16' liefern identische Ausgangsfunktionen, die jedoch elektrisch voneinander isoliert bind. Die isolierten Ausgänge sind erforderlich, um zu vermeiden, daß der Eingang des Flipflops 18 direkt mit dessen Ausgang verbunden ist, wenn die Ausgänge der Flipflops 16 und 18 als virtuelles ODER-Glied zusammengeschaltet werden. Im übrigen ist die Wirkungs- und Funktionsweise des Schieberegisters 90 nach F i g. 4 mit der des Schieberegisters 50 nach F i g. 2 identisch. Der Vorteil des Schieberegisters 90 besteht in einer verringerten Belastung der Taktleitung 20 sowie in der Einsparung einer Flipflopschaltung.
Die gleichen Vorteile lassen sich erzielen, wenn man eine Flipflopstufe mit zwei elektrisch isolierten D-Eingängen ausrüstet. In diesem Fall schaltet man die Ausgänge zweier gegebener Schieberegisterstufen (mit einem einzigen ^-Ausgang) als virtuelles ODER-Glied am Doppelcingang der abgewandelten, das Flipflop 66 in F i g. 4 ersetzenden Flipflopschaltung zusammen.
F i g. 5 veranschaulicht eine weitere Ausführungsform der Erfindung. Das dortige Schieberegister 100 ist in seiner Funktion mit dem Schieberegister 50 nach F i g. 3 identisch, wobei gleiche Elemente mit den gleichen Bezugszeichen wie in F i g. 3 bezeichnet sind. Die Flipflopstufen 12', 14' und 66' haben jeweils zwei elektrisch isolierte Eingänge, bezeichnet mit D und D'. Bei dieser Ausführungsform sind die Q-Ausgänge der Flipflops 18 und 16 über die Leitungen 62 und 60 auf den D-Eingang bzw. den D'-Eingang des Flipflops 66' geschaltet, während die ß-Ausgänge über die Leitungen 80 und 78 an den D-Eingang bzw. den D'-Eingang des Flipflops 12' angeschaltet sind. Die g-Ausgänge der Flipflops 66' und 12' sind über die Leitungen 72 bzw. 74 an den D-Eingang bzw. den D-Eingang des Flipflops 14' angeschaltet.
Diese Doppeleingänge können in Form von z. B. zwei F.ingangstransistoren mit gemeinsamen oder parallelem Ausgangskreis an jedem Flipflop-Eingang realisiert sein. Ebenso ergeben die getrennten Transistor-Eingangselektroden elektrisch isolierte Eingänge, und die virtuelle ODER-Funktion, wie oben beschrieben, wird am gemeinsamen Ausgangspunkt der Transistoren erhalten. Zu beachten ist, daß die Doppeleingänge nicht in Form einer getrennten, dem Flipflop-Eingang vorgeschalteten Eingangsstufe vorge sehen zu sein brauchen, sondern durch einen zweiten Eingangstransistor, der mit seinem Ausgang dem normalerweise vorhandenen Eingangstransistor parallel geschaltet ist, gebildet sein können.
Zusätzlich zu einer verringerten Belastung der Taktleitung und zur Einsparung einer Flipflopschaltung hat die Ausführungsform nach F i g. 5 den Vorteil, daß die Schaltung mit Verknüpfungsgliedern aufgebaut werden kann, deren Ausgänge nicht direkt zusammengeschaltet werden können, um die virtuelle ODER-Funktion zu erhalten. Beispielsweise können die Ausgänge von CMOS- und TTL-Verknüpfungsgliedern nicht direkt zusammengeschaltet werden, während man jedoch mit solchen Verknüpfungsgliedern in der in F i g. 5 gezeigten Weise eine Verknüpfungsschaltung mit hoher Arbeitsgeschwindigkeit gemäß der Erfindung aufbauen kann. Weitere Vorteile dieser Ausführungsform sind die verringerte
709603/24«
«*->■-ft
ίο
Tabelle
Eingangssignalzustand
Ausgangssignalzusland der Verknüpfungsschaltung
1. 0
2.
3.
4.
5.
6.
7.
9.
10.
25 11.
12.
13.
16.
Ausgang 1
1 0
kapazitive Belastung der Q-Ausgänge der Flipflops 12' und 66' sowie die Tatsache, daß die ß-Ausgänge der Flipflops 12' und 66' als getrennte Ausgänge zur Verfügung stehen.
Die erfindungsgemäße Schnellverkniipfungsschaltung ist in ihrer Anwendung nicht auf einen Folgegenerator mit einem vierstufigen Schieberegister beschränkt. Vielmehr ist die Modulo-2-Schaltfunktion auf Schieberegister mit beliebiger Stufenzahl anwendbar. Ferner kann der Schieberegister-Folgegenerator mit mehreren Modulo-2-Rückkopplungsschallungen in erfindungsgemäßer Ausbildung arbeiten, um eine gewünschte Folge oder einen gewünschten Code zu erzeugen. Des weiteren ist die erfindungsgemäße Verknüpfungsschaltung in ihrer Anwendung nicht auf Rückkopplungsschleifen für Folgegeneratoren beschränkt, sondern auch für andere Anwendungszwecke, wo mit Modulo-2-Addition gearbeitet wird, geeignet.
Dazu gehören z. B. Anwendungsfälle, wo die der Verknüpfungsschaltung zugeleiteten Signale unmittelbar nach einem ersten Ereignis (beispielsweise einer Taktimpulsperiode) verfügbar sind und wo die Modulo-2-Funktion unmittelbar nach einem zweiten Ereignis oder Taktimpulsintervall benötigt wird.
Solche Situationen trifft man gewöhnlich bei Digitalsignal-Verarbeitungsvorgängen, beispielsweise bei der Analog-Digital-Umwandlung an. Hier besteht die Umwandlungsmethode darin, daß ein linear quantisierter Spannungsbereich in einen äquivalenten 30 Binärcode umgewandelt wird, wobei gemäß einer her- . , kömmlichen Methode zuerst in einen Gray-Code und dieser anschließend in den konventionellen Binärcode umgewandelt wird. Das für diese Umwandlung erforderliche Schaltwerk besteht aus Modulo-2-Addierern und einer Anordnung von in Reihe geschalteten Flipflopstufen, die gemeinsam taktgesteuert werden, um den Binärcode zu gewinnen. Ähnliche Situationen trifft man in Schieberegistern an, die für _ „
die Paritätsprüfung von digitalen Daten verwendet 4° für einen zweiten logischen Eingangszustand die werden. logische UND-Funktion. Wie oben gezeigt, ist die
Die erfindungsgemäße Verknüpfungsschaltung ist Ausgangsgröße der verschiedenen virtuellen ODER-also für die verschiedensten Anwendungszwecke Glieder eine 1, wenn irgendeine oder sämtliche der nützlich, wo verschiedene Kombinationen von Binär- Eingangsgrößen 1 ist bzw. sind, dagegen eine 0, wenn ziffern darstellende Signale den Eingangs-Verknüp- 45 sämtliche Eingangsgrößen 0 sind. Die eingangsseitigen fungsgliedern zugeleitet werden, um eine gewünschte virtuellen ODER-Glieder der erfindungsgemäßen Schaltfunktion durchzuführen. In F i g. 6, wo gleiche Schaltung, beispielsweise die virtuellen ODER-Glie-Elemente wie in den vorherigen Figuren mit den der 58 und 76, können daher jeweils virtuelle ODER-gleichen Bezugszeichen bezeichnet sind, ist eine ver- Glieder mit einem einzigen oder mit mehreren Einallgemeinerte schaltschematische Darstellung der er- 50 gangen sein. Die Funktionsweise der erfindungs- findungsgemäßen Verknüpfungsschaltung gezeigt. Die gemäßen Verknüpfungsschaltung läßt sich folglich in den Eingangsleitungen 62 und 60 des virtuellen durch eine vereinfachte Funktionstabelle darstellen, ODER-Gliedes 58 erscheinenden Signale sind mit in der lediglich die resultierenden Ausgangsgrößen der A bzw. B bezeichnet. Ebenso sind die in den Eingangs- virtuellen ODER-Glieder berücksichtigt sind. Demleitungen 80 und 78 des virtuellen ODER-Gliedes 76 55 entsprechend ist in der nachstehenden Tabelle 4 der erscheinenden Signale mil C bzw. D bezeichnet. Die Ausgangssignalzustand der Verknüpfungsschaltang Ausgangsgröße des virtuellen ODER-Gliedes 70 wird der Ausgangsleitung 71 entnommen.
Die Ausgangssigoalzustände der Verknüpfungsschaltung nach F i g. 6 für verschiedene Kombinat!- 60 Tabelle 4 gibt die Funktionsweise der erfmdungsonen von Binärziffern-Emgangssignalen sind in der gemäßen Verknüpfungsschaltung ohne Rücksicht aaf
nachstehenden Tabelle 3 wiedergegeben. Zu beachten ~" - - - -
ist, daß das Ausgangssignal der Verknüpfungsschaltung, das von dem jeweils einem Taktimpulsintervall oder einer Taktimpulsperiode vorausgehen- 65 Verknüpfungsschaltung, das durch den Zustand der den Zustand der Eingangssignale abhängt, jeweils Eingangssignale vor dem jeweiligen Taktimpuls bemmrittelbar nach jeder Taktimpuisperiode verfügbar stimmt ist, unmittelbar nach dem betreffenden Taktist, impuls verfügbar ist
Wie obenerwähnt, erfüllt die Ausgangsgröße eines virtuellen ODER-Gliedes für einen ersten logischen Eingangszustand die logische ODER-Funktion und
nach F i g, 6, entsprechend den vier Ausgangskombinationen der virtuellen ODER-Glieder 58 und 76, wiedergegeben.
die Anzahl der Eingangssignale der entsprechenden eingangsseitigen virtuellen ODER-Glieder wieder. Za beachten ist wiederum, daß das Ausgangssignal der
11
Tabelle 4
Ausgangsgröße des Vcrknüpfungsgliedes 58
Ausgangsgröße des Verknüpf ungsglicdes
Ausgangsgröße der Verknüpfungsschaltung
1 1
1 O
O 1
O O
Die Ausgangsgröße des ausgangsseitigen virtuellen ODER-Gliedes der erfindungsgemäßen Schaltung, 15 beiten kann.
beispielsweise des virtuellen ODER-Gliedes 70, kann auch mit Ausgangssignalen von den ausgangsseitigcn Verknüpfungsgliedern anderer ähnlicher Verknüpfungsschaltungen nach der virtuellen ODER-Funktion verknüpft werden.
Durch die Erfindung wird also eine Schnellverknüpfungsschaltung geschaffen, die eine Modulo-2-Addition ohne durch die Modulo-2-Funktion bedingte Schaltverzögerung durchführt. Wie oben beschrieben, eignet sich die Schaltung besonders für Schieberegister-Folgegeneratoren zum Durchführen der Modulo-2-Addition ohne zusätzliche Schaltverzögerung, so daß der Folgegenerator mit der maximalen Taktfrequenz der Schieberegisterstufen ar-
Hierzu 3 Blatt Zeichnungen

Claims (5)

Patentansprüche: 6. Schaltungsanordnung nach Anspruch 1 oder 2,
1. Schaltungsanordnung zur Erzeugung einer dadurch gekennzeichnet, daß jede Kopplungs- -olge von Binärsignalen mit einem Schiebe- anordnung aus einer direkten Verbindung (78, egister aus mindestens einem ersten, einem zwei- 80; 60, 62; 72, 74) der beiden jeweils zu verknüp- ;en und einem letzten taktgesteuerten Register- 5 fenden Flipflopausgänge mit zwei voneinander HipHop, deren jedes einen Signaleingang, einen entkoppelten Signaleingangskreisen (D, D') des Takteingang, einen Signalausgang und einen jeweils zu beaufschlagenden Flipflops (12; 66; 14) Komplementausgang enthält, wobei ein Ausgang besteht (F i g. 5).
jedes Registerflipflops mit dem Signaleingang des
nächstfolgenden Registerflipflops verbunden ist, io
während der Signaleingang des ersten Registerflipflops über eine Rückkopplungsschaltung Si- Die Erfindung betrifft eine Verknüpfungsschaltungsgnale von Ausgängen des letzten und eines anderen anordnung nach dem Gattungsbegriff des Anspruchs 1. Registerflipflops empfängt, gekennzeichnet In vielen Fällen, beispielsweise bei der Übertragung durch \iine erste Kopplungsanordnung zur 15 und Verarbeitung von digitalen Daten, müssen Folgen Beaufschlagung des Signaleingangs des ersten von binären Einsen und Nullen erzeugt werden. Hier-Registerflipflops (12) mit der ODER-Funktion zu kann man sich z. B. eines η-stufigen Schiebeeines Ausgangs des letzten Registerflipflops (18) registers bedienen, das durch eine Taktimpulsquelle und eines Ausgangs des anderen Registerflip- gesteuert wird und eine Rückkopplungsschaltung flops (16); ein zusätzliches taktgesteuertes Flip- 20 hat. Bei jedem Taktimpuls wird die in den einzelnen flop (66) und eine zweite Kopplungsanordnung Stufen gespeicherte Information (1 oder 0) jeweils zur Beaufschlagung des Signaleingangs dieses zu- zur nächstfolgenden Stufe verschoben, und die Rücksätzlichen Flipflops mit der ODER-Funktion kopplungsschaltung speist neue Information in die eines Ausgangs des letzten Registerflipflops (18) erste Stufe ein. Bei einem an sich sehr zweckmäßigen und eines Ausgangs des anderen Registerflip- 35 bekannten System dieser Art werden die Ausgangsflops (16); eine dritte Kopplungsanordnung zur größen bestimmter Stufen des Schieberegisters mit Beaufschlagung des Signaleingangs des zweiten Hilfe von Modulo-2-Addierern (auch bekannt als Registerflipflops (14) mit der ODER-Funktion EXKLUSIV-ODER-Glieder, Antivalenz-Glieder oder der Komplementausgänge des ersten Register- Halbaddierer) summiert und das resultierende Signal flipflops(12) und des zusätzlichen Flipflops (66). 30 zur Eingangsstufe des Registers rückgekoppelt. Die
2. Schaltungsanordnung nach Anspruch 1, da- Ausgangsfolge wird dabei durch die Anzahl der durch gekennzeichnet, daß die erste Kopplungs- Schieberegisterstufen und die Rückkopplungsverbinanordnung_die ODER-Funküon der Komplement· düngen bestimmt. Rückkopplungsverbindungen für ausgänge (Q) des letzten und des anderen Register- spezielle Codes wie Pseudostreucodes sind bekannt flipflops (18, 16) liefert und daß die zweite Kopp- 35 und beispielsweise in dem Buch »Error-Correcting lungsanordnung die ODER-Funktion der Signal- Code.;« von W. W. Peterson, The MIT Press, ausgänge (Q) dieser beiden RegisterYlipflops liefert. Cambridge, Mass. (USA), 1961, sowie in dem Buch
3. Schaltungsanordnung nach Anspruch 1 oder 2, »Shift Register Sequences« von SolomonW. Godadurch gekennzeichnet, daß jede Kopplungs- lomb. Holden-Day, Inc., San Francisco, CaI. (USA), anordnung aus einer Verdrahtung (»wired or« 76; 40 1967, beschrieben.
58; 70) zweier Leitungen (78, 80; 60, 62; 72, 74) Gemäß dem Stand der Technik sind selbst die einbesteht, die Signale entsprechend den jeweils zu fachsten Modulo-2-Addierer aus verschiedenen Komverknüpfenden Flipflopausgängen liefern, sowie binationen von logischen Verknüpfungsgliedern wie aus einer Verbindung des Verdrahtungspunkts UND-, ODER- und NICHT-Gliedern aufgebaut mit dem Signaleingang des jeweils zu beaufschla- 45 (siehe z.B. Elwyn R. Berlekamp: »Algebraic genden Flipflops (12; 66; 14) (F i g. 2 und 4). Coding Theory«, McGraw-Hill Book Company, 1970,
4. Schaltungsanordnung nach Anspruch 3, da- Seite 31). Diese bekannten Modulo-2-Addierer bringen durch gekennzeichnet, daß das Signal, welches Verzögerungen mit sich. Bei Verwendung in der Rückdemjenigen Ausgang (Q) des anderen Register- kopplungsschleife eines Binärimpulsfolgegenerators flipflops (16) entspricht, der mit dem Signalein- 50 wird dadurch die Arbeitsgeschwindigkeit des Genegang des nachfolgenden Registerflipflops (18) ver- rators, d. h. die maximale Folgefrequenz, mit der die bunden ist, dem zugehörigen verknüpfenden Ver- Binärimpulse erzeugt werden können, beschränkt,
drahtungspunkt (58) vom gleichnamigen Aus- Der Erfindung liegt die Aufgabe zugrunde, eine gang (Q) eines weiteren zusätzlichen taktgesteuer- Schaltungsanordnung für den obengenannten Anten Flipflops (52) zugeführt ist, dessen Signal- 55 wendungszweck zu schaffen, deren Rückkopplungseingang mit dem vorangehenden Registerflip- schleife keine zusätzlichen Schaltverzögerungen einflop (14) verbunden ist (F i g. 2). führt.
5. Schaltungsanordnung nach Anspruch 3, da- Die Lösung ergibt sich aus dem kennzeichnenden durch gekennzeichnet, daß derjenige Ausgang des Teil des Patentanspruchs 1.
anderen Registerflipflops (16'), der mit dem Si- 60 Die Erfindung hat den Vorteil, daß lediglich ODER-gnaleingang des nachfolgenden Registerflipflops Verknüpfungen benötigt werden, die im Gegensatz (18) verbunden ist und gleichzeitig mit einem Aus- zu anderen Verknüpfungsfunktionen mit verzögegang des letzten Registerflipflops (18) zu ver- rungshvien Schaltgliedem realisiert werden können, knüpfen ist, zwei voneinander entkoppelte Aus- Die Schaltungsanordnung kann daher mit wesentlich gangskreise (Q, Q') aufweist, deren einer (0 zum 65 höheren Frequenzen betrieben werden, als es bisher Signaleingang des nachfolgenden Registerflip- möglich war. Sie eignet sich besonders für die Verflops (18) und deren zweiter (Q') zum verknüpfen- wendung in Impulsfolgegeneidtoren wie Pseudoden Verdrahtungspunkt (58) führt (F i g. 4). streucodrgeneratoren (»Zahlenwurmgeneratoren«).
DE19722257277 1971-11-22 1972-11-22 Schaltungsanordnung zur Erzeugung einer Folge von Binärsignalen Expired DE2257277C3 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US20079671A 1971-11-22 1971-11-22
US20079671 1971-11-22
US00278271A US3818242A (en) 1971-11-22 1972-08-07 High-speed logic circuits

Publications (3)

Publication Number Publication Date
DE2257277A1 DE2257277A1 (de) 1973-05-30
DE2257277B2 DE2257277B2 (de) 1976-07-15
DE2257277C3 true DE2257277C3 (de) 1977-03-03

Family

ID=

Similar Documents

Publication Publication Date Title
DE2548265C3 (de) Schaltungsanordnung zur symmetrischen Frequenzteilung durch eine ungerade Zahl
DE2660843C2 (de) Als Synchron-Binärzähler ausgebildete logische Schaltungsanordnung
DE1271185B (de) Elektronische Impuls-Zaehlschaltung mit dualer und zyklischer Darstellung im Dual- und Graycode
DE3722907A1 (de) Maximallaengen-schieberegister-folgegenerator
DE2406171C3 (de) Synchron-Mehrzweck-Zähler
DE1160892B (de) Schiebeeinheit
DE2618633C3 (de) PCM-Decodierer
DE2257277C3 (de) Schaltungsanordnung zur Erzeugung einer Folge von Binärsignalen
DE2913729C2 (de) Schaltungsanordnung zur bitparallelen Binäraddition oder zum Shiften von Binärzahlen
DE1925917C3 (de) Binäre Impulsfrequenz-Multiplizierschaltung
DE69113656T2 (de) Schreiberkennungsschaltung mit einem Schreibdetektor und einem bistabilen Element für Vier-Phasen-Quittungssignalisierung.
DE2143470A1 (de) Codewandler
DE1094490B (de) Verfahren und Anordnung zur Umwandlung von Binaerzahlen in Dezimalzahlen und umgekehrt
DE2316904B2 (de) Dateneingabevorrichtung
DE2257277B2 (de) Schaltungsanordnung zur erzeugung einer folge von binaersignalen
DE1537307B2 (de) Binäres Schaltwerk
DE2029729C3 (de) Schaltungsanordnung zur Erzeugung eines Ubertragsignals für einen elektronischen Zähler
DE2724110C2 (de) Quasi-Zufallsgenerator
DE1962676A1 (de) Linearisierung eines digitalen Leistungsverstaerkers mit Phasensteuerung
DE1240928B (de) Gleichstromgekoppelter elektronischer Binaerzaehler
DE1900839C3 (de) Zähler für elektrische Impulse
DE1285538C2 (de) Dekadisch aufgebauter Frequenzteiler zur Erzeugung von Teilimpulsfolgen mit einer feinstufig dekadisch einstellbaren Anzahl moeglichst gleichmaessig ueber die Zeit verteilter Impulse
DE3335518C2 (de) CMI-Codierer
DE1537307C (de) Binares Schaltwerk
DE1524263B2 (de) Schaltung zum pruefen eines binaerzaehlers