DE2257277B2 - Schaltungsanordnung zur erzeugung einer folge von binaersignalen - Google Patents
Schaltungsanordnung zur erzeugung einer folge von binaersignalenInfo
- Publication number
- DE2257277B2 DE2257277B2 DE19722257277 DE2257277A DE2257277B2 DE 2257277 B2 DE2257277 B2 DE 2257277B2 DE 19722257277 DE19722257277 DE 19722257277 DE 2257277 A DE2257277 A DE 2257277A DE 2257277 B2 DE2257277 B2 DE 2257277B2
- Authority
- DE
- Germany
- Prior art keywords
- flop
- flip
- output
- register
- signal input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008878 coupling Effects 0.000 claims description 9
- 238000010168 coupling process Methods 0.000 claims description 9
- 238000005859 coupling reaction Methods 0.000 claims description 9
- 230000000295 complement effect Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 9
- 230000008901 benefit Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 241000700605 Viruses Species 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/582—Pseudo-random number generators
- G06F7/584—Pseudo-random number generators using finite field arithmetic, e.g. using a linear feedback shift register
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/58—Indexing scheme relating to groups G06F7/58 - G06F7/588
- G06F2207/581—Generating an LFSR sequence, e.g. an m-sequence; sequence may be generated without LFSR, e.g. using Galois Field arithmetic
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/58—Indexing scheme relating to groups G06F7/58 - G06F7/588
- G06F2207/583—Serial finite field implementation, i.e. serial implementation of finite field arithmetic, generating one new bit or trit per step, e.g. using an LFSR or several independent LFSRs; also includes PRNGs with parallel operation between LFSR and outputs
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Logic Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Description
Die Erfindung betrifft eine Verkntipfungsschaltungsanordnung nach dem Gattungsbegrill des Anspruchs 1.
In vielen Fällen, beispielsweise bei der Übertragung
und Verarbeitung von digitalen Daten, müssen Folgen von binären Einsen und Nullen erzeugt werden. Hierzu kann man sich z. B. eines /i-stufigen Schieberegisters bedienen, das durch eine Takümpulsquelle
gesteuert wird und eine RücKkopplungsschaltung hat. Bei jedem Taktimpuls wird die in den einzelnen
Stufen gespeicherte Information (1 oder 0) jeweils zur nächstfolgenden Stufe verschoben, und die Rückkopplungsschaltung
speist neue Information in die erste Stufe ein. Bei einem an sich sehr zweckmäßigen
bekannten System dieser Art werden die Ausgangsgrößen bestimmter Stufen des Schieberegisters mit
Hilfe von Modulo-2-Addierern (auch bekannt als EXKLUSIV-ODER-Giieder, Antivalenz-Glieder oder
Halbaddierer) summiert und das resultierende Signal zur Eingangsstufe des Registers rückgekoppelt. Die
Ausgangsfolge wird dabei durch die Anzahl der Schieberegisterstufen und die Rückkopplungsverbindungen
bestimmt. Rückkopplungsverbindungen für spezielle Codes wie Pseudostreucodes sind bekannt
und beispielsweise in dem Buch «Error-Correcting Codes« von W. W. Peterson, The MIT Press,
Cambridge, Mass. (USA), 1961, sowie in dem Buch »Shift Register Sequences« ν on Solomon W. Golomb,
Holden-Day, Inc., San Francisco, CaI. (L1SA),
1967, beschrieben.
Gemäß dem Stand der Technik sind selbst die einfachsten
Modulo-2-Addierer aus verschiedenen Kombinationen von logischen Verknüpfungsgliedern wie
UND-, ODER- und NICHT-Gliedern aufgebaut (siehe z.B. Elvvyn R. Berlekamp: »Algebraic
Coding Theory«, McGraw-Hill Book Company, 1970, Seite 31). Diese bekannten Modulo-2-Addierer bringen
Verzögerungen mit sich. Bei Verwendung in der Rückkopplungsschleife eines Binärimpulsfolgegenerators
wird dadurch die Arbeitsgeschwindigkeit des Generators, d. h. die maximale Folgefrequenz, mit der die
Binärimpulse erzeugt werden können, beschränkt.
Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung für den obengenannten Anwendungszweck
zu schaffen, deren Rückkopplungsschleife keine zusätzlichen Schaltverzögerungen einführt.
Die Lösung ergibt sich aus dem kennzeichnenden Teil des Patentanspruchs 1.
Die Erfindung hat den Vorteil, daß lediglich ODER-V'erknüpfungen
benötigt werden, die im Gegensatz zu anderen Verknüpfungsfunktionen mit verzögerungsfreien
Schaltgliedern realisiert werden können. Die Scnahungsanordnung kann daher mit wesentlich
höheren Frequenzen betrieben werden, als es bisher möglich war. Sie eignet sich besonders für die Verwendung
in Impulsfolgegeneratoren wie Pseudostreucodegeneratoren
(■'Zahlenwurmgeneraioren«').
Die Erfindung wird nachstehend an Hand der Zeichnung im einzelnen erläutert. Es zeigt
F i g. I das Blockschaltschema eines bekannten
ier.tungen Schieberegisters mit Modulo-2-Rüekicpplungsweg
gemäß dem Stand der Technik;
Fig. 2 das Blockschaltschema eine? lmpulsfolgereneraiors
mit Schieberegister in er'":ndunäscemäßer
\usbildung;
F i g. 3 ein Zeildiagramm, das die im Betrieb des
Schieberegisters nach F i g. 2 auftretenden Sienalverlaufe
wiedergibt;
F i g. 4 ein eine andere Ausführungsform der Erfindung veranschaulichendes Blockschaltbild;
F i g. 5 ein eine weitere Ausführungsform der Erfindung veranschaulichendes Blockschaltbild; und
F i g. 6 ein Schaltschema, das in \erallgemeinerter Form eine ertindungsgemäße Verknüpfungsschaltung
wiedergibt.
F i g. 1 zeigt ein als Folgegenerator eingerichtetes vierstufiges Schieberegister gemäß dem Stand der
Technik. Die Rückkopplung wird \on der dritten und der vierten Flipflopstufe abgenommen und auf die
erste Stufe des Schieberegisters gekoppelt. Das Schieberegister 10 enthält vier Flipp.opstufen 12, 14.
16 und 18 vom D-Tvp. Der O-Ausgang jedes Flipflops,
mit Ausnahme des Flipflops 18. ist an den D-Eingang des nächstfolgenden Flipflops angeschaltet. Der
Tast- oder Takteingang jeder Stufe wird über die Taktleitung 20 von einer Taktimpulsquelle CLK gespeist.
Der Modulo-2-Addierer besteht aus zwei NOR-Gliedern 22 und 24 und einem virtuellen ODER-Glied
iPhantom-ODER-Glied) 26. Der ^-Ausgang
des Flipflops 16 ist über die Leitung 28 an den ersten Eingang des NOR-Gliedes 22 angeschaltet. Der Q-Ausgang
der Flipflopstufe 18 ist über die Leitung 30 an den zweiten Eingang des NOR-Gliedes 22 angeschaltet.
Der Komplementausgang Q der Flipflopstufe 16 ist über die Leitung 32 an den ersten Eingang des
NOR-Gliedes 24 angeschaltet. Der Komplementausgang Q der Flipflopstufe 18 ist über die Leitung 34
an den zweiten Eingang des NOR-Gliedes 24 angeschaltet. Die Ausgänge der NOR-Glieder 22 und 24
sind auf die Eingänge des virtuellen ODER-Gliedes 26 geschaltet, dessen Ausgang über die Leitung 36 an
den D-Eingang der Flipflopstufe 12 angeschaltet ist.
Die Wirkungsweise der NOR-Glieder 22 und 24 ist wie folgt: Wenn eines der NOR-Glieder an beiden
Eingängen eine binäre (logische) 0 empfängt, erscheint an seinem Ausgang eine binäre 1. Bei allen
übrigen Kombinationen der Binärwerte 1 und 0 an den Eingängen eines NOR-Gliedes, erscheint an
seinem Ausgang eine binäre 0. Beim virtuellen ODER-Glied 26 erscheint am Ausgang eine binäre 1, wenn an
einem oder beiden Eingängen eine binäre 1 erscheint. Werden beide Eingänge des virtuellen ODER-Gliedes
26 gleichzeitig mit einer binären 0 beaufschlagt, erscheint am Ausgang eine binäre 0.
Bekanntlich wird eine virtuelle ODER-Funktion (auch bekannt als implizite oder Phantom-ODER-Funktion)
im allgemeinen dadurch erhalten, daß man die Ausgänge von zwei oder mehr Verknüpfungsgliedern
direkt zusammengeschaltet. Dieses Vermögen,
die virtuelle ODER-Fur.ktion zu bilden, ist der Ausgangsschaltung geeignet gewählter Verknüpfungsglieder eigentümlich. Das heißt, die Ausgangskreise
der Verknüpfungsglieder müssen so beschaffen sein, daß eine direkte oder durch Verdrahtung gegebene
Zusammenschaltung ohne Beeinträchtigung der inneren Arbeitsweise des Verknüpfungsgliedes möglich ist
und daß die kombinierten Ausgangsgrößen bei einem gegebenen logischen Eingangszustand die ODER-Verknüpfung
und bei einem rvveiten logischen Eingangszustand die UND-Verknüpfung erfüllen.
Unter der Voraussetzung, daß anfänglich die Q-Ausgänge
der Flipflopstufen 12, 14, 16 und 18 den Binärwert 0 haben, ist die Arbeitsweise des Schieberegisters 10 wie folgt: Die Q-Ausgänge der Flipflopstufen
16 und 18 beaufschlagen beide Eingänge des NOR-Gliedes 22 mit einer 0. Die Komplement- oder
ρ-Ausgänge der Flipflopstufen 16 und 18 beaufschlagen beide Eingänge des NOR-Gliedes 24 mit
einer 1. In diesem Fall erscheinen am Ausgang des NOR-Gliedes 22 eine 1 und am Ausgang des NOR-Gliedes
24 eine 0, so daß die Ausgangsgröße des virtuellen ODER-Gliedes 26 eine 1 ist. Nach der Eingabe
des ersten Taktimpulses in das Schieberegister 10 über die Taktleitung 20 erscheint am (^-Ausgang jeder
Flipflopstufe die Eingangsgröße der betreffenden Stufe. Mithin erscheinen am Ö-Ausgang der Flipflopstufti
12 eine 1 und am (^-Ausgang der Flipflopstufen 14. 16 und 18 jeweils eine 0. Am Ausgang des
virtuellen ODER-Gliedes 26 bleibt daher die 1 erhalten. Nach dem zweiten Taktimpuls erscheint an
den Q-Ausgängen der Flipflopstufen 12 und 14 jeweils eine 1. An den Q-Ausgängen der Flipflopstufen
16 und 18 erscheint wiederum eine 0. Nach dem dritten Taktimpuls erscheint an den ß-Ausgängen der
Flipflopstufen 12, 14 und 16 jeweils eine 1 und am 2-Ausgang der Flipflopstufe 18 eine 0. Zu diesem
Zeitpunkt ist die Ausgangsgröße des NOR-Gliedes 22 eine 0 und die Ausgangsgröße des NOR-Gliedes 24 ebenfalls eine 0. Am Ausgang des virtuellen
ODER-Gliedes 26 erscheint daher eine 0. Nach dem vierten Tastimpuls erscheint die am Eingang des
Flipflops 12 auftretende 0 an dessen Q-Ausgang. An den Ausgängen der Flipflopstufen 14, 16 und 18 erscheint
dann eine 1. Die Ausgangsgröße des virtuellen ODER-Gliedes 26 ist daher eine 1.
Die oben beschriebene Funktionsweise sowie die Funktionsweise des Schieberegisters 10 für 15 aufeinanderfolgende
Taktperioden ist in der nachstehenden Tabelle 1 wiedergegeben.
Takt impuls |
Flip flop 12 |
Flip flop 14 |
Flip flop 16 |
Flip flop 18 |
Anfangs zustand |
0 | 0 | 0 | 0 |
1 | 1 | 0 | 0 | 0 |
2 | 1 | 1 | 0 | 0 |
3 | 1 | 1 | 1 | 0 |
4 | 0 | 1 | 1 | 1 |
5 | 1 | 0 | 1 | 1 |
6 | 1 | 1 | 0 | 1 |
7 | 0 | 1 | 1 | 0 |
8 | 0 | 0 | 1 | 1 |
9 | 1 | 0 | 0 | 1 |
10 | 0 | 1 | 0 | 0 |
11 | 1 | 0 | 1 | 0 |
12 | 0 | 1 | 0 | 1 |
13 | 0 | 0 | 1 | 0 |
14 | 0 | 0 | 0 | 1 |
15 | 0 | 0 | 0 | 0 |
Durch die NOR-Glieder 22 und 24 ergibt sich eine der ρ-Ausgänge eine Ϊ ansteht, und das eine 0 ist,
der Schaltzeit eines Verknüpfungsgliedes entspre- wenn an beiden (5-Ausgängen eine 0 ansteht. Um der
chende Verzögerung, bevor die Eingangsgrößen in Deutlichkeit willen sind jedoch die beiden Größen A'
den Leitungen 28, 30, 32 und 34 eine Änderung der und A", welche die inneren Zustände der Flipflops 66
logischen Zustände an den Ausgängen der entspre- 5 und 12 darstellen, in F i g. 3 getrennt wiedergegeben.
chenden NOR-Glieder bewirken können. Die maxi- Unter der Voraussetzung, daß die Ausgangsgröße
male Taktgabegeschwindigkeit oder Taktfrequenz sämtlicher Schieberegisterstufen, bei A, B, C und D
muß daher verringert werden, damit die Eingangs- in F i g. 2 und 3. anfänglich eine 0 ist, ist die Funksignale
der NOR-Glieder22 und 24 eine Änderung tionsweise wie folgt: Die Ausgangsgrößen der Flipam
Ausgang des virtuellen ODER-Gliedes 26 be- ίο flops 52 und 16 sowie des Flipflops 18 sind eine 0 am
wirken können. Daraus folgt, daß die Arbeitsge- {^-Ausgang uncj ejne \ arn ρ-Ausgang. Die Eingangsschwindigkeit
oder Taktfrequenz des Schieberegisters größen des virtuellen ODER-Gliedes 58 erzeugen da-10
nicht nur durch die Grundschaltgeschwindigkeiten her die Ausgangsgröße 0. Ebenso steht an beiden
der Flipflopstufen, sondern zusätzlich durch die Ver- Eingängen des \RrtueIlen ODER-Gliedes 76 eine 1 an,
zögerung oder Schaltzeit der NOR-Glieder 22 und 24 15 so daß die Ausgangsgröße eine 1 ist.
begrenzt ist. Nach dem ersten Taktimpuls erscheint am ρ-Aus-
begrenzt ist. Nach dem ersten Taktimpuls erscheint am ρ-Aus-
F i g. 2 zeigt das Blockschaltschema eines vier- gang des F!ipfk>ps 66, bei A', eine 1 und am Q-Ausstufigen
Schieberegisters in erfindungsgemäßer Aus- gang des Flipflops 12, bei A", eine 0. Die Ausgangsbildung.
Im allgemeinen mit 50 bezeichneten Schiebe- größe des virtuellen ODER-Gliedes 70, bei A, ist daregister
sind gleiche Elemente wie in F i g. 1 mit den 20 her eine 1. Die ^-Ausgangsgrößen der Flipflops 14,
gleichen Bezugszeichen wie dort versehen. Außerdem 16 und 18, bei ß, C und D, bleiben 1. Die Ausgangsist
ein zusätzliches Flipflop 52 vom D-Typ mit seinem größen der virtuellen ODER-Glieder 58 und 76
Eingang über die Leitung 54 an den 0-Ausgang des bleiben daher 0 bzw. 1. Nach dem zweiten Takt-Flipflops
14 angeschaltet. Der Takteingang des Flip- impuls sind die Fliflop-Ausgangsgrößen bei A' und
flops 52 ist über die Leitung 56 an die Taktleitung 20 25 A" eine 1 bzw. eine 0. Die Ausgangsgröße des virangeschlossen.
Der (2'Ausgang des Flipflops 52 ist tuellen ODER-Gliedes 70, bei A, bleibt 1. Die Flipüber
die Leitung 60 an den ersten Eingang eines vir- flop-Ausgangsgröße B ist jetzt eine 1, während die
tuellen ODER-Gliedes 58 angeschaltet. Der ρ-Aus- Ausgangsgrößen C und D den Wert 0 behalten. Nach
gang des Flipflops 18 ist über die Leitung 62 an den dem dritten Taktimpuls nehmen die Ausgangszweiten
Eingang des virtuellen ODER-Gliedes 58 30 größen A, B und C den Wert 1 an, während die Ausangeschaltet.
Der Ausgang des virtuellen ODER- gangsgröße D den Wert 0 behält.
Gliedes 58 ist über die Leitung 64 an den Eingang Zu diesem Zeitpunkt haben die Eingangsgrößen des eines zweiten zusätzlichen Flipflops 66 angeschaltet. virtuellen ODER-Gliedes 58 die Werte 1 und 0, so Der Takteingang des Flipflops 66 ist über die Leitung daß die Ausgangsgröße des virtuellen ODER-Glie-68 an die Taktleitung 20 angeschlossen, und der 35 des 58 eine 1 ist. Ebenso haben die Eingangsgrößen Q-Ausgang des Flipflops 66 ist über die Leitung 72 des virtuellen ODER-Gliedes 76 die Werte 1 und 0, an ein virtuelles ODER-Glied 70 angeschaltet. Der so daß die Ausgangsgröße des virtuellen ODER-ß-Ausgang des Flipflops 12 ist über die Leitung 74 Gliedes 76 eine I ist. Nach dem vierten Taktimpuls an den zweiten Eingang des virtuellen ODER-Glie- haben somit de AusgangsgrößenA' und A" den des 70 angeschaltet. Der erste Eingang eines virtuellen 40 Wert 0, so daß die Ausgangsgröße A des virtuellen ODER-Gliedes 76 ist über die Leitung 78 an den ODER-Gliedes 'Ό ebenfalls eine 0 ist. Die Ausgangsg-Ausgang des Flipflops 16 angeschaltet. Der zweite größen B. C und D haben den Wert 1.
Eingang des virtuellen ODER-Gliedes 76 ist über die Zu diesem Zeitpunkt haben die Ausgangsgrößen Leitung 80 an den ß-Ausgang des Flipflops 18 ange- der Flipflops 52 und 16 sowie des Flipflops 18 den schaltet. Der Ausgang des virtuellen ODER-Glie- 45 Wert 1 am (2-Ausgang und den Wert 0 am Q-Ausdes 76 ist über die Leitung 82 an den Eingang des gang. Die Eingangsgrößen des virtuellen ODER-Glie-Flipflops 12 angeschlossen. des 58 erzeugen daher am Ausgang eine 1, und die
Gliedes 58 ist über die Leitung 64 an den Eingang Zu diesem Zeitpunkt haben die Eingangsgrößen des eines zweiten zusätzlichen Flipflops 66 angeschaltet. virtuellen ODER-Gliedes 58 die Werte 1 und 0, so Der Takteingang des Flipflops 66 ist über die Leitung daß die Ausgangsgröße des virtuellen ODER-Glie-68 an die Taktleitung 20 angeschlossen, und der 35 des 58 eine 1 ist. Ebenso haben die Eingangsgrößen Q-Ausgang des Flipflops 66 ist über die Leitung 72 des virtuellen ODER-Gliedes 76 die Werte 1 und 0, an ein virtuelles ODER-Glied 70 angeschaltet. Der so daß die Ausgangsgröße des virtuellen ODER-ß-Ausgang des Flipflops 12 ist über die Leitung 74 Gliedes 76 eine I ist. Nach dem vierten Taktimpuls an den zweiten Eingang des virtuellen ODER-Glie- haben somit de AusgangsgrößenA' und A" den des 70 angeschaltet. Der erste Eingang eines virtuellen 40 Wert 0, so daß die Ausgangsgröße A des virtuellen ODER-Gliedes 76 ist über die Leitung 78 an den ODER-Gliedes 'Ό ebenfalls eine 0 ist. Die Ausgangsg-Ausgang des Flipflops 16 angeschaltet. Der zweite größen B. C und D haben den Wert 1.
Eingang des virtuellen ODER-Gliedes 76 ist über die Zu diesem Zeitpunkt haben die Ausgangsgrößen Leitung 80 an den ß-Ausgang des Flipflops 18 ange- der Flipflops 52 und 16 sowie des Flipflops 18 den schaltet. Der Ausgang des virtuellen ODER-Glie- 45 Wert 1 am (2-Ausgang und den Wert 0 am Q-Ausdes 76 ist über die Leitung 82 an den Eingang des gang. Die Eingangsgrößen des virtuellen ODER-Glie-Flipflops 12 angeschlossen. des 58 erzeugen daher am Ausgang eine 1, und die
Die Funktionsweise der virtuellen ODER-Glie- Eingangsgrößen des virtuellen ODER-Gliedes 76 erder
58, 70 und 76 ist wie folgt: Bei Beaufschlagung zeugen am Ausgang eine 0. Nach dem fünften Takteines
oder beider Eingänge des virtuellen ODER- 5° impuls hat daher die Ausgangsgröße A' den Wert 0
Gliedes mit einer 1 erscheint am Ausgang eine 1, und die AusgangsgrößeΛ" den Wcitl. Die Auswährend
bei Beaufschlagung beider Eingänge mit gangsgröße A hat daher den Wert 1, und die Ausgangseiner
0 am Ausgang eine 0 erscheint. größen B, C und D haben die Werte 0, 1 bzw. 1.
Die Funktionsweise des Schieberegist'rs 50 wird Die oben beschriebene Funktionsweise sowie die
am besten an Hand der Signalverläufe nach Fig. 3 55 Funktionsweise des Schieberegisters50 für 15 auf-
verständlich. Die Ausgangsgröße der ersten Schiebe- einanderf olgende Taktimpulse ist in der nachstehenden
registerstufe wird am Ausgang des virtuellen ODER- Tabelle 2 wiedergegeben.
Gliedes 70 abgenommen. Die mit A in F i g. 2 und 3 Wie man sieht, stimmt die Tabelle 2 mit der Tabezeichnete Ausgangsgröße des virtuellen ODER- belle 1 überein, wenn die Ausgangsgrößen A, B, C
Gliedes 70 wird durch die ρ-Ausgangsgrößen der 60 und D als die Ausgangsgrößen der Flipflopstufen 12,
Flipflops 66 und_12, bezeichnet mit A' bzw. A", be- 14, 16 und 18 des Schieberegisters 10 in F i g. 1 gestimmt. Da die ß-Ausgänge der Flipflops 66 und 32
nommen werden. Man kann sehen, daß die Modulozusammengeschaltet sind, können die einzelnen Si- 2-RückkoppIungsschaItung nach F i g. 2 mit den
gnale bei A' und A" nicht getrennt wahrgenommen virtuellen ODER-Gliedern 58, 76 und 70 sowie mit
oder voneinander unterschieden werden. _Statt dessen 65 Mitteln zum Komplementieren der Ausgangsgrößen
ist das wahrnehmbare Signal an den ß-Ausgängen der virtuellen ODER-Gheder58 und 76 keine Verlier beiden FBpflops bei dieser Schaltungsausführung knüpfungsghed-Schaltverzögerung mit sich bringt
das Signal A, das eine 1 ist, wenn an einem oder beiden Das heißt, die gewünschten Kombinationen von Rück-
kopplungssignalen von gegebenen Stufen werden auf die Eingänge bestimmter Eingangsstufen ohne die
bei Anordnungen gemäß dem Stand der Technik auftretende Verzögerung gekoppelt. Ferner ist die resultierende
Ausgangsgröße der gewähleten Eingangsstufe unmittelbar nach dem nächsten Taktimpuls,
und zwar wiederum ohne Verzögerung, verfügbar.
Taktimpuls | A' | A" | A | B | C | D |
Anfangszustand | 0 | 0 | 0 | 0 | 0 | 0 |
1 | 1 | 0 | 1 | 0 | 0 | 0 |
2 | 1 | 0 | 1 | 1 | 0 | 0 |
3 | 1 | 0 | 1 | 1 | 1 | 0 |
4 | 0 | 0 | 0 | 1 | 1 | 1 |
5 | 0 | 1 | 1 | 0 | 1 | 1 |
6 | 0 | 1 | 1 | 1 | 0 | 1 |
7 | 0 | 0 | 0 | 1 | 1 | 0 |
8 | 0 | 0 | 0 | 0 | 1 | 1 |
9 | 0 | 1 | 1 | 0 | 0 | 1 |
10 | 0 | 0 | 0 | 1 | 0 | 0 |
11 | 1 | 0 | 1 | 0 | 1 | 0 |
12 | 0 | 0 | 0 | 1 | 0 | 1 |
13 | 0 | 0 | 0 | 0 | 1 | 0 |
14 | 0 | 0 | 0 | 0 | 0 | 1 |
15 | 0 | 0 | 0 | 0 | 0 | 0 |
35
40
Betrachtet man nochmals die Funktionsweise des Schieberegisters 50 nach F i g. 2, so ist klar, daß die
Ausgangsfolge irgeneiner gegebenen Stufe sich nach 15 Taktimpulsen "wiederholt. Die vom Modulo-2-Addierer
erzeugte Schaltfunktion, ausgedrückt in der booleschen Algebra, ist CD + CD. Diese Scbaltfunktion
bestimmt die Ausgangsgröße A des virtuellen ODER-Gliedes 70 nach jedem Taktimpuls.
Zu beachten ist jedoch^aß die hier erzeugte Schaltfunktion,
wiederum CD + CD, nicht die einzige mögliche Funktion ist. Wenn man beispielsweise die
Q- und e-Anschlüsse der Ausgänge des Flipflops 16
oder 18 umkehrt oder vertauscht, ^o erhält man die
komplementäre Funktion CD + CD. Diese Funktion kann vom Standpunkt des Praktikers aus als die normalere Funktion angesehen werden, da sie aus dem
Anfangszustand mit lauter Einsen eine annehmbare Bitfolgegruppierung ergibt, während der Anfangszustand mit lauter Einsen in F i g. 2 unannehmbar ist,
da das Schieberegister dann blockieren oder »einrasten« würde, indem es in irgendeiner gegebenen oder
festen Stufe laufend lauter Einsen erzeugt
Fig. 4 zeigt ein Blockschaltschema, das eine
andere Ausführungsform der Erfindung veranschaulicht Und zwar zeigt F i g. 4 ein Schieberegister 90,
das in seiner Funktion identisch ist mit dem Schieberegister 50 nach F i g. 2, wobei gleiche Elemente mit
den gleichen Bezugszeichen wie dort bezeichnet sind.
Bei der Ausführungsform nach F i g. 4 ist eine Flip·
flopschaltung eingespart, indem beim Flipflop 16
ein zweiter Q-Ausgang, bezeichnet mit Q', vorgeseher ist. Die Ausgänge Q und Q' des Flipflops 16' lieferr
identische Ausgangsfunktionen, die jedoch elektrisch voneinander isoliert sind. Die isolierten Ausgang*
sind erforderlich, um zu vermeiden, daß der Eingang des Flipflops 18 direkt mit dessen Ausgang verbunder
ist, wenn die Ausgänge der Flipflops 16 und 18 als virtuelles ODER-Glied zusammengeschaltet werden. Iir
übrigen ist die Wirkungs- und Funktionsweise des Schieberegisters 90 nach F i g. 4 mit der des Schieberegisters
50 nach F i g. 2 identisch. Der Vorteil de; Schieberegisters 90 besteht in einer verringerten Belastung
der Taktleitung 20 sowie in der Einsparung einer Flipflopschaltung.
Die gleichen Vorteile lassen sich erzielen, wenn mar eine Flipflopstufe mit zwei elektrisch isolierter
D-Eingängen ausrüstet. In diesem Fall schaltet man die Ausgänge zweier gegebener Schieberegisterstufen (mil
einem einzigen ρ-Ausgang) als virtuelles ODER-Glied am Doppeleingang der abgewandelten, das
Flipflop 66 in F i g. 4 ersetzenden Flipflopschaltunj zusammen.
F i g. 5 veranschaulicht eine weitere Ausführungsform der Erfindung. Das dortige Schieberegister lOi
ist in seiner Funktion mit dem Schieberegister 50 nach F i g. 3 identisch, wobei gleiche Elemente mit der
gleichen Bezugszeichen wie in F i g. 3 bezeichnet sind. Die Flipflopstufen 12', 14' und 66' haben jeweil:
zwei elektrisch isolierte Eingänge, bezeichnet mit L und D'. Bei dieser Ausführungsform sind die ß-Ausgänge
der Flipflops 18 und 16 über die Leitungen 6i und 60 auf den .D-Eingang bzw. den D'-Eingang de:
Flipflops 66' geschaltet, während die Q-Ausgänge übei
die Leitungen 80 und 78 an den Z>-Eingang bzw. der D'-Eingang des Flipflops 12' angeschaltet sind. Di<
Ö-Ausgänge der Flipflops 66' und 12' sind über di« Leitungen 72 bzw. 74 an den D-Eingang bzw. der
D-Eingang des Flipflops 14' angeschaltet.
Diese Doppeleingänge können in Form von ζ. Β
zwei Eingangstransistoren mit gemeinsamen odei parallelem Ausgangskreis an jedem Flipflop-Einganj
realisiert sein. Ebenso ergeben die getrennten Tran sistor-Eingangselektroden elektrisch isolierte Eingänge
und die virtuelle ODER-Funktion, wie oben beschrie ben, wird am gemeinsamen Ausgangspunkt der Tran
sistoren erhalten. Zu beachten ist, daß die Doppel
eingänge nicht in Form einer getrennten, dem Flip flop-Eingang vorgeschalteten Eingangsstufe vorge
sehen zu sein brauchen, sondern durch einen zweiter Eingangstransistor, der mit seinem Ausgang dem nor
malerweise vorhandenen Eingangstransistor paralle geschaltet ist, gebildet sein können.
Zusätzlich zu einer verringerten Belastung der Takt
leitung und zur Einsparung einer Flipflopschaltunj hat die Ausführungsform nach F i g. 5 den Vorteil
daß die Schaltung mit Verknüpfungsgliedern aufge baut werden kann, deren Ausgänge nicht direkt zu
sammengeschaltet werden können, um die virtuelii ODER-Funktion zu erhalten. Beispielsweise könnei
die Ausgänge von CMOS- und 11 /--Verknüpfungs
gliedern nicht direkt zusammengeschaltet werden während man jedoch mit solchen Verknüpfung»
gliedern in der in F i g. 5 gezeigten Weise eine Ver kaüpfungsschaltung mit hoher Arbeitsgeschwindig
keit gemäß der Erfindung aufbauen kann. Weiten Vorteile dieser Ausführungsform sind die verringert
609529/42
kapazitive Belastung der ρ-Ausgänge der Flipflops 12'
und 66' sowie die Tatsache, daß die Q-Ausga'nge der Flipflops 12' und 66' als getrennte Ausgänge zur Verfügung
stehen.
Die erfindungsgemäße Schnellverknüpfungsschaltung ist in ihrer Anwendung nicht auf einen Folgegenerator
mit einem vierstufigen Schieberegister beschränkt. Vielmehr ist die Modulo-2-Schaltfunktion
auf Schieberegister mit beliebiger Stufenzahl anwendbar. Ferner kann der Schieberegister-Folgegenerator
mit mehreren Modulo-2-Rückkopplungsschallungen
in erfindungsgemäßer Ausbildung arbeiten, um eine gewünschte Folge oder einen gewünschten Code zu
erzeugen. Des weiteren ist die erfindungsgemäße Verknüpfungsschaltung in ihrer Anwendung nicht auf
Rückkopplungsschleifen für Folgegeneratoren beschränkt, sondern auch für andere Anwendungszwecke, wo mit Modulo-2-Addition gearbeitet wird,
geeignet.
Dazu gehören z. B. Anwendungsfälle, wo die der Verknüpfungsschaltung zugeleiteten Signale unmittelbar
nach einem ersten Ereignis (beispielsweise einer Taktimpulsperiode) verfügbar sind und wo die Modulo-2-Funktion
unmittelbar nach einem zweiten Ereignis oder Taktimpulsintervall benötigt wird.
Solche Situationen trifft man gewöhnlich bei Digitalsignal-Verarbeitungsvorgängen,
beispielsweise bei der Analog-Digital-Umwandlung an. Hier besteht die Umwandlungsmethode darin, daß ein linear
quantisierter Spannungsbereich in einen äquivalenten Binärcode umgewandelt wird, wobei gemäß einer herkömmlichen
Methode zuerst in einen Gray-Code und dieser anschließend in den konventionellen Binärcode
umgewandelt wird. Das für diese Umwandlung erforderliche Schaltwerk besteht aus ModuIo-2-Addierern
und einer Anordnung von in Reihe geschalteten Flipflopstufen, die gemeinsam taktgesteuert
werden, um den Binärcode zu gewinnen. Ähnliche Situationen trifft man in Schieberegistern an, die für
die Paritätsprüfung von digitalen Daten verwendet werden.
Die erfindungsgemäße Verknüpfungsschaltung ist also für die verschiedensten Anwendungszwecke
nützlich, wo verschiedene Kombinationen von Binärziffern darstellende Signale den Eingangs-Verknüpfungsgliedern
zugeleitet werden, um eine gewünschte Schaltfunktion durchzuführen. In F i g. 6, wo gleiche
Elemente wie in den vorherigen Figuren mit den gleichen Bezugszeichen bezeichnet sind, ist eine verallgemeinerte
schaltschematische Darstellung der erfindungsgemäßen
Verknüpfungsschaltung gezeigt. Die in den Eingangsleitungen 62 und 60 des virtuellen
ODER-Gliedes 58 erscheinenden Signale sind mit A bzw. B bezeichnet. Ebenso sind die in den Eingangsleitungen 80 und 78 des virtuellen ODER-Gliedes
erscheinenden Signale mit Γ bzw. D bezeichnet. Die Ausgangsgröße des virtuellen ODER-Gliedes 70 wird
der Ausgangsleitung 71 entnommen.
Die Ausgangssignalzustände der Verknüpfungsschaltung nach F i g. 6 für verschiedene Kombinationen von Binärziffern-Eingangssignalen sind in der
nachstellenden Tabelle 3 wiedergegeben. Zu beachten ist, daß das Ausgangssignal der Verknüpfungsschaltung, das von dem jeweils einem Taktimpulsintervafl oder einer Taktimpulsperiode vorausgehenden Zustand der Eingangssignale abhängt, jeweils
unmittelbar nach jeder Taktimpulsperiode verfügbar ist
Eingangssigna !zustand
Ausgangssignalzustand der Verknüpfungsschaltung
0
0
0
4. O
5. O
6. O
7. O
8. O
8. O
9.
10.
10.
11. 1
12.
13.
13.
14.
15.
16.
15.
16.
35
0
1
1
1
1
0
0
Ausgang
Wie obenerwähnt, erfüllt die Ausgangsgröße eines virtuellen ODER-Gliedes für einen ersten logischen
Eingangszustand die logische ODER-Funktion und für einen zweiten logischen Eingangszustand die
logische UND-Funktion. Wie oben gezeigt, ist die Ausgangsgröße der verschiedenen virtuellen ODER-Glieder
eine 1, wenn irgendeine oder sämtliche der Eingangsgrößen 1 ist bzw. sind, dagegen eine 0, wenn
sämtliche Eingangsgrößen 0 sind. Die eingangsseitigen virtuellen ODER-Glieder der erfindungsgemäßen
Schaltung, beispielsweise die virtuellen ODER-Glieder 58 und 76, können daher jeweils virtuelle ODER-Glieder
mit einem einzigen oder mit mehreren Em-
gangen sein. Die Funktionsweise der erfindungsgemäßen
Verknüpfungsschaltung läßt sich folgicn durch eine vereinfachte Funktionstabelle darstellen,
in der lediglich die resultierenden Ausgangsgrößen del virtuellen ODER-Glieder berücksichtigt sind. Dem-
entsprechend ist in der nachstehenden Tabelle 4 dei
Ausgangssignalzustand der Verknüpfungsschaltuni nach F i g. 6, entsprechend den vier Ausgangskom·
binationen der virtuellen ODER-Glieder 58 und 7t» wiedergegeben.
Tabelle 4 gibt die Funktionsweise der erfindungs gemäßen Verknüpfungsschaltung ohne Rücksichtau
die Anzahl der Eingangssignale der entsprechendei eingangsseitigen virtuellen ODER-Glieder wieder, η
beachten ist wiederum, daß das Ausgangssignäl ae
Verknüpfungsschaltung, das durch den Zustand üe Eingangssignale vor dem jeweiligen Taktimpuls oe
stimmt ist, unmittelbar nach dem betreffenden laß
impuls verfügbar ist
3547
ZZD/ Z//
11
Ausgangsgröße des Verknüpfungsgliedes 58
Ausgangsgröße des Vcrknüpfungsglicdes
Ausgangsgröße der Verknüpfungsschaltung
1 | 1 |
1 | 0 |
0 | 1 |
0 | 0 |
Die Ausgangsgröße des ausgangsseitigen virtuellen ODER-Gliedes der erfindungsgemäßen Schaltung, 15 beiten kann
beispielsweise des virtuellen ODER-Gliedes 70, kann auch mit Ausgangssignalen von den ausgangsseitigen
Verknüpfungsgliedern anderer ähnlicher Verknüpfungsschaltungen nach der virtuellen ODER-Funktion
verknüpft werden.
Durch die Erfindung wird also eine Schnellverknüpfungsschaltung
geschaffen, die eine Modulo-2-Addition ohne durch die Modulo-2-Funktion bedingte
Schaltverzögerung durchführt. Wie oben beschrieben, eignet sich die Schaltung besonders füi
Schieberegister-Folgegeneratoren zum Durchführen der Modulo-2-Addition ohne zusätzliche Schaltverzögerung,
so daß der Folgegenerator mit der maximalen Taktfrequenz der Schieberegisterstufen ar-
Hierzu 3 Blatt Zeichnungen
Claims (6)
1. Schaltungsanordnung zur Erzeugung einer Folge von Binärsignalen mit einem Schieberegister aus mindestens einem ersten, einem zweiten und einem letzten taktgesteuerten Register-
flipflop, deren jedes einen Signaleingang, einen Takteingang, einen Signalausgang und einen
Komplementausgang enthält, wobei ein Ausgang jedes Registerflipflops mit dem Signaleingang des
nächstfolgenden Registerflipflops verbunden ist,
während der Signaleingang des ersten Registerflipflops über eine Rückkopplungsschaltung Signale von Ausgängen des letzten und eines anderen
Registerflipflops empfängt, gekennzeichnet durch eine erste Kopplungsanordnung zur
Beaufschlagung des Signaleingangs des ersten RegisterflipSops (12) mit der ODER-Funktion
eines Ausgangs des letzten Registerflipflops (18) und eines Ausgangs des anderen Registerflipflops (16); ein zusätzliches takigesteuertes Flip-
flop (66) und eine zweite Kopplungsanordnung zur Beaufschlagung des Signaleingangs dieses zusätzlichen
Fhpflops mit der ÖDER-Funktion eines Ausgangs des letzten Registerflipflops (18)
und eines Ausgangs des anderen Registerflip- as flops (16); eine dritte Kopplungsanordnung zur
Beaufschlagung des Signaleingangs des zweiten Registerflipflops (14) reit der ODER-Funktion
der Komplementausgänge des ersten Registerflipflops (12) und des zusätzlichen Flipflops (66).
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die e'ste Kopplungsanordnung_die
ÜDER-Funktion der Kompiementausgänge (Q) des letzten und des.anderen Registerflipflops
(18, 16) liefert und daß die zweite Kopplungsanordnung die ODER-Funktion der Signalausgänge
(Q) dieser beiden Registerflipflops liefert.
3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß jede Kopplungsanordnung
aus einer Verdrahtung (»wired on« 76; 58; 70) zweier Leitungen (78, 8θΊ 60, 62; 72, 74)
besteht, die Signale entsprechend den jeweils zu verknüpfenden Flipflopausgängen liefern, sowie
aus einer Verbindung des Verdrahtungspunkts mit dem Signaleingang des jeweils zu beaufschlagenden
Flipflops (12; 66; 14) (F i g. 2 und 4).
4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß das Signal, welches
demjenigen Ausgang(Q) des anderen Registerflipflops (16) entspricht, der mit dem Signaleingang
des nachfolgenden Registerflipflops (18) verbunden ist, dem zugehörigen verknüpfenden Verdrahtungspunkt
(58) vom gleichnamigen Ausgang* ρ) eines weiteren zusätzlichen taktgesteuerten
Flipflops (52) zugeführt ist. dessen Signaleingang mit dem vorangehenden Registerfiipflop
(14) verbunden ist (F 1 g. 2).
5. Schaltungsanordnung nach Anspruch 3. dadurch gekennzeichnet, daß derjenige Ausgang des
anderen Registerflipflops (16). der mit dem Signaleingang
des nachfolgenden Regisierflipflop>
(18) verbunden ist und gleichzeitig mit emeni Au>gang
des letzten Registerflipflops (18) zu veiknüpfen in. zwei voneinander entkoppelte Au-.-gangskreise
1 Q, Q) aufweist, deren einer (Q) /um Signaleincang des nachfolgenden Registertiipflops(18)
und deren zweiter 1 O') zum verknüpfenden Verdrahtungspunkt (58) führt (Fig. 4).
6. Schaltungsanordnung nach Anspruch 1 oder 2,
dadurch gekennzeichnet, daß jede Kopplungsanordnung aus einer direkten Verbindung (78,
80; 60, 62; 72, 74) der beiden jeweils zu verknüpfenden' Flipflopausgänge mit zwei voneinander
entkoppelten Signaleingangskreisen (£>, D') des jeweils zu beaufschlagenden Flipflops (12; 66; 14)
besteht (Fig. 5).
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US20079671A | 1971-11-22 | 1971-11-22 | |
US20079671 | 1971-11-22 | ||
US00278271A US3818242A (en) | 1971-11-22 | 1972-08-07 | High-speed logic circuits |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2257277A1 DE2257277A1 (de) | 1973-05-30 |
DE2257277B2 true DE2257277B2 (de) | 1976-07-15 |
DE2257277C3 DE2257277C3 (de) | 1977-03-03 |
Family
ID=
Also Published As
Publication number | Publication date |
---|---|
CA971636A (en) | 1975-07-22 |
JPS4863666A (de) | 1973-09-04 |
AU4894372A (en) | 1974-05-16 |
NL7215718A (de) | 1973-05-24 |
JPS5242578B2 (de) | 1977-10-25 |
GB1412978A (en) | 1975-11-05 |
SE380954B (sv) | 1975-11-17 |
US3818242A (en) | 1974-06-18 |
FR2160931B1 (de) | 1974-01-11 |
DE2257277A1 (de) | 1973-05-30 |
BE791651A (fr) | 1973-03-16 |
AU475185B2 (en) | 1976-08-12 |
FR2160931A1 (de) | 1973-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2608902C3 (de) | Code-Wandler-Vorrichtung | |
DE2548265C3 (de) | Schaltungsanordnung zur symmetrischen Frequenzteilung durch eine ungerade Zahl | |
DE2647982A1 (de) | Logische schaltungsanordnung in integrierter mos-schaltkreistechnik | |
EP0424554A1 (de) | Mehrstufiger Seriell-zu-Parallel- und/oder Parallel-zu-Seriell-Umsetzer | |
DE1271185B (de) | Elektronische Impuls-Zaehlschaltung mit dualer und zyklischer Darstellung im Dual- und Graycode | |
DE3722907A1 (de) | Maximallaengen-schieberegister-folgegenerator | |
DE1160892B (de) | Schiebeeinheit | |
DE2406171C3 (de) | Synchron-Mehrzweck-Zähler | |
DE2618633C3 (de) | PCM-Decodierer | |
DE2143470C3 (de) | Elektronischer Codewandler | |
DE2257277C3 (de) | Schaltungsanordnung zur Erzeugung einer Folge von Binärsignalen | |
DE1925917C3 (de) | Binäre Impulsfrequenz-Multiplizierschaltung | |
DE2257277B2 (de) | Schaltungsanordnung zur erzeugung einer folge von binaersignalen | |
DE2703570C2 (de) | ||
DE2316904B2 (de) | Dateneingabevorrichtung | |
DE2724110C2 (de) | Quasi-Zufallsgenerator | |
DE1962676A1 (de) | Linearisierung eines digitalen Leistungsverstaerkers mit Phasensteuerung | |
CH647366A5 (de) | Kodiereinrichtung fuer binaere datensignale und dekodiereinrichtung fuer diese datensignale. | |
DE1524263B2 (de) | Schaltung zum pruefen eines binaerzaehlers | |
DE1235996B (de) | Bistabile Schaltstufe | |
EP0067464B1 (de) | Dynamischer Synchron-Binärzähler mit identischem Aufbau der Stufen | |
DE1900839C3 (de) | Zähler für elektrische Impulse | |
DE2430760B2 (de) | Hdb3-codec | |
DE2207566C3 (de) | Serien-Parallel-Multiplizierwerk | |
DE1524263C (de) | Schaltung zum Prüfen eines Binarzah lers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
EHJ | Ceased/non-payment of the annual fee |