DE1962676A1

DE1962676A1 - Linearisierung eines digitalen Leistungsverstaerkers mit Phasensteuerung

Info

Publication number: DE1962676A1
Application number: DE19691962676
Authority: DE
Inventors: Koch Jun Albert Frederick
Original assignee: General Electric Co
Current assignee: General Electric Co
Priority date: 1968-12-16
Filing date: 1969-12-13
Publication date: 1970-07-02
Also published as: JPS5033526B1; GB1254233A; ES374585A1; US3614571A

Description

Linearisierung eines digitalen LeistungsVerstärkers mit

Phasensteuerung

Die vorliegende Erfindung bezieht sich auf Motorsteuersysteme, Insbesondere betrifft die Erfindung einen linearisierten Phasensteuerungs-Leistungsverstärker zur Verwendung in einem Motorregelsystem.

Bisher bekannte Regelsysteme für Gleichstrommotoren wurden mit Hilfe steuerbarer Gleichrichter, wie Thyratrons, SCR¹S usw. aus Wechselspannungsquellen betrieben. Die Leistung, die dem geregelten Motor zugeführt wurde, wurde dadurch variiert, daß der Zündwinkel, bei dem der steuerbare Gleichrichter leitfähig wurde, verändert wurde. Solche Systeme sind jedoch notwendigerweise nicht-linear, da die Beziehung zwischen dem Zündwinkel und der übertragenen Leistung nichtlinear ist. Die Nicht-Linearität wird durch die sinusförmige

009827/1735
BAD ORIGINAL

Wellenform der Wechselspannungsquelle und die Auswirkungen der Gegen-EMK des Motors verursacht. Als Ergebnis einer solchen Nicht-Linearität ist es schwierig gewesen, diese Systeme zu stabilisieren, insbesondere dort, wo ein breiter Aussteuerbereich erwünscht ist. Als Folge davon war es notwendig, die Gesamtverstärkung des Systems zu verringern, um über den ganzen Bereich eine Stabilität zu gewährleisten. Solche Verringerungen der Verstärkung ist natürlich begleitet von einer entsprechenden Verringerung in der Genauigkeit des Systems.

Diese Preisgabe an Genauigkeit ist besonders unangenehm bei Motorsteuersystemen, welche digitale Techniken anwenden. Der Hauptvorteil der digitalen Steuerung sind die hohen Genauigkeiten, die erreicht werden können. Die Gesamtgenauigkeit von bisher bekannten digitalen Systemen ist jedoch bisher durch die inhärenten oben angeführten Nicht-Linearitäten beschränkt worden.

Bei bisher bekannten Systemen wurden Versuche unternommen, um diese inhärenten Nicht-Linearitäten zu kompensieren; diese Anr strengungen waren jedoch vornehmlich darauf gerichtet, die Auswirkungen der Gegen-EMK des Motors zu kompensieren, gewöhnlich dadurch, daß man ein positives Rückkopplungssignal einspeiste, das proportional zur Motorgeschwindigkeit war.

Es ist ein Ziel der vorliegenden Erfindung, ein digitales Steuersystem höchster Genauigkeit zu liefern.

Es ist ein weiteres Ziel der vorliegenden Erfindung, die inhärenten Nicht-Linearitäten in einem digitalen Steuersystem, das mit einer sinusförmigen Wechselspannungsquelle gespeist wird, zu kompensieren.

Bs ist ein weiteres Ziel der vorliegenden Erfindung, die Nicht-Linearitäten infolge der sinusförmigen V/echselspannungsquelle in einem digitalen Mbtorsteuersystem zu kompensieren.

009827/1735

Kurz gesagt, faßt die vorliegende Erfindung ein Verfahren und ein Gerät ins Auge zur Modifikation eines digitalen Fehlersignals vor seiner Verwendung für die Steuerung des Zündwinkels von steuerbaren Gleichrichtern, die zwischen einer Wechselspannungsquelle und einem gesteuerten Motor eingefügt sind.

Ohne Beschränkung des Umfanges der Ansprüche und der durch die Erfindung gegebenen technischen Lehre wird nachstehend die Spezifikation einer bestimmten Ausführungsform zusammen mit zugehörigen Zeichnungen zur Erläuterung des Erfindungsgedankens wiedergegeben.

Figur 1 ist ein Blockschaltbild einer bevorzugten Ausführungsform eines Systems, welches die vorliegende Erfindung anwendet.

Figur Ia[Lst eine detaillierte Zeichnung des Leistungsverstärkers der Figur 1.

Figur 2 ist eine graphische Darstellung der Beziehung zwischen dem Mittelwert der Spannung und dem Zündwinkel, wenn ein steuerbarer Gleichrichter aus einer Wechselspannungsquelle betrieben wird.

Figur 3 a ist eine dreistufige lineare Approximation der Beziehung der Figur 2 einschl. der gewünschten Charakteristik eines Digitalverstärkers mit variabler Verstärkung zur Linearisierung des Gesamtsystems.

Figur 3 b ist eine vereinfachte zweistufige lineare Approximation ähnlich derjenigen der Figur 3a.

Figur ¹I ist eine detaillierte logische Darstellung einer bevorzugten Ausführungsform des in Figur 1 gezeigten digitalen Verstärkers mit variablem Verstärkungsfaktor.

Figur 1 zeigt in der Form eines Blockschaltbildes das digitale Motorsteuersystem als Ausführungsform der vorliegenden Erfin-

009827/ 1735

dung. Das System der Figur 1 arbeitet in der Weise, daß es Leistung aus einer Wechselspannungsquelle, wie dem Transformator 1, zu einem Verbraucher, wie dem Gleichstrommotor 2, überträgt, unter Verwendung eines Leistungsverstärkers 3 zur Steuerung der übertragenen Leistung. Der Leistungsverstärker 3 kann beispielsweise aus einer Vielzahl von steuerbaren Gleichrichtern, wie z.B. Tyratron und SCR'S, und ihren zugehörigen Zündschaltungen bestehen. Das System wird betätigt auf ein digitales Eingangssignal hin, welches einen Eingang für einen digitalen Fehlergenerator H bildet. Der andere Eingang zum Fehlergenerator k ist irgendeine digitale Rückkopplung, wie beispielsweise das Ausgangssignal eines digitalen oder Impulstachometers 5, das unmittelbar mit dem gesteuerten Motor gekoppelt ist. In konventionellen Systemen nach dem Stand der Technik würde das Ausgangssignal des digitalen Fehlergenerators Ί unmittelbar dem Leistungsverstärker 3 zugeführt, um die Einschaltung der steuerbaren Gleichrichter bei einem bestimmten Zündwinkel zu erzwingen, der direkt proportional dem digitalen Fehlersignal ist.

Das System nach der vorliegenden Erfindung sieht jedoch ebenfalls noch einen digitalen Verstärker 6 mit variablem Verstärkungsfaktor vor, der so wirkt, daß er die Nicht-Linearität auskorrigiert, welche sich dadurch ergibt, daß das System mit einer nicht-linearen, d.h. sinusförmigen Wellenform betrieben wird. Der Ausgang des Verstärkers 6 mit variablem Verstärkungsfaktor wird einem Summationspunkt 8 zugeführt, welcher als zweiten Eingang ein positives Rückkopplungssignal von einer Rückkopplungsvorrichtung 7 besitzt, die ein Signal proportional zur Geschwindigkeit des gesteuerten Motors 2 erzeugt. Wenn beispielsweise der Ausgang des Verstärkers 6 mit variabler Verstärkung in ein Analogsignal umgewandelt wird, dann ist der Ausgang der Rückkopplungsvorrichtung 7 ebenfalls ein Analogsignal. Unter diesen Bedingungen kann die Rückkopplungsvorrichtung 7 ein konventionelles Tachometer für eine Analogspannung umfassen. Wie bereits aufgezeigt wurde, wird die Nicht-Linearität des Systems infolge der Gegen-EMK des Motors bewirkt, durch die Motorgeschwindigkeit und ist dieser direkt proportional.

009827/1735
BAD ORIGINAL

Daher wird diese Nicht-Linearität leicht kompensiert, indem man ein Rückkopplungssignal, welches der Motorgeschwindigkeit entspricht, vorsieht.

Das System nach Figur 1 kompensiert daher die inhärenten Nicht-Linearitäten in dem System und arbeitet daher mit höheren Verstärkungen und erhöhter Genauigkeit.

Figur 1 zeigt in weiteren Einzelheiten eine bestimmte Ausführungsform des Leistungsverstärkers der Figur 1. Der Ausgang des Summationspunktes 8 wird den Zündschaltungen 9a, 9b und 9c zugeführt, welche ihrerseits die Einschaltung der steuerbaren Gleichrichter, wie beispielsweise der SCR'S 11a, 11b, lic, 12a, 12b, 12c steuern. Die steuerbaren Gleichrichter sind zwischen eine Wechselspannungsquelle, wie den Transformator 1, und den gesteuerten Motor 2 eingeschaltet. Es können beliebige der an sich bekannten Arten von Zündschaltungen verwendet werden, vorausgesetzt, daß sie so arbeiten, daß sie die steuerbaren Gleichrichter bei einem Zündwinkel einschalten, welcher direkt proportional der Größe des Ausgangssignals am Summierungspunkt 8 ist.

Figur 2 zeigt die Beziehung zwischen dem Mittelwert der Spannung V und dem Zündwinkel "a", welcherjsich ergibt, wenn ein steuerbarer Gleichrichter ein-geschaltet wird, um den Strom von einer Wechselspannungsquelle durchzulassen. Die Einfügung der Figur 2 zeigte eine Hälfte einer sinusförmigen Welle, wobei der schraffierte Teil die Leitfähigkeitsperiode andeutet, welche sich aus dem Zünden eines steuerbaren Sieichrichters bei einem Zündwinkel a ergibt. Wie man aus der Figur 2 entnehmen kann, ist die Beziehung zwischen dem Mittelwert der Spannung und dem Zündwinkel in dem Intervall vom Zündwinkel a.. bis zum Zündwinkel ap etwa linear. Für Zündwinkel kleiner als a. oder größer als a₂ hat die Beziehung jedoch eine merklich verschiedene Neigung. Daher ist die Beziehung zwischen dem Mittelwert der Spannung und dem Zündwinkel nicht nur nicht-linear, sondern zeigt auch an jedem Ende der Kurve ausgeprägte Unterschiede. Es ist diese Nicht-Linearität, welche die vorliegende

009827/173S

Erfindung zu kompensieren sucht. Wenn alle anderen Nicht-Linearitäten im System kompensiert werden, dann ändert sich die Systemverstärkung nach der in Figur 2 angegebenen Beziehung.

Figur 3 a zeigt eine lineare Approximation der Verstärkung des in Figur 2 gezeigten nicht-linearisierten Systems. Die gewünschte Verstärkung des Systems ist selbstverständlich die gerade Kurve 14", da es das Ziel der vorliegenden Erfindung ist, die Beziehung zwischen dem Zündwinkel und dem Mittelwert der Spannung zu linearisieren. Eine Untersuchung der Kurven 13 und 14 zeigt, daß es für eine Kompensation der inhärenten Nicht-Linearität zur Erzielung eines linearen Verstärkungsgrades des Systems notwendig ist, daß der Verstärkungsverlauf des Kompensationsverstärkers der Kurve 15 der Figur 3 a folgt. Daher sollte während des Intervalls von dem Züridwinkel 0 bis zu dem Zündwinkel a^ die Verstärkung des variablen Verstärkers dem ersten Teil der Kurve 15 folgen. Von den ZündwinkeIn a^ bis a₂ wird die Verstärkung des variablen Verstärkers beträchtlich verringert und schließlich wird für alle Zündwinkel oberhalb a₂ die Verstärkung erneut erhöht. Die Kombination der inhärenten Nient-Linearität entsprechend Kurve 13 der Figur 3 a mit der Charakteristik des DigitalVerstärkers mit variabler Verstärkung nach Kurve 15 ergibt eine lineare Beziehung mit der gewünschten Systemverstärkung entsprechend der geraden Kurve 14. Um daher diese vorliegende Funktion zu ergänzen ist es notwendig, einen variablen Verstärker zu haben, der in den drei gezeigten Intervallen verschiedene Verstärkungsfaktoren erzeugen kann. Ein solcher variabler Verstärker würde in dem Intervall von 0 bis a^ einen ersten Verstärkungsfaktor haben, in dem , Intervall von a₁ bis a₂ einen zweiten Verstärkungsfaktor und bei allen Zündwinkeln oberhalb a₂ einen dritten Verstärkungsfaktor.

Um diese Verstärkungscharakteristik zu erzeugen, ist es lediglich erforderlich, einen digitalen Verstärker vorzusehen, welcher die folgenden Spezifikationen hat:

009827/ 173S

Für aia. Verstärkung = K^a

für a^-curi^ Verstärkung = K U₁ + )

und für

Verstärkung = K · (a.+

Bei gewissen Applikationen wurde gefunden, daß die Teiler n- und n~ Potenzen von 2 sind. In solchen Fällen kann ein Gerät vorgesehen werden, das dem Gerät in Figur 4 ähnlich, jedoch noch etwas komplizierter ist.

Figur 3 b zeigt eine ähnliche, aber etwas vereinfachte Lösung des in Figur 3 a angedeuteten Problems. Wenn die in einem bestimmten Steuersystem erforderlichen tatsächlichen Zündwinkel kleiner sind als a_, dann ist es lediglich notwendig, die Nicht-Linearitäten im Bereich von 0 bis a~ zu kompensieren. Die lineare Approximation dieser Nicht-Linearität unter diesen Bedingungen wird durch die Kurve 13' dargestellt und die gewünschte Systemverstärkung entspricht der in Kurve I¹I¹ gezeigten linearen Beziehung. Um diese Nicht-Linearität zu kompensieren und die gewünschte Systenverstärkung zu erreichen, muß der Verstärkungsfaktor des Verstärkers lediglich der aus zwei Teilen verschiedener Neigung zusammengesetzten Kurve entsprechend 15' zu folgen. Daher ist die Charakteristik des variablen Verstärkers so beschaffen, daß er für alle Zündwinkel unterhalb a* eine erste Verstärkungscharakteristik und für alle Zündwinkel oberhalb a., eine zweite Verstärkungscharakteristik besitzt. Zu beachten ist, daß d'ie in Figur 3 b gezeigte Beziehung voraussetzt, daß der Zündwinkel niemals größer sein wird als a~.

Die tatsächliche Größe der in Fieur 3 a undJFigur 3 b gezeigten Verstärkungsdifferenzen ist selbstverständlich von der bestimmten verwendeten Anlage abhängig und kann sich von einer Anwendung zur anderen Anwendung ändern. Umfassend ausgedrückt, faßt die vorliegende Erfindung die Verwendung von geeigneten digitalen Geräten in Aussicht, welche die notwendigen arithmetischen Rechenoperationen ausführen.

009827/ 1735

Figur 4 zeigt eine vereinfachte Darstellung eines Systems, welches den erforderlichen variablen Verstärkungsfaktor liefert. Hierzu ist zunächst zu bemerken, daß gewisse Anwendungen eine Nicht-Linearität gezeigt haben, bei der die Neigung der Verstärkungskurve im zweiten Intervall (Figur 3b) einen Teilerfaktor besitzt, der irgendeine Potenz der Zahl 2 ist. D.h. die Verstärkung ist im allgemeinen durch die Beziehung definiert:

wenn a-gra^ dann ist die Verstärkung = K*a

wenn a?*· a* dann ist die Verstärkung = K'a^+χ (a-a^)

wobei der Faktor X irgendeine Potenz der Zahl 2 ist. Für eine solche Beziehung kann der variable Verstärker gemäß dem in Figur ¹J gezeigten System ausgeführt sein.

Das Zahlensystem

Die Aus führ ungs form des in Figur ¹J gezeigten Verstärkers mit variablem Verstärkungsgrad arbeitet sowohl mit negativen als auch mit positiven EingangsSignalen. Das digitale Fehlersignal wird in Binärdarstellung angegeben. Es könnte jedoch jeder 2-Bit-Kode mit geringen Modifikationen in der logischen Schaltung verwendet werden. Für den Zweck der Erklärung der vorliegenden Ausführungsform wird angenommen, daß das digitale Fehlersignal eine reine Binärzahl mit 5 Bits ist und daß ein secl&es (mit dem größten Stellungswert) Bit dazu verwendet wird, das Vorzeichen der Daten darzustellen.

Für positive Fehler zeigt das Fehlersignal den Betrag des Feh- ■ lers als eine Binärzahl und das Vorzeichen Bit ist eireO, um einen positiven Fehler anzuzeigen.

Für negative Fehlersignale ist das Vorzeichen Bit eine 1 und der Betrag des Fehlers wird im sogenannten Komplementärsystem kodiert. D.h. man erhält eine negative Zahl dadurch, daß man mit einer positiven Zahl entsprechender Größe beginnt und die 0 durch 1 und 1 durch 0 ersetzt.

009827/1735

Die folgenden Beispiele dienen dazu, die in der vorliegenden Ausführungsform verwendete Kodierung der digitalen Fehlersignale zu veranschaulichen.

+ 5 = 000101
- 5 = 111010

Die logischen Elemente

Der digitale Verstärker, mit variabler Verstärkung nach Figur H₃ arbeitet mit einer NAND-Logik. Obwohl in der bestimmten gezeigten Ausführungsform eine NAND-Logik verwendet wird, wird es für den Fachmann offensichtlich sein, daß irgendein beliebiges Logiksystem, entweder positiv oder negativ, ebenso gut verwendet werden könnte.

Das mit der Ziffer 30 bezeichnete logische Element ist ein einfaches NAND-Gatter. Dieses Gatter 30 arbeitet in folgender Weise: wenn alle Eingänge (durch Pfeile angedeutet) den logischen Zustand "1" einnehmen, dann nimmt der Ausgang (durch den Kreis bezeichnet) einen logischen Zustand "0" ein. Unter allen anderen Bedingungen ist der Ausgang eine logische 1. Diese Art der Arbeitsweise gilt unabhängig von der bei einem bestimmten NAND-Gatter vorgesehenen Zahl der Eingänge.

Zusätzlich dazu kann eine beliebige Zahl von NAND-Torschaltungen an ihren Ausgängen miteinander verknüpft werden, um das zu erhalten, was man normalerweise als eine Oder-Funktion bezeichnet. D.h.,wenn zwei oder mehr NAND-Tore mit ihren Ausgängen miteinander verknüpft sind, dann nehmen diese Ausgänge den logischen Zustand 0 an, wenn alle Eingänge in irgendeinem Tor einen logischen Zustand 1 einnehmen. Beispielsweise sind die Torschaltungen 33 und 37 der Figur 4 mit ihren Ausgängen miteinander verkrüpft. Wenn beide Eingänge des Tores 33 den logischen Zustand 1 einnehmen, dann ist der Ausgang des Tors 33 und damit der Ausgang des Tors 37 eine logische 0 oder wenn beide Eingänge der Torschaltung 37 eine logische 1 sind, dann ist der Ausgang der Torschaltung 37 und damit der Ausgang der Torschaltung 33 eine logische 0.

009827/1735

Das mit HO bezeichnete logische Element ist eine konventionelle J-K-Flip-Flop-Schaltung. Sie hat 3 mit den Buchstaben J, C und K bezeichnete Eingänge und zwei mit Q und Q bezeichnete Ausgänge. Der mit J bezeichnete Eingang wird auch als der Steueranschluß für den eingeschalteten Zustand (set steering terminal) bezeichnet und der mit K bezeichnete Eingang ist der SteueranschlH^ für den Rückstellzustand (reset steering terminal) und der mit C bezeichnete Eingang ist der gemeinsame Triggeranschluß. Das Vorhandensein einer logischen 1 an dem Einstellsteueranschluß J, gefolgt von einem Triggersignal an dem gemeinsamen Triggeranschluß C veranlaßt den Flip-Flop, den eingeschalteten Zustand einzunehmen. Ein Triggersignal wird als ein Signal definiert, welches von der logischen 1 zur logischen 0 übergeht. Der Flip-Flop ändert sich von einem Zustand zu dem anderen, wenn das Steuersignal an dem entsprechenden Steueranschluß vorhanden ist, bevor an dem gemeinsamen Triggereingang ein Triggersignal eintrifft. In ähnlicher Weise veranlaßt die Anwesenheit einer logischen 1 an dem Rucksteilst euer ans chluß K, gefolgt von einem Triggersignal an dem gemeinsamen Triggeranschluß C den Flip-Flop, den rückgestellten Zustand einzunehmen. Die beiden Ausgangsanschlüsse Q und Q deuten das an dem Anschluß vorhandene logische Signal an, wenn der Flip-Flop in dem eingeschalteten Zustand ist, d.h. wenn der Flip-Flop 40 eingeschaltet ist, dann ist der Ausgangsanschluß Q eine logische 1 und der Ausgangsanschluß Q ist eine logische 0.

Das mit der Ziffer 60 bezeichnete logische Element ist ein I-Bit-Seriensubtraktionselement (one bit serial subtractor'). Es hat vier Eingänge: die Eingangsanschlüsse M und M für _f den Minuenden und die Anschlüsse S und S für den Subtrahenten. Die beiden Ausgangsanschlüsse, welche mit D und D bezeichnet sind, geben die Differenz, welche sich aus der rein binären Subtraktion des Subtrahenten und des Minuenden auf der Basis der Verarbeitung eines Bits nach dem anderen ergibt. Ein solches Seriensubtraktionselement umfaßt im allgemeinen eine Vielzahl von logischen Elementen, um die notwendige Subtraktion einzelner Bits einschließlich der Speicherung und Weiter-

009827/1735

gäbe von Übertragsgrößen durchzuführen. Während der Subtraktion erscheint als Ausgang die Differenz auf der Basis von Bits im wesentlichen gleichzeitig mit der Einführung des Minuenden und Subtrahenten an den Eingängen. Vom Standpunkt der vorliegenden Ausführungsform aus wird angenommen, daß es in dem Seriensubtraktionsglied 60 keine Zeitverzögerung gibt.

Schließlich ist das in Figur Ί mit der Ziffer 70 bezeichnete logische Element ein Reihenadditionselement (one bit serial adder) für ein Bit. Bs hat vier Eingänge, von denen M und M für die Ausgangszahl und S und ST für die addierte Zahl bestimmt sind. Das l-Bit-Serienadditjpnselement 70 arbeitet so, daß es eine binäre Addition durch Zusammenfügung der einzelnen Bits der beiden an den Anschlußklemmen für die Ausgangszahl und die zugefügte Zahl vorhandenen binären Zahlen durchführt und im wesentlichen ohne irgendeine Zeitverzögerung die Summe an seinen Ausgangsanschlüssen wiedergibt.

Da die logische Struktur von binären Additionselementen und Subtraktionselementen in der Technik gut bekannt ist und keinen Teil der vorliegenden Erfindung bildet, ist es ausreichend, ihre Arbeitsweise ohne weitern Verwendung von detaillierten logischen Diagrammen zu erklären. Für die Zwecke der vorliegenden Erfindung kann irgendeine der in der Technik bekannten Ausführungsformen eines 1-Bit-Serienadditionselementes oder Subtraktionselementes verwendet werden, vorausgesetzt, daß sie die oben angegebene Betriebscharakteristik aufweisen.

Arbeitsweise des Digitalverstärkers mit variabler Verstärkung

Es sei angenommen, daß in einer bestimmten Anwendung es erwünscht ist, den folgenden Verstärkungsverlauf zu erhalten:

für a— 5 Verstärkung = K«a

für a =»5 Verstärkung = K 5 + ( ^

Die Ausführungsform nach Figur M arbeitet so, daß sie diese bestimmte Verstärkungskurve zur Kompensation der vorgegebenen, aus dem Betrieb mit einem sinusförmigen Eingang resultierende

009827/1735

Nieht-Linearität kompensiert. Der Beschreibung der bestimmten verwendeten digitalen Anlage sei zunächst eine Erklärung der Arbeitsweise des Systems in Form einer Reihe von Arbeits-.schritten vorausgeschickt:

1. überführe das Ausgangssignal des digitalen Pehlergenerators 4 der Figur 1 in das 6-Bit-Schieberegister, bestehend aus den Flip-Flops 41-46."

2. Prüfe die Zahl in dem Schieberegister, um zu ermitteln, ob sie größer ist als 4.

3. Wenn die Zahl gleich 4 oder kleiner ist, ist es nicht notwendig, irgendeine Modifikation durchzuführen und der Rechenvorgang endet an diesem Punkt.

4. Wenn die Zahl größer ist als 4, dann wird sie durch ein Seriensubtraktionselement 60 geführt und dort die Zahl 5 davon subtrahiert.

5. Das Ausgangssignal des Seriensubtraktionselementes 60 wird um 1 Bit verschoben (dadurch wird eine Division durch 2 bewirkt, da die Zahlen binäre kodiert sind) und dann dem Serienadditionselement 70 gugeführt und dort die Zahl 5 addiert.

6. Der Ausgang des Serienadditionselementes 70 wird zurückgegeben in die Flip-Flops 41-46.

Zur Erklärung der Arbeitsweise des DigitalVerstärkers mit variablem Verstärkungsgrad der Figur 4 ist es notwendig, den Arbeitsablauf in eine Reihe von diskreten Zeitintervallen aufzuteilen. Die diskreten Zeitsignale, welche eine Reihe von im zeitlichen Abstand aufeinander folgende elektrische Impulse «ein können, werden in dem logischen Diagramm der Figur 4 als die "p"-Signale bezeichnet (p = pulse). Die Ziffer, welche auf den Buchstaben ρ folgt, zeigt den Platz in der zeitlichen Folge an₉ an dem dieser bestimmte Impuls auftritt. Daher ist pl der erste«

009827/173S

Impuls in der Sequenz von Impulsen, welche den zeitlichen Ablauf der Arbeitsweise des Systems nach Figur 4 bestimmen.

Der erste Schritt in der Arbeitsweise ist wie oben angeführt, die überführung des Ausgangs signals des digitalen Fehlergene*· rators 4 der Figur 1 in das aus den Flip-Flops 41-46 bestehende 6-Bit-Schieberegister. Das Verfahren £ur überführung des Fehlers in das Schieberegister bildet keinen Teil der vorliegenden Erfindung; es genügt dazu zu bemerken, daß der Fehler entweder im Reihenverfahren in das Schieberegister überführt werden kann oder alternativ parallel in das Schieberegister eingespeist werden kann. Die verwendete Methode zur überführung ist ohne Bedeutung, da es lediglich notwendig ist, daß das Fehlersignal vor dem Zeitpunkt pl in das Schieberegister überführt wird.

Nachdem das digitale Fehlersignal in das Schieberegister überführt ist, zeigt die Information in den Flip-Flops 41-45 den Betrag des Fehlers in 5-Bit-Binärdarstellung an, und zwar entweder in reiner Binärdarstellung für positive Werte oder in Komplementärdarstellung (two's complement), wenn der Fehler negativ ist. Die Ziffer mit dem kleinsten Stellenwert wird in den Flip-Flop 41 überführt und Ziffern mit immer höherem Stellenwert werden in die verbleibenden Flip-Flops 42-45 überführt. Der Flip-Flop 46 enthält das Bit für das Vorzeichen, welches wie bereits oben ausgeführt, für positive Fehlersignale eine 0 sein wird (der Flip-Flop 46 befindet sich in der Rückstellposition) und für negative Fehler eine 1 (der Flip-Flop 46 befindet sich in der eingeschalteten Position).

Beim ersten Impuls pl in der Zeitsequenz findet der zweite oben angeführte Arbeitsschritt statt. Tatsächtlich geschehen zwei Dinge gleichzeitig. Erstens wird das im Flip-Flop 46 enthaltene Bit für das Vorzeichen dadurch in den Flip-Flop 40 übertragen, daß die Ausgänge des Flip-Flops 46 mit den Steueranaehlüssen des Flip-Flops 40 verbunden sind und der Triggeranschluß des Flip-Plopa 4f) <Uiroh den Zeitgeberimpuls pl betätigt; wird.

Π 0 y ϊ 7. Ί / 1 TS S

BAD ORIGINAL

Zweitens wird der Inhalt des Schieberegisters überprüft, um festzustellen, ob die darin enthaltene Zahl größer ist als 4. Wenn der im Schieberegister gespeicherte Fehler größer ist als 4, dann wird der mit ¹¹G" bezeichnete Flip-Flop 39 eingeschaltet. Unter Berücksichtigung, der Arbeitscharakteristik eines J-K-Flip-Flops ist es offensichtlich, daß der Flip-Flop 39 beim Impuls pl eingeschaltet wird, wenn der Eingang J eine logische 1 ist und der Eingang K eine logische 0 ist. Dies wird nur dann der Fall sein, wenn beide Eingänge entweder der Torschaltung oder der Torschaltung 37 die logische 1 sind.

Das Tor 33 wird durch das Signal F vom Flip-Flop 46 als eines seiner Eingangssignale betätigt, um positive Zahlen größer als 4 (00100) festzustellen. Es ist klar, daß anhand der nachstehenden Boole'sehen Beziehung festgestellt wird, ob eine in dem Schieberegister gespeicherte positive Zahl größer ist als 4:

= 5+4+ [3 ·

Dabei ist 5 = Q Ausgang des Flip-Flops 45, 4 = Q Ausgang des Flip-Flops 44 usw. Diese Beziehung ist mechanisch enthalten (mechanized by) in den Torschaltungen 30,31 und 32. Wenn daher der Ausgang des Tors 32 eine logische 1 ist, dann ist die gespeicherte Zahl, wenn sie positiv ist, größer als 4. Da der Ausgang des Tors 32 den zweiten Eingang für das Tor 33 bildet, wird der Ausgang des Tors 33 eine logische 0 sein. Da der Ausgang des Tors 33 unmittelbar mit dem K-Anschluß des Flip-Flops 39 verbunden ist und durch die Umkehrschaltung 38 dem J-Eingang zugeführt wird, wird der Flip-Flop 39 beim Zeitimpuls ρ 1 eingeschaltet werden.

In ähnlicher. Weise aktiviert für negative Zahlen das Signal 6 vom Flip-Flop 46 das Tor 37. Negative Zahlen in Komplementärschreibweise im Dualsystem mit einem Betrag größer als 4 sind definiert zu:

α =

[3

Q?H1S'27/ f K?8
BAD ORIGiNAL

Dabei ist 5 = Q-Ausgang des Plip-Flops 45, ¹T = Q-Ausgang des Flip-Flops 44, usw. Diese Boöle'sche Beziehung ist mechanisiert durch die Tore 34,35,36.

Nachdem er den Inhalt des aus den Flip-Flops 41-46 aufgebauten Schieberegisters untersucht hat, wird der Flip-Flop 39 sich dann und nur dann einschalten, wenn die im Schieberegister gespeicherte Zahl größer ist als 4. Wenn der Flip-Flop 39 sich nicht einschaltet, was bedeutet, daß die gespeicherte Zahl 4 oder kleiner als 4 ist, dann hört der Rechenvorgang an diesem Punkt auf, da es nicht notwendig ist, irgendeine Modifikation am Ausgangssignal des digitalen Fehlergenerators vorzunehmen.

Wenn andererseits die in dem Schieberegister gespeicherte Zahl größer ist als 4, dann wird sich der Flip-Flop 30, wie oben erläutert, einschalten. Dies verursacht, daß das Signal G eine logische 1 wird und dadurch wird das Tor 47 betätigt, welches als weiteren Eingang die Impulssignale p2 bis pS hat. Der Ausgang des Tores 47 wird durch die Umkehrschaltung 48 umgekehrt, deren Ausgang eine Folge von Zeitgeberimpulsen p2 bis p8 ist und wird den ZeitgebersignalanschlUssen der Flip-Flops 41-46 zugeführt, so daß der Inhalt des Schieberegisters im Serienbetrieb übertragen wird und einen Eingang für das Seriensubtraktionselement 60 bildet.

Wenn die ursprünglich in dem Schieberegister gespeicherte Zahl eine positive Zahl war, dann wird das Tor 49 durch das Signal POS vom Flip-Flop 40 betätigt. Der Ausgang des Tors 49 geht auf den logischen Wert 0 zu dem Zeitpunkt der Taktimpulse p2 und p4, da das Signal p2 + p4 an seinem anderen Eingang liegt. Dieser Ausgang wird unmittelbar dem 3-Eingang des Seriensubtraktionselementes 60 zugeführt und wird durch die Umkehrschaltung 50 umgekehrt, deren Ausgang daher die Zahl 5 (000101) in 6-Bit-Binärdarstellung wiedergibt und wird dem S-Eingang des Seriensubtraktionselementes 60 zugeführt. In gleicher Weise wird das Tor $1 durch das Signal NEQ an einem Eingang aktiviert, wenn die Zahl in dem Schieberegister negativ war. Sein Ausgang geht auf den logischen Wert 1 an den Zeitpunkten p2 und

009827/1735

p4 der Taktimpulse, da das Signal p2~ + p~T an seinem anderen Eingang liegt. Dieser Ausgang wird in ähnlicher Weise unmittelbar dem Anschluß S,zugeführt und über die Umkehrschaltung 50 umgekehrt, bevor-er dem S-Anschluß zugeführt wird.

Daher wirkt das Subtraktionselement 60 so, daß es entweder in positiver oder negativer Darstellung von den im Schieberegister gespeicherten Fehlergrößen 5 subtrahiert. Das Ergebnis der Subtraktion im Seriensubtraktionselement 60 wird in Bit-Darstellung an seinen Ausgangsanschlüssen D und D wiedergegeben und wird auf die Eingänge S und S des Serienadditionselementes 70 gegeben. Wenn die uraprünglich gespeicherte Zahl positiv war, wird erneut das Tor 52 durch das Signal POS aktiviert und sein Ausgang geht auf den logischen Wert 0 während der Zeitpunkte der Taktimpulse p3 und p5 infolge der Anwesenheit des Signals p3 + p5 an seinem anderen Eingang. Dieses Signal wird dem Eingang M des Serienadditionselementes 70 zugeführt und wird durch die Umkehrschaltung 53 umgekehrt und in den Eingang M des Seriensubtraktionselementes 70 eingespeist. Das Ergebnis dieses Signals ist es, die Ziffer 5 (00101) zu erzeugen, die um 1 Bit gegenüber dem Zeitpunkt des ursprünglichen Signals verzögert ist. Daher wirkt das Serienadditionselement 70 So₃ daß es dem Ausgang des Seriensubtraktionselementes 60 die Ziffer 5 zufügt, wobei jedoch der Ausgang des Seriensubtraktionselementes 60 effektiv um ein Binärbit vorgeschoben und dadurch eine Teilung durch 2 bewirkt wird, wie es durch die oben aufgezeigte Verstärkungscharakteristik gefordert wird.

In ähnlicher Weise wird das Tor 5^₅ wenn die Zahl in dem Schieberegister ursprünglich negativ war, durch das Signal NEG an einem seiner Eingänge betätigt, so daß sein Ausgang auf die logische 1 während der Taktimpulse ρ3 und p5 geht, da an seinem anderen Eingang das Signal p3 + p5 liegt. Dies hat die Auswirkung, daß die Zahl 5 in komplementärer Form im Dualsystem (11010) zugefügt wird. Demgemäß ist der Ausgang am Serienadditionsglied 70 unter diesen Bedingungen gleich 5

009827/ 1735
BAD ORIGINAL

plus der Differenz (zwischen der ursprünglich gespeicherten Ziffer und 5) geteilt durch 2. Dieser Ausgang, der durch die Signale SUM und SUM angezeigt wird, gibt die Korrektur, die notwendig ist, um die inhärente Nicht-Linearität des Systems zu kompensieren.

Der Ausgang des Serienadditionselementes 70 wird dadurch zum Schieberegister 41-46 zurückgeführt, daß das Signal SUM einen Eingang für das Tor 54 bildet und gestattet, daß der Ausgang des Serienadditionsgliedes 70 von dem Zeitpunkt p3 bis p7 in das Schieberegister zurückübertragen wird. Schließlich wirkt das Signal NEG am Tor 56 zusammen mit dem Taktimpuls p8 in i den Fällen, in denen die ursprünglich gespeicherte Zahl negativ war, so daß das Vorzeichen-Bit im Flip-Flop 46 wieder eine logische 1 wird; dieses war der ursprüngliche Zustand, der eine negative Zahl anzeigte.

ist

An diesem Punkt/es offensichtlich, daß die dargelegte Verstärkungscharakteristik durch die Arbeitsschritte in dem Digitalverstärker der Figur 4 mit variablem Verstärkungsgrad durchgeführt worden ist und daß die Inhalte des Schieberegisters 41-46 nun an die entsprechende Schaltung in dem Leistungsverstärker weitergegeben werden und dazu verwendet werden können, unmittelbar die Stromentnahme aus der Wechselspannungsquelle zu steuern. Wenn beispielsweise der Leistungsverstärker steuerbare Gleich- ' richter und ihre entsprechenden Zündschaltkreise umfaßt, dann werden die Inhalte des Schieberegisters 41-46 auf irgendeine Art digitaler Zündschaltung übertragen und dazu verwendet, unmittelbar den Zündwinkel zu steuern, bei dem die steuerbaren Gleichrichter gezündet werden.

009827/1735

Claims

Patentansprüche

l.yDigitales Steuersystem zur Steuerung der Leistungsübertragung aus einer Wechselspannungsquelle mit einer inhärenten nicht-linearen übertragungscharakteristik für die Leistung an einen Verbraucher, welche einen zwischen die Wechselspannungsquelle und den Verbraucher eingeschalteten phasengesteuerten Leistungsverstärker umfaßt, der so wirkt, daß er den Leistungsfluß von der Quelle zum Verbraucher auslöst, dadurch gekennzeichnet, daß es einen digitalen Fehlergenerator (4) und einen zwischen den digitalen Fehlergenerator (4) und den Leistungsverstärker (3) eingeschalteten digitalen Verstärker (6) mit variablem Verstärkungsgrad enthält, wobei der Verstärkungsgrad des digitalen Verstärkers (6) sich aufgrund mindestens eines vorgewählten Ausgangssignals des digitalen Fehlergenerators (¹I) um einen Betrag ändert, welcher bewirkt, daß das verstärkte Ausgangssignal des Fehlergenerators im wesentlichen die übertragung von Leistung durch den Leistungsverstärker (3) von der Wechselspannungsquelle (1) zum Verbraucher (2) linearisiert.
2. Digitales Steuersystem nach Anspruch 1, dadurch gekennzeichnet, daß es als Verbraucher eine dynamoelektrische Maschine (2) enthält und der Leistungsverstärker (3) eine Vielzahl von steuerbaren Gleichrichtern (lla-c, 12a-c) und zugehörigen Zündschaltungen <9a,9b,9c) umfaßt.
3. Digitales Steuersystem nach Anspruch 2, dadurch gekennzeichnet, daß es mit einer Kraftquelle (1) für sinusförmige Wechselspannung verbunden ist und die Ver- ; Stärkung des digitalen Verstärkers (6) auf ein erstes Ausgangssignal von dem digitalen Fehlergenerator (4) hin verringert wird, welches einem ersten Zündwinkel der steuerbaren Gleichrichter (11,12) entspricht und die Verstärkung des digitalen Verstärkers (6) auf ein zweites Ausgangssignal des digitalen Fehlergenerators (4) hin erhöht wird, welches einem zweiten Zündwinkel der steuerbaren Gleichrichter entspricht, der später als der erste Zündwinkel in einer Halbperiöde der Quelle für

009827/ 1 73S

sinusförmige Spannung auftritt.
4. Digitales Steuersystem nach Anspruch !.oder 2, dadurch gekennzeichnet, daß der digitale Verstärker

(6) mit variabler Verstärkung eine Speichervorrichtung (41-46) zur Speicherung eines digitalen Eingangssignals mit m-Bits umfaßt, wobei m eine ganze Zahl ist sowie eine Vergleichsvorrichtung (30-39), die mit der Speichervorrichtung verbunden ist und geeignet ist zur Peststellung, ob das gespeicherte Signal die Zahl (n-1) überschreitet, wobei η eine vorgegebene Zahl ist, SchaItvorrichtungen (49,50,51,60), um von dem Inhalt des Speichers die Zahl η immer dann abzuziehen, wenn die Zahl den Wert (n-1) übersteigt und ein Serienaddierwerk (70), das so angeordnet ist, daß zu den letzten q-Bits des Ausgangs des Subtrahierwerkes die Zahl η zufügt, wobei q eine Zah^kleiner als m ist.
5. Digitales Steuersystem nach einem der Ansprüche 1-4, dadurch gekennzeichnet, daß der digitale Fehlergenerator (4) zwei Eingänge besitzt, wobei am ersten Eingang ein digitales Eingangssteuersignal anliegt und der digitale Verstärker (6) mit variablem Verstärkungsgrad mit dem Ausgang dieses digitalen Fehlergenerators verbunden ist und der Verstärkungsgrad des digitalen Verstärkers sich, gesteuert durch mindestens ein vorbestimmtes Ausgangssignal des digitalen Fehlergenerators, so ändert, daß die Ausgangssignale des digitalen Fehlergenerators um einen Betrag geändert werden, welcher zur Kompensation der inhärenten Nicht-Linearitäten der Wechselspannungsquelle (1) geeignet ist und dadurch im wesentlichen die übertragung von Leistung aus der Wechselspannungsquelle zum Verbraucher (2) linearisiert ist, wobei der Leistungsverstärker (3) den Ausgang des Verstärkers (6) mit variablem Verstärkungsgrad mit Verbraucher (2) verbindet, so daß die aus der Wechselspannungsquelle (1) an den Verbraucher (2) abgegebene Leistung unmittelbar gesteuert wird und eine digitale Rückkopplungsvorrichtung (7), die mit dem Verbraucher (2) gekoppelt ist und auf eine vorbestimmfee Eigenschaft des Verbrauchers anspricht, wobei der Ausgang dieser

009827/1735

BAD ORfQfNAL

digitalen Rückkopplungsvorrichtung (7) den zweiten Eingang für den digitalen Fehlergenerator (4) bildet.
6. Digitales Steuersystem nach Anspruch 5, d a du r c h gekennzeichnet, daß es einen zwischen den Verstärker (6) mit variablem Verstärkungsgrac^und den Leistungsverstärker (3) eingeschalteten Summationspunkt (8) für zwei Eingänge hat, wobei der erste Eingang mit dem Ausgang des Verstärkers (6) mit variablem Verstärkungsgrad verbunden ist und der zweite Eingang mit dem Ausgang einer Rückkopplungsvorrichtung (7) verbunden ist, welche mit dem Verbraucher gekoppelt ist und auf eine vorbestimmte Charakteristik derselben anspricht.
7* Digitales Steuersystem nach einem der Ansprüche 4-6, dadurch gekennzeichnet, daß das Subtrahierwerk ein Reihensubtrahierwerk (60) und das Addierwerk ein Reihenaddierwerk (70) umfaßt.
8. Digitales Steuersystem nach einem der Ansprüche 4-7, dadurch gekennzeichnet, daß die Speichervorrichtung (41-46) ein Schieberegister umfaßt.
9. Verfahren zur Steuerung der Leistungsübertragung aus einer Wechselspannungsquelle auf einen Verbraucher, wobei zwischen die Wechselspannungsquelle und den Verbrauch ein Leistungsverstärker geschaltet ist, gekennzeichnet durch die folgenden Verfahrensstufen:

a) es wird ein digitales Fehlersignal erzeugt,

b) das erzeugte Fehlersignal wird in eine Speichervorrichtung (41-46) übertragen, die eine ausreichende Kapazität zur Speicherung eines digitalen Eingangssignals mit m-Bits besitzt, wobei m eine ganze Zahl ist,

c) überprüfung der Speichervorrichtung zur Feststellung, ob der Inhalt die Zahl (n-1) übersteigt, wobei η eine vorbestimmfee Zahl ist,

00982 7/1735

d) Übertragung des Inhalts der SpeichervorrichtungC41-46)auf ein Subtraktionswerk (6o), wo η von diesem Inhalt subtrahiert wird,

e) Weiterführung des Ausganges des Subtrahierwerkes zu einem Addierwerk (70), in dem den letzten q-Bits des Ausgangs des Subtrahierwerkes die Zahl η zugefügt wird, wobei q eine ganze Zahl und kleiner als m ist,

f) Einspeisung der Ergebnisse der Addition unmittelbar in den Leistungsverstärker (3) zur Steuerung des Betrages der Leistung, welche von der Wechselstromquelle zum Verbraucher übertragen wird.
10. Verfahren nach Anspruch 9» dadurch gekennzeichnet, daß es anschließend an den Verfahreneschritt e) und vor dem Verfahrensschritt f) den zusätzlichen Verfahrensschritt enthält, bei dem der Ausgang des Addierwerkes in die Speichervorrichtung zurückübertragen wird.

009827/1735