DE1126163B - Verfahren und Vorrichtung zur Multiplikation - Google Patents

Verfahren und Vorrichtung zur Multiplikation

Info

Publication number
DE1126163B
DE1126163B DEB58225A DEB0058225A DE1126163B DE 1126163 B DE1126163 B DE 1126163B DE B58225 A DEB58225 A DE B58225A DE B0058225 A DEB0058225 A DE B0058225A DE 1126163 B DE1126163 B DE 1126163B
Authority
DE
Germany
Prior art keywords
multiplier
digits
sum
pair
multiplication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEB58225A
Other languages
English (en)
Inventor
Roy Alex Keir
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bendix Corp
Original Assignee
Bendix Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bendix Corp filed Critical Bendix Corp
Publication of DE1126163B publication Critical patent/DE1126163B/de
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52Multiplying; Dividing
    • G06F7/523Multiplying only
    • G06F7/533Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even
    • G06F7/5332Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even by skipping over strings of zeroes or ones, e.g. using the Booth Algorithm

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Complex Calculations (AREA)

Description

Die Erfindung betrifft ein neues Verfahren für die Multiplikation von zwei Zahlen, die in binärer Schreibweise ausgedrückt sind, sowie eine Multiplikationsvorrichtung, die nach diesem Verfahren arbeitet.
Das am häufigsten für die Multiplikation von zwei binären Zahlen verwendete Verfahren besteht, allgemein betrachtet, darin, daß die aufeinanderfolgenden Ziffern des Multiplikators in aufsteigender Ordnung der Stellen betrachtet werden, daß der Multiplikand zu der Summe der vorher erhaltenen Teilprodukte (oder am Anfang der Operation zu Null) jedesmal hinzugefügt wird, wenn die Ziffer des Multiplikators 1 ist, und daß einfach das erwähnte Teilprodukt jedesmal dann verschoben wird, wenn die Ziffer des Multiplikators 0 ist.
Bei einer solchen Folge elementarer Operationen sind es die Additionen des Multiplikanden zu den aufeinanderfolgenden Summen der Teilprodukte, welche nahezu ausschließlich dazu beitragen, die insgesamt für die Operation benötigte Zeit zu verlängern, während die ohne Addition vor sich gehenden Verschiebungen ihrerseits nur äußerst wenig Zeit benötigen. Aus diesem Grande wird bei gleicher Ziffernanzahl in jedem der beiden Faktoren mehr Zeit benötigt, um eine Multiplikation auszuführen, wenn der Multiplikator mehr Einsen und weniger Nullen enthält.
Beispielsweise soll das Produkt aus einem Multiplikanden M und einem Multiplikator betrachtet werden, der aus einer ununterbrochenen Reihe von Einsen besteht:
Verfahren und Vorrichtung
zur Multiplikation
M · 1111 = P.
Da 1111 = 10000-1, läßt sich die eben erwähnte Multiplikation auch in der Form schreiben:
M-(IOOOO-I) = P
~M + 10000 M = P.
Die Operation, die durch diese letzte Gleichung wiedergegeben wird und die der anfangs erwähnten Multiplikation gleichwertig ist, zieht zunächst den Multiplikanden ab, verschiebt um ebenso viele Stellen, wie aufeinanderfolgende Einheiten im anfänglichen Multiplikator vorhanden waren, und fügt dann den Multiplikanden hinzu. Da eine Subtraktion durch einen einfachen Ergänzungsvorgang in eine Addition übergeführt werden kann, ergibt sich, daß auf diese Weise die anfängliche Operation mit vier Anmelder:
The Bendix Corporation,
New York, N. Y. (V. St. A.)
Vertreter: Dr.-Ing. H. Negendank, Patentanwalt,
Hamburg 36, Neuer Wall 41
Beanspruchte Priorität:
V. St. v. Amerika vom 15. Juni 1959 (Nr. 820 426)
Roy Alex Keir, Inglewood, Calif. (V. St. Α.),
ist als Erfinder genannt worden
Elementaradditionen durch eine Operation ersetzt worden ist, die nur zwei Elementaradditionen hat.
Allgemeiner noch lassen sich durch das Vorhergehende ähnliche Betrachtungen zeigen, daß sich eine binäre Multiplikation durch ein Verfahren ausführen läßt, bei dem die Summe der Teilprodukte jedesmal verschoben wird, wenn der Multiplikator die Ziffer 1 aufweist, und bei der der Multiplikand jedesmal von der Summe der Teilprodukte abgezogen wird, wenn der Multiplikator die Ziffer 0 aufweist, unter der Voraussetzung, daß das Verfahren mit einer anfänglichen Subtraktion des Multiplikanden beginnt und mit einer abschließenden Addition des Multiplikanden endet. Dieses Verfahren, das im folgenden die Multiplikation nach dem »Modus 1« genannt werden soll, ist in gewisser Weise symmetrisch zum normalen binären Multiplikationsverfahren, das darin besteht, daß die Summe der Teilprodukte jedesmal verschoben wird, wenn der Multiplikator die Ziffer 0 enthält, und daß der Multiplikand jedesmal der Summe der Teilprodukte hinzugefügt wird, wenn der Multiplikator die Ziffer 1 aufweist. Dieses gebräuchliche Verfahren wird im folgenden im Gegensatz zum vorstehenden die Multiplikation nach dem »Modus 0« genannt.
Offensichtlich ist die Multiplikation nach dem Modus 1 jedesmal dann vorteilhafter als die Multi-
209 520/234
plikation nach dem Modus 0, wenn der Multiplikator oder ein Teil von ihm mehr Einsen als Nullen aufweist, da die Operation mit einer größeren Zahl von einfachen Verschiebungen und einer kleineren Zahl von Additionen und Subtraktionen ausgeführt wird. Der Gegenstand der Erfindung ist daher das Multiplikationsverfahren für zwei binäre Zahlen, das darin besteht, daß die Operation wahlweise nach den als Modus 0 bezeichneten Bedingungen oder nach den
digerweise mit einer Rückkehr in den Modus 0 endet, da zu berücksichtigen ist, daß sich links an die höchste Stelle des Multiplikators stets eine unendliche Folge von Nullen anschließt.
Es sind bereits Verfahren zur Multiplikation von zwei Binärziffern .vorgeschlagen worden, bei denen für einen gewissen speziellen Zweck der Multiplikand in gewissen Verfahrensschritten von der Summe der Teilprodukte subtrahiert wird. Die Rechengenauigkeit
Modus 1 genannten Bedingungen ausgeführt wird, io wird anschließend durch die Addition des Multipliwobei diese Ausdrücke die im vorstehenden erläu- kanden nach geeigneter Verschiebung wieder herterte Bedeutung haben, daß entweder die Nullen gestellt. Ein derartiges Verfahren ist z. B. auf den oder die Einsen in einem bestimmten Teil des Multi- Seiten 164 und 165 des Buches »Arithmetic Operaplikators vorherrschen, und wobei jede Operations- tions in Digital Computers«, New York, 1955, befolge nach dem Modus 1 durch eine Subtraktion des 15 schrieben. Diesem Verfahren liegt die Aufgabe zuMultiplikanden von der Summe der Teilprodukte gründe, die Anzeige der algebraischen Vorzeichen der beginnt und mit einer Addition des Multiplikanden Faktoren durch die Ziffern 0 und 1 unmittelbar zur Summe der Teilprodukte aufhört. oberhalb der höchsten Ziffernpositionen zu ermög-
Zurn besseren Verständnis des Verfahrens soll ein liehen. Dieses Verfahren unterscheidet sich von dem einfaches Beispiel betrachtet werden, das aus der 20 Verfahren gemäß der Erfindung insbesondere da-
durch, daß es unmittelbar nach dem Auftreten der ersten Ziffer 1 im Multiplikator mit der Subtraktion des Multiplikanden beginnt. Dieses Verfahren (wie übrigens alle anderen, dem Erfinder bekannten Verfahren) führt jedoch nicht zu der Zeitersparnis, die bei dem Verfahren gemäß der Erfindung auftritt, sondern im allgemeinen sogar zu einem Zeitverlust gegenüber dem klassischen Multiplikations-
Multiplikation 00001-01110 = 01110 besteht. Falls nach dem Modus 0 gearbeitet wird, d. h. nach dem gewöhnlichen Verfahren, läßt sich die Operation wie folgt schreiben:
00001
OHIO
OHIO
verfahren.
Eine weitere Aufgabe der Erfindung ist die Schaffung einer Multiplikationsvorrichtung, insbesondere mit Parallelbetrieb, welche das oben erläuterte Verfahren benutzt.
Als nicht beschränkendes Beispiel wird eine Ausführungsform einer solchen Vorrichtung beschrieben, die auch schematisch in der Zeichnung dargestellt ist. Die besonderen Merkmale dieser Vorrichtung ebenso wie die Merkmale des dabei benutzten Verfahrens, die Teile der vorliegenden Erfindung sind, werden
Bei dieser Ausführungsart enthält die Operation drei Additionen. Falls man jetzt das Verfahren nach
der Erfindimg anwendet, laßt sich die Operation wie 40 durdl die folgende Beschreibung erläutert,
folgt schreiben: In der Zeichnung sind i?l und i? 2 zwei binäre
Speicher, zwischen denen während der ganzen Multi-
00001 plikationsdauer die Summe der Teilprodukte hin- und
OHIO
-1
0
herschwingt. RS und R4 sind zwei weitere binäre 45 Speicher, zwischen denen in gleicher Weise die Multiplikatorzahl schwingt. Der genaue Vorgang besteht darin, daß ein Zeitzeichengenerator 14 abwechselnd ImpulseCl und C 2 abgibt, die für die Synchronisation sorgen. Bei jedem Impuls C 2 wird der Inhalt 50 von Rl, gegebenenfalls abgewandelt, auf Rl und der Inhalt von RS auf i?4 übertragen. Bei jedem Impuls Cl wird der Inhalt von Rl, gegebenenfalls abgewandelt, auf Al und der von R 4 auf R 5 übertragen. Die Operation beginnt im Modus 0. Die Anfangs- Zunächst werden die Speicher Al, Rl der Summe
Null des Multiplikators gibt ein Teilprodukt Null, 55 der Teilprodukte betrachtet.
d.h. eine einfache Verschiebung. Der Multiplikator Der Übergang von Rl nach Rl vollzieht sich zu
den Zeiten C 2 stets mit einer Verschiebung um eine, zwei oder drei Stellen nach den Einheiten mit dem
OHIO
niedrigeren Stellenwert. Zu diesem Zweck kann der
enthält dann eine Reihe von drei Einsen, so daß in den Modus 1 übergewechselt wird. Zu diesem Zweck wird zunächst der Multiplikand von der Summe der
vorhergehenden Teilprodukte abgezogen, d. h., daß 60 Inhalt der Stufen von Rl über ein paralleles Leiter-
zu dieser — 1 hinzugefügt wird. Die folgenden bündel aufgenommen werden, in welchem ein Gatternetz Gl eingeschaltet ist, welches Anlaß zu einer Verschiebung um eine Stelle ist, oder über ein
paralleles Leiterbündel, in welchem das Gatternetz
Einsen des Multiplikators geben nach dem Modus 1 Teilprodukte Null, d. h. einfache Verschiebungen. Schließlich, am Ende der Einsenfolge, wird die Reihe
der Operationen nach dem Modus 1 durch die Addi- 65 G 2 eingeschaltet ist, welches eine Verschiebung von tion des Multiplikanden abgeschlossen. Es ist zu zwei Stufen bewirkt, oder schließlich über ein Leiterbeachten, daß jede Multiplikation, die mit dem Ver- bündel mit einem Gatternetz G 3, welches eine Verfahren nach der Erfindung ausgeführt wird, notwen- Schiebung von drei Stellen bewirkt. Es ist zu beach-
ten, daß jedes Bündel paralleler Leiter durch eine Linie dargestellt ist, die von einer kleinen Ellipse umgeben ist. Jedes Gatternetz ist durch ein, zwei oder drei kleine Rechtecke dargestellt, je nach der Stellenverschiebung, welche das Netz bewirkt. Jedes Gattemetz Gl, G2 ... öffnet sich, um die Information durchzulassen, falls es ein Befehlssignal empfängt, welches die gleiche BezeichnungG1, G2... trägt und das in noch zu erläuternder Weise erzeugt wird.
Die Rückübertragung von Rl nach Rl wird zu den Zeiten C1 entweder über ein Leiterbündel mit einem Netz G 4 oder über ein Leiterbündel mit einem Netz G 5 ausgeführt. Diese Rückübertragung über das eine oder das andere Gatternetz geschieht ohne Stellenverschiebung; bei der Rückführung über G 5 werden die Zeichen Ound 1 jedoch ausgetauscht, wozu die Umkehr- oder Negationsvorrichtung 21 dient. Jedesmal, wenn der Inhalt eines Speichers auf den anderen übertragen wird, d. h. bei jedem Zeitzeichen Cl oder Cl, wird der erstgenannte Speicher auf Null gebracht.
Ein dritter Speicher R 3 dient zur Aufnahme des Multiplikanden, der parallel über ein Leiterbündel 16 eingeführt wird. Während der Dauer der Multiplikation bleibt diese Zahl in dem Speicher, der am Ende der Operation durch Eingabe eines Signals bei 18 auf Null zurückgebracht wird. Ferner wird der Inhalt der Stufen des Speichers R 3 über das Bündel 20 auf die Stufen eines parallelen Addierwerkes 22 gegeben, das außerdem über ein Bündel 24 den Inhalt der Stufen des Speichers Al aufnimmt. Die von dem Addierwerk 22 gezählte Summe kann während eines ZeitraumsC2 nach dem Speicher./?2 geleitet werden, entweder über das Gatternetz G 6 mit drei Stellen Verschiebung oder über das Gatternetz Gl mit zwei Stellen Verschiebung. Weiter kann das Addierwerk 22 von einem monostabilen Kippkreis 50 eine Nachricht aufnehmen, die zur Zeit der Anwesenheit eines Steuersignals G 5 abgegeben wird, welches gleichzeitig die Rückführung des inversen Inhaltes von Rl nach R1 über den Umkehrer 21 bewirkt. Diese Nachricht stellt eine Eins von niedrigerem Stellenwert dar, die für die Komplementarisierung erforderlich ist, wie im folgenden noch erläutert wird.
Die Multiplikatorzahl wird parallel über ein Bündel 30 in den Speicher R S eingeführt. In jedem Zeitraum C 2 wird der Inhalt von R 5 auf R 4 mit einer Verschiebung von einer, zwei oder drei Stellen durch das Gatternetz GIl, G12 oder G13 übertragen, entsprechend der Abgabe des entsprechenden Steuersignals. In jedem Zeitraum C1 wird der Inhalt von R 4 ohne Verschiebung und ohne Umkehrung durch ein Gatternetz G14 rückübertragen. Wie bei Speichern Rl und Rl werden R 4 und RS vor Aufnahme des Übertrags von dem anderen Speicher auf Null zurückgebracht.
Während der Dauer einer Multiplikation gibt ein noch zu beschreibendes Steuerorgan in jeder Zeitspanne Cl gleichzeitig zwei Steuersignale ab. Das eine gehört zur Gruppe der Signale Gl, G 2, G 3, G 6 und Gl und bewirkt entweder den Übertrag der Summe der Teilprodukte, die im folgenden der Einfachheit halber mit STP abgekürzt wird, von Rl nach Rl mit einer Verschiebung von einer, zwei oder drei Stellen, je nachdem, um welches der drei Signale Gl, G 2 oder G 3 es sich handelt, oder die Addition des Multiplikanden zu der STP und den übertrag der neuen STP nach Rl mit drei oder zwei Stellen Verschiebung, je nachdem, ob es sich um das Signal G 6 oder Gl handelt. Das andere gehört zur Gruppe der Signale G11, G12, G13 und bewirkt den Übertrag des Multiplikators von R 5 nach R 4 mit einer Ver-Schiebung von eins, zwei oder drei Stellen. Darauf gibt in jedem Zeitraum Cl ein anderes Steuerorgan ebenfalls gleichzeitig zwei Steuersignale ab. Das eine ist entweder G 4 oder G 5 und bewirkt die Rückführung der STP von Rl nach Rl ohne Verschiebung. Dabei wirkt das Zeichen G 4 additiv und das Zeichen G 5 durch den Umkehrer 21 subtraktiv. Das andere Signal ist stets das Signal G14, welches stets die additive Rückführung des Multiplikators von R 4 nach RS bewirkt. Die Impulse der Signale Gl, G 2, G3, G6, Gl einerseits und GIl, G12, G13, andererseits werden stets derart aus den entsprechenden Gruppen ausgewählt, daß die Anzahl der Stellenverschiebungen, welche der STP durch ein Signal der ersten Gruppe mitgeteilt wird, die gleiche wie diejenige ist, die dem Multiplikator durch ein Signal der zweiten Gruppe gegeben wird, das gleichzeitig gesendet wird.
Im folgenden wird jetzt die Weise beschrieben, in welcher die Steuersignale selbsttätig ausgewählt und abgegeben werden. Die Auswahl dieser Signale geschieht so, daß die Zifferngruppen des Multiplikators nacheinander überprüft werden, wobei bei denen der niedrigeren Stellen begonnen wird.
Wenn der Multiplikator in dem Speicher/?5 enthalten ist, d. h. am Ende eines jeden Zeitraums C1, werden die drei Ziffern des Multiplikators mit dem niedrigsten Stellenwert von einem Logiknetz D1 aufgenommen. Entsprechend der von diesen drei Ziffern gebildeten Kombination und je nachdem, ob sich ein Kippkreis 34, der Modus-Kippkreis genannt wird, in einem Modus 0 oder Modus 1 genannten Zustand befindet, gibt das Netz D1 gleichzeitig zwei Signale ab. Das eine gehört zur Gruppe Gl, G2, G6, Gl, das andere zur Gruppe GIl, G12, G13, wie es sich aus einer weiter unten erläuterten Übersichtstafel (Tafel 1) ergibt.
Falls sich der Multiplikator im Speicher R 4 befindet, d. h. am Ende jedes Zeitraums Cl, werden seine beiden Ziffern mit dem niedrigsten Stellenwert von einem LogiknetzDl aufgenommen. Auf Grund der von diesen beiden Ziffern gebildeten Kombination und auch auf Grund des Zustandes des Modus-Kippkreises 34 gibt das Netz Dl ein Signal G 4 oder G 5 und andererseits ständig das Signal G14 ab. Diese Zuordnung ist in der Tafel 2 weiter unten aufgeführt.
Der Modus-Kippkreis 34 wird durch ein Logiknetz 36 gesteuert, welches die beiden Ziffern mit dem niedrigsten Stellenwert des Multiplikators aufnimmt, wenn dieser sich in i?5 befindet. Falls diese beiden Ziffern 11 (oder 00) sind, gibt das Netz 36 ein Signal, welches den Kippkreis 34 vom Zustand Modus 0 in den Zustand Modus 1 (oder umgekehrt) überführt.
Die unten wiedergebene Tafel 1 zeigt die Zuordnung, die zwischen den Gruppen der drei Ziffern mit dem niedrigsten Stellenwert im Multiplikator und den Steuersignalen vorhanden ist, welche von dem Netz Dl abgegeben werden. In gleicher Weise zeigt die Tafel 2 die Zuordnung zwischen den zweiziffrigen Gruppen mit dem niedrigsten Stellenwert im Multiplikator und den von D1 abgegebenen Steuersignalen.
Tafel 1
Gruppe
der drei Ziffern
des Multiplikators
Signale
von D 2
(D (2)
Signale
von 36
Wirkung des ersten von D 2 abgegebenen
Signals auf den STP
und Ver- Wirkung des zweiten
von D 2 abgegebenen
Signals auf den
Multiplikator
im Modus 0 Verschiebung um
000 G3, G13 Verschiebung um 3 Stellen und Ver- 3 Stellen
001 G6, G13 Addition des Multiplikanden
Schiebung um 3 Stellen
3 Stellen
010 Gl, GU Verschiebung um 1 Stelle und Ver- 1 Stelle
011 Gl, G12 ja
(Übergang zum
Modus 1)
Addition des Multiplikanden
Schiebung um 2 Stellen
und Ver- 2 Stellen
100 Gl, G12 Verschiebung um 2 Stellen und Ver- 2 Stellen
101 Gl, G12 Addition des Multiplikanden
Schiebung um 2 Stellen
2 Stellen
110 Gl, GU Addition des Multiplikanden
Schiebung um 1 Stelle
und Ver- IStelle
111 G6, G13 ja
(Übergang zum
Modus 1)
Addition des Multiplikanden
Schiebung um 3 Stellen
3 Stellen
im Modus 1 und Ver- Verschiebung um
000 G6, G13 Ja
(Übergang zum
Modus 0)
Addition des Multiplikanden
Schiebung um 3 Stellen
3 Stellen
001 Gl, GU Verschiebung um 1 Stelle und Ver- 1 Stelle
010 Gl, G12 Addition des Multiplikanden
Schiebung um 2 Stellen
2 Stellen
011 Gl, GU Verschiebung um 2 Stellen und Ver- 2 Stellen
100 Gl, GU ja
(Übergang zum
Modus 0)
Addition des Multiplikanden
Schiebung um 2 Stellen
2 Stellen
101 Gl, GIl Verschiebung um 1 Stelle 1 Stelle
110 G6, G13 Addition des Multiplikanden
Schiebung um 3 Stellen
3 Stellen
111 G3, G13 Verschiebung um 3 Stellen 3 Stellen
Tafel 2
Gruppe der zwei Ziffern
des Multiplikators
Von öl
abgegebene
Signale
(D (2)
Wirkung des ersten Signals
auf die STP
Wirkung des zweiten Signals
auf den Multiplikator
im Modus 0
00, 01 oder 10 G4, G14 einfache Rückführung einfache Rückführung
11 G 5, G14 subtraktive Rückführung einfache Rückführung
im Modus 1
00 G 4, G14 subtraktive Rückführung einfache Rückführung
01, 10 oder 11 G4, G14 einfache Rückführung einfache Rückführung
Jede der beiden Tafeln besitzt zwei Abschnitte. anderen wird durch die Abgabe des Signals vom
Der erste gilt für den Fall, daß der Modus-Kippkreis 65 Kreis 36 hervorgerufen. Die erste Spalte der Tafel 1
34 sich in dem Zustand Modus 0 befindet, und der gibt die Gruppe der drei Ziffern mit dem niedrigsten
zweite für den Fall, daß der Zustand Modus 1 ent- Stellenwert des in RS gespeicherten Multiplikators,
spricht. Der Übergang von einem Modus in den Die erste Spalte der Tafel 2 enthält die Gruppe der
9 10
zwei Ziffern mit dem niedrigsten Stellenwert des in In diesem ersten Beispiel ist der Multiplikator so
R 4 gespeicherten Multiplikators. gewählt worden, daß der Rechenvorgang sich völlig
Die Bedeutung dieser Tafeln und die Arbeitsweise im Modus 0 abspielt, so daß die allgemeine Arbeitsder Vorrichtung ergeben sich aus der Erläuterung des weise besser verständlich wird, folgenden Beispiels: 5 Nachdem der Multiplikand 101101 über das Bün
del 16 in den Speicher .R 3 und der Multiplikator
Beispiel 1 100101 über das Bündel30 in den SpeicherRS ein-
Es sei zu multiplizieren: geführt worden ist, wird der Vorgang ausgelöst. Der
mum innim - nmnnnnnm Zeitzeichengenerator 14 gibt abwechselnd Zeichen
101101 · 100101 - 11010000001 10 C2 und C1 D03. Rechenvorgang verläuft dann ent-
(im Dezimalsystem: 45 · 37 = 1665). sprechend der nachstehenden Aufstellung:
101101 100101
000000000000 Modus 0 1
Addition 101101 2
Cl 101101000000 3
Verschiebung um 2 Stellen 001011010000 4
(Cl)
Addition 101101 5
Cl 111000010000 6
Verschiebung um 3 Stellen 000111000010 7
(Cl)
Addition 101101 8
Cl 110100000010 9
Verschiebung um 1 Stelle (Endprodukt) 011010000001 10
Der Multiplikator 100101 befindet sich in R 5, 35 Diese Addition mit Verschiebung findet in der und seine drei niedrigsten Stellen 101 werden von ersten Periode C 2 statt. In derselben Periode verdem Logikkreis D1 aufgenommen. Am Anfang der ursacht das Signal G12 die Überführung des Multiganzen Multiplikation befindet sich der Modus-Kipp- plikators von R 5 nach R 4, und zwar mit einer Verkreis 34 im Zustand des Modus 0. Unter diesen Be- Schiebung von zwei Stellen. Damit enthält R 4 die dingungen zeigt der erste Teil der Tafel 1, daß die 40 neue Multiplikatorzahl 001001. Die beiden Ziffern Einwirkung der drei Ziffern 101 auf Dl die Abgabe mit dem niedrigsten Stellenwert, die hier 01 sind, von zwei Signalen G 7, G12 durch diesen Kreis ver- werden von dem Logikkreis Dl wahrgenommen. Der ursacht. Das Signal G 7 veranlaßt die Addition des erste Teil der Tafel 2 zeigt, daß dieser Kreis dann in Λ 3 enthaltenen Multiplikanden 101101 durch das die zwei Signale G 4, G14 abgibt. Das Signal G 4 Addierwerk 22 zu der in R1 gespeicherten Zahl und 45 verursacht in der darauffolgenden Periode C1 die die Einführung der Summe mit einer Verschiebung einfache oder additive Rückführung des Inhaltes von von zwei Stellen in R 2. Es ist zu beachten, daß alle R 2 nach R1, und zwar ohne Verschiebung. Die neue Additionen des Multiplikanden zu der STP dadurch STP (s. Zeile 4 der Verfahrenstafel) befindet sich erfolgen, daß die Stellen der Ziffern mit dem hoch- dann irgendwie in Rl. Das unveränderliche Signal sten Stellenwert aufeinander ausgerichtet werden, 50 G14 verursacht zur gleichen Zeit Cl die einfache worauf die neue STP nach rechts, d. h. nach den Rückführung des Multiplikators nach RS, wo er sich niedrigeren Stellen um so viel Stellen verschoben dann in der Form 001001 befindet, wird, wie erforderlich ist, damit die folgende Addi- Die drei Ziffern dieser Zahl mit dem niedrigen tion richtig ausgeführt wird. Es ist klar, daß dieses Stellenwert 001 werden von neuem in den Kreis D1 Verfahren demjenigen gleichwertig ist, das wie bei 55 gegeben, der die Signale G 5, G13 abgibt, wie die einer gewöhnlichen von Hand auszuführenden Multi- Tafel 1 zeigt. Das Signal G 6 verursacht die Addition plikation darin besteht, daß zunächst der Multipli- des in R 3 enthaltenen Multiplikanden zu der in R1 kand nach links, d. h. nach den höheren Stellen ver- gespeicherten STP durch 22 sowie die Einführung schoben wird und dann der STP zugezählt wird. dieser Summe mit einer Verschiebung von drei
Diese erste Addition des Multiplikanden zum an- 60 Stellen in Rl während der zweiten Periode C2.
fänglichen Inhalt des Speichers R1, nämlich Null, ist Diese zweite Addition und die daran anschließende
in den Zeilen 1, 2 und 3 der oben wiedergege- Verschiebung sind in den Zeilen 5, 6, 7 der Ver-
benen Verfahrenstafel dargestellt. Diese Summe fahrenstafel dargestellt.
101101000000 (Zeile3) wird in Rl mit einer Ver- Gleichzeitig mit dieser zweiten Addition während
Schiebung von zwei Stellen entsprechend dem Signal 65 der zweiten Periode C 2 hat das Signal G13 die Über-
G7 eingeführt; damit ist der Inhalt von R1 die Zahl, führung des Multiplikators von RS nach R4 mit
die in der Zeile 4 der Verfahrenstafel angeführt einer Verschiebung von drei Stellen bewirkt, und
wird. zwar so, daß der Multiplikator jetzt in R 4 in der
Form 000001 erscheint. Die beiden Ziffern mit dem niedrigsten Stellenwert 01 verursachen wieder die Abgabe der Signale GA, GlA durch Dl (s. Tafel 2). Die STP wird von neuem auf Grund des Signals D 4 unverändert von Rl nach Rl übergeführt, und der Multiplikator 000001 wird unverändert auf Grund des stets gleichen Signals G14 von RA nach RS während des dritten Abschnittes Cl übergeführt.
Die in R 5 gespeicherten drei Ziffern mit dem niedrigsten Stellenwert, d. h. 001, werden auf D 2 gegeben, der von neuem die Signale G 6, G13 abgibt. G 6 bewirkt zum dritten Mal die Addition des in i?3 gespeicherten Multiplikanden 101101 zu der in Al gespeicherten STP durch 22 (s. Zeile 8 und 9 der Verfahrenstafel). Dieses Mal folgt jedoch auf die Addition keine Verschiebung um drei Stellen, wie sie dem Signal G 6 entsprechen würde, sondern nur eine solche um eine Stelle auf Grund der Einwirkung eines Zählers 32, der Verschiebungszähler genannt wird. Die Gesamtstellenzahl, um welche die STP im Verlauf der Multiplikation nach rechts verschoben wird, muß nämlich gleich der Anzahl der Ziffern des Multiplikators sein. Zu diesem Zweck werden die drei Signale GIl, G12, G13, welche die entsprechende Verschiebung des Multiplikators um eine, zwei oder drei Stellen steuern, auf ein Logiknetz 40 gegeben, mit dessen Hilfe diese Signale die entsprechende Addition von einer, zwei oder drei Einheiten zum Inhalt des Zählers 32 bewirken, in dem vorher eine Zahl N eingeführt worden ist, welche der Gesamtzahl der Ziffern des Multiplikators gleicht; im vorliegenden Falle ist also iV=6. Der Zähler 32 ist so gebaut, daß er von einem Übertrag in den Speicher R 2 an jede Verschiebung sperrt, welche die Gesamtzahl der Verschiebungen, denen die STP vom Beginn der Multiplikation an unterworfen ist, größer als N machen würde, und daß er diese Verschiebung durch eine Verschiebung um eine kleinere Stellenzahl ersetzt, so daß die erwähnte Gesamtzahl gleich N wird. Anders ausgedrückt ersetzt der Zähler 32, sobald er vom Netz 40 eine Gesamtzahl von (N- 2) Impulsen empfangen hat, eine gegebenenfalls durch ein Signal G 3 oder G 6 befohlene Verschiebung um drei Stellen durch eine Verschiebung von zwei Stellen. Falls 32 (N-1) Impulse aufgenommen hat, werden sowohl die Verschiebungen um drei als auch um zwei Stellen, die gegebenenfalls durch G 3, G 6, G2 oder Gl befohlen werden, durch eine Verschiebung um eine Stelle ersetzt. Falls schließlich 32 N Impulse aufgenommen hat, verhindert dieser Zähler jede weitere Verschiebung der STP. Gleichzeitig gibt dieser Zähler über einen Leiter 42 einen Impuls
ίο auf einen Ausgangskreis 44 ab.
In dem betrachteten Beispiel folgt also auf die dritte Addition des Multiplikanden ■ nur eine Verschiebung um eine einzige Stelle anstatt um drei, und zwar auf Grund der zwingenden Einwirkung des Zählers 32, da die STP bereits vorher schon fünf Verschiebungen erfahren hat. Die dritte Addition und die daran anschließende letzte Verschiebung sind in den Zeilen 8, 9, 10 der Verfahrenstafel angeführt.
Die in der Zeile 10 angeführte Zahl 11010000001 stellt das endgültige Produkt der beiden Faktoren dar, wobei dieses Produkt jetzt im Speichert2 enthalten ist.
Das Ausgangssteuersignal, das von dem Zähler 32 über die Leitung 42 auf das Ausgangsnetz 44 gegeben worden ist, verursacht, daß durch dieses Netz der Inhalt des SpeichersR2, d.h. das gesuchte Produkt, in Gestalt der vorhandenen Signale parallel über das Bündel 46 abgegeben wird. Der Inhalt des Speichers Rl wirkt gleichfalls auf den Kreis 44, aber dieser Inhalt ist gleich NuU, da jedes Zeitsignal C2 den SpeicherRl auf Null bringt.
Beispiel 2
Es sei zu multiplizieren:
101101 · 001101 = 001001001001
(im Dezimalsystem: 45 · 13 = 585).
In diesem Beispiel enthält der Multiplikator eine Gruppe von zwei aufeinanderfolgenden Einsen. Das Verfahren läuft nach der Erfindung deshalb teilweise im Modus 1 ab. Die Verfahrenstafel zeigt folgendes Bild:
101101
001101
000000000000 Modus 0 1
Addition 101101 2
C2 101101000000 3
Verschiebung um 2 Stellen 001011010000 4
Cl Inversion 110100101111 5
Addition 101101 1 6
C2 100001110000 7
Verschiebung um 2 Stellen 001000011100 Modus 1 8
Cl Inversion 110111100011 9
Addition 101101 1 10
C2 100100100100 11
Verschiebung um 2 Stellen (Endprodukt) 001001001001 Modus 0 12
13 14
Da wie im Beispiel 1 die drei Ziffern des Multi- Zahl 110111100011 enthält, und bereitet gleichzeitig plikators mit dem niedrigsten Stellenwert 101 sind die Abgabe einer Komplementäreinheit durch den und der Multiplikand ebenfalls der gleiche ist, ist der Kippkreis 50 vor. G14 sorgt wie stets für die einAnfang der Operation in bezug auf die SpeicherRl fache, unveränderte Rückführung des Multiplikators und R 2 identisch mit dem im ersten Beispiel be- 5 000000 von R 4 nach R 5.
schriebenen. Daher zeigen die ersten vier Zeilen der Die drei Ziffern mit dem niedrigsten Stellenwert
vorstehenden Tafel die Addition des Multiplikanden 000 verursachen über D 2 die Abgabe der Signale
und die Verschiebung der STP um zwei Stellen. G 6, G13, wie im zweiten Abschnitt der Tafel 1 an-
Während der Übertragung des Multiplikators von gegeben ist. G 6 steuert im dritten Zeitabschnitt C 2
jR5 nach R4 in der ersten Periode C2 mit zwei io die Addition des Multiplikanden zum Inhalt von Rl
Stellen Verschiebung ist in R 4 die neue Multipli- und ebenso die der Komplementäreinheit, die vorher
katorzahl 000011 eingeführt worden. Die beiden vorbereitet worden ist, wie aus den Zeilen 10 und 11
Ziffern mit dem niedrigsten Stellenwert 11 verur- hervorgeht. Die dieser Addition folgende Verschie-
sachen über D1 die Abgabe der Signale G 5 und bung hat an Stelle der üblicherweise durch das Signal
G14 entsprechend der Aufstellung in Tafel 2. Das 15 G 6 bewirkten drei Stellen nur zwei Stellen auf Grund
Signal G 5 bewirkt in der folgenden Periode Cl die der Einwirkung des bereits erläuterten Verschie-
subtraktive Rückführung der STP von R 2 nach R1, bungszählers 32. Auf Grund dieser Einwirkung um-
d. h. die Rückführung unter gleichzeitiger Vertäu- faßt die gesamte Verschiebung, der die STP vom
schung der 0 und der 1 durch den Umkehrer 21. Die Beginn der Operation an unterworfen worden ist,
neue, in R1 gespeicherte STP ist daher die Zahl 20 sechs Stellen. Damit ergibt sich die auf der Zeile 12
110100101111, die auf Zeile 4 der Verfahrenstafel der Verfahrenstafel angeführte Zahl, die das gesuchte
steht und das Inverse der vorhergehenden STP ist. Produkt darstellt. Im übrigen hat die Anwesenheit
Der Multiplikator 000011 wird wie üblich unverän- der Ziffern 000 des Multiplikators in RS während
dert von R 4 nach R 5 auf Grund des unveränder- der dritten Periode C 2 über 36 dazu geführt, daß
liehen Signals G14 zurückübertragen. 25 der Kippkreis 34 wieder in den Modus 0 übergeht,
Die drei Ziffern mit dem niedrigsten Stellenwert wie stets am Ende einer Multiplikation, da die im Multiplikator 011 werden von D 2 aufgenommen, Ziffern links von der Einheit des Multiplikators mit der nach Tafel 1 die Signale G 7, G12 abgibt. G 7 dem höchsten Stellenwert stets Nullen sind. Das Probewirkt in der zweiten Periode C 2 wie im Beispiel 1 dukt wird aus dem Speichert? 2 herausgezogen und die Addition des Multiplikanden 101101 zu der in- 30 durch den Kreis 44 auf den Ausgang übertragen, versen STP 110100101111. Außerdem ist das in der unter Steuerung durch das vom Zähler 32 abgegevorhergehenden Periode von Dl abgegebene Signal bene Signal, da dieser die Gesamtzahl der beabsich-G 5 auf den Kippkreis 50 angewendet worden, der tigten Verschiebungen (N=6) gezählt hat.
jetzt ein Signal abgibt, welches auf das Addierwerk Die eben ausgeführte Multiplikation enthält drei 22 einwirkt und dort eine Einheit der niedrigsten 35 Additionen, wie sie für eine Multiplikation nach dem Stelle darstellt; diese Einheit ist am rechten Ende der alten Verfahren verwendet werden, da der Multipli-Zeile 6 der Verfahrenstafel angeführt. Zeile 7 zeigt kator in diesem Beispiel tatsächlich aus der gleichen die durch 22 festgestellte Summe, welche mit zwei Anzahl Einsen wie Nullen besteht. In keinem Fall Stellenverschiebungen nach R 2 übergeführt wird übersteigt die Zahl der Additionen, die bei einer nach (s. Zeile 8). 40 der Erfindung ausgeführten Multiplikation vorzu-
Zur gleichen Zeit, d. h. in der zweiten Periode C 2, nehmen sind, die Zahl derjenigen, die für eine be-
hat das Signal G12 die Überführung des Multipli- kannte Multiplikation benötigt werden. Sobald jedoch
kators von R5 nach R4 mit zwei Stellenverschie- der Multiplikator mehr Einsen als Nullen enthält,
bungen bewirkt, so daß der jetzt in R 4 enthaltene zeigt sich der Vorzug der Erfindung. Statistisch ergibt
Multiplikator 000000 ist. 45 sich daher ein merklicher Zeitgewinn.
Im übrigen zeigt die Tafel 1, daß der Kreis 36 ein Zur Erläuterung sind im folgenden noch die logi-
Signal abgibt, welches die Zustandsänderung des sehen Gleichungen beschrieben, die von den wichtig-
Modus-Kippkreises 34 verursacht, der in den Zu- sten Signalen erfüllt werden, die in der beschriebenen
stand Modus 1 übergeht. Von diesem Augenblick an Vorrichtung vorkommen. In diesen Gleichungen
ist die Arbeitsweise der beiden Kreise Gl und G 2 so stellen MO und Ml die Zustände Modus 0 bzw.
ebenso wie die von 36 umgewandelt. Diese Arbeits- Modus 1 des Kippkreises 34 dar. Die Gruppen von
weise entspricht jetzt dem zweiten Abschnitt der zwei oder drei binären Ziffern verkörpern die Grap-
Tafeln 1 und 2 und verläuft nicht mehr nach dem pen des Multiplikators mit dem niedrigsten Stellen-
ersten Abschnitt, wie es bisher der Fall war. wert. Die Ausdrücke (JV-2) und (N-3) stellen die
Im Modus 1 bewirken die zwei Ziffern des Multi- 55 entsprechenden Zustände des Verschiebungszählers
plikators mit dem niedrigsten Stellenwert 00, die von 32 dar, falls dieser (JV- 3) oder (N- 2) Impulse aus
Dl aufgenommen werden, die Abgabe der Signale dem Kreis 40 aufgenommen hat, wobei JV die Zahl
G 5, G14, wie auch der zweite Abschnitt der Tafel 2 der Ziffern des Multiplikators ist. Das Multiplikations-
zeigt. Das Signal G 5 sorgt in der zweiten Periode Cl zeichen bedeutet die logische Operation »UND« und
für die Rückführung der STP von R 2 nach R1 über 60 das Additionszeichen die Operation »ODER«. Die
den Umkehrer 21, so daß R1 jetzt (s. Zeile 9) die Gleichungen lauten:
Gl = C2 [MO (010 + 110) + Ml (101 + 001)]
G2 = C2 (MO- 100 + M1-111MJV2)
G3 =C2 (MO- 000 + Ml-lll)(JV-3)
G6 =C2[M0 (001 4-111)+ Ml (110+ 000)] (JV-3)
15 16
Gl = Cl [MO (Oll + 101) + Ml (100 + 01O)] (2V-2)
GIl = Cl [MO (010 + 110) + Ml (101 + 001)]
GU = Cl [MO (100 + 101 + Oil) + Ml (Oil + 010 + 10O)] (2V-2)
G13 = Cl [MO (000 + 001 + 111) + Ml (111 + 110 + 00O)] (2V-3)
G4 = Cl [MO (OO + Ol + 10) + Ml (11 + 10 + 01)] GS =C1 [MO-11+ Ml-00]
G14 = Cl
Aus der Aufstellung dieser Logikgleichungen lassen sich unmittelbar die gegebenen Erläuterungen ableiten, die andererseits durch die Gleichungen zusammengefaßt werden.
Selbstverständlich könnte die Erfindung auch mittels Vorrichtungen verwirklicht werden, welche von der hier beschriebenen und dargestellten abweichen. Insbesondere können die Verschiebungen, Additionen und Subtraktionen, die in dem Verfahren vorkommen, in anderer Weise als durch die abwechselnde Überführung zwischen zwei Speichern bewirkt werden. Das Verfahren läßt sich im übrigen auch auf Multiplikatoren anwenden, die in Reihe arbeiten und nicht parallel. Die Erfindung ist auch nicht auf Elektronenrechner beschränkt, da das Verfahren nach der Erfindung offenbar auch mit Hilfe einer mechanischen Rechenmaschine ausgeführt werden kann.

Claims (15)

PATENTANSPRÜCHE:
1. Verfahren zum Multiplizieren von zwei Binärzahlen mittels einer elektronischen Recheneinrichtung, bei dem die elementaren Operationen entweder aus dem Addieren oder dem Subtrahieren des Multiplikanden in einem Addierwerk zu oder von der vorhergehenden Teilproduktsumme oder einfach dem Verschieben der genannten Summe innerhalb eines Speichers abhängig von der Zusammensetzung aufeinanderfolgender Abschnitte des Multiplikators bestehen, dadurch gekennzeichnet, daß so lange, wie im Multiplikatorspeicher (R 4, R 5) ein Multiplikatorabschnitt mit mindestens zwei aufeinanderfolgenden Einsen nicht gezeigt wird, die Teilproduktsumme für jede Ziffer 0 des Multiplikators im Teilproduktspeicher (Rl, Rl) verschoben und der Multiplikand für jede Ziffer 1 des Multiplikators (wie bei der klassischen Multiplikation) in dem Addierwerk (22) zu der genannten Summe addiert wird, während, wenn im Multiplikatorspeicher (R 4, J? 5) ein Multiplikatorabschnitt mit mindestens zwei aufeinanderfolgenden Einsen angezeigt wird, der Multiplikant im Addierwerk (22) subtrahiert wird, daß danach im Teilproduktspeicher (R 1, R1) die Teilproduktsumme für jede Ziffer 1 des Multiplikators verschoben wird und im Addierwerk (22) der Multiplikand von der genannten Summe für jede Ziffer 0 des Multiplikators subtrahiert und schließlich der Multiplikand addiert wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß aufeinanderfolgende Abschnitte des Multiplikators selbsttätig in Reihenfolge überprüft werden und der Modus 0 oder der Modus 1 selbsttätig entsprechend dem Ergebnis der Überprüfung eines jeden Abschnittes angewendet wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der Multiplikator in aufeinanderfolgenden, zweiziffrigen Abschnitten überprüft wird, wobei das Verfahren vom Modus 0 jedesmal dann abgeht, wenn der untersuchte Abschnitt 11 ist, und auf den Modus 0 zurückwechselt, wenn der untersuchte Abschnitt 00 ist.
4. Verfahren nach Anspruch 2 bis 3, dadurch gekennzeichnet, daß in jeder Stufe der Multiplikation mehrere elementare Operationen, welche die nächste Stufe bilden sollen, gleichzeitig dadurch bestimmt werden, daß der Multiplikator in aufeinanderfolgenden Abschnitten überprüft wird und die Operationen sowohl in Übereinstimmung mit dem Inhalt der untersuchten Abschnitte als auch mit dem Modus 0 oder 1 gesteuert werden, der sich durch die Prüfung der Multiplikatorabschnitte nach Anspruch 2 oder 3 ergibt.
5. Verfahren nach Anspruch 3 und 4, dadurch gekennzeichnet, daß die Multiplikatorabschnitte, welche zur Bestimmung der nächsten Multiplikationsstufe überprüft werden, jeweils drei Ziffern enthalten.
6. Verfahren nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß jede Elementaroperation entweder im Addieren oder Subtrahieren des Multiplikanden zu bzw. von der Summe der Teilprodukte mit Ausrichtung der Stellenordnung besteht, wobei mit dem höchsten Stellenwert begonnen wird, oder in der Verschiebung sowohl der Teilproduktensumme als auch des Multiplikators um eine gleiche Stellenzahl in Richtung auf die niedrigerwertigen Stellen.
7. Verfahren nach Anspruch 4 bis 6, dadurch gekennzeichnet, daß für die Ausführung der Elementaroperationen der Multiplikation die Teilproduktensumme einerseits und der Multiplikator andererseits synchron zwischen den beiden binären Speichern eines in Beziehung stehenden Speicherpaares hin- und herschwingen, wobei der Übertrag von dem einen auf den anderen Speicher in jedem Paar mit einer Verschiebung um eine oder mehr Stellen und erforderlichenfalls bei der Teilproduktensumme mit einer Addition des Multiplikanden ausgeführt wird, während die Rückführung von dem anderen zu dem ersten Speicher eines jeden Paares ohne Verschiebung und im Falle der Teilproduktensumme erforderlichenfalls mit einer Vertauschung der Nullen und Einsen zur Komplementierung bewirkt wird.
8. Verfahren nach Anspruch 7 im Zusammenhang mit Anspruch 2 oder 3, dadurch gekennzeichnet, daß die Prüfung der aufeinanderfolgen-
den Multiplikatorabschnitte ausgeführt wird, wenn der Multiplikator sich in einem der Speicher des ihm zugeordneten Paares befindet, wobei die Ziffern mit dem niedrigsten Stellenwert aus dem Inhalt des Speichers benutzt werden.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Ziffern des Multiplikators mit dem niedrigsten Stellenwert ebenfalls geprüft werden, während sich der Multiplikator in dem anderen Speicher seines Paares befindet, um zu bestimmen, ob die Rückführung der Summe der Teilprodukte in direkter (additiver) oder inverser (subtraktiver) Form ausgeführt werden soll.
10. Multiplikationsvorrichtung zur Ausführung des angegebenen Verfahrens, gekennzeichnet durch die Verwendung elektronischer Impulse für die Darstellung der numerischen und der Steuerinformationen.
11. Multiplikationsvorrichtung zur Ausführung des Verfahrens nach Anspruch 7, gekennzeichnet durch ein Paar binärer Speicher (R 1, R 2) für die Summe der Teilprodukte und ein Paar binärer Speicher (R 4, R 5) für den Multiplikator, wobei jeweils die beiden Speicher eines Paares mit ihren Stufen durch parallele Leitungen verbunden sind, die wahlweise eine oder mehr Stellenverschiebungen einführen können.
12. Multiplikationsvorrichtung nach Anspruch 11, dadurch gekennzeichnet, daß ein paralleles Addierwerk (22) dem Speicherpaar (Rl, R2) zugeordnet ist, welches der Teilproduktensumme entspricht, so daß dieser Summe erforderlichenfalls die in einem besonderen Speicher (R 3) enthaltene Multiplikandenzahl zugezählt und die sich ergebende Summe in den einen (R2) der Speicher des Paares mit einer Verschiebung um eine oder mehr Stellen übergeführt werden kann.
13. Multiplikationsvorrichtung nach Anspruch 12, dadurch gekennzeichnet, daß beide Speicher (Rl, R2) des zu der Teilproduktensumme gehörigen Paares in ihren Stufen außerdem durch zwei Gruppen paralleler Leitungen verbunden sind, von denen die eine für die erwähnte direkte (additive) Rückführung und die andere (21) für die inverse (subtraktive) Rückführung der Teilproduktensumme sorgt.
14. Multiplikationsvorrichtung nach Anspruch 11 bis 13, dadurch gekennzeichnet, daß wenigstens einem der Speicher (R 4, R S) des zum Multiplikator gehörigen Paares ein Logiknetz (Dl, D 2) zugeordnet ist, welches die Gruppe der Ziffern mit dem niedrigsten Stellenwert erfaßt und eines oder mehr Steuersignale für die Steuerung der Überführung zwischen den Speichern abgibt, die in der nächsten Stufe der Multiplikation ausgeführt werden soll.
15. Multiplikationsvorrichtung zur Ausführung des Verfahrens nach Anspruch 14, gekennzeichnet durch ein binäres Element (34), welches einen Zustand entsprechend dem Modus 0 oder einen Zustand entsprechend dem Modus 1 annehmen kann und von einem Logiknetz gesteuert wird, welches eine Gruppe von Ziffern mit dem niedrigsten Stellenwert erfaßt, die in einem (R 5) der Speicher des Paares enthalten sind, welches dem Multiplikator zugeordnet ist, wobei die Wirkung des Logiknetzes (D 1, D 2) beeinflußt wird, welches den Übergang entsprechend dem Zustand des binären Elementes (34) steuert.
In Betracht gezogene Druckschriften:
»Arithmetic Operations in Digital Computers«, D. van Nostrand Comp., Inc., New York, 1955, S. 164/165.
Hierzu 1 Blatt Zeichnungen
© 209 520/234 3.62
DEB58225A 1959-06-15 1960-06-14 Verfahren und Vorrichtung zur Multiplikation Pending DE1126163B (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US820426A US3116411A (en) 1959-06-15 1959-06-15 Binary multiplication system utilizing a zero mode and a one mode

Publications (1)

Publication Number Publication Date
DE1126163B true DE1126163B (de) 1962-03-22

Family

ID=25230717

Family Applications (1)

Application Number Title Priority Date Filing Date
DEB58225A Pending DE1126163B (de) 1959-06-15 1960-06-14 Verfahren und Vorrichtung zur Multiplikation

Country Status (3)

Country Link
US (1) US3116411A (de)
DE (1) DE1126163B (de)
GB (1) GB898806A (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3237000A (en) * 1961-10-23 1966-02-22 North American Aviation Inc Multiplication apparatus
US3278731A (en) * 1963-12-18 1966-10-11 Rca Corp Multiplier having adder and complementer controlled by multiplier digit comparator
US3500026A (en) * 1965-09-10 1970-03-10 Vyzk Ustav Matemat Stroju Multiplication apparatus utilizing either a positive or a negative multiplier wherein form conversion at each interface of the multiplying unit is unnecessary
US3489888A (en) * 1966-06-29 1970-01-13 Electronic Associates Floating point look-ahead binary multiplication system utilizing two's complement notation for representing negative numbers
EP0197122B1 (de) * 1984-10-16 1992-08-12 The Commonwealth Of Australia Zellularer gleitkommamultiplizierer mit seriellem fliessbandbetrieb
FR2820851B1 (fr) * 2001-02-12 2003-05-30 Gemplus Card Int Methode pour multiplier deux nombres entiers
GB2411974C (en) * 2003-12-09 2009-09-23 Advanced Risc Mach Ltd Data shift operations

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB707371A (en) * 1949-01-07 1954-04-14 Elliott Brothers London Ltd Improvements in or relating to calculating machines
NL198494A (de) * 1954-07-01
US3069085A (en) * 1958-04-15 1962-12-18 Ibm Binary digital multiplier

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
None *

Also Published As

Publication number Publication date
US3116411A (en) 1963-12-31
GB898806A (en) 1962-06-14

Similar Documents

Publication Publication Date Title
DE19758079A1 (de) Verfahren und Vorrichtung zur Galoisfeld-Multiplikation
DE1236834B (de) Rechengeraet
DE1126163B (de) Verfahren und Vorrichtung zur Multiplikation
DE3447729A1 (de) Verfahren und vorrichtung zur dezimal-multiplikation
DE2423351A1 (de) Verfahren und vorrichtung zur aufzeichnung von sich nicht gleichmaessig aendernden daten in echtzeit mit packung der daten waehrend der perioden verhaeltnismaessig langsamer aenderung
DE1499174B1 (de) Dividiervorrichtung fuer Digitalrechner
DE1078353B (de) Verfahren und Vorrichtung zum Rechnen und zur numerischen Integration
DE3447634A1 (de) Dividiervorrichtung
DE3440680A1 (de) Verfahren und vorrichtung zur dezimaldivision
DE1250489B (de) I Schaltungsanordnung zur Einspei cherung von Leerstellen-Kennworten in einen assoziativen Speicher
DE1222290B (de) Binaere Recheneinrichtung zur Bildung und Akkumulation von Produkten
DE1115483B (de) Vorrichtung zum Abfragen eines Ziffernspeichers
DE2601379C3 (de) Schaltungsanordnung zum Umwandeln virtueller Adressen in reelle Adressen
DE3302885A1 (de) Verfahren und vorrichtung zur multiplikation
DE2142636C3 (de) Rechenwerk für die Durchführung digitaler Multiplikationen
DE1094490B (de) Verfahren und Anordnung zur Umwandlung von Binaerzahlen in Dezimalzahlen und umgekehrt
DE1125685B (de) Rechenmaschine
DE1549461C3 (de)
DE1181459B (de) Multiplikationsschaltung fuer elektronische Zifferrechenmaschinen
DE1095009B (de) Elektronische Multiplikations- und Divisionsmaschine
DE1090885B (de) Parallel arbeitende, synchrone, elektrische, binaerrechnende Zahlenrechenmaschine, welche die Operation x+yz selbsttaetig auszufuehren vermag
DE2140858C3 (de) Paritätsbit- Vorhersage schaltung für eine Stellenverschiebeeinrichtung
DE1962676A1 (de) Linearisierung eines digitalen Leistungsverstaerkers mit Phasensteuerung
DE1549582B1 (de) Anordnung zur bestimmung der niedrigstwertigen bit position
DE2262751A1 (de) Dynamisches sichtgeraet, z.b. fuer elektronische tischrechner