DE1222290B - Binaere Recheneinrichtung zur Bildung und Akkumulation von Produkten - Google Patents
Binaere Recheneinrichtung zur Bildung und Akkumulation von ProduktenInfo
- Publication number
- DE1222290B DE1222290B DEJ25090A DEJ0025090A DE1222290B DE 1222290 B DE1222290 B DE 1222290B DE J25090 A DEJ25090 A DE J25090A DE J0025090 A DEJ0025090 A DE J0025090A DE 1222290 B DE1222290 B DE 1222290B
- Authority
- DE
- Germany
- Prior art keywords
- register
- accumulator
- product
- adder
- sign
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/5443—Sum of products
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Description
Int. Cl.:
DEUTSCHES
PATENTAMT
G06f
Deutsche Kl.: 42 m -14
Nummer: 1222 290AuL? <
Aktenzeichen: J 25090IX c/42 m
Anmeldetag: 9. Januar 1964
Auslegetag: 4. August 1966
Die Erfindung bezieht sich auf eine binäre Recheneinrichtung zur Bildung und Akkumulation von Produkten,
deren Stellenzahl zumindest annähernd doppelt so groß ist als die Stellenzahl der einzelnen Faktoren.
Bestimmte Rechenoperationen, z. B. Matrizenrechnungen, Differentialgleichungen, Vektoranalysis und
die Erzeugung von Elementarfunktionen, erfordern die Akkumulation einer Vielzahl von Produkten nach
der Formel
A1-B1 +A2-B2... An-Bn,
worin die Genauigkeit der Produkte doppelt so groß ist als die Genauigkeit der einzelnen Operanden A
und B. Bekannte Einrichtungen zur Lösung derartiger Rechnungen verwenden entweder umfangreiche Programmroutinen
oder Addierwerke mit doppelter Stellenzahl. Die erstere Lösung ist zeitraubend, da
sie zahlreiche Instruktionen für die Erfassung der Daten, die in einfacher oder doppelter Genauigkeit
vorliegen, benötigt. Obwohl es an sich bekannt ist, zur Bildung und Speicherung von Produktensummen
Akkumulatorregister zu verwenden, denen Teilprodukte oder vollständige Produkte fortlaufend additiv
zugeführt werden, ist es beim Rechnen mit doppelter Genauigkeit durch die begrenzte Akkumulatorstellenzahl
notwendig, eine Produktbildung in zwei Abschnitten auszuführen, um durch Zwischenspeicherung
des Akkumulatorinhaltes Platz für den höherstelligen Teil der Produktensumme zu schaffen.
Nachdem auch der zweite Abschnitt der Produktbildung abgeschlossen ist, muß der höherstellige Teil
des vorläufigen Endproduktes abgespeichert und durch den niedrigstelligen Teil dieses Produktes ersetzt
werden, um die erste Phase der nächsten Produktbildung beginnen zu können. In ähnlicher Weise
ist auch die Bildung und Akkumulation der übrigen Produkte vorzunehmen. Ein weiterer Nachteil dieser
Lösung ist die Benötigung eines verhältnismäßig großen Speicherraumes für die Zwischenspeicherung
der in doppelter Genauigkeit vorliegenden Resultate.
Es ist eine Recheneinrichtung vorgeschlagen worden, die ein gemeinsames Schieberegister für Produkt
und Multiplikator vorsieht. Mit jeder Teilmultiplikation werden das Produkt und der Multiplikator um
eine Stelle nach rechts verschoben, wobei der Multiplikator verlorengeht und das Produkt die frei werdenden
Registerstellen einnehmen kann. Bei einer solchen Einrichtung ist der gemeinsame Produkt-Multiplikatorspeicher
nach der Bildung des Produktes belegt und kann zur Einstellung eines neuen Multiplikators nicht benutzt werden. Es ist daher zwi-Binäre
Recheneinrichtung zur Bildung und
Akkumulation von Produkten
Akkumulation von Produkten
Anmelder:
International Business Machines Corporation,
Armonk, N. Y. (V. St. A.)
Vertreter:
Dipl.-Ing. H. E. Böhmer, Patentanwalt,
Böblingen, Sindelfinger Str. 49
Als Erfinder benannt:
Lawrence Wendell Aiken, Mount Marion, N. Y.; Arthur Schiff, Lake Katrine, N. Y. (V. St. A.)
Beanspruchte Priorität:
V. St. v. Amerika vom 10. Januar 1963 (250 703)
sehen jeweils zwei Produktbildungen eine separate Additionsoperation mit anschließender Resultatabspeicherung
notwendig.
Die andere Lösungsmöglichkeit, die die Verwendung eines Addierwerkes mit doppelter Stellenzahl
vorsieht, ist sehr kostspielig, da das Addierwerk einer derjenigen Teile einer Datenverarbeitungsehirichtung
ist, die den meisten Aufwand erfordern.
Aufgabe vorliegender Erfindung ist es, eine einfache binäre Rechenvorrichtung zur Bildung und
Akkumulation von Produkten nach dem Schema
A1-B1 +A2-B2... An-Bn
anzugeben, welche unter Vermeidung der vorausgehend genannten Nachteile mit einem geringen Aufwand
an Einrichtung und Programminstruktionen auskommt und dennoch eine hohe Arbeitsgeschwindigkeit
gestattet.
Bei einer binären Recheneinrichtung mit einem Akkumulatorspeicher und einem mit diesem verbundenen
Parallel-Addierwerk, die beide im wesentlichen die gleiche Stellenzahl wie die Faktoren aufweisen,
mit einem Multiplikandenregister, dessen Inhalt während einer Produktbildung dem Addierwerk in Abhängigkeit
von der jeweiligen Multiplikatorziffer zugeführt wird, und mit einem Multiplikatorregister, das
während der Produktbildung zur schrittweisen Auf-
609 608/331
nähme des Produktes dient, kennzeichnet sich die erfindungsgemäße Lösung im wesentlichen dadurch,
daß bei der Bildung des Produktes zweier Faktoren An, Bn die Multiplikandenziffern durch das Addierwerk
parallel zu der im Akkumulatorspeicher enthaltenen Summe der Produkte
A1-B1, A2-B2... An_t-Bn^
addiert werden und daß nach Beendigung einer derartigen kombinierten Produktbildung/Produktakkumulation
durch eine Übertragungseinrichtung der im Akkumulatorspeicher enthaltene werthöhere Ziffernstellenteil
der Produktensumme durch den wertniedrigeren Ziffernstellenteil aus dem Multiplikatorregister
ersetzt und in ein zusätzliches Register einfacher Stellenzahl (Fäktörenstellenzahl) übertragen wird,
von wo er während der folgenden kombinierten Produktbildung/Produktakkumulation
stellenweise und in ansteigender Stellenfolge jeweils gemeinsam mit
dem Akkumulatorinhalt dem Addierwerk zugeführt wird. .
Die Vorteile der erfindungsgemäßen Recheneinrichtung bestehen einerseits in dem geringen Einrichtungsaufwand,
der gegenüber dem Aufwand eines entsprechenden Rechenwerkes doppelter Genauigkeit
fast um die Hälfte kleiner ist, und zum anderen in einem wesentlich geringeren Aufwand an Programmbefehlen
und in einer Verkürzung der Rechenzeiten. Diese Vorteile skid in erster Linie auf die mehrfache
Ausnutzung der Akkumulatorspeicherstellen sowie auf· die kombinierte Produktbildung/Produktakkumulation
zurückzuführen. Es wird dadurch die Anzahl der bei der programmierten Bildung und Akkumulation
von Produkten doppelter Genauigkeit vom Programm zu steuernden Übertragungs- und Rechenoperationen
um ein Vielfaches reduziert.
Die sich hieraus ergebende Einsparung an Programmzeit kann noch dadurch vergrößert werden,
daß zur Ausführung der kombinierten Produktbildung/Produktakkumulation
ein sehr schnelles Addierwerk Anwendung findet. Gemäß einem weiteren vorteilhaften
Merkmal der Erfindung ist daher das Addierwerk als Addierwerk mit separater Übertragsverarbeitung
ausgebildet, das drei verschiedene Werteingänge aufweist, von denen der eine zur Zuführung
des bis dahin errechneten Akkumulatorwertes mit dem Akkumulatorspeicher und der niedrigsten
Ziffernstelle des zusätzlichen Registers, der zweite mit dem Multiplikandenregister und der dritte mit einem
die Überträge des Addierwerkes speichernden Übertragsspeicher verbunden ist, wobei eine Steuereinrichtung
dazu dient, bei Auftreten einer Multiplikator-Null dem zweiten Eingang statt des Multiplikanden
Nullen zuzuführen. Es hat sich hierbei auch als vorteilhaft erwiesen, als Übertragsspeicher ein Eingangsregister zu verwenden, das wahlweise mit dem Multiplikanden-
oder Multiplikatorregister zur Wertübertragung koppelbar ist.
Ein weiteres vorteilhaftes Merkmal der Erfindung besteht darin, daß das zusätzliche Register als
Schieberegister ausgebildet ist, dessen Ausgang über die höchste Stelle des Addierwerkes mit der höchsten
Ziffernspeicherstelle des Akkumulatorspeichers verbunden ist, daß jede der Akkumulatorspeicherstellen
jeweils über die zugeordnete Addierwerkspeicherstelle mit der nächstniedrigen Akkumulatorspeicherstelle
verbunden ist und daß .die niedrigste Akkumulatorspeicherstelle
über die niedrigste Addierwerkstelle mit der höchsten Ziffernspeicherstelle des Multiplikatorregisters
verbunden ist.
Nach einem weiteren vorteilhaften Merkmal der Erfindung ist eine Übertragungseinrichtung vorgesehen,
die dem Addierwerk einen Akkumulatorwert (Produktensumme) und unter Steuerung einer der
Faktoren den anderen der Faktoren oder statt dessen Nullen zugleich zuführt, so daß mit einer Produktbildung
gleichzeitig eine Akkumulation erfolgt.
Ein vorteilhaftes Merkmal vorliegender Erfindung wird auch in der Anordnung einer bistabilen Vorzeichensteuerstufe
gesehen, die die Operanden auf negative Vorzeichen prüft und gegebenenfalls komplementiert
und die am Ende der Vorzeichenprüfung das Produktvorzeichen gespeichert enthält, und, sofern
dieses negativ ist, eine Komplementierung des Inhaltes des zusätzlichen Registers und des Akkumulatorspeichers
einleitet sowie nach Beendigung einer kombinierten Produktbildung/Produktakkumulation
bei Ungleichheit ihres Speicherzustandes mit dem Speicherzustand der Vorzeichenstelle des Resultates
eine Einer-Korrektur-Addition in der niedrigsten Resultatstelle auslöst.
Weitere vorteilhafte Merkmale der Erfindung sind in den Ansprüchen angegeben. In Verbindung mit
einem nachfolgend an Hand von Zeichnungen erläuterten Ausführungsbeispiel wird die Erfindung beschrieben.
Es zeigt
■ F i g. 1 ein vereinfachtes Blockschaltbild einer Multipliziereinrichtung nach der Erfindung,
F i g. 2 bis 10 ein ausführliches Blockschaltbild der Anordnung nach F i g. 1 und
Fig. 11 die Zusammengehörigkeit der Fig.2 bis 1.0.
Die dargestellte MultipHziereinrichtung wird vorerst
allgemein an Hand der F i g. 1 erläutert. Der Multiplikator befindet sich am Anfang einer Rechnung
in einem .B-Register 21 und der Multiplikand in einem C-Register 23. Die Eingabe dieser Werte
erfolgt durch konventionelle Übertragungsmittel. Das Produkt wird in einem Akkumulator 25 und im B-Register
21 gespeichert. Es wird ein Addierer 27 mit getrennter Übertragsverarbeitung zur Erzeugung
von Teilsummen von drei Variablen verwendet, wobei die dritte Variable die Überträge sind, die durch
den Addierer 27 für jede Teilproduktiteration erzeugt werden. Ein jeder solcher Übertrag wird im ^4-Register
29 gespeichert. Obgleich beim vorliegenden Ausführungsbeispiel eine getrennte Übertragsverarbeitung
Verwendung findet, ist die Erfindung hierauf nicht beschränkt. Mit Rücksicht auf eine einfache Darstellung
werden von der gezeigten Ausführungsform Worte mit vier binären Bits verwendet, die sich aus
einem Zeichenbit und drei Wertbits zusammensetzten. Es ist jedoch klar, daß die Einrichtung leicht so erweitert
werden kann, daß erheblich größere Wortlängen verarbeitbar sind. Die Einrichtung nach der
Erfindung kann verwendet werden zur Erzeugung eines akkumulativen Produktes doppelter Genauigkeit
von zwei oder mehr Variablen unter Verwendung eines Addierwerkes mit einfacher Genauigkeit. In
dem Beispiel, das zur Erläuterung der Einrichtung verwendet wird, werden Produkte doppelter Genauigkeit
verwendet, die aus dem Produkt zweier Zahlen einfacher Genauigkeit unter getrennter Übertragsverarbeitung
erhalten werden. Ein übertragsverarbeitendes Addierwerk, wie der Volladdierer 26, wird ver-
5 6
wendet zur letzten Summenbildung, wie später be- Unter Bezugnahme auf die F ig. 2 bis 10 wird
schrieben wird. angenommen, daß die A-, B-, C-Register und das
Alle Register enthalten ein Zeichenbit und Daten- Akkumulatorspeicherregister sowie der Akkumulator
bits, wobei das Zeichenbit 0 positive Zahlen und das geleert worden sind. Zu Beginn einer Operation wird
Zeichenbit 1 negative Zahlen kennzeichnet. Die 5 der Multiplikand aus einem nicht gezeigten Speicher
Zeichenbits werden kontrolliert, und negative Zahlen in ein .4-Register 29 eingesetzt durch Übertragung
werden in positive Zahlen einschließlich des Zeichen- auf Leitungen 21, 43, 45 und 47. Wie vorausgehend
bits vor einer Multiplikation durch Komplementbil- angegeben, dient das A -Register 29 als gemeinsamer
dung umgewandelt. Die Anzeige des negativen Zei- Eingangsverteiler vom Speicher. Registerstufen 29 α
chens wird gespeichert in einem Zeichen-Steuer-Flip- io bis 29 d bereiten zugeordnete Torschaltungen 51 bis
Flop zur nachfolgenden Veränderung des Vorzeichens 58 vor, wobei jede Stufe mit einem Paar Torschaleines
Produktes. Das ^[-Register 29 erfüllt eine Dop- tungen verbunden ist. Ein Signal auf Leitung 61
pelfunktion; es dient als gemeinsames Verteilungs- (F i g. 2) tastet die Torschaltungen 52, 54, 56 und 58
Zentrum für ankommende Daten und außerdem als ab und führt zur Übertragung entsprechender Aus-Übertragungsregister
bei der separaten Übertragungs- 15 gangssignale über Leitungen 62, 64, 66 und 68 und
verarbeitung. Die drei Datenbits des Multiplikanden zugeordnete ODER-Schaltungen zu den Eingängen
im C-Register 23 werden gleichzeitig geprüft, wenn der Flip-Flops 23 α bis 23 d des C-Registers, so daß
ihr Wert in die entsprechende Positionen des Addie- der Multiplikand zum C-Register übertragen wird und
rers 27 über ein Kabel 28 eingegeben wird. Wie später in diesem gespeichert bleibt. Die Vorzeichenstelle des
noch ausführlich erläutert wird, verbindet eine Lei- 20 C-Register 23, das Flip-Flop 23 α, wird durch einen
tung 22 den Eins-Ausgang der niedrigsten Stelle des Impuls auf Leitung 71 geprüft, um zu bestimmen, ob
B-Registers 21 mit dem C-Register 23. Der Multipli- die Zahl im C-Register positiv oder negativ ist. Da,
kator im B-Register 21 wird geprüft auf seinen Bit- wie vorausgehend angeführt, von der dargestellten
inhalt, beginnend mit der niedrigsten Bitstelle. Wenn Einrichtung nur positive Zahlen multipliziert werden,
immer dieses Bit eine Eins ist, wird der Inhalt des 25 ist es notwendig, etwaige negative Zahlen vor ihrer
C-Registers 23, des .,4-Registers 29 und des Akku- Multiplikation zu komplementieren. Da negative
mulators 25 im Addierer 27 addiert, und wenn immer Werte durch ein Eins-Vorzeichenbit angezeigt werdas
Bit eine Null ist, wird nur die entsprechende Bit- den, was in vorliegendem Fall einen negativen Multistelle
des ^4-Registers und des Akkumulators im plikanden bedeutet, wird der Ausgang vom Flip-Flop
Addierer 27 addiert, während eine Null für den 30 23 α das Tor 73 vorbereiten, welches durch das Sidritten
Eingang simuliert wird. Unabhängig davon, gnal auf Leitung 71 abgetastet wird. Der resultierende
ob die niedrigste Bitstelle des B-Registers eine Eins Ausgang vom Tor 73 wird daraufhin über die Lei-
oder eine Null ist, wird der Multiplikator im B-Regi- tung 75, die ODER-Schaltung 77 und die Leitung 79
ster 21 um eine Stelle nach rechts für jede Iteration zur Komplementierung aller Stuf en, einschließlich der
verschoben. Der Verschiebimpuls dient gleichzeitig 35 Vorzeichenstelle, des C-Registers 23 benutzt. Weiterzur
Prüfung des Zustandes des Bits der niedrigsten hin wird das Ausgangssignal vom Tor 73 auf Leitung
Wertstelle im B-Register. Die Operation, durch 75 zur Komplementierung des Vorzeichen-Steuerweiche der Wert der durch den Inhalt des C-Regi- Flip-Flops 81 in den Eins-Zustand verwendet, dessen
sters dargestellten dritten Zahl als eine Serie von Ausgangssignale daraufhin die Torschaltungen 83
Nullen simuliert wird, ist notwendig, da drei Werte 40 und 85 vorbereiten. Zur gleichen Zeit in der
für eine Operation des Addierers 27 benötigt werden. die Vorzeichenstelle des C-Registers 23 geprüft
In der Übertragung vom C-Register 23 zum Addierer und wenn nötig verändert wird, wird das
27 sowie in der Simulierung im C-Register, wenn die Λ-Register 29 geleert durch Anlegen eines Signals
niedrigste Stelle des B-Registers eine Null enthält, auf Leitung 87. Als nächstes wird der Multiwird
das Vorzeichenbit im C-Register nicht zum Ad- 45 plikator vom Speicher durch das A -Register 29
dierer 27 übertragen, da es als Null bekannt ist. Viel- über Leitungen 41, 43, 45 und 47 übertragen. Der
mehr wird das Vorzeichenbit von der niedrigsten Ausgang vom .4-Register bereitet die zugeord-Stelle
des Akkumulator-Speicherregisters 21 über das neten Paare der Tore 51 bis 59, wie vorausgehend
Kabel 32 an den Addierer 27 geliefert. beschrieben, vor.
Im detaillierten Blockschaltbild der F i g. 2 bis 10 50 Die Tore 51, 53, 55 und 57, vorbereitet durch die
werden folgende Darstellungen verwendet: entsprechenden Stufen 29 a bis 29d des Registers 29,
Eine herkömmliche Pfeilspitze dient zur Angabe werden gleichzeitig abgetastet durch ein Signal auf
einer Schaltungsverbindung, die durch Impulssignale Leitung 90, um den Inhalt des .4-Registers 29 über
erregt wird und bei der sowohl die Richtung der Im- Leitungen 91, 93, 95 und 97 zu entsprechenden
pulsbewegung als auch die Richtung der Steuerwir- 55 Stellen 21a bis 21 d des B-Registers 21 zu bringen,
kung mit dem Pfeil übereinstimmt. Während die beschriebene Operation geleerte Regi-
Eine rombusförmige Pfeilspitze zeigt hingegen ster und eine Übertragung über eine einzelne Leitung
eine Schaltungsverbindung an, die durch ein Gleich- pro Bit voraussetzt, ist es einleuchend, daß bei
Strompotential erregt wird. Die Eingangs- und Aus- einer Übertragung über zwei Leitungen pro Bit (eine
gangsleitungen der Blocksymbole sind mit den Seiten 60 Leitung für den Zustand 1 und eine zweite Leitung
eines Blockes verbunden, die zum Zwecke einer für den Zustand 0) auf die Notwendigkeit einer Leeleichten Darstellung am bequemsten zugänglich sind. rung der Register vor einer Übertragung verzichtet
Eine Leitung, die zu einer Ecke eines Blocksymbols werden kann. Die Vorzeichenstelle des Multiplikators
führt und dieses an einer gegenüberliegenden Ecke im B-Register 21 wird nun geprüft, um zu bestimmen,
verläßt, zeigt an, daß die Impulse oder Gleichstrom- 65 ob sie positiv oder negativ ist. Wie beim C-Register
Potentiale, die an diesem Eingang anliegen, zugleich erfolgt bei Anzeige einer negativen Zahl über den
zu weiteren Schaltungen geführt werden, wie es die Ausgang auf Leitung 101 eine Vorbereitung des Tors
Ausdehnung der jeweiligen Linie zeigt. 103, welches daraufhin durch ein Signal auf Leitung
7 8
105 abgetastet wird. Das Ausgangssignal vom Tor In der ersten Multiplikationsoperation wird der
103 auf Leitung 107 wird über ODER-Schaltung 109 Eingang Null sein, aber der Inhalt der niedrigen
und Leitung 111 sowie lila bis 111 d zur Komple- Wertstelle des Akkumulatorspeicherregisters ist ermentiemng
aller Stuf en, einschließlich der Vorzeichen- forderlich für die nachfolgenden Produkte doppelter
stufe, des B-Registers verwendet. Das Ausgangssignal 5 Genauigkeit und für deren Akkumulation. Das Akkuder
Torschaltung 103 auf Leitung 107 wird ferner mulatorspeicherregister 31 ist mit dem Addierer 27
zur Komplementierung des Vorzeichen-Steuer-Flip- in der Weise verbunden, um eine Eingabe der Werte
Flops 81 verwendet, der daraufhin Ausgangstore vor- des Akkumulatorspeicherregisters in die Addition zu
bereitet, deren Funktion noch zu beschreiben ist. Zu- gestatten und somit eine akkumulative Summe dopgleich
mit der Prüfung und Veränderung der Vor- io pelter Genauigkeit zu erhalten, wie noch erläutert
Zeichenposition des B-Registers wird das /!-Register werden wird.
29 geleert durch ein Signal auf Leitung 87. Mit dem Wenn die niedrigste Stelle 21 d des B-Registers 21
nun im B-Register befindlichen Multiplikator und im Null-Zustand ist, wird der resultierende Ausgang
den im C-Register befindlichen Multiplikanden wird vom Tor 35 auf Leitung 161 durch die ODER-Schal-
nun die Operation zur Ableitung des Anf angsproduk- 15 tungen 163,165 und 167 geführt, um dienunvoraus-
tes A - B erläutert. gehend erwähnte Null-Simulierung des C-Registers
Ein Signal auf Leitung 115 tastet die Tore 121 bis zu bewirken. Das Ausgangssignal vom Tor 35 gelangt
126, 33 und 35 ab, die mit den entsprechenden Eins- des weiteren durch den vorausgehend beschriebenen
und Null-Ausgängen der einzelnen Stufen des B-Re- Pfad der ODER-Schaltung 139 und der Leitung 151,
gisters 21 verbunden sind. Die Ausgangssignale der 20 um den Inhalt der niedrigsten Stelle 31 d des Akku-Tore
121 bis 126 sind mit entsprechenden Eingängen mulatorspeicherregisters in die höchste Stelle des
der benachbarten Stufen verbunden, so daß jedes Si- Addierers 27 einzugeben. Das Akkumulatorspeichergnal
auf der Leitung 115 eine einzelne Stellenverschie- register wird um eine Stelle nach rechts verschoben
bung nach rechts im B-Register erzeugt. Zum Bei- nach jeder Multiplikationswiederholung in einer
spiel führt der Ausgang des Tores 121, das mit dem 25 Weise, wie sie in Verbindung mit dem B-Register erAusgang
der Stufe 21 α verbunden ist, die ODER- läutert wurde, um die Eingabe aufeinanderfolgender
Schaltung 133 zum Eins-Eingang des Flip-Flops 21 b, Ziffern in dem Halbaddierer sicherzustellen,
während der Ausgang des Tores 122, das mit dem Die Operation des Addierers 27 wird nun im Detail Null-Ausgang der Stufe 21a verbunden ist, durch die beschrieben, wobei auf die Fi g. 2 und 3 Bezug ge-ODER-Schaltung 135 zum Null-Eingang des Flip- 30 nommen wird. Da die Stufen des Addierers 27 und Flops 21 b führt. ihre Operation identisch sind, genügt eine detaillierte
während der Ausgang des Tores 122, das mit dem Die Operation des Addierers 27 wird nun im Detail Null-Ausgang der Stufe 21a verbunden ist, durch die beschrieben, wobei auf die Fi g. 2 und 3 Bezug ge-ODER-Schaltung 135 zum Null-Eingang des Flip- 30 nommen wird. Da die Stufen des Addierers 27 und Flops 21 b führt. ihre Operation identisch sind, genügt eine detaillierte
Torschaltungen 33 und 35, die mit den entspre- Beschreibung von einer Stufe. Seine Funktion ist es,
chenden Ein- und Null-Ausgängen des Flip-Flops eine Summe Modulo 2 des Inhaltes der entsprechen-21
d, der niedrigsten Wertstelle des B-Registers 21, den Bitstellen des Adenten (Multiplikand), gespeichert
verbunden sind, werden in gleicher Weise abgetastet 35 im C-Register 23, des Augenten (Partialprodukt), gedurch
Verschiebeimpulse auf der Leitung 115. Wenn speichert im Akkumulator 25, und der Überträge, gedie
niedrigststellige Stufe 21 d eine Eins enthält, so speichert im ^4-Register 29 zu bilden. Bei Betrachwird
der Inhalt des C-Registers 23, der des ^4-Regi- tung der Addiererstufe für die Bitstelle 1 wird das
stefs 29 und der des Akkumulators 25 dem Addierer Multiplikand-Eingangssignal vom C-Register 23 von
27 (F i g. 1) zugeführt; wenn die niedrigste Stelle eine 40 den Toren 146 oder 145 über Leitungen 171 oder
Null ist, so wird der Inhalt des ^[-Registers 29 und 173 zur Abtastung der Tore 175 bis 177 oder 181
der des Akkumulators 25 dem Addierer 27 zugeführt, bis 183 verwendet. Diese Tore sind vorbereitet durch
während eine Serie von Nullen verwendet wird, um das Ausgangssignal der UND-Schaltung 175, der
den dritten Eingang, der normalerweise durch das exklusiven ODER-Schaltung 187 und der UND-C-Register
23 geliefert wird, zu simulieren. Für den 45 Schaltung 189. Der erste Eingang der UND-Schaltung
Ausgang der Betrachtung wird angenommen, daß die 185 wird über eine Leitung 185 von dem Eins-Aus-Stufe
21 d sich im Eins-Zustand befindet zur Anzeige gang der entsprechenden Stufe des Akkumulators 25
dafür, daß der Inhalt des C-Registers 23 (F i g. 1) in geliefert, welche das entsprechende Partialproduktbit
die Addition eingeschlossen wird. Der resultierende enthält, während der zweite Eingang der UND-Ausgang
des Tores 33 auf Leitung 137 bei Abtastung 50 Schaltung 185 vom Eins-Ausgang der entsprechenden
desselben wird zur Abtastung von Toren 141 bis 146 Stufe des .<4-Registers 29 über die Leitung 197 erhalbenutzt,
die durch die Ausgänge der drei niedrigsten ten wird. Diese Eingangsleitung 197 ist auch zur
Stufen des C-Registers vorbereitet sind, um den exklusiven ODER-Schaltung 187 geführt. Ein Aus-Inhalt
dieser C-Registerstuf en in den Addierer 27 zu gang vom UND-Kreis 185 auf Leitung 191 wird daübertragen.
Das Ausgangssignal auf Leitung 137 ge- 55 her den Eins-Eins-Zustand der entsprechenden Stufe
langt außerdem durch die ODER-Schaltung 134 und des ^-Registers und des Akkumulators anzeigen. Der
die Leitung 151 zu den UND-Schaltungen 153 und erste Eingang der logischen UND-Schaltung 189 wird
155, die mit entsprechenden Eins- und Null-Ausgän- vom Null-Ausgang der entsprechenden Stufe des
gen der niedrigsten Wertstelle 31 d des Akkumulator- Akkumulators 25 über eine Leitung 201 dargestellt.
Speicherregisters 31 verbunden sind. Da das Akku- 60 Diese Eingangsleitung ist ferner mit der exklusiven
mulatorspeicherregister vorausgehend geleert wurde ODER-Schaltung 187 verbunden. Der zweite Eindurch
ein Signal auf der Leitung 157, befindet sich gang der UND-Schaltung 189, der auch mit der exkludie
Stufe 31 d im Null-Zustand, und der resultierende siven ODER-Schaltung 187 verbunden ist, wird von
Ausgang vom Tor 155 auf Leitung 159 überträgt dem Null-Ausgang der entsprechenden Stufe 29 &
effektiv den Wert Null in die Vorzeichenposition des 65 des ./4-Registers über eine Leitung 203 erhalten, so
Addierers 27," an Stelle der Verwendung des Inhaltes daß ein Ausgangssignal der UND-Schaltung 189 die
der höchsten Wertstelle (Vorzeichenstelle) des C-Re- Null-Null-Bedingung der entsprechenden Stufen des
gisters 23. , Akkumulators und des ^-Registers anzeigt. Sowie der
9 10
Eins- als auch der Null-Ausgang der entsprechenden hängig vom Zustand der Stufe 23 b des C-Registers,
Akkumulator- und A -Registerstufen sind als Ein- während die Summe dem Inhalt dieser Stufe entgänge
mit der exklusiven ODER-Schaltung 187 ver- spricht. Befindet sich die C-Registerstufe 23 & im
bunden, so daß ein Ausgang der exklusiven ODER- Eins-Zustand, so hat das resultierende Ausgangsschaltung
187 entweder den Null-Eins- oder den 5 signal aus dem Tor 146 auf Leitung 171 die oben be-Eins-Null-Zustand
der entsprechenden Akkumulator- schriebene Funktion und bringt die Akkumulatorstufe
und A -Register stuf en definiert. Da nur eine der ge- 25 c in den Eins-Zustand sowie die Stufe 29 & des
nannten Bedingungen existieren kann, wird deutlich, ^4-Registers in den Null-Zustand. Steht hingegen die
daß ein und nur ein Satz der Tore 175,181; 176,182; C-Registerstufe 23 & auf Null, so stellt der resultie-177,
183 durch das Ausgangssignal von den UND- io rende Ausgang, wie oben beschrieben, die Akku-Schaltungen
185, 189 und der exklusiven ODER- mulatorstelle 25 c und die A -Registerstufe 29 b in den
Schaltung 187 vorbereitet werden kann. Zur Klar- Null-Zustand, zur Anzeige einer Summe Null und
stellung der Operation des Halbaddierers wird seine eines Übertrages Null. Bei einem Null-Eins- oder
Arbeitsweise unter den vier möglichen Bedingungen Eins-Null-Zustand der A-Registerstufe 29 b und der
beschrieben. 15 Akkumulatorstufe 25 b wird ein Ausgangssignal von
Angenommen, der Eins-Eins-Zustand der Akku- der exklusiven ODER-Schaltung 187 zur Vorbereimulator-
und A-Registerstuf en 25 b und 29 b liegt vor, tung der Tore 176 und 182 erzeugt. In beiden Fällen,
so wird ein Übertrag notwendigerweise sich aus dem wenn das C-Register auf Position 23 b eine Eins entResultat
der Addition ergeben, während die End- hält, tastet der resultierende Ausgang auf Leitung 171
summe vom Zustand der dritten Variablen in der ent- 20 das Tor 176 ab und liefert einen Ausgang auf Leitung
sprechenden Stufe des C-Registers 23 abhängt. An- 245, der zu den ODER-Schaltungen 209 und 227 gegenommen,
die C-Registerstufe 23 & ist im Eins-Zu- langt. Der Ausgang der ODER-Schaltung 209 bringt
stand. Das Tor 175, das durch den Ausgang der Stufe 29 b des Α-Registers in den Eins-Zustand, wäh-UND-Schaltung
185 vorbereitet ist, wird durch ein rend das Ausgangssignal der ODER-Schaltung 227
Ausgangssignal der Torschaltung 146 abgetastet, 25 die Stufe 25 c des Akkumulators in den Null-Zustand
wenn diese ihrerseits durch ein Ausgangssignal von stellt zur Anzeige einer Summe Null. Ist der Ausgang
der B-Registerstufe 21 d (Fig. 10) über Leitung 137 des C-Registers bei Stufe 23& eine Null, so tastet der
abgetastet wird. Der Ausgang auf Leitung 202 gelangt Ausgangsimpuls auf Leitung 173 die Torschaltung
zu den ODER-Schaltungen 209 und 211. Der Aus- 182 ab, um ein Signal auf Leitung 247 an den Eingang
von der logischen ODER-Schaltung 209 wird 30 gang der ODER-Schaltungen 235 und 211 zu liefern,
dann wieder über Leitung 215 und die ODER-Schal- Der Ausgang der ODER-Schaltung 235 wird darauftung
217 zu dem Eins-Eingang der A-Registerstufe hin über die Leitung 237 und die ODER-Schaltung
29 b geführt zur Anzeige einer Übertrags-Eins inner- 239 zur Einstellung der Stufe 29 b des ^l-Registers in
halb einer Addition. Der Ausgang von der ODER- den Null-Zustand verwendet, während der Ausgang
Schaltung 211 wird über eine Leitung 219 und eine 35 der ODER-Schaltung 211, wie vorausgehend be-ODER-Schaltung
221 zu einem der Eingänge der schrieben, die Stufe 25 c des Akkumulators in den nächstniedrigen Stufe 25 c des Akkumulators geführt Eins-Zustand bringt.
zur Anzeige einer Summe Eins innerhalb der Addier- Aus der obigen Beschreibung ist ersichtlich, daß
operation. Es wurden daher in der vorausgehend be- für eine binäre Kombination von Bits des /!-Registers
schriebenen Folge eine Summe Eins und ein Über- 40 und des Akkumulators ein und nur ein Satz von
trag Eins erzeugt, womit die Summe automatisch im Toren vorbereitet wird, und das Tor des ausgewähl-
Akkumulator um eine Position nach rechts verscho- ten Paares, das mit dem Bitsatz im C-Register ver-
ben worden ist. bunden ist, wird abgetastet, um die richtige Summe
Wird zu der Eins-Eins-Bedingung des Akkumula- und den richtigen Übertrag zu erhalten. Die vier
tors und des Λ(-Registers angenommen, daß das C-Re-- 45 Stufen des Halbaddierers sind im wesentlichen idengister
in seiner Stufe 23 & eine Null enthält, so wird tisch im Aufbau und in der Wirkungsweise, mit der
das Tor 145 vorbereitet und der resultierende Aus- Ausnahme, daß der Summenausgang der niedrigsten
gang durch die ODER-Schaltung 167 und die Lei- Stelle zur Position 21 b des B-Registers anstatt zum
tung 173 zur Abtastung der Torschaltungen 181 bis Akkumulator verläuft. Die Vorzeichenposition des
183 verwendet. Da die Torschaltung 181 durch das 50 B-Registers 21 verbleibt im Null-Zustand durch die
Ausgangssignal der UND-Schaltung 185 vorbereitet iterative Multiplikation. Am Ende des Multiplikaist,
gelangt das resultierende Ausgangssignal auf Lei- tionsprozesses wird die Vorzeichenstelle mit dem im
tung 225 zu den ODER-Schaltungen 209 und 227. Akkumulator auf Stelle 25 a gespeicherten Vorzei-Das
Ausgangssignal von ODER-Schaltung 209 zeigt, chen des gesamten Wortes übereinstimmen. Der erwie
vorausgehend beschrieben, einen Übertrag an. 55 läuterte Vorgang wird wiederholt für jedes Multi-Das
Ausgangssignal von der ODER-Schaltung 227 plikatorbit, bis das ganze Wort multipliziert ist.
wird über Leitung 229 und die ODER-Schaltung 231 Vor der Übertragung des Produktes doppelter Gezum Null-Eingang der Akkumulatorstufe 25 c ge- nauigkeit vom Akkumulator-B-Register zum Akkuleitet, wodurch diese Stufe in den Null-Zustand ge- mulatorspeicherakkumulator wird ein Signal auf Leibracht wird und eine Summe von Null anzeigt. Es 60 tung 251 (F i g. 6) gegeben, das direkt durch die wird daher eine Summe Null und ein Übertrag Eins ODER-Schaltung 393 (Fig. 7) und Leitung 395 zum in der vorausgehend erläuterten Additionsfolge er- Volladdierer gelangt, um die Überträge im ^4-Register zeugt, und die Summe wird automatisch um eine zum endgültigen Teilprodukt im Akkumulator zu Position nach rechts im Akkumulator verschoben. Es addieren. Das Vorzeichen des Produktes wird gewird nun angenommen, daß der Null-Null-Zustand 65 prüft durch das Signal von der Leitung 251, in dem im Akkumulator und im Λΐ-Register durch ein Aus- dieses über eine Verzögerungseinrichtung 253 und gangssignal der UND-Schaltung 189 angezeigt wird. Leitung 255 die Torschaltungen 257 und 259 ab-Der Übertrag wird in diesem Falle Null sein, unab- tastet. Da die Torschaltungen 257 und 259 durch die
wird über Leitung 229 und die ODER-Schaltung 231 Vor der Übertragung des Produktes doppelter Gezum Null-Eingang der Akkumulatorstufe 25 c ge- nauigkeit vom Akkumulator-B-Register zum Akkuleitet, wodurch diese Stufe in den Null-Zustand ge- mulatorspeicherakkumulator wird ein Signal auf Leibracht wird und eine Summe von Null anzeigt. Es 60 tung 251 (F i g. 6) gegeben, das direkt durch die wird daher eine Summe Null und ein Übertrag Eins ODER-Schaltung 393 (Fig. 7) und Leitung 395 zum in der vorausgehend erläuterten Additionsfolge er- Volladdierer gelangt, um die Überträge im ^4-Register zeugt, und die Summe wird automatisch um eine zum endgültigen Teilprodukt im Akkumulator zu Position nach rechts im Akkumulator verschoben. Es addieren. Das Vorzeichen des Produktes wird gewird nun angenommen, daß der Null-Null-Zustand 65 prüft durch das Signal von der Leitung 251, in dem im Akkumulator und im Λΐ-Register durch ein Aus- dieses über eine Verzögerungseinrichtung 253 und gangssignal der UND-Schaltung 189 angezeigt wird. Leitung 255 die Torschaltungen 257 und 259 ab-Der Übertrag wird in diesem Falle Null sein, unab- tastet. Da die Torschaltungen 257 und 259 durch die
11 12
Eins- und Null-Ausgänge der Stufe 31a des Akku- Tores 317 auf Leitung 327 gelangt zum Eins-Eingang
mulatorspeichers 31 vorbereitet sind und da dieser der Stufe 31a des Akkumulatorspeicherregisters über
Speicher anfangs geleert wurde durch ein Signal auf eine ODER-Schaltung 328. In gleicherweise sind die
Leitung 157, wird ein Ausgangssignal von der Leitung Ausgangsleitungen 329, 331 und 333 mit den Eins-261
erhalten, welche mit der ODER-Schaltung 263 5 Eingängen der Stufen 31 b, 31c und 31 d des Akkuverbunden
ist zur Abtastung der Torschaltungen 83 mulatorspeicherregisters über ODER-Schaltungen
und 84, die mit den Eins- und Null-Ausgängen vom 335, 337 und 339 verbunden. Auch diese Verbin-Vorzeichen-Steuer-Flip-Flop
81 (F i g. 7) verbunden düngen wurden zum Zwecke der Klarheit nicht gesind.
Wenn das Vorzeichen des Produktes negativ ist, zeichnet, sondern nur angedeutet. In dieser Weise
befindet sich das Vorzeichen-Steuer-Flip-Flop 81 im io befindet sich nun das erste Produkt doppelter Länge
Eins-Zustand, so daß die Torschaltung 83 vorbereitet gespeichert in dem kombinierten Akkumulator und
ist. Der resultierende Ausgang von Torschaltung 83 Akkumulatorspeicher.
auf Leitung 265 bei Abtastung dieser Torschaltung Im weiteren Verlaufe der Operation wird nun das
wird zur Komplementierung aller Stufen des Akku- C-Register 23 durch ein Signal von Leitung 341 gemulators
verwendet und gelangt ferner über die Lei- 15 leert, und ebenso wird das B-Register 21 durch ein
tung266 zu allen Stufen des .B-Registers, um diese Signal von Leitung 343 geleert, und es wird der zweite
zu komplementieren. Ein Ausgangssignal von einer Multiplikand und der zweite Multiplikator eingesetzt
ODER-Schaltung 267 zeigt das Ende eines Multipli- in das C-Register 23 und das B-Register 21 entsprekationsprozesses
an und wird über eine ODER-Schal- chend der nächsten Multiplikationsoperation. Der
rung 269 zur Rückstellung des Vorzeichen-Steuer- 20 Multiplikationsprozeß wird insofern vom Voraus-Flip-Flops
in den Null-Zustand benutzt. Wenn das gehenden differenzieren, als der Akkumulator, anstatt
Vorzeichen des Produktes positiv ist, befindet sich leer zu sein, die niedrigste Stelle des ersten Produktes
der Vorzeichen-Steuer-Flip-Flop 81 im Null-Zustand, enthält. Vor der Multiplikation werden die Vorso
daß das Tor 84 vorbereitet ist, welches bei seiner zeichen des Multiplikanden und des Multiplikators
Abtastung ein Signal auf Leitung 264 abgibt zu einer 25 im C- und .B-Register geprüft in der vorausbeschrie-Leitung
273. Da keine Korrektur des Vorzeichens benen Weise, um das Vorzeichen des Produktes zu
erforderlich ist, gelangt das Ausgangssignal nur durch bestimmen. Wenn einer der Ausdrücke negativ ist,
die ODER-Schaltung 267 zur Anzeige des Endes der so wird er komplementiert, und sein Vorzeichen
Multiplikationsoperation. schaltet auch den Vorzeichen-Steuer-Flip-Flop 81 • Nach der Bestimmung des Vorzeichenproduktes 30 um. Vor dem Beginn der zweiten Multiplikationswird
der Inhalt des kombinierten Akkumulator-jB-Re- operation erscheint ein Signal auf Leitung 351 zur
gister nun zum kombinierten Akkumulatorspeicher- Abtastung der Torschaltungen 353 und 355, welche
register-Akkumulator übertragen. Die Steuerbefehle durch entsprechende Eins- und Null-Ausgänge des
zur Übertragung des Inhaltes des B-Registers zum Vorzeichen-Steuer-Flip-Flops 81 vorbereitet worden
Akkumulator und Übertragung des Akkumulators zum 35 sind. Angenommen, das Produkt ist positiv, d. h., der
Akkumulatorspeicher werden gleichzeitig erzeugt. Flip-Flop 81 befindet sich im Null-Zustand, so wird
Jedoch muß der Akkumulator zuerst zum Akku- ein Ausgangssignal vom Tor 355 über Leitung 357
mulatorspeicherregister übertragen werden, und wenn durch die ODER-Schaltung 359 zur Erzeugung eines
nötig, können herkömmliche Verzögerungstechniken Multiplikations-Startsignals verwendet, welches auf
Anwendung finden, um diese Folge einzuhalten. Das 40 Leitung 115 erscheint und eine Verschiebung des
•Kommando für die Übertragung des Inhaltes des Inhaltes des B-Registers um eine Stelle nach rechts
B-Registers zum Akkumulator wird auf Leitung 281 veranlaßt sowie die Multiplikationsoperation in der
erzeugt und wird durch die ODER-Schaltung 283 vorausgehend beschriebenen Weise auslöst. Wenn das
und Leitung 284 zur Abtastung der Torschaltungen zweite Produkt hingegen negativ ist, so wird die Tor-291
bis 298 verwendet, welche wahlweise durch die 45 schaltung 353 durch den Eins-Ausgang des Flip-"binären
Ausgänge der zugeordneten Stufen 21 α bis Flops 81 vorbereitet und erzeugt bei seiner Abtastung
21 d des B-Registers vorbereitet sind. In Abhängig- durch ein Signal auf der Leitung 351 ein Signal auf
keit vom Speicherzustand der einzelnen Registerstufen der Leitung 361, um den Inhalt des Akkumulatorwerden
Ausgangssignale von den Torschaltungen 291 Speicherregisters sowie über Leitung 265 den Inhalt
bis 298 auf Leitungen 301 bis 308 erzeugt und an die 50 des Akkumulators zu komplementieren. Das Signal
■entsprechenden Eingänge des Akkumulators 25 gege- von Leitung 361 wird auch über eine Verzögerungsben. Zum Zwecke der-Klarheit sind die einzelnen einrichtung 367 und eine ODER-Schaltung 359 zur
Verbindungen nicht eingezeichnet, sondern nur ange- Erzeugung des Multiplikations-Startsignals auf Leideutet.
rung 115 verwendet. Die Verzögerungseinrichtung ■ Wie vorausgehend beschrieben, erfolgt unmittelbar 55 367 bewirkt eine Verzögerung von solcher Dauer,
vor der Übertragung des B-Registerinhaltes zum daß die Komplementierungsoperation vor Beginn der
Akkumulator die Übertragung des Akkumulator- Multiplikation vollendet ist.
inhaltes zum Akkumulatorspeicherregister. Diese Nach der ersten Iteration der zweiten Multiplika-Übertragung
wird eingeleitet durch ein Signal auf der tion doppelter Genauigkeit ist die niedrigste Stelle der
Leitung 311, das über eine ODER-Schaltung 313 und 60 Summe der zwei Produkte doppelter Genauigkeit in
Leitung 315 zur Abtastung der Torschaltungen 317, der Stufe 21b des B-Registers 21 gespeichert. Nach
319, 321 und 323 dient, welche durch die entspre- drei Multiplikationsiterationen befindet sich die niedchenden
binären Ausgangssignale der zugeordneten rigste Stelle des akkumulierten Produktes doppelter
Akkumulatorstufen 25 α, 25 b, 25 c und 25 rf entspre- Genauigkeit in der Stufe 21 d, während die nachstehend
vorbereitet sind. Da das Akkumulatorspeicher- 65 höheren Stellen in den Stufen 21 & und 21c des
register ursprünglich- geleert wurde, ist es lediglich B-Registers 21 gespeichert sind. Wenn die Multipli-■notwendig,
die Einsen vom Akkumulator zum Akku- kation beendet ist, dann werden die restlichen drei
mulatorspeicher' zu übertragen. Der Ausgang des Bits des akkumulierten Produktes doppelter Genauig-
keit zusammen mit dem Vorzeichen, aber ohne die Überträge in den Stufen 2Sa bis 25 d des Akkumulators
25 gespeichert. Die Überträge sind separat gespeichert zur endgültigen Summierung durch den
Volladdierer 26, der, wie vorausgehend bemerkt, durch ein Signal auf Leitung 251 betätigt wird, um
den Inhalt des A -Registers 29 zum Akkumulator 25 zu addieren, so daß die endgültigen höchsten Wertstellen
des Produktes doppelter Genauigkeit nun im Akkumulator gespeichert sind.
Wenn die Vorzeichen von zwei Produkten ungleich sind, so befindet sich, wie vorausgehend beschrieben,
die Stufe 31 α des Akkumulatorspeicherregisters im Eins-Zustand. Diese Bedingung könnte dadurch auftreten,
daß das erste Produkt negativ und das zweite positiv ist, wobei das Vorzeichen in der Stufe 31 α
negativ bleiben würde. Im anderen Falle, wenn das erste Produkt positiv und das zweite negativ ist,
würde der Inhalt des Akkumulatorspeicherregisters und des Akkumulators komplementiert von positiv
zu negativ in der beschriebenen Weise. Hierbei würde der Eins-Ausgang der Stufe 31a das Tor
257 vorbereiten, welches durch ein Signal von Leitung 251 abgetastet wird, das als Steuersignal für die
Addition des Inhaltes des .<4-Registers zum Akkumulatorinhalt
dient. Der resultierende Ausgang auf Leitung 371 tastet die Torschaltungen 373 und 375
ab, die durch die entsprechenden Eins- und Null-Ausgangssignale der Akkumulatorstufe 25 a vorbereitet
werden.
Wenn die Akkumulatorvorzeichenstelle 25 α im Eins-Zustand steht, dann ist das Tor 373 vorbereitet
und liefert bei seiner Abtastung einen Impuls auf Leitung 374, der folgende Funktionen hat:
Über die ODER-Schaltung 377 wird die Akkumulatorvorzeichenstufe25a
rückgestellt, die .B-Register-Vorzeichenstelle 21a wird gelöscht über die
ODER-Schaltung 381, das Akkumulatorspeicherregister wird geleert durch ein Signal von der ODER-Schaltung
383, über die ODER-Schaltung 313 und Leitung 315 werden die Torschaltungen 317, 319,
321 und 323 abgetastet, wodurch der Inhalt des Akkumulators zum Akkumulatorspeicherregister
übertragen wird, und schließlich wird das Signal von Leitung 374 zur ODER-Schaltung 283 geführt, deren
Ausgangssignal auf Leitung 284 die Torschaltungen 291 bis 298 abtastet, wodurch eine Übertragung des
Inhaltes des .B-Registers zum Akkumulator erfolgt. Außerdem wird dieses Signal auf Leitung 374 über
die ODER-Schaltung 387 zur Einstellung der niedrigsten Bitstelle 3 des .^-Registers in den Eins-Zustand verwendet, und es dient ferner dazu, über die
Verzögerungseinrichtung 391 und die ODER-Schaltung 393 sowie Leitung 395 die Addition des Inhaltes
des Λ-Registers zum Akkumulator auszulösen.
Da die niedrigste Stelle 29 d des A -Registers in den
Eins-Zustand gebracht worden ist, ist die vorausgehende akkumulative Summe der Produkte um Eins
geringer als ihr wahrer Wert, und es ist eine Eins zu der niedrigsten Stelle zu addieren, um die akkumulative
Summe auf ihren korrekten Wert zu bringen. Nach dieser Korrektur wird die akkumulierte Summe
vom Akkumulator-Akkumulatorspeicherregister zum B-Register-Akkumulator durch ein Signal auf Leitung
397 übertragen, das die Tore 401, 403, 405 und 407 abtastet und Ausgangssignale auf den Leitungen
409, 411, 413 und 415 liefert, wenn immer die zugeordneten Akkumulatorstufen sich im Eins-Zustand
befinden. Diese Ausgangssignale werden als Eingangssignale zu den entsprechenden Stellen im B-Register
geführt, so daß der Inhalt des Akkumulators in das B-Register übertragen wird. Zugleich erscheint
ein Signal auf Leitung 417 zur Abtastung der Torschaltungen 421 bis 428, deren Ausgangssignale auf
den Leitungen 431 bis 438 auftreten. Diese Ausgangssignale vom Akkumulatorspeicherregister werden
dann als Eingangssignale zu entsprechenden Stellen des Akkumulators gesandt, wie aus den Zeichnungen
ersichtlich, so daß im Ergebnis der Inhalt des Akkumulatorspeicherregisters in den Akkumulator
übertragen wird. Das Signal von Leitung 417 wird auch über die ODER-Schaltung 383 zur Rückstellung
des Akkumulatorspeicherregisters in den NuIl-Zustand verwendet. Das Signal von Leitung 397 gelangt
über die Verzögerungseinrichtung 441 zu den Torschaltungen 443 und 445 und tastet diese ab. Diese
Torschaltungen sind entsprechend dem Eins- oder Null-Ausgang der Vorzeichenstelle 21a des B-Registers
21 vorbereitet. In Abhängigkeit davon, ob die Stufe 21 α eine Eins oder eine Null enthält, gelangt
ein Ausgangssignal auf eine Leitung 447 oder 449. Ein Signal auf Leitung 447 wird über eine ODER-Schaltung
381 zur Rückstellung der Vorzeichenstufe 21a in den Null-Zustand und ein Signal auf Leitung
449 über eine ODER-Schaltung 263 zur Abtastung von Toren 83 und 84 verwendet. Ist das Vorzeichen
negativ, d. h., der Steuer-Flip-Flop 81 befindet sich im Eins-Zustand, so wird es zur Null rückgespeichert
durch das Ausgangssignal vom Tor 83. Der resultierende Ausgang vom Tor 83 oder 84 zeigt über die
ODER-Schaltung 267 das Ende einer Operation an.
Wenn die Vorzeichenstelle 21a des B-Registers im
Eins-Zustand war, so führt das Ausgangssignal vom Tor 443 auf Leitung 447 zu einer Rückstellung der
Stufe 21a in den Null-Zustand und zeigt über die ODER-Schaltung 263 das Ende einer Operation an.
Vor dem Ende einer Operation wird jedoch das Signal auf Leitung 447 über eine ODER-Schaltung 393
und Leitung 395 zum Volladdierer 26 geleitet zur Addition einer Eins zum Inhalt des Akkumulators in
der höchsten Wertstelle der Endsumme. Wenn die Vorzeichenstelle 25 a des Akkumulators 25 im Null-Zustand
war, gelangt das resultierende Ausgangssignal vom Tor 375 auf Leitung 451 durch eine
ODER-Schaltung 453 und stellt die Vorzeichenstelle des B-Registers in den Eins-Zustand sowie über die
ODER-Schaltung 455 die Vorzeichenstelle 25 a des Akkumulators ebenfalls in den Eins-Zustand. Das
gleiche Signal gelangt durch die ODER-Schaltung 263 und veranlaßt eine Vorzeichenrückspeicherung
in der vorausgehend beschriebenen Weise sowie die Anzeige des Endes der Operation. Torschaltung 459,
die durch den Eins-Ausgang der Akkumulatorstufe 25 a vorbereitet worden ist, dient zur Anzeige einer
Überlaufbedingung, wenn die zwei Vorzeichenstellen sich im Eins-Zustand befinden oder wenn das Vorzeichen
von zwei Produkten gleich ist.
Zur weiteren Erläuterung der Arbeitsweise der dargestellten Einrichtung und insbesondere der Arbeitsweise
der Steuerschaltungen wird ein Rechenbeispiel schrittweise an Hand einer Tabelle erklärt.
Das Beispiel verwendet Operanden mit vier binären Bits, von denen eines zur Vorzeichenkennzeichnung
und drei als Wertbits dienen. Die Ausdrücke A und B bezeichnen Operanden mit einfacher Genauigkeit. Es
wird angenommen A1 = 3, B1 = 3, A2 = 3, B2 = 5.
In binärer Darstellung haben diese Faktoren folgende Form:
A1 = 0.011
A2 = 0.011
A2 = 0.011
B1 = 0.011
B, = 0.101
B, = 0.101
Bei Verwendung einer bekannten binären Rechen-16
einrichtung wird für das erste PrOdUk^1B1 001001
erhalten. Das zweite Produkt A2B2 ist danach 001111,
während das akkumulative Produkt doppelter Genauigkeit von A1S1 + A2B2 011000 ist. Die nachstehende
Tabelle zeigt die Reihenfolge der Operationen einer Erzeugung der akkumulativen Produkte
doppelter Genauigkeit.
Operation
Akkumulator-
speicherregister
speicherregister
^-Register
Akkumulator
C-Register
B-Register
alle Register leeren
A1 in C-Register und B1 in B-Register eingeben
Vorzeichenbit von ^t1B1 abfuhlen. Wenn
negativ, Zahl und Vorzeichen-Steuer-Flip-Flop komplementieren
Erzeugung, des ersten Produktes doppelter Genauigkeit
Vorzeichen-Steuer-Flip-Flop prüfen auf Vorzeichen des Produktes. Wenn negativ
(Eins-Zustand), Inhalt von Akkumulator und B-Register komplementieren sowie Vorzeichen-Steuer-Flip-Flop zurückstellen
Inhalt von Akkumulator zu Akkumulatorspeicherregister 31 und Inhalt von B-Register
zu Akkumulator 25 übertragen
A2 in C-Register und B2 in B-Register einsetzen
Vorzeichen von A2B2 abfühlen und komplementieren,
wenn negativ (s. Schritt 3)
Vorzeichen-Steuer-Flip-Flop abfühlen nach Vorzeichen des Produktes. Wenn negativ,
^1B1 in Akkumulatorspeicherregister und
Akkumulator komplementieren
Inhalt des B-Registers um eine Position nach rechts verschieben
Bit 3 des B-Registers (herausgeschoben) prüfen. Wenn Eins, Inhalt von Akkumulator,
C-Register, .<4-Register, Bit 3 von Akkumulatorspeicherregister
addieren
Bit 3 von Akkumulator zu Bit 1 von B-Register übertragen
Akkumulator und Akkumulatorspeicherregisterinhalt verschieben um Eins nach
rechts
Inhalt von B-Register verschieben um eine Stelle
Bit 3 von B-Register prüfen, wenn Null, Inhalt von ^-Register, Akkumulator, Bit 3
des Akkumulatorspeicherregisters addieren sowie Nullen vom C-Register simulieren
Bit 3 des Akkumulators zu Bit 1 des B-Registers übertragen
Inhalt des Akkumulatorspeicherregisters und des Akkumulators um eine Stelle nach
rechts verschieben
Inhalt des B-Registers um eine Stelle nach rechts verschieben
0.000
0.000
0.000
0.000
0.000
0.000
0.000
0.001
0.001
0.001
0.001
0.001
0.001
0.001
0.001
0.001
0.001
0.000 0.000
0.001
0.001
0.001
0.001 1.010
1.010 0.101
0.100
0.100 0.010
0.010
0.000 0.011
0.000
0.000
0.011
0.011 0.011
0.011 0.011
0.011
0.011
0.011
0.011
0.000 0.011
0.001
0.000
0.101
o.oio
0.(0)10
0.010 0.010
o.ooi o.ooi
0.001 0.001
0.(0)00
17 | Akku- mulator- speicher- register |
A -Register | 18 | C-Register | B-Register |
Operation | 0.000 0.000 0.000 0.000 0.000 |
o.ou 0.0H o.ou 0.000 0.000 |
Akku mulator |
O.OU o.ou o.ou o.ou 0.000 |
0.()00 0,000 0.000 0.000 0.000 0.000 |
19 Bit 3 des B-Registers prüfen und den Inhalt des Akkumulators, des C-Registers, des -4-Registers und des Bits 3 des Akkumula torspeicherregisters addieren 20 Bit 3 des Akkumulators nach Bit 1 des B-Registers übertragen 21 Akkumulator und Akkumulatorspeicher' registerinhalt um eine Stelle nach rechts verschieben 22 Inhalt des .^-Registers und des Akkumula tors volladdieren, Summe nach Akkumula tor bringen 23 ^-Register und C-Register auf Null stellen 24 Vorzeichen der Summe bestimmen durch Prüfen des Vorzeichen-Steuer-Flip-Flops und der Vorzeichenstelle des Akkumulator speicherregisters. (Wenn Vorzeichenstelle des Akkumulatorspeicherregisters Null a) beide Produkte positiv, Antwort nach Akkumulator und B-Register b) wenn Vorzeichenposition des Akku mulatorspeicherregisters Eins und beide Produkte negativ, Inhalt von Akku- 1 mulator und B-Register komplemen tieren) Wenn Vorzeichenstelle des Akkumulator speicherregisters Eins und Vorzeichen zweier Produkte sind ungleich, Addition von Eins zu Bit 3 des B-Registers |
0.000 0.000 0.000 o.ou o.ou 0.011 |
||||
Aus der Tabelle ist die Art und Weise ersichtlich, in welcher die Daten in der dargestellten Einrichtung
zur Bildung eines akkumulativen Produktes doppelter Genauigkeit behandelt werden. Bestimmte der angeführten
Operationen werden benötigt durch die Einer-Komplementarithmetik, die von der Einrichtung verwendet
wird. Ein spezifisches Beispiel befindet sich in Schritt 24, wenn das Vorzeichen des Produktes
doppelter Genauigkeit ungleich ist, so wird eine Eins zu der niedrigsten Stelle der akkumulativen Summe
im B-Register addiert, um den erforderlichen Übertrag bei der Addition der Zahlen der ungleichen Vorzeichen
auszuführen. Das dargestellte Rechenbeispiel verwendet nur positive Operanden im Interesse der
leichteren Verständlichkeit. Die Art und Weise, in welcher negative Operanden behandelt werden, ist
aus der Tabelle ersichtlich. Während nur zwei Sätze von Operanden bei der Darstellung verwendet wurden,
kann auch eine zusätzliche Anzahl von Produkten doppelter Genauigkeit akkumuliert werden
durch Wiederholung der Schritte 7 bis 24 für jedes zusätzliche Operandenpaar. Obgleich beim gezeigten
Ausführungsbeispiel die Technik der separaten Übertragsverarbeitung Verwendung findet, um eine hohe
Arbeitsgeschwindigkeit durch Beseitigung der Übertragsausbreitung bei jeder Iteration zu erreichen, ist
die Erfindung in gleicher Weise bei jeder anderen Addierwerktype anwendbar. Die Steuerschaltungen,
welche die Anzahl der Iterationen bestimmen, wurden in den Zeichnungen nicht gezeigt, da sie für das Verständnis
der Erfindung unwichtig sind. Es kann hierzu ein Zähler verwendet werden, der anzeigt, wenn
die richtige Anzahl Multiplikationsiterationen vollendet worden ist.
Claims (7)
1. Binäre Recheneinrichtung zur Bildung und Akkumulation von Produkten nach dem Schema
A1-B^A2-B2...An-Bn,
dessen Produkte und Produktsummen die doppelte Stellenzahl gegenüber der Stellenzahl der
Faktoren aufweisen können, mit einem Akkumulatorspeicher und einem mit diesem verbundenen
Parallel-Addierwerk, die beide im wesentlichen die gleiche Stellenzahl wie die Faktoren
aufweisen, mit einem Multiplikandenregister, dessen Inhalt während einer Produktbildung dem
Addierwerk in Abhängigkeit von der jeweiligen Multiplikatorziffer zugeführt wird, und mit einem
Multiplikatorregister, das während der Produktbildung zur schrittweisen Aufnahme des Produktes
dient, dadurch gekennzeichnet, daß bei der Bildung des Produktes zweier Faktoren
An · Bn die Multiplikandenziffern durch das
Addierwerk parallel zu der im Akkumulatorspeieher enthaltenen Summe der Produkte
n-1
addiert werden und daß nach Beendigung einer
609 608/331
kombinierten Produktbildung/Produktakkumula-;
tion durch eine Übertragungseinrichtung (311, 319, 281, 292) der im Akkumulatorspeicher enthaltene
werthöhere Ziffernstellenteil der Produktensumme durch den wertniedrigeren Ziffernstellenteil
aus dem Multiplikatorregister (B-Register) ersetzt und in ein zusätzliches Register (31)
einfacher Stellenzahl (Faktorenstellenzahl) übertragen wird, von wo er während der folgenden
kombinierten Produktbildung/Produktakkumulation stellenweise und in ansteigender Stellenfolge
jeweils gemeinsam mit dem Akkumulatorinhalt dem Produktensummeneingang zugeführt wird.
2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das zusätzliche Register (31)
als Schieberegister ausgebildet ist, dessen Ausgang über die höchste Stelle des Addierwerkes
(27) mit der höchsten Ziffernspeicherstelle des Akkumulatorspeichers (25) verbunden ist, daß
jede der Akkumulatorspeicherstellen jeweils über die zugeordnete Addierwerkspeicherstelle mit der
nächstniedrigeren Akkumulatorspeicherstelle verbunden ist und daß die niedrigste Akkumulatorspeicherstelle
über die niedrigste Addierwerkstelle mit der höchsten Ziffernspeicherstelle des Multiplikatorregisters
(21) verbunden ist.
3. Einrichtung nach Anspruch 1 und 2, dadurch gekennzeichnet, daß eine Übertragungseinrichtung
(z. B. 195, 201,197, 203,145,146,167)
vorgesehen ist, die dem Addierwerk (27) einen Akkumulatorwert (Produktensumme) und unter
Steuerung einer der Faktoren den anderen der Faktoren oder statt dessen Nullen zugleich zuführt,
so daß mit einer Produktbildung gleichzeitig eine Akkumulation erfolgt.
4. Einrichtung nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß das Addierwerk (27) als
Addierwerk mit separater Übertragsverarbeitung ausgebildet ist und drei verschiedene Werteingänge
aufweist, von denen der eine zur Zuführung des bis dahin errechneten Akkumulatorwertes mit
dem Akkumulatorspeicher (25) und der niedrigsten Ziffernstelle des zusätzlichen Registers (31),
der zweite mit dem Multiplikandenregister (23) und der dritte mit einem die Überträge des
Addierwerkes speichernden Ubertragsspeicher (29) verbunden ist, und daß eine Steuereinrichtung
(35, 137, 161) vorgesehen ist, die bei Auftreten einer Multiplikator-Null dem zweiten Eingang
statt des Multiplikanden Nullen zuführt.
5. Einrichtung nach Anspruch 4, dadurch gekennzeichnet, daß als Übertragsspeicher ein Eingangsregister
(29) dient, das wahlweise mit dem Multiplikanden- oder Multiplikatorregister zur
Wertübertragung koppelbar ist.
6. Einrichtung nach Anspruch 4 und 5, dadurch gekennzeichnet, daß ein Volladdierer (26)
vorgesehen ist, der nach Beendigung einer Multiplikation den Inhalt des Übertragsspeichers (29)
zum Inhalt des Akkumulatorspeichers (25) und des Multiplikatorregisters (21) addiert.
7. Einrichtung nach einem oder mehreren der Ansprüche 1 bis 6, gekennzeichnet durch eine bistabile
Vorzeichensteuerstufe (81), die die Operanden auf negative Vorzeichen prüft und gegebenenfalls
komplementiert und die am Ende der Vorzeichenprüfung das Produktvorzeichen gespeichert
enthält, und, sofern dieses negativ ist, eine Komplementierung des Inhaltes des zusätzlichen
Registers (31) und des Akkumulatorspeichers (25) einleitet sowie nach Beendigung einer kombinierten
Produktbildung/Produktakkumulation bei Ungleichheit ihres Speicherzustandes mit dem Speicherzustand
der Vorzeichenstelle des Resultates eine Einer-Korrektur-Addition in der niedrigsten
Resultatstelle auslöst.
In Betracht gezogene Druckschriften:
»Funktechnik«, Nr. 4/1958, S. 104;
»Arithmetic Operations in Digital Computers«, D. van Nostrand Comp. Inc., New York, 1955, S. 85
bis 86.
Hierzu 4 Blatt Zeichnungen
609 608/331 7.66 © Bundesdrucjcerei Berlin
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US250703A US3311739A (en) | 1963-01-10 | 1963-01-10 | Accumulative multiplier |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1222290B true DE1222290B (de) | 1966-08-04 |
Family
ID=22948817
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DEJ25090A Pending DE1222290B (de) | 1963-01-10 | 1964-01-09 | Binaere Recheneinrichtung zur Bildung und Akkumulation von Produkten |
Country Status (3)
Country | Link |
---|---|
US (1) | US3311739A (de) |
DE (1) | DE1222290B (de) |
GB (1) | GB993550A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2636028A1 (de) * | 1975-08-27 | 1977-03-10 | Int Standard Electric Corp | Digitaler multiplizierer |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3462741A (en) * | 1966-07-25 | 1969-08-19 | Ibm | Automatic control of peripheral processors |
US3508038A (en) * | 1966-08-30 | 1970-04-21 | Ibm | Multiplying apparatus for performing division using successive approximate reciprocals of a divisor |
US3515344A (en) * | 1966-08-31 | 1970-06-02 | Ibm | Apparatus for accumulating the sum of a plurality of operands |
US3500027A (en) * | 1967-02-27 | 1970-03-10 | North American Rockwell | Computer having sum of products instruction capability |
SE398698B (sv) * | 1976-04-27 | 1978-01-09 | Ericsson Telefon Ab L M | Anordning for fassynkronisering av en formedlingsstation i ett digitalt telekommunikationsnet |
FR2371014A1 (fr) * | 1976-11-12 | 1978-06-09 | Ibm France | Dispositif multiplicateur-accumulateur |
US4819190A (en) * | 1986-06-18 | 1989-04-04 | The United States Of America As Represented By The Secretary Of The Navy | Video line processor |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3048333A (en) * | 1957-12-26 | 1962-08-07 | Ibm | Fast multiply apparatus in an electronic digital computer |
US3157780A (en) * | 1960-06-27 | 1964-11-17 | Ibm | Pulse train sensing circuitry |
-
1963
- 1963-01-10 US US250703A patent/US3311739A/en not_active Expired - Lifetime
-
1964
- 1964-01-08 GB GB799/64A patent/GB993550A/en not_active Expired
- 1964-01-09 DE DEJ25090A patent/DE1222290B/de active Pending
Non-Patent Citations (1)
Title |
---|
None * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2636028A1 (de) * | 1975-08-27 | 1977-03-10 | Int Standard Electric Corp | Digitaler multiplizierer |
Also Published As
Publication number | Publication date |
---|---|
US3311739A (en) | 1967-03-28 |
GB993550A (en) | 1965-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2158378C2 (de) | Digitales Filter | |
DE1222717B (de) | Digitaler Interpolationsrechner | |
DE19758079A1 (de) | Verfahren und Vorrichtung zur Galoisfeld-Multiplikation | |
DE2311220A1 (de) | Digital-informations-verarbeitungsvorrichtung zur zeichenerkennung | |
DE1282337B (de) | Programmgesteuerte elektronische Rechenanlage | |
DE2331589A1 (de) | Datenverarbeitungsanordnung | |
DE1549476B2 (de) | Anordnung zur ausfuehrung von divisionen | |
DE1162111B (de) | Gleitkomma-Recheneinrichtung | |
DE1222290B (de) | Binaere Recheneinrichtung zur Bildung und Akkumulation von Produkten | |
DE2732008B2 (de) | Einrichtung zur Reduzierung von Fibonacci-p-Codes auf die Minimalform | |
DE3340362C2 (de) | ||
DE2039228A1 (de) | Verfahren und Vorrichtung zum Konvertieren und Stellenwert-Verschieben von Zahlsignalen unterschiedlicher Codes in einer Datenverarbeitungsanlage | |
DE1223177B (de) | Elektronischer Digitalrechner mit Schaltung fuer die Errechnung der Quadratwurzel aus einer Binaerzahl | |
DE1250489B (de) | I Schaltungsanordnung zur Einspei cherung von Leerstellen-Kennworten in einen assoziativen Speicher | |
DE1916377C3 (de) | ||
DE1549461C3 (de) | ||
DE1549454A1 (de) | Einrichtung zur abgerundeten Anzeige einer gespeicherten Zahl | |
DE1103646B (de) | Inkrement-Rechenmaschine | |
DE69209826T2 (de) | Schnelle Addierkette | |
DE3030147C2 (de) | ||
DE1549485B2 (de) | Anordnung zur division binaerer operanden ohne rueckstellung des restes | |
DE2356078A1 (de) | Digitaler multiplizierer | |
DE3030124C2 (de) | ||
DE1303692C2 (de) | Binaerrechner | |
DE2501985A1 (de) | Mit gleitkomma arbeitender rechenmechanismus |