DE1303692C2 - Binaerrechner - Google Patents

Description

und Divisorregister zugeführt werden und der anderem üblich, zunächst die Multiplikation und dann einen mit dem Eingang des Dividenden- die Division durchzuführen. Die Gesamtzeit zur registers 04) verbundenen Summenausgang Durchführung der Rechenoperation ergab sich aus der sowie einen Übertragungsausgang aufweist »5 für die Multiplikation erforderlichen Zeit und der und dem der Inhalt des Divisorregisters (5) sich daran anschließenden Zeit für die Division, entweder in wahrer oder komplementärer Es sind auch verschiedene Methoden für die ErForm, definiert durch ein Paar von Gattern leichterung der Multiplikation und Division bekannt-(61, 76), zugeführt wird, wobei die Gatter geworden. Nach einer dieser Methoden (deutsche Ausdurch die beiden Ausgangssignale eines von ao legeschrift 1101 818) wird unter anderem das Ziel dem Übertragssignal des Addierers (22) ge- verfolgt, die Multiplikation und Division bei der Be-

wahren Inhalts des Divisorregisters (B) von um die Rechenzeit zu verkürzen. Dabei wird von der dem Ausgang dieses Divisorregisters an seinen 35 Methode der »Halbierung und Verdopplung« Gebrauch Eingang, gemacht, wobei neben den Addierstufen für die Multi- _ ,, . , . . . plikation bzw. die Division und den Zwischenspeichern gekennzeichnet durch für den Midtiplikanden bzw. Divisor und den Dividenein Multiplikandenregisier (C) zur Aufnahme den zusätzlich noch Verdöpplungsvorrichtungen, HaI-des Wertes!?, das eine Rückführleitung von 30 bierungsvorrichtungen, Vergleichsvorrichtungen, Prüseinem Ausgang zu seinem Eingang aufweist, fungseinrichtungen usw. erforderlich sind. Es wird durch ein Produktregister (D), zwar eine geringfügige Zeitersparnis erreicht, jedoch durch emen zweiten Addierer (23) mit zwei um den Preis eines beträchtlichen maschinellen Mehr-Eingängen für die aus dem Multiplikanden- aufwandes. Auch erfolgt die Durchführung der und dem Produktregister (C, D) kommenden 35 Rechnung nicht gleichzeitig Ziffer um Ziffer. Es sind Werte und einem mit dem Eingang des Pro- vielmehr zwei Taktsätze vorgesehen, von denen der duktregisters (D) rückverbundenen Summen- eine einen »Betriebszyklus«, d. h., das schrittweise Vorausgang, rücken des Rechenvorgangs definiert, während der und durch ein Gatter (27), über das der Aus- andere Taktsatz zwischen zwei Betriebszyklen eingegangswert des Multiplikandenregisters (C) 40 schaltet ist und einen sogenannten Kleinzyklus defidem zweiten Addierer (23) zugeführt wird und niert, innerhalb dessen die Information durch die das durch den Übertragswert des ersten Speicher der Recheneinrichtung verschoben wird. Addierers (22) derart gesteuert wird, daß bei Es ist weiterhin eine Anordnung (britinche Patent-Fehlen eines Übertrags der Inhalt des Pro- schrift 662 767, deutsche Patentscarift 1 021189) zum duktregisters (D) lediglich zurückgeleitet wird, 43 gleichzeitigen Multiplizieren und Dividieren mit Hilfe während die wahren Inhalte der Dividenden- von Relaiszählern bekanntgeworden, bei der die ein- und Divisorregister (A, B) in dem ersten Ad- zelnen Stellen der Eingangswerte (Dividend, Divisor, dierer(22) addiert werden, wohingegen bei Multiplikator) während so vieler Schritte eingehen, Erscheinen eines Übertrags die wahren Inhalte wie der Stellenwert darstellt. Die Anordnung ist dader Multiplikanden- und Produktregister (C, 5° durch gekennzeichnet, daß in einem von zwei Eingabe-D) im zweiten Addierer (23) gleichzeitig ad- zählern gesteuerten Kontaktnetzwerk der Multi plidiert werden, während der wahre Inhalt des kator so viele Male zu sich selbst algebraisch addiert Dividendenregisters (A) iund der komplemen- und dann in einen Aufnahmezähler gebracht wird, wie täre Inhalt des Divisorregisters (B) im ersten an anderen Stellen desselben Netzwerkes der Divisor Addierer (22) addiert weiden. 55 vom Dividenden abgezogen werden kann, was durch

ein von denselben Zählern gleichzeitig eingestelltes

Vergleichsnetzwerk für Dividend und Divisor so gesteuert wird, daß entweder die Addition unverändert oder stellenverschoben fortgesetzt wird oder nur eine Die Erfindung betrifft einen Binärrechncx zur Be- 6c Stellenverschiebung stattfindet.

rechnung von Werten der Form ±± in mehreren _T ^E*^handelt _fc ^sich J* ^d!^e!£^{r A}»o«Iniuig um einen ⁶ C Lochkartenrechner, der mit .Dezimalzahlen und Stellen-Arbeitsschritten, mit einem Dividendenregisler für den umschaltungsnetzwerken arbeitet und zur Berechnung WtTtA, mit einem DiviSotregister für den Werte, . _A ■ , , r, A-B .. , _. _.. .. , mit einem Addierer, dem an zwei Eingiingen die 6₅ ^eines Ausdrucks der Form -^- dient Der Dividend

Speicherwerte der Dividenden- und Diviüorregister wird durch den Divisor bis zu einer bestimmten Zahl

zugeführt werden und der einen mit dem Eingang des von Stellen dividiert, und dann wird dieser Quotient

Dividendenregisters verbundenen Summenausgang so- mit dem Multiplikator multipliziert. Division und

Multiplikation erfolgen also nacheinander, d. h. nicht F i g. 4 ist ein Schaltschema einer Komparator-

gleichzeitig. Das Ziel einer Zeitersparnis wird bei schaltung, die als Rechteck in Fig. 1 dargestellt ist,

dieser bekannten Anordnung weder verfolgt noch und

erreicht. F i g. 5 ist ein Schaltschema eines Rechenwerkes,

Der Erfindung liegt die Aufgabe zugrunde, diesen S das in F i g. 1 als Rechteck dargestellt ist

beträchtlichen Zeitaufwand bsi geringem maschinel- Gemäß Fig.! wird ein Zifferneingangssignal jc,

lern Aufwand wesentlich zu verkürzen. das den tatsächlichen Wert einer unabhängigen Ver-

Die der Erfindung zugrunde liegende Aufgabe wird änderlichen darstellt, einem Komparatorkreis 11 zugelöst durch ein Multiplikandenregister zur Aufnahme geführt und in diesem nacheinander mit aufeinanderdes Wertes B, das eine Rückführleitung von seinem io folgenden Werten Jc₁, x_t, x₃ usw. verglichen, die ver-Ausgang zu seinem Eingang aufweist, durch ein Pro- schjedene gespeicherte Werte der unabhängigen Verduktregister, durch einen zweiten Addierer mit zwei änderlichen an verschiedenen Punkten auf einer be-Eingängen für die aus dem Multiplikanden- und dam stimmten Funktionskurve darstellen und von einem Produktregister kommenden Werte und einem mit Speicherabschnitt 12 einer magnetischen Trommel dem Eingang des Produktregisters rückverbundenen 15 entnommen werden, die zu einer Permanentspeicher-Summenausgang, und durch ein Gatter, über das der vorrichtung 13 gehört Jeder aufeinanderfolgende Wert Ausgangswert des Multiplikandenregisters dem zwei- Jc₁, x_t, x₃ usw. wird mit dem jc-Eingang verglichen, bis ten Addierer zugeführt wird und das durch den Über- ein Wert erscheint, der über den Eingangswert jc hintragswert des ersten Addierers derart gesteuert wird, ausgeht, worauf die beiden Werte des Speichers, die daß bei Fehleu eines Übertrags der Inhalt des Pro- 20 den jc-Weri einschließen (der eine ist größer und der cluktregisters lediglich zurückgeleitet wird, während andere ist kleiner als der Eingang x), einem Rechendie wahren Inhalte der Dividenden- und Divisor- werk 14 zugeführt werden. Die Daten, die von dem register in dem ersten Addierer addiert werden, wohin- Komparator 11 dem Rechenwerk 14 zugeführt werden, gegen bei E.scheinen eines Übertrags die wahren In- enthalten den x-Eingang, die beiden anschließende:! halte der Multiplikanden- und Produktregister im »5 Werte der Variablen xa und xb und zwei entsprechenzweiten Addierer gleichzeitig addiert werden, während de Werte /(xa) und f(xe) der Funktion der Variablen, der wahre Inhalt des Dividendenregisteß und der korn- wiedergegeben durch die Funktionskurve. Ein Ausplementäre Inhalt des Divisorregisters im ersten Ad- gangswert f(x), der der Wert der Funktion ist, die dierer addiert werden. dem Eingang χ entspricht, wird von dem Rechen-

Erfindungsgemäß werden also die Division und 30 werk 14 einem rotierenden Speicherabschnitt 15 einer Multiplikation gleichzeitig in Teilschritten durchge- Trommel 13 und schließlich einer Schalttafe. ιπί* lührt. In einer Reihe von Einzelschritten werden auf- semiperraanenten. Anschlüssen 16 zugeführt. Falls der dnandcrfolgende Ziffern des Quotienten durch einen Wert f(x) einen mittleren Wert darstellt, der zur BeAddierer entwickelt, und es erfolgen selektive AJditi- Stimmung des Wertes einer Funktion von zwei oder onen des Multiplikanden zur Entwicklung der Partial- 35 mehr Variablen erforderlich ist, kann er übei eine produkte in einem weiteren Addierer. Man kann Leitung 17 einem Zwischenspeicherabschnitt 18 der also von einer Verschachtelung von Multiplikation Trommel 13 zugeführt werden und wird dort ein ge- \ind Division sprechen. speicherter Punkt für eine andere Funktionskurve,

An Hand der Zeichnung soll die Erfindung an einem von der eine weitere Interpolation durch den Kompa-

Ausführungsbeispiel näher erläutert werden. Dieses *° rator 11 und das Rechenwerk 14 hergestellt werden

Ausfühxungsbeispiel bezieht sieb auf die Bestimmung kann. Falls andererseits der Wert /(jc) ein Endaus-

der Gleichung: gang ist, kann er dem Ausgangsabschnitt 19 der

Trommel 13 zugeleitet werden und von dort schließ-

f(x) = - -" ^Xa U(Xb) - f(x_A)] + f(x_A). "eh einem Ausgangskreis 20

JCb — xa 45 F1 g. 4 und 5 enthalten bekannte, logische und

arithmetische Kreise. UND-Tore und ODER-Tore

Diese Interpolationsgleichiing ist 2. B. in Flieger- sind durch Dreiecke bzw. durch Halbkreise darge-

schulungsgeräten fortwährend sehr schnell zu lösen, stellt. F i g. 4 und 5 umfassen Schieberegister, die eine

wobei der wesentliche Zeitaufwand zur Berechnung Kombination von Flip-Flops oder auch eine Kombi-

des Ausdrucks 50 nation von Magnetkernen sein können, und enthalten

außerdem binäre Addierwerke, welche entsprechende

χ — χλ .,, . ,, ., _ A ■ B »Summen« und »Trägersignale« aus zwei Eingangs-

xb — xa ^A C Signalen erzeugen können. Die magnetische Trommel

13 von F i g. 1 ist eine Speichervorrichtung großer Ka-

erforderlich ist. Am Ende der Figurenbeschreibung 55 pazität. Von den verschiedenen Abschnitten der schließen sich zwei Zeittabellen an, aus deren Vergleich magnetischen Trommel 13 dient die rotierende Einsich die- Einsparung von Zeit bei der erfindungsge- heit 15 zum stückweisen Sammeln und Speichern von mäßen Lösung ergibt. Daten und leitet dann die gesammelten Daten als

Fig.1 zeigt ein Schaltschema des Ausführungs- Ganzes weiter. F i g. 1 umfaßt auch Zeitschultkreise35,

beispieles; 60 die von einem Uhrenabschnitt der Trommel betätigt

F i g. 2 zeigt in grafischer Darstellung die Funktion werden, und diese Schaltung kann übliche Flip-Hops

zweier Variabler, die als Punktdaten auf einer magne- umfassen u. dgl., die durch Uhrimpulse der Trom-

tischen Trommel oder einer anderen Datenspeicher- mel 13 ausgelöst werden und die Zeitschaltung für die

vorrichtung gespeichert sind; Schaltungen gemäß F i g. 4 und 5 bilden.

F i g. 3 zeigt in grafischer Darstellung die Funktion 65 Die Komparatorschaltung H empfängt ihn.· Daten

einer einzigen Variablen, die durch wiederholtes Inter- in der Form binärer Signale, die aufeinan..!ci folgende

polieren einer Schar von Kurven, wie in F i g. 2 ge- Punkte auf Kurven darstellen, ähnlich jenen, die in

t, abgeleitet werden kann; Fig. 2 und 3 dargestellt sind. Von den Speicher-

abschnitten 12 oder 18 werden aufeinanderfolgende kein Vergleich während des ersten Überführungsbinäre Begriffe, die Punkte auf jeder Kurve darstellen, Vorgangs vorgenommen. Während dieses ersten Voraufeinanderfolgend dem Komparator zugeführt. Jeder ganges werden die UND-Tore 30, 32 mnd 33 von Begriff enthält identifizierende Information, ein weite- einer Leitung 34 mit einer entsprechenden Spannung res Signal χ«, welches dem Wert der unabhängigen 5 in der Form eines Überführungskommandosignals Variablen χ an einem bestimmten Punkt auf der beliefert, welches seinen Ursprung in den Zeitschalt-Funktionskurve entspricht und ein weiteres binäres kreisen 35 (s. F i g. 1) hat.

Signal /(x»), welches dem Wert der Funktion oder Während des nächsten Zwischenvorgangs nach der der abhängigen Variablen /Qc) an diesem Punkt der ersten Überführungsoperation wird ein neuer Wert Kurve entspricht. Die Punkte der Kurve sind auf der io der unabhängigen Variablen X₁ und der abhängigen Speichertrommel aufeinanderfolgend aufgezeichnet, Variablen/(X₁) durch die UND-Tore 32 und 33 zu derart, daß X₁ den geringsten Wert hat und die darauf- den Registern II und IV geleitet'. Gleichzeitig wird das folgenden Werte x_t, X₃ usw. steigende Werte. Das Ein- Signal, welches X₁ darstellt, über eine Leitung 36 • gangssignal wird aufeinanderfolgend mit X₁, X₈, X₄ · einem Addierwerk 37 zugeführt. Während dieser Zeit verglichen, χ muß größer sein als X₁, so daß ein Ver- 15 wird der x-Eingang, der vorher in dem Register I gegleich mit X₁ nicht vorgenommen zu werden braucht. speichert worden ist, über eine Leitung 38, einen Jeder Vergleich wird mit dem Eingangswert χ durch- Flip-Flop 39, ein UND-Tor 40 und das ODER-Tor 32 geführt, bis der verglichene Wert des Speichers den zurück zum Eingäüg des Registers! zirkuliert Eine Wert von χ übersteigt, worauf jener Wert von x_n und komplementierte Form des x-Eingangs wird von dem der vorangehende Wert sich als die anschließenden 10 Auslöser 39 über eine Leitung 40' dem Addierwerk 37 Werte von χ erweisen und zusammen mit dem ent- zugeführt, um mit der wahren Form von x, aus der sprechenden Wert der Funktion oder der abhängigen Leitung 36 addiert zu werden. Das Addierwerk 37 Variablen aufbewahrt werden. Die Interpolation wird vergleicht die relativen Werte des x-Eingangs und dann von dem Rechenwerk 14 durchgeführt und der X₁-Wertes. Falls der x-Eingang größer ist als x_t, wird interpolierte Wert in der rotierenden Einheit 15 ge- «5 kein endlicher Übertrag an einer Leitung 41 des Adspeichert . dierwerkes37 erscheinen, und der Vergleichsprozeß

Falls es wünschenswert ist, den Wert einer Funktion geht in die nächste Stufe über.

f(x, y) der beiden unabhängigen Variablen von zwei In der nächsten Stufe wird der x-Eingang mit einem getrennten Eingangsgrößen χ und y zu bestimmen, Wert x_t durch das Addierwerk 37 verglichen, das die kamn die Interpolation mit Bezug auf eine Variable χ so komplementierte Form von χ mit der wahren Form durchgeführt werden, um Punkte für eine andere von X_x vereinigt Wenn bestimmt wird, daß x, den Kurve zu erhalten, die einem Signal der Variablen y Wert von χ übersteigt, wird der endliche Übertrag in entspricht Auf diese Weise läßt sich mit'einem gege- der Leitung 41 erzeugt und an das UND-Tor 42 gebenen Wert von χ eine Interpolation aufeinander- , geben und einen Flip-Flop 43 einstellen. Ist der Flipfolgend mit einer Kurvenschar J₁, y* y» usw., wie in 35 Flop 43 eingestellt, wird eine Bedingungsspannung F i g. 2 gezeigt, durchführen. Für jede Kurve wird von einem UND-Tor 44 genommen, und die Zeiteine neue, unabhängige Variable f(y) in dem Speicher- Verschiebungsimpulse der Leitung 45 werden blockiert abschnitt 15 gespeichert Wenn die ganze Kurvenschar Die Verschiebungsimpulse der Leitung 45 führen norinterpoliert worden ist, werden die verschiedenen malerweise die Funktion und Verschiebung aller Werte von f(y), die den Revolver 15 füllen, über die 40 Register I, Π, HI, IV aus, so daß bei einer Unter-Schalttafel und Leitung 17 dem Zwischenspeicher- brechung der Verschiebeimpulse alle Register stationär abschnitt 18 zugeführt Auf diese Weise ist es möglich, bleiben.

daß eine Schar von acht Kurven einer Funktion von Das Register III ist so geschaltet, daß es das Aus· ' zwei unabhängigen Variablen, die jeweils acht Punkte gangssignal vom Register II empfängt, so daß wähhabcQ, wie in F i g. 2 gezeigt, durch aufeinander- 45 read des ersten Vergleichsvorgangs der Wert x_t in folgende Interpolation auf eine neue Kurve einerein- das Register II eingeführt worden ist, während gleichzigen Variablen, wie in F i g. 3 gezeigt reduziert zeitig der Wert X₁ von dem Register Π auf das Rewerden kann. Die neue Kurve kann dann von dem gjster III fiberfuhrt worden ist Während des nächsten Zwischenabschnitt 18 dem Komparator 11 und dem sich anschließenden Vergleichsvorganges wurde x₃ in Rechenwerk 14 zugeführt werden, um eine Endinter- so das Register II eingeführt und x_s von dem Register II polation und einen Ausgangswert zu liefern, der auf auf das Register HI übertragen. Wenn man daher das beiden unabhängigen Variablen beruht Dieses Ver- obige Beispiel fortsetzt und das Addierwerk 37 befahren läßt sich auf weitere Kurvenscharen mit drei stimmt, daß der Wert von x, den x-Eingang Ober· oder mehr Variablen ausdehnen. steigt, werden an dieser Stelle die Verschiebungs-

Die Arbeitsweise der Komparatorschaltung 11 läßt 55 impulse unterbrochen, wodurch die einklammernden

sich mit Bezug auf F i g. 4 verstehen. Am Anfang Werte x, und X₁ in den beiden Registern Π bzw. HJ

wird ein Eingangssignal χ durch ein UND-Tor 30 festgehalten werden. Während des gleichen Zeitinter-

und ein ODER-Tor 31 geleitet und in dem Ver- valls empfängt das Register IV aufeinanderfolgende

Schiebungsregister I gespeichert Gleichzeitig wird der Werte der abhängigen Variablen /(X₁), /(x*), /(X₈),

erste der Werte der unabhängigen Variablen X₁ (der 60 und bei jeder sich anschließenden Operation empfängt

den ersten Punkt der Funktionskurve darstellt) durch ein Register V den Wert der abhängigen Variablen,

ein UND-Tor 32 geleitet und in einem Verscbiebungs- der vorher im Register IV gespeichert war. Durch die

register Π gespeichert Wiederum gleichzeitig wird ein Unterbrechung der Verschiebeimpulse werden dk

Wert einer abhängigen Variablen /(X₁), der den An- Register IV und V gesperrt und enthalten die ent

fangspunkt der Kurve darstellt, durch ein UND-Tor 33 65 sprechenden einklammernden Werte der abhängige!

geleitet und in einem Register IV gespeichert Nach Variablen.

der Definition darf der x-Eingang nicht kleiner sein Bei Beendigung des Zyklus wird eine die Überais der Wert des ersten Punktes X₁, und daher wird führung befehlende Spannung der Leitung 34 von der

I 303 692

Zeitschaltkreisen angelegt und eine Gruppe von UND- Es soll darauf hingewiesen werden, daß der erste Toren 47, 48, 49, 50 und 51 so eingestellt, daß die Eingang χ dem Register/4 an einem Punkt zugeführt Ausginge: der Register I bis V den verschiedenen wird, der von dem wahren Eingangsende abgelegen Ausgangtleitungen x, xb, Xa, /(xb) und /(xa) zu- ist Mit anderen Worten, das Register A ist absichtlich geführt werden. Zu diesel Zeit wird der Flip-Flop 43 s so konstruiert, daß es ein Wort enthält und daß es neu eingestellt, und Verschiebungsimpulse gelangen mehr Ziffern enthält, als der Eingangswert χ erfordert, durch das UND-Tor 44 zu allen Registern. Gleich- wodurch die folgende Information, die gespeichert zeitig werden durch die UND-Tore 30, 32 und 33 wird, mehr Ziffern besitzen kann als der anfängliche neue Iniformationen für den folgenden Vergleich Wert der Eingangsgröße x. In ähnlicher Weise ist das empfangen, während die fünf Ausgangsleitungen x, io Register C extra lang gemacht, um einen Multiplikan-XB, Xa, /(xb), /Ο* λ) Signale dem Rechenwerk 14 zu- den aufzunehmen, und das Register D extra lang, um führen. eine Produktgröße aufzunehmen. In jedem Falle

Die fCinf Ausgangsleitungen gemäß F i g. 4 bilden werden die anfänglichen Werte von χ λ und /(xb) an die Eingangsleitungen für das Rechenwerk gemäß Stellen eingeführt, die vor den normalen Eingangs-Fig. 5, und während der ersten Obergangsoperation 15 punkten liegen.

wird der inhaii der Register I, II, III, IV und V der Während der ersten Hauptoperation leitet das

F i g. 4 auf die entsprechenden Register A, B, C, D Register B aufeinanderfolgende Ziffern weiter, um die und E übertragen. Die Interpolation wird von dem Flip-Flop-Schaltung 60 selektiv einzustellen. Während Rechenwerk der F i g. S in drei Hauptstufen ausge- die komplementierte Form des i0«-Ausganges der Flipführt Die Endstufe, die auch die Endaddition um- μ Flop-Schaltung 60 durch die Tore 61 und 62 dem faßt, bildet die nächste Obergangsoperation, bei der Addierwerk 22 zugeführt werden, wird die wahre wettere Daten von dem Register I bis V der F i g. 4 Form des »!«-Ausganges der Flip-Flop-Schaltung 60 auf die Register A bis E der F i g. S übertragen werden. Über eine Leitung 65 durch ein UND-Tor 66 und ein Die zweite Hauptstufe umfaßt gleichzeitig Division ODER-Tor 67 einem ersten Eingang des Addier- und Multiplikation durch entsprechende Addierwerke »5 Werkes 23 zugeführt. Gleichzeitig werden die Ziffern, 22 und 23 und wird genau genommen in einer Anzahl die für χ α stehen, von dem Register C über ein UND-von Zwischenstufen durchgeführt in denen die auf- Tor 68 und ein ODER-Tor 69 geleitet, um eine Flipeinanderfolgenden Ziffern des Quotienten von dem Flop-Schaltung selektiv einzustellen. Die komplemen-Addierwerk 22 entwickelt werden und selektive Addi- tkrte Form von χ α wird von dem *0«-Ausgang der tion de» Multiplikanden von dem Addierwerk 23 vor- 30 Flip-Flop-Schaltung 70 über ein UND-Tor 71 und genommen werden, um Teilprodukte zu erhalten. ein ODER-Tor 72 dem zweiten Eingang des Addier-

Während des ersten Abschnittes der Interpolation werk 23 gibt daher die Größe (xb — xa) wieder werden Uhrimpulse oder Zeitverschiebungsimpulse und gelangt über eine Leitung 73, ein UND-Tor 74 den Registern A, B und C über die Leitungen 55, 56 und ein ODER-Tor 75 zum Eingang des Registers B. und 57 zugeführt Mit jedem Uhrimpuls werden die 35 Während des nächsten Arbeitsganges leitet das Daten über die Register verschoben, und ein End-bit Register A aufeinanderfolgende Ziffern der komple- oder digit-Signal erscheint an der Ausgangsleitung mentierten Form der Größe (xb — x) zur Flip-Flopder Register. Jedes nachfolgende Ziffernsignal, weiches Schaltung 58, um diese selektiv einzustellen, worauf einer binären »1« entspricht aus dem Register A, stellt diese Ziffern über ein UND-Tor 59 dem ersten Einselektiv eine Flip-Flop-Schaltung 58 ein, die einen 4a gang des Addierwerkes 22 zugeführt werden. Gleich-Spannungspegel durch ein UND-Tor 59 einer ersten zeitig wird die Größe (xb — xa) von dem Register B Eingangsleitung des Addierwerkes 22 zuführt, und zur Flip-Flop-Schaltung 60, um diese selektiv einzugieicäzsitig stellt jede nachfolgende Ziffer aus dem stellen, geleitet, und die wahre Form dieser Größe Register B selektiv eine Flip-Flop-Schaltung 60 ein, gelangt über die Leitung 65, ein UND-Tor 76 und das die ein komplementiertes Signal von einer »O«-Aus~ 45 ODER-Tor 62 zur zweiten Eingangsleitung des Adgangdeitung durch ein UND-Tor 61 und ein ODER- dierwerkes 22. Der Summenausgang des Addier-Tor €2 der zweiten Eingangsleitung des Addierwerkes Werkes 22 geht über das UND-Tor 63 zum Register A, 22 zufährt. Auf diese Weise wird der Wert xb von dem welches nun das Dividendenregister bildet Die wahre Wert Jt subtrahiert Das lauft darauf hinaus, daß die Form der Größe (Xe — xa) geht von der Flip-Flop-Differenz xb — x gebildet wird und dieser Wert dann 50 Schattung 60 über ein UND-Tor 77 und das ODER-kompkmentiert wird. Das Ergebnis wird der Summen- Tor 75 zum Eingang des Registers B, welches nun das leitung des Addierwerkes 22 durch ein UND-Tor 23 Divisorregister bildet

dem Eingang des Registers Λ zugeführt Auf diese Während des gleichen Unterabschnittes des Arbeits-

Weise speichert das Register A nach der ersten Sub- Zyklus werden aufeinanderfolgende Ziffern der Große traktionsoperation die Differenz {xb — x) in komple- 55 /(xb) von dem Register D zur selektiven Einstettuns mentierter Form. · einer Flip-Flop-Schaltung 79 durchgelassen, die die

Die UND-Tore 5$ und €1 sowie weitere Tore und /(xs)-Signale in der wahren Form durch das ODER· Füp-Flop-Kxeise der F i g. 4 und 5 and so eingestellt, Tor 67 zum eisten Eingang des Addierwerkes 23 daß Signale hindurchgehen, und werden zu ent- leiten. Gleichzeitig werden aufeinanderfolgende ZS-sprechenden Zeiten während jeden Arbeitsablaufs &» fern der Größe /(x*) von dem Register £ zur selek durch Signale der Zeitachaltkteise 35 eingestellt oder tiven Einstellung einer Flip-Flop-Schaltang 80 ge neu eingestellt Uni Verwechslungen der Fi g. 4 Und leitet, und die komplementierte Form der Ziffen S mit den vielen Lotungen ta vermeiden, die mit den wird von dem tO*-Apseang der Füp-Flop-Schaltung 81 Zeitschaltkreisen verbunden sind, sind die Schalt- durch ein UND-Tor 81 und ein ODER-Tor 72 den komponenten, die Zeitschaltsignale verlangen, mit «5 zweiten Eingang des Addierwerkes 23 zugeführt Di Leitungen dargestellt, die an kleine Anschlußkreise DifferenzgröBe t/(x_B) —/(x.*)] wird an dem Summen geführt sind, was bedeutet, daß diese entsprechende *\Λ$ωΐβ im, /j3d]ctfwerfe»23 entwickelt und über di Zeitschaltsigoale empfangen. Leitung 73, ein UND-Tor 82 und eon ODER-Tor &

9 H 10

dem Eingang des Registers C zugeleitet, welches nun 76 oder der Divisor in komplementierter Form ge-

das Multiplikandenregister darstellt Während dieses langt durch das UND-Tor 61, was vom Zustand der

Unterabschnittes der Arbeitsweise ist ein UND-Tor 84 Flip-Flop-Schaltung 88 abhängt Damit werden Addi-

nichtleitend geworden, und da das UND-Tor 50 tions- oder Subtraktionsstufen von dem Addierwerk

(F i g. 4) ebenfalls nichtleitend ist, erhält das Re- S vorgenommen in Übereinstimmung mit der voran-

gister D keine Eingangssignale und ist daher frei, so gehenden Bestimmung des Vorzeichen», was sich

daß es nur »O«-bits enthält Das Register D bildet das durch Fehlen oder Vorhandensein eines Übertrages

Produktregister und wird vor der Multiplikations- anzeigt

operation frei gemacht; während des Unterabschnittes Es soll darauf hingewiesen werden, daß die Ander Arbeitsweise wird ein UND-Tor 85 leitend, der- io Wesenheit oder das Fehlen eines Übertrages an der art, daß der Ausgang von dem Register E über die Leitung 25 eins binäre Quotientenziffer darstellt, die Flip-Flop-Schaltung 80, das UND-Tor 85 und ein aus dem vorangehenden Abschnitt der Divisions-ODER-Tor zurück zum Eingang des Registers E ge- operation hervorgeht. Wenn ein derartiger Übertrag leitet werden kann. Am Ende dieses Unterabschnittes erscheint, wird er durch die Flip-Flop-Schaltung 26 dieser Arbeitsweise enthält das Register A die Divi- 13 gespeichert, die den nächstfolgenden Multiplikations· dcndcngröße (x — Xa) vom Addierwerk 22» das Re- Vorgang steuert Wenn also ein Übertrag an der Ldgister B enthält die Divisorgröße (x_B — xa), die zir- i ing 25 erscheint, wird das Tor 27 den Multiplikanden kuliert worden ist, und das Register C enthält die des Registers C über die Flip-Flop-Schaltung 70 zum Multiplikandengröße [/(*a) — /{xa)] des Addier- ODER-Tor 72 durchlassen und zum zweiten Eingang Werkes 23. Das Register D wird in Vorbereitung für »° des Addierwerkes 23. In ähnlicher Wwse wird ein die Speicherung des Produktes in aufeinanderfolgenden Produkt in dem Register D geformt, da der Inhalt Sub-Zyklen frei gemacht, und das Register E enthält dieses Registers über die Flip-Flop-Schaltung 79 und die Größe /(xa), die zirkuliert worden ist das Tor 67 zum ersten Eingang des Addierwerkes 23 Während des nächstfolgenden Unterzyklus werden gelangt Das Summensignal von dem Addierwerk 23 ähnliche Divisions- und Multiplikationsschritte durch- »5 wird über die Leitung 73 und das UND-Tor 84 gegeführt. Jede Stufe ist der anderen ähnlich. Eine Sub- leitet, um ze dem Produktregister D zurückzugeben, traktton wird von dem Addierwerk 22 durchgeführt, Falls kein Übertrag an der Leitung 25 erscheint, wird um eine binäre Quotientenziffeir von »1« oder »0« zu das Tor 27 das Multiplikandensignal von dem Reerhalten, was durch Anwesenheit oder Fehlen eines gister C blockieren, und das Produktsignal von dem Trägersignab an der Leitung 215 angezeigt wird. Der 30 Register D geht durch das Addierwerk 23 und wird Inhalt des Multiplikasdenregisters C wird selektiv zum Register D zurückgeleitet, was einer effektiven dem Inhalt des Produktregistera D jedesmal dann zu- Addition von »0« entspricht addiert, wenn die Quotientenziffer als eine »1« er- Wenn die Multiplikationsschritte alle durchgeführt scheint Wenn die Quotientenziffer als *0« erscheint, sind, wird das Endprodukt in dem Register D gewird der Inhalt des Multiplikandenregisters gegen das 33 speichert, und ein weiterer Schritt einer Addition ist Addierwerk 23 durch das UND-Tor 27 gesperrt, und erforderlich, um die Berechnung der Interpolationsim Effekt werden Nullen dem Produkt zuaddiert, wel- formel zu vervollständigen. Der Endschritt der Addiches lediglich durch das Addierwerk 23 zirkuliert und tion fällt zusammen mit der nächstfolgenden Überwiederum im Produktregister D gespeichert wird. Das luhrungsoperation, bei der die Tore 47, 48, 49,50 und Register E enthält lediglich die Größe /(xa), die über 40 51 (F i g. 4) vorbereitet werden, um Signale ic die die Flip-Flop-Schaltung 80 und die Tore 85 und 86 Register A, B, C, D und E einzuführen. Unterdessen zirkuliert wird. wird das Produkt aus dem Register D über die Flip-Die Division wird von Arm Addierwerk 22 durch Flop-Schaltung 79 und das ODER-Tor 60 zum ersten selektives Addieren oder Subtrahieren des Divisors von Eingang des Addierwerkes 23 geleitet, während dk dem Dividenden durchgeführt und durch Verschieben 45 Größe /(xa) von dem Register E über die Flip-Flopdes Dividenden in einer Weise, wie sie in dem Buch Schaltung 80, ein Tor 92 und das ODER-Tor 72 zum »Arithmetic Operations in Digital Computers« von zweiten Eingang des Addierwerkes 23 gelangt I R.K. Richards, herausgegeben 1955 von D. Van Summensignal, welches von dem Addierwerk23 er Nostrand Company, beginnend auf S. 170, beschrieben zeugt wird, wird über das UND-Tor 53 ein«' Enda ist Um zu bestimmen, ob der Divisor in einem Partial- 5» gangsleitung zugeleitet gang addiert oder subtrahiert werden solL wird das Es soll jetzt noch mal auf die Interpolationsgkienun-Vorzeichen der vorhergehenden Operation, welches gen eingegangen werden durch Anwesenheit oder Fehlen eines Übertrag-

signals an der Leitung 25 angezeigt wird, durch eine (x — xa) ._f( . _ ,, „ „ . _ „ Flip-Flop-Schaltung 88 festgestellt Das Übertrag-55 χ_Β-χ_Λ /<*4JJ + JW4) - *<» signal wird von einem UND-Tor 89 und einem ODER-Tor 90 durchgelassen. Falls kein Übertrag an der und auf die relativen Werte der Eingangsgrößen Leitung 25 nach einem bestimmten Unterzyklus des < ^ Addierwerkes 22 erscheint, bleibt die FHp-Flop-Schal- "* ~ ^ ^B' tang 88 im »0«-Zustand, die durch einen vorange- 60 Es erscheint, daß die Dividendengröße (x — xa gangenen Zeitschaltimpuls eingestellt worden war. und die Divisorgröße (xb — xa) im Werte inune Wenn andererseits ein Übertragsignal an der Leitung 25 positiv sein werden und daß der Quotient erscheint, wird es von den Toren 89 und 90 durchgelassen und die Flip-Flop-Schaltung 88 in einen »1«- x~xa Zustand überführt Während des nächstfolgenden «3 xb — xa 'Arbeitsganges stellen aufeinanderfolgende Ziffern des Divisorsignals die Flip-Flop-Schaltung 60 ein, und der immer dae positive Größe ist Andererseits k«m di Divisor gelangt in wahrer Form durch das UND-Tor Multiplikandengröße

entweder positiv oder negativ sein, was von der Neigung der Funktionskurve abhängt. Offensichtlich bestimmt das Vorzeichen der Multiplikandengröße das Vorzeichen des Produktes, und der letzte Schritt muß eine Addition oder eine Subtraktion sein, was von dem Vorzeichen der Multiplikandengröße abhängt. Beim ersten Unterzyklus des zweiten Arbeitsganges wird die Größe /(xb) des Registers D dem Komplement der Größe /(Xa) des Registers C addiert, und die von dem Addierwerk 23 erzeugte Summe wird in dem Register C als Multiplikand gespeichert. Falls der Multi plikand negativ ist, wird das Komplement dieser Größe in dem Register C gespeichert, und ein Übertragsignal erscheint an dem Leiter 94. Das Übertragsignal wird von einem UND-Tor 95 durchgelassen und stellt eine Flip-Flop-Schaltung 96 ein. Die Flip-Flop-Schaltung 96 erzeugt ein Spannungspegel an seinem »1 «-Ausgang, der von einem UND-Tor 96 und einem ODER-Tor 69 durchgelassen wird, um eine Flip-Flop-Schaltung 70 einzustellen. Die Flip-Flop-Schaltung 70 erzeugt ein »1 «-Signal, welches über die Leitung 98 durch ein UND-Tor 99 und das ODER-Tor 83 zum Eingang des Multiplikandenregisters C geleitet wird. Wenn das Multiplikandenregister C verschoben wird, wird eine Serie von »lt-bits eingeführt, die das Register füllen, wodurch die Komplementierung, die von dem Addierwerk 23 ausgelöst worden war, vervollständigt wird. Mit jedem Verschiebungsimpuls für das Register C wird die Flip-Flop-Schaltung 70 wieder neu eingestellt Da jedoch der Spannungspegel an dem »1«-Ausgang der Flip-Flop-Schaltung 96 verbleibt, wird die Flip-Flop-Schaltung 70 weiterhin vor jedem Vcrschiebevorgang eingestellt Falls die Multiplikandengröße

Produkt positiv ist, erhält man die Endsumme fix) dadurch, daß die Inhalte der beiden Register D und E addiert werden. In ähnlicher Weise verfährt man, wenn die Produktengrpße negativ ist Dann wird erst von S der Größe /(xa) subtrahiert, weil sie dann an dem Addierwerk in komplementierter Form erscheint

Eine Division durch selektive Additions- oder Subtraktionsverschiebung einer Divisorgröße wird, wie unten gezeigt, durchgeführt:

Beispiel

11/13 = 0.84615 = .110110001 = 1011/1101 zweites Komplement des Divisors ist 0011.

⁰¹JPiI⁰OOl

/ΪΟΠ.0000000ΟΟ

- 0011

positiv ist, wird die wahre Form in das Multiplikandenregister C geleitet, und an der Leitung 94 erscheint kein ÜbertragsignaL In diesem Falle wird weder die Flip-Flop-Schaltung 96 noch die Flip-Flop-Schaltung 70 eingestellt, und das Register C wird nach dem Eingang des positiven Multiplikanden verschoben, so daß eine Serie von »O«-bits das Register füllen wird, so daß auf diese Weise ein echter Multiplikand in wahrer Form entsteht Die Multiplikandengröße, die in dem Register C gespeichert wird, liegt daher in wahrer Form vor, wenn sich die Größe

ATC
C C

NC C C

NC NC NC

/11100

oiloi

/010010 10011 /001010 10011 /111010 01101 /ÖOlllO 10011 /000010 10011

/101010 01101

/101110 01101

/110110

01101

/00011

als positiv erweist und in der komplementierten Form, wenn sich die Größe

als negativ erweist Das Produkt ergibt sich aus selektiver Addition und Verschiebung des Multiplikanden, liegt der Multiplikand in wahrer Form vor, zeigt sich das Produkt gleichfalls in wahrer Form. Ist der Multiplikand in komplementierter Form, liegt das Endprodukt gleichfalls in komplementierter Form vor. Der Multiplikationsvorgang ist richtig, ganz gleich, ob der Multiplikand und das Endprodukt in der wahren Form vorliegen oder in der komplementierten Form. Das Endausgangssignal f(x) erhält man da-.dureb, daß die Größe J(xa\ die in dem Register E gespeichert ist, mit der ProduktengröBe, die in dem Register D gespeichert ist, kombiniert ist Falls das

Das obige Beispiel ist eine binäre Division der Zif-

♦5 fern, die 11 und 13 repräsentieren. Der Dividsnt in wahrer Form ist 1011. Die wahre Form des Divisors ist 1101, und das zweite Komplement des Divisors ist 0011. Additionen werden durch Addieren der wahren Form des Divisors und des Dividenden erhalten und Subtraktionen durch Addieren der komplementierten Form. Nach jeder Addition oder Subtraktion wird die Divisorspalte nach, rechts verschoben, derart, daß die nächste Operation um eine Ziffernstelle versetzt ist Wie oben gezeigt, ist die erste Operation eine Subtrak-

tion (Addition des Komplements), und kein Übertrag (NC) erscheint im Ergebnis. Weil kein Übertrag erscheint, ist die erste Ziffer des Quotienten eine NuIL und die nächste Operation ist eine Addition. Somit können wir feststellen, daS die wahre Form des Divi-

Co sors, 1101, in Stufe zwei addiert wird. Als Ergebnil dieser Stufe erscheint ein Übertrag, der anzeigt, da£ die nächstbedeutsame Ziffer des Quotienten eine Eins ist, und verlangt, daß die nächste Operation eine Subtraktion sein muß. Weitere Schritte von Addition odei Subtraktion zusammen mit Verschiebeoperationer setzen sich über das gesamte Divisionsverfahren hir fort, bei der der Quotient Ziffer auf Ziffer jeweils naci der Durchführung einer Operation entwickelt. Di<

Offer höchster Signifikant des Quotienten wild bei der ersten Subtraktion erzeugt, und Ziffern jieringerer Bedeutung werden dann fortlaufend erzeugt bei jeder sich anschließenden Addition oder Subtraktion.

Das Multiplikationsverfahren, wie es durch die vorliegende Erfindung gelehrt wird, schafft eine Multiplikandengröße in entweder wahrer oder komplementierter Form, (Me in der Spalte nach rechts verschoben wird und selektiv einer Produktengröße in wiederholten Operationen in Abhängigkeit von den Ziffern einer Multiplikatorgröße addiert wird. Die Ziffern des Multiplikators werden dazu verwandt, die aufeinanderfolgenden Additionsschritte in der Reihenfolge der Bedeutung zu steuern, wobei die bedeutendste Ziffer des Multiplikators an erster Stelle steht Da das Multiplikationsverfahren für die Ziffern des Multiplikators gesteuert wird, und zwar in Reihenfolge der Bedeutung, ist es möglich, simultane Divisionen und Multiplikationen durchzuführen, indem Quotientenziffern verwendet werden, die sich aus dem Divisionsprozeß ergeben, um die Multiplikationsschritte ohne Zwischenspeicherung und Zeitverzug direkt zu steuern. Ein Beispiel für eine Multiplikation gemäß der Erfindung ist die folgende:

Beispiel

± 13 χ 11 = ± 143

Multiplikand: 1101 (Wahre Form)

0011 (Komplementierte Form) Multiplikator: 1011

	λ Wahre Form	rtultiplika Ziffern	tor Komple mentierte Form
1. Produktregister Frei 2. 1. Addition	00000000 1101000	1 0 1 1	00000000 10011000
3. 1. Partialprodukt 4. 2. Addition	01101000 000000	10011000 000000
5. 2. Partialprodukt 6. 3. Addition	01101000 11010	10011000 11100110
7. 3. Partialprodukt 8. Endaddition	10000010 1101	01111110 11110011
9. Endprodukt ,	10001111	01110001

Der Multiplikand kann eine positive Größe sein, die in wahrer Form erscheint oder eine negative Größe, die in komplementierter Form erscheint. Auf der linken Seite des obigen Beispiels ist angenommen, daß der Multiplikand eine positive 13 oder 1101 in binärer Form ist Die erste Zeile ist in Nullen dargestellt, die anzeigen, in welchem Zustand sich das Produktregister zu Beginn der Multiplikation befindet. Die zweite Zeile zeigt den Multiplikanden, wie er zum Produkt bei der «rsten und bedeutsamsten Addition addiert wird und die dritte Zeile den Zustand des Produkt· registers nach der Addition. Der Multiplikand wird dann fur die nächste Operation verschoben, da aber die nächste Ziffer des Multiplikators Null ist, Würden Nullen in Zeile 4 addiert, so daß das Produkt, vine in Zeile S gezeigt, unberührt bleibt. Im nächsten Verfahrensschritt wird der Multiplikand wieder nach rechts verschoben und addiert, da die Multiplikatorziffer als eine Eins erscheint Auf diese Weise ergibt sich ein neues Partialprodukt (ZeOe 7). Beim letzten Schritt wird der Multiplikand wiederum verschoben (Zeile 8) und addiert, so daß sich das Endprodukt von 10001111 ergibt, was die wahre Form des Produktes 14Ϊ ist Fells der Multiplikand 13 negativ ist, erscheint er

to in der zweiten Komplemenfform, 0011, wie in der rechten Spalte des obigen Beispiels dargestellt Die Operation von aufeinanderfolgenden selektiven Additionen und Spaltenverschiebungen uind ähnlich- der Operation bei der wahren Form, und das erzeugte

Endprodukt erscheint als 01110001,, was die zweite komplementierte Form von 143 ist Es soll hervorgehoben werden, daß in komplementierter Fotm dem Multiplikanden Eins-Ziffern statt Null-Ziffern, wie in der wahren Form, vorausgehen müssen. Daher ist in

ao der vorletzten Zeile des obigen Beispiels der komplementierte Multiplicand 0011 in dor rechten Spalte mit vier vorgesetzten Eins-Ziffern versehen. In der Unken Spalte ist die wahre Form des Multiplikanden 1101 gezeigt, ohne vorangesetzte _ Ziffern. Jedoch

as können stillschweigend Nullen als der wahren binären Form vorausgehend angenommen werden.

Wie oben aufgezeigt, umfaßt die lösung der Interpolationsformel eine Division zwischen zwei Größen, die beide als positiv bekannt sind und von denen der Divisor größer ist als der Dividend, so daß sich en Quotient ergibt der ein positiver Bruch ist Beispielsweise kann die Division mit jeder Iseliebigen Anzahl von binären Ziffern durchgeführt werden. Durch die Ausführung der Division und der anschließenden

Multiplikation von einer großen Anzahl binärer Stellen wird ein größerer Grad der Genauigkeit erreicht. Allerdings ist eine größere Zeitspanne für die Berechnung erforderlich. Bei besonderen Anwendungsweisen der Erfindung sind die Eingangsgrößen x, x_A, Xb, /(xa) und /(*b) binäre Ziffern der Länge nach, und um eine Genauigkeit von Plus oder Minus einer Binärziffer an der zwölften Stelle der Ausgangsgröße f{x) zu erhalten, war es erforderlich, den Quotienten auf 15 Binärziffern auszuführen und ein Produkt register vorzusehen, das in der Lage ist, 16 Binär ziffern zu speichern. Jedoch wurden abgerundet zwölf aufeinanderfolgende Additions-Subtraktions-Operationen des Divisionsprozesses verwandt: und entsprechend zwölf selektive Additionsoperationen für den Multipli kationsprozeß.

Erfindungsgem&ß kann eine Interpolationsrechnung in Serie durchgeführt werden in einem Minimum von Zeit und mit einer Genauigkeit von elf binären Stellen. Diese Genauigkeit beläuft sich ungefähr auf 0,OSy₀

Fehler oder auf eine 1 in 2000, was die Genauigkeit normaler Analogverfahren übersteigt. Ein anderer bedeutender Faktor ist der, daß eine Bestimmung einer Funktion aus zwei oder mehr Variablen durch einen Interpolationsprozeß, der such auf eine erste Kurvenschar bezieht, durchführen läßt, aus der dann neue Kurven mit weniger Variablen für weitere Interpolationen erhalten werden können, usw. Durch wiederholtes Interpolieren kann somit jede Kurven· schar auf andere Kurven mit weniger Variablen zu rückgeführt werden, bis das Endergebnis erhalten ist. Die Kuryen gemäß F i g. 2 sind mit Punkten bezeichnet, die gleich weit, auf die Abszisse bezogen, voneinander entfernt sind, und mii entsprechenden

to

Punkten auf den verschiedenen Kurven der Schar die übereinanderliegen. Für die Durchführung der Erfindung ist eine derartige gleichmäßige Einteilung des Abstandes der Kurvenpunkte nicht notwendig, und der Wert einer Funktion kann von gespeicherten Daten 5 abgeleitet werden, die Kurvenpunkte wiedergeben, welche keinen gleichmäßigen Abstand voneinander haben und bei denen die Punkte der verschiedenen Kurven keine ähnliche Lage auf der Abszisse haben.

Zur Erläuterung der Zeitersparnis mögen die beiden io nachfolgenden Tabellen 1 und 2 dienen.

16

In den nachfolgenden Tabellen bedeuten:

Zeitspanne = Zeit zur Erzeugung eines Übertrages »Ci* am Ausgang des Addierers 22; χ — Xa = Dividend; xb — xa = Divisor;

S₁ (Si, S₂ usw.) = Partialsumme bei der Division; Q(C₁₁C₂USW.) — Quotient und Multiplikator; Λ) — Λχα) = Multiplikand;

Z¹J = Produkt und Partialprodukte.

	Reg. A	Reg.	B	Tabelle 1	Reg. C	Reg. D	C1 (nicht gespeichert)
Zeitspanne	x — χ.λ	Xb -	XA		Λχβ) -Λχα)	0
O	S.	Vb —	Xa		Λχβ) -Λχα)	0	c,
1	S2	Xb —	xa		/(sb) —fix α)	Σ>	c*
2	co"	xb —	xa		Λχβ) -Λχα)		C3
3	co"	*b --	xa		Λχβ) -Λχα)	E1	C3
3	53	Xb -	xa		Λχβ) -Λχα)	Σί	C3
3	53	Xb	Xa		Λχβ) -Λχα)	ν ■"2	C3
3	Sn-,	Xb —	xa		/(Xb) -Λχα)	Ση-t	Cn-,
JV-I	0	0			Λχβ) -Λχα)	IV1	Cn
Λ'	0	0			0	Ση
JV+ 1

Tabelle 2

Zeitspanne	Reg. I	Reg. II	0	C2	Reg. III	+ Cn-!
0	x — Xa	Xb — Xa	C1	-QH		+ Cn-X+Cn
1	S1	Xb —χα		-CtA		+ Cn-I
2	S1	xb -Xa	C1-	hCi-l		+ Cn-,
3	co"	Xb —Χα	CH	^C1-]	"Cs	+ C„-3
3	co"	xb -Xa	C^	l·C^■\	C3	+ C„-3
3	co"	xb -Xa	C1-	'Cx-I	-C3	I f T l^n-3
3	co"	Xb — Xa		1-C2H	-C3	+ C»-3
N- 1	Sn-,	Xb —χα	Cx-	1-C2H	i-c,+ ...
Λ'	Λχβ) -Λχα)	0	CxH	h C2H	Γ C3+...
JV + 1	Λχβ) -Λχα)	Σ\	Ci -	hCt-\	Γ C3+...
JV+2	Λχβ) -Λχα)	Σ2	C1^	h Ct^	hCs+...
JV+3	Λχβ) -Λχα)	Σ3	CH	1-C2H	h C3+...
ΛΓ + 3	Λχβ) -Λχα)	Σ3	C1^		h C3+ ...
JV+3	Λχβ) -Λχα)		Cx η		KC8+...
JV+3	Λχβ) -Λχα)	σ\	C1	1-C3+...
JV+M-1	Λχβ) -Λχα)		0
N+M	0	Ση

Division

Multiplikation

Tabelle 1 verdeutlicht die Rechenschritte bei dem Lösung nach einer Zeit durchgeführt, die gleich der Rechner gemäß der Erfindung. Tabelle 2 verdeutlicht halben Zeit ist, die für getrennte Operationen zuzüglich die Rechenschritte, wie sie bisher erforderlich waren, einer zusätzlichen Zeitspanne ist. Es folgt also eine wenn z. B. zunächst die Division und dann die Multipli- 55 vollständige Verschachtelung, wobei zu berücksichtikation durchgeführt wurde. gen ist, daß der letzte Partialschritt z. B. der Multipli-

Tabelle 2 zeigt, daß die Division am Ende der Zeit- kation durchgeführt werden kann, wenn der vorspanne N beendet ist. Betrachtet man die Tabelle 1, die herige Partialschritt der Division beendet ist. Aus die Erfindung verdeutlicht, so zeigt sich, daß die Multi- diesem Grund ergibt sich der zusätzliche Schritt zu der plikation innerhalb einer Zeitspanne abgeschlossen ist, 60 halben Zeit.

die der Zeitspanne N folgt. Es sei darauf hingewiesen, Nimmt man z. B. einen 12-Bit-Dividenden, einen

daß jede Zeitspanne der Zeit entsprich«, die zur Ent- 12-Bit-Divisor, einen 12-Bit-Quotienten, einen 12-Bitwicklutig eines Übertrages C₁ am Ausgang des Ad- Multiplikanden und ein L2-Bit-Produkt, wobei jeder dierers22 erforderlich ist. aus. der Tabelle 2 (Stand Zeitspanne ein Bit zugeordnet ist, so ergibt sich bei der deir Technik) läßt: sich entnehmen, daß die Multipli- 65 erlindungsgemäßen Lösung eine Gesamtdauer von kation sich bis zum Ende der Zeitspanne JV + Λί 13 Zeitspannen für die kombinierte Multiplikation und erstreckt. Ist z. B. N gleich M, so ist die kombinierte Division, während bei den bisher bekannten Rechnern Multiplikation/Division bei der erfindungsgemäßen dafür 24 Zeitspannen oder Schritte erforderlich waren.

-_ 309609/125

tlierzu 2 Biatt Zeichnungen

Claims (1)

1. wie einen Übertragsausgang aufweist und dem der InPatentanspruch: halt des Divisorregisters entweder in wahret oder

   komplementärer Form,"definiert durch ein Paar von Binärrechner zur Berechnung von Werten der Gattern, zugeführt wird, wobei dfe Gatter duich. die

   mit einem Dividendenregister (A) für den werden, und mit einer Leitung zur Rückführung des Wert.4, wahren Inhalts des Divisorregisters von dem Ausgang

   mit einem DivisorregisteT (B) für den Wert C, dieses Divisorregisters an seinen Eingang.