DE1169166B - Modulí¬9 Pruefzahl-Rechner - Google Patents

Description

BUNDESREPUBLIK DEUTSCHLAND

DEUTSCHES

PATENTAMT

AUSLEGESCHRIFT

Internat. Kl.: G06f

Deutsche KL: 42 m-14

Nummer: 1169 166

Aktenzeichen: 110924IX c / 42 m

Anmeldetag: 22. November 1955

Auslegetag: 30. April 1964

Die Erfindung betrifft eine Einrichtung an einer in Serienbetrieb arbeitenden elektronischen Rechenmaschine zur Bildung des Modul-9-Wertes von Dezimalzahlen, die aus mehreren Dezimalziffern bestehen, bei denen jede Dezimalziffer rein binär dargestellt ist (Tetrade), zur Prüfung der Grundrechenoperationen, die in der Rechenmaschine durchgeführt werden.

Zur Prüfung des fehlerfreien Arbeitens einer Rechenmaschine ist ein übliches Verfahren die mehrfache Durchführung derselben Operation, möglicherweise mit vertauschten Werten. Ein anderes Prüfverfahren besteht in der separaten Durchführung der gewünschten Operation mit Zahlen, die aus den echten Werten nach einer bestimmten Vorschrift gewonnen wurden (Prüfzahlen). Das nach derselben Vorschrift umgeformte Rechenergebnis aus den echten Werten muß dann bei Fehlerfreiheit mit dem Ergebnis der Prüfzahlrechnung übereinstimmen.

Es ist bekannt, als Prüfzahlen den Modul 9 der Rechenwerte zu verwenden, der z. B. gewonnen wird als Rest bei der Division der Quersumme des echten Wertes durch neun.

Die Darstellung des Moduls 9 einer Dezimalzahl, die aus mehreren Dezimalziffern besteht, wird mit einfachen Mitteln erreicht, indem erfindungsgemäß die Binärstellen einer Dezimalziffer parallel arbeitenden einstelligen Addierwerken bekannter Bauart zugeordnet sind, denen ein Übersetzer (Rationalisierer) nachgeschaltet ist, der einen binär dargestellten Zweizifferwert in den binär dargestellten Wert der zweiten Ziffer ud einen Ubertragswert übersetzt, und daß die Übersetzer-Ausgänge den binären Wert der zweiten Ziffer über Verzögerungsschaltung und Verriegelungsschaltungen den Eingängen der Addierwerke zuführen und daß der Übersetzer-Ausgang des Ubertragswertes über eine Verzögerungsschaltung mit einem Eingang des Addierwerkes verbunden ist, das der jeweils ersten Binärstelle einer zu addierenden Dezimalziffer zugeordnet ist, und daß ein Steuerpotential nach Addition der Dizimalziffern und deren Summenüberträge den Modul-9-Wert der Dezimalzahl freigibt.

Die Erfindung wird an Hand eines Ausführungsbeispiels näher erläutert. Die Zeichnungen haben fol- gende Bedeutung:

Fig. 1 ist ein Schaltschema eines UND-Kreises;

F i g. 2 zeigt dessen Symbol;

Fig. 3 ist das Schaltschema eines UND-CF-Kreises, bei dem ein UND-Kreis mit einem Kathodenverstärkerkreis zusammengehalten ist;

. F i g. 4 zeigt das für F i g. 3 verwendete Symbol;

Modul — 9 Prüfzahl-Rechner

Anmelder:

IBM Deutschland

Internationale Büro-Maschinen

Gesellschaft m. b. H.,

Sindelfingen (Württ), Tübinger Allee 49

Als Erfinder benannt:

Kenneth Eugene Schreiner,

Harrington Park, N. J.,

John Perry Cedarholm, New York, N. Y.

(V. St. A.)

Beanspruchte Priorität:

V. St. v. Amerika vom 23. November 1954

(472 098)

F i g. 5 ist als Schaltschema eines ODER-Kreises;

F i g. 6 zeigt das Symbol für die Schaltung von Fig. 5;

Fig. 7 ist das Schaltschema eine ODER-CF-Kreises;

F i g. 8 zeigt das Symbol für die Schaltung von Fig. 7;

F i g. 9 ist das Schaltschema eines Kathodenverstärkerkreises;

F i g. 10 zeigt das Symbol für die Schaltung von Fig. 9;

Fig. 11 ist das Schaltschema eines Umkehrkreises;

F i g. 12 zeigt das Symbol für die Schaltung von Fig. 11;

F i g. 13 ist das Schaltschema eines ODER-INV-Kreises, d. h. eines durch einen ODER-Kreis gesteuerten Umkehrkreises;

Fig. 14 zeigt das Symbol für die Schaltung von Fig. 13;

Fig. 15 zeigt das Symbol für einen Verzögerungskreis;

F i g. 16 zeigt das Symbol für einen Neunerkomplementgenerator;

Fig. 17 ist das Schaltbild eines Neunerkomplementgenerators;

Fig. 18 zeigt das Symbol für einen vierpoligen Wechselschalter;

409 587/377

F i g. 19 ist das Schaltschema der UND- und ODER-Kreises zu einem Schaltmittel, welches einem vierpoligen Wechselschalter gleichwertig ist;

F i g. 20 zeigt das Symbol für ein binäres Addierwerk;

F i g. 21 ist das Schaltschema eines Addierwerks gemäß Fig. 20;

F i g. 22 ist das Symbol eines Rationalisierers;

F i g. 23 ist das Schaltschema einer Verriegelung;

F i g. 24 ist das Schaltschema eines Modul-9-Zählwerks, das nachstehend auch Auswertverriegelung genannt wird;

F i g. 25 zeigt, wie die F i g. 26 bis 34 zu dem vollständigen Schema eines Modul-9-Rechners aus drei Modul-9-Zählwerken und Steuerkreisen zusammenzusetzen sind;

F i g. 26 bis 34 sind die verschiedenen Teile des vollständigen logistischen Schaltschemas von Fig. 25;

F i g. 35 zeigt, wie die F i g. 36 und 37 zusammenzustellen sind zu einem Zeitdiagramm, das die Operation während einer Additionsaufgabe darstellt, und zwar sind die graphischen Darstellungen von F i g. 36 auf die Klemmen von F i g. 26 zugeschnitten, und die graphischen Darstellungen von F i g. 37 zeigen Operationen an anderen Stellen innerhalb der Schaltung von Fig. 26 bis 34; diese graphischen Darstellungen müssen als Ersatz für die genaue Schaltung der Hauptrechenmaschine und deren Netz von Steuerkreisen als gegeben hingenommen werden;

Fi g. 38 zeigt, wie die Fi g. 39 und 40 zusammengehören, um ein Zeitdiagramm zu bilden, welches Operationen während einer Subtraktionsaufgabe zeigt, und zwar sind die Darstellungen von F i g. 39 auf die Klemmen von F i g. 26 zugeschnitten, und die Darstellungen von F i g. 40 zeigen Operationen an anderen Stellen innerhalb der Schaltung von F i g. 26 bis 34, wobei auch diese Darstellungen als gegeben gelten müssen;

F i g. 41 zeigt, wie die F i g. 42 und 43 zusammen ein Zeitdiagramm für eine Umkehroperation nach einer Subtraktionsaufgabe bilden;

F i g. 44 zeigt die Zusammenstellung von F i g. 45, 46 und 47 zu einem Zeitdiagramm der Operationen während einer Multiplikationsaufgabe; die Darstellungen von Fig. 45 sind auf die Klemmen von F i g. 26 zugeschnitten, und die Darstellungen von F i g. 46 und 47 zeigen Operationen an anderen Stellen innerhalb der Schaltung von F i g. 26 bis 34;

F i g. 48 zeigt die Zusammensetzung von F i g. 49 und 50 zu einer Darstellung von vier und Symbolisierung von vielen weiteren Umläufen, während deren jeweils eine Quotientziffer berechnet und in den Modul-9-Rechner eingeführt wird.

Vier aufeinanderfolgende binäre Stellen stellen von rechts nach links die Dezimalziffern 1, 2, 4 und dar, und die Summe dieser Werte ist gleich dem Wert der dadurch dargestellten Dezimalziffer.

Im binärdezimalen System werden die Dezimalziffern einer Zahl jede gesondert im rein binären Schlüssel ausgedrückt.

Ein Zeitabschnitt kann jeden beliebigen Wert haben. Die Schaltungen der vorliegenden Erfindung sind so aufgebaut und angeordnet, daß sie auf Megahertzbasis arbeiten.

HOCH und TIEF beziehen sich auf die Potentiale in den Schaltanordnungen. Zum Beispiel ist ein Röhrenkreis erregt, wenn das Potential auf seiner Steuerleitung HOCH ist, und entregt, wenn dieses Potential TIEF ist. Es kann beispielsweise ein Potential von + 5 Volt einen HOCH-Zustand und ein Potential von -30VoIt einen TIEF-Zustand darstellen. HOCH heißt, daß die an einer bestimmten Stelle vorhandene Spannung positiv hinsichtlich der Erde ist, und TIEF bedeutet, daß die vorhandene Spannung negativ hinsichtlich der Erde ist. Wenn das Steuergitter einer

ίο Vakuumröhre TIEF genannt wird, so heißt das, daß die Spannung an diesem Steuergitter unter dem Abschaltwert der Röhre liegt.

Ein UND-Kreis erzeugt einen HOCH-Zustand an seiner Ausgangsklemme nur, wenn alle seine Eingangsklemmen HOCH sind. Ein ODER-Kreis erzeugt einen HOCH-Zustand an seiner Ausgangsklemme, wenn irgendeine oder mehrere seiner Eingangsklemmen HOCH sind.

Ein UND-Kreis ist in Fig. 1 gezeigt.

In der Beschreibung wird für einen UND-Kreis das Symbol nach F i g. 2 verwendet.

Ein Kathodenverstärkerkreis ist in F i g. 9 dargestellt. Das entsprechende Symbol zeigt F i g. 10.
Eine Kombination aus einem UND-Kreis und einem Kathodenverstärkerkreis ist in F i g. 3 gezeigt Der Ausgang 15 ist nur HOCH, wenn alle Eingänge 16 und 17 HOCH sind.

Fig. 5 zeigt einen ODER-Kreis. Ein solcher ODER-Kreis ist in dem logischen Diagramm gemäß F i g. 6 dargestellt.

Ebenso wie ein UND-Kreis kann auch ein ODER-Kreis mit einem Kathodenverstärker kombiniert werden (Fig. 7). Es führen die beiden Eingänge 22 und 23 zu einem Ausgang 24, der über einen Schutzwiderstand 25 an das Steuergitter der Röhre 26 angeschlossen ist. Bei HOCH einer oder der anderen der beiden Eingangsklemmen geht auch der Ausgang 27 HOCH. Diese Schaltung ist gemäß F i g. 8 in dem logischen Diagramm dargestellt.

Bei Doppelröhren wird jedes System durch eine Zahl mit nachfolgendem L oder R oder einfach durch die Buchstaben L und R gekennzeichnet, die den linken bzw. rechten Röhrenteil bezeichnen. Eine derartige Röhre wird nachstehend gleichartig bezeichnet, wenn sie in derselben Schaltung und für denselben Zweck verwendet wird, selbst wenn sie nicht mit ihrer entsprechenden L- bzw. Ä-Röhre dargestellt ist.

Fig. 11 zeigt einen Umkehrer. Ein Umkehrkreis ist eine Schaltung, in der ein HOCH-Zustand an der Eingangsklemme einen TIEF-Zustand an der Ausgangsklemme erzeugt, und umgekehrt. Die Röhre 3OjR arbeitet als Kathodenverstärker. Wenn die Eingangsklemme 28 TIEF ist, ist die Ausgangsklemme 36 HOCH. Fig. 12 zeigt das entsprechende Blockschaltbild. Ein ODER-Schaltkreis ist in Fig. 14 dargestellt und gemäß dem Schaltschema von F i g. 13 aufgebaut. Wenn alle Eingangsklemmen 38 und 39 TIEF sind, ist die Ausgangsklemme 40 HOCH.

Ein wichtiger Teil ist der in Blockform in F i g. 15 dargestellte Verzögerungskreis. Da er prinzipiell bekannt ist, soll hier nur erwähnt werden, daß er aus einer Doppelröhre mit einer Schaltung aus Halbleitern, komplexen und ohmschen Widerständen besteht.

Ein weiterer wichtiger Schaltteil ist ein Neunerkomplementgenerator, der in Fig. 16 in Blockform und in Fig. 17 als Schaltschema dargestellt ist.

Der Neunerkomplementgenerator empfängt Angaben in binärdezimaler Form für jeweils eine Dezimalziffer und macht deren Neunerkomplement in binärdezimaler Form an seinen Ausgangsklemmen verfügbar. Zum Beispiel wird eine Dezimal-3 den Eingangsklemmen als 0011 zugeleitet. Dadurch wird 0110 oder 6 (Neunerkomplement von 3) an den Ausgangsklemmen erzeugt. Aus der Tabelle I wird der in F i g. 17 gezeigte Neunerkomplementgenerator verständlich.

Tabelle I

Umwandlung einer Dezimalziffer in ihr Neunerkomplement

Dezimal ziffer	Binärdezimales System	Neunerkomplement im binärdezimalen System
0	0000	1001
1	0001	1000
2	0010	Olli
3	0011	0110
4	0100	0101
5	0101	0100
6	0110	0011
7	Olli	0010
8	1000	0001
9	1001	0000

4. Wenn entweder das 2-Bit oder das 4-Bit (aber nicht beide) in der binärdezimalen Darstellung einer Ziffer enthalten ist, enthält deren Neunerkomplement ein 4-Bit. Zum Beispiel wird die Dezimalziffer 2 durch 0010 im binärdezimalen System dargestellt und ihr Neunerkomplement 7 durch Olli. Hier ist ein 2-Bit in der binärdezimalen Darstellung der Dezimalziffer 2 und ein 4-Bit in der binärdezimalen Darstellung ihres

ίο Komplementes 7 enthalten. Als weiteres Beispiel

wird die Dezimalziffer 4 als 0100 im binärdezimalen System dargestellt und ihr Neunerkomplement 5 als 0101. Hier ist ein 4-Bit in der binärdezimalen Darstellung der Dezimalziffer 4 und ein 4-Bit in der binärdezimalen Darstellung

ihres Komplements 5 enthalten.

5. Kein 8-Bit ist in der binärdezimalen Darstellung des Komplementwertes enthalten, wenn ein 2-Bit oder ein 4-Bit oder ein 8-Bit in der binärdezimalen Darstellung der Dezimalziffer, deren Komplementwert gebildet wird, enthalten ist. Die Darstellungen der Dezimalziffer 2, 4 und 8 in Tabelle I veranschaulichen diese Regel in bezug auf die 2-, 4- bzw. 8-Bits.

Eine solche Schaltung ist in Fig. 17 gezeigt. Den Eingangsklemmen 41, 42, 44 und 48 werden im binärdezimalen System ausgedrückte Angaben zugeleitet, und deren Neunerkomplement wird binärdezimal an den Ausgangsklemmen 51, 52, 54 und 58 gebildet.

Die das 1-Bit aufnehmende Klemme 41 ist über Umkehrer 43 an die Ausgangsklemme 51 angeschlos-

In Tabelle I ist jede Dezimalziffer 0 bis 9 im binär- sen. Wenn die Eingangsklemme 41 HOCH ist, ist die dezimalen System der betreffenden Dezimalziffer 35 Ausgangsklemme 51 TIEF, und wenn die Eingangsgegenübergestellt. Das Neunerkomplement jeder im klemme 41 TIEF ist, ist die Ausgangsklemme 51 binärdezimalen System geschriebenen Dezimalziffer HOCH. Daher wird der Wert des 1-Bits immer verist ähnlich dargestellt. Durch Prüfung der binär- ändert, und der Regel 1 wird Genüge getan,
dezimalen Darstellung für jede Ziffer und der binär- Die Eingangsklemme 42 ist über Katahodenver-

dezimalen Darstellung von deren Neunerkomplement 40 stärker 45 mit der Ausgangsklemme 52 verbunden, können also die Veränderungen bestimmt werden, Wenn also die Eingangsklemme 42 HOCH ist, ist

die Ausgangsklemme 52 HOCH, und wenn die Klemme 42 TIEF ist, ist auch die Klemme 52 TIEF. Daher verändert das 2-Bit niemals seinen

1 τ, ■ TT j ι · τα · ·ι τντ ⁴⁵ Wert, womit der Regel 2 entsprochen wird.

1. Beim Umwandeln emer Ziffer m ihr Neuner- _{Ein ausschließlich}|_r QDER-Kreis ist jede Schal-

rung, deren Ausgangsklemme TIEF ist, wenn alle ihre Eingänge HOCH oder wenn kein Eingang HOCH sind, und deren Ausgang HOCH ist, wenn ein beliebiger Eingang HOCH ist. Eine solche Schaltung führt also die von den Regeln 3 und 4 geforderten Funktionen aus. Der UND-Kreis 46, der Umkehrer 47, der UND-Kreis 49 und der ODER-Kreis 50 bilden daher einen ausschließlichen ODER-Kreis.

(zweite und dritte Spalte) oder keins von beiden 55 Die 2-Bit-Klemme 42 und die 4-Bit-Klemme 44 für in der Ziffer vorhanden ist, enthält der Korn- den Empfang des 2- bzw. 4-Bit-Einganges bilden plementwert kein 4-Bit. Zum Beispiel wird die jeder einen Eingang zu dem UND-Kreis 46 und dem Dezimalzifferflo dargestellt als 0110 im binär- ODER-Kreis 50. Wenn ein 2- und ein 4-Bit vorhandezimalen System. Ihr Neunerkomplement 3 den sind, sind die Klemmen 42 und 44 HOCH. Beide wird dargestellt als 0011. Die 6 enthält ein 2-Bit 60 Eingänge des UND-Kreises 46 sind daher HOCH, und ein 4-Bit, und ihr Komplement 3 enthält der Ausgang des an den Eingang des Umkehrers 47 kein 4-Bit. Als weiteres Beispiel wird die Dezi- angeschlossenen UND-Kreises 46 ist HOCH, der malziffer 1 dargestellt als 0001 im binärdezima- Ausgang des Umkehrers 47 ist TIEF, und der Einlen System, und ihr Neunerkomplement 8 wird gang des an den Ausgang des Umkehrers 47 angeals 1000 dargestellt. Die binärdezimale Darstel- 65 schlossenen UND-Kreises 49 ist TIEF. Der Ausgang lung der 1 enthält weder ein 2- noch ein 4-Bit, des UND-Kreises 49 und die daran angeschlossene und die binäre Darstellung ihres Komplements 8 Ausgangsklemme 54 sind daher TIEF. Das bedeutet, •enthält kein 4-Bit. daß kein 4-Bit am Ausgang vorhanden ist und daß

die erforderlich sind, um deren Neunerkomplement zu erzeugen. Aus diesen beiden binärdezimalen Darstellungen ergeben sich die folgenden fünf Regeln:

komplement verändert das 1-Bit stets seinen Wert. Das heißt, daß eine binäre 1 in eine binäre 0 und eine binäre 0 in eine binäre 1 umgewandelt wird.

2. Das 2-Bit verändert niemals seinen Wert, wenn eine Ziffer in ihr Neunerkomplement verwandelt wird.

3. Wenn sowohl das 2-Bit als auch das 4-Bit

vierpoligen Wechselschalter insofern, als vier Eingänge jeder der beiden Gruppen von Eingangsklemmen zugeleitet werden und der Eingang jeder von beiden einer einzigen Gruppe von vier Ausgangs-5 klemmen aufgeprägt werden kann. 59, 60, 61 und 62 sind eine Gruppe von Eingangsklemmen, denen binärdezimale Werte zugeführt werden können. Die andere Gruppe besteht aus den Klemmen 63, 64, 65 und 66. Die Ausgangsklemmen 67, 68, 69 und 70

die erste Bedingung von Regel 3 erfüllt ist. Wenn
weder ein 2- noch ein 4-Bit vorhanden ist, ist der
Ausgang des UND-Kreises 46 TIEF, der Ausgang
des Umkehrers 47 ist HOCH, der entsprechende
Eingang des UND-Kreises 49 ist HOCH. Jedoch sind
beide Eingänge zum ODER-Kreis 50 TIEF, der Ausgang des ODER-Kreises 50 ist TIEF, und der Eingang des an den Ausgang des ODER-Kreises 50 angeschlossenen UND-Kreises 49 ist TIEF; der Ausgang des UND-Kreises 49 und die Ausgangsklemme io empfangen entweder die Eingänge der Klemmen 59 54 sind daher TIEF, kein 4-Bit ist im Ausgang ent- bis 62 oder der Klemmen 63 bis 66. Die Klemmen halten, und die zweite Bedingung von Regel 3 ist 59 bis 62 sind an den einen Eingang der UND-Kreise erfüllt. 71, 72, 73 bzw. 74 und die Eingangsklemmen 63 bis

Bei Vorhandensein eines 2-Bits im Eingang ist die 66 an einen Eingang der UND-Kreise 75, 76,77 bzw. Eingangsklemme 42 HOCH, und der Eingang des 15 78 angeschlossen. Die andere Eingangsklemme jedes UND-Kreises 46 und des daran angeschlossenen UND-Kreises 71 bis 74 ist an eine Steuerklemme 57 ODER-Kreises 50 sind HOCH. Der Ausgang des angeschlossen und die zweite Eingangsklemme jedes UND-Kreises 46 ist TIEF, der Ausgang des Umkeh- UND-Kreises 75 bis 78 an eine Steuerklemme 56. rers 47 ist HOCH, und der Eingang des daran ange- Die Steuerklemmen 57 und 56 sind niemals gleichschlossenen UND-Kreises 49 ist HOCH. Da ein Ein- 20 zeitig HOCH. Wenn die Steuerklemme 57 HOCH gang des ODER-Kreises 50 HOCH ist, ist auch ist, gehen die Ausgänge der UND-Kreise 71, 72, 73 dessen Ausgang HOCH, und der entsprechende Ein- und 74 HOCH beim Vorhandensein eines Bits an gang des UND-Kreises 49 ist HOCH. Da beide Ein- einer oder mehreren der entsprechenden Eingangsgänge des UND-Kreises 49 HOCH sind, sind auch klemmen 59 bis 62. Die Ausgänge der UND-Kreise der Ausgang des UND-Kreises 49 und die daran an- 25 71 bis 74 sind an den einen Eingang der ODER-geschlossene Ausgangsklemme 54 HOCH, und ein Kreise 79, 80, 81 und 82 angeschlossen. Wenn daher 4-Bit ist im Ausgang enthalten. Wenn ein 4-Bit im ein Ausgang eines der UND-Kreise 71 bis 74 HOCH-Ausgang enthalten ist, ist die Eingangsklemme 44 geht, geht der Ausgang des entsprechenden ODERHOCH (Klemme 42 TIEF), der Eingang des mit Kreises HOCH, und die an den Ausgang dieses dem Ausgang des Umkehrers 47 verbundenen UND- 30 ODER-Kreises angeschlossene Ausgangsklemme 67 Kreises 49 ist HOCH. Ähnlich ist der Eingang des bis 70 geht HOCH. Wenn z. B. ein Bit an der Einmit dem Ausgang des ODER-Kreises 50 verbünde- gangsklemme 60 vorhanden ist, geht der Ausgang nen UND-Kreises 49 HOCH, und die Ausgangs- des UND-Kreises 72 HOCH, der entsprechende Einklemme 54 ist HOCH, und ein 4-Bit ist im Ausgang gang des ODER-Kreises 80 geht HOCH, der Ausenthalten. Daher ist ein 4-Bit im Ausgang vorhanden, 35 gang des ODER-Kreises 80 geht HOCH, und die wenn entweder ein 2-Bit oder ein 4-Bit (aber nicht Ausgangsklemme 68 geht HOCH. In dieser Weise beide) im Eingang enthalten sind. Damit sind die werden die an der Eingangsklemme 60 vorhandenen Bedingungen der Regel 4 erfüllt. binärdezimalen Eingänge zu der Ausgangsklemme 68

Die Eingangsklemmen 42, 44 und 48 speisen die übertragen. Wenn die Steuerklemme 57 TIEF ist, ist Eingänge zu dem ODER-Kreis 53, dessen Ausgang 40 der Eingang jedes der entsprechenden UND-Kreise an den Eingang des Umkehrers 55 angeschlossen ist, 71 bis 74 TIEF, und die Eingänge, die den Eindessen Ausgang mit der Ausgangsklemme 58 verbun- gangsklemmen 59 bis 72 zugeleitet werden, können den ist. Wenn entweder ein 2-Bit, ein 4-Bit oder ein die Ausgangsklemmen 67 bis 70 nicht erreichen. 8-Bit vorhanden ist, ist die entsprechende Klemme Entsprechendes gilt für die zweite Gruppe von Ein-42, 44, 48 HOCH. Daher ist der Ausgang des 45 gangsklemmen.

ODER-Kreises 53 HOCH, und der Ausgang des Ein sehr wichtiger Bestandteil ist ein Addierwerk,

Umkehrers 55 ist TIEF. Wenn weder ein 2-, ein 4- das hier in Fig. 20 nur in Blockform dargestellt ist. noch ein 8-Bit im Eingang enthalten ist, ist der Aus- Ein solches Addierwerk ist nur eins von vier in gang des ODER-Kreises 53 TIEF. Der Ausgang des einem vollständigen Addierwerk benutzten, und zwar Umkehrers 55 ist HOCH, und die Ausgangsklemme 50 sind diese das 1-Bit-Addierwerk, 2-Bit-Addierwerk, 58 ist HOCH. Wenn daher weder das 2-Bit noch das 4-Bit-Addierwerk und 8-Bit-Addierwerk. Jedes hat 4-Bit noch das 8-Bit im Eingang vorhanden ist, drei Eingänge, zwei zum Eingeben der zu addierenist auch kein 8-Bit, dargestellt durch den HOCH- den Bits und den dritten zum Eingeben eines Über-Zustand der Ausgangsklemme 58, im Ausgang vor- trag-1-Bits. Es sind zwei Ausgänge vorhanden, einer handen. Damit sind die Bedingungen der Regel 5 55 für ein Ausgangsbit und einer für ein Ausgangsübererfüllt, tragsbit. Nach den Grundsätzen der binären Addition Aus dem Vorstehenden geht hervor, daß jede im erzeugt ein einzelnes Eingangsbit ein Ausgangsbit, binärdezimalen System dargestellte und den Ein- zwei Eingangsbits erzeugen ein Ausgangsübertragsbit, gangsklemmen zugeführte Dezimalziffer ihr im binär- und drei Eingangsbits erzeugen sowohl ein Ausgangsdezimalen System dargestelltes Neunerkomplement 60 bit als auch ein Ausgangsübertragsbit, an den Ausgangsklemmen erzeugt. Die innere Schaltung des Addierwerks ist hier Schalter verschiedener Typen und Kapazitäten nicht gezeigt worden, da sie grundsätzlich bekannt werden verwendet, und jeder kann durch einfaches ist. F i g. 21 zeigt jedoch ein logisches Diagramm Kombinationen von UND- und ODER-Kreisen ge- dieses Bauteils. Es enthält drei Eingangsklemmen 91, bildet werden. Zum Beispiel ist in Fig. 18 ein vier- 65 92 und 93, eine Ausgangsübertragsklemme89 und poliger Wechselschalter dargestellt, dessen Schalt- eine Ausgangsklemme 90. Ein ODER-Kreis 97 schema in Fig. 19 enthalten ist. Ein solcher Schal- spricht auf ein Bit an einer der Eingangsklemmen91, ter ähnelt in der Arbeitsweise einem mechanischen 92 oder 93 an, und wenn nicht mehr als eine solche

Eingangsklemme HOCH ist, ist der Ausgang des Umkehrers 100 HOCH, und daher ist auch der Ausgang des UND-Kreises 101 HOCH, um ein Bit auf den Ausgang 90 zu übertragen. Wenn zwei der Eingangsleitungen 91, 92 oder 93 HOCH sind, sind alle drei ODER-Kreise 94, 95 und 96 wirksam, um den UND-Kreis 99 zu betätigen, woraufhin der Eingang des Umkehrkreises 100 HOCH- und sein Ausgang TIEF-gehen. Daher ist der Ausgang des UND-Kreises TIEF, und das Ergebnis ist ein Bit an der Ubertragsausgangsklemme 89 und keins an der Ausgangsklemme 90. Falls alle drei Eingangsklemmen 91, 92, 93 HOCH sind, ist aus demselben Grunde die Übertragsausgangsklemme 89 HOCH. Außerdem ist der UND-Kreis 98 wirksam, und die Ausgangsklemme 90 ist HOCH.

Ein Rationalisierer ist eine Übersetzerschaltung, welche die Summe zweier beliebiger Dezimalzahlen, welche jede im rein binären System ausgedrückt sind und deren Summe größer als die Ziffer 9 ist, in das dezimalbinäre System übersetzt, d. h. ein 1-Bit für den Dezimalübertrag 1 und eine rein binäre Darstellung der Einerziffer der Summe liefert. Gewöhnlich drückt die Summe der Bits von zwei in rein binärer Form ausgedrückten Dezimalziffern die Summe in rein binärer Form aus. Wenn jedoch die Summe die Ziffer 9 übersteigt, ist der erlangte Ausdruck die rein binäre Form einer zweistelligen Dezimalzahl, die von dem vorliegenden System nicht aufgenommen wird. Der Rationalisierer ist ein Mittel, das dies in zwei Gruppen übersetzt, von welchen jede die getrennten Ziffern in rein binärer Form ausdrückt.

Beispielsweise wird die Summe von 2 und 3 von dem Addierwert wie folgt gebildet:

Wenn 2 dargestellt ist als 0010

und 3 dargestellt ist als 0011,

wird die Summe 5 dargestellt als 0101.

Die Summe von 6 und 7 wird wie folgt von dem Addierwerk gebildet:

Wenn 6 dargestellt ist als 0110

und 7 dargestellt ist als Olli,

wird die Summe 13 dargestellt als 1101,

aber in diesem Falle übersetzt dies der Rationalisierer in 1, 0011, d. h. eine erste Gruppe 0001, in der die ersten drei Nullen enthalten sind, da ein Addierwerk niemals einen Übertrag über Eins erzeugen kann, und welcher die rein binäre Form für die Dezimalziffer 1 ist, und eine zweite Gruppe 0011, die die rein binäre Form für die Einerziffer 3 der oben gebildeten Summe ist. Die innere Schaltung des Rationalisierers ist nicht gezeigt, sondern nur in Fig. 22 eine Blockdarstellung. Das Rechteck hat vier Eingangsklemmen für ein 2-Bit, ein 4-Bit, ein 8-Bit und einen Übertrag aus einem 8-Bit-Addierwerk und vier Ausgangsklemmen für ein 2-Bit, ein 4-Bit, ein 8-Bit und einen Übertrag zur nächsten Dezimalstelle oder, wie hier verwendet, zu iener Verzögerungseinheit, wo ein solcher Übertrag in einem darauffolgenden Zeitabschnitt zurück zu dem Addierwerk übertragen werden kann.

Aus der Tabelle II ist die Operation des Rationalisierers ersichtlich. Bei fünf Eingangsklemmen (1-Bit, 2-Bit, 4-Bit, 8-Bit und 16-Bit) und ähnlichen fünf Ausgangsklemmen ist die Arbeitsweise wie folgt:

Tabelle!!

Eingangs dezimalwert	Eingangsklemmen bits 16 8 4 2 1	0	0	0	0	Ausgangsklemmen bits 16 8 4 2 1	0	0	0	0
O	0	0	0	0	1	0	0	0	0	1
1	0	0	0	1	0	0	0	0	1	O
2	0	0	0	1	1	0	0	0	1	1
3	0	0	1	0	0	0	0	1	0	0
4	0	0	1	0	1	0	0	1	0	1
5	0	0	1	1	0	0	0	1	1	0
6	0	0	1	1	1	0	0	1	1	1
7	0	1	0	0	0	0	1	0	O	■0
8	0	1	0	0	1	0	1	0	0	1
9	0	1	0	1	0	0	0	0	0	0
10	0	1	0	1	1	1	0	0	0	1
11	0	1	1	0	0	1	0	0	1	0
12 .	0	1	1	0	1	1	0	0	1	1
13	0	1	1	1	0	1	O	1	0	0
14	0	1	1	1	1	1	0	1	0	1
15	0	0	0	0	0	1	O	1	1	0
16	1	0	0	O	1	1	0	1	1	1
17	1	0	0	1	0	1	1	O	0	0
18	1	0	0	1	1	1	1	0	0	1
19	1	1

Die Fig. 23 zeigt in Blockform die Elemente einer Verriegelung, d. h. eines Mittels zum Speichern eines Bits während einer unbestimmten Anzahl von Zeitabschnitten. Die Schaltung ist einfach und enthält im wesentlichen nur einen UND-Kreis und einen Verzögerungskreis. Der UND-Kreis hat einen Steuereingang 84 und einen vom Verzögerungskreis 86 kommenden Eingang 85. Wenn im Laufe irgendeiner Operation die Steuerleitung 84 HOCH-geht und während dieser Zeit ein Bit über den Eingang 87 zu dem Verzögerungskreis 86 übertragen wird, so treibt im nächsten Zeitabschnitt der Verzögerungskreis den Eingang 85 HOCH, und da der Steuereingang 84 jetzt HOCH ist, ist auch der Ausgang 89 des UND-Kreises 83, der gleichzeitig den Eingang des Verzögerungskreises 86 bildet, HOCH. Infolgedessen wird dieses Bit ständig durch den Verzögerungskreis regeneriert und läuft durch den UND-Kreis und den Verzögerungskreis um und erscheint ständig wieder an der Ausgangsklemme 88, von der es nach Wunsch abgenommen werden kann. Wenn der Steuereingang 84 schließlich TIEF-geht, ist die Übertragung des Bits über Eingang 85 in dem folgenden Zeitabschnitt unwirksam, und die Schaltung wird entriegelt.

Bevor nun auf F i g. 24 übergegangen wird, die einen Modul-9-Rechner zeigt, sollen kurz einige Aspekte dieses mathematischen Begriffes besprochen werden. Man nimmt z. B. die Dezimalzahl 2 123 456 789. Es ist schon lange bekannt, daß die Module-Darstellung einer solchen Zahl durch »Auswerfen der Neunen« bei Summierung der Ziffern erhalten werden kann. Beginnend von rechts, würde nach diesem Verfahren die erste Ziffer 9 ausgeworfen und 0 übrigbleiben, 8 addiert werden und 8 resultieren,

409 587B77

7 addiert werden und 15 resultieren, 9 ausgeworfen werden und 6 resultieren, 6 addiert werden und 12 resultieren, 9 ausgeworfen werden und 3 resultieren, 5 addiert werden und 8 resultieren, 4 addiert werden und 12 resultieren, 9 ausgeworfen werden und 3 resultieren, 3 addiert werden und 6 resultieren, 2 addiert werden und 8 resultieren, 1 addiert werden und 9 resultieren, 9 ausgeworfen werden und 0 übrigbleiben, 2 addiert werden und 2 übrigbleiben. Diese 2 ist nun der Modul 9 der Zahl 2 123 456 789. Nach einem anderen Verfahren kann man diese Zahl bilden durch Summierung ihrer Ziffern (Quersumme), wobei man die Zahl 47 erhält. Sie wird durch 9 dividiert, und es ergeben sich 9 · 5 und ein Rest 2. Die 9 ■ 5 wird ausgeworfen, und der Rest 2 ist der Modul 9 der Zahl.

Nach einem weiteren Verfahren werden die Ziffern der nacheinander erhaltenen Quersummen addiert, bis man eine einstellige Summe erhält. Die erste Summe der Ziffern ist also 47. Durch Addieren der Ziffern dieser Summe erhält man 11, und auch diese muß, weil sie nicht einstellig ist, wieder summiert werden. Schließlich ist die Summe der Ziffern der Zahl 11 gleich 2, die Modul-9-DarstelIung der ursprünglichen mehrstelligen Zahl.

Für diese Verfahren, so einfach sie aussehen mögen, wäre jeweils ein ziemlich ausgedehntes Programm für die Rechenoperation erforderlich. Die Erfindung benutzt daher ein anderes Verfahren, welches im wesentlichen dem alten Verfahren des Auswerfens der Neunen gleich ist, ein schrittweiser Vorgang, bei dem der Modul 9 der Summen, die fortschreitend entstehen, gebildet wird. Nach dem Verfahren werden zwei Ziffern der verarbeiteten Zahl summiert, und wenn man eine Dezimalsumme mit mehr als einer Stelle erhält, so werden sofort die Ziffern dieser Summe summiert, um deren Modul 9 zu bilden. Außerdem kombiniert die Erfindung mit diesem zweiten Schritt die Einführung der nächsten Ziffer der ursprünglichen Dezimalzahl, woraufhin der Modul 9 der ersten beiden Ziffern zu der dritten Ziffer addiert wird und eine weitere Summe ergibt, welche dann einer weiteren Operation zum Summieren der Ziffern der erhaltenen Summe unterworfen wird. Jeder Schritt (mit Ausnahme des ersten, in dem die erste Ziffer eingeführt wird) besteht also in der Einführung des Dezimalübertrags in die gebildete Summe, der Einführung der nächsten Ziffer der ursprünglichen Zahl und der Summierung dieser Werte und der Eioerziffer der vorher gebildeten Summe, um so sofort eine neue Summe zu bilden. Im letzten Schritt, in dem keine neue Ziffer eingeführt wird, entsteht der Modul 9 der ursprünglichen mehrstelligen Zahl. So erhält man beispielsweise den Modul 9 der Zahl 2123 456 789 wie folgt:

6. Schritt Einführen Übertrag 0

Einführen 6. Ziffer 4

und Summenbildung 1 2

7. Schritt Einführen Übertrag 1

Einführen 7. Ziffer 3

und Summenbildung 0 6

8. Schritt Einführen Übertrag 0

Einführen 8. Ziffer 2

und Summenbildung 0 8

9. Schritt Einführen Übertrag 0

Einführen 9. Ziffer 1

und Summenbildung 0 9

10. Schritt Einführen Übertrag 0

Einführen 10. Ziffer 2

und Summenbildung 1 1

11. Schritt Einführen Übertrag 1

Einführen Null

(keine weiteren Ziffern) 0

und Summenbildung 2

I.Schritt Einführen 1. Ziffer 9

2. Schritt Einfuhren 2. Ziffer 8

und Summenbildung 1 7

3. Schritt Einführen Übertrag 1

Einführen 3. Ziffer 7

und Summenbildung 1 5

4. Schritt Einführen Übertrag 1

Einführen 4. Ziffer 6

und Summenbildung 1 2

5. Schritt Einführen Übertrag 1

Einführen 5. Ziffer 5

und Summenbildung 0 8

Man sieht also, daß nach einem einfachen Arbeitsplan, der einen weiteren Schritt oder eine Operation mehr als die Anzahl von Ziffern in der mehrstelligen Zahl umfaßt, der Modul 9 dieser Zahl gebildet wird.

»5 Weiterhin ist dieser Arbeitsplan völlig automatisch und besteht einfach in der aufeinanderfolgenden Einführung der verschiedenen Ziffern der mehrstelligen Dezimalzahl in ein einstelliges binärdezimales Addierwerk während aufeinanderfolgender Zeitabschnitte, wobei jede Ziffer der mehrstelligen Dezimalzahl im rein binären Zahlensystem ausgedrückt ist, und der Dezimalübertrag der in jedem Zeitabschnitt gebildeten Summe durch einen Verzögerungskreis geleitet wird, um im Addierwerk zusammen mit der nächsten im folgenden Zeitabschnitt eingeführten Ziffer verarbeitet zu werden.

F i g. 24 zeigt ein Modul-9-Zählwerk. Es ist im wesentlichen eine Kombination von vier Addierwerken, wie sie in Fig. 21 dargestellt sind, einem Rationalisierer gemäß F i g. 22 und einem Verriegelungsmittel gemäß F i g. 23.

Ein Steuereingang 102 ist vier UND-Kreisen 103 für das 1-Bit, 104 für das 2-Bit, 105 für das 4-Bit und 106 für das 8-Bit gemeinsam. Entsprechende Ausgangsbitklemmen vom Rationalisierer sind an diese UND-Kreise so angeschlossen, daß, wenn z. B. der Steuereingang 102 HOCH ist und ein 1-Bit vom Rationalisierer übertragen wird, der UND-Kreis 103 aktiv ist und ein 1-Bit zum 1-Bit-Addierwerk 108 übertragen wird. Ebenso überträgt der UND-Kreis 104 ein 2-Bit zu dem 2-Bit-Addierwerk 109, der UND-Kreis 105 überträgt ein 4-Bit zu dem 4-Bit-Addierwerk 110, und der UND-Kreis 106 überträgt ein 8-Bit zu dem 8-Bit-Addierwerk 111. Während in einem mehrstelligen Addierwerk die 16-Bit-Klemme von dem Rationalisierer aus ein 1-Bit zu dem 1-Bit-Addierwerk der nächsthöheren Dezimalstelle als Übertrag leiten würde, überträgt der hier vorhandene UND-Kreis ein 1-Bit zu dem 1-Bit-Addierwerk 108.

Das Zählwerk hat vier Eingangsklemmen 112 für ein 1-Bit, 113 für ein 2-Bit, 114 für ein 4-Bit und 115 für ein 8-Bit. Ebenso hat es vier Ausgangsklemmen, 116 für ein 1-Bit, 117 für ein 2-Bit, 118 für ein 4-Bit und 119 für ein 8-Bit.

fij Im Betrieb ist der Steuereingang 102 HOCH, und eine Folge von rein binär ausgedrückten Ziffern wird über die Eingangsklemmen 112 bis 115 in aufeinanderfolgenden Zeitabschnitten übertragen. In dem auf

die letzte dieser Folge von ankommenden Ziffern folgenden Zeitabschnitt erscheint die Modul-9-Zahl der durch diese Folge von Ziffern dargestellten mehrstelligen Zahl an den vier Ausgangsklemmen 116 bis 119 und bleibt dort infolge der Verriegelungswirkung für unbestimmte Zeit, bis die Steuerung 102 durch TIEF-Bewegung auslöst.

Wie nachstehend deutlich wird, sind drei solche Zählwerke vorgesehen, und zwar eins für den Faktor 1, eins für den Faktor 2 und eins für das Ergebnis. Weiterhin werden nach der Bildung der Modul-9-Zahlen für alle drei Werte und ihrer Verriegelung die Ausgänge der Zählwerke für den Faktor 1 und dann für den Faktor 2 durch einen Neunerkomplementgenerator geleitet und zu der Zahl in dem Ergebniszählwerk addiert. Nach dieser Operation erscheint eine 9 (1001) an den Ausgangsklemmen des Ergebniszählwerks als Gut-Signal. Wenn eine andere Anzeige (1 bis 8) an diesen Ausgangsklemmen erscheint, so ist das ein Zeichen dafür, daß ein Fehler vorliegt. Das wird noch genauer beschrieben. Für die Zwecke der Erklärung ist Tabelle III aufgeführt, die zeigt, wie die zehngtellige Dezimalzahl ίο 2123456 789 in das Zählwerk eingeführt wird, wie die Modul-9-Zahl 2 tatsächlich in der elften Periode berechnet wird und wie sie an den Ausgangsklemmen in der zwölften Periode und in darauffolgenden Perioden erscheint, bis die Steuerung 102 TIEF-geht.

Tabelle HI

	Eingeführter Wert	114	113	112	4	119	118	117	116	125	Stimme	123	122	121
Zeitabschnitt	Rein binäre Form	O	0	1	- Errechneter Wert	0	0	0	0	0	Rein binäre Form	0	0	1
	115	0	0	0	Rationalisierte frühere Summe	1	0	0	1	1	124	0	0	1
1	T-H	1	1	1	120	0	1	1	1	0	1	1	1	1
2	1	1	1	0	0	0	1	0	1	0	0	1	0	0
3	0	1	O	1	0	0	0	1	0	0	1	0	0	0
4	0	1	0	0	1	1	0	0	G	1	1	0	1	0
5	O	0	1	1	1	0	0	1	0	0	1	1	1	0
6	0	O	1	0	1	0	1	1	0	0	0	0	0	0
7	0	O	O	1	0	1	0	0	0	ö	0	0	0	1
8	0	O	1	0	1	1	0	0	1	0	1	0	1	1
9	O	0	0	0	0	0	0	0	1	0	1	0	1	0
10	0	0	0	0	0	0	0	1	0	0	1	0	1	0
11	0	O	O	0	0	0	0	1	0	0	0	0	1	0
12	0	O	0	0	1	0	0	1	0	0	0	0	1	0
13	O	O	O	0	0	0	0	T-H	0	0	0	0	1	0
14	0	0			0
15	σ	0		0
0

Es sollen nun im einzelnen die Operationen im Zeitabschnitt 3 überprüft werden. Es ist fast selbstverständlich, daß im ersten Zeitabschnitt eine Neun in das Zählwerk eingeführt wird und daß im zweiten Zeitabschnitt eine Acht eingeführt und mit der Neun zusammengerechnet wird, was 17 ergibt, die als lOOOI an den Ausgangsklemmen 125, 124, 123, 122 und 121 der zu dem Rationalisierer führenden Addierwerke erscheint. Die rationalisierte Summe 17 erscheint an den Ausgängen der Verzögerungskreise als 10111. Im Zeitabschnitts wird dann die rationalisierte 17 zu der 7 addiert, so daß sich die Summe von 7+1+7=15 ergibt.

Diese Summe sieht so aus:

Olli
1

Olli
0 1111

d. h., es werden drei Bits in das 1-Bit-Addierwerk 108 eingeführt, welches ein Bit zu der Ansgangs-Memmel21 und einen Übertrag zu dem 2-Bit-Addierwerk 109 sendet. Es werden also drei Bits in dieses 2-B'it-Addierwerk 109 eingeführt, das daraufhin ein Bit zur Ausgangsklemme 122 und einen Übertrag zu dem 4-Bit-Addierwerk 110 sendet. In dieses 4-Bit-Addierwerk 110 werden also drei Bits eingeführt, und daraufhin sendet es ein Bit zu der Ausgangsklemme 123 und einen Übertrag zu dem 8-Bit-Addierwerk 111. Da dieser Übertrag das einzige in das 8-Bit-Addierwerk 111 eingeführte Bit ist, sendet dieses nun ein Bit zu der Ausgangsklemme 124 und keines zu der Ausgangsklemme 125. Es entsteht also das Schema

0 1111,

das die rein binäre Darstellung för die Dezimalzahl 15 ist. Die 01111 wird also fet den Rationalisierer eingeführt und nun zu den fünf Verzögerungskreisen 127, 128, 132, 137 und 141 als

6ö 10 10 1

weitergeleitet.

Der Verzögenmgskreis 127 hängt von dem CF-Kreis 126 ab, aber da die Klemme 126 TIEF ist, ist sein Ausgang TIEF. Die Ausgangsklemmen 122 und 123 sind jedoch beide HOCH, der ODER-Kreis 142 ist HOCH, und da die Ausgangsklemme 124 Hoch ist, ist der UNB-Kreis 143 HOCH. Daher ist der Eingang zum Verzögerungskreis 127 HOCH.

Der Verzögerungskreis 128 hängt von den UND-Kreisen 129 und 130. Der UND-Kreis 129 ist nicht wirksam, da die Klemme 125 TIEF ist, obwohl die Klemme 122 HOCH ist. Wieder ist die Klemme 124 HOCH, aber da der Ausgang des UND-Kreises 143 HOCH ist, ist der Ausgang des Umkehrkreises 131 TIEF. Daher ist der Eingang zu dem Verzögerungskreis 128 TIEF.

Der Verzögerungskreis 132 hängt ab von den

von

und des Ergebnisses einer Rechenoperation für die Prüfung der Gültigkeit der betreffenden Operation zu verwenden. Außerdem ist es bekannt, daß die den is Summe der Modul-9-Werte der Summanden einen Modul-9-Wert ergibt, der genau dem Modul-9-Wert der Summe ist. Ebenso ergibt die Differenz der Modul-9-Werte des Minuenden und des Subtrahenden einen Modul-9-Wert, der gleich dem Modul-9-

nimmt auch die Summe der Faktoren 1 und 2 gleichzeitig mit deren Speicherung auf.

Der Modul-9-Rechner ist so konstruiert, daß er die mehrstelligen Faktoren serienweise mit der Einerstelle voran auswertet, und zwar werden die Bits jeder Ziffer gleichzeitig parallel übertragen. Daher zeigt das gegebene Beispiel ein Verfahren, nach welchem der Modul 9 einer mehrstelligen binärdezimalen Zahl bestimmt werden kann, wenn die Zahl

UND-Kreisen~133, 134 und 135. Der UND-Kreis ₁₀ in Serienform vorliegt.

134 hängt ab von den Klemmen 122 und 123, die Es ist üblich, die Modul-9-Werte der Faktoren

beide HOCH sind. Daher sind der Ausgang des UND-Kreises 134 und damit auch der Eingang des Verzögerungskreises 132 HOCH.

Der Verzögerungskreis 137 hängt ab
UND-Kreisen 138, 139 und 140. Der UND-Kreis
138 hängt ab von der Klemme 125, die TIEF ist,
und dem Umkehrkreis 136, der TIEF ist, weil
Klemme 122 HOCH ist. Der UND-Kreis 139 hängt
ab von Klemme 122 und dem Ausgang des Umkehr- ao Wert des Ergebnisses (der Differenz) ist. Bei der kreises 131, der TIEF ist, weil der UND-Kreis 143 Multiplikation ergibt das Produkt des Modul-9-HOCH ist. Der UND-Kreis 140 hängt ab von Wertes des Multiplikanden und des Modul-9-Wertes Klemme 123, die HOCH ist, Klemme 124, die HOCH des Multiplikators einen Modul-9-Wert, der selbst ist, und Umkehrkreis 136, der TIEF ist, weil Klemme oder dessen Modul-9-Wert gleich dem Modul-9-122 HOCH ist. Daher sind die Ausgänge der UND- 25 Wert des Ergebnisses (des Produktes) ist. Bei der Kreise 138, 139 und 140 alle TIEF, und der Ein- Division können die Modul-9-Werte der Faktoren

und des Ergebnisses ebenso verwendet werden. So stellt die Erfindung ein Verfahren dar, welches die Gültigkeit einer Rechenoperation dadurch prüft, daß die Modul-9-Werte der Faktoren einer gleichen Operation unterworfen werden und ein logisches Ergebnis die Richtigkeit der Operation bestätigt.

Das Rechenverfahren der Addition ist gekennzeichnet durch Addieren der Summanden, um so

men 120 bis 116 übertragen wird, so daß die Summe 35 eine Summe zu bilden. Bekanntlich ist der Modul 9

des ersten Summanden plus dem Modul 9 des zwei-

6 + 1 + 5-12 (01300) _ten Summanden gleich dem Modul 9 der Summe,

errechnet werden kann. Folgende Formeln können also aufgestellt werden:

Gemäß Tabelle III wird im Zeitabschnitt 3 die A + B = S

Summe von (Olli) und (10111) gleich (01111) ge- 40 _oder

bildet. Dies stellt, wie oben erwähnt, 7 + 1+7=15 (A + B) — S = 0

dar. Die 15 (01111) wird sofort übersetzt oder rationalisiert zu 1 + 5 (10101) und zu den Verzöge- Es gibt folgende Gleichung, deren Beweis sich in rungskreisen geleitet, erreicht aber die Addierwerke verschiedenen Veröffentlichungen über höhere Aritherst im nächsten Zeitabschnitt, wenn sie an den 45 metik finden läßt: Klemmen 126 bis 116 erscheint. _{+ Mod} 9 _(/q _{+ Mod} 9 _(ß) _ _Mod 9 (_S)

Das Endergebnis2 (00010) oder (0010), das von -η·9(κ = 0 12 s )

den Ausgangsklemmen abgenommen wird, erreicht , , us .;.

die Klemmen 125 bis 121 im elften Zeitabschnitt und Mit anderen Worten: Die Summe der Modul-9-

bleibt wie im zwölften bis fünfzehnten Zeitabschnitt 50 Zahlen der einzelnen Summanden muß gleich der (beispielsweise) gezeigt, verriegelt und ständig an Modul-9-Zahl des Ergebnisses sein; wenn diese den Ausgangsklemmen 124 bis 121 verfügbar, bis Summe größer als die Modul-9-Zahl des Ergebnisses die Steuerung 102 TIEF-geht. ist, ist sie um ein Vielfaches von 9 größer. Üblicher-

Ein Zweck des Modul-9-Rechners und der hier weise wird die Modul-9-Zahl der Summe der Mogezeigten Steuerkreises ist es, Mittel zum Prüfen der 55 dul-9-Zahlen der Summanden berechnet, und sie Grundrechenoperationen zu bilden, d. h. der Addi- muß gleich der Modul-9-Zahl des Ergebnisses sein, tion, der Subtraktion, der Multiplikation und der Es ist jedoch nicht nötig, diesen zusätzlichen Schritt Division, die durch eine elektronische Rechen- auszuführen, bevor der Vergleich gemacht wird, da maschine ausgeführt werden. durch den oben erklärten Rechenvorgang selbst die

Der Modul-9-Rechner führt seine Prüfoperationen 60 Modul-9-Zahl einer solchen Summe gebildet wird, unabhängig von der Hauptrechenmaschine aus, hängt Erfindungsgemäß erhält man die Modul-9-Zahl des jedoch von den Rechenkreisen der Hauptmaschine in Ergebnisses durch Verwendung eines Modul-9-Zählbezug auf seine zeitliche Folge ab. Zum Beispiel Werks, und die Modul-9-Zahlen der Faktoren werwerden während der Durchführung einer Addition, den durch Verwendung anderer Modul-9-Zählwerke wenn die Faktoren 1 und 2 aus Speichern heraus in 65 gebildet, woraufhin das Neunerkomplement dieser den Rechenteil der Rechenmaschine serienweise anderen errechneten Zahlen zu dem Ergebniszählübertragen werden, diese Faktoren auch in den werk übertragen wird, so daß als Endergebnis Modul-9-Rechner eingeführt. Der Modul-9-Rechner eine 9 erscheint, die als Gut-Signal gewertet wird.

gang zum Verzögerungskreis 137 ist TIEF.

Der Verzögerungskreis 141 hängt nur von der Eingangsklemme 121 ab, und da diese HOCH ist, wird er betätigt.

Man sieht also, daß die in den Rationalisierer eingeführte Zahl 01111 in eine 10101 übersetzt wird, die zu den Verzögerungskreisen gesendet und in dem folgenden (vierten) Zeitabschnitt über die Klem-

Bei der Rechneroperation werden negative Zahlen als Komplemente eingeführt. Es werden das Neunerkomplement verwendet, und dann wird die sogenannte flüchtige Eins addiert, um das echte Zehnerkomplement zu erhalten. Wenn man es jedoch mit Mcdul-9-Zahlen zu tun hat, wird das Neunerkomplement ohne die flüchtige Eins verwendet, was zur Folge hat, daß niemals eine Null als Ergebnis einer Addition erscheint. Die neun im Module-Zahlensystem verwendeten Zahlen sind die Ziffern 0 bis 8, und daher sind deren Neunerkomplemente die Ziffern 9 bis 1. Wenn eine 9 als Summe erscheint, ist sie das Neunerkomplement der Modul-9-Zahl 0. Beim Kopfrechnen würde eine solche 9 ausgeworfen, und die dann dargestellte Modul-9-Zahl würde als 0 bezeichnet.

Erfindungsgemäß kann man keine 0 als Ergebnis der Addition von zwei Modul-9-Zahlen erlangen. Man nimmt z. B. die Addition der Modul-9-Zahlen 4 und 5. Mechanisch ergibt das eine 9, von der man sofort erkennt, daß sie der 0 genau gleichwertig ist, da nur der Rest über ein beliebiges Vierfaches von 9 hinaus als Modul-9-Zahl erkannt wird. Wenn versucht wird, zwei Zahlen mechanisch (Rechneroperation) zu addieren, um eine 0 zu bilden, so zeigt sich, daß auch ein Übertrag erzeugt wird, der zwangläufig zu der Einerziffer addiert werden muß und daher die 0 aufhebt.

Modul 6

addiert zu Modul 4

ergibt also

10,

aber der Übertrag muß sofort umgewandelt werden, da es keine zweistellige Modul-9-Zahl gibt, und daher führt sofort der Modul-9-Rechner

die Addition 0
plus 1 aus,

was ergibt 1

als Modul-9-Zahl von 4 und 6.

Für alles vorstehend Gesagte gibt es einen strengen mathematischen Beweis, aber es wird angenommen, daß diese einfachere Erklärung genügt. Wenn die Summe der Modul-9-Zahlen der Summanden gleich der Modul-9-Zahl des Ergebnisses ist, ergibt tatsächlich die Subtraktion der einen von der anderen als Beweis ihrer Gleichheit eine 9 anstatt einer 0.

Die elektronischen Einheiten, die die Bestimmung des Moduls 9 einer gegebenen in Serienform verfügbaren mehrstelligen Zahl ausführen, werden nachstehend als Auswertverriegelungen bezeichnet, obwohl jede tatsächlich ein Zählwerk wie in Fig. 24 ist. Die in dem gestrichelten Rechteck 2069 (Fig. 32) liegende Einheit ist ein Zählwerk mit einem Eingang von den Verzögerungskreisen 2068, einem Ausgangskanal 2070 und einer Steuerleitung2058. Die Eingänge zu dem Schalter 2067 bilden die Eingänge zu der Auswertverriegelung, und über diese vier Eingangsleitungen werden die die Ziffern des Faktors 2 darstellenden 1-, 2-, 4- und 8-Bits übertragen. Es wird nicht für nötig gehalten, die komplizierte Schaltung und die zahlreichen Einzelheiten des Registers zu zeigen, von dem aus diese Ziffern übertragen werden. Diese Eingänge gehören zu einer einzelnen binärdezimalen Ziffer. Die vier Ausgänge des Schalters 2067 sind an die Eingänge von vier Verzögerungskreisens 2068 angeschlossen, und die Ausgänge dieser Verzögerungskreise sind mit der Gruppe von Eingängen der Einheit 2069 verbunden. Die Einheit 2069 und andere ähnliche Einheiten sind Auswertverriegelungen. Der Schalter 2068 wird lediglich benutzt, um die Zeit festzustellen, zu der Eingangsangaben der Auswertverriegelung zuzuleiten sind. Die Verzögerungskreise 2068 dienen zur Umformung der die Bits jeder binärdezimalen Ziffer darstellenden Signale und außerdem zur Bildung einer Verzögerung von einer Mikrosekunde.

ίο In dem oben angegebenen Beispiel, worin der Modul 9 einer gegebenen Dezimalzahl bestimmt werden soll, wird die Einerstelle 9 dieser Zahl den Eingangsklemmen des Schalters 2067 während eines ersten Zeitabschnittes zugeleitet, die Zehnerstellenziffer 8 während eines zweiten Zeitabschnittes und die Hunderterstellenziffer 7 während eines dritten Zeitabschnittes. Die Summe, die progessiv gebildet wird, erscheint an den Ausgangsklemmen. Wenn die Steuerung 2058 HOCH bleibt, so läuft der Modul 9 der mehrstelligen binärdezimalen Zahl, die der Auswertverriegelung über Schalter 2067 zugeleitet wird, für beliebige Zeit in der Schleife innerhalb dieser Vorrichtung um und ist ständig an den Ausgangsklemmen der Auswertverriegelung 2069 verfügbar.

Addition

Es ist bereits erwähnt worden, daß durch die Addition der Modul-9-Zahlen der Summanden eine Modul-9-Zahl gleich der Modul-9-Zahl der Summe entsteht.

Die Auswertverriegelung 2069 bestimmt den Modul 9 des Summanden 2, und die Auswertverriegelung 2066 bestimmt den Modul 9 des Summanden 1.

Die Eingangsklemmen zum Schalter 2063 sind die Ausgangsklemmen der Vorrichtung, von der aus der Summand 1 zugeführt wird. Jede binärdezimale Ziffer des Summanden erscheint also an den Eingängen zum Schalter 2063 während aufeinanderfolgender Mikrosekunden. Um den Durchgang der an diesen Eingangsklemmen erscheinenden Angaben durch den Schalter 2063 zu gestatten, muß natürlich die Steuerklemme 2054 HOCH sein. Außerdem muß zum Schließen der Schleife, die die Auswertverriegelung aktiviert, die Steuerklemme 2059 HOCH sein.

Damit der Modul-9-Rechner richtig arbeitet, muß eine Angleichungsperiode innerhalb der Hauptrechenmaschine vorgesehen werden, die normalerweise einer ausgeführten Additions- oder Subtraktionsaufgabe vorausgeht. Eine Angleichungsperiode ist ein veränderlicher Zeitabschnitt von mehreren Mikrosekunden, der nötig ist, um eine Zahl entweder im Register 1 oder im Register 2 der Hauptrechenmaschine um eine genügende Anzahl von Ziffernpositionen nach rechts zu verschieben, damit die Indizes der in den Registern gespeicherten Summanden gleich sind. Die Hauptrechenmaschine bewirkt stets, daß das den kleineren Index enthaltende Register nach rechts verschoben wird, bis die Indizes 1 und 2 eine gleiche Stellenzahl haben. Die für eine Angleichungsperiode benötigte Zeitdauer ist immer gleich einer Mikrosekunde plus der Anzahl von Mikrosekunden entsprechend der Anzahl von Ziffern-Verschiebungen eines der Register für die Angleichung der Indizes.

Dies geht aus Fig. 36, 37, 39 und 40 hervor, wo 5-Mikrosekunden-Perioden vor den Addier- und

409 587/377

Subtrahierarbeitsumläufen vorgesehen sind. Gemäß Fig. 36 geht Klemme 252 HOCH zur Zeit TO und bleibt HOCH während der Angleichung der Indizes, d. h. bis zur Zeit 0 des Steuerzählers. Zur Erleichterung der Erklärung ist eine Angleichungsperiode von 5 Mikrosekunden (TO bis TS) gezeigt, obwohl natürlich die Länge dieser Periode verschieden sein kann.

Wenn Index 1 anfangs größer als Index 2 ist, so daß die Zahl im Register 2 nach rechts verschoben werden muß, so geht die Klemme 253 HOCH zur Zeit Π und bleibt HOCH bis zur Zeit 1 des Steuerzählers. Andererseits wird, wenn Index 1 anfangs kleiner als Index 2 ist, so daß die Zahl im Register 1 nach rechts verschoben wird, bis die Indizes gleich sind, die Klemme 204 HOCH-gehen zur Zeit Γ1 der Angleichungsperiode und HOCH bleiben bis zur Zeit 1 des Steuerzählers.

Wenn der Zustand der Indizes so ist, daß die Klemme 204 zur Zeit Π HOCH-geht, so geht auch die Klemme 2054 von F i g. 37 zu dieser Zeit HOCH. Wenn jedoch das Umgekehrte der Fall ist, so daß die Klemme 253 zur Zeit Tl HOCH-geht, so geht die Klemme 2055 von F i g. 37 gleichzeitig HOCH. Während der Angleichungsperiode ist entweder die Klemme 2054 oder 2055 HOCH, aber beide sind nie HOCH. Gemäß Fig. 26, 27 und 28 sind die Klemmen 2058, 2059, 2075 und 2076 während der in F i g. 37 gezeigten Zeiten HOCH.

Nachdem die Angleichung der Indizes bewirkt worden ist, wird der Steuerzähler der Hauptrechenmaschine wirksam gemacht, die in den Zeitdiagrammen, wie z. B. 36, 37, 39 und 40, dargestellten Zeitperioden werden durchlaufen und die verschiedenen Arbeitsumläufe ausgeführt.

Das Signal an der Steuerklemme 2054 (F i g. 27 [s.Zeitdiagramm, Fig. 37]) dient zur Steuerung des Schalters 2063 (F i g. 32). Klemme 204 ist HOCH im Zeitabschnitt 1 und wird über den ODER-Kreis 1954 geleitet, wodurch Klemme 2054 mindestens bis zur O-Zeit HOCH-geht. Das Signal an der Klemme 204 wird außerdem über den ODER-Kreis 1959 geleitet und erregt dabei den Verzögerungskreis 1960, wodurch die aus dem Verzögerungskreis 1960 dem ODER-Kreis 1959 und dem UND-Kreis 1958 bestehende Verriegelung erregt wird. Diese Verriegelung kann nur dann erregt werden, wenn der mittlere und der rechte Eingang der Einheit 1958 gleichzeitig mit dem Ausgang des Verzögerungskreises 1960 HOCH sind.

Die Klemme 206 ist normalerweise HOCH. Dieses Signal ist also HOCH zu der Zeit, wenn der Addierumlauf beginnt. Es erregt an Klemme 206 den ODER-Kreis 1952 und bewirkt die Aufprägung eines positiven Signals auf Leitung 230 und damit an den mittleren Eingang des UND-Kreises 1958.

Der UND-Kreis 1955 wird zu Beginn des Additionsumlaufs nicht betätigt, da sein linker Eingang, der an Klemme 219 liegt, TIEF ist. Der Schalter 1956 wird nur während der Divisions- und Multiplikationsumläufe betätigt. Da beide Eingänge zu dem ODER-Umkehrkreis 1957 TIEF sind, ist dessen Ausgang HOCH, so daß auch der rechte Eingang des UND-Kreises 1958 HOCH ist.

Das Signal an Klemme 2054 bleibt HOCH, bis die Verriegelung, zu der der Verzögerungskreis 1960 gehört, dadurch aberregt wird, daß einer der Eingänge des UND-Kreises 1958 TIEF-geht. Während des dreizehnten Zeitabschnittes des Steuerzählers ist die Klemme 219 HOCH und bewirkt, daß der linke Eingang des UND-Kreises 1955 HOCH ist. Der rechte Eingang dieses UND-Kreises ist HOCH infolge des an Klemme 206 erscheinenden Signals. Daher ist der Ausgang des UND-Kreises 1955 während des dreizehnten Zeitabschnittes HOCH, so daß der Ausgang der Einheit 1957 während dieser Zeit TIEF ist und die Koinzidenz innerhalb des UND-Kreises 1958 gestört ist. Dadurch geht der Ausgang des Verzögerungskreises 1960 zu Beginn des vierzehnten Zeitabschnittes des Steuerzählers TIEF. Das Signal an Klemme 2054 ist darstellungsgemäß während des ersten bis dreizehnten Zeitabschnittes HOCH.

Während der Zeit, in der das Signal an Klemme 2054 HOCH ist, wird der Summand 1 in die Rechenkreise der Hauptrechenmaschine und gleichzeitig in die Auswertverriegelung 2066 über Schalter 2063 eingeführt. Die Bewegung des Summanden beginnt am Anfang von Zeitabschnitt 1, so daß die erste binärdezimale Ziffer den Schalter 2063 nur während des ersten Zeitabschnittes des Steuerzählers durchlaufen kann. Daher wird während des zweiten Zeitabschnittes die zweite binärdezimale Ziffer (Zehnerstelle) den Eingängen des Schalters 2063 zugeleitet, und die erste Ziffer (durch die Verzögerungskreise 2064 um einen Zeitabschnitt verzögert) wird der Auswertverriegelung 2066 zugeleitet. Dieser Vorgang hält an, bis der ganze Inhalt von dreizehn Ziffern eines Registers, aus dem der Summand 1 entnommen worden ist, in die Auswertverriegelung 2066 eingeführt ist.

Wie oben erwähnt, aktiviert das Signal an Klemme 2058 die Auswertverriegelung 2069. Während des ersten Zeitabschnittes ist die Klemme 206 HOCH und bewirkt die Erregung des ODER-Kreises 1967, der seinerseits den Verzögerungskreis 1969 erregt. Der Ausgang der Einheit 1969 geht HOCH zu Beginn des zweiten Zeitabschnittes zur Zeit der Einführung der ersten Ziffer in die Auswertverriegelung 2066. Der Ausgang des Verzögerungskreises 1969 bewirkt die Erregung der aus den Einheiten 1966, 1967 und 1969 bestehenden Verriegelung unter der Voraussetzung, daß der mittlere und der rechte Eingang des UND-Kreises 1966 HOCH sind.

Das oben besprochene Signal an Klemme 206 wird außerdem über den ODER-Kreis 1951 und den Kathodenverstärker 1953 über Leitung 231 zu dem mittleren Eingang des UND-Kreises 1966 geleitet. Da die Klemme 217 während eines ganzen Additionsumlaufs TIEF ist, ist auch der Eingang des Umkehrers 1965 TIEF, und sein Ausgang ist HOCH, so daß auch der rechte Eingang des UND-Kreises 1966 HOCH ist. Die Verriegelung, die den UND-Kreis 1966 enthält, bkibt erregt, bis das Signal an Klemme 206 TIEF geht, was erst der Fall ist, wenn die Eingangsverriegelungen bestimmter anderer Schaltungen zurückgestellt werden, d. h. nicht innerhalb des im Zeitdiagramm von F i g. 35 gezeigten Additionsumlaufs. Das Signal an Klemme 2059 geht dann zu Beginn des Addierumlaufs HOCH und bleibt HOCH während dieses ganzen Umlaufs.

Gemäß F i g. 32 dient die Auswertverriegelung 2069 zur Errechnung des Modul-9-Wertes des Summanden 2, welcher gleichzeitig mit Summand 1 übertragen wird. Die Steuerpotentiale an den Klemmen 2055 und 2058, die den Schalter 2067 bzw. die Aus-

wertverriegelung 2069 aktivieren, treten gleichzeitig mit den Signalen an den Klemmen 2054 bzw. 2059 auf. Das Signal an Klemme 253 während des ersten Zeitabschnittes des Steuerzählers erregt den ODER-Kreisl964 und außerdem den ODER-Kreis 1962. Die Klemme 2055 geht also mindestens zu Anfang des ersten Zeitabschnittes HOCH. Das dem ODER-Kreis 1962 aufgeprägte Signal bewirkt die Erregung der aus dem Verzögerungskreis 1963, dem UND-Kreis 1961 und dem ODER-Kreis 1962 bestehenden Verriegelung. Der mittlere Eingang des UND-Kreises 1961 ist HOCH, da der Ausgang des ODER-Umkebrkreis.es 1957 HOCH ist, wie oben erklärt. Der rechte Eingang des UND-Kreises 1961 ist HOCH infolge des Signals an Klemme 206, das durch den ODER-Kreis 1951 und den CF-Kreis 1953 zur Klemme 231 weitergeleitet wird. Der UND-Kreis 1961 wird aberregt zu Beginn des dreizehnten Zeitabschnitts, wenn der Ausgang des ODER-Umkehrers 1957 durch das Signal an Klemme 219 TIEF-geht. Das Signal an Klemme 2055 ist während der Zeitabschnitte 1 bis 13 HOCH.

Das Signal an Klemme 206 erregt den ODER-Kreis 1974 und bewirkt damit eine Betätigung des Verzögerungskreises 1975. Daher geht das Potential an Klemme 2058 HOCH zu Beginn des zweiten Zeitabschnitts. Der Ausgang des Verzögerungskreises 1975 bewirkt die Erregung der aus dieser Einheit und dem UND-Kreis 1972 bestehenden Verriegelung unter der Voraussetzung, daß das Signal an Klemme 231 HOCH ist, wie oben erklärt. Das an Klemme 2058 erscheinende Signal geht spätestens zu Beginn des zweiten Zeitabschnitts HOCH und bleibt HOCH für die Dauer des Addierumlaufs.

Die höchststelligen Ziffern der Summanden 1 und 2 werden den Eingängen der Schalter 2063 bzw. 2067 während des dreizehnten Zeitabschnitts aufgeprägt. Diese Ziffern erscheinen an den Ausgängen der Verzögerungskreise 2064 und 2068 während des vierzehnten Zeitabschnitts und werden in die Summe aufgenommen, die an der Ausgangsklemme der Auswertverriegelungen 2066 und 2069 während des fünfzehnten Zeitabschnitts erscheint. Während des fünfzehnten Zeitabschnitts wird jedoch vielleicht gerade ein resultierender Zehnerübertrag innerhalb der Auswertverriegelungen addiert, so daß die an den Ausgangsklemmen erscheinenden Angaben vielleicht vor dem sechzehnten Zeitabschnitt nicht wirklich korrekt sind. Man beachte, daß die Modul-9-Werte der Summanden 1 und 2 fortlaufend weiter an den Ausgangsklemmen der Auswertverriegelungen 2066 bzw. 2069 während jedes folgenden Mikrosekundenzeitabschnitts erscheinen, da die an den Klemmen 2059 und 2058 erscheinenden Steuerpotentiale HOCH bleiben.

Die Auswertverriegelung 2062 (F i g. 33) bestimmt den Modul-9-Wert der von der Hauptrechenmaschine gerade gebildeten arithmetischen Summe und kombiniert außerdem diesen Wert mit dem Inhalt der Auswertverriegelungen 2066 und 2069. Die durch den Rechenteil der Hauptrechenmaschine gebildete Summe erscheint an den Klemmen 232, durch die sie von der Hauptrechenmaschine weg übertragen wird. Dadurch, daß die Steuerklemme 2075 HOCH-.geht, können die an den Klemmen 232 erscheinenden Angaben in die Auswertverriegelung 2062 eingeführt werden. Außerdem muß während dieser Zeit die Auswertverriegelung 2062 im wirksamen Zustand sein, was dadurch erreicht wird, daß das Steuersignal an Klemme 2076 HOCH ist. Es ist bereits erwähnt worden, daß die Modul-9-Prüfung während einer Additionsoperation dadurch erfolgt, daß zunächst das Neunerkomplement des Moduls 9 des Summanden 1 zu dem Inhalt der Schlußauswertverriegelung (Einheit 2062) addiert wird, die anfangs den Module-Wert der durch die Hauptrechenmaschine bestimmten Summe enthält. Dann wird das Neuner- komplement des Modul-9-Wertes des Summanden 2 zu dem Inhalt der Schlußauswertverriegelung addiert. Nach dieser Operation muß der Ausgang der Schlußauswertverriegelung eine 9 sein, wenn die Module-Prüfung zufriedenstellend ausgefallen ist.

Das an Klemme 2075 erscheinende Signal muß HOCH sein in den Zeitabschnitten des Additionsumlaufs, während derer binärdezimale Ziffern der Summe der Rechenoperation an den Ausgangsklemmen des Hauptaddierwerks (nicht gezeigt) erscheinen. Wenn die Summe nur dreizehn Ziffern enthält, braucht Klemme 2075 nur für 13 Mikrosekunden HOCH zu sein. Wenn jedoch die Summe vierzehn binärdezimale Ziffern enthält, muß diese Klemme 14 Mikrosekunden lang HOCH sein. Durch ein hier nicht gezeigtes, aber im Zeitdiagramm angedeutetes Mittel (s. Klemmen 203 und 2075) wird eine Anzeige dafür gegeben, ob die Summe dreizehn oder vierzehn Ziffern enthält.

Das Signal an Klemme 202 während des ersten Zeitabschnittes wird dem ODER-Kreis 257 (F i g. 28) und von dort aus dem Verzögerungskreis 1985 zugeleitet, wo das Ausgangssignal dieser Einheit über die ODER-Kreise 1984 und 1982 zu dem Eingang des Verzögerungskreises 1983 geleitet wird. Daher geht der Ausgang der Einheit 1983 zu Beginn des dritten Zeitabschnittes HOCH. Durch den Ausgang des Verzögerungskreises 1983 wird die aus den Einheiten 1981 bis 1983 bestehende Verriegelung unter der Voraussetzung erregt, daß der rechte Eingang des UND-Kreises 1981 HOCH ist. Während des ersten Teils des Addierumlaufs sind die Klemmen 221 und 222 TIEF, so daß der Ausgang des ODER-Umkehrkreises 1979 HOCH ist mit der Folge, daß auch der rechte Eingang des UND-Kreises 1980 HOCH ist. Der linke Eingang zur Einheit 1980 ist HOCH infolge des an Klemme 206 erscheinenden und über Klemme 230 weitergeleiteten Signals. Da die Eingänge des UND-Kreises 1980 beide HOCH sind, ist auch sein Ausgang und damit der rechte Eingang des UND-Kreises 1981 HOCH. Die den Verzögerungskreis 1983 enthaltende Verriegelung bleibt also erregt, bis der rechte Eingang des UND-Kreises 1981 zum TIEF-gehen gebracht wird.
Während des fünfzehnten und des sechzehnten Zeitabschnitts sind die Klemmen 221 bzw. 222 des Steuerzählers HOCH, so daß der Ausgang des ODER-Umkehrkreises 1979 während dieser Zeitabschnitte TIEF ist. Daher wird die Koinzidenz in dem UND-Kreis 1980 zerstört. Der rechte Eingang des UND-Kreises 1981 geht TIEF. Wenn die durch die Hauptrechenmaschine bestimmte Summe der Rechenoperation nur dreizehn binärdezimale Ziffern umfaßt, geht der Ausgang des Verzögerungskreises 1983 zu Beginn des sechzehnten Zeitabschnitts infolge der Wirkung des UND-Kreises 1981 TIEF. Das an Klemme 2075 erscheinende Signal ist darstellungsgemäß während des fünfzehnten Zeitabschnitts HOCH, jedoch nur, wenn die oben-

erwähnte Summe nur dreizehn binärdezimale Ziffern enthält.

Wenn die Summe vierzehn binärdezimale Ziffern umfaßt, ist Klemme 203 für 1 Mikrosekunde während des fünfzehnten Zeitabschnitts HOCH. Dieses Signal wird über die ODER-Kreise 1984 und 1982 geschickt und aktiviert dadurch den Verzögerungskreis 1983 für ein zusätzliches Mikrosekundenzeitintervall. Wenn also die Summe vierzehn binärdezi-

den ODER-Kreis 2031 (Fig. 31) dem Verzögerungskreis 2032 aufgeprägt und läßt dessen Ausgang während des siebzehnten Zeitabschnitts HOCH-gehen. Dieses Signal läuft über den ODER-Kreis 2037 und 5 läßt während des siebzehnten Zeitabschnitts die an den Ausgängen des Neunerkomplementgenerators

2072 erscheinenden Angaben über den Schalter

2073 und die Verzögerungskreise 2074 den Eingängen des Schalters 2060 während des achtzehnten

male Ziffern enthält, ist die Klemme 2075 während io Zeitabschnitts zugehen. Die am Ausgang des Neunerder Zeitabschnitte 3 bis 16 HOCH. komplementgenerators 2072 erscheinenden Angaben

Durch das Signal an Klemme 2076 wird die Aus- sind das Neunerkomplement des Moduls 9 des wertverriegelung 2062 erregt. Das Signal an Klemme Summanden.

202 (angelegt zu Beginn des ersten Zeitabschnitts), Das Signal am Ausgang des Verzögerungskreises

das über ODER-Kreis 257 den Verzögerungskreis 15 2032 während des siebzehnten Zeitabschnitts wird 1985 erregt, wird über den ODER-Kreis 1989 und über die ODER-Kreise 2034 (Klemme 249), 2022 den Verzögerungskreis 1990 geleitet und bewirkt, und 2023 geleitet und läßt den Eingang des Verdaß die Klemme 2076 zu Beginn des dritten Zeitab- zögerungskreises 2024 während des siebzehnten Schnitts HOCH-geht. Das Signal am Ausgang des Zeitabschnitts HOCH-gehen. Der Ausgang des Ver-Verzögerungskreises 1990 erregt die Verriegelung 20 zögerungskreises 2024 und die Klemme 233 sind 1988 bis 1990 unter der Voraussetzung, daß der also während des achtzehnten Zeitabschnitts HOCH. mittlere und der rechte Eingang des UND-Kreises Man beachte, daß die Klemme 233 für 2 Mikrosekun-1988 gleichzeitig HOCH sind. Der Mitteleingang den (während des siebzehnten und des achtzehnten des UND-Kreises 1988 ist HOCH infolge des Signals Zeitabschnitts) HOCH ist. Während des ersten dieser an Klemme 206. Klemme 205 ist TIEF während 25 Zeitabschnitte wird der vorige Ausgang der Einheit eines Addierumlaufs, so daß der Umkehrer 1991 2071, während des zweiten Zeitabschnitts der Ausnichtleitend bleibt, woraufhin der rechte Eingang gang der Einheit 2072 über Schalter 2060 geleitet, des UND-Kreises HOCH ist. Die den UND-Kreis Da die letzte binärdezimale Ziffer der Auswert-

1988 enthaltende Verriegelung bleibt ständig erregt, verriegelung 2062 während des achtzehnten Zeitbis das Signal an Klemme 206 TIEF-geht, was wäh- 30 abschnitts zugeleitet wird, können die an den Ausrend eines Addierumlaufs nicht geschieht. Das Si- gangsklemmen 234 und 235 dieser Verriegelung gnal an Klemme 2076 geht HOCH zu Beginn des erscheinenden Angaben erst im neunzehnten Zeitdritten Zeitabschnitts und bleibt während des gan- abschnitt richtig sein. Es ist jedoch eine weitere zen Addierumlaufs HOCH. Mikrosekunde nötig, um sicher zu sein, ob ein mög-

Wie oben erwähnt, erscheint der Modul 9 des 35 licher Zehnerübertrag in der Auswertverriegelung Summanden 1 an den Ausgangsklemmen der Aus- 2062 verarbeitet worden ist. Es bleiben zwei Mögwertverriegelung 2066, wird direkt dem Schalter 2073 lichkeiten für die Feststellung, ob die am Ausgang und über den Neunerkomplementgenerator 2071 dem der Auswertverriegelung 2062 erscheinende Angabe Schalter 2073 zugeführt. Wenn die Steuerklemme eine binärdezimale 9 ist. Die erste Möglichkeit ist, 2081 HOCH ist, werden die am Ausgang der Ein- 40 bis zum zwanzigsten Zeitabschnitt zu warten und zu heit 2071 erscheinenden Angaben über den vier- prüfen, ob die 8-Bit- und die 1-Bit-Leitungen der poligen Vierpositionsschalter 2073 und die Ver- Ausgangsklemmen 234 und 235 beide HOCH sind, zögerungskreise 2074 der rechten Eingangsgruppe Wenn jedoch der in der Auswertverriegelung 2062 des Schalters 2060 zugeleitet. auftretende Zehnerübertrag berücksichtigt wird,

Während des sechzehnten Zeitabschnitts des Ad- 45 kann die Feststellung, ob die Verriegelung eine binärdierumlauf s erscheint ein positiver Impuls an Klemme dezimale 9 enthält, 1 Mikrosekunde früher (während 2077, der über den ODER-Kreis2035 (Fig. 31) an des neunzehnten Zeitabschnitts) getroffen werden. Klemme 2081 erscheint. Da diese für 1 Mikrose- Wenn also die Zehnerübertragsklemme 236 (die künde während des sechzehnten Zeitabschnitts zum Verzögerungskreis 127 von F i g. 24 führende HOCH ist, kann der Ausgang der Einheit 2071 50 Klemme) und die 8-Bit-Klemme 234 gleichzeitig während dieser Zeit den Schalter 2073 durchlaufen HOCH und die 1-Bit-Klemme 235 TIEF sind oder

wenn die 8-Bit- und 1-Bit-Klemmen 234 und 235 HOCH und die Zehnerübertragsklemme 236 TIEF sind, ist der Inhalt der Auswertverriegelung eine 55 binärdezimale 9.

Der an Klemme 2077 während des sechzehnten Zeitabschnitts erscheinende 1-Mikrosekunde-Impuls wird über den ODER-Kreis 2031, den Verzögerungskreis 2032, den ODER-Kreis 2034 und den Verzögesiebzehnten Zeitabschnitts HOCH ist. Sein Aus- 60 rungskreis 2039 geleitet, um über Klemme 237 dem gang veranlaßt über Klemme 233 den Schalter 2060, zweiten Eingang von rechts des Schalters 2057 wähdie an der rechten Eingangsgruppe erscheinenden rend des achtzehnten Zeitabschnitts aufgeprägt zu Angaben durchzulassen. Es sei beachtet, daß zu werden. Der Ausgang dieses Verzögerungskreises ist dieser Zeit die Steuerklemme 2075 TIEF ist, so daß während des neunzehnten Zeitabschnitts für 1 Mikroan den Klemmen 232 erscheinende Angaben den 65 Sekunde HOCH.

Schalter 2060 nicht durchlaufen können. Das Signal an Klemme 230 (vom ODER-Kreis

Das während des sechzehnten Zeitabschnitts an 1952, das anzeigt, daß unter anderem eine bestimmte

Klemme 2077 erscheinende Signal wird auch über Additionsunteroperation in Gang gesetzt worden ist)

und erscheint danach an der rechten Eingangsgruppe des Schalters 2060 während des siebzehnten Zeitabschnitts (wobei die Verzögerungseinheit 2074 eine Verzögerung von einer Mikrosekunde bewirkt).

Das an Klemme 2077 erscheinende Signal wird außerdem über die ODER-Kreise 2022 und 2023 (F i g. 30) zu dem Eingang des Verzögerungskreises 2024 geleitet, so daß dessen Ausgang während des

wird über den ODER-Kreis 2014 (Fig. 30) dem Eingang des Umkehrers 2015 aufgeprägt. Daher ist dessen Ausgang 238 TIEF, wodurch verhindert wird, daß positive Impulse am Ausgang 233 des Verzögerung jkreises 2024 den Schalter 2057 (Fi g. 33) während eines Addierumlaufs betätigen.

Es wird nun der Fall angenommen, daß die an den Ausgangsklemmen der Auswertverriegelung 2062 erscheinende Angabe eine binärdezimale 9 ist, so daß die 8-Bit-Klemme 234 und die 1-Bit-Klemme 235 HOCH sind. Diese Klemmen sind an die beiden Mitteleingänge des UND-Kreises 2048 (Fig. 34) angeschlossen. Wenn während des neunzehnten Zeitabschnitts in der Verriegelung 2062 kein Übertrag erfolgt ist, so daß die Klemme 236 TIEF ist, ist der Umkehrer 2045 nichtleitend, so daß dessen Ausgang und damit der linke Eingang des UND-Kreises 2048 HOCH sind. Das am Ausgang 239 des Verzögerungskreises 2056 (Fig. 33) im neunzehnten Zeitabschnitt auftretende 1-Mikrosekunde-Signal läßt den rechten Eingang des UND-Kreises 2048 HOCH-gehen, und infolge der Koinzidenz in der Einheit 2048 wird ein positiver I-Mikrosekunde-Impuls über den ODER-Kreis 2049 und die Kathodenverstärker 2050 der Klemme 2085 aufgeprägt.

Das 1-Mikrosekunden-Signal am Ausgang des ODER-Kreises 2049 wird dem linken Eingang des Schalters 2046 zugeleitet. Der zweite Eingang dieses Schalters von links ist HOCH, da Klemme 206 und damit auch Klemme 240 HOCH sind. Da die linken Eingänge des Schalters 2046 beide gleichzeitig HOCH sind, wird ein Eingang an den Verzögerungskreis 2027 gelegt. Das Signal am Ausgang dieses Verzögerungskreises wird über den ODER-Kreis 2049 und den Kathodenverstärker 2050 der Ausgangsklemme 2085 aufgeprägt. Die aus dem ODER-Kreis 2049, dem Schalter 2046 und dem Verzögerungskreis 2027 bestehende Verriegelung (die sogenannte Modul-9-Prüfauslese-Verriegelung) wird jetzt erregt und bleibt in diesem Zustand, bis das Signal an Klemme 206 während eines folgenden Rechenmaschinenumlaufs zum TIEF-gehen veranlaßt wird. Während des ganzen Addierumlaufs bleibt diese Klemme jedoch HOCH, so daß die den ODER-Kreis 2049 umfassende Verriegelung erregt bleibt.

Die Tatsache, daß ein Signal an Klemme 2085 zu Beginn des neunzehnten Zeitabschnitts des Addierumlaufs erscheint, zeigt an, daß die Module-Prüfung zufriedenstellend ausgefallen ist. Es ist also ein Gut-Signal. Wäre ein Fehler von der Hauptrechenmaschine gemacht worden, so daß der Ausgang der Auswertverriegelung 2062 keine binärdezimale 9 wäre, so würde Klemme 2085 TIEF bleiben. Klemme 2085 ist an die Eingangsverriegelung eines Unteroperationsstromkreises in der Hauptrechenmaschine angeschlossen, und diese Klemme muß HOCH sein, damit die Eingangsverriegelung erregt werden kann, sonst stoppt die Rechenmaschine.

Es sei angenommen, daß die in der Auswertverriegelung 2062 (Fig. 33) enthaltene binärdezimale Ziffer 9 durch den gleichzeitigen HOCH-Zustand der 8-Bit-Klemme 234 und der Übertragsklemme 236 angezeigt wird. Die an diesen Klemmen erscheinenden Signale werden den beiden mittleren Eingängen des UND-Kreises 2052 aufgeprägt. Dadurch, daß die 1-Bit-Klemme TIEF ist, wird der Umkehrer 2051 nichtleitend, so daß der linke Eingang des UND-Kreises 2052 HOCH ist. Der rechte Eingang dieses UND-Kreises geht während des neunzehnten Zeitabschnitts HOCH, weil der 1-Mikrosekunden-Impuls am Ausgang 239 des Verzögerungskreises 2056 erscheint. Dann tritt eine Koinzidenz in dem UND-Kreis 2052 auf, wodurch der I-Mikrosekunde-Impuls über den ODER-Kreis 2049 dem linken Eingang des Schalters 2046 und über die Kathodenverstärker 2050 der Ausgangsklemme 2085 zugeleitet wird. Das Signal am Ausgang des ODER-Kreises 2049 bewirkt, daß die aus den Einheiten 2046, 2027 und 2049 bestehende Verriegelung danach ständig erregt bleibt.

Es ist also offensichtlich, daß diejenige Verriegelung, die den ODER-Kreis 2049 enthält, ständig erregt und die Ausgangsklemme 2085 HOCH ist, wenn einer der UND-Kreise 2048 oder 2052 während des neunzehnten Zeitabschnitts erregt wird.

Der am Ausgang entweder des UND-Kreises 2048 oder des UND-Kreises 2052 erscheinende I-Mikrosekunde-Impuls wird dem ODER-Umkehrkreis 2047 aufgeprägt, und daher ist dessen Ausgang während des neunzehnten Zeitabschnitts TIEF. Der Ausgang der Einheit 2047 wird dem rechten Eingang des Schalters 2043 zugeleitet und verhindert so, daß der am Ausgang des Verzögerungskreises 2056 erscheinende I-Mikrosekunde-Impuls den Schalter 2043 erregt.

Wäre ein Fehler aufgetreten, so würden die Ausgänge der UND-Kreise 2048 und 2052 TIEF bleiben und dadurch bewirken, daß der Ausgang des ODER-Umkehrkreises 2047 HOCH wäre. Daher bewirkt der am Ausgang des Verzögerungskreises 2056 erscheinende I-Mikrosekunde-Impuls über Klemme 239 eine Koinzidenz an den beiden rechten Eingängen des Schalters 2043, wodurch dessen Ausgang HOCH-geht, so daß der Verzögerungskreis 2044 erregt wird. Dessen Ausgang bewirkt, daß die Verriegelung, die die Einheiten 2043 und 2044 enthält (Modul-9-Prüfversager-Verriegelung) ständig erregt wird. Das Ausgangssignal von dieser Verriegelung erscheint an Klemme 2086. Wenn Klemme 2086 HOCH ist, wird die Hauptrechenmaschine gestoppt, mit Ausnahme des einen Falles, der im nachstehenden Absatz besprochen wird.

Der Schalter242 (Fig. 34), der Prüfstopp-Unterdrückungsschalter, ist normalerweise in der unteren Stellung, so daß der linke Eingang des ODER-Kreises 2026 TIEF ist. Wenn jedoch die Bedienungsperson wünscht, daß die Hauptrechenmaschine einen Modul-9-Prüfversager ignoriere, stellt sie diesen Schalter in die obere Position, so daß der linke Eingang des ODER-Kreises 2026 ständig HOCH ist. Dadurch wird die den ODER-Kreis 2049 enthaltende Verriegelung ständig erregt, und die Ausgangsklemme 2085 ist ständig HOCH. In diesem Falle wird die Modul-9-Prüfversager-Verriegelung (Schalter 2043 und Verzögerungskreis 2044) erregt, wenn ein Prüfversager auftritt, aber die Rechenmaschine kann den laufenden Operationsumlauf beenden.

Nach einer Rechenoperation, wie z. B. Addition, Subtraktion, Multiplikation oder Division, muß also bewirkt werden, daß die Klemme 2085 HOCH-geht. Das an Klemme 240 erscheinende Signal ist immer HOCH, wenn eine Additions-, Subtraktions-, Multiplikations- oder Divisionsoperation von der Hauptrechenmaschine ausgeführt wird. Wenn also keine dieser Operationen ausgeführt wird, ist die Klemme TIEF, wodurch der Umkehrer 2053 (Fig. 34) nichtleitend wird. Der Ausgang dieses Umkehrers ist

409 587/377

zu dem Inhalt der Auswertverriegelung 2062 addiert. Wenn die Modul-9-Prüfung zufriedenstellend ausgefallen ist, erscheint an den Ausgangsklemmen der Auswertverriegelung 2062 eine binärdezimale 9.

Während der Additionsoperation wurde erwähnt, daß das Signal an Klemme 206 dem ODER-Kreis 1951 und dem ODER-Kreis 1952 während des ganzen Addierumlaufs aufgeprägt wurde. Während einer Subtraktionsoperation ist das Signal an Klemme 0

tives Signal an die ODER-Kreise 1951 und 1952 (Fig. 27 und 28). Während eines Subtraktionsumlaufs sind also die an den Ausgangsklemmen 2054, 2055, 2059, 2058 und 2076 erscheinenden Signale während derselben Zeit wie in einem Additionsumlauf HOCH. Das geht aus dem Zeitdiagramm von F i g. 38 hervor. Während eines Subtraktionsumlaufs erscheint kein 1-Mikrosekunde-Impuls an

also HOCH, der ODER-Kreis 2026 wird erregt, und ein positives Signal geht über den ODER-Kreis 2049 und den Kathodenverstärker 2050 zu der Ausgangsklemme 2085. Klemme 2085 ist immer dann HOCH, wenn eine zufriedenstellende Modul-9-Prüfung während einer Additions-, Subtraktions-, Multiplikationsoder Divisionsoperation oder keine dieser Operationen ausgeführt worden ist.

Es sei angenommen, daß ein Modul-9-Fehler aufgetreten ist, so daß die den Schalter 2043 enthaltende io 206 TIEF, aber Klemme 207 ist während des gan-Verriegelung ständig erregt ist. Die Rückstellung zen Subtraktionsumlaufs HOCH und legt ein posidieser Verriegelung erfolgt über die Taste 244 auf
der Tafel mit der Bezeichnung »Modul-9-Fehlerrückstellung«. (Man beachte, daß ein an der Klemme
»Rechenmaschine Rückstellen« erscheinender posi- 15
tiver Impuls auch die Modul-9-Prüfversager-Verriegelung zurückstellt.) Durch Drücken dieser Taste 244
wird ein positives Signal an den rechten Eingang des
UND-Kreises 2041 gelegt. Diese Taste bewirkt außerdem durch nicht gezeigte Mittel die Übertragung 20 Klemme 203. Das Signal an Klemme 2075 ist also eines Impulses über Klemme 245 zum linken Eingang HOCH während derselben Zeitdauer wie in einem des UND-Kreises 2041. Durch eine Koinzidenz Additionsumlauf mit der Ausnahme, daß es niemals innerhalb 2041 wird ein positives Signal an den während des sechzehnten Zeitabschnitts HOCH ist. ODER-Umkehrkreis 2042 gelegt, so daß dessen Das Signal an Klemme 2075 ist also HOCH während Ausgang TIEF-geht. Da keine Koinzidenz mehr zwi- 25 des dritten bis fünfzehnten Zeitabschnitts. Der Grund sehen dem linken Eingangsklemmenpaar des Schal- dafür, daß die Klemme 2075 während der Subtrakters 2043 auftritt, wird die diesen Schalter enthaltende
Verriegelung entregt. Man beachte, daß durch die
Betätigung der Taste 244 eine Koinzidenz zwischen
dem rechten Eingangsklemmenpaar des Schalters 3°
2046 bewirkt wird, welche die den Verzögerungskreis
2027 enthaltende Verriegelung ständig erregt, so daß
die Ausgangsklemme 2085 HOCH ist. Da die
Modul-9-Prüfversager-Verriegelung jetzt entregt
(Klemme 2086 TIEF) und die Modul-9-Prüfauslöse- 35 lung 2069 den Modul 9 des Wertes 2 und die AusVerriegelung erregt (Klemme 2085 HOCH) sind, wertverriegelung 2062 den Modul 9 der Differenz.

Jetzt soll die Besprechung auf den Fall beschränkt werden, daß der Index des Wertes 1 größer oder kleiner ist als der des Wertes 1. Der Fall, daß beide gleich sind, so daß die Rechenmaschine nicht weiß, welcher größer ist, wird nachstehend unter der Überschrift »Umwandlung« beschrieben.

Es wird zunächst der Fall angenommen, daß der Index des Wertes 1 anfangs größer ist als der des Die Grundgleichung, nach der der Modul-9-Rechner 45 Wertes 2. In diesem Falle ist die Klemme 2079 während einer Subtraktionsoperation arbeitet, ist (Fig. 31) während des ganzen Subtraktionsumlaufs folgende:

tionsoperation für nur 13 Mikrosekunden HOCH ist, liegt darin, daß die Differenz niemals mehr als dreizehn bmärdezimale Ziffern enthalten kann.

Da die obenerwähnten Signale während derselben Zeitabschnitte bei einer Subtraktions- oder einer Additionsoperation HOCH sind, kann angenommen werden, daß die Auswertverriegelung 2066 jetzt den Modul 9 des Wertes 1 enthält, die Auswertverriege-

kann die Operation der Hauptrechenmaschine fortgesetzt werden.

Subtraktion

Der Modul-9-Rechner führt eine Modul-9-Prüfung für eine Subtraktionsoperation ganz ähnlich aus, wie es eben für eine Addition beschrieben worden ist.

D = A - B D-A+ B = O

Mod 9 (D) - Mod 9 (A) + Mod (B) = 0 Mod 9 (D) + (9 - Mod 9 (A)) + Mod 9 (B) = 9 .

HOCH, während die Klemme 2080 während dieser Zeit TIEF ist. Der an Klemme 222 im sechzehnten Zeitabschnitt erscheinende 1-Mikrosekunde-Impuls wird dem linken Eingang des UND-Kreises 2030 aufgeprägt. Die mittlere Klemme ist HOCH, da Klemme 254 zu Beginn des sechzehnten Zeitabschnitts HOCH-geht. Eine Koinzidenz tritt in dem UND-Kreis 2030 für 1 Mikrosekunde während des

In den obenstehenden Gleichungen wird angenommen, daß A größer als B ist. Es ist jedoch klar, daß 55 sechzehnten Zeitabschnitts auf, wodurch ein Impuls dasselbe Prüfverfahren befolgt werden kann, wenn über den ODER-Kreis 2035 zur Klemme 2081 geder Modul-9-Rechner eine Angabe darüber enthält, schickt wird. Dadurch kann die an den Ausgangsweiche Größe die andere übersteigt. klemmen des Neunerkomplementgenerators 2071 er-

Der Modul 9 des Wertes 1 wird durch die Aus- scheinende binärdezimale Angabe den Schalter

wertverriegelung 2066 ebenso bestimmt wie für eine 60 2073 passieren, sie erscheint an den Ausgangsklem-

Addieroperation. Ähnlich wird der Modul 9 des men des Verzögerungskreises 2074 und wird der

Wertes 2 durch die Auswertverriegelung 2069 bestimmt. Der Modul 9 der arithmetischen Differenz zwischen Wert 1 und 2 wird durch die Auswertverrechten Eingangsgruppe des Schalters 2060 zugeleitet.

Das 1-Mikrosekunde-Signal am Ausgang des

riegelung 2062 bestimmt. Dann wird das Neuner- 65 UND-Kreises 2030 wird während des sechzehnten

komplement des Moduls 9 des größeren Wertes zu Zeitabschnitts über den ODER-Kreis 2023 dem Ver-

dem Inhalt der Auswertverriegelung 2062 addiert. zögerungskreis 2024 zugeleitet, der seinerseits wäh-

Schließlich wird der Modul 9 des kleineren Wertes rend des siebzehnten Zeitabschnitts einen positiven

l-Mikrosekunde-Impuls zur Klemme 233 sendet. Infolgedessen kann die während des siebzehnten Zeitabschnitts am Ausgang des Verzögerungskreises 2074 vorhandene Information den Schalter 2060 passieren und wird in die Auswertverriegelung 2062 eingeführt. Man hat jetzt das Neunerkomplement des Moduls 9 des Wertes 1 zu dem Modul 9 der Differenz der Werte addiert und in der Auswertverriegelung 2062 gespeichert.

Der l-Mikrosekunde-Impuls am Ausgang des UND-Kreises 2030 während des sechzehnten Zeitabschnitts wird dem Verzögerungskreis 2033 zugeleitet, der einen l-Mikrosekunde-Impuls über den ODER-Kreis 2038 zur Klemme 2084 sendet. Klemme 2084 ist nun während des siebzehnten Zeitabschnitts HOCH, so daß der Ausgang der Auswertverriegelung 2069 über den Schalter 2073 und den Verzögerungskreis 2074 zu den linken Eingängen des Schalters 2060 übertragen werden kann.

Der l-Mikrosekunde-Impuls am Ausgang des Verzögerungskreises 2033 während des siebzehnten Zeitabschnitts wird über die ODER-Kreise 2034, 2022 und 2023 zu dem Eingang des Verzögerungskreises 2024 übertragen. Dieser Verzögerungskreis bewirkt, daß die Klemme 233 während des achtzehnten Zeitabschnitts HOCH ist und gestattet die Einführung des Moduls 9 des Wertes 2 über den Schalter 2060 in die Auswertverriegelung 2062.

Wurde die Modul-9-Prüfung zufriedenstellend ausgeführt, so müssen die Ausgänge der Auswertverriegelung 2062 die binärdezimale 9 darstellen.

Der während des siebzehnten Zeitabschnitts am Ausgang des ODER-Kreises 2034 erscheinende l-Mikrosekunde-Impuls wird über den Verzögerungskreis 2039 dem zweiten Eingang von rechts des Schalters 2057 während des achtzehnten Zeitabschnitts aufgeprägt und erscheint am Verzögerungskreis 2056, so daß dessen Ausgang im neunzehnten Zeitabschnitt eines Subtraktionsumlaufs HOCH ist. Wie die Ausgangsklemme 234, 236 und 235 der Auswertverriegelung 2062 geprüft werden, um in der Auswertverriegelung eine binärdezimale 9 festzustellen, entspricht dem oben beschriebenen Verfahren für die Addition mit der Ausnahme, daß der am Ausgang des Verzögerungskreises 2056 erscheinende l-Mikrosekunde-Impuls während des neunzehnten Zeitabschnitts auftritt.

Nun wird der FaM angenommen, daß der Index des Wertes 1 anfangs kleiner als der des Wertes 2 ist. In diesem Fall ist während des ganzen Subtraktionsumlaufs die Klemme 2080 HOCH und 2079 TIEF. Während des sechzehnten Zeitabschnitts bewirkt der Impuls an Klemme 222 eine Koinzidenz in dem UND-Kreis 2029, so daß ein positiver 1-Mikrosekunde-lmpuls über den ODER-Kreis 2036 der Klemme 2082 aufgeprägt wird und die Übertragung des Modul-9-Wertes des Wertes 1 über Schalter 2073 und die Verzögerungskreise 2074 zu dem Eingang des Schalters 2060 gestattet. Der Impuls am Ausgang des UND-Kreises 2029 wird über den ODER-Kreis 2023 und den Verzögerungskreis 2024 geleitet, so daß die Klemme 233 während des siebzehnten Zeitabschnitts HOCH ist. Die den rechten Eingängen des Schalters 2060 zugeleiteten Angaben können also über ihn in die Auswertverriegelung 2062 weiterlaufen.

Ein 1-Mikrosekunde-Signal am Ausgang des UND-Kreises 2029 wird über den ODER-Kreis 2031, den Verzögerungskreis 2032 und den ODER-Kreis 2037 der Ausgangsklemme 2083 aufgeprägt. Diese Klemme ist während des siebzehnten Zeitabschnitts HOCH und gestattet, daß das Neunerkomplement des Moduls 9 des Wertes 2 den Schalter 2073 und die Verzögerungskreise 2074 durchläuft und während des achtzehnten Zeitabschnitts an den rechten Eingängen ankommt. Der am Ausgang des Verzögerungskreises 2032 während des siebzehnten Zeitabschnitts erscheinende l-Mikrosekunde-Impuls wird über die ODER-Kreise 2034, 2022, 2023 und den Verzögerungskreis 2024 geleitet, so daß die Klemme 233 während des achtzehnten Zeitabschnitts HOCH ist. Die den rechten Eingängen des Schalters 2060 während des achtzehnten Zeitabschnitts zugeleiteten Angaben können also durch den Schalter in die Auswertverriegelung 2062 gehen.

Wenn die Modul-9-Prüfung zufriedenstellend verlaufen ist, muß die Auswertverriegelung 2062 nun eine binärdezimale 9 enthalten. Der Rest der Prüfung mit der Schaltung zur Erzeugung eines Signals an Klemme 2086 oder 2085 ist oben beschrieben worden.

Umwandlung

Es ist bereits erwähnt worden, daß während einer Subtraktionsoperation der Wert mit dem kleineren Index von dem mit dem größeren Index subtrahiert wird, wenn die Indizes ungleich sind. Wenn die Indizes der Werte 1 und 2 gleich sind, weiß die Rechenmaschine nicht, welcher Faktor größer ist. Zur Durchführung der Subtraktionsoperation wird angenommen, daß der Wert 1 größer ist als der Wert 2, der von ihm subtrahiert wird. Natürlich kann durch diese Annahme ein falsches Ergebnis entstehen. Wenn die Annahme nicht richtig war, ist die Differenz zwischen den Werten tatsächlich das Neunerkomplement der richtigen Antwort. Wenn also die Annahme nicht richtig ist, folgt auf eine Subtraktion ein Umwandlungsumlauf, in dem das gespeicherte Ergebnis durch einen Neunerkomplementgenerator geleitet und dann erneut in das richtige Speicherregister eingeführt wird. Da es erst im sechzehnten Zeitabschnitt eines Subtraktionsumlaufs bekannt wird, ob die Rechenmaschine richtig gewählt hat, wird die Modul-9-Prüfung in der oben für eine Subtraktion beschriebene Weise ausgeführt. Wenn die von der Rechenmaschine getroffene Auswahl beim Subtrahieren des Wertes 2 vom Wert 1 richtig war, muß auch die Modul-9-Prüfung richtig sein. Wenn jedoch die von der Rechenmaschine getroffene Wahl falsch war, so daß ein Umwandlungsumlauf auf den Subtraktionsumlauf folgen muß, ist die während des Subtraktionsumlaufs ausgeführte Modul-9-Prüfung nicht korrekt, sie wird unterdrückt und ein zweites Mal während des Umwandlungsumlaufs ausgeführt.

Der Modul 9 des Wertes 1 wird in der Auswertverriegelung 2066 und der Modul 9 des Wertes 2 in der Auswertverriegelung 2069 gespeichert. Sie wurden während eines Subtraktionsumlaufs bestimmt und müssen korrekt sein ohne Rücksicht darauf, welcher Faktor vom anderen subtrahiert wurde. Da das Potential an den Klemmen 2059 und 2058 HOCH bleibt, gehen die gespeicherten Werte nicht verloren. Während des Umwandlungsumlaufs braucht also der Modul 9 der Werte 1 und 2 nicht erneut bestimmt zu werden.

31 32

Bei der Besprechung des Subtraktionsumlaufs sen2048 und 2052 (Fig. 34). Die an den Klem-

wurde bereits darauf hingewiesen, daß der Modul-9- men 2085 und 2086 erscheinenden Potentiale kön-

Wert einer Differenz durch die Auswertverriegelung nen also während des Endes des Subtraktionsumlaufs

2062 bestimmt und darin gespeichert wird. Ist ein nicht beeinflußt werden.

Umwandlungsumlauf erforderlich, so ist der in der 5 Das Potential an der Klemme 2054 bleibt während Auswertverriegelung 2062 gespeicherte Wert falsch eines Umwandlungsumlaufs TIEF, da die Auswert- und muß beseitigt werden. Während des Umwand- verriegelung 2066 bereits den Modul 9 des Wertes 1 lungsumlaufs wird die in ihre richtige Form umge- enthält. Das Potential an Klemme 2055 bleibt ebenwandelte arithmetische Antwort in die Auswertver- falls während des ganzen Umwandlungsumlaufs riegelung 2062 eingeführt, um den Modul 9 zu be- ίο TIEF. Dies ist zufriedenstellend, da die Auswertverstimmen. Am Ende des Umwandlungsumlaufs wird riegelung 2069 bereits den Modul 9 des Wertes 2 der Modul 9 des Wertes 1 in die Auswertverriegelung enthält. Daher bleiben die Potentiale an den Klem-2062 eingeführt, wonach das Neunerkomplement des men 2059 und 2058 während des ganzen Umwand-Moduls 9 des Wertes 2 in die Auswertverriegelung lungsumlaufs HOCH.

2062 eingegeben wird. Am Ende des Umwandlungs- 15 Es ist bereits gesagt worden, daß das Potential an

Umlaufs muß also die binärdezimale Ziffer in der Klemme 2076 (Fig. 33) zu Beginn des dritten

Verriegelung 2062 eine 9 sein, wenn die Modul-9- Zeitabschnitts des Umwandlungsumlaufs HOCH-

Prüfung zufriedenstellend ausgefallen ist. geht und bleibt. Die Auswertverriegelung 2062 kann

Wenn die Rechenmaschine beim Subtrahieren des deshalb ständig Angaben speichern, die während des

Wertes 2 vom Wert 1 falsch gewählt hatte, weil die 20 Umwandlungsumlaufs in sie eingeführt werden.

Indizes der Werte anfangs gleich waren, so erscheint Das an Klemme 2075 erscheinende Potential wird

an Klemme 205 während des sechzehnten Zeit- wie bei einem Subtraktionsumlauf erzeugt. Klemme

abschnitts des Subtraktionsumlaufs ein positiver 2075 ist während des dritten bis fünfzehnten Zeit-

1-Mikrosekunde-Impuls, der anzeigt, daß ein Um- abschnitts HOCH. Während dieser Zeit wird der

Wandlungsumlauf folgt. Er macht den Umkehrer 25 Ausgang des Addierwerks, der an den Klemmen 232

1991 (Fig. 28) voll leitend, so daß die rechte Ein- erscheint, über Schalter 2060 in die Auswertverrie-

gangsklemme des UND-Kreises 1988 für 1 Mikro- gelung 2062 eingeführt. Zu Beginn des sechzehnten

Sekunde TIEF ist. Dadurch wird die Verriegelung, Zeitabschnitts des Umwandlungsumlaufs ist also der

zu der der UND-Kreis 1988 gehört, entregt, so daß Modul 9 der Differenz in die Verriegelung 2062 ein-

der Ausgang des Verzögerungskreises 1990 und da- 30 geführt worden.

mit Klemme 2076 zu Beginn des ersten Zeitabschnitts Klemme 2080 ist HOCH während des ersten bis

des Umwandlungsumlaufs TIEF-gehen. Fig. 41 zeigt fünfzehnten Zeitabschnitts eines Umwandlungs-

die Impulse, die in einem Umwandlungsumlauf auf- Umlaufs. Es ist bei der Besprechung des Subtrak-

treten. Oben in dem Diagramm beachte man, daß tionsumlaufs bereits darauf hingewiesen worden, daß

auf den sechzehnten Zeitabschnitt des Subtraktions- 35 der UND-Kreis 2029 erregt wird, wenn die Klemme

Umlaufs unmittelbar der erste Zeitabschnitt des Um- 2080 zur Zeit des 1-Mikrosekunde-Impulses an

Wandlungsumlaufs folgt. Aus dem Diagramm ist Klemme 222 (sechzehnter Zeitabschnitt) HOCH ist,

ersichtlich, daß Klemme 2076 während des ersten so daß er einen positiven 1-Mikrosekunde-Impuls

und des zweiten Zeitabschnitts des Umwandlungs- sendet. Wie oben erwähnt, ist unter diesen Umstän-

umlaufs TIEF ist. 4° den die Klemme 2082 während des sechzehnten

An Klemme 202 erscheint ein 1-Mikrosekunde- Zeitabschnitts und die Klemme 2083 während des

Signal während des ersten Zeitabschnitts des Um- siebzehnten Zeitabschnitts HOCH. Weiter wurde er-

wandlungsumlaufs und wird über den Verzögerungs- wähnt, daß der Ausgang des Verzögerungskreises

kreis 1985 und den ODER-Kreis 1989 gesendet, 2024 und damit die Klemme 233 während des sieb-

wodurch der Ausgang des Verzögerungskreises 1990 45 zehnten und des achtzehnten Zeitabschnitts HOCH

zu Beginn des dritten Zeitabschnitts HOCH-geht. sind.

Dadurch wird danach die Verriegelung aus den Ein- Weil Klemme 2082 im sechzehnten Zeitabschnitt heiten 1988 bis 1990 erregt. Der Grund dafür, daß eines Umwandlungsumlaufs HOCH ist, wird der an der UND-Kreis 1988 während dieser Zeit betätigt den Ausgangsklemmen der Auswertverriegelung werden kann, ist, daß dessen Mitteleingang HOCH 50 2066 erscheinende Modul 9 des Wertes 1 über Schalist, weil Klemme 207 während der ganzen Subtrak- ter 2073, den Verzögerungskreis 2074 und über den tions- und Umwandlungsumläufe HOCH ist. rechten Teil des Schalters 2060 in die Eingangsklem-

Weil Klemme 2076 2 Mikrosekunden lang TIEF men der Auswertverriegelung 2062 eingeführt. Daist, wird die Schleife von den Ausgangsklemmen zu durch, daß Klemme 2083 während des siebzehnten den Eingangsklemmen der Auswertverriegelung 2062 55 Zeitabschnitts HOCH ist, wird das Neunerkompleunterbrochen, wodurch wiederum der Inhalt der ment des Moduls 9 des Wertes 2 (das an den AusVerriegelung 2062 beseitigt wird. gangsklemmen von 2072 erscheint) über Schalter

Die Klemme 2076 ist während des siebzehnten 2073, den Verzögerungskreis 2074 und Schalter 2060 und achtzehnten Zeitabschnitts des Subtraktions- geleitet und während des achtzehnten Zeitabschnitts Umlaufs (d. h. während des ersten und zweiten Zeit- 60 den Eingangsklemmen der Auswertverriegelung 2062 abschnitts des Umwandlungsumlaufs) TIEF und zugeführt. Vom neunzehnten Zeitabschnitt an ist es unterdrückt dadurch die Feststellung, ob der binär- also möglich, die Ausgangsangaben der Auswertverdezimale Ausgang der Auswertverriegelung 2062 die riegelung 2062 auf Richtigkeit zu prüfen.
Ziffer 9 ist oder nicht. Da Klemme 2080 (Fig. 31) Der im sechzehnten Zeitabschnitt an Klemme222 am Ende des sechzehnten Zeitabschnitts TIEF-geht, 65 erscheinende Impuls bewirkt einen Impuls am Auserfolgt kein Eingang zum Schalter 2057 (Fig. 33), gang des Verzögerungskreises 2039 (Fig. 31) wäh- und daher sendet der Verzögerungskreis 2056 keinen rend des achtzehnten Zeitabschnitts, und dieser wird 1-Mikrosekunden-Musterimpuls zu den UND-Krei- dem Schalter 2057 aufgeprägt. Es ist bereits bei der

Besprechung des Subtraktionsumiaufs erklärt worden, daß der am Ausgang des Verzögerungskreises 2039 erscheinende Impuls zur Prüfung der an den Ausgängen der Auswertverriegelung 2062 erscheinenden bjiärdezimalen Angaben verwendet wird. Diese überprüfung erfolgt während des Umwandlungsumlaufs ebenso wie im Subtraktionsumlauf.

Wenn also die Modul-9-Prüfung gültig ist, geht Klemme 2085 zu Beginn des achtzehnten Zeitabschnitts des Umwandlungsumlaufs HOCH. Andererseits geht bei einem Modul-9-Fehier die Ausgangsklemme 2086 der Modul-9-Prüfversager-Verriegelung zu Beginn des zwanzigsten Zeitabschnitts HOCH, wie Fig. 43 zeigt.

Während eines Umwandlungsumlaufs bildet also die Hauptrechenmaschine lediglich den Neunerkomplementwert der Differenz, die während des Subtraktionsumlaufs gebildet worden ist. Da jedoch der Module-Rechner den Modul 9 der komplementären Differenz während des Subtraktionsumlaufs verwendet hat, muß die Modul-9-Prüfung zum zweitenmal (d. h. während des Umwandlungsumlaufs) durchgeführt werden unter Verwendung des Module-Wertes der echten Differenz. Da ein Umwandlungsumlauf unmittelbar auf einen Subtraktionsumlauf folgt, wird der Inhalt der Endauswertverriegelung (2062) auf das Vorhandensein einer binärdezimalen 9 nur am Ende des Umwandlungsumlaufs abgefühlt.

Multiplikation

Der erste Schritt bei Ausführung einer Modul-9-Prüfung für eine Multiplikation besteht in der Bildung der Modul-9-Werte für den Multiplikanden, den Multiplikator und das Produkt. Jeder dieser Werte wird in einer besonderen Auswertverriegelung festgehalten. Der Modul-9-Rechner folgt einem von zwei Vorgängen je nachdem, ob der Modul 9 des Multiplikators (a) kleiner als 5 oder (b) gleich 5 oder größer ist.

Wenn der Modul-9-Wert des Multiplikators kleiner als 5 ist, wird das Neunerkomplement des Modul-9-Wertes des Multiplikanden zu dem Modul-9-Wert des Produktes so oft addiert, wie es der Modul 9 des Multiplikators angibt. Bei einem Modul 9-Wert des Multiplikators von 3 wird das Neunerkomplement des Modul-9-Wertes des Multiplikandeil dreimal zu dem Inhalt der den Modul-9-Wert des Produktes enthaltenden Auswertverriegelung addiert.

Wenn andererseits der Modul-9-Wert des Multiplikators gleich oder größer als 5 ist, wird der Modul-9-Wert des Multiplikanden zu dem Modul-9-Wert des Produktes so oft addiert, wie es dem Neunerkomplement des Moduls 9 des Multiplikators entspricht. Ist z. B. der Modul 9 des Multiplikators gleich 7, so wird der Modul-9-Wert des Multiplikanden zu der den Modul-9-Wert des Produktes enthaltenden Verriegelung (9-7)- oder zweimal addiert.

Die obenstehenden beiden Regeln arbeiten nach folgender Formel:

Mod 9 (P) - (Mod 9 (Mc) · Mod 9 (Mp)) = 9,

wobei Mc der Multiplikand und Mp der Multiplikator und P das Produkt sind.

Der Multiplikator wird in die Auswertverriegelung 2066 (F i g. 32) eingeführt, um seinen Modul-9-Wert zu bilden. Der Multiplikand wird in die Auswertverriegelung 2069 eingeführt. Während des Multiplikationsumlaufs bestimmt die Auswertverriegelung 2062 den Modul-9-Wert des Produktes. Wenn der Modul 9 des Multiplikators kleiner als 5 ist, wird der Ausgang des Neunerkomplementgenerators (der das Neunerkomplement des Moduls 9 des Multiplikanden ist) durch den Schalter 2073 den rechten Eingängen des Schalters 2060 zugeleitet. Die Steuerklemme 233 ist

ίο für so viele Mikrosekunden HOCH, wie es der Anzahl von Malen entspricht, die die dem Schalter 2060 zugeführten Angaben zu dem Inhalt der Auswertverriegelung 2062 addiert werden sollen. Wenn andererseits der Modul-9-Wert des Multiplikators gleich oder größer als 5 ist, geht Klemme 2084 HOCH, so daß die an den Ausgangsklemmen der Auswertverriegelung 2069 erscheinenden Angaben über Schalter 2073 den rechten Eingangsklemmen des Schalters 2060 zugeleitet werden. Klemme 233 ist in diesem Falle so viele Mikrosekunden HOCH, wie es dem Neunerkomplement des Moduls 9 des Multiplikators entspricht. Die Steuersignale zur Bewirkung dieser Ergebnisse sind in dem Zeitdiagramm (unten rechts in Fig. 46) gezeigt. Die oben im Diagramm gezeigte verstrichene Zeit entspricht der verstrichenen Zeit des Multiplikationsumlaufs, wie Fig. 47 zeigt. Man beachte, daß man sich hier beim Multiplikationsumlauf nur mit den auch in F i g. 45 gezeigten Klemmen befaßt. Die Bezeichnungen der Diagramme sind die in den Zeichnungen der Hauptrechenmaschine verwendeten und hier lediglich angegeben, um die verschiedenen gezeigten Klemmen auseinanderzuhalten. Das Signal an Klemme 208 wird über den ODER-Kreisl964 (Fig. 28) geleitet und läßt Klemme2055 zu Beginn des dritten Zeitabschnitts der verstrichenen Zeit (erster Zeitabschnitt des Steuerzählers) HOCH-gehen. Das Signal an Klemme 208 wird außerdem über den ODER-Kreis 1962 dem Verzögerungskreis 1963 aufgeprägt, wodurch dessen Ausgang zu Beginn des vierten Zeitabschnitts HOCH-geht. Da das Signal an Klemme 211 HOCH ist, sind die Ausgänge des ODER-Kreises 1951 und des Kathodenverstärkers 1953 HOCH, wodurch auch der rechte Eingang des UND-Kreises 1961 HOCH-geht. Das Signal an Klemme 211 wird außerdem dem zweiten Eingang von links des Schalters 1956 aufgeprägt. Der linke Eingang dieses Schalters ist jedoch TIEF, da die Klemme 219 des Steuerzählers TIEF ist. Daher ist der Ausgang des Schalters 1956 TIEF, weswegen der Ausgang des ODER-Umkehrers 1957 und damit der mittlere Eingang des UND-Kreises 1961 HOCH sind. Dementsprechend bewirkt das Signal am Ausgang des Verzögerungskreises 1963 die Erregung der aus den Einheiten 1961 bis 1963 bestehenden Verriegelung.

Während des fünfzehnten Zeitabschnitts ist Klemme 219 HOCH und bewirkt die Erregung des Schalters 1956. Dieser schickt ein positives Signal zum ODER-Umkehrer 1957, der dadurch voll leitend wird, so daß sein Ausgang TIEF geht. Daher gehen die Ausgänge des UND-Kreises 1961 und des ODER-Kreises 1962 während des fünfzehnten Zeitabschnittes TIEF, während der Ausgang des Verzögerungskreises 1963 und damit auch das Signal an Klemme 2055 während des sechzehnten Zeitabschnitts TIEF-gehen. Das Signal an Klemme2055 ist in Fig. 46 gezeigt.

Durch das Signal 2055 kann der Multiplikand über Schalter 2067 (F i g. 32) in die Auswertverriege-

409 587/377

lung 2069 während der Zeit eingeführt werden, in der der Multiplikand aus dem Register 2 der Hauptrechenmaschine entfernt wird.

Das Signal an Klemme 211 erregt den ODER-Kreis 1974 (Fig. 28) und damit den Verzögerungskreis 1975, wodurch die Klemme 2058 zu Beginn des dritten Zeitabschnitts (verstrichene Zeit) HOCH-geht. Der rechte Eingang des UND-Kreises 1972 ist HOCH infolge des Signals an Klemme 211. Daher bewirkt

zur Verfügung steht; dadurch, daß Klemme 2075 HOCH ist, können die an den Klemmen 232 erscheinenden Angaben über Schalter 2060 in die Auswertverriegelung 2062 eingeführt werden.

Das Signal an Klemme 211 wird über den ODER-Kreis 1989 und den Verzögerungskreis 1990 zu der Ausgangsklemme 2076 gesendet. Diese Klemme geht HOCH zu Beginn des dritten Zeitabschnitts, wie Fig. 46 zeigt. Dadurch, daß Klemme2076 während

und 1975 bestehenden Verriegelung, so.daß Klemme 2058 HOCH ist. Dadurch, daß Klemme 2058 HOCH ist, wird die Auswertverriegelung 2069 für Wert 2 erregt.

Die Klemme 209, die während des zwanzigsten bis zweiunddreißigsten Zeitabschnitts (des zweiten bis vierzehnten Zeitabschnitts des zweiten Umlaufs des Steuerzählers HOCH ist, sendet ein Signal über den

die Erregung des Verzögerungskreises 1975 danach io des ganzen Multiplikationsumlaufs HOCH ist, wird die ständige Erregung der aus den Einheiten 1972 die Auswertverriegelung 2062 erregt.

Die an den Klemmen 233 und 2085 (Ausgang von 2050 in Fig. 34) erscheinenden Potentiale sind für die verschiedenen Werte des Moduls 9 des Multiplikators, der in der Auswertverriegelung 2066 gespeichert ist, dargestellt. Wenn der Modul 9 des Multiplikators gleich 9 ist, bleibt Klemme 233 (Ausgang von 2024 in Fig. 30) TIEF. Wenn der Modul9 des Multiplikators gleich 1 oder 8 ist,, ist Klemme 233 für

ODER-Kreis 1954 (Fig. 27) zur Ausgangsklemme ao 1 Mikrosekunde während des siebenunddreißigsten 2054. Der Multiplikator steht ziffernweise an den Zeitabschnitts HOCH. Wenn der Modul 9 des Multi-Ausgangsklemmen des Registers 1 der Hauptrechen- plikators gleich 2 oder 7 ist, ist Klemme 233 für maschine zur Verfügung, da das Register während 2 Mikrosekunden während des achtunddreißigsten dieses zweiten bis vierzehnten Zeitabschnitts des und des neununddreißigsten Zeitabschnitts HOCH. zweiten Umlaufs des Steuerzählers nach rechts ver- 25 Diese Klemme ist HOCH für 3 Mikrosekunden während des siebenunddreißigsten, achtunddreißigsten und neununddreißigsten Zeitabschnitts, wenn der Modul 9 des Multiplikators gleich 3 oder 6 ist. Wenn der Modul 9 des Multiplikators 4 oder 5 ist, geht schließ-30 lieh die Klemme 233 HOCH für 4 Mikrosekunden während des sechsunddreißigsten, siebenunddreißigsten, achtunddreißigsten und neununddreißigsten Zeitabschnitts.

Klemme 246 (F i g. 29) geht HOCH entweder am

Klemme 2059 erscheint, geht HOCH zu Beginn des 35 Anfang des zweiunddreißigsten oder des vierunddritten Zeitabschnitts und bleibt danach HOCH. Da- dreißigsten Zeitabschnitts, wodurch der ODER-Kreis durch, daß Klemme 2059 HOCH ist, wird die Aus- 1997 erregt und der Verzögerungskreis 1998 betätigt wertverriegelung 2066 erregt. werden. Da Klemme 231 HOCH ist, erregt der Aus-

Das Signal an Klemme 201 wird über den ODER- gang des Verzögerungskreises 1998 wird den UND-Kreisl982 (Fig. 28) dem Verzögerungskreis 1983 40 1996, wodurch die aus diesen Einheiten bestehende zugeleitet und bewirkt dadurch, daß die Augangs- Verriegelung ständig erregt wird. Das Signal am Ausklemme 2075 zu Beginn des dritten Zeitabschnitts gang des Verzögerungskreises 1998 wird den UND-HOCH-geht und bis mindestens zum Anfang des Kreisen 2000, 2003, 2004 und 2007 zugeleitet. Die dreiunddreißigsten Zeitabschnitts HOCH bleibt. Die restlichen Eingänge dieser UND-Kreise werden durch den Verzögerungskreis 1983 enthaltende Verriegelung 45 an den Klemmen 247 (Ausgang der Auswertverriegewird nicht erregt, da der UND-Kreis 1980 niemals lung 2066) erscheinende Signale erregt, nämlich den während eines Multiplikationsumlaufs betätigt wird. Modul 9 des Multiplikators.

Der Ausgang des ODER-Kreises 1982 geht zu Beginn Wenn die an den Klemmen 247 erscheinende binär-

des zweiunddreißigsten Zeitabschnitts TIEF, wodurch dezimale Ziffer eine 0, 1, 2 oder 3 ist, sind die Einder Ausgang des Verzögerungskreises 1983 zu Beginn 50 gänge des ODER-Umkehrers 2002 beide TIEF, wodes dreiunddreißigsten Zeitabschnitts TIEF-geht. durch der rechte Eingang des UND-Kreises 2003 Wenn jedoch das während der Multiplikationsopera- (Fig. 31) HOCH ist. Durch die Koinzidenz in diesem tion gebildete Produkt sechsundzwanzig binärdezimale UND-Kreis ist dessen Ausgang HOCH und der Ziffern enthält, ist die Klemme 210 während des ODER-Kreis 2037 erregt, so daß Klemme 2083 zweiunddreißigsten Zeitabschnitts HOCH, wodurch 55 HOCH ist. Wenn die binärdezimale- Ziffer an den

schoben wird. Dadurch, daß Klemme 2054 HOCH ist, kann der Multiplikator, der in Serie am Eingang des Schalters2063 (Fig. 32) erscheint, über diesen Schalter in die Auswertverriegelung 2066 eingeführt werden.

Das Signal an Klemme 211 erregt den ODER-Kreis 1968 (Fig. 27) und damit die aus den Einheiten 1966,1967 und 1969 bestehende Verriegelung. Der Ausgang des Verzögerungskreises 1969, der an

der ODER-Kreis 1982 betätigt wird, so daß der Ausgang des Verzögerungskreises 1983 (Klemme 2075) im dreiunddreißigsten Zeitabschnitt HOCH ist. Klemme 2075 ist HOCH während der Abschnitte 3

Klemmen 247 eine 4 ist, ist der linke Eingang des UND-Kreises 2000 HOCH. Da die 1-Bit und 2-Bit-Klemmen TIEF sind, wird der ODER-Umkehrkreis 1999 nicht betätigt, so daß der mittlere Eingang des

bis 32, wenn das Produkt fünfundzwanzig Ziffern ent- 60 UND-Kreises 2000 HOCH ist. Durch die Koinzidenz hält, aber TIEF bis zum Zeitabschnitt 33, wenn das in dem UND-Kreis 2000 wird bewirkt, daß dessen

Ausgang HOCH geht, der ODER-Kreis 2037 erregt wird und Klemme 2083 HOCH-geht. Man beachte, daß die Ausgänge der UND-Kreise 2000 und 2003

Produkt sechsundzwanzig Ziffern enthält.

Es ist offensichtlich, daß während der Zeit zwischen dem Beginn des dritten Zeitabschnitts (dem Beginn

des ersten Abschnitts des ersten Umlaufs des Steuer- 65 miteinander verbunden sind. Zählers) und dem Beginn des dreiunddreißigsten Zeit- Man kann also sagen, daß immer, wenn der Mo-

abschnitts (dem fünfzehnten Abschnitt des zweiten Umlaufs) das Produkt an den Eingangsklemmen 232

dul 9 des Multiplikators an den Klemmen 247 kleiner als 5 ist, der gemeinsame Ausgang der UND-Kreise

2000 und 2003 HOCH ist, wodurch auch Klemme 2083 HOCH ist. Immer, wenn Klemme 2083 HOCH ist, wird das Neunerkomplement des Moduls 9 des Multiplikanden über den Schalter 2073 und den Verzögerungskreis 2074 zu den rechten Eingängen des Schalters 2060 geschickt. In diesem Falle bleibt Klemme 2083 HOCH, so lange die Auswertverriegelung 2066 weiterhin den Modul 9 des Multiplikators enthält.

Der mittlere Eingang des UND-Kreises 2007 ist immer HOCH, wenn die binärdezimale Ziffer an den Klemmen 247 ein 4-Bit enthält, d. h., wenn sie einen binärdezimalen Wert zwischen 4 und 7 hat. Wenn ein 1-Bit oder ein 2-Bit an den Klemmen 247 vorhanden ist, wird der ODER-Kreis 2006 betätigt, und daher ist der rechte Eingang des UND-Kreises 2007 HOCH. Daher tritt eine Koinzidenz in dem UND-Kreis 2007 auf, wenn die binärdezimale Ziffer an den Klemmen 247 eine 5, 6 oder 7 .ist, so daß dessen Ausgang HOCH ist. Dieses Signal wird über den ODER-Kreis 2038 gesendet, und daher geht Klemme 2084 HOCH. Wenn die binärdezimale Ziffer an den Klemmen 247 eine 8 oder 9 ist, so ist die 8-Bit-Klemme HOCH, wodurch der rechte Eingang des UND-Kreises 2004 HOCH-geht. Die Ausgänge der UND-Kreise 2004 und 2007 sind an eine gemeinsame Kathoden-ODER-Schaltung angeschlossen. Wenn also eine Koinzidenz in einer dieser Einheiten auftritt, wird der ODER-Kreis 2038 betätigt und Klemme 2084 ist HOCH. In diesem Falle wird der in der Auswertverriegelung 2069 gespeicherte Modul 9 des Multiplikanden über den Schalter 2073 und den Verzögerungskreis 2074 zu den rechten Eingängen des Schalters 2060 geschickt. Das oben beschriebene Signal an Klemme 246 wird dem zweiten Eingang von rechts des Schalters 2008 (Fig. 29) aufgeprägt. Das an Klemme222 während des vieranddreißigsten Zeitabschnitts erscheinende Signal wird dem rechten Eingang des Schalters 2008 aufgeprägt, weswegen darin eine Koinzidenz für 1 Mikrosekunde auftritt. Dieser Impuls wird über den Verzögerungskreis 2009 an die UND-Kreise 2001, 2005, 2013 während des fünfunddreißigsten Zeitabschnitts gelegt. Wenn also der Modul-9-Wert des Multiplikators kleiner als 5, gleich oder größer als 5 oder gleich 9 ist, wird der entsprechende UND-Kreis der Gruppe 2001, 2005 bzw. 2013 betätigt.

Ist der an den Klemmen 247 erscheinende Modul 9 des Multiplikators gleich 9, so wird der UND-Kreis 2013 (Fig. 30) betätigt, wodurch ein positiver 1-Mikrosekunde-Impuls zu dem Verzögerungskreis 2056 gesendet wird. Der Ausgang dieses Verzögerungskreises ist HOCH während des sechsunddreißigsten Zeitabschnitts und bewirkt damit eine Erregung der Modul 9-Prüfauslöse-Verriegelung, falls die Modul-9-Prüfung richtig durchgeführt wurde, so daß Klemme 2085 vom Beginn des sechsunddreißigsten Abschnitts an ständig HOCH ist.

Es ist bereits gesagt worden, wenn der Modul 9 des Multiplikators kleiner als 5 ist, das Neunerkomplement des Moduls 9 des Multiplikanden zu der Modul 9 des Produktes so oft addiert wird, wie es dem Modul 9 des Multiplikators entspricht. Das bedeutet also, daß die Klemme 233 insgesamt so viele Mikrosekunden HOCH sein muß, wie es dem Wert des Modul 9 des Multiplikators entspricht.

Wenn der Modul-9-Wert des Multiplikators kleiner als 5 ist, ist der linke Eingang des UND-Kreises 2001 (Fig. 29) HOCH. Der am Ausgang des Verzögerungskreises 2009 während des fünfunddreißigsten Zeitabschnitts erscheinende 1-Mikrosekunde-Impuls bewirkt darin eine Koinzidenz, so daß die Steuerklemme für den linken Teil des Schalters 2012 (Fig. 30) während dieser Zeit HOCH ist. Dadurch, daß der Ausgang des UND-Kreises 2001 für eine Mikrosekunde HOCH ist, können die an den 1-, 2- und 4-Bit-Klemmen der Gruppe 247 erscheinenden

ίο Angaben über Schalter 2012 geleitet werden. Die an der 1-Bit-Eingangsklemme erscheinende Angabe gelangt an die rechte Ausgangsklemme des Schalters 2012, die 2-Bit-Angabe an den mittleren Ausgang und die 4-Bit-Angabe an den linken Ausgang.

Falls der Modul 9 des Multiplikators gleich oder größer als 5 ist, wird der UND-Kreis 2005 betätigt, wodurch ein 1-Mikrosekunde-Impuls während des fünfunddreißigsten Zeitabschnitts dem Schalter 2012 aufgeprägt wird. Immer, wenn der Ausgang des UND-Kreises 2005 HOCH ist, können die an den Klemmen 248 erscheinenden Angaben, die der rechten Eingangsgruppe des Schalters 2012 zugeleitet werden, diesen durchlaufen und an entsprechenden Ausgangsklemmen erscheinen.

Wenn die über den Schalter2012 (Fig. 30) geleiteten binärdezimalen Angaben ein 1-Bit enthalten, wird ein positiver 1-Mikrosekunde-Impuls während des fünfunddreißigsten Abschnitts dem ODER-Kreis

2020 zugeleitet und bringt den Ausgang des Verzögerungskreises 2021 während des sechsunddreißigsten Abschnitts HOCH. Das Signal am Ausgang dieses Verzögerungskreises wird über die ODER-Kreise 2022 und 2023 dem Verzögerungskreis 2024 zugeleitet und läßt Klemme 233 während des siebenunddreißigsten Zeitabschnitts HOCH-gehen.

Das Signal am Ausgang des Verzögerungskreises

2021 wird über den ODER-Kreis 2014 dem Umkehrer 2015 zugeleitet und läßt diese Einheit leitend werden. Daher sind der Ausgang des Umkehrers 2015 und der linke Eingang des Schalters 2057 TIEF. Da jedoch der Ausgang des Verzögerungskreises 2021 TIEF-geht, 1 Mikrosekunde bevor der Ausgang von 2024 TIEF-geht, ist der Ausgang des Umkehrers 2015 während der letzten Mikrosekunde HOCH, in der der Ausgang des Verzögerungskreises 2524 HOCH ist. Dadurch wird der Schalter 2057 betätigt und erregt so die Modul-9-Prüfauslöse-Verriegelung, die das an Klemme 2085 erscheinende Signal liefert, wie oben beschrieben.

Wenn die über Schalter 2012 geleiteten binärdezimalen Angaben ein 2-Bit enthalten, wird ein 1-Mikrosekunde-Impuls während des fünfunddreißigsten Zeitabschnitts über die ODER-Kreise 2016 und 2018 den Verzögerungskreisen 2017 bzw. 2019 zugeleitet. Der am Ausgang des Verzögerungskreises

2017 während des sechsunddreißigsten Zeitabschnitts erscheinende Impuls wird über den ODER-Kreis

2018 dem Verzögerungskreis 2019 zugeführt, an dessen Ausgang er während des siebenunddreißigsten Abschnitts erscheint. Der Ausgang des Verzögerungskreises 2019 geht jedoch während des sechsunddreißigsten Zeitabschnitts HOCH infolge des Impulses, der dem rechten Eingang des ODER-Kreises 2018 während des fünfunddreißigsten Abschnitts aufgeprägt wird. Das Signal am Ausgang des Verzögerungskreises 2019 wird über den ODER-Kreis 2020 dem Verzögerungskreis 2021 aufgeprägt und läßt dessen Ausgang während des siebenunddreißig-

den Dividenden, Do den Divisor, Q den Quotienten und R den Rest darstellt.

^Di =0+ ^R

Do ^⁺ Do' Diese Formel wird wie folgt umgeordnet:

Di—QDo- R-O. Der Modul-9-Rechner arbeitet nach folgender

- Mod 9 (ß) · Mod 9 (Do) - Mod 9 (R)=9.

sten Zeitabschnitts HOCH-gehen. Das Signal am Ausgang des Verzögerungskreises 2021 wird dann über die ODER-Kreise 2022 und 2023 zu dem Verzögerungskreis 2024 gesendet und läßt dessen Ausgang während des achtunddreißigsten und neununddreißigsten Abschnitts HOCH-gehen. Wenn die über Schalter 2012 geleiteten Angaben ein binäres 1-Bit und ein 2-Bit enthalten, geht der Ausgang des Verzögerungskreises 2024 im siebenunddreißigsten, achtunddreißigsten und neununddreißigsten Zeitabschnitt io Formel:

HOCH. Mod 9 (Di)

Enthalten die über Schalter 2012 geleiteten Angaben ein binäres 4-Bit, so wird ein 1-Mikrosekun- Der Dividend Di und das Ergebnis R werden ähnde-Impuls während des fünfunddreißigsten Zeitab- Hch wie beim Additionsvorgang verarbeitet, der Schnitts den ODER-Kreisen 2016, 2018, 2020 und 15 Quotient Q und der Divisor Do ähnlich wie bei der

2023 zugeleitet. Der dem ODER-Kreis 2023 aufge- Multiplikation. Der Divisor Do wird wie ein Multiprägte Impuls bewirkt, daß der Ausgang des Ver- plikand und der Quotient Q wie ein Multiplikator zögerungskreises 2024 HOCH ist im sechsund- behandelt.

dreißigsten Zeitabschnitt. Der über ODER-Kreis Vor einer Divisionsoperation werden der Dividend

2020 geleitete Impuls läßt den Ausgang des Verzö- 20 und der Divisor in der Hauptrechenmaschine in das

gerungskreises 2021 im sechsunddreißigsten Zeitab- Register 1 bzw. das Register 2 (nicht gezeigt) einge-

schnitt und den Ausgang des Verzögerungskreises führt. Der Divisor wird in die Auswertverriegelung

2024 im siebenunddreißigsten Abschnitt HOCH sein. 2069 eingeführt, um dessen Modul-9-Wert zu be-Daher bewirken die den ODER-Kreisen 2016 und stimmen und zu speichern. Der Dividend wird in die 2018 zugeleiteten Impulse, daß der Ausgang des 25 Auswertverriegelung 2066 eingeführt, sein Modul 9 Verzögerungskreises 2021 im siebenunddreißigsten dort gespeichert und über Schalter 2073 zur Aus- und achtunddreißigsten Zeitabschnitt HOCH ist Wertverriegelung 2062 übertragen. Jetzt steuert die und der Ausgang des Verzögerungskreises 2024 im Verriegelung 2062 den Modul 9 des Dividenden, achtunddreißigsten und neununddreißigsten Zeitab- die Verriegelung 2066 ist leer, und die Verriegelung schnitt. Der Ausgang der Einheit 2024 (Klemme 233) 30 2062 enthält den Modul 9 des Divisors. Die Quotienist während des sechsunddreißigsten bis neunund- tenziftern werden während der Division mit der Gedreißigsten Zeitabschnitts, wenn ein 4-Bit vorhanden schwindigkeit von einer pro 16 Mikrosekunden beist, HOCH. stimmt und im Register 1 gespeichert und in die Aus-Ist der Modul 9 des Multiplikators kleiner als 5, wertverriegelung 2066 eingeführt. Kurz vor Ende

so werden die an den Klemmen 247 erscheinenden 35 des Divisionsumlaufs muß also diese Verriegelung Angaben über Schalter 2012 geleitet, um schließlich den Modul-9-Wert des Quotienten enthalten,
die Klemme 233 für eine solche Anzahl von Mikro- Am Ende der Divisionsoperation der Hauptrechensekunden HOCH sein zu lassen, welche gleich dem maschine wird das Neunerkomplement des Restes in Wert des Moduls 9 des Multiplikators (F i g. 46) ist. die Auswertverriegelung 2062 eingeführt. Gemäß der Da auch die Klemme 2083 während dieser Zeit 40 letzten oben aufgeführten Gleichung enthält die Aus-HOCH ist, wird das Neunerkomplement des Mo- wertverriegelung 2062 jetzt den Modul 9 des Dividuls 9 des Multiplikanden über die Einheiten 2073, denden minus den Modul 9 des Restes. Für die Be- 2074 und 2060 gesendet und zu dem Inhalt der Aus- endigung der Modul-9-Prüfung ist es erforderlich, wertverriegelung 2062 addiert. Wenn andererseits das Produkt des Moduls 9 des Quotienten und den der Modul 9 des Multiplikators gleich oder größer als 45 Modul 9 des Divisors (gespeichert in den Verriege-5 ist, wird das an Klemme 248 erscheinende Neuner- lungen 2066 bzw. 2069) mit dem jetzt in der Auskomplement des Moduls 9 des Multiplikators über wertverriegelung 2062 gespeicherten Wert zu kombi-Schalter 2012 geleitet, damit Klemme 233 HOCH ist nieren. Das geschieht durch Behandlung des Divifür eine Gesamtanzahl von Mikrosekunden, die sors und des Quotienten in derselben Weise, wie der gleich dem Wert des Neunerkomplements des Mo- 5° Multiplikand bzw. der Multiplikator in der oben beduls 9 des Multiplikators ist. Zu dieser Zeit ist schriebenen Multiplikation behandelt wurden. Wenn

also der Modul 9 des Quotienten kleiner ist als 5, wird das Neunerkomplement des Moduls 9 des Divisors zu dem Inhalt der Verriegelung 2062 so viele 55 Male addiert, wie es dem Wert des Moduls 9 des Quotienten entspricht. Wenn dagegen der Modul 9 des Quotienten gleich oder größer als 5 ist, wird der Modul 9 des Divisors zu dem Inhalt der Auswertverriegelung 2062 insgesamt so oft addiert, wie 60 es dem Neunerkomplement des Moduls 9 des Quotienten entspricht. Bei Beendigung der Module-Prüfung ist der binärdezimale Ausgang der Verriegelung 2062 eine 9, falls die Prüfung zufriedenstellend ausgefallen ist. Wie die Modul-9-Prüfauslöse-Verriege-

durch ausgeführt, daß einige der oben erklärten, bei 65 lung oder die Modul-9-Prüfversager-Verriegelung erAddition und Multiplikation verwendeten Schritte regt wird, ist oben beschrieben worden,
durchgeführt werden. Eine Divisionsaufgabe ist Der vollständige Divisionsumlauf, der durch die

durch folgende Formel gekennzeichnet, in der Di Hauptrechenmaschine ausgeführt wird, besteht aus

Klemme 2048 HOCH, so daß der Modul 9 des Multiplikanden die Einheiten 2073, 2074 und 2060 durchlaufen und in die Auswertverriegelung 2062 eingeführt werden kann.

Man beachte, daß die Klemme 2085 am Ende des letzten Mikrosekundenabschnitts HOCH-geht, in welchem die Klemme 233 HOCH ist. Natürlich ist die Klemme 2085 nur dann HOCH, wenn die Prüfung richtig durchgeführt wird.

Division
Die Modul-9-Prüfung wird bei einer Division da-

einer Mehrzahl von Umläufen zu je 16 Mikrosekunden. In der nachstehenden Beschreibung bezeichnet der Ausdruck »zweiter Umlauf« den zweiten Umlauf von 16 Mikrosekunden. Wenn die erste Quotient 3nniier eins 0 isi, führt der Steuerzähler sechzehn Umläufe von je 16 Mikrosekunden aus. Wenn jedoch die erste Quotientenziffer keine 0 ist, führt er fünfzehn Umläufe aus.

Die nachstehende Beschreibung nimmt Bezug auf das Divisionszeitdiagramm in Fig. 49 und 50. In dieser Darstellung ist Umlauf m derjenige, in dem die dreizehnte Quotientenziffer erscheint. Außerdem erscheinen in diesen Zeichnungen eine Anzahl von graphischen Darstellungen, die sich auf keine der gezeigten Klemmen beziehen, da dieses Zeitdiagramm direkt aus dem für die vollständige Rechenmaschine einschließlich der Hauptrechenmaschine gezeichneten Diagramm entnommen worden ist. Bezugszeichen, die sich auf nicht in den Zeichnungen gezeigte Klemmen beziehen, stammen aus der vollständigen Recheneinrichtung und dienen hier nur zur Unterscheidung.

Der Divisor steht während des zweiten bis vierzehnten Zeitabschnitts des ersten Umlaufs zur Verfügung und wird als Faktor 2 (Divisor) über Schalter2067 und die Verzögerungskreise 2068 zu den Eingängen der Auswertverriegelung 2069 gesendet. Die Steuerklemme 2055 muß dabei HOCH sein.

Wie F i g. 49 zeigt, ist Klemme 215 während des ersten Zeitabschnitts des ersten Umlaufs HOCH. Das Signal dieser Klemme wird über den ODER-Kreis

1962 und den Verzögerungskreis 1963 zum ODER-Kreis 1964 geleitet und bringt Klemme 2055 am Anfang des zweiten Zeitabschnitts HOCH. Das Signal am Ausgang des Verzögerungskreises 1963 wird dem linken Eingang des UND-Kreises 1961 aufgeprägt. Wenn nun der mittlere und der rechte Eingang dieses UND-Kreises HOCH ist, ist die den Verzögerungskreis 1963 enthaltende Verriegelung ständig erregt. Klemme 218 geht zu Beginn des ersten Zeitabschnitts des ersten Umlaufs HOCH und bleibt danach HOCH. Dieses Signal wird über den ODER-Kreis 1951 und den Kathodenverstärker 1953 dem rechten Eingang des UND-Kreises 1961 zugeleitet. Wenn beide Eingänge des ODER-Umkehrers 1957 TIEF sind, ist dessen Ausgang HOCH und bewirkt, daß der Mitteleingang des UND-Kreises 1961 HOCH ist. Die Verriegelung aus den Einheiten 1961 bis

1963 ist erregt und bewirkt, daß Klemme 2055 zu Beginn des zweiten Zeitabschnitts des ersten Umlauf HOCH-geht.

Das Signal an Klemme 218 wird dem rechten Eingang des Schalters 1956 zugeleitet. Während des fünfzehnten Zeitabschnitts jedes 16-Mikrosekunden-Umlaufs ist Klemme 220 HOCH. Daher erfolgt eine Koinzidenz zwischen dem rechten Eingangspaar des Schalters 1956, so daß dessen Ausgang für 1 Mikrosekunde (den vierzehnten Zeitabschnitt) jedes 16-Mikrosekunden-Umlaufs einschließlich des ersten HOCH-geht. Durch die Betätigung des Schalters 1956 wird der ODER-Umkehrer 1957 leitend, so daß dessen Ausgang und damit auch der mittlere Eingang des UND-Kreises 1961 TIEF sind. Mangels Koinzidenz in diesem UND-Kreis wird die Verriegelung abgeschaltet, und der Ausgang des Verzögerungskreises 1963 geht am Ende des vierzehnten Zeitabschnitts des ersten Umlaufs TIEF. Da der ODER-Kreis 1962 zu keiner folgenden Zeit während des ganzen Divisionsumlaufs erregt wird, ist die Ausgangsklemme 2055 nur bis zum vierzehnten Zeitabschnitt des ersten 16-Mikrosekunden-Umlaufs HOCH. Wie oben angegeben, ist dies die Zeit, in der die letzte Divisorziffer über den Schalter 2067 in die Auswertverriegelung 2069 eingeführt wird.

Damit die Auswertverriegelung 2069 den gespeicherten Inhalt beibehält, muß die Klemme 2058 HOCH bleiben. Das Signal an Klemme 215 wird über den ODER-Kreis 1974 dem Verzögerungskreis 1975 zugeführt, so daß dessen Ausgang und Klemme 2058 im zweiten Zeitabschnitt des ersten Umlaufs HOCH-gehen. Der Ausgang des Kathodenverstärkers 1953, der gleichzeitig mit der Klemme 218 HOCH ist, wird dem rechten Eingang des UND-Kreises 1972 aufgeprägt. Wenn also der Ausgang des Verzögerungskreises 1975 HOCH-geht, wird der UND-Kreis 1972 betätigt und bewirkt, daß die diese Einheiten umfassende Verriegelung danach ständig erregt ist. Klemme 2058 geht also während des zweiten Zeitabschnitts HOCH und bleibt es während des ganzen Divisionsumlaufs.

Der Dividend ist während des vierten bis sechzehnten Zeitabschnitts des ersten Umlaufs an den Eingangsklemmen der Auswertverriegelung 2066 verfügbar. Während dieser Zeit muß also Klemme 2054 HOCH sein.

Das Signal an Klemme 212 wird über den ODER-Kreis 1954 an Klemme 2054 gelegt. Gemäß Fig. 49 ist Klemme 212 nur während des vierten bis sechzehnten Zeitabschnitts des ersten Umlaufs HOCH.

Das Signal an Klemme 213, das während des vierten Zeitabschnitts jedes Umlaufs mit Ausnahme des ersten HOCH ist, wird über den ODER-Kreis 1959 und den Verzögerungskreis 1960 geschickt, läßt während des fünften Zeitabschnitts jedes 16-Mikrosekunden-Umlaufs den ODER-Kreis 1954 wirksam werden und die Klemme 2054 HOCH-gehen und wird verwendet, um die Einführung jeder Quotientenziffer in die Auswertverriegelung 2066 zu bewirken, sobald die Ziffern in der Hauptrechenmaschine errechnet und verfügbar gemacht werden.

Damit die Auswertverriegelung 2066 die darin enthaltenen Angaben ständig speichert, muß Klemme 2058 HOCH sein, um die Verriegelung zu erregen.

Das an Klemme 212 erscheinende Signal wird über den ODER-Kreis 1968 und den Verzögerungskreis 1969 zu Klemme 2059 gesendet. Wenn der Ausgang des Verzögerungskreises 1969 HOCH-geht, wird die Verriegelung aus den Einheiten 1966, 1967 und 1969 ständig erregt, vorausgesetzt, die mittleren und rechten Eingänge des UND-Kreises 1966 sind gleichzeitig HOCH. Der mittlere Eingang des UND-Kreises 1966 ist HOCH, da Klemme 218 und damit der Ausgang des Kathodenverstärkers 1953 HOCH sind. Das an Klemme 217 nur während des zweiten Abschnitts des zweiten Umlaufs erscheinende Signal wird dem Umkehrer 1965 zugeleitet. Bis zu dieser Zeit ist also der Umkehrer 1965 nichtleitend, und daher ist der rechte Eingang des UND-Kreises 1966 HOCH. Die Verriegelung wird also erregt, und Klemme 2059 geht zu Beginn des fünften Abschnitts des ersten Umlaufs HOCH.

Klemme 217, die während des zweiten Zeitabschnitts des zweiten Umlaufs HOCH ist, erregt den Verzögerungskreis 2028 und bewirkt die Anlegung eines positiven Impulses über den ODER-Kreis 2036 an Klemme 2082. Klemme 2082 ist während des

409 587/377

43 44

dritten Abschnitts des zweiten Umlaufs HOCH. Da- Zeitabschnitts steht also die letzte Quotientenziffer

durch wird der Modul 9 des Dividenden, der gerade für die Einführung in den Modul-9-Rechner zur Ver-

an den Ausgangsklemmen der Auswertverriegelung fügung. Wie diese Quotientenziffern errechnet wer-

2066 erscheint, über den Schalter 2073 und den Ver- den, so werden sie in die Auswertverriegelung 2066

zögerungskreis 2074 zu der rechten Eingangsgruppe 5 über Schalter 2063 eingeführt,

des Schalters 2060 gesendet. Falls Klemme 233 wäh- Das Signal an Klemme 213. die während des vier-

rend dieser Zeit HOCH ist, wird der Inhalt der Aus- ten Zeitabschnitts jedes Umlaufs mit Ausnahme des

wertverriegelung 2066 zu der Verriegelung 2062 ersten HOCH ist, wird über den ODER-Kreis 1959

übertragen. dem Verzögerungskreis 1960 zugeleitet, so daß der

Der 1-Mikrosekunde-Impuls am Ausgang des Ver- io ODER-Kreis 1954 wirksam wird und Klemme 2054 zögerungskreises 2028 während des dritten Zeitab- HOCH ist. Die den Verzögerungskreis 1960 enthalschnitts des zweiten Umlaufs wird über die ODER- tende Verriegelung wird nicht erregt, da der mittlere Kreise 2022 und 2023 dem Verzögerungskreis 2024 Eingang des UND-Kreises 1958 während des ganzen aufgeprägt, und daher sind dessen Ausgang und da- Divisionsumlaufs TIEF ist. Klemme 2054 ist also mit Klemme 233 im vierten Zeitabschnitt des zwei- 15 während des fünften Zeitabschnitts jedes Umlaufs ten Umlaufs HOCH. Dies ist dieselbe Mikrosekunde, mit Ausnahme des ersten HOCH. Wie oben erwähnt, in der der Ausgang der Verzögerungskreise 2074 dem gestattet das Signal an dieser Klemme die Einfüh-Schalter 2060 zugeführt wird. Die Tatsache, daß der rung der zuletzt im Register 1 der Hauptrechen-Inhalt der Auswertverriegelung 2066 jetzt zu der maschine gespeicherten Quotientenziffer in die Aus-Auswertverriegelung 2062 übertragen worden ist, 20 wertverriegelung 2066.

zeigt an, daß die Auswertverriegelung 2066 entleert Jetzt sind also der Modul 9 des Dividenden in der

werden kann. Auswertverriegelung 2062, der Modul 9 des Divisors

Die Auswertverriegelung 2062 kann den darin ent- in der Auswertverriegelung 2069 gespeichert, und die

haltenen Modul-9-Wert nur dann speichern, wenn Verriegelung 2066 berechnet laufend während des

Klemme 2076 erregt ist. Das Signal an Klemme 218 25 ganzen Divisionsumlaufs den Modul 9 des Quo-

wird über den ODER-Kreis 1989 dem Verzögerungs- tienten.

kreis 1990 aufgeprägt, wodurch die Ausgangsklemme Das Neunerkomplement des Restes, d. h. der drei- 2076 zu Beginn des zweiten Zeitabschnitts des ersten zehnte Teildividend, erscheint an den Eingangsklem-Umlaufs HOCH-geht und danach HOCH bleibt. Die men 232 während des Zeitabschnitts, welcher am AnVerriegelung, zu der der Verzögerungskreis 1990 ge- 30 fang des siebten Abschnitts desjenigen Umlaufs behört, kann nicht erregt werden, da der Mitteleingang ginnt, in dem die dreizehnte Quotientenziffer erdes UND-Kreises 1988 während eines vollständigen scheint, und weiter bis zum vierten Zeitabschnitt des Divisionsumlaufs TIEF ist (die Klemmen 206 und folgenden 16-Mikrosekunden-Umlaufs. Klemme 2075 207, die beim Addieren verwendet werden, sind muß während dieser Zeit HOCH sein, damit ein an beide während des Dividierens TIEF). 35 den Klemmen 232 erscheinender Rest über den lin-

Der 1-Mikrosekunde-Impuls an Klemme 217 wäh- ken Teil des Schalters 2060 in die Auswertverriegerend des zweiten Zeitabschnitts des zweiten Umlaufs lung 2062 eingeführt werden kann, und dies geerregt den Umkehrer 1965, und daher ist der rechte schieht durch Klemme 214 über den ODER-Kreis Eingang des UND-Kreises 1966 TIEF. Dadurch 1984, den ODER-Kreis 1982 und den Verzögerungswird die Verriegelung entregt, und der Ausgang des 40 kreis 1983. Der linke Teil des Schalters 2060 wird Verzögerungskreises 1969 und damit Klemme 2059 durch Klemme 2075 erregt.

gehen zu Beginn des dritten Zeitabschnitts des zwei- Das Signal an Klemme 214 wird über die ODER-

ten Umlaufs TIEF. Kreise 1984 und 1982 zu dem Verzögerungskreis

Klemme 2059 kann jetzt TIEF-gehen, selbst wenn 1983 gesendet, so daß die Klemme 2075 1 Mikro-

die Angaben an den Ausgangsklemmen der Aus- 45 Sekunde nach der Klemme 214 HOCH-geht. Gemäß

wertverriegelung erst im dritten Zeitabschnitt ver- Fig. 50 geht Klemme 214 HOCH zu Beginn

wendet werden, da der Rationalisierer der Verriege- des sechsten Zeitabschnitts des Umlaufs m (Umlauf,

lung 2066 einen Verzögerungskreis in Reihe mit in dem die dreizehnte Quotientenziffer erscheint) und

jeder Ausgangsklemme enthält. Das heißt, alles, was geht TIEF zu Beginn des vierten Zeitabschnitts des

den Eingängen dieser Verzögerungskreise während 50 folgenden 16-Mikrosekunden-Umlaufs. Dadurch geht

des zweiten Abschnitts aufgeprägt wird, erscheint an Klemme 2075 zu Beginn des siebten Abschnitts von

den Ausgangsklemmen im dritten Zeitabschnitt. Da- Umlauf m HOCH und geht TIEF zu Beginn des

durch, daß Klemme 2059 zu Beginn des dritten fünften Abschnitts des folgenden 16-Mikrosekunden-

Zeitabschnitts TIEF-geht, hört die Auswertverrie- Umlaufs. Dadurch wird die Einführung des Neuner-

gelung2066 auf, den Modul 9 des Dividenden zu 55 komplementes des Restes an Klemmen 232 in die

speichern, und kann jetzt zur Auswertung des Mo- Auswertverriegelung 2062 über Schalter 2060 ermög-

duls 9 des Quotienten verwendet werden. licht.

Das Signal an Klemme 216, die zu Beginn des Nun enthält die Verriegelung 2062 die Differenz

fünften Zeitabschnitts des zweiten Umlaufs (F i g. 49) zwischen dem Modul 9 des Dividenden und dem

HOCH-geht, wird über den ODER-Kreis 1968 zu 60 Modul 9 des Restes (Modul 9 des Di + Neunerkom-

dem Verzögerungskreis 1969 gesendet, so daß plement des Modul 9 des R).

Klemme 2059 zu Beginn des sechsten Zeitabschnitts Zum letzten Male wird der Schalter 2063 wähdes zweiten Umlaufs HOCH-geht und HOCH bleibt rend des fünften Zeitabschnitts von Umlauf m erwährend des ganzen Divisionsumlaufs. regt, gesteuert durch Klemme 213 über den ODER-

Während des vierten Zeitabschnitts jedes Umlaufs 65 Kreis 1959, den Verzögerungskreis 1960, den ODER-

mit Ausnahme des ersten wird eine Quotientenziffer Kreis 1954 und Klemme 2054. Nach der Einführung

bestimmt und in die Ziffernposition 1 der Haupt- der letzten Quotientenziffer in die Verriegelung

rechenmaschine eingeführt. Zu Beginn des fünften 2066 ist es also zulässig, den Inhalt der Verriegelun-

gen 2066 und 2062 zur Modul-9-Prüfung zu kombinieren.

Klemme 214 geht zu Beginn des sechsten Abschnitts von Umlauf m HOCH und bleibt HOCH bis zum Beginn des vierten Abschnitts des folgenden 16-Mikrosekunden-Umlaufs. Das Signal an dieser Klemme 214 erregt den ODER-Kreis 1957 (F i g. 29) und macht dadurch den Verzögerungskreis 1998 positiv. Infolge des Signals am Ausgang des Verzögerungskreises 1998 ist der linke Eingang des UND-Kreises 1996 HOCH. Da Klemme 231 (je nach dem HOCH-Zustand der Klemme 218) HOCH ist, ist auch der rechte Eingang des UND-Kreises 1996 HOCH. Die in diesem UND-Kreis hergestellte Koinzidenz gestattet die ständige Erregung der aus den Einheiten 1996 und 1998 bestehenden Verriegelung, bis Klemme 231 zu einem späteren Zeitpunkt TIEF-geht.

Das Signal am Ausgang des Verzögerungskreises 1998 wird den UND-Kreisen 2000, 2003, 2004 und 2007 zugeleitet. Es ist bereits bei der Beschreibung einer Multiplikationsoperation oben gesagt worden, daß der gemeinsame Ausgang der UND-Kreise 2000 und 2003 HOCH ist, wenn der Inhalt der Auswertverriegelung 2066 kleiner als 5 ist. Wenn andererseits der Inhalt der Verriegelung 2066 einen binärdezimalen Wert gleich oder größer als 5 hat, ist der gemeinsame Ausgang der UND-Kreise 2004 und 2007 HOCH. Im ersten Falle wird der ODER-Kreis 2037 betätigt, so daß Klemme 2083 HOCH ist. In diesem Falle ist Klemme 2084 HOCH. Zu Beginn des siebten Zeitabschnitts des Umlaufs m geht entweder Klemme 2083 oder 2084 HOCH und bleibt HOCH, bis die Verriegelungen der Hauptrechenmaschine zu Beginn eines neuen Operationsumlaufs zurückgestellt werden.

Wenn Klemme 2083 HOCH ist, wird das Neunerkomplement des Moduls 9 des Divisors über Schalter 2073 und Verzögerungskreis 2074 geleitet und erscheint ständig an den rechten Eingängen des Schalters 2060. Wenn jedoch Klemme 2084 HOCH ist, wird der Modul 9 des Divisors über Schalter 2073 geleitet und erscheint an den Eingängen des Schalters 2060.

Während des dritten Zeitabschnitts jedes 16-Mikrosekunden-Umlaufs ist Klemme 250 (F i g. 29) HOCH, so daß ein positiver 1-Mikrosekunde-Impuls dem zweiten Eingang von links des Schalters 2008 aufgeprägt wird. Der linke Eingang dieses Schalters empfängt das Signal an Klemme 214. Es tritt also eine Koinzidenz in dem Schalter 2008 nur während des dritten Zeitabschnitts des Umlaufs (m+1) auf. Das Signal am Ausgang des Schalters 2008 erscheint am Ausgang des Verzögerungskreises 2009 während des vierten Abschnittes desselben Umlaufs. Dieser Impuls wird dem rechten Eingang jedes der UND-Kreise 2001, 2005 und 2013 aufgeprägt. Es ist bereits erklärt worden, daß der UND-Kreis 2001 zu dieser Zeit betätigt wird, wenn der Inhalt der Auswertverriegelung 2066 (Modul 9 des Quotienten) kleiner als 5 ist, während der UND-Kreis 2005 betätigt wird, wenn dieser Wert gleich oder größer als 5 ist. Ähnlich war es bei der Prüfung einer Multiplikationsoperation.

Wenn der Modul 9 des Quotienten gleich 9 ist, wird der UND-Kreis 2013 im vierten Zeitabschnitt betätigt, so daß der Ausgang des Verzögerungskreises 2056 im fünften Zeitabschnitt HOCH ist.

Wenn die Modul-9-Prüf ung zufriedenstellend ausfällt, geht die Klemme 2085 zu Beginn des fünften Zeitabschnitts HOCH und bleibt HOCH, da die Modul-9-Prüfauslöse-Verriegelung erregt ist. Wenn andererseits die Modul-9-Prüfung nicht zufriedenstellend verlaufen ist, wird die Modul-9-Prüfversager-Verriegelung erregt, und Klemme 2086 geht zu Beginn des sechsten Zeitabschnitts des betreffenden Umlaufs HOCH.

ίο Wenn der Modul 9 des Quotienten kleiner als 5 ist, kann der Modul 9 des Quotienten den Schalter 2012 durchlaufen. Ist sie jedoch gleich oder größer als 5, so wird das Neunerkomplement des Moduls 9 des Quotienten durch den Schalter 2012 geschickt.

Wie die Angaben am Ausgang des Schalters 2012 die richtigen Schaltpotentiale am Ausgang des Verzögerungskreises 2024 in bezug auf den Wert des Moduls 9 oder des Neunerkomplements des Moduls 9 des Quotienten bewirken, ist bereits unter der Überschrift »Multiplikation« erklärt worden. Die Zeitdauer des Schaltpotentials an Klemme 233 während eines Divisionsumlaufs für die verschiedenen Werte des Moduls 9 des Quotienten ist ähnlich der in F i g. 46 unten rechts. Die tatsächlichen Zeiten, in denen die Klemmen 233 und 2085 während eines Divisionsumlaufs für verschiedene Werte des Moduls 9 einer Quotientenziffer HOCH-gehen, sind unten angegeben. Wenn der Modul 9 einer Quotientenziffer gleich 9 ist, bleibt Klemme 233 TIEF, während Klemme 2085 zu Beginn des fünften Zeitabschnitts des Umlaufs (m+1) HOCH-geht. Wenn der Modul 9 einer Quotientenziffer gleich 1 oder 8 ist, ist Klemme 233 für 1 Mikrosekunde während des ■sechsten Zeitabschnitts des Umlaufs HOCH, und Klemme 2085 geht zu Beginn des siebten Zeitabschnitts im gleichen Umlauf HOCH. Wenn der Modul 9 einer Quotientenziffer gleich 2 oder 7 ist, geht Klemme 233 während des siebten und achten Zeitabschnitts HOCH, und Klemme 2085 geht zu Beginn des neunten Zeitabschnitts des Umlaufs (m+1) HOCH. Klemme 233 ist für drei Mikrosekunden während des sechsten, siebten und achten Zeitabschnitts HOCH, wenn der Modul 9 einer Quotientenziffer gleich 3 oder 6 ist.

In diesem Fall geht Klemme 2085 zu Beginn des neunten Zeitabschnitts des Umlaufs (m+1) HOCH. Wenn schließlich der Modul 9 einer Quotientenziffer gleich 4 oder 5 ist, ist Klemme 233 während des fünften bis achten Zeitabschnitts des Umlaufs (m+1) HOCH, und Klemme 2085 geht zu Beginn des neunten Abschnittes HOCH. Bekanntlich geht die Klemme 2085 zu den angegebenen Zeiten nur dann HOCH, wenn eine zufriedenstellende Module-Prüfung erfolgt ist.

Auch hier beachte man, daß für jede Mikrosekunde, während der die Klemme 233 HOCH ist, entweder das Neunerkomplement des Moduls 9 des Divisors oder der Modul 9 des Divisors über den Schalter 2060 in die Auswertverriegelung 2062 eingeführt wird.

Das Signal am Ausgang des Verzögerungskreises 2021, das über den ODER-Kreis 2014 dem Umkehrer 2015 zugeleitet wird, bewirkt, daß dessen Ausgang eine Mikrosekunde früher HOCH geht als der Ausgang des Verzögerungskreises 2024. Dadurch kann das linke Eingangspaar des Schalters 2057 für 1 Mikrosekunde HOCH sein, so daß ein Impuls über den Verzögerungskreis 2056 zu den Aus-

gangsverriegelungskreisen gesendet wird, um zu bestimmen, ob die Modul-9-Prüfung gültig ist oder nicht.

Claims (9)

Patentansprüche:

1. Einrichtung an einer in Serienbetrieb arbeitenden elektronischen Rechenmaschine zur Bildung des Modul-9-Wertes von Dezimalzahlen, die aus mehreren Dezimalziffern bestehen, bei denen jede Dezimalziffer rein binär dargestellt ist (Tetrade) zur Prüfung der Grundrechenoperationen, die in der Rechenmaschine durchgeführt werden, dadurch gekennzeichnet, daß den Binärstellen einer Dezimalziffer parallel arbeitende, einstellige Addierwerke (108 bis 111) bekannter Bauart zugeordnet sind, denen ein Übersetzer (Rationalisierer; 126, 130 bis 143) nachgeschaltet ist, der einen binär dargestellten Zweizifferwert (z. B. 12) in den binär dargestellten Wert der zweiten Ziffer (2) und einen Übertragswert (1) übersetzt, und daß die Übersetzer-Ausgänge den binären Wert der zweiten Ziffer über Verzögerungsschaltungen (128, 132, 137, 141) und Verriegelungsschaltungen (103 bis 106) den Eingängen der Addierwerke (108 bis 111) zuführen, und daß der Übersetzer-Ausgang des Übertragswertes über eine Verzögerungsschaltung (127) mit einem Eingang des Addierwerkes (108) verbunden ist, das der jeweils ersten Binärstelle (1-Bit) einer zu addierenden Dezimalziffer zugeordnet ist, und daß ein Steuerpotential (102) nach Addition der Dezimalziffern und deren Summenüberträge den Modul-9-Wert der Dezimalzahl freigibt (F i g. 24).

2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß jedes Addierwerk (108 bis 111) drei Eingänge und zwei Ausgänge aufweist und daß dem ersten Eingang eines Addierwerkes (109) ein Binärstellenwert (2) einer Dezimalziffer und dem zweiten Eingang eines Addierwerkes (109) der Übertragswert vom Ausgang eines Addierwerks (108) der nächsten in der Reihenfolge niedrigeren Binärstelle (1) zugeführt wird und daß der dritte Eingang eines Addierwerkes (109) über eine Verriegelungsschaltung (104), eine Verzögerungsschaltung (137) und den Übersetzer (138, 139, 140) mit dem Ausgang (122) des Addierwerkes (109) der gleichen Binärstellenordnung (2) verbunden ist (F i g. 24).

3. Einrichtung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß die Verriegelungsschaltungen (103 bis 106) durch Signale (102) gesteuert werden, welche für die Zeitdauer der Ein- und Ausgängen der Addierwerke (108 bis 111) herstellen und nach der Addition diese Verbindung unterbrechen, und daß die Leitungen (116 bis 119), welche die Verriegelungs- mit den Verzögerungsschaltungen verbinden an Ausgangsleitungen (116 bis 119) angeschlossen sind, an welchen der Modul-9-Wert der mehrstelligen Dezimalzahl entnommen wird (F i g. 24).

4. Einrichtung nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß das Freigabesignal (102) für einen errechneten Modul-9-Wert die Verriegelungsschaltungen (103 bis 106) in der Weise umschaltet, daß die Bits des Module-Wertes in Ringschaltungen gespeichert werden, die aus einer UND-Schaltung und einer Verzögerungsleitung bestehen.

5. Einrichtung nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß zum Vergleich des Modul-9-Wertes des wirklichen Rechenergebnisses mit dem Modul-9-Wert aus der Rechenoperation mit den Modul-9-Zahlen ein einstelliges Modul-9-Zählwerk vorgesehen ist.

6. Einrichtung nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet, daß in einer Subtraktion bei Wahl des falschen Subtrahenden ein Umkehrvorgang eingeschaltet wird, innerhalb dessen die Modul-9-Werte der Ausgangszahlen beibehalten und der Modul-9-Wert des Rechenergebnisses neu bestimmt wird.

7. Einrichtung nach Anspruch 6, dadurch gekennzeichnet, daß bei einer Subtraktion mit Minuend kleiner als Subtrahend die Abwesenheit einer »flüchtigen Eins« ein Korrektursignal bewirkt.

8. Einrichtung nach Anspruch 6, dadurch gekennzeichnet, daß bei einer Subtraktion mit Minuend kleiner als Subtrahend der Modul-9 Wert der echten Differenz errechnet und mit dem Modul-9-Wert der größeren Zahl minus dem Modul-9-Wert der kleineren Zahl verglichen wird.

9. Einrichtung nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß die bei einem MuI-tiplikations- oder Divisonsvorgang nötige mehrfache Addition von Dezimalziffern mit Hilfe von hintereinandergeschalteten Verzögerungskreisen erfolgt.

In Betracht gezogene Druckschriften: Buch von CW. Tompkins, J. H.Wakelin und W. W. Stifler, »High-Speed Computing Devices«, Mc. Graw Hill Book Comp. Inc., New York— Toronto—London, 1950, S. 15;

»Programmgesteuerte digitale Rechengeräte«, Verl. Ziffernaddition die Verbindung zwischen den 55 Birkhäuser, Basel, 1951, S. 77 bis 80.

Hierzu 8 Blatt Zeichnungen

409 587/377 4.64

Bundesdruckerei Berlin