DE1269392B - Einrichtung zur Division von Dezimalziffern - Google Patents
Einrichtung zur Division von DezimalziffernInfo
- Publication number
- DE1269392B DE1269392B DEP1269392A DE1269392A DE1269392B DE 1269392 B DE1269392 B DE 1269392B DE P1269392 A DEP1269392 A DE P1269392A DE 1269392 A DE1269392 A DE 1269392A DE 1269392 B DE1269392 B DE 1269392B
- Authority
- DE
- Germany
- Prior art keywords
- dividend
- quotient
- divisor
- signal
- prediction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003252 repetitive effect Effects 0.000 claims description 10
- 230000001960 triggered effect Effects 0.000 claims description 2
- 238000007792 addition Methods 0.000 description 15
- 230000000295 complement effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- FEYNFHSRETUBEM-UHFFFAOYSA-N N-[3-(1,1-difluoroethyl)phenyl]-1-(4-methoxyphenyl)-3-methyl-5-oxo-4H-pyrazole-4-carboxamide Chemical compound COc1ccc(cc1)N1N=C(C)C(C(=O)Nc2cccc(c2)C(C)(F)F)C1=O FEYNFHSRETUBEM-UHFFFAOYSA-N 0.000 description 2
- 206010034719 Personality change Diseases 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/491—Computations with decimal numbers radix 12 or 20.
- G06F7/4915—Multiplying; Dividing
- G06F7/4917—Dividing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30018—Bit or string instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
- G06F9/30038—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations using a mask
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
- G06F9/321—Program or instruction counter, e.g. incrementing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
- G06F9/355—Indexed addressing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Computer Hardware Design (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- Mathematical Physics (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Organic Low-Molecular-Weight Compounds And Preparation Thereof (AREA)
- Controls And Circuits For Display Device (AREA)
- Multi Processors (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Complex Calculations (AREA)
- Peptides Or Proteins (AREA)
Description
BUNDESREPUBLIK DEUTSCHLAND
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Int. α.:
G06f
Deutschem.: 42 m3-7/52
Nummer: 1269 392
Aktenzeichen: P 12 69 392.4-53
Anmeldetag: 30. März 1966
Auslegetag: 30. Mai 1968
Die Erfindung bezieht sich auf eine Einrichtung zur maschinellen Division von Dezimalziffern mit
wiederholter Subtraktion eines in einem ersten Register gespeicherten Divisors von einem in einem
zweiten Register gespeicherten Dividenden, bis von einer Divisions-Steuerschaltung ein Vorzeichenwechsel
angezeigt wird.
Es ist bei Einrichtungen zur Durchführung von Multiplikationen mit Hilfe der wiederholten Addition
bekannt, eine sogenannte verkürzte Multiplikation dadurch auszuführen, daß vor Beginn der Wiederholungsadditionen
geprüft wird, ob der Multiplikator eine kleine oder eine große Zahl ist, d. h. im Bereich
von 0 bis 4 oder von 5 bis 9 liegt. Ist ersteres der Fall, so erfolgt eine normale Multiplikation durch
wiederholte Addition des Multiplikanden. Handelt es sich jedoch um einen Multiplikator in der Größenordnung
von 5 bis 9, so wird die diesem Multiplikator zugeordnete Multiplikationsoperation als eine dem
Multiplikatorkomplement entsprechende Anzahl Subtraktionen des Multiplikators vom Multiplikanden,
der zu diesem Zweck um eine Stelle gegenüber dem Multiplikator nach links verschoben wird, ausgeführt.
Es wird auf diese Weise erreicht, daß die Multiplikationsmaschine jeweils nur die kleinste
Anzahl Iterationen zur Errechnung des betreffenden Produktes oder Teilproduktes auszuführen
hat.
Die Anwendung dieser Methode bei Divisionseinrichtungen, die mit wiederholter Subtraktion des Divisors
vom Dividenden arbeiten, stößt insofern auf Schwierigkeiten, als der Quotient vor Beginn der
Wiederholungsrechnungen nicht bekannt ist. Es ist bisher keine Divisionseinrichtung bekanntgeworden,
die eine der abgekürzten Multiplikation entsprechende abgekürzte Division ausführt.
Aufgabe vorliegender Erfindung ist es, eine Einrichtung anzugeben, durch welche das Prinzip der
vorausgehend erläuterten abgekürzten Multiplikation auch bei Divisionseinrichtungen anwendbar wird. Die
Arbeitsgeschwindigkeit dieser Einrichtungen soll dadurch erhöht und ihre Ausnutzung verbessert werden.
Gemäß der Erfindung wird dies im wesentlichen dadurch erreicht, daß eine Vergleichseinrichtung durch
einen Vergleich zwischen dem Divisor und dem Dividenden eine wenigstens annähernde Vorherbestimmung
vornimmt, ob die nächste Quotientenziffer im Bereich von 0 bis 4 oder von 5 bis 9 liegt, und in
Abhängigkeit vom Vergleichsergebnis eine wiederholte Subtraktion des Divisors von einem positiven
Dividenden bzw. Dividendenrest oder eine wiederholte Addition des Divisors zu dem bei einem Vor-Einrichtung
zur Division von Dezimalziffern
Anmelder:
International Business Machines Corporation,
Armonk, N. Y. (V. St. A.)
Vertreter:
Dipl.-Ing. A. Bittighofer, Patentanwalt,
7030 Böblingen, Sindelfinger Str. 49
Als Erfinder benannt:
Robert Alden Nelson, Poughkeepsie, N. Y.
(V. St. A.)
Beanspruchte Priorität:
V. St. v. Amerika vom 5. April 1965 (445 325) ■
Zeichenwechsel vorliegenden negativen Dividendenrest veranlaßt.
Weitere vorteilhafte Weiterbildungen der Erfindung sind aus den Ansprüchen zu ersehen. Nachfolgend
ist ein Ausführungsbeispiel der Erfindung an Hand der Zeichnungen beschrieben. Es zeigt
F i g. 1 ein Blockschaltbild des Ausführungsbei
F i g. 1 ein Blockschaltbild des Ausführungsbei
spiels,
F i g. 2 eine Divisionstabelle, die die Wirkungsweise der Vergleichsschaltung nach F i g. 1 erläutert,
F i g. 3 ein Blockschaltbild der Quotientenvorhersageschaltung nach F i g. 1 und
F i g. 4 eine weitere Ausführungsform einer Quotientenvorhersageschaltung,
wie sie in der Anordnung nach F i g. 1 verwendet werden kann.
Allgemeine Beschreibung
Das Divisionsverfahren geht davon aus, daß die jeweils kleinste Zahl von Wiederholungsrechnungen
bei der Ausführung einer Division notwendig ist, wenn der Divisor bei kleinen Quotientenziffern von
einem positiven Dividendenwert subtrahiert und bei großen Quotientenziffern zu einem negativen bzw.
809 557/217
komplementären Dividendenwert, der bei der vorausgehenden Serie Wiederholungsrechnungen entweder
durch die jeweils letzte Iteration entstanden ist oder vor dieser vorhanden war, addiert wird. Da die
Quotientenziffer jeweils durch Zählung der Wiederholungsrechnungen gebildet wird, hat im letzteren
Fall natürlich die Zählung in umgekehrter Richtung bei 10 beginnend zu erfolgen. Um diesen Umstand
ausnutzen zu können, ist es notwendig, daß eine Angabe über die Größe der zu errechnenden Quotientenziffer
bereits vor Beginn der Iterationsrechnungen vorliegt. Diese Angabe wird in angenäherter Form
durch Vergleich des Dividenden mit dem Divisor gewonnen. Für eine grobe Quotientenvorhersage genügt
es, daß lediglich die jeweils höchststelligen Ziffern von Dividend und Divisor verglichen werden.
Wie aus der Divisionstabelle von F i g. 2 ersichtlich, ist die Quotientenziffer stets dann im Bereich zwischen
5 und 9 (Feld zwischen den Linien 11 und 11'), wenn die Bedingung Dd <
Dv 5^ 2Dd erfüllt ist, worin Dd den Dividenden und Dv den Divisor bedeutet.
Da die in den Vergleich einzubeziehende Dividendenziffer nach einer Serie Wiederholungsrechnungen
stets kleiner als die Divisorziffer ist, kann das oberhalb der Linie 11 in F i g. 2 befindliche Resultatfeld
außer Betracht bleiben. Eine Quotientenvorhersage Qv 0 bis 4 erfolgt dementsprechend bei Vorliegen
von 2Dd<CDv und eine Quotientenvorhersage Qv 5 bis 9 bei Vorliegen von 2Dd~^>
Dv. Liegt eine derartige Quotientenvorhersage Qv 0 bis 4 oder Qv 5 bis 9 vor, dann lassen sich für eine Division mit
einer kleinstmöglichen Anzahl Wiederholungsrechnungen folgende vier Regeln angeben:
1. Wenn bei der Subtraktion des Divisors ein negativer Dividendenrest entsteht und eine Quotientenvorhersage
Qv 0 bis 4 vorliegt, dann ist der Dividend durch Rückaddition des Divisors in
den positiven Bereich rückzuführen, eine Stellenverschiebung zwischen Dividend und Divisor
vorzunehmen und die nächste Quotientenziffer durch wiederholte Subtraktion des Divisors vom
Dividenden zu errechnen.
2. Wenn bei der Subtraktion eines Divisors ein negativer Dividendenrest entsteht und ein Signal
Qv 5 bis 9 vorliegt, dann ist eine Stellenverschiebung zwischen Dividend und Divisor vorzunehmen
und die nächste Quotientenziffer durch wiederholte Addition des Divisors zum unveränderten
negativen Dividendenwert zu errechnen. Die Anwendung dieser Regem ist aus dem nachfolgend
dargestellten Divisionsbeispiel 265 525:7 ersichtlich:
3. Wenn bei der Addition des Divisors (z. B. nach 2) ein positiver Dividendenrest entsteht
und ein Signal Qv 5 bis 9 vorliegt, dann ist der Dividend durch Rücksubtraktion des Divisors
in den negativen Bereich zurückzuführen, eine Stellenverschiebungvorzunehmen und die nächste
Quotientenziffer durch wiederholte Addition des Divisors zum Dividenden zu errechnen.
4. Wenn bei der Addition des Divisors (nach 2 oder 3) ein positiver Dividendenrest entsteht und
ein Signal QvO bis 4 vorliegt, dann ist eine Stellenverschiebung vorzunehmen und die nächste
Quotientenziffer durch wiederholte Subtraktion des Divisors vom unveränderten Dividenden zu
errechnen.
55
2
3
3
265525:7 = 37932, Rest 1
- 7
19
19
- 7
12
12
- 7
5
5
(-) 85
9 + 7
9 + 7
(-) 92
8 + 7
8 + 7
(-)~99
7+7
7+7
• Qv 5 bis 9, Addition,
Dd unverändert
- 7
(-)995
+ 7_
22
- 7
15
' 5 bis 9, Addition,
Dd rückführen (rücksubtrahieren)
Qv 0 bis 4, Subtraktion,
Dd unverändert
4 -
+ 7
1 -
15
7
7
Qv 0 bis 4, Subtraktion,
Dd rückführen (rückaddieren)
2 -
8
7
3 -
4
7
Wie die Verfolgung des Beispiels zeigt, wird bei der Errechnung einer jeden Quotientenziffer die
kleinstmögliche Anzahl Wiederholungsrechnungen ausgeführt. Da die Quotientenvorhersagen nur auf
einem Vergleich der jeweils höchststelligen Ziffern des Divisors und Dividenden beruht, kann das Ergebnis
der Vorhersage nicht immer mit dem später errechneten tatsächlichen Ergebnis übereinstimmen.
Diejenigen Fälle, in denen die Quotientenvorhersage falsch ist, verursachen zwar eine Verlängerung der
Rechenzeit; aber insgesamt wird dennoch die
Rechengeschwindigkeit gegenüber bekannten Einrich- werk 19 feststellt. Es sei an dieser Stelle erwähnt,
tungen beträchtlich erhöht. Es wurde ermittelt, daß daß die Steuerschaltung 21 außerdem bei einem Vorauf
der Basis der angegebenen groben Vorhersage Zeichenwechsel neben dem Signal Vl ein gegenüber
für eine Quotientenziffer im Durchschnitt nur diesem verzögertes Signal V 2 erzeugt.
4,3 Wiederholungsrechnungen notwendig sind im 5 Die Ausgangssignale der beiden Und-Schaltungen Gegensatz zu 6,5 Wiederholungsrechnungen bei be- 34, 35 wirken über eine Oder-Schaltung 39 auf eine kannten Einrichtungen. Ein zusätzlicher Zeitgewinn bistabile Dividendenrückführangs-Kippschaltung 40 ergibt sich dadurch, daß bei einem Vorzeichen- ein und stellen diese in den Ein-Zustand. Wenn diese wechsel die Rückführung des Dividenden in den Zu- Kippschaltung in den Ein-Zustand gebracht worden stand vor dem Vorzeichenwechsel durch einmalige io ist, liefert sie über Leitung 42 ein Signal an die Rückrechnung des Dividenden nicht mehr in allen Steuerschaltung 21, das diese zur Unterdrückung des Fällen notwendig ist. Signals V 2 veranlaßt. Ausgelöst durch das Signal auf ■n + 'iu u -u Leitung 42 liefert die Steuerschaltung ferner nach Detailbescnreibung einer Verzögerung von einer Taktzeit ein Rückstell-Die F i g. 1 weist ein Dividendenregister 12, ein 15 signal RST an die Kippschaltung 40.
Divisionsregister 13 und ein Quotientenregister 14 Eine Und-Schaltung 43 ist eingangsseitig an die auf. Die beiden letzteren sind als Schieberegister aus- Ausgangsleitung 32 der Vorhersageschaltung 31 und gebildet. Dem Dividendenregister 12 ist eine Ent- an die Plus-Anzeigeleitung 30 angeschlossen und nahmeschaltung 15 zugeordnet, die durch ein Signal liefert ein Einstellsignal an eine bistabile Kipp- V2 auf der Leitung 16 jeweils die nächstniedrigere 20 schaltung 44. Im eingestellten Zustand macht diese Dividendenstelle in den Entnahmebereich einbezieht. Kippschaltung über eine Oder-Schaltung die Sub-Die Ausgänge der Register 12, 13 sind einerseits traktionssteuerleitung 20 des Rechenwerks 19 signalüber Torschaltungen 17, 18 mit den Eingängen eines führend. Die Leitung 20 erhält über die Oder-Addier-Subtrahier-Werks 19 verbunden, das die Ein- Schaltung 45 auch dann ein Signal, wenn am Eingang gangswerte addiert, wenn kein Signal auf der Leitung 25 einer Und-Schaltung 46 gleichzeitig ein Signal Vl, 20 vorliegt, und den vom Divisorregister 13 züge- ein Signal auf Leitung 42 von der Kippschaltung 40 führten Wert von dem vom Dividendenregister 12 und ein Signal auf der Plusanzeigeleitung 30 vorzugeführten Wert subtrahiert, wenn ein Subtraktions- liegen.
4,3 Wiederholungsrechnungen notwendig sind im 5 Die Ausgangssignale der beiden Und-Schaltungen Gegensatz zu 6,5 Wiederholungsrechnungen bei be- 34, 35 wirken über eine Oder-Schaltung 39 auf eine kannten Einrichtungen. Ein zusätzlicher Zeitgewinn bistabile Dividendenrückführangs-Kippschaltung 40 ergibt sich dadurch, daß bei einem Vorzeichen- ein und stellen diese in den Ein-Zustand. Wenn diese wechsel die Rückführung des Dividenden in den Zu- Kippschaltung in den Ein-Zustand gebracht worden stand vor dem Vorzeichenwechsel durch einmalige io ist, liefert sie über Leitung 42 ein Signal an die Rückrechnung des Dividenden nicht mehr in allen Steuerschaltung 21, das diese zur Unterdrückung des Fällen notwendig ist. Signals V 2 veranlaßt. Ausgelöst durch das Signal auf ■n + 'iu u -u Leitung 42 liefert die Steuerschaltung ferner nach Detailbescnreibung einer Verzögerung von einer Taktzeit ein Rückstell-Die F i g. 1 weist ein Dividendenregister 12, ein 15 signal RST an die Kippschaltung 40.
Divisionsregister 13 und ein Quotientenregister 14 Eine Und-Schaltung 43 ist eingangsseitig an die auf. Die beiden letzteren sind als Schieberegister aus- Ausgangsleitung 32 der Vorhersageschaltung 31 und gebildet. Dem Dividendenregister 12 ist eine Ent- an die Plus-Anzeigeleitung 30 angeschlossen und nahmeschaltung 15 zugeordnet, die durch ein Signal liefert ein Einstellsignal an eine bistabile Kipp- V2 auf der Leitung 16 jeweils die nächstniedrigere 20 schaltung 44. Im eingestellten Zustand macht diese Dividendenstelle in den Entnahmebereich einbezieht. Kippschaltung über eine Oder-Schaltung die Sub-Die Ausgänge der Register 12, 13 sind einerseits traktionssteuerleitung 20 des Rechenwerks 19 signalüber Torschaltungen 17, 18 mit den Eingängen eines führend. Die Leitung 20 erhält über die Oder-Addier-Subtrahier-Werks 19 verbunden, das die Ein- Schaltung 45 auch dann ein Signal, wenn am Eingang gangswerte addiert, wenn kein Signal auf der Leitung 25 einer Und-Schaltung 46 gleichzeitig ein Signal Vl, 20 vorliegt, und den vom Divisorregister 13 züge- ein Signal auf Leitung 42 von der Kippschaltung 40 führten Wert von dem vom Dividendenregister 12 und ein Signal auf der Plusanzeigeleitung 30 vorzugeführten Wert subtrahiert, wenn ein Subtraktions- liegen.
steuersignal auf Leitung 20 vorliegt. Die Tore 17, 18 Die Wirkungsweise der Anordnung soll nachwerden
durch Taktsignale ti geöffnet, die von einer 30 folgend an Hand des vorausgehend angeführten
Steuerschaltung 21 erzeugt werden. Durch diese Takt- Rechenbeispiels 265 525 : 7 beschrieben werden. Die
signale wird mit jeder Wertzuführung zum Addier- Division beginnt mit einer wiederholten Subtraktion
werk 19 auch ein Quotientenzähler 22 weiterge- des Divisors 7 von den ersten zwei Dividendenziffern
schaltet, und zwar in Vorwärtszählrichtung über eine 26 im Addier-Subtrahier-Werk 19 unter Steuerung
Und-Schaltung 23, wenn diese bei Vorhandensein 35 der Taktsignale ti, 12. Während der vierten Subtrakeines
Subtraktionssteuersignals auf Leitung 20 ein tion erfolgt ein Vorzeichenwechsel des Dividenden,
zweites Eingangssignal erhält, und in Rückwärtszähl- den die Steuerschaltung 21 durch ein Signal Vl anrichtung
über eine Und-Schaltung 25 und eine nach- zeigt. Dieses Signal tastet die Und-Schaltungen 34,
geschaltete Oder-Schaltung 26, wenn die Und- 35 auf. Da nach der dritten Subtraktion ein Divi-Schaltung
25 bei Fehlen eines Subtraktionssteuer- 40 dendenrest von 5 und eine Divisorziffer 7 zur Vorsignals
von einer Negierungsschaltung 27 ein zweites hersageschaltung 31 geführt worden sind, liefert diese
Eingangssignal empfängt. Die Steuerschaltung 21 gemäß F i g. 2 ein Qv 5-9-Ausgangssignal auf Leitung
liefert außerdem zwischen je zwei Taktsignalenil 33, das mit dem Signal Vl an der Und-Schaltung34
ein Taktsignal i2, das mit Hilfe einer Torschaltung anliegt. Da aber ein Signal auf der Minusvorzeichen-28
dazu dient, das im Addier-Subtrahier-Werk 19 45 leitung 29 fehlt, wird keine der Und-Schaltungen 34,
eingestellte Resultat in das Dividendenregister 12 zu 35 leitend, so daß die Kippschaltung 40 in Ruhelage
übertragen. bleibt. Durch das Signal Vl erhält der Quotienten-Die jeweils höchste Ziffer der im Dividenden- zähler über die Und-Schaltung 47 einen Rückzählregister
12 und im Divisorregister 13 enthaltenen impuls, der seinen Inhalt, der durch die letzte Sub-Werte
wird außerdem einer Quotientenvorhersage- 50 traktion auf 4 angewachsen war, auf 3 reduziert. Das
schaltung 31 zugeführt, die zwei Ausgangsleitungen folgende F2-Signal überträgt den Zählerinhalt über
32, 33 aufweist und jeweils nur dann wirksam ist, die Torschaltung 48 als erste Quotientenziffer in das
wenn eine Leitung 30 signalführend ist. Die Leitung Quotientenregister 14. Nach der Speicherung des
32 liefert ein Signal QvO bis 4 bei der Bedingung Resultats der vierten Subtraktion im Register 12 zur
2DcKDv, und die Leitung33 liefert ein Signal 55 Zeit 12 erscheint auf der Leitung 29 ein Minus-
Qv 5 bis 9 bei der Bedingung 2 Dd Ξ>
Dv. Die Lei- anzeigesignal, das die Kippschaltung 44 rückstellt,
tung 32 ist an eine Und-Schaltung 34 und die Leitung Durch das nunmehr fehlende Signal auf Leitung 30
33 an eine Und-Schaltung 35 angeschlossen. Die ist die Vorhersageschaltung 31 gesperrt. Außerdem
Und-Schaltung 34 erhält über eine Leitung 30 ein wird durch das F2-Signal eine Weiterschaltung der
weiteres Eingangssignal, das ein Plusvorzeichen des 60 Entnahmeschaltung 15 des Registers 11 und eine
im Register 12 befindlichen Dividenden anzeigt. Stellenverschiebung des Divisors im Register 13 vor-Ebenso
erhält die Und-Schaltung 35 über Leitung 29 genommen sowie über eine Verzögerungsschaltung
ein weiteres Eingangssignal, das ein Minuszeichen 49 der Zähler 22 rückgestellt.
des Dividenden anzeigt. Außerdem erhalten diese Die folgenden Wiederholungsrechnungen sind
Und-Schaltungen als drittes Eingangssignal ein Aus- 65 Additionen des Divisors zu dem im Register 12
gangssignal Vl der Steuerschaltung 21, das diese stehenden Wert —85. Hierbei erhält der Zähler 22
erzeugt, wenn sie einen Vorzeichenwechsel in dem über die Und-Schaltung 25 Rückzählimpulse. Wäh-
über Leitung 41 ihr zugeführten Resultat im Rechen- rend der dritten Addition tritt wiederum ein Vor-
die folgenden Wiederholungsrechnungen Subtraktionen sind. Während der dritten Subtraktion wird
wiederum ein Vorzeichenwechsel festgestellt, der in der beschriebenen Weise zu einer Rückaddition
5 führt. Da zu gleicher Zeit eine nicht dargestellte Anzeigeschaltung das Ende des Dividenden meldet, ist
damit die Division beendet.
Es wird noch darauf hingewiesen, daß durch eine nicht dargestellte dem Register 12 zugeordnete Nullzeichenwechsel
auf, d. h., das Dividendenvorzeichen
wird positiv. Das nach Speicherung des Ergebnisses
im Register 12 erscheinende Signal auf der Plusanzeigeleitung 30 macht die Vorhersageschaltung 31
wirksam, die daraufhin ein Signal Qv 5 bis 9 liefert,
da der Dividendenwert 6 kleiner ist als der Divisor 7
(Fig. 2). Da aber jetzt neben dem Signal Vl auch
ein Signal auf Leitung 30 vorliegt, wird die Und-Schaltung 34 wirksam und stellt über die Oder-Schaltung 39 die Kippschaltung 40 in den Ein- io Anzeigeschaltung die Steuerschaltung 21 zur Abgabe Zustand, wodurch die Erzeugung eines F2-Signals in eines Signals für eine Vornahme einer Dividendender Steuerschaltung 21 verhindert und über die Und- weiterschaltung und einer Stellenverschiebung des Schaltung 46 und die Oder-Schaltung 45 die Sub- Divisors veranlaßt wird, wenn in der in den Vorhertraktionssteuerleitung 20 des Rechenwerkes 19 signal- sagebereich einbezogenen Dividendenstelle eine Null führend wird. Es folgt daher eine Rücksubtraktion 15 auftritt.
wird positiv. Das nach Speicherung des Ergebnisses
im Register 12 erscheinende Signal auf der Plusanzeigeleitung 30 macht die Vorhersageschaltung 31
wirksam, die daraufhin ein Signal Qv 5 bis 9 liefert,
da der Dividendenwert 6 kleiner ist als der Divisor 7
(Fig. 2). Da aber jetzt neben dem Signal Vl auch
ein Signal auf Leitung 30 vorliegt, wird die Und-Schaltung 34 wirksam und stellt über die Oder-Schaltung 39 die Kippschaltung 40 in den Ein- io Anzeigeschaltung die Steuerschaltung 21 zur Abgabe Zustand, wodurch die Erzeugung eines F2-Signals in eines Signals für eine Vornahme einer Dividendender Steuerschaltung 21 verhindert und über die Und- weiterschaltung und einer Stellenverschiebung des Schaltung 46 und die Oder-Schaltung 45 die Sub- Divisors veranlaßt wird, wenn in der in den Vorhertraktionssteuerleitung 20 des Rechenwerkes 19 signal- sagebereich einbezogenen Dividendenstelle eine Null führend wird. Es folgt daher eine Rücksubtraktion 15 auftritt.
des Divisors zum Dividenden, der somit in den Die Fig. 3 zeigt ein Blockschaltbild der Quo-
negativen Bereich zurückgeführt wird. Durch den tientenvorhersageschaltung 31 von Fig. 1. Die
neuerlichen Vorzeichenwechsel des Dividenden wird £>d-Eingangswerte werden einer Verdopplerschalwiederum
ein Signal Vl sowie ein Signal V 2 erzeugt. tang 52 zugeführt, deren Ausgang mit einer Ver-Das
Signal Vl bleibt wirkungslos, da durch das 20 gleichsschaltung 53 verbunden ist. Die Dv-Eingangs-Signal
RST die Kippschaltung 40 rückgestellt wurde werte werden dem zweiten Eingang der Vergleichsund
die Vergleichsschaltang 31 durch das Fehlen schaltung 53 direkt zugeführt. Die Vergleichsschaltang
eines Signals auf Leitung 30 nun gesperrt ist. Das 53 liefert ein Ausgangssignal Qv 5 bis 9, wenn
Signal F 2 veranlaßt eine Stellenverschiebung sowie 2Dd7>Dv ist, und ein Ausgangssignal Qv 0 bis 4,
eine Übertragung des Zählwertes 7 aus dem Quo- 25 wenn 2Dd<.Dv ist. Vergleichsschaltungen und
tientenzähler 22 in das Register 14 und eine Rück- Verdopplerschaltungen sind für sich bekannt, so daß
stellung des Zählers 22. sich eine detaillierte Darstellung erübrigt. Die Sperr-
Es folgt als nächste Wiederholungsrechnung eine funktion der Steuerleitang 30 von F i g. 1 wurde in
Addition, die bereits einen Vorzeichenwechsel ver- F i g. 3 weggelassen, da sie durch eingangsseitige oder
ursacht, indem sie den Dividenden in den positiven 30 ausgangsseitige Torschaltungen leicht realisierbar ist.
Bereich bringt. Das nach der Resultatspeicherung Eine weitere vorteilhafte Ausführungsform der
durch die Schaltung 31 auf Leitung 32 gebildete Vorhersageschaltung 31 von F i g. 1 ist in F i g. 4
SignalQvObis 4 (Dividend2, Divisor7 [vgl.Fig.2]) dargestellt. Die einzelnen Dividendenziffern werden
stellt über die Und-Schaltung 43 die Subtraktions- mit allen Divisorziffern, die einem schraffierten Feld
steuer-Kippschaltung 44 in den Ein-Zustand, wäh- 35 in F i g. 2 mit einem Quotienten 5 bis 9 entsprechen,
rend die Und-Schaltungen 34, 35 geschlossen bleiben durch je eine Und-Schaltung 50 zusammengefaßt,
und daher auch der Schaltzustand der Kippschaltung Alle Und-Schaltungen 50 sind eingangsseitig an eine
40 unverändert bleibt. Das entsprechende F2-Signal Oder-Schaltung 51 gekoppelt, deren echtes Ausgangsführt
eine Abspeicherung des Zählwertes 9 aus dem signal das Signal Qv 5 bis 9 darstellt und deren
Zähler 22 in das Register 14 sowie eine Stellenver- 40 negiertes Ausgangssignal das Signal Qv 0 bis 4 ist.
Schiebung durch. In der Anordnung nach F i g. 1 wird die Quo-
Es beginnt nun als nächste Phase der Rechnung tientenvorhersage nur auf Grund positiver Divideneine
Serie Subtraktionen des Divisors vom Dividen- denwerte durchgeführt. Die Vorhersageschaltung
den 22. Nach der dritten Subtraktion tritt ein Vor- kann aber auch so ausgebildet sein, daß sie sowohl
Zeichenwechsel auf, der bewirkt, daß die Vorher- 45 positive als auch negative, also komplementäre
sageschaltung 31 als Folge des Vergleichs des Dividendenwerte verarbeitet. Dies kann bei der
Dividendenwertes 1 und des Divisorwertes 7 ein Schaltung nach Fig. 3 z.B. dadurch verwirklicht
Signal Qv 0 bis 4 auf Leitung 32 erzeugt. Durch das werden, daß der Verdopplerschaltung 52 eine Kom-Plusanzeigesignal,
das vor der Rückspeicherung des plementierschaltung vorgeschaltet wird. Eine vorteil-Ergebnisses
auf Leitung 30 vorliegt, wird zusammen 50 hafte Ausbildung ergibt sich ferner dadurch, daß eine
mit dem Signal Vl die Und-Schaltung 34 leitend ge- Anordnung nach Fi g. 4 verwendet wird, bei der die
macht, so daß die Kippschaltung 40 in den Ein- Dividendeneingänge Dd wahlweise sowohl über die
Zustand gebracht wird. Hierdurch wird eine Rück- echten Dividendenziffern als auch über deren
addition des Divisors zum Dividenden ausgelöst, Komplemente ansteuerbar sind. Als Unterscheidung^
indem durch das Signal auf Leitung 42 die Steuer- 55 ob der Vergleich mit dem echten oder mit dem negaschaltang
21 zur Abgabe des Signals F2 gesperrt tiven (komplementären) Dividenden durchgeführt
wird. Da inzwischen durch das Minusanzeigesignal "" ~ ~ " ~
die Kippschaltung 44 rückgestellt worden ist, ist die mit dem nächsten Takt ti beginnende Rechenoperation
eine Addition. Der Dividend wird dadurch 60 in den positiven Bereich zurückgeführt. Nach der
Rückaddition wird durch das Signal RST von der Steuerschaltang 21 die Kippschaltung 40 rückgestellt,
und durch das Signal F2 werden eine Übertragung
des Quotientenzählwertes 3 in das Register 14 sowie 65 zeige Qv 0 bis 4 entspricht,
eine Stellenverschiebung vorgenommen. Durch ein Soll die Vorhersage genauer durchgeführt werden,
Signal von der Und-Schaltung 43 wird die Kipp- so kann der Vergleich auf zwei oder mehr Stellen des
schaltung 44 in den Ein-Zustand gebracht, so daß Dividenden und des Divisors ausgedehnt werden.
werden soll, kann das Dividenden-Vorzeichensignal dienen, das eine entsprechende Wahlschaltung betätigen
kann.
- Die Quotientenvorhersage kann auch mit Hilfe einer zwischengeschalteten Subtraktionsoperation
Dv-2Dd ausgeführt werden. Eine Null oder ein negatives Resultat liefern dabei die Anzeige
Qv 5 bis 9, während ein positives Ergebnis der An-
Claims (7)
1. Einrichtung zur maschinellen Division von Dezimalziffern mit wiederholter Subtraktion eines
in einem ersten Register gespeicherten Divisors von einem in einem zweiten Register gespeicherten
Dividenden, bis von einer Divisions-Steuerschaltung ein Vorzeichenwechsel angezeigt wird,
dadurch gekennzeichnet, daß eine Vergleichseinrichtung (31) durch einen Vergleich
zwischen dem Divisor und dem Dividenden eine wenigstens annähernde Vorherbestimmung vornimmt,
ob die nächste Quotientenziffer im Bereich von 0 bis 4 oder von 5 bis 9 liegt, und in
Abhängigkeit vom Vergleichsergebnis eine wiederholte Subtraktion des Divisors von einem
positiven Dividenden bzw. Dividendenrest oder eine wiederholte Addition des Divisors zu dem
bei einem Vorzeichenwechsel vorliegenden negativen Dividendenrest veranlaßt.
2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Quotientenvorhersage
jeweils am durch einen Vorzeichenwechsel des Dividendenrestes angezeigten Ende der Berechnung
einer Quotientenziffer vorgenommen wird, daß bei Vorliegen einer Quotientenvorhersage
von 0 bis 4 und eines positiven Dividenden die nächste Quotientenziffer nach Stellenverschiebung
zwischen Divisor und Dividend durch wiederholte Subtraktion von dem sich aus Dividendenrest und
nächster Dividendenstelle ergebenden Dividenden errechnet wird, daß bei Vorliegen einer
Quotientenvorhersage 5 bis 9 und eines positiven Dividenden der Dividend durch Rücksubtraktion
des Divisors in den negativen Bereich rückgeführt und die nächste Quotientenziffer nach einer
Stellenverschiebung durch wiederholte Addition zum Dividenden errechnet wird, daß bei Vorliegen
einer Quotientenvorhersage 0 bis 4 und eines negativen Dividenden der Dividend durch
Rückaddition des Divisors in den positiven Bereich rückgeführt und die nächste Quotientenziffer
nach einer Stellenverschiebung durch wiederholte Subtraktion vom Dividenden errechnet
wird und daß bei Vorliegen einer Quotientenvorhersage 5 bis 9 und eines negativen Dividenden
die nächste Quotientenziffer nach einer Stellenverschiebung durch wiederholte Addition
zum sich aus Dividendenrest und nächster Dividendenstelle zusammensetzenden Dividenden errechnet
wird.
3. Einrichtung nach Anspruch 1 und 2, dadurch gekennzeichnet, daß eine angenäherte Vorherbestimmung
der nächsten Quotientenziffer durch Vergleich von Dividend und Divisor nach der Beziehung
Qv0bis4^2Dd<Dv,
Qv5 bis9entspricht 2Dd^Dv, erfolgt.
4. Einrichtung nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß der Vergleich durch
eine Subtraktion des doppelten Dividenden vom Divisor ausgeführt wird, bei der ein Null-Resultat
oder ein negatives Resultat ein Anzeigesignal Qv 5 bis 9 und ein positives Resultat ein Anzeigesignal
Qv 0 bis 4 darstellt.
5. Einrichtung nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß in den Vergleich
zur angenäherten Vorherbestimmung des Quotienten nur die jeweils ersten Ziffern des Dividenden
und Divisors einbezogen werden.
6. Einrichtung nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet, daß eine Vorherbestimmung
der nächsten Quotientenziffer durch eine Und-Zusammenfassung aller einen Wert größer
als 4 ergebenden Dividenden-Divisor-Ziffernpaare der Divisionstabelle mit nachfolgender
Oder-Zusammenfassung vorgenommen wird und daß aus dem sich ergebenden Ausgangssignal
Qv 5 bis 9 das Signal Qv 0 bis 4 durch Negierung gewonnen wird.
7. Einrichtung nach den Ansprüchen 1 bis 6, dadurch gekennzeichnet, daß bei Auftreten eines
Quotientenvorhersagesignals Qv 0 bis 4 die Subtraktionssteuerung des die Wiederholungsrechnungen
ausführenden Addier-Subtrahier-Werks betätigt wird, daß bei Fehlen eines Quotientenvoraussagesignals
Qv 0 bis 4 die Additionssteuerung des Addier-Subtrahier-Werks und eine Rückwärtszählsteuerung des Quotientenzählers
betätigt wird und daß nach einem Vorzeichenwechsel des Dividenden in Abhängigkeit vom
gleichzeitigen Vorliegen eines positiven Dividendenvorzeichensignals und eines Quotientenvorhersagesignals
Qv 5 bis 9 oder eines negativen Dividendenvorzeichensignals und eines Quotientenvorhersagesignals
Qv 0 bis 4 eine Divisor-Rücksubtraktion bzw. -Rückaddition ausgelöst wird.
Hierzu 1 Blatt Zeichnungen
809 557/217 5.68 © Bundesdruckerei Berlin
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US44530565A | 1965-04-05 | 1965-04-05 | |
US44530465A | 1965-04-05 | 1965-04-05 | |
US44532265A | 1965-04-05 | 1965-04-05 | |
US44532565A | 1965-04-05 | 1965-04-05 | |
US609240A US3384876A (en) | 1965-04-05 | 1967-01-13 | Overlapped field handling in a data processing system |
US609251A US3384878A (en) | 1965-04-05 | 1967-01-13 | Data flow in a data processing system |
US609242A US3386084A (en) | 1965-04-05 | 1967-01-13 | Remote addressing in a data processing system |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1269392B true DE1269392B (de) | 1968-05-30 |
Family
ID=27569779
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DEP1269392A Pending DE1269392B (de) | 1965-04-05 | 1966-03-30 | Einrichtung zur Division von Dezimalziffern |
DE19661524144 Pending DE1524144A1 (de) | 1965-04-05 | 1966-03-31 | Schaltungsanordnung zur ueberlappten Steuerung des Datenflusses in Datenverarbeitungsanlagen |
DE19661524149 Pending DE1524149A1 (de) | 1965-04-05 | 1966-04-02 | Schaltungsanordnung zur Bildung von Zieladressen aus Relativadressen |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19661524144 Pending DE1524144A1 (de) | 1965-04-05 | 1966-03-31 | Schaltungsanordnung zur ueberlappten Steuerung des Datenflusses in Datenverarbeitungsanlagen |
DE19661524149 Pending DE1524149A1 (de) | 1965-04-05 | 1966-04-02 | Schaltungsanordnung zur Bildung von Zieladressen aus Relativadressen |
Country Status (4)
Country | Link |
---|---|
US (3) | US3384876A (de) |
DE (3) | DE1269392B (de) |
FR (1) | FR1482114A (de) |
GB (3) | GB1089307A (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3490005A (en) * | 1966-09-21 | 1970-01-13 | Ibm | Instruction handling unit for program loops |
US3510847A (en) * | 1967-09-25 | 1970-05-05 | Burroughs Corp | Address manipulation circuitry for a digital computer |
JPS5330464B2 (de) * | 1973-07-11 | 1978-08-26 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
USRE25120E (en) * | 1954-12-08 | 1962-02-06 | holmes | |
US3015441A (en) * | 1957-09-04 | 1962-01-02 | Ibm | Indexing system for calculators |
US3058659A (en) * | 1958-12-31 | 1962-10-16 | Ibm | Add address to memory instruction |
US3161763A (en) * | 1959-01-26 | 1964-12-15 | Burroughs Corp | Electronic digital computer with word field selection |
US3105143A (en) * | 1959-06-30 | 1963-09-24 | Research Corp | Selective comparison apparatus for a digital computer |
NL255604A (de) * | 1959-09-08 | |||
NL263120A (de) * | 1960-04-04 | |||
US3161855A (en) * | 1960-12-09 | 1964-12-15 | Gen Electric | Electronic data processor |
BE635285A (de) * | 1962-07-24 | |||
US3311888A (en) * | 1963-04-12 | 1967-03-28 | Ibm | Method and apparatus for addressing a memory |
-
1966
- 1966-03-30 DE DEP1269392A patent/DE1269392B/de active Pending
- 1966-03-31 DE DE19661524144 patent/DE1524144A1/de active Pending
- 1966-04-02 DE DE19661524149 patent/DE1524149A1/de active Pending
- 1966-04-04 GB GB14752/66A patent/GB1089307A/en not_active Expired
- 1966-04-04 GB GB14755/66A patent/GB1089309A/en not_active Expired
- 1966-04-04 GB GB14753/66A patent/GB1089308A/en not_active Expired
- 1966-04-05 FR FR56522A patent/FR1482114A/fr not_active Expired
-
1967
- 1967-01-13 US US609240A patent/US3384876A/en not_active Expired - Lifetime
- 1967-01-13 US US609251A patent/US3384878A/en not_active Expired - Lifetime
- 1967-01-13 US US609242A patent/US3386084A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US3384876A (en) | 1968-05-21 |
GB1089308A (en) | 1967-11-01 |
US3384878A (en) | 1968-05-21 |
US3386084A (en) | 1968-05-28 |
FR1482114A (fr) | 1967-05-26 |
GB1089309A (en) | 1967-11-01 |
DE1524144A1 (de) | 1970-12-17 |
DE1524149A1 (de) | 1970-07-09 |
GB1089307A (en) | 1967-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2246968C2 (de) | Einrichtung zur Multiplikation zweier Gleitkommazahlen | |
DE1268886B (de) | Binaeres Serienaddierwerk | |
DE1169166B (de) | Modulí¬9 Pruefzahl-Rechner | |
DE1549508C3 (de) | Anordnung zur Übertragsberechnung mit kurzer Signallaufzeit | |
DE1193705B (de) | Einrichtung zur Division von Dezimalzahlen | |
DE1499174B1 (de) | Dividiervorrichtung fuer Digitalrechner | |
DE2203143C3 (de) | Rechenanordnung zum Dividieren von Dezimalzahlen | |
DE1269392B (de) | Einrichtung zur Division von Dezimalziffern | |
DE1549395C3 (de) | Elektronischer Kleinrechner, insbesondere Tischrechner | |
DE1190705B (de) | Elektronische Vierspeziesrecheneinheit | |
DE3302013C2 (de) | ||
DE1549461C3 (de) | ||
DE3889746T2 (de) | Zähler. | |
DE1499227C3 (de) | Schaltungsanordnung für arithmetische und logische Grundoperationen | |
DE1296426B (de) | Tischrechenmaschine | |
DE1549485C3 (de) | Anordnung zur Division binärer Operanden ohne Rückstellung des Restes | |
DE1965830C3 (de) | Vorrichtung zur Eingabe einer Dezimalzahl mit wählbarer Kommastelle in eine Rechenmaschine | |
DE1103646B (de) | Inkrement-Rechenmaschine | |
DE1076975B (de) | Elektronisches Rechengeraet, vornehmlich fuer dekadisches Rechnen | |
DE1181459B (de) | Multiplikationsschaltung fuer elektronische Zifferrechenmaschinen | |
DE2902488C2 (de) | ||
DE1303692C2 (de) | Binaerrechner | |
DE1948604A1 (de) | Schaltungsanordnung zur Erzeugung eines negierten Gruppenuebertrages mit Hilfe von NOR-Schaltungen | |
DE2262796A1 (de) | System zum verarbeiten digitaler informationen | |
DE1111429B (de) | Multiplikationsschaltung fuer eine Daten verarbeitende Maschine |