DE1190705B - Elektronische Vierspeziesrecheneinheit - Google Patents
Elektronische VierspeziesrecheneinheitInfo
- Publication number
- DE1190705B DE1190705B DET24208A DET0024208A DE1190705B DE 1190705 B DE1190705 B DE 1190705B DE T24208 A DET24208 A DE T24208A DE T0024208 A DET0024208 A DE T0024208A DE 1190705 B DE1190705 B DE 1190705B
- Authority
- DE
- Germany
- Prior art keywords
- register
- registers
- arithmetic
- calculation
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/57—Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49936—Normalisation mentioned as feature only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Description
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Int. α.:
G06f
Deutsche Kl.: 42 m -14
Nummer: 1190 705
Aktenzeichen: T 24208IX c/42 m
Anmeldetag: 28. Juni 1963
Auslegetag: 8. April 1965
Die Erfindung betrifft eine elektronische Recheneinheit zur Durchführung der vier Grundrechnungsarten.
In einer solchen wirken Register, die die zu verrechnenden Werte und die Ergebnisse aufnehmen,
sowie arithmetische Verknüpfungsschaltungen, wie insbesondere Addierer, mit einem Befehlssteuerwerk
zusammen, das die Programmabläufe für die einzelnen Rechenarten herbeiführt. Diese setzen sich
aus Elementarschritten nach Art eines »Mikroprogramms« zusammen. Üblicherweise ist das Befehlssteuerwerk so ausgelegt, daß es für die unterschiedlichen
Grundrechnungsarten unterschiedliche Mikroprogramme zur Abwicklung bringt. Es sind aber
auch Rechenmaschinen bekannt, die ein Steuerwerk zur selbsttätigen Abwicklung eines gleichbleibenden
zusammengesetzten Rechenprogramms aufweisen, insbesondere gibt es solche, die immer nach den
Formeln
Elektronische Vierspeziesrecheneinheit
Anmelder:
Telefunken
Telefunken
Patentverwertungsgesellschaft m. b. H.,
Ulm/Donau, Elisabethenstr. 3
Ulm/Donau, Elisabethenstr. 3
Als Erfinder benannt:
Dr. Wolfgang Böhm, Berlin-Zehlendorf
a-b
- bzw. a + b · c bzw.
a· b + c
arbeiten. Grundrechenoperationen können dann durchgeführt werden, indem einzelne der Formelgrößen
gleich 0 oder gleich 1 gesetzt werden.
Die vorliegende Erfindung schafft eine elektronische Vierspeziesrecheneinheit, die ebenfalls mit
einem stets gleichbleibenden, das Steuerwerk stark vereinfachenden Rechengang arbeitet und dabei
außerdem im Zuge dieses Rechenganges eine vorteilhafte Regulierung der Dezimalkommastellung im
Ergebnis herbeiführt. Die Recheneinheit ist besonders zum Einsatz in tastengesteuerten Vierspezies-Rechenmaschinen
geeignet, sie macht hier, indem sie mit Mitteln zur geeigneten selbsttätigen Ladung der
Register mit den zu verrechnenden Werten und mit Einheitswerten versehen wird, besondere Überlegungen
oder Hilfsmittel wie etwa Kombinations-Kommaschieber oder ein zusätzliches Komma-Rechenwerk
überflüssig.
Die elektronische Recheneinheit nach der Erfindung ist dadurch gekennzeichnet, daß unter Verwendung
von vier Registern (A, B, C, D) mit den Inhalten a, b, c, d das Rechenprogramm zur Durchführung
jeweils einer von allen vier Grundrechnungsarten in Rechenschritten nach dem Rechengang
(a ± b) ■ --- abläuft, indem b so oft zu α vorzeichenrichtig
addiert wird, wie c von d subtrahierbar ist, und daß hierbei im Zuge der nach an sich bekanntem
Prinzip durch fortgesetzte Subtraktionen mit
Stellenverschiebungen stattfindenden—Bildung eine
Endstellung der Resultatziffern in durch das Komma einer ersten Verrechnungsgröße bestimmten Dezimalstellen
in der Weise herbeigeführt wird, daß nach Eintragung der Verrechnungsgrößen mit gleitendem
Komma in gegeneinander versetzte Felder der zugeordneten Register das Steuerwerk den Verschiebungen
von c gegenüber d korrespondierende Verschiebungen von b gegenüber α bewirkt, wobei ein
zuvor in ein Register C, D oder B, welches bei der auszuführenden Grundrechnungsart keine zu verrechnende
Größe aufnimmt, in eine der Einerstelle der Verrechnungsgröße des korrespondierenden Registers
entsprechende Stelle eingeführter Wert »1« des verwendeten Zahlensystems an dem Rechengang
teilnimmt.
Es sind also die vier Register gemäß obiger Rechenvorschrift funktionsmäßig fest verknüpft,
und eine der Rechenarten Addition/Subtraktion, Multiplikation oder Division wird allein dadurch
ausgewählt, daß die zu verrechnenden Zahlen vor oder zu Beginn der Rechnung in die richtigen Register
gelangen. Die Addition beispielsweise wird bewirkt, indem die zu verrechnenden Zahlen in die
Register A und B gelangen, während die restlichen beiden Register Einheitswerte aufweisen. Solche
Einheitswerte werden bei allen Rechnungen zur Normalisierung von in Gleitkommanotierung vorgegebenen
Zahlen verwendet, indem die Einheitswerte die Kommastellung einer Zahl in Form einer Eins in
der der Einerstelle der Zahl zugeordneten Wertstelle aufweisen. Dadurch wirkt die Recheneinheit für den
Benutzer wie eine Gleitkomma-Recheneinheit, ohne daß intern spezielle sonst nötige, der Normalisierung
dienende Elemente vorhanden sind.
Das Ergebnis wird stets im Register A in derselben Kommastellung notiert, die für die zuerst
eingegebene Zahl gewählt wurde. Es empfiehlt sich
509 538/374
3 4
deshalb, diese Kommastellung optisch sichtbar zu Schaltung 4 verknüpft ebenfalls wahlweise additiv
machen, beispielsweise mit Hilfe eines mechanischen oder subtraktiv die Register A und B und setzt das
Kommaschiebers (sogenanntes Rechenwerkskomma). Rechenergebnis im Register A ab. Die beiden arith-
Die Recheneinheit für die Addition ist in der er- metischen Schaltungen sind für die rein binäre
findungsgemäßen Recheneinheit zwar langer, als 5 Seriendarstellung lediglich sogenannte Volladdierer,
wenn ein Rechengang speziell für die Addition ge- deren Übertragungsausgang intern über eine Ver
wählt würde. Bei den hohen Taktfrequenzen elektro- zögerungsschaltung rückgekoppelt wird.
nischer Bauelemente spielt dieser Zeitbedarf jedoch Mit einem solchen Volladdierer werden die in den zumindest dann keine Rolle, wenn die Rechenein- beiden zugeordneten Registern stehenden Zahlen, heit von einer Tastatur aus von Hand bedient wird, io beginnend von der niedrigsten Wertstelle an, mitein- da die Reaktionszeit des Menschen um Größenord- ander addiert. Soll eine Subtraktion ausgeführt wer- nungen länger als die Zeit eines Taktimpulses ist. den, so ändert sich die Schaltung des Volladdierers Durch die Erfindung wird also eine Recheneinheit nur in wenigen Einzelheiten. Die logische Funktion vorgeschlagen, die die Schnelligkeit elektronischer für den Ausgang des Volladdierers bleibt dabei sogar Bauelemente nun auch für tastengesteuerte Anlagen 15 völlig erhalten, da sowohl bei Addition als auch bei voll auszunutzen gestattet. Man kann dann einen Subtraktion binärer Zahlen nur dann am Ausgang etwas umständlicheren Rechengang in Kauf nehmen, des Volladdierers eine Eins erscheint, wenn eine wenn dafür sehr wenige Elemente zur Realisierung ungerade Anzahl von Logisch-Eins-Eingängen vor- dieses Rechengangs benötigt werden. An Hand des liegt. Der Übertrag bei Addition ergibt sich, wenn Ausführungsbeispiels wird später gezeigt, daß dei 20 mindestens zwei Eins-Eingänge vorliegen, während erfindungsgemäße Rechengang nicht nur alle Erfor- der (negativ zu wertende) Übertrag bei Subtraktion dernisse des Benutzers erfüllt, sondern auch fast gebildet werden muß, wenn die Summe aus zu sub- ohne Befehlssteuermittel realisiert werden kann. Es trahierender Binärziffer und vorherigem Übertrag wird auch gezeigt, daß die Unterscheidung von größer als die Subtrahendenziffer ist. Die arithmeti- Addition und Subtraktion gemäß dem doppelten 25 sehe Schaltung 3 bzw. 4 hat zwei Steuereingänge 5, 6 Vorzeichen in der obenerwähnten Rechenvorschrift bzw. Sa, 6 a, von denen stets einer erregt ist und insbesondere bei in Serie arbeitenden Recheneinhei- angibt, ob eine Addition oder eine Subtraktion austen extrem einfach realisiert wird. geführt werden soll.
nischer Bauelemente spielt dieser Zeitbedarf jedoch Mit einem solchen Volladdierer werden die in den zumindest dann keine Rolle, wenn die Rechenein- beiden zugeordneten Registern stehenden Zahlen, heit von einer Tastatur aus von Hand bedient wird, io beginnend von der niedrigsten Wertstelle an, mitein- da die Reaktionszeit des Menschen um Größenord- ander addiert. Soll eine Subtraktion ausgeführt wer- nungen länger als die Zeit eines Taktimpulses ist. den, so ändert sich die Schaltung des Volladdierers Durch die Erfindung wird also eine Recheneinheit nur in wenigen Einzelheiten. Die logische Funktion vorgeschlagen, die die Schnelligkeit elektronischer für den Ausgang des Volladdierers bleibt dabei sogar Bauelemente nun auch für tastengesteuerte Anlagen 15 völlig erhalten, da sowohl bei Addition als auch bei voll auszunutzen gestattet. Man kann dann einen Subtraktion binärer Zahlen nur dann am Ausgang etwas umständlicheren Rechengang in Kauf nehmen, des Volladdierers eine Eins erscheint, wenn eine wenn dafür sehr wenige Elemente zur Realisierung ungerade Anzahl von Logisch-Eins-Eingängen vor- dieses Rechengangs benötigt werden. An Hand des liegt. Der Übertrag bei Addition ergibt sich, wenn Ausführungsbeispiels wird später gezeigt, daß dei 20 mindestens zwei Eins-Eingänge vorliegen, während erfindungsgemäße Rechengang nicht nur alle Erfor- der (negativ zu wertende) Übertrag bei Subtraktion dernisse des Benutzers erfüllt, sondern auch fast gebildet werden muß, wenn die Summe aus zu sub- ohne Befehlssteuermittel realisiert werden kann. Es trahierender Binärziffer und vorherigem Übertrag wird auch gezeigt, daß die Unterscheidung von größer als die Subtrahendenziffer ist. Die arithmeti- Addition und Subtraktion gemäß dem doppelten 25 sehe Schaltung 3 bzw. 4 hat zwei Steuereingänge 5, 6 Vorzeichen in der obenerwähnten Rechenvorschrift bzw. Sa, 6 a, von denen stets einer erregt ist und insbesondere bei in Serie arbeitenden Recheneinhei- angibt, ob eine Addition oder eine Subtraktion austen extrem einfach realisiert wird. geführt werden soll.
An Hand der Fig. 1 bis 4 wird die Erfindung nun Die gesamte Synchronisierung der arithmetischen
genauer erklärt, wobei 30 Schaltung wird über eine Leitung 7 sichergestellt,
F i g. 1 das Blockschaltbild einer Ausführungs- über die Taktimpulse zugeführt werden. Jeder Takt
form einer erfindungsgemäßen Vierspeziesrechen- impuls auf der Leitung 7 bewirkt, daß die Zahlen in
einheit, den vier Registern um eine Wertstelle nach rechts
F i g. 2 zwei erläuternde Impulsdiagramme zu verschoben werden, wodurch die niedrigstwertigen
Fig. 1, 35 Wertstellen der arithmetischen Schaltung zugeführt
F i g. 3 ein modifiziertes Ausführungsbeispiel im werden, und daß die Ergebnisziffer in die nächste
Blockschaltbild sowie Wertstelle des Registers A bzw. D gelangt.
F i g. 4 ein weiteres modifiziertes Ausführungs- Die beiden arithmetischen Schaltungen 3 und 4
beispiel zeigt. arbeiten also stets synchron. Ein Rechenschritt soll
In F i g. 1 sind vier Register A, B, C und D an- 40 in den folgenden Erläuterungen stets die Addition
gedeutet, die je ein Mehrfaches der größten züge- bzw. Subtraktion zweier einander zugeordneter Re-
lassenen Anzahl von Wertstellen für die zu verrech- gister A und B bzw. C und Ό bedeuten.
nenden Operanden aufweisen. Man spricht im all- Während mittels der Taktleitung 7 stets die Zah-
gemeinen bei Recheneinheiten mit fester Wert- len in allen vier Registern gemeinsam nach rechts
Stellenanzahl von solchen mit fester Wortlänge. Die 45 verschoben werden, sind die Register B und C mit
Operanden können dann maximal eine Wortlänge einer weiteren Verschiebemöglichkeit ausgestattet.
ausfüllen. Die Register der erfindungsgemäßen Auf einer Leitung 8 wird diesen beiden Registern ein
Recheneinheit sind mehrfach lang, in dem gewählten Schiebeimpuls zugeführt, der bewirkt, daß die Zah-
Ausführungsbeispiel drei Wörter lang. len in diesen beiden Registern ebenfalls synchron
Die Eingabe von Zahlen in die Register kann von 50 um eine Wertstelle nach rechts verschoben werden.
einer Tastatur 1 her oder von weiteren Registern, Diese Operation wird Verschiebeschritt genannt.
von denen eins, mit K bezeichnet, dargestellt ist, er- Im folgenden wird gezeigt, daß sich durch geeig- folgen. Ein Registerverteiler 2 besorgt die Durch- nete Steuerung der Rechenschritte und der Ver schaltung der Eingabemittel auf ein wählbares Re- schiebeschritte ein Rechengang erzeugen läßt, der gister. 55 die gewünschte Aufgabe einer Vierspeziesrechenein-
von denen eins, mit K bezeichnet, dargestellt ist, er- Im folgenden wird gezeigt, daß sich durch geeig- folgen. Ein Registerverteiler 2 besorgt die Durch- nete Steuerung der Rechenschritte und der Ver schaltung der Eingabemittel auf ein wählbares Re- schiebeschritte ein Rechengang erzeugen läßt, der gister. 55 die gewünschte Aufgabe einer Vierspeziesrechenein-
Zur vereinfachten Darstellung der Erfindung wird heit erfüllt. Es wird sich dabei herausstellen, daß
im folgenden der Serienbetrieb der Recheneinheit die Rechengangsteuerung außerordentlich einfach
angenommen. Eine Additionsschaltung besteht hier- ist. Sie besteht im wesentlichen aus einem bistabilen
bei aus einem rückgekoppelten Volladdierer; die Element 9, das das Vorzeichen der im Register D
Ziffernübertragungsleitungen brauchen dann auch 60 stehenden Zahl überwacht, und aus einem Schiebe-
keine Vielfachleitungen zu sein. zähler 10, der die Anzahl der Schiebeschritte zählt
Die Register sind zur Ausführung von Rechen- und den Rechengang nach einer bestimmten Anzahl
funktionen gemäß der Erfindung paarweise mit als beendet abbricht. Außerdem ist eine Taktzentrale
arithmetischen Schaltungen 3 bzw. 4 verbunden. Die 11 vorhanden, die die Zeitsteuerung der ganzen
eine arithmetische Schaltung 3 verknüpft in einem 65 Recheneinheit bewirkt. Sie besteht aus einem Takt-
Rechenschritt die Zahlen in den Registern C und D generator 12 und einem Taktzähler 13, der die ein
wahlweise additiv oder subtraktiv und setzt das Er- zelnen Taktimpulse zählt und an seinen beiden Aus-
gebnis in das Register D. Die andere arithmetische gangen 14 und 15 Impulsmuster zum Betrieb der
ι iyu /üb
Recheneinheit liefert, wie sie in der F i g. 2 angedeutet
sind.
Im folgenden wird für ein konkretes Beispiel einer Recheneinheit eine Wortlänge von sechzehn Wertstellen
angenommen, so daß die vier Register wegen der dreifachen Wortlänge achtundvierzig Wertstellen
besitzen. Der Taktzähler gibt an seinem ersten Ausgang 14 ein Impulsmuster ab, das ein nachgeschaltetes
Konjunktionstor 16 während achtundvierzig Takt-
Zu diesem Zweck ist der zweite Ausgang 15 des Taktzählers 13 (unteres Diagramm von F i g. 2) mit
einem Konjunktionsgatter 19 verbunden, wodurch der jeweils neunundvierzigste Taktimpuls auf eine
Taktleitung 20 durchgeschaltet wird, die das Vorzeichen des Registers D auf das bistabile Element 9
einwirken läßt. Zur Steuerung der Schiebeschrittte in den Registern B und C über die Leitung 8 ist
nur ein einziges weiteres Konjunktionstor 21 nötig.
zeiten öffnet und während einer neunundvierzigsten io das während des neunundvierzigsten Taktimpulses
Taktzeit schließt (oberes Diagramm von F i g. 2). geöffnet ist, wenn das Vorzeichen im Register D
Der Taktzähler zählt modulo 49 und wird durch den von negativ nach positiv übergeht.
Schiebezähler 10 über dessen Ausgangsleitung 17
blockiert bzw. freigegeben. Der Schiebezähler über- Nach dieser Beschreibung der Bauteile eines erwacht
zweiunddreißig Schiebeschritte, während 15 findungsgemäßen Rechenwerks sei nochmals zu-
denen die Zahlen in den Registern B und C um zweiunddreißig Wertstellen nach rechts verschoben
werden.
Zu Beginn einer Rechnung werden die zu verrechnenden höchstens 16stelligen Zahlen so in die
vier Register eingegeben, wie es die Schraffierung in der F i g. 1 andeutet: In den Registern A und D
wird nur das mittlere Drittel besetzt, während in den beiden anderen Registern nur der höchste Wertstellenbereich
besetzt wird. Im Laufe des Rechengangs wandern die Zahlen in den Registern B und C
in Richtung auf niedere Wertstellen, bis sie unverändert im rechten Drittel angelangt sind, wo dann
der Schiebezähler nach zweiunddreißig Verschiebunsammengefaßt, wie die Teile zusammenwirken:
a) Es werden so lange Rechenschritte ausgeführt, bis das Vorzeichen in Register D negativ geworden
ist;
b) dann werden Addition und Subtraktion vertauscht, und es wird ein Rechenschritt ausgeführt,
durch den das Vorzeichen von Register D wieder positiv wird (Rückstellen des
positiven Restes);
c) nun folgt ein Schiebeschritt für Register B und C, worauf wieder bei a) begonnen wird.
Durch geeignete Eingabe der Rechenwerte zu
gen die Rechnung beendet. Die Register B und C 30 sammen mit Einheitswerten oder Nullen in die Reihl
bd dß ih Ihl i id i dh diS
sind zu Ringzählern verbunden, so daß ihr Inhalt durch die Rechenschritte nicht veränderbar ist.
Die Taktleitung 7 wird gespeist vom Ausgang des Tores 16 und überträgt in jedem Rechenschritt nacheinander
achtundvierzig Impulse an die arithmetisehen Schaltungen. Wenn die Zahlen also eingegeben
waren und der erste Rechenschritt, beispielsweise durch Einschalten des Taktzählers 13, beginnt,
dann laufen die achtundvierzig Wertstellen
gister wird eine der Grundrechenarten Addition/Subtraktion, Multiplikation oder Division ausgewählt.
Nach zweiunddreißig Schiebeschritten steht das Ergebnis stets im schraffierten Bereich von Register A.
Der beschriebene erfindungsgemäße Rechengang führt nicht nur zu einem einfachen Rechenwerk für
Binärnotierung, sondern läßt sich auch auf zahlreiche andere Zahlensysteme anwenden, was im folgenden
an Hand des wichtigsten Zahlensystems, des
der Register D und C bzw. A und B paarweise in die 40 dezimalen, gezeigt werden soll. Die Dezimalzahlen
arithmetischen Schaltungen 3 bzw. 4 ein, während werden dabei beispielsweise in Tetraden verschlüsgleichzeitig
das Ergebnis der Rechenoperationen in
die Register D und A einläuft. Zu Beginn führt die
die Register D und A einläuft. Zu Beginn führt die
arithmetische Schaltung 3 stets eine Subtraktion aus,
seit. Das Blockbild von Fig. 1 läßt sich sinngemäß
auf ein Dezimalrechenwerk umdeuten, indem die Register Tetradenein- und -ausgänge aufweisen und
was erreicht wird, indem der Steuereingang 6 a für 45 die arithmetischen Schaltungen zur Addition von
die arithmetische Schaltung 3 von dem bistabilen tetradenverschlüsselten Dezimalziffern eingerichtet
Steuerelement 9 erregt ist. Dieser Steuereingang 6 a sind. Der Rechengang läßt sich in Dezimalnotierung
der arithmetischen Schaltung ist mit dem im Ruhe- am besten an Hand eines Rechenbeispiels für jede
zustand erregten Ausgang des bistabilen Elements 9
verbunden, während der die Addition bewirkende 5°
Steuereingang 5 a mit dem dazu komplementären
Ausgang über eine Leitung 26 verbunden ist. Die-
verbunden, während der die Addition bewirkende 5°
Steuereingang 5 a mit dem dazu komplementären
Ausgang über eine Leitung 26 verbunden ist. Die-
der Grundrechenarten darstellen.
1. Addition (Tabelle 1)
Die beiden zu addierenden Zahlen (38,8+25,6) werden in die Register A und B im schraffierten Bereich
eingegeben. Die Wortlänge wird zur einfache-
selben Ausgänge des bistabilen Elements sind auch mit den Steuereingängen der anderen arithmetischen
Schaltung verbunden, und zwar über einen Um- 55 ren Darstellung auf sechs Dezimalziffern, die Länge
schalter 18, der bei einem Additionsrechengang in der einzelnen Register auf achtzehn Dezimalstellen
der gezeichneten Stellung ist, so daß der Rechengang durch einen Additionsrechenschritt eingeleitet
id Z hfh i bkih
id Z hfh i bkih
g
wird. Zur Durchführung eines Subtraktionsrechen-
wird. Zur Durchführung eines Subtraktionsrechen-
beschränkt. In diesem Falle wird statt einer periodisehen
Impulsfolge von neunundvierzig Impulsen (F i g. 2) eine solche von dreiundsiebzig Impulsen
gangs wird der Umschalter 18 in die andere Lage 60 bereitgestellt. Im Register C wird das Dezimalgebracht,
so daß der Rechengang durch einen Sub- komma der Zahl im Register B an der Stelle als eine
traktionsrechenschritt eingeleitet wird. Eins eingegeben, die der Einerstelle im Register B
Jedesmal wenn das bistabile Steuerelement 9 sei- entspricht. Dasselbe gilt bezüglich Register D für die
nen Zustand wechselt, werden also die arithmeti- Kommastellung der Zahl im Register A. Nach dieschen
Schaltungen 3 und 4 umgesteuert. Das bi- 65 sen Vorbereitungen, die mit Hilfe der Tastatur 1 und
stabile Element 9 wiederum wird, wie bereits des Registerverteilers 2 erfolgen, beginnt der erste
erwähnt, vom Vorzeichen der in Register D stehen- Rechenschritt, der darin besteht, daß der Inhalt des
den Zahl nach jedem Rechenschritt neu eingestellt. Registers C vom Inhalt des Registers D abgezogen
wird und gleichzeitig der Inhalt von Register B zum Inhalt von Register A hinzugezählt wird. Nach
18 · 4=72 Einzelimpulsen ist dieser Rechenschritt abgeschlossen; mit dem dreiundsiebzigsten Taktimpuls
wird das bistabile Element 9 umgeschaltet, da die Zahl im Register C größer als die im Register
D war und das Vorzeichen im Register D dadurch gewechselt hat.
Register
C 000010000000000000
D 000000000010000000
d-c^d
D 999990000010000000
D 000000000010000000
000001000000000000
d-c=*-d d + c=>d
(1Ao)C=^c
d — c=->d d+ c=*-d
(1Ao)C=^c
d — c=->d d+ c=*-d
Tabelle 1
(Addition 38,8 + 25,6 = 64,4)
(Addition 38,8 + 25,6 = 64,4)
Register 000388000000000000 B
000000000256000000 A
a + b=*-a
000388000256000000 b
000000000256000000
(Vio) b =*- b
000038800000000000
a + ba — b' (1Ao) b ■■
a + ba-b-
■
a
b
■
a
■
a
Bemerkungen
Rechenschritt
Rückstellen,
da Vorzeichenwechsel (Vzw.)
Schieben
Rechenschritt
Rückstellen, da Vzw.
Schieben
Rechenschritt/ Rückstellen / Schieben
C 000000000010000000 D 000000000010000000
d — c=>d
D 000000000000000000
D 000000000000000000
d-c-^d
D 999999999990000000
D 000000000000000000
(1Ao) c=*-c
d-c=>d
000000000388000000 000000000256000000
a + b=>a 000000000644000000
a + b=^a 000000001032000000
a — b **■ a
000000000644000000
(1Ao) b^b
a + b=>a a — b=*- a
Rechenschritt
Rechenschritt, da kein Vzw.
Rückstellen, da Vzw.
Schieben
Rechenschritt/Rückstellen/Schieben
Rechenschritt/Rückstellen/Schieben
C 000000000000000010
D 000000000000000000
D 000000000000000000
000000000000000388 B 000000000644000000 A
Resultat nach zwölf Schiebungen
Nun wird der nächste Rechenschritt ausgeführt, indem lediglich die Wirkung des vorherigen wieder
beseitigt wird. Man bezeichnet diesen Schritt mit Rückstellen. Bei dieser Operation hat das Vorzeichen
im Register D abermals gewechselt, und zwar diesmal von negativ nach positiv. In der Taktzeit 49
dieses Rechenschritts wird die Bedingung für das Konjunktionstor 21 deshalb erfüllt, und der Inhalt
der Register B und C wird über die Leitung 8 um eine Wertstelle verschoben, während gleichzeitig der
Schiebezähler einen Zählschritt ausführt. Der soweit beschriebene Teilrechengang wird nun so oft wiederholt,
bis durch die Verschiebungen im Register C die Markierungen für die Kommastellungen der beiden
Operanden in einander entsprechende Wertstellen gelangt sind. Die nun folgende Subtraktion (d—c)
führt nicht zu einem Vorzeichenwechsel; die beiden in Register A und B stehenden Operanden werden
addiert, und es wird nicht wieder rückgestellt; das gewünschte Ergebnis steht dann in Register A zur
Verfügung. Für das Komma des Ergebnisses gilt weiterhin die Kommamarkierung im Register D, die
unverändert erhalten geblieben ist.
Obwohl das Rechenergebnis nun bereits vorliegt, wird gemäß der Erfindung der Rechengang fortgesetzt,
damit sich ein identischer Rechengang für
10
alle vier Grundrechenarten ergibt. Die folgende Rechnung hat jedoch keinen Einfluß mehr auf das
Ergebnis und besteht lediglich darin, daß ein Rechenschritt, ein Rückstellschritt und ein Schiebeschritt
einander so lange folgen, bis durch die dauernden Verschiebungen der Schiebezähler 10 zu
Ende gezählt hat und den Rechengang beendet.
2. Subtraktion (Tabelle 2)
Der Minuend (38,8) wird in den schraffierten Bereich von Register A gebracht, wobei seine Einerstelle
wie vorher im Register C durch eine Eins markiert wird. Der Subtrahend (25,6) steht im schraffierten
Bereich von Register B, sein Komma im Register D. Zur Ausführung der Subtraktion ist der
Schalter 18 derart aus der gezeichneten Lage gebracht, daß im ersten Rechenschritt eine Subtraktion
an Stelle einer Addition in der arithmetischen Schaltung 4 bewirkt wird. Nun folgt wieder dasselbe Spiel
von Rechenschritt, Rückstellen und Schieben wie oben, bis die beiden Kommastellen in Register C
und D übereinstimmen. Der nächstfolgende Rechenschritt bringt die eigentliche Subtraktion und damit
ίο das endgültige Ergebnis in Register A, wobei die
Kommastellung von Register D beachtet ist. Der nachfolgende Rechengang hat wie bei der Addition
keinen Einfluß mehr und bewirkt lediglich das Vollzählen des Schiebezählers 10.
Register
C
C
000010000000000000
(Subtraktion 38,8 - 25,6 = 13,2)
Register
000256000000000000 B
000256000000000000 B
D 000000000010000000 000000000388000000
D 999990000010000000
d+c-+d
D 000000000010000000
000001000000000000
a— b-^-a
999744000388000000
999744000388000000
a + b-+a
000000000388000000
000000000388000000
(V10) b-+b
000025600000000000
000025600000000000
Bemerkungen
Rechenschritt
Rückstellen, da Vzw.
Schieben
Rechenschritt, Rückstellen, Schieben
usw.
usw.
C | 000000000010000000 | 000000000256000000 | B | Rechenschritt |
D | 000000000010000000 | 000000000388000000 | A | |
d — c-^-d | a — b-^-a | Rechenschritt, da kein Vzw. | ||
D | 000000000000000000 | 000000000132000000 | A | |
d-c-+d | a — b-^-a | Rückstellen, da Vzw. | ||
D | 999999999990000000 | 999999999876000000 | A | |
d + c->d | α + b-^a | Schieben Rechenschritt Rückstellen Schieben Rechenschritt/Rückstellen/Schieben • |
||
D | 000000000000000000 | 000000000132000000 | A | Resultat nach zwölf Schiebungen |
(VlO)Cy C d-c~>.d d + c-+d (Vio)c-yc d — C-^d d + c-+d |
(IJ10) b-^b a — b-^-a a + b-+a (Vm)&-*-6 a — ö-y a a + 6->fl |
|||
C | 000000000000000010 | 000000000000000388 | B | |
D | 000000000000000000 | 000000000132000000 | A | |
3. Multiplikation (Tabelle 3)
wird der zweite Operand, der Multiplikator (25,6), hier im schraffierten Bereich von Register D einge-Der
Multiplikand (38,8) wird in dem schraffierten 65 geben, während das Register A völlig mit Nullen ge-Bereich
des Registers B eingetastet, während seine füllt ist. Das Ergebnis wird in Register A aufgebaut
Kommastellung im Register C wie oben fixiert wird. in demselben Stellenwertbereich wie der Multiplika-Im
Gegensatz zu der Addition und zur Subtraktion tor in Register D.
509 538/374
Der Schalter 18 steht in der Stellung Addition, d. h., im ersten Rechenschntt wird addiert. Der erste
Rechenschntt wird wieder rückgestellt, wie oben geschildert. Nach dem Schieben folgen weitere
Rechenschritte mit Rückstellen und Schieben, bis die Kommamarkierung im Register C in dieselbe Stelle
gewandert ist, in der in Register D die erste wesentliche Ziffer steht. Der nächstfolgende Rechenschntt
führt nicht zu einem Vorzeichenwechsel in Register D, so daß das Additionsergebnis (a+b) in
Register A erhalten bleibt und sich sofort ein weiterer Rechenschritt anschließt, der ebenfalls noch
keinen Vorzeichenwechsel bringt. Erst im nächsten Rechenschritt wechselt das Vorzeichen wieder, worauf
eine Rückstellung und ein Schiebeschritt folgen. Entsprechend der Einerziffer 5 im Multiplikator
werden nun fünf Rechenschritte ausgeführt, ehe das Vorzeichen in Register D wieder wechselt, und anschließend
nach dem Rückstellen und Schieben folgen sechs weitere Rechenschritte gemäß der niedrigstwertigen Multiplikatorstelle. Während dieser
ίο Rechenschritte wird der Inhalt des Registers D
abgebaut und das Produkt in Register A aufgebaut.
Tabelle 3 (Multiplikation 38,8 · 25,6 = 993,28)
Register | 000010000000000000 | 000388000000000000 | Register | Bemerkungen |
C | 000000000256000000 | 000000000000000000 | B | |
D | d-c^d | a + b=*a | A | |
999990000256000000 | 000388000000000000 | Rechenschritt | ||
D | d + c-^d | a — b =*- a | A | |
000000000256000000 | 000000000000000000 | Rückstellen, da Vzw. | ||
D | (Vio)«:-·» c | (Vio) b =*- b | A | |
000001000000000000 | 000038800000000000 | Schieben | ||
C | B | |||
• | • | ■ | • | B | Rechenschntt, Rückstellen, Schieben | • | Rechenschritt | |
000000000100000000 | 000000003880000000 | A | usw. | |||||
C | 000000000256000000 | 000000000000000000 | Rechenschritt, da kein Vzw. | |||||
D | d-c^d | a + b=*-a | A | |||||
000000000156000000 | 000000003880000000 | Rechenschntt, da kein Vzw. | ||||||
D | d-c^d | a + b=*~a | A | |||||
000000000056000000 | 000000007760000000 | Rückstellen, da Vzw. | ||||||
D | d-c^d | a + b=*~a | A | |||||
999999999956000000 | 000000011640000000 | Schieben | ||||||
D | d + c=*d | a — b =**· α | A | |||||
000000000056000000 | 000000007760000000 | Rechenschntt | ||||||
D | (Vio) c=*-c | (Vio) b =*- b | B | Rechenschritt | ||||
000000000010000000 | 000000000388000000 | Rechenschritt | ||||||
C | d-c=*-d | a + b^a | Rechenschntt | |||||
d — c=*- d | a + 6 =*- a | Rechenschritt | ||||||
d-c^d | a + b=*~a | Rechenschritt | ||||||
d-c^d | a + b=*-a | |||||||
d-c=>d | Cl ~f" b =*- CL | Rückstellen, da Vzw. | ||||||
d-c^d | a + ί» =*- a | A | ||||||
999999999996000000 | 000000010088000000 | Schieben | ||||||
D | d + c=*-d | a — ί> =*- a | A | Rechenschritt | ||||
000000000006000000 | 000000009700000000 | Rechenschritt | ||||||
D | (Vio)Oc | (Vio) b =*- b | Rechenschntt | |||||
d-c^d | a + b=*-a | Rechenschritt | ||||||
d-c^d | a+ b^a | Rechenschritt | ||||||
d — c^-d | a + b^a | Rechenschritt | ||||||
d — c=*- d | a+ b=*~a | Rechenschritt | ||||||
d — c=*- d | a + b=*~a | |||||||
d — c^-d | a + b^-a | |||||||
d — c=*-d | α + δ=*-α | |||||||
Tabelle 3 (Fortsetzung)
Register D |
999999999999000000 | d |
C
d d C d d |
000000009971600000 | Register |
d + c=> | 000000000000000000 | a-b^a | |||
D | (Vio) c ==>- d-c=*- d + c =>· (Vio) c =*· d-c^ |
000000009932800000 | |||
(Vio) b =>■ b a + b=*~a a — b =*■ a (Vio) b =*· 6 a+ O=^a |
Bemerkungen
Rückstellen, da Vzw.
Schieben
Rechenschritt
Rückstellen
Schieben
Rechenschritt
Rückstellen
Schieben, usw.
C 000000000000000010 D 000000000000000000
000000000000000388 B 000000009932800000 A Resultat nach zwölf Schiebungen
Nun folgen noch die restlichen Schiebeschritte, ehe der Schiebezähler 10 das Ende der Rechnung
bewirkt. Das Ergebnis wird durch diese abschließenden Schritte wie oben nicht mehr beeinflußt.
4. Division (Tabelle 4)
Der Dividend (25,6) wird in den schraffierten Bereich
von Register D wie vorher der Multiplikator eingegeben, während das Register A mit Nullen gefüllt
ist. Der Divisor (38,8) steht diesmal im schraffierten Bereich von Register C, wobei sein Komma
im schraffierten Bereich von Register B markiert ist. Der Rechengang bleibt wie bisher gleich dem der
Addition und der Multiplikation; die Subtraktionen (d—c) ergeben so lange einen Vorzeichen wechsel
und bewirken somit das Rückstellen und Schieben, bis der Inhalt von Register C betragsmäßig kleiner
als der Inhalt von Register D geworden ist. Erst in diesem Augenblick wird begonnen, das Ergebnis in
Register A aufzubauen, worauf in sechs Rechenschritten die höchstwertige Dezimalstelle des Ergebnisses
gebildet wird; nun wechselt wieder das Vorzeichen in RegisterD, und ein Rückstell- und ein
Schiebeschritt finden statt. Nun folgen fünf weitere Rechenschritte bis zum nächsten Vorzeichenwechsel,
dann neun, dann acht usw., bis der Schiebezähler das Ende der Operation anzeigt. Das Ergebnis steht
im Register A in derselben Kommastellung, wie für den Dividenden in Register D vorgegeben war, zur
Verfügung.
Tabelle 4
(Division 25,6 : 38,8 = 0,6597938 Rest 56 · 1O~9)
(Division 25,6 : 38,8 = 0,6597938 Rest 56 · 1O~9)
Register Register
C 000388000000000000 000010000000000000 B
D 000000000256000000
d — c =*■ d
d — c =*■ d
999612000256000000
000000000000000000 A
000010000000000000 A
a — b=*- a
000000000000000000 A
(Vio)ö=*-ö
000038800000000000 000001000000000000 B
D 000000000256000000
(Vio) <
(Vio) <
Bemerkungen
Rechenschritt
Rückstellen, da Vzw.
Schieben
Rückstellen, da Vzw.
Schieben
Rechenschritt, Rückstellen, Schieben
usw.
usw.
C 000000000038800000
d — c=*- d
D 000000000217200000
000000000001000000 a + b=$~a
000000000001000000 a + b=^a
Rechenschritt
Rechenschritt, da kein Vzw.
Register
D 000000000178400000
d-c^d
d-c-^d
d — c=*-d
d — c=^d
d- c=^d
Tabelle 4 (Fortsetzung)
C 000000000038800000
D 000000000023200000
(Vie) c=>c
D 000000000023200000
(Vie) c=>c
C 000000000000000388
D 000000000000000056
D 000000000000000056
000000000002000000 | Register A |
Bemerkungen |
a + b=^a a + 6«*· a a + b=*-a α + 6 =*- a a + b=*~ a a — b°*- a |
Rechenschritt Rechenschritt Rechenschritt Rechenschritt Rechenschritt Rückstellen, da Vzw. |
|
000000000001000000 | B | |
000000000006000000 | A | |
(1Ao) b =*- b | Schieben | |
• | Rechenschritt usw. | |
000000000000000010 | B | Resultat nach zwölf Sei |
000000000006597938 | A |
Es wurde also gezeigt, daß alle vier Grundrechenarten
mit demselben einfach zu steuernden Rechenablauf ausführbar sind, wobei sich erstmals die hohe
Rechengeschwindigkeit moderner elektronischer Bauelemente auch bei tastengesteuerten Recheneinheiten
voll auswirken kann, und zwar zugunsten eines sehr geringen Steueraufwandes.
Bisher wurde stets davon ausgegangen, daß die zu verrechnenden Zahlen an geeigneter Stelle in den
Registern vorgegeben sind. Diese Vorgabe wird jedoch in einer tastengesteuerten Maschine erst erreicht
durch das Drücken einer entsprechenden Operationstaste. Man kann davon ausgehen, daß
eine der Größen bereits im Register A als Ergebnis einer vorhergegangenen Berechnung steht oder
durch eine Eingabeoperation dorthin gebracht wurde. Als nächstes drückt der Benutzer die gewünschte
Operationstaste, wodurch der Registerverteiler 2 den für diese Operation richtigen Weg öffnet und die Register
entsprechend füllt. Während des Eintastens des zweiten Operanden wird das Komma auf einer speziellen
Taste mit der Bedeutung »Komma« nach Art einer Gleitkommaoperation eingetastet, wodurch in dem
für die Markierung des Kommas durchgeschalteten Register eine Eins des verwendeten Zahlensystems
entsteht. Die Kommastelle des Ergebnisses richtet sich stets nach der Kommastellung der zuerst eingetasteten
oder bereits vorgegebenen Zahl. Deren Kommastellung bestimmt also gewissermaßen das
Rechenwerkskomma. Vielfach ist ein mechanisches tastengesteuertes Register, z. B. Register K in F i g. 1,
vorhanden, das während der ganzen Rechenoperation das Rechenwerkskomma optisch anzeigt und
bei Einleitung der Operationen Addition und Subtraktion über den Registerverteiler mit dem Register D
verbunden ist. Der Benutzer hat also keinerlei Vorschriften zu beachten bezüglich der Kommastellung
und erhält das Ergebnis in Register A oder in einem diesem nachgestalteten Drucker 22 stets
mit der von ihm vorgewählten Kommastellung ausgeliefert.
Eine besonders für die vorgeschlagene Betriebsweise geeignete Realisierungsmöglichkeit für die
Register besteht in umlaufenden Speichermedien mit Schreibköpfen, die um die Durchlaufzeit der Impulse
durch die arithmetische Schaltung gegenüber
den Leseköpfen verschoben sind.
Der erfindungsgemäße Rechenablauf läßt sich in Fällen, in denen die Geschwindigkeit der Bauelemente
nicht genügend hoch über der Reaktionszeit des Benutzers liegt, durch eine Modifikation ver-
bessern, die im Blockschaltbild in F i g. 3 gezeigt ist. Hier entfallen die zahlreichen vergeblichen Rechenschritte,
die zum Rückstellen des vorherigen Zustandes geführt haben, indem vor jedem Rechenschritt
ein Vergleich zwischen den Registern C und D aus-
geführt wird, der nur dann einen Rechenschritt zuläßt, wenn der Inhalt des Registers C kleiner oder
gleich dem des Registers D ist. Das zugehörige Vergleichsnetzwerk ist durch ein einziges Tor 23 symbolisch
angedeutet, das zwei gleichwertige Stellen
der Register D und C miteinander verknüpft. Die Ausgangsleitung 24 des Vergleichsnetzwerks für alle
Wertstellen ist stets dann erregt, wenn vor einem Rechenschritt der Inhalt von Register C größer als
der von Register D ist. Der Taktzähler 13 ist zu die-
sem Zweck mit einem um einen Taktimpuls verlängerten Zählimpuls ausgerüstet und besitzt einen weiteren
Ausgang Γ 50, der nur jeweils während des fünfzigsten Taktimpulses erregt ist. Zu diesem Zeitpunkt
wird stets der Vergleich durchgeführt, und es
wird sogleich auf die Leitung 8 ein Schiebeimpuls abgegeben, wenn der Inhalt von Register C größer
als der von Register D ist. Gleichzeitig wird der Taktzähler in der Stellung Γ50 angehalten, und es
werden so lange Schiebeschritte ausgelöst, solange
der Vergleich nicht das entgegengesetzte Ergebnis liefert. Est dann wird der Taktzähler wieder freigegeben,
und der nächste wirkliche Rechenschritt kann ablaufen und einen Beitrag zum Rechenergebnis
liefern.
Die Erfindung wurde an Hand von statischen Registern erläutert, die eine mehrfache Wortlänge besitzen.
Da jedoch meist nur eine einzige Wortlänge von wesentlichen Ziffern besetzt ist, kann man die
mehrfach langen Rechenregister durch kürzere er-
setzen, die nur eine Wortlänge aufweisen, und die Schiebesteuerung durch eine Verzögerungssteuerung
ersetzen. In diesem Fall wirken die nicht schraffierten Bereiche der Register in F i g. 1 und 3 als Ver-
zögerungsmittel. Bei umlaufenden Speichermedien kann die Verzögerung durch eine Versetzung verschiedener
Lese- und Schreibköpfe gegeneinander erzielt werden.
Weiter ist die Erfindung nicht auf die Berechnung von Operanden mit nur positivem Vorzeichen beschränkt,
vielmehr sind alle bekannten Darstellungsarten negativer Zahlen auch hier anwendbar. Insbesondere
die Komplementdarstellung eignet sich gut und führt sogar zu einer besonders günstigen
Anordnung. Da die Taktleitung 7 für die arithmetischen Schaltungen 3 und 4 und die Taktleitung 8 für
die Schiebeschritte zugleich den linken und den rechten Registern in den Fig. 1 und 3 zugeführt werden,
da also alle Operationen zugleich auf beide Registerpaare AIB bzw. CID angewandt werden, können die
Register A und D sowie die Register B und C zu zwei vielfach langen Registern zusammengehängt
werden, wobei an der Nahtstelle je ein Registerdrittel entfallen kann. Negative Operanden werden dann
ebenso wie zu subtrahierende positive Operanden und negative Resultate im Komplement dargestellt,
und es wird stets addiert. Bei einem Vorzeichenwechsel im Registerteil D wird das Rückstellen
durch eine Komplementierung der in den Registerteilen B und C stehenden Zahlen eingeleitet. Die abschließende
Fig. 4 zeigt die beiden kombinierten Register mit der einzigen arithmetischen Schaltung
25 und einer vom hier nicht gezeichneten Steuerelement 9 über die Leitung 26 einschaltbaren Kornplementiereinrichtung
27. Die übrigen Teile der Recheneinheit (Schiebezähler, Impulszentrale) sind sinngemäß aus den früheren Figuren zu ergänzen.
In den Rahmen der Erfindung fällt weiterhin eine Modifikation, die darin besteht, daß der Registerverteiler
2 nicht vor, sondern während des Rechenzyklus derart wirksam wird, daß er für jede wählbare
Grundrechenart andere Register paarweise auf die beiden arithmetischen Schaltungen durchverbindet.
Der Umspeichervorgang wird dadurch unnötig und durch einen Funktionstausch der einzelnen Register
ersetzt. Insbesondere wird bei einer Vertauschung der Ausgänge der Register B und C aus einer
Multiplikation eine Division.
Will man die Resultate stets in demselben Register/1
erhalten, dann läßt man den Registerverteiler nur für den ersten Rechenschritt derart wirksam
werden, daß nach diesem Schritt die Registerinhalte wie in den Tabellen 1 bis 4 angegeben lauten.
Schließlich sei noch erwähnt, daß an Stelle der beschriebenen Folge von Rechenschritt—Rückstellen—Schiebeschritt
auch eine Folge Rechenschritt— Schiebeschritt—Operationsumkehr zum richten Ergebnis
führt. Unter Operationsumkehr wird dabei die Umschaltung des bistabilen Steuerelements verstanden,
die bisher das Rückstellen verursachte. Da der Schiebeschritt hier jedoch vor dem Rückstellen
ausgeführt wird, entsteht eine Art Division ohne Rückstellen des Restes.
Gegenüber den an Hand von Fig. 1, 3 und 4 beschriebenen Anordnungen ist für eine solche
Steuerung lediglich ein weiteres Konjunktionstor 28 nötig, das gestrichelt in F i g. 3 eingezeichnet ist und
geöffnet wird, wenn das Steuerelement 9 eingeschaltet wird. Sein Ausgang wirkt ebenfalls auf die Leitung
8 ein, so daß diese Leitung nunmehr bei jedem Vorzeichenwechsel erregt ist, wie es für diese Betriebsart
erforderlich ist.
Wenn die Erfindung nach an Hand je eines dezimalen und eines binären Rechenwerks beschrieben
wurde, so soll diese Wahl nur die häufigst benötigten Zahlensysteme andeuten, nicht jedoch beschränkend
verstanden sein. Absichtlich wurde auch die genaue Verschlüsselung der Dezimalziffem in Tetraden oder
Pentaden nicht angegeben, da die Verschlüsselungsart keinen Einfluß auf die erfindungsgemäße Rechengangsteuerung,
sondern nur auf die Ausbildung der arithmetischen Schaltung besitzt. Auch das Folgeprinzip
der Binär- oder Dezimalziffem (parallel, seriell, serienparallel) ist für die Erfindung irrelevant.
Claims (13)
1. Elektronische Recheneinheit zur Durchführung der vier Grundrechnungsarten mit einem
Steuerwerk zur selbsttätigen Abwicklung eines gleichbleibenden zusammengesetzten Rechenprogramms,
mit dem unterschiedliche, in ihm enthaltene Grundrechnungsarten mit zwei Rechengrößen durch Registerwahl und Vorgabe
dritter Größen durchführbar sind, dadurch gekennzeichnet, daß unter Verwendung
von vier Registern (A, B, C, D) mit den Inhalten a, b, c, d das Rechenprogramm zur Durchführung
jeweils einer von allen vier Grundrechnungsarten in Rechenschritten nach dem
Rechengang (a ± b) abläuft, indem b so oft
zu α vorzeichenrichtig addiert wird, wie c von d
subtrahierbar ist, und daß hierbei im Zuge der nach an sich bekanntem Prinzip durch fortgesetzte
Subtraktionen mit Stellenverschiebungen stattfindenden Bildung eine Endstellung
der Resultatziffern in durch das Komma einer ersten Verrechnungsgröße bestimmten Dezimalstellen
in der Weise herbeigeführt wird, daß nach Eintragung der Verrechnungsgrößen mit gleitendem
Komma in gegeneinander versetzte Felder der zugeordneten Register das Steuerwerk den
Verschiebungen von c gegenüber d korrespondierende Verschiebungen von b gegenüber α bewirkt,
wobei ein zuvor in ein Register C, D oder B, welches bei der auszuführenden Grundrechnungsart
keine zu verrechnende Größe aufnimmt, in eine der Einerstelle der Verrechnungsgröße des korrespondierenden Registers entsprechende
Stelle eingeführter Wert »1« des verwendeten Zahlensystems an dem Rechengang teilnimmt.
2. Recheneinheit nach Anspruch 1, dadurch gekennzeichnet, daß ein Verteiler vorgesehen ist,
der nach Maßgabe der vorgewählten Grundrechenart, insbesondere bei der Unterscheidung
von Multiplikation und Division, bestimmte Eingänge der arithmetischen Schaltung mit bestimmten
Registerausgängen verbindet oder die Verbindung vertauscht.
3. Recheneinheit nach Anspruch 1, dadurch gekennzeichnet, daß die vier Register (A, B, C
und D) zur Ausführung der Rechenvorschrift
(a ± b) —- =φ α
paarweise mit der arithmetischen Schaltung- verbunden
sind, die so ausgebildet ist, daß sie die Summe (a+b=*-d) (bzw. bei Subtraktion die
' - . ■ ■ 509 538/374
Differenz α—b=$~ ä) bildet, bis die gleich oft gegebildete
Differenz d—c=*~d keinen Vorzeichenwechsel
ergibt, und daß vor einem Wechsel des Vorzeichens in Register D die Inhalte der Register
B und C je um eine Wertstelle in Richtung niedriger Wertstellen verschoben werden, worauf
erneut die erwähnten Summen und Differenzen gebildet werden usw., und daß schließlich ein
Zähler, der die Verschiebungen zählt, nach einer bestimmten Anzahl von Schiebeschritten den
Rechenablauf beendet.
4. Recheneinheit nach Anspruch 1, dadurch gekennzeichnet, daß die vier Register (A, B, C
und D) zur Ausführung der Rechenvorschrift
d
(a ± b) — =φ α
paarweise mit der arithmetischen Schaltung verbunden sind, die so ausgebildet ist, daß sie so oft
die Summe a+b=*-a (bzw. bei Subtraktion die ao
Differenz a — 6 =*- α bildet, bis die gleich oft gebildete
Differenz d—c=°>d einen Vorzeichenwechsel
ergeben hat, worauf die Inhalte der Register B und C je um eine Wertstelle in Richtung
nidriger Wertstellen verschoben und mit dem Faktor (—1) multipliziert werden, ehe erneut die
erwähnten Summen und Differenzen gebildet werden usw., und daß schließlich ein Zähler, der
die Verschiebungen zählt, den Rechenablauf nach einer bestimmten Anzahl von Schiebeschritten
beendet.
5. Recheneinheit nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß die vier Rechenregister
gleich viele Wertstellen aufweisen und je mindestens die doppelte Anzahl von Wertstellen
wie die zu verrechnenden und die Ergebniszahlen besitzen, wobei die Register B und C
stets in einem Wertstellenbereich mit zu verrechnenden Zahlen geladen werden, der oberhalb
des Wertstellenbereichs der Zahlen in den übrigen Registern liegt, so daß stets zuerst der
Inhalt des Registers C größer als der des Registers D ist.
6. Recheneinheit mit Serienbetrieb nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet,
daß die vier Rechenregister schiebefähig ausgebildet sind und daß Verzögerungsmittel vorgesehen
sind, die die Zahlen in den Registern B und C um eine wählbare Anzahl von Wertstellen
verzögert gegenüber den Zahlen in den Registern A und D an die arithmetische Schaltung
weitergeben.
7. Recheneinheit nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß ein fünftes,
vorzugsweise mechanisch einstellbares Register von der Stellenanzahl der anderen Register vorgesehen
ist, in das vor Beginn der Rechnung das Komma der im Register A stehenden Zahl durch
Markierung der Stelle eingegeben wird, die dem niedrigsten ganzzahligen Stellenwert der Zahl in
Register A oder B zugeordnet ist, und daß das Ergebnis im Register A unter Berücksichtigung
der eingetasteten Kommastellung aufgebaut wird (Rechenwerkskomma).
8. Recheneinheit nach Anspruch 7, dadurch gekennzeichnet, daß eine Addition bzw. Subtraktion
der in den Registern A und B stehenden Zahlen bewirkt wird, wenn vor Rechenbeginn
das Rechenwerkskomma aus dem fünften Register in Form einer »Eins« in die Einerstelle des
Registers D übertragen wird und wenn das Komma der im Register B stehenden Zahl als
»Eins« in die Stelle des Registers C gelangt, die dem Einerstellenwert der Zahl entspricht.
9. Recheneinheit nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß eine Multiplikation
zwischen der Zahl im Register B und der auf das Rechenwerkskomma normalisierten Zahl im Register
D bewirkt wird, wenn vor Rechenbeginn das Komma der in Register B stehenden Zahl als
»Eins« in die Stelle des Registers C gelangt, die dem Einerstellenwert der Zahl entspricht, während
in das Register A der Wert »Null« gelangt.
10. Recheneinheit nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, daß eine Division
zwischen einem im Register D stehenden, auf das Rechenwerkskomma normalisierten Dividenden
und einem im Register C stehenden Divisorbewirkt wird, wenn vor Rechenbeginn das
Komma der im Register C stehenden Zahl als »Eins« in die Stelle des Registers B gelangt, die
dem Einerstellenwert der Zahl entspricht, während in das Register A der Wert »Null«
gelangt.
11. Recheneinheit nach Anspruch 3, dadurch gekennzeichnet, daß Prüfmittel vorgesehen sind,
die den Vorzeichenwechsel im Register D feststellen und auf die Ablaufsteuerung derart einwirken,
daß der letzte Rechenschritt, durch den das Vorzeichen gewechselt hat, wieder rückgängig
gemacht wird, ehe ein Schiebeschritt veranlaßt wird.
12. Recheneinheit nach Anspruch 1, dadurch gekennzeichnet, daß Vergleichsmittel vorgesehen
sind, die die Zahlen in den Registern C und D miteinander vergleichen und auf die Ablaufsteuerung
derart einwirken, daß Schiebeschritte ausgeführt werden, solange die Zahl im Register
D kleiner als die im Register C ist.
13. Recheneinheit nach Anspruch 1, dadurch gekennzeichnet, daß die vier Register paarweise
(A und D bzw. B und C) zu Schieberegistern verbunden sind, daß die in das Register C eingegebene
zu verrechnende Zahl stets im Komplement dargestellt wird und daß die arithmetische
Schaltung zur Addition der aus den Schieberegistern kommenden Zahlen eingerichtet ist,
wobei das Additionsergebnis in eines der Schieberegister (Register A und D) zurückgebracht
wird, und daß eine Komplementierschaltung in die Zuführung der aus den Registern B
und C gebildeten Schieberegister zur arithmetischen Schaltung nach Maßgabe des Vorzeichens
im anderen Schieberegister einschaltbar ist.
In Betracht gezogene Druckschriften:
Deutsche Patentschrift Nr. 922 085;
deutsche Auslegeschriften Nr. 1 090 885,
048 051;
048 051;
»Automatic Digital Computers«, Methuen & Co., Ltd., London, 1956, S. 111, 112.
Hierzu 1 Blatt Zeichnungen
509 538/374 3.65 © Bundesdruckerei Berlin
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DET24208A DE1190705B (de) | 1963-06-28 | 1963-06-28 | Elektronische Vierspeziesrecheneinheit |
AT515764A AT244089B (de) | 1963-06-28 | 1964-06-16 | Elektronische Vierspeziesrecheneinheit |
GB26093/64A GB1064518A (en) | 1963-06-28 | 1964-06-24 | Electronic four-rule arithmetic unit |
CH834064A CH437867A (de) | 1963-06-28 | 1964-06-25 | Elektronische Recheneinheit |
NL6407327A NL6407327A (de) | 1963-06-28 | 1964-06-26 | |
FR979959A FR1426917A (fr) | 1963-06-28 | 1964-06-29 | Unité de calcul électronique effectuant les quatre opérations arithmétiques fondamentales |
US378747A US3315069A (en) | 1963-06-28 | 1964-06-29 | Computer having four-function arithmetic unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DET24208A DE1190705B (de) | 1963-06-28 | 1963-06-28 | Elektronische Vierspeziesrecheneinheit |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1190705B true DE1190705B (de) | 1965-04-08 |
Family
ID=7551355
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DET24208A Pending DE1190705B (de) | 1963-06-28 | 1963-06-28 | Elektronische Vierspeziesrecheneinheit |
Country Status (6)
Country | Link |
---|---|
US (1) | US3315069A (de) |
AT (1) | AT244089B (de) |
CH (1) | CH437867A (de) |
DE (1) | DE1190705B (de) |
GB (1) | GB1064518A (de) |
NL (1) | NL6407327A (de) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3391391A (en) * | 1965-09-24 | 1968-07-02 | Ibm | Computation with variable fractional point readout |
JPS5227501B1 (de) * | 1966-05-06 | 1977-07-20 | ||
US3482085A (en) * | 1966-06-23 | 1969-12-02 | Detrex Chem Ind | Binary full adder-subtractor with bypass control |
US3509329A (en) * | 1966-10-24 | 1970-04-28 | Wang Laboratories | Calculator |
US3854124A (en) * | 1966-11-21 | 1974-12-10 | Friden Inc | Electronic calculator |
US3552511A (en) * | 1968-04-25 | 1971-01-05 | Fairbanks Morse Inc | Method and apparatus for calculating a piece count by weighing calculations |
US3546679A (en) * | 1968-05-08 | 1970-12-08 | Gen Corp | Method for dynamic controlling of magnetic core register |
US3673392A (en) * | 1970-02-02 | 1972-06-27 | Hydril Co | Remote terminal computing unit to compute b/a {33 {0 c values, for use by central computer |
US3819921A (en) * | 1971-05-13 | 1974-06-25 | Texas Instruments Inc | Miniature electronic calculator |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE922085C (de) * | 1943-05-01 | 1955-01-07 | Ibm Deutschland | Durch Aufzeichnungstraeger gesteuerte Rechenmaschine |
DE1048051B (de) * | 1955-10-21 | 1958-12-31 | Dr Gerhard Dirks | Elektronisches Rechengeraet |
DE1090885B (de) * | 1957-03-16 | 1960-10-13 | Philips Nv | Parallel arbeitende, synchrone, elektrische, binaerrechnende Zahlenrechenmaschine, welche die Operation x+yz selbsttaetig auszufuehren vermag |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2914248A (en) * | 1956-03-07 | 1959-11-24 | Ibm | Program control for a data processing machine |
US3061192A (en) * | 1958-08-18 | 1962-10-30 | Sylvania Electric Prod | Data processing system |
US3249745A (en) * | 1962-01-09 | 1966-05-03 | Monroe Int | Two-register calculator for performing multiplication and division using identical operational steps |
-
1963
- 1963-06-28 DE DET24208A patent/DE1190705B/de active Pending
-
1964
- 1964-06-16 AT AT515764A patent/AT244089B/de active
- 1964-06-24 GB GB26093/64A patent/GB1064518A/en not_active Expired
- 1964-06-25 CH CH834064A patent/CH437867A/de unknown
- 1964-06-26 NL NL6407327A patent/NL6407327A/xx unknown
- 1964-06-29 US US378747A patent/US3315069A/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE922085C (de) * | 1943-05-01 | 1955-01-07 | Ibm Deutschland | Durch Aufzeichnungstraeger gesteuerte Rechenmaschine |
DE1048051B (de) * | 1955-10-21 | 1958-12-31 | Dr Gerhard Dirks | Elektronisches Rechengeraet |
DE1090885B (de) * | 1957-03-16 | 1960-10-13 | Philips Nv | Parallel arbeitende, synchrone, elektrische, binaerrechnende Zahlenrechenmaschine, welche die Operation x+yz selbsttaetig auszufuehren vermag |
Also Published As
Publication number | Publication date |
---|---|
NL6407327A (de) | 1964-12-29 |
CH437867A (de) | 1967-06-15 |
AT244089B (de) | 1965-12-10 |
US3315069A (en) | 1967-04-18 |
GB1064518A (en) | 1967-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1549476C3 (de) | Anordnung zur Ausführung von Divisionen | |
DE1169166B (de) | Modulí¬9 Pruefzahl-Rechner | |
DE1190705B (de) | Elektronische Vierspeziesrecheneinheit | |
DE2034841B2 (de) | Matrixanordnung für Digital Rechenanlage | |
DE1499174B1 (de) | Dividiervorrichtung fuer Digitalrechner | |
DE2203143C3 (de) | Rechenanordnung zum Dividieren von Dezimalzahlen | |
DE1549395C3 (de) | Elektronischer Kleinrechner, insbesondere Tischrechner | |
DE1954908A1 (de) | Elektronischer Rechner | |
DE1549461C3 (de) | ||
DE1499227C3 (de) | Schaltungsanordnung für arithmetische und logische Grundoperationen | |
DE2203144C3 (de) | Rechenanordnung zum Dividieren | |
DE1103646B (de) | Inkrement-Rechenmaschine | |
DE1234055B (de) | Anordnung zur Addition oder Subtraktion | |
DE1549485A1 (de) | Anordnung zur Division binaerer Operanden | |
DE1524146C (de) | Divisionseinrichtung | |
DE1499174C (de) | Dividiervorrichtung fur Digital rechner | |
DE1774483A1 (de) | Binaeres Multiplizierwerk | |
DE2150853C3 (de) | Divisions-Vorrichtung für ein serielles Vier-Spezies-Rechenwerk | |
DE1269392B (de) | Einrichtung zur Division von Dezimalziffern | |
DE955006C (de) | Verfarhen zur Berechnung von Wurzelwerten auf Rechenmaschinen | |
DE1101818B (de) | Rechenmaschine zur Ausfuehrung von Divisionen und Multiplikationen | |
DE1239506B (de) | Divisionseinrichtung | |
DE1524131C (de) | Binär-dezimales Serien-Serien-Rechenwerk mit Dezimalübertragkorrektor zur Addition und Subtraktion zweier binär-codierter Dezimalzahlen | |
DE1296425B (de) | Rechenanordnung zur Durchfuehrung der vier Grundrechenoperationen | |
DE1136139B (de) | Resultatwerk fuer elektronisch zaehlende oder rechnende Maschinen |