DE1954908A1 - Elektronischer Rechner - Google Patents

Description

Die Erfindung bezieht sich auf einen elektronischen Rechner, vorzugsweise auf einen Tischrechner, mit ersten und zweiten Arbeitsregistern und mit einer Funktionstesten sowie numerischen Tasten enthaltenden Steuertastatur, deren Betätigung eine Eingabe von entsprechenden numerischen Daten in das erste Register bewirkt.

Die in den AnfangsStadien der Technik verwendeten elektronischen Rechner waren solche, die für einen allgemeinen Zweck verwendbar waren, und sie waren relativ teuer sowie sperrig und für eine normale Büroarbeit mit mechanischen Tischrechnern sowohl aus wirtschaftlichen Gründen, wie aus Gründen ihrer Grosse oder Sperrigkeit nicht geeignet. Man bemühte sich, sowohl das Kosten- wie das Raumproblem zu _o lösen, und im gegenwärtigen Stadium der Technik sind ver- ° schiedene elektronische Tischrechner von verringerter Grosse oo sowie einer ausreichend hohen Arbeitsgeschwindigkeit betokannt. Jedoch sind derartige elektronische Rechner manch-2^ mal noch nicht akzeptabel, sei es auf Grund der im Ver- -⁴ gleich zur Anzahl der mit ihnen durchführbaren Arbeiten ο hohen Kosten, sei es auf Grund der übermässigen Kompliziertheit ihrer Steuertastatur, die es nicht erlaubt, ihren Ge-

19549Q8

brauch sofort zu erlernen und sie mit wenig geistigem Aufwand der Bedienungsperson leicht zu handhaben.

Auch bei Tischrechnern bekannter Arten, ob sie nun mechanisch oder elektronisch arbeiten, ist normalerweise wenigstens ein Paar von Arbeitsregistern zum getrennten Speichern von zwei Zahlen, an denen bestimmte mathematische Operationen oder andere Funktionen später durchgeführt werden müssen, vorhanden. Bei einigen bekannten Rechnern erfordert das Haupt-Arbeitsregister, das unmittelbar von der numerischen Tastatur her ansprechbar ist und deshalb als Eingaberegister bezeichnet wird, eine besondere Tätigkeit von Hand, um es zu löschen, und hieraus folgt eine bestimmte Schwierigkeit bei der Betätigung der Tastatur, da eine entsprechende, angemessene Unterweisung der Bedienungsperson und auch zusätzliche Handgriffe für die vollständige Ausführung von mathematischen Funktionen notwendig sind.

Bei einem bekannten elektronischen Rechner wird dieses Problem der Betriebsvereinfachung mit einem Schaltkreis gelöst, der so aufgebaut ist, dass das Eingaberegister, in welches mittels der numerischen Tastatur Daten eingegeben sind, gelöscht wird, wann immer eine numerische Taste nach Durchführung einer funktionellen Operation betätigt wird. Das macht eine Tätigkeit von Hand zum Löschen des Eingaberegisters zwischen einer arithmetischen Operation und der Einführung von neuen Zahlen unnötig, da nach der Durchführung eines ersten Problems die Bedienungsperson lediglich neue Zahlen in den Rechner einzugeben hat, an welchen Operationen durchgeführt werden müssen, um ein zweites Problem zu lösen, und dann die notwendigen Funktinnstasten zu betätigen hat.

Der zuletzt erwähnte Rechner hat jedoch den Nachteil, dass das Eingaben einer Zahl im Nachgang zur Durchführung einer ersten mathematischen Operation notwendigerweise die Löschung des numerischen Inhalts des Eingaberegisters einschliesst und dass, wenn es erwünscht ist, die dort gespeicherten nume-

009819/1710

rischen Dates zu erhalten, es notwendig*ist, diesen Inhalt vorher in ein anderes Register mittels einer geeigneten Funktionstaste zu übertragen. Diese Notwendigkeit macht den Gebrauch des Rechners durch eine normale Bedienungsperson noch kompliziert sowie schwierig und schliesst auch Zwischenoperationen zwischen der Durchführung der einen arithmetischen Operation und der Eingabe der Daten für eine folgende Operation ein, und zwar in den Fällen, wenn eine Zahl oder ein Ergebnis der ersten, im Eingaberegister gespeicherten Operation wieder gebraucht wird.

Der Erfindung liegt die Aufgabe zugrunde, diese Nachteile zu beseitigen.

Zur Lösung dieser Aufgabe wird gemäss der Erfindung ein elektronischer Rechner mit ersten und zweiten Arbeitsregistern und mit einer Funktionstasten sowie numerische Tasten enthaltenden Steuertastatur, deren Betätigung eine Eingabe von entsprechenden numerischen Daten in das erste Register bewirkt, vorgeschlagen, der gekennzeichnet ist durch eine Steuereinrichtung, die bei Betätigung einer zu einer ersten Gruppe von Funktionstasten gehörigen Taste das Ende der Dateneingabe von den numerischen Tasten bestimmt und durch die folgende Betätigung einer numerischen Taste die Löschung der Zahl im ersten Register sowie deren übertragung sum zweiten Register festsetzt.

Vorzugsweise hat der elektronische Rechner auch wenigstens ein Summenregister und damit verbundene, in der ersten Gruppe der Funktionstasten enthaltene Summentasten und führt die Betätigung einer Summentaste entweder zu einem algebraischen Akkumulieren der numerischen Daten des ersten Registers in dem entsprechenden Summenregister und zu einer gleichzeitigen Erhaltung in dem ersten Register oder zu einer übertragung der im entsprechenden Summenregister und im ersten Register enthaltenen numerischen Daten in das

009819/1710

erste "bzw. das zweite Register in Abhängigkeit von der bestimmten Funktion der betätigten Taste.

Die Erfindung wird nacb.steb.end an einem Ausführungsbeispiel näher erläutert.

Fig. 1a zeigen ein allgemeines Schema einer Ausfüh- und 1b rungsform der Erfindung.

Fig. 2 zeigt die Gegenstände der Fig. 1a und 1b zusammengesetzt.

Fig. 3 zeigt den Zeitverlauf einiger in dem Rechner der Fig. 1a und 1b vorhandenen Signale auf.

.Fig. 4 stellt einen in einer Ausführungsform der Erfindung enthaltenen Addierer und einige mit diesem verbundene Schaltkreise dar.

Fig. 5 zeigt eine Gruppe von Flip-Flop-Schaltungen des Rechners gemäss Fig. 1a und 1b.

Fig. 6 stellt teilweise den Steuerkreis für die Reihenfolge von Zuständen des Rechners dar.

Fig. 7 zeigt einen Prüfkreis für die in dem Rechner verwendeten Hilfsbits«

Fig. 8a stellen Zustandsfolgen des Rechners dar. und 8b

Der erfindungsgemässe Rechner hat einen Speicher mit Verzögerungsleitung LDR, der beispielsweise sechs Register B,C,D, A,R,M, enthält und mit einem einen Leseverstärker 2 speisen-

009819/1710

den Lesewandler 1 sowie mit einem von einem Schreibverstärker 4 gespeisten Schreibwandler 3 versehen ist.

Jedes Register hat 24 Zeichenstellen (C1-C24), deren jede im Binärsystem mittels acht Bits dargestellt ist. Jedes Register ist in der Lage, bis zu einem Maximum von 24 Zeichen von acht Bits aufzunehmen, und sowohl die Zeichen wie die Bits werden in Serie verarbeitet. Folglich laufen in der Verzögerungsleitung 6x8x24*1152 Binärsignale um.

Die zu jedem Register gehörenden Bits werden in der Verzögerungsleitung in verflochtener Form mit den Bits der übrigen Register gespeichert, so dass die entsprechenden Bits der . verschiedenen Register in der Verzögerungsleitung in benachbarten Stellen sind. Die ersten sechs Binärsignale an der Verzögerungsleitung stellen somit das erste Bit des ersten Zeichens der jeweiligen Register B,C,D,A,R und M dar, die nächsten sechs Binärsignale stellen das zweite Bit des ersten Zeichens der jeweils selben Register dar und so fort.

Es sei z.B. angenommen, dass die Binärsignale in der Verzögerungsleitung mit Intervallen von 1,8 Mikrosekunden Gas) voneinander aufgezeichnet sind und dass die zu einem bestimm-· ten Register gehörenden Signale einander mit Intervallen von 10,8 us voneinander folgen. Das heisst mit anderen Worten, dass zu jedem Register eine Folge von 8 χ 24 Binärsignalen gehört, die zueinander einen Abstand von 10,8 us haben, und dass die Folgen der zu den verschiedenen Registern gehörenden Signale um 1,8 us versetzt sind.

Jede Zeichenstelle des Speichers LDR kann eine Dezimalziffer enthalten und wird deshalb Dezimalstelle genannt. Jede Dezimalziffer ist von acht Bits B1 - B8 gebildet, die jeweils in den Binärstellungen T1, T2, T3, T4, Ί?5, T6, T7, T8 einer gegebenen Dezimalstelle gespeichert sind. Von den eine Dezimalziffer bildenden acht Bits stellen vier Bits B5, B6, B7, B8

009819/1710

die Ziffer in Binär-Dezimal-Code dar und werden deshalb "Ziffernbits" genannt. Sie sind jeweils in den letzten vier Binärstellen T5, T6, T7, T8 der Dezimalstelle gespeichert. Die anderen vier Bits B1, B2, B3, B4 haben Betriebsaufgaben für die Tätigkeit der Haschine und werden aus diesem Grunde "Betriebsbits" oder "Hilfsbits" genannt. Insbesondere ist die Binärstelle T1 angeordnet, um ein Betriebsbit B1 aufzunehmen, das tatsächlich keine Verbindung mit der Dezimalziffer, die in der entsprechenden Dezimalstelle des Speichers enthalten ist, hat und es nimmt entsprechend dem Register, in welchem es liegt, und entsprechend der durclizufuhren den Operation verschiedene Bedeutungen an. Die Binärstelle T2 wird dazu verwendet, ein Belegt-Bit B2 aufzunehmen, welches das Vorhandensein einer geltenden Ziffer oder einer Null in der entsprechenden Dezimalstelle des Speichers anzeigt, und das Bit B2 ist demzufolge gleich ⁿ1^M für eine jede der bedeutenden Ziffern einer Dezimalzahl und ist gleich ⁿO^M in jeder nicht von einer Ziffer besetzten Dezimalstelle. Die Binärstelle T3 wird dazu verwendet, ein Vorzeichenbit B3 aufzunehmen, das das algebraische Vorzeichen der Ziffer in der entsprechenden Dezimalstelle bestimmt, und es ist deshalb gleich "0" für alle Ziffern einer positiven Dezimalzahl und gleich. "1"' für alle Ziffern einer negativen Dezimalzahl. Schliesslich dient die Binärstelle T4- dazu, ein Dezimalkommabit B4- aufzunehmen, das das Vorhandensein eines Kommas anzeigt, welches der Ziffer der entsprechenden Dezimalstelle vorausgeht, und es ist folglich, gleich "0" für alle Ziffern einer Dezimalzahl mit Ausnahme der ersten Ziffer Unter dem Komma.

Damit geben· die Hilfsbits der in den Speicher eingeführten Ziffer eine Kennzeichnung, wobei die Ziffernbits der Ziffer selbst einen Wert geben. Folglich schliesst die vollständige Darstellung (in Wert und Kennzeichnung) einer Ziffer in dem Speicher LDR die Binärstellen T2, T3, T4-, T5, T6, T7 und T8 einer gegebenen Dezimalstelle ein (Fig. 3)·

009819/1710

Wie vorher erklärt wurde, arbeitet der Rechner im Binär-Dezimal-Code und deshalb müssen alle in den Speicher eingeführten Ziffern in diesem Code ausgedrückt sein oder in einen solchen umgewandelt werden. Jedes Register kann maximal auch 24- Deziealziffern in den Dezimalstellen C1-C24 enthalten, jedoch kann die in ein Register einführbare Zahl maximal 22 bedeutende Dezimalζiffern haben, die in den Dezimalstellen von C1 bis C22 eingesetzt sind. Die restlichen Dezimalstellen C23 und C24- werden für das Einsetzen der übertragsziffern freigehalten, die während der Durchführung einer Operation gebildet werden können.

Der Speicher kann, wie vorher erwähnt wurde, insgesamt 1152 Bits enthalten und, da das eine dem anderen mit einem Abstand von 1,8 us folgt, so nehmen diese in der Leitung ein Intervall von annähernd 2070 us ein. Venn alle Bits ' in die Leitung LDB eingeführt sind, so bleibt ein kleiner Zwischenraum von annähernd 150 us noch frei. Damit beträgt die Verzögerung der Leitung, das heisst die Zeit, die für ein Bit erforderlich ist, die Leitung vollständig zu durchmessen, annähernd 2220 us. Der Ausgang des Leseverstärkers 2 speist einen Serien-Iterallel-Wandler oderVerteiler 5» der einen Zwischenergebnis-Lesespeicher enthält, in dem die aufeinanderfolgend von der Verzögerungsleitung ausgehenden Impulse gespeichert werden, um dann zu einem Leseaerienparallelwandler und Speicher übertragen zu werden, der in der Lage ist, zur gleichen Zeit die auf die sechs Register des Speichers LDR bezogenen sechs Binärsignale an jeweils sechs getrennten Ausgängen LB, LC, LD, LA, LR und LH zugänglich zu machen, wobei die das erste Bit der ersten Dezimalstelle von allen sechs Registern darstellenden Signale zusammen in einem gegebenen Augenblick an deP genannten Ausgängen vorhanden sind, die das zweite Bit der ersten Dezimalstelle darstellenden Signale sind zusammen 10,8 us später an den Ausgängen vorhanden und so fort.

009819/1710 ,

195A908

Jede Gruppe von sechs parallel an den Ausgängen des Wandlers 5 vorhandenen Signale wird» nachdem sie verarbeitet wurde oder nicht, zu einem Parallel-Serien-Wandler 7 an sechs getrennte und jeweils entsprechende Eingänge RB, EC, RD, RA, RR und RM übertragen. Der Wandler 7 enthält einen Zwischenergebnis-Schreibspeicher, in welchem die seinen Eingängen RB, RC, RD, RA, RR und RM zugeführten Binärsignale zeitweise gespeichert werden, um dann dem Schreibverstärker 4-, wiederum in Serie angeordnet und einen Abstand von 1,8 as aufweisend, zugeführt zu werden, wobei der Wandler 3 diese Signale im Speicher LDR speichert, und zwar möglicherweise entsprechend den von Rechner ausgeführten Operationen in bezug auf ihre ursprüngliche Relativanordnung modifiziert. Daraus wird klar, dass die einzige Verzögerungsleitung LDR, was die äusseren Kreise betrifft, die ihren Inhalt verarbeiten, insgesamt sechs parallel arbeitenden Verzögerungsleitungen entspricht, von denen jede ein einzelnes Register enthält und mit jeweils einem Ausgang LB, LC, LD, LA, LR, LM und jeweils einem Eingang RB, RC, RD, RA, RR, RM versehen ist.

Die beschriebene Anordnung der Signale in der Verzögerungsleitung erlaubt es, alle Register des Rechners in einer einzigen Verzögerungsleitung mit einem einzigen Lesewandler und einem einzigen Schreibwandler anzuordnen. Die Kosten hierfür sind nicht viel höher als die einer Verzögerungsleitung, die ein einzelnes Register enthält. Da die Folgefrequenz der Impulse in der Verzögerungsleitung sechsmal höher als in den Verarbeitungskreisen des Rechners ist, ist es zusätzlich möglich, zu gleicher Zeit eine gute Ausnutzung der Speicherkapazität der Verzögerungsleitung herzuleiten, indem in den Verarbeitungsgliedern Schaltkreise verwendet werden, die langsam und damit nicht sehr teuer sind.

Es sei der zyklische Aufbau des Speichers mit Verzögerungsleitung gegeben. Die Tätigkeit des Rechners ist unterteilt in

00981 9/1710

aufeinanderfolgende Speicherzyklen. Jeder Zyklus enthält 22 Ziffernperioden von 01 bis C22, jede Ziffernperiode ist unterteilt in acht Bitperioden von T1 bis 18 und jede Bitperiode ist unterteilt in jeweils sechs Impulsperioden M1, M2, MJ, M4, M5 und M6 für die jeweiligen sechs unterschiedlichen Speicherregister B, C, D, A, E und M.

Die Register B, C, D, A, R, M sind alle numerische Register und, wie später erläutert werden wird, die Register A, R und M sind Arbeitsregister, während die Register B, C, D der Speicherung von Daten dienen und auch Summierer genannt werden.

Ein Taktgeber 8 (Fig. 1b) liefert an den Ausgängen von T1 bis T8 aufeinanderfolgende Taktimpulse. Die Dauer eines jeden sondert eine entsprechende Bitperiode aus, wie auf dem Zeitdiagramm in Fig. 5 gezeigt ist. Mit anderen Worten heisst das, der Ausgang T1 ist während der gesamten ersten Bitperiode einer jeden der 22 Ziffernperioden C1-C22 in Tätigkeit, der Ausgang T2 ist während der gesamten zweiten Bitperiode einer jeden der 22 Ziffernperioden in Tätigkeit und so fort.

Der Taktgeber 8 ist mit der Verzögerungsleitung, wie später zu erkennen sein wird, in einer solchen Weise synchronisiert, dass der Start der η-ten Gattungsbitperiode der m-ten Ziffernperiode mit dem Augenblick zusammenfällt, da an den Ausgängen des Verteilers 5 die die sechs Bits, welche in der n-ten Binärstelle der m-ten Dezimalstelle der sechs Speicherregister gelesen werden, darstellenden Binärsignale zugänglich zu werden beginnen. Diese gelesenen Binärsignale dauern für die gesamte entsprechende Bitperiode an. Im Verlauf dieser Periode werden die Bits zu dem Parallel-Serien-Wandler 7 übertragen und die aus dem Verarbeiten der sechs Bits hervorgehenden sechs Bits werden dann in der Verzögerungsleitung LDR gespeichert.

009^19/1710

195A908

Der Taktgeber 8 ist insbesondere in der Lage, sechs Impulse JM₁ M2, M3, M4-, M5 und M6 (Fig. 3) während Jeder Bitperiode zu liefern· Der Impuls M1 bestimmt den Augenblick des Lesens, wenn der Zwischenergebnis-Lesespeicher des Verteilers 5 beginnt, die Binärsignale MB, MC, MD, MA, MR, MM in bezug auf die gegenwärtige Bitperiode zu empfangen, während der Impuls M6 den Augenblick angibt, da die Binärsignale alle in dem SerienparalleIwandler und Speicher des Verteilers 5 gespeichert sind und deshalb zugleich an den Ausgängen LB, LC, LD, LA, LE und LM zugänglich sind.

Der Impuls M1 bestimmt auch den Augenblick des Schreibens, wenn die in dem Serienparallelwandler und Speicher des Verteilern 5 während der vorhergehenden Bitperiode gespeicherten Binärsignale zu dem Zwischenergebnis-Schreibspeicher des Parallel-Serien-Wandlers 7 übertragen werden, um reihenweise in der Verzögerungsleitung LDR geschrieben zu werden.

Der Taktgeber 8 besteht aus einem Oszillator 9» der Impulse

mit der Frequenz der Impulse M1-M6, das heisst mit einer Periode von 1,8 us, zu einem Impulsverteiler 10 liefert, der an seinen Ausgängen M1-M6 aufeinanderfolgende Impulse abgibt. Ferner enthält der Taktgeber 8 einen Frequenzteiler 11, der durch den Verteiler 10 gespeist wird und an seinen Ausgängen T1-T8 aufeinanderfolgende Impulse abgeben kann.

Der Oszillator 9 bleibt nur in Tätigkeit, während eine Flip-Flop-Schaltung A10 (Fig. 5) eingestellt ist, die in einer später erläuterten Weise durch in der Verzögerungsleitung LDR gespeicherte Signale gesteuert wird.

Die Flip-FlQp-Schaltung A10 ist vom Beginn des durch Niederdrücken einer entsprechenden Ein schalt taste der Maschine durch die Bedienungsperson erzeugten Signals AG eingestellt. Damit

G 0 3 81 9 / ¹ 7 1

wird auch der Taktgeber 8 in Betrieb gesetzt. Ferner bewirkt der Anfang des Signals AG durch einen besonderen Steuerkreis das Schreiben eines Betriebsbits B1B - "1" in der ersten Binärstelle (Bitperiode T1) der ersten Dezimalstelle (Ziffernperiode C1) des ersten Registers B in der Leitung LDR.

Der Taktgeber tastet dann die aufeinanderfolgenden Ziffernperioden von C1 bis C24 ab, die durch ein besonderes Zählwerk gezählt werden, bis bei dem Impuls T1 der 24. Ziffernperiode der erwähnte Steuerkreis das Schreiben eines Betriebsbits B1M « ^M1^rt in der Bitperiode T1 der 24. Ziffernperiode des letzten Registers M bewirkt. In der Bitperiode T8 der 24. Ziffernperiode wird durch den Impuls M6 auch die Flip-Flop-Schaltung A1O zurückgestellt, wodurch der Oszillator 9 und damit der Taktgeber 8 angehalten werden. Im anfänglichen Startzustand der Maschine werden somit zwei synchronisierende Bits in der Verzögerungsleitung LDR am Anfang und am Ende einer Reihe von 24 Ziffernperioden geschrieben. Das Startbit wird im Register B und das Endbit im Register M gespeichert. Diese synchronisierenden Bits sorgen für die Synchronisation des Taktgebers 8 mit der Verzögerungsleitung selbst, so dass mögliche Veränderungen in der Fortpflanzungszeit der Impulse entlang der Leitung und Änderungen in der Periode des Oszillators ausgeglichen werden.

In allen Speioherzyklen, die dem folgen, in welchem die Synchronisationsbits gespeichert wurden, und wie immer gerade dtr Zustand der Maschine sein mag, stellt damit das Lesesignal LB1B des Bits B1B die Flip-Flop-Schaltung AiO ein und das Lesesignal LB1M des Bits B1M macht sie untätig, wobei der Taktgeber genau für 24 Ziffernperioden in Jedem Speicherzyklua in Betrieb bleibt. Das sichert, dass alle Register der Verzögerungsleitung genau 24 Ziffernperioden enthalten, und zwar ohne Rücksicht auf irgend-eine Phasenabdrift, die im Verlaufe eines einzelnen Speicherzyklus zwischen der Verzögerungsleitung und dem Taktgeber entstehen kann. Eine Ab-

00981 9/1710

drift wird sofort dadurch aufgehoben, dass bei der Erneuerung der Bits B1B und B1M der Augenblick des Viedereinschreibens genau durch die vom Taktgeber selbst erzeugten Steuerimpulse gesteuert wird.

Damit ist klar, dass die wirksame Länge der Verzögerungsleitung entsprechend der Fortpflangzungsgeschwindigkeit eines Impulses zwischen den beiden Wandlern 3 und 1, vergrössert um die zwischen dem Augenblick M1 des Lesens und dem nächsten Augenblick M1 des Wiedereinschreibens dieses Impulses verfliessende Verarbeitungszeit, grosser sein muss als die den 24 Ziffernperioden des Taktgebers 8 entsprechende Länge der Register« Dabei lässt die Folge von 6x8x24-1152 Signalen, die entlang der Leitung LDR fortlaufen, einen Teil deren Länge frei, der von dem Unterschied zwischen diesen beiden Längen abhängig ist. Folglich dauert jeder Speicherzyklus, der mit dem Lesen des Bits B1B beginnt, 24 Zeichenintervalle plus einem Intervall plus einem Totzeitinvervall entsprechend dem erwähnten Längenunterschied an.

Der Rechner enthält auch einen Binäraddierer 12, der mit einem Paar von Eingängen 13 und 14 zum gleichzeitigen Empfang von zwei zu addierenden Bits versehen ist, um das Summenbit zugleich einem Ausgang 15 zuzuführen. Insbesondere enthält der Addierer bei dem in Fig. 4 gezeigten Ausführungsbeipiel einen logischen Schaltkreis 16 für binäre Addition, der am Ausgang Sb und Rb jeweils die Binärsummen- und Übertragsbits, die sich aus der Summe von zwei gleichzeitig den beiden Eingängen 17 und 18 zugeführten Bits ergeben, und das Binärübertragsbit, das aus der Summe des vorhergehenden Bitpaares resultiert und durch die Flip-Flop-Schaltung A5 für Überträge zugeführt worden ist, abgeben kann. Die beiden zusätzlichen Bits dauern vom Steuerimpuls M1 bis zum Impuls M6 der bezüglichen Bitperiode und das Bit für die Addition Sb und für den laufenden Übertrag Rb liegen gleichzeitig damit.

009819/1710

Das vorausgehende Übertragsbit wird in der Flip-Flop-Schaltung A5 durch den Impuls M6 der vorausgehenden Bitperiode bis zum Impuls M6 der laufenden Bitperiode gespeichert. Das gegenwärtige Übertragsbit Rb wird zur Flip-Flop-Schaltung A4· übertragen, in welcher es bis auf den Impuls M6 gespeichert bleibt, der für seine Übertragung in die Flip-Flop-Schaltung AJ? vorgesehen ist, in welcher er dann für die gesamte folgende Bitperiode gespeichert bleibt, um so das Speisen des Addierschaltkreises 16 während der Addition des folgenden Bitpaares zu ermöglichen.

Der Eiögaqg13 des Binäraddierers kann entweder unmittelbar durch ein Gatter 19 oder durch ein Gatter 20 und einen In- · verter 21 mit dem Eingang 17 des Addierschaltkreises 16 verbunden sein. Damit ist klar, dass im ersten Fall jede Dezimalziffer unverändert in den Addierer eingeführt wird und dass im Gegensatz hierzu im zweiten Fall, da die Ziffer in Binär-Code dargestellt ist, das Komplement in bezug auf 15 der Figur in den Addierer gelangt. Die öffnung der Gatter 19 und 20 wird durch ein Signal SOTT gesteuert, das von einem Prufkreis 22 für das Vorzeichenbit, dessen Aufbau später beschrieben wird, herrührt.

Der Ausgang Sb des Addierschaltkreises kann analog mit dem Ausgang 15 des Addierers entweder unmittelbar durch ein Gatter 23 oder durch ein vom Signal SOTT gesteuertes Gatter 24- und einen Inverter 25» der die am Ausgang Sb vorhandene Dezimalziffer mit Bezug auf 15 komplementiert, angeschlossen sein.

Eine Flip-Flop-Schaltung 26 kann durch ein Gatter 27 durch jedes am Ausgang Sb des Addierschaltkreises 16 in den Bitperioden T6 und T7 vorhandene Bit, das gleich "1" ist, eingestellt und durch einen Inverter 28 und ein.Gatter 29 durch jedes am Ausgang Sb in der Bitperiode T8 vorhandene Bit, das gleich "0" ist, zurückgestellt werden. Wurde die Summe eines Dezimal-

009819/1710

195A908

ziffernpaares in der η-ten Gattungsziffernperiode Gn abgeschlossen, so kennzeichnet folglich die Tatsache, dass die Flip-Flop-Schaltung 26 nach der Bitperiode T8 der Ziffernperiode wirksam bleibt, dass die Summenziffer grosser als neun und kleiner als 16 ist, wobei ein Dezimalübertrag in die nächste Dezimalstelle gebracht werden muss. Durch ein Gatter JO wird der den Dezimalübertrag anzeigende Ausgang der Flip-Flop-Schaltung 26 an die Flip-Flop-Schaltung A5 für die Überträge geliefert, welche für die Übertragung des Übertrages zum Addierschaltkreis 16 in der nächsten Ziffernperiode C (n + 1) sorgt.

Ein Dezimalübertrag wird auch zur nächsten Dezimalstelle übertragen, wenn während der Bitperiode T8 der laufenden Ziffernperiode Cn ein Binärübertrag Rb auftritt, insofern als das anzeigt, dass die Gesamtziffer grosser als 15 ist. In einem solchen Fall ist die Übertragung des Dezimalübertrages durch die Flip-Flop-Schaltungen A4 und A5 in der bereits gezeigten Weise gesichert.

Folglich kennzeichnet in jedem Fall die Tatsache, dass die Flip-Flop-Schaltung anschliessend an die Bitperiode T8 der Ziffernperiode Cn eingestellt ist, dass hier ein Dezimalübertrag von der Ziffernperiode Cn zur folgenden Ziffernperiode C (n + 1) zu übertragen ist.

Wenn diese Ziffernperiode Cn diejenige ist, in welcher die letzte Ziffer gelesen wurde, das heisst, die bedeutendste jener der beiden zu addierenden Zahlen, wird der Dezimalübertrag durch ein Gatter 31 einer Flip-Flop-Schaltung BF zugeführt, welche deshalb, wenn sie eingestellt ist, das Vorhandensein eines von einem Paar von mehr bedeutenden Ziffern herrührenden Endübertrages anzeigt.

Der Addierer 12 wird durch einen Prüf kreis 22 für das ■Vorzeichenbit B3 der beiden betroffenen Register gesteuert.

In dem Fall, dass die Vorzeichen nicht miteinander übereinstimmen, wird eine ursprünglich eingestellte Flip-Flop-Schaltung A8 zurückgestellt. Damit kennzeichnet die Tatsache,ob die Flip-Flop-Schaltung A8 von einem bestimmten Augenblick an eingestellt ist oder nicht, dass die zwei geprüften Zeichen gleich oder ungleich sind. Es ist klar, dass der Ausgang ADD des Prüfkreises 22 tätig ist, wenn bei eingestellter Flip-Flqp-Schaltung A8 ein durch F1 dargestellter Addierbefehl oder wenn bei zurückgestellter Flip-Flop-Schaltung A8 ein durch F2 dargestellter Subtraktionsbefehl vorhanden ist.

Der Rechner weist auch ein Verschieberegister J mit acht Binärstufen J1-J8 auf. Das Register J ist so aufgebaut, dass, wann immer es einen Befehls-impuls für das Verschieben am Anschluss 32 empfängt, die in den Stufen J2, J3, J4, J5, J6, J7, J8 enthaltenen Bi^-M zu den jeweils vorhergehenden Stufen J1,.J2, J3, J4, J5, J6 und J7 übertragen werden, und zusätzlich werden die an den Eingängen 33, 34, 35, 36, 37, 38, 39, 40, 41 vorhandenen Bits in die jeweiligen Stufen J1, J2, J3, J4, J5, J6, J7, J8 und wiederum J8 gebracht. Die die Verschiebung steuernden Impulse werden durch die Impulse M4 gebildet und das Register J empfängt deshalb in jeder Bitperio.de einen von diese, «das hexest acht in acht Ziffernperioden_y Die Inhalte einer jeden Stufe des Registers J bleiben vom Impuls M4 einer jeden Bitperiode bis zum Impuls M4 der folgenden Bitperiode unverändert. 'Es ist damit ersichtlich, dass ein am Eingang 1 des Registers J während einer bestimmten Bitperiode vorhandenes Bit nach acht Bitperioden, das heisst um eine Bitperiode verzögert, wieder am Ausgang 42 des Registers auftaucht, wobei das Register J in einem solchen Fall als ein Verzögerungsleitungsabschnitt einer Ziffernperiode wirkt.

Die Verbindung des Gattungsspeicherregisters X mit dem Register J in einem geschlossenen Ring, wobei die anderen Register unmittelbar aneinander selbst geschlossen bleiben, ist

009819/1710

dem Verlängern des Registers X um eine Ziffernperiode im Vergleich mit den anderen Speicherregistern gleichwertig. Es ist nützlich, nochmals zu erklären, dass es, da die n-te Dezimalstelle des Registers J diejenige ist, die zugleich mit der η-ten Dezimalstelle der anderen -Register, das heisst während der η-ten Ziffernperiode, die beim Lesen des Startbits B1B ■ "1" des Taktgebers 8 beginnt, gelesen wurde, klar ist, dass die Inhalte des Registers X dann bei jedem Speicherzyklus einer Verschiebung um eine Dezimalstelle unterliegen, das heisst einer Verzögerung um eine Ziffernperiode im Vergleich mit den anderen Registern·

Insoweit als das Register J als Verzögerungsleitung arbeitet, ist es auch in der Lage, ein Zählwerk zu bilden, und zwar nach den auf Seite 198 des Buches "Arithmetical Operations in Digital Computers" von R.K. Richards, D. Von Nostrand Company, Inc., 1955, erklärten Prinzipien, wann immer sein jeweiliger Eingang 41 und Ausgang 42 mit dem Ausgang 15 und dem Eingang 13 des Addierers 12 verbunden sind und der Eingang 14 des Addierers kein Signal empfängt.Der Zähler ist in der Lage, aufeinanderfolgende Zählimpulse, die zu der Flip-Flop-Schaltung AJ? für die Überträge übertragen werden, durch einen Zählsteuerkreis 64 (Fig. 1a und 4) mit dem später erwähnten Kennzeichen zu zählen. Betrachtet man die acht in dem Register J enthaltenen Bits als zu einer Zahl von acht Binärstellen gehörig, so kann ein Zählimpuls zu der Flip-Flop-Schaltung A 5 in dem Augenblick übertragen werden, da ein Bit von geringster Bedeutung aus dem Register J kommt. Die Zählimpulse werden deshalb einander mit einem Abstand von einer Ziffernperiode oder einem Vielfachen der Ziffernperiode zu folgen haben.

Das Register J kann auch als Übertragungsspeicher arbeiten, um zeitweise eine Dezimalziffer oder die Adresse eines Summierregisters oder sonst eine Instruktion, die

009819/1710

die Maschine zum Zweck, der Steuerung eines Druckwerks 43 zum Drucken der Ziffern oder der Adresse oder des Befehls in einer später zu beschreibenden Weise ausführen soll, aufzunehmen.

Schliesslich kann das Register J als Parallel-Serien-Wandler bei der Übertragung von Daten von einem Eingabeteil zum Speicher LDR, wie später ersichtlich werden wird, arbeiten.

Ein Schaltkreis 6 von an sich bekannter Art kann auf verschiedenen, später geschilderten Wegen die Spexcherregister, den Addierer 12 und das Register J mit dem Ziel der Steuerung der Übertragung von Daten und Befehlen zwischen den verschiedenen Gliedern untereinander verbinden. Damit ist klar, dass der Schaltkreis 6 auch insbesondere mit der Aufgabe des Auswählens der Register in einer noch zu beschreibenden Weise betraut ist.

Ein Steuerkreis 65 (Fig. 1a) für die Hilfsbits bewirkt· die Erneuerung und die Änderung (das heisst das Verschieben) der Hilfsbits für die verschiedenen Register.

Das Eingabeteil des Rechners besteht aus einer Tastatur 44 für die Einführung von Daten und die Steuerung der verschiedenen Funktionen des Rechners. Die Tastatur 44 enthält ein numerisches Tastenfeld 45 mit zehn Zahlentasten 0-9, mittels, welcher es möglich ist, eine Zahl einzugeben, und zwar durch das Register J in das Arbeitsregister A, das als einziges von allen Registern des Speichers LDR unmittelbar vom numerischen Tastenfeld zugänglich ist. Zusätzlich erzeugen eine Dezimalkommataste 47 und eine Taste 46 für ein negatives algebraisches Zeichen unmittelbar ein Binärsignal auf der Leitung V bzw. SN.

Die Tastatur 44 enthält ferner ein Tastenfeld 48 für die Summenregister B, C, D₁ das mit Funktionswahl- und Summieradressen-(Wahl-)Tasten F*B F*C F*D; FOB FOC FOB; F+ B F+ O F+ Dj F-B F-C F-D versehen ist, von denen jede einer bestimmten Funktion *, O , + , unter den vom Rechner ausführbaren Funktionen entspricht und auch, neben der Durchführung dieser bestimmten Funktion die Wahl des Summenregisters B, C, D des Speichers LDR, auf welches sie bei der Durchführung der Funktion einwirkt, steuert.

Die Tastatur 44 enthält schliesslich ein Funktionstastenfeld 49 mit Arbeitstasten "χ", "-f", "O", ^N%", "ΓΙ ¹¹P"» "Q", "R", ¹¹C", von denen Jede einer besonderen, vom Rechner durchführbaren Funktion entspricht. Ferner ist eine Taste "Il" für die Verbindung mit dem zweiten Summenregister C vorgesehen, die unmittelbar vor oder zusammen mit einer der Funktionstasten "x", "f", "%'\ "P", ¹¹Q", "<" betätigt werden kann.

Die drei Tastenfelder 45, 48 und 49 steuern einen an sich bekannten mechanischen Decoder mit Wählschienen, die mit elektrischen Schaltern verbunden sind, welche in der Lage sind, übereinstimmend auf vier Leitungen H1, H2, H3, H4 so viele Binärsignale zu übertragen, die die vier Bits der am Tastenfeld 45 eingegebenen Dezimalziffer darstellen, oder auf den Leitungen H1, H2, H3, H4 so viele Binärsignale zu übertragen, die zusammen eine Funktion darstellen. Auf den beiden anderen Leitungen H5 und H6 werden zwei Binärsignale übertragen, die die Adresse des Summierers, an dem die am Tastenfeld 48 eingegebene Funktion durchgeführt wird, darstellen. Ansonsten können auf den Leitungen H1, H2, H3, H4 die die am Tastenfeld 49 eingegebene Funktion darstellenden Binärsignale übertragen werden. Der Decoder kann auch auf die Leitung G1 Energie bringen, um anzuzeigen, dass die Eingabe am Tastenfeld 45 effektiv durchgeführt ist, und er

3 /

195A908

kann auf die Leitung G2 bzw. QJ> Energie bringen, um anzuzeigen, dass die Eingabe am Tastenfeld 48 bzw. 49 vorgenommen worden ist.

Im gezeigten Beispiel sind die vom Rechner durchführbaren Punktionen (wobei Y das Gattungssummierregister entsprechend der im Funktionsbefehl bezeichneten Adresse angibt) folgende:

F*Y Drucken mit Nullsetzen

Er überträgt in das Arbeitsregister A die im gewählten Summierregister Y enthaltene Zahl, setzt dieses Summierregister auf Null, überträgt zur gleichen Zeit in das Arbeitsregister M die im Arbeitsregister A enthaltene Zahl und druckt dann die Inhalte des Blisters aus, das heisst in Symbolen (Y)-^A und (A)-^M.

FQY Drucke- ohne Null setzen

Der Vorgang verläuft analog (Y)-*-A und (A)-*-;-:, ohne das gewählte Summierregister Y auf Null zu setzen.

g + Y Addition"

Der Rechner bildet die algebraische Summe der im Arbeitsregister A enthaltenen Zahl mit der im gewählten Summierregieter Y enthaltenen Zahl, dann wird das Ergebnis im Summierregister gespeichert und die im Register A ursprünglich enthaltene Zahl erhalten, das heisst (Y) + (A) —·-Y.

F-Y Subtraktion

Die algebraische Subtraktion wird analog zum Fall der Addition durchgeführt, das heisst (Y) - (A)-♦>!.

T χ Multiplikation

Der Rechner führt die Multiplikation der in den Registern A und M enthaltenen Rechengrössen durch, speichert das Ergebnis in A und überträgt gleichzeitig die ursprünglich in A

009819/1710

enthaltene Rechengrösse nach M, das heisst (M) χ (A)-*Ά und (A)-*·M.

F -f Division

Der Vorgang verläuft analog (M) - (A)—»-A und (A)—*■ M.

ff P Quadrieren

Es wird das Quadrat der im Arbeitsregister A enthaltenen Zahl gebildet, das Ergebnis in A gespeichert und der ursprüngliche Inhalt von A nach M übertragen, das heisst □ (A)-> A und (A) -*ii.

I- f~ Quadratwurzel ziehen

Es wird die Quadratwurzel der im Arbeitsregister A ent-•haltenen Zahl gebildet und das Ergebnis in A gespeichert, das heisst

1% firozentabzuK oder -Zinsen

Der Rechner führt die vollständige Berechnung des Abzugs oder der Zinsen in bezug auf die ursprünglich eingesetzte Summe (und tatsächlich in M) entsprechend dem später eingesetzten negativen oder positiven Prozentsatz (und tatsächlich in A) durch, so dass in A zuerst der Betrag des Abzugs oder der Zinsen erhalten wird und schliesslich der in Anschlag gebrachte Betrag, wobei die ursprüngliche Summe in M erhalten wird, das heisst (A) % (M)-»-λ.

F-S¹P Summieren der Produkte

Der Vorgang verläuft analog dem der Funktion Fx mit einem zusätzlichen algebraischen Summieren des Produkts im Summierrevrister D, das heisst (M) χ (A)-*-A₁ (M) χ (A) +

009819/171 0

F2Q Summieren der Quotienten

Der Vorgang ist analog dem der Funktion F+ mit einem zusätzlichen algebraischen Summieren des Quotienten im Summierregister D, das heisst (M) 7 (A)-> A, (M) -J-(A) + (D)- D,

F ₁ < Bestimmung des Hauptgliedes

Diese Taste bestimmt bei Betätigung nach der Eingabe einer Zahl in das Register A deren Einfluss durch ihre Bestimmung als Hauptglied für eine aufeinanderfolgende Arbeitsfunktion und bestimmt ihr Drucken. Wird im Gegensatz hierzu die Taste ohne vorherige Eingabe betätigt, so bewirkt das den Austausch der Inhalte zwischen den Registern A und M, das heisst (A)-»M und (M) —*A und dann das Durchführen des Ausdruckens der Endinhalte des Arbeitsregisters A.

FR Übertragung vom Arbeitsregister R

Die Taste bewirkt die Übertragung der im Arbeitsregister R enthaltenen Zahl in das Arbeitsregister A und das folgende Ausdrucken dieser Zahl.

Es ist zu beachten, dass einige der vorerwähnten Funktionen neben der Durchführung des Ausdruckens des Ergebnisses der Operation zu jeder Zeit, das im Arbeitsregister A enthalten ist, auch das Ausdrucken der zuletzt eingesetzten Rechengrösse und von Zwischenergebnissen befehlen.

Die im Tastenfeld 4-9 enthaltene Taste für die Verbindung mit dem Summierregister C kann die im Summierregister C enthaltene Zahl als zweite Rechengrösse bestimmen, in dem eine Eingabe der zweiten Rechengrösse durch das Tastenfeld vorgegeben wird, Wird deshalb die Taste zusammen oder in Folge mit den Funktionstasten "x", "f", "%", "P" und "Q" betätigt,

009819/1710

so wird erst eine übertragung der im Summierregister C enthaltenen Zahl in das Arbeitsregister A und dann die durch die gewählte Punktionstaste bestimmte Operation durchgeführt, Wird im Gegensatz hierzu die Taste für die Verbindung mit dem Summierregister C zusammen oder in Folge mit der das Hauptglied bestimmenden Taste betätigt, so steuert sie das Nullstellen des Summierregisters (J und die Übertragung der im Arbeitsregister A enthaltenen Zahl in das Register C, wobei der Inhalt des Registers A unverändert bleibt.

Der Rechner ist auch mit einem Serienparallelwandler und Speicher 50 versehen, der sechs Binärstufen 11 bis 16 enthält, von denen die ersten vier 11 - 14 die vier Bits einer Befehls-Dezimalziffer enthalten können, während die Stufen I5 und 16 die Befehls-Adressenbits, falls vorhanden, enthalten können.

Wenn die ersten vier Stufen 11 bis 14 vier Befehlsfunktionsbits enthalten, speichern sie einen Funktionsdecoder 511 der mit Ausgängen F1 - F13 versehen ist, von denen jeder mit Energie versorgt wird, wenn die vier Bits die entsprechende Funktion darstellen. Die restlichen beiden Stufen 15 und 16, die ein Paar von Adressenbits dieses Befehls enthalten, speisen einen Adressendecoder 52, der drei Ausgänge Y1 - Y3 aufweist, von denen jeder einen der drei Summierregister entspricht, die adressiert werden können, und er erhält Energie, wenn die beiden Bits die Adresse dieses Summierregisters darstellen. Wenn keine Adresse besonders bezeichnet ist, wird das Arbeitsregister A selbsttätig gewählt.

Die Ausgänge der Stufen 11 - 14 und die Ausgänge der Stufen 15' und 16 können auch durch ein Gatter 53 bzw. ein Gatter 54 und eine Verbindungsleitung 55 an die jeweiligen Eingänge der Stufen J3 bis J8 des Registers J angeschlossen werden mit dem Ziel der Übertragung der eingegebenen Dezimalziffer in das Register J und dann des Einsetzens in das Arbeitsregister A oder mit dem Ziel des Drückens der Funktion bzw. der in diesen Stufen enthaltenen Adresse.

009819/1710

1954909

Die Tastenfelder 48 für die Summierer bzw. 49 für die Funktionen haben einen Aufbau, der es der Bedienungspereon erlaubt, eine Folge von Operationen in den Rechner einzugeben, die aufeinanderfolgend von diesem ausgeführt werden.

Um einen FunktionsVorgang durchzuführen, gibt die Bedienungsperson von Hand eine Funktion ein, möglicherweise zusammen mit einer Adresse, und diese werden durch Gatter 56 bzw. in dem Serienparallelwandler und Speicher 50 gespeichert. Dieses Eingeben im Tastenfeld lässt auch, wie noch ersichtlich werden wird, eine Steuerphase für den so eingegebenen Befehl beginnen, an deren Ende der Rechner stehen bleibt.

Wie bereits erwähnt wurde, wird, wenn keine Adresse durch die Bedienungsperson gewählt wird, selbsttätig das Register A gewählt, das andererseits, wie ebenfalls festgestellt wurde, dasjenige ist, das die im numerischen Tastenfeld 45 eingegebenen Daten empfängt. Die ohne irgendeine begleitende Adresse eingegebenen Vorgänge (das he isst χ, τ , CI , %, \Γ") werden an den in den Arbeitsregistern A und M enthaltenen Daten durchgeführt, während, wenn ein bestimmtes Summierregister ausgewählt ist (am Tastenfeld 48 für die Summierer oder am Funktionstastenfeld 49 mittels der Taste für die Verbindung mit dem zweiten Summierregister C), sein numerischer Inhalt als eine Rechengrösse für die Durchführung der eingegebenen Operation angesehen wird. Folglich kann jeder funktionelle Vorgang entsprechend der im Tastenfeld 49 niedergedrückten Taste durchgeführt werden entweder an einer unmittelbar vorher am numerischen Tastenfeld 45 eingegebenen und im Arbeitsregister A gespeicherten Zahl oder an einer unmittelbar vorher von einem der Summierregister B, C, D zum Arbeitsregister A mittels des Summierregisters 48 übertragenen Zahl oder sonst an der im Summierregister C enthaltenen Zahl, wenn diese mittels der Taste "{/" am Funktionstastenfeld 49 ausgewählt worden ist (und im

009819/1710

letzteren Fall ist die Wahl des Summierregisters C mittels der Taste "[/" gleichwertig dem Zurückrufen der im Register C enthaltenen Zahl in -das Arbeitsregister A). "

Der Rechner ist auch mit einer Gruppe von Flip-Flop-Schaltungen für seinen inneren Zustand versehen, die insgesamt durch den Block 58 in Fig. 1b und in Fig. 5 im einzelnen dargestellt sind.

Die Flip-Flop-Schaltung AO wird in jedem Speicherzyklus in der ersten Bitperiode eingestellt, in welcher das in dem Register gelesene Ziffernbit B2 gleich "1" ist, und sie wird in der ersten Bitperiode T2 zurückgestellt, in welcher das gelesene Ziffernbit gleich ^M0^M ist. Damit bleibt sie für die ganze Zeit eingestellt, über die sich das Lesen der im Register A enthaltenen Zahl hinzieht. Mit anderen Worten heisst das, dass die Flip-Flop-Schaltung AO im Umkreis eines jeden Speicherzyklus die Quantität und die Stelle der im Register A enthaltenen Zahl angibt.

Die Flip-Flop-Schaltungen A1 und A2 haben bezüglich des Registers M und des gewählten Summierregisters Y eine analoge Funktion. Die Flip-Flop-Schaltung A1 wird durch den Ausgang LM vom Register M gesteuert und die Flip-Flop-Schaltung A2 vom Ausgang L des gewählten Registers. Die Ausgänge der Flip-Flop-Schaltungen AO und A1 werden vereinigt, um ein Signal A01 zu geben, das in jedem Zyklus vom Lesen der ersten der Ziffern der Zahlen A und M bis zum Lesen der letzten der Ziffern der Zahlen A und M andauert.

Die Flip-Flop-Schaltung AJ wird im allgemeinen zum Herausstellen einer bestimmten Ziffernperiode, während welcher eine bestimmte Operation vervollständigt wird, benutzt, wobei sie während dieser Ziffernperiode eingestellt bleibt und während der übrigen zurückgestellt wird.

00981 9/1710

Die Flip-Flop-Schaltung.A7 wird im allgemeinen zum Hervorheben eines bestimmten Speicherzyklus gegenüber den folgenden Zyklen während der Operationen benutzt, in welche die Eingabe 44 (Tastatur) und die Ausgabeeinheit45 (Druckwerk) verwickelt sind. Die Flip-Flop-Schaltungen A6 und A9 bezeichnen das Vorliegen bestimmter Zustände im Verlauf der Durchführung eines bestimmten.Befehls.

Der Rechner ist weiterhin mit einem Folgeschaltkreis 59 versehen, der eine Gruppe von Zustands-Flip-Flop-Schaltungen PO, PI, P2 .... Pn enthält, von denen jeder zu einer Zeit eingestellt werden kann, wobei der Rechner in jedem Augenblick sich in einem ganz bestimmten, den tatsächlich eingestellten Flip-Flop-Schaltungen PO bis Pn entsprechenden Zustand befindet. Der Betrieb des Rechners schliesst den Durchgang durch eine bestimmte Folge von Zuständen ein und in jedem dieser wird ein bestimmter Elementarvorgang vollendet.

Die Kriterien, nach welchen die Zustände aufeinander folgen, sind durch einen logischen Schaltkreis 60, der an sich bekannt ist, bestimmt, welcher aufgrund der Kenntnis des derzeitigen Zustandes, die ihm durch die Flip-Flop-Schaltungen PO bis Pn über die Leitung P zugeführt wird, aufgrund des tatsächlich gespeicherten Befehls, welcher ihm vom Decoder 51 über die Leitung F zugeführt wird, und aufgrund der tatsächlichen irineren Zustände der Maschine, die ihm von den Zustands-Flip-Flop-Schaltungen 58 über die Leitung A zugeführt werden, entscheidet, was der zukünftige Zustand mit Energie versorgen muss, damit einer seiner Ausgänge 61 mit diesem zukünftigen Zustand übereinstimmt, Wenn ein logischer Zeitschaltkreis 62 dann Zeitimpulse MG für den Zustandedurchlauf bildet, wird die Zustands-Flip-Flop-Schaltung entsprechend diesem zukünftigen Zustand durch das Gatter 63 entsprechend dem Ausgang 61 eingestellt, während alle anderen Flip-Flop-

009819/1710

- 26 Schaltungen zurückgestellt werden·

Das Druckwerk 43 hat einen Zylinder, der Zeichen trägt und in ständiger Drehung gehalten ist. Er ist mit so vielen Reihen von Zeichen versehen, wie Lesekolonnen für ihn möglich sind, wobei jede Reihe auf einem Umfangebogen derart angeordnet ist, dass ein Bogen von Zeichen frei bleibt. Ein normalerweise rechts von der ersten Zeichenreihe sich in einer Ruhestellung befindender Hammer kann aufeinanderfolgende Schritte parallel zur Zylinderachse und synchron mit der Drehung des Zylinders ausführen, so dass er mit den aufeinanderfolgenden Druckkolonnen zum Zwecke des Drückens der Zeichen einer Reihe eines nach dem anderen ausgerichtet ist.

Jede Druckreihe enthält eine Zahl mit einem Komma, das an der linken Seite mit dem betreffenden algebraischen Vorzeichen und an der rechten Seite mit einem das Symbol der an ihr durchgeführten Operation angebenden Zeichen versehen ist. Ferner weist die Zahl ein Zeichen auf, das das Register angibt, von welchem die Zahl während des Drückens herausgezogen worden ist. Folglich enthält die erste Zeichenreihe die Zeichen B, C, D und R (das Register A wird durch das NichtVorhandensein eines Zeichens angegeben), die zweite Reihe weist Arbeitssymbole auf, die im Summiertastenfeld 48 und im Funktionstastenfeld 49 enthalten sind, und die mit der dritten Reihe beginnenden Reihen sind einander gleich und enthalten die zehn Dezimalziffern, das Komma und das algebraische Zeichen "-s·"·

Die Zeichen sind so angeordnet, dass, wenn die entsprechenden Bits B5, B6, B7 und B8, die sie im Innencode der Maschine darstellen, als Wiedergaben der Zahlen von O bis 15 im einfachen Binärcode angesehen werden, die aufeinander-

009819/1710

195A908

folgenden Zeichen, die unter dem Hammer in jeder Kolonne erscheinen, den Zahlen, abnehmend von 15 "bis 0 entsprechen, und dass die Zeichen in verschiedenen Reihen, ausgerichtet mit derselben Erzeugenden des Zylinders, derselben Zahl entsprechen. Folglich können im Umfang einer jeden Reihe die Zeichen einfach mittels eines Zählens genau bestimmt werden.

Einstückig mit dem Zylinder ist eine Scheibe zur Erzeugung von Steuersignalen ausgebildet, welche in einer an sich bekannten Weise mit einem elektrischen Schaltkreis zusammenwirkt, um ein Signal CK kurz vor dem Augenblick zu erzeugen, an welchem jedes Zeichen des Zylinders in der Lesestellung gegenüber dem Hammer ankommt. Dieser Schaltkreis kann auch ein Signal ST erzeugen, das bei jedem Speicherzyklus für die gesamte Zeit andauert, in welcher der von den Zeichen belegte Bogen dem Hammer gegenüberliegt, wobei das NichtVorhandensein des Signals ST jene Unterbrechung der Drehung des Zylinders anzeigt, die für die Verschiebung des Hammers zur folgenden Kolonne und für das Herausziehen des nächsten zu druckenden Zeichens aus dem Speicher LDR oder aus dem Serien-Parallelwandler und Speicher 50 gebraucht wird. Diese Unterbrechung der Umdrehung dauert mindestens für einige Speicherzyklen an.

Nachfolgend wird der Betrieb der Maschine in einigen ihrer Zustände, das heisst bei der Durchführung von einigen Grundoperationen, beschrieben.

Wenn der Hauptschalter geschlossen wird, beginnt die Maschine zu arbeiten, jedoch sind die Flip-Flop-Schaltungen willkürlich eingestellt, die Tastatur ist gesperrt, die magnetostriktive Verzögerungsleitung ist frei und die Steuerung stillstehend.

0 0 9 8 1 9 / 1 7 1 Π

Deshalb muss eine Einstelltaste AG gedrückt werden, die zwei mechanische Zyklen auslöst, während welcher.das Einstellen der Zustands-Flip-Flop-Schaltungen in einen bestimmten Zustand, das Starten der Steuerung und die Eingabe der Bezugsbits B1 in die erste Binärstelle des Registers B, B2 und B4 (das heisst ein Bit "0", das das Fehlen einer bedeutenden Ziffer angibt, bzw. ein Bit "0", das das Fehlen eines Kommas anzeigt) in die Binärstellen T2 und T4- der ersten Dezimalstelle C1 aller Register und B1 in die erste Binärstelle der 24-. Dezimalstelle C24- des Endregisters M vor sich geht. Die Taste AG bewirkt auch das mechanische Entblocken der Tastenfelder.

Insbesondere führt die Betätigung der Taste AG zum Zurückstellen der Flip-Flop-Schaltungen A6 und A10, das die Maschine in den Zustand P21 bringt und auch die Flip-Flop-Schaltung A10 einstellt, wobei der Taktgeber 8 in der vorher erwähnten Weise in Betrieb gesetzt wird·

Zusätzlich bewirkt die Betätigung der Drucktaste AG das Schreiben der Bits, die zusammen das Komplement zu 256 der Zahl 23 darstellen, in den Stufen J1 - J8 des Registers J.

Im Zustand P21 verbindet der Schaltkreis dauernd den Addierer 12 und das Register J, um ein Zählwerk in der vorher beschriebenen Weise zu bilden, und der Zählimpulssteuerkreis 64 erzeugt durch das Gatter 66 bei Jeder Ziffernperiode in der Bitperiode T1 einen Zählimpuls, wobei das Zählwerk in diesem Zustand die aufeinanderfolgenden Ziffernperioden zählen kann, insoweit als ihre Inhalte um eine Einheit bei jeder Ziffernperiode anwachsen.

Der Beginn des Signals AG stellt auch die Flip-Flop-Schaltung A3 ein, die dann in der unmittelbar folgenden Bitperiode T1 zurückgestellt wird, das heisst, eie bleibt nur während

0 Ü 9 8 1 9 / 1 7 1 C,-

der ersten Bitperiode eingestellt. Deshalb sorgt der Steuerkreis 65 für die Hilfsbits durch ein Gatter 67 für das Schreiben eines Hilfsbits B1B ■ ^W1^M in der ersten Binärstelle (Bitperiode T1) der ersten Dezimalstelle (Ziffernperiode C1) des Registers B und ebenfalls für das Schreiben eines Bits B2 ■ "O" in der zweiten Binärstelle (Bitperiode T2) der ersten Dezimalstelle C1 aller Register sowie eines Bits B4 « ¹¹O" in der vierten Binärstelle (Bitperiode T4) der ersten Dezimalstelle aller Register.

Das Zählwerk zählt die aufeinanderfolgenden Ziffernperioden, bis der Inhalt beim Impuls T1 der 23· Ziffernperiode C2J den Wert 256 erreicht, welcher Umstand durch das Vorhandensein · eines Binärübertrages Rb während der Bitpenode T8 der erwähnten Ziffernperiode aufgedeckt wird. Deshalb wird eine Flip-Flop-Schaltung 22 eingestellt, die während der 24. Ziffernperiode C24 eingestellt bleibt. Unter ihrer Steuerung wird im Steuerkreis 65 ein Gatter 68 geöffnet, um ein Hilfsbit B1M ■ ^M1^W in der Bitperiode T1 der 24. Ziffernperiode des Registers M zu schreiben.

Zusätzlich wird in der Bitperiode T8 der 24. Ziffernperiode die Flip-Flop-Schaltung A10 durch den Impuls M6 zurückgestellt, wobei der Taktgeber 8 anhält.

Deshalb werden im Zustand P21 die beiden Synchronisationsbits am Beginn und am Ende einer Reihe von 24 Ziffernperioden geschrieben, wobei das Startbit im Register B und das Endbit im Register M gespeichert wird. Im Zustand P21 zeigt der den zukünftigen Zustand bestimmende Schaltkreis den Zustand PO als zukünftigen Zustand an, und zwar unabhängig von den inneren Zuständen der Maschine.

009819/1710

Das nächste Einstellen der Flip-Flop-Schaltung AiO im Zustand P21 erzeugt durch das Gatter 82 des Zeitschaltkreises 62 ein Signal MG, das die Maschine in den Zustand PO gelangen lässt.

Der Zustand der Eingabe einer Zahl von der Tastatur in den Speicher ist verknüpft mit der Eingabe der Ziffern_t des ' Kommas sowie des algebraischen Zeichens "-" und liegt im Zustand PO vor, der P21 folgt. Die Zahlen werden an der Tastatur eingegeben, und zwar der abnehmenden Ordnung der Ziffern folgend, das heisst von der meist bedeutenden zur wenigst bedeutenden, und sie werden dann in der gleichen Ordnung in das Arbeitsregister A, das das Dateneingaberegister ist, eingegeben· Beim Einsetzen der ersten Ziffer geht diese in die erste Dezimalstelle des Arbeitsregisters A. Wird als nächstes die zweite Ziffer eingegeben, so geht diese in die erste Dezimalstelle, während die vorher eingegebene Ziffer in die zweite Dezimalstelle des Registers A verschoben wird. Mit den aufeinanderfolgenden Ziffern setzt sich dieser Vorgang fort. Deshalb haben die eingegebenen Zahlen die am wenigsten bedeutende Ziffer in Übereinstimmung mit der ersten Dezimalstelle des Registers A.

Für die "Vorgänge, die während des Zustandes der Eingabe der ersten Ziffer vom Tastenfeld 4-5 ablaufen, ergibt sich folgende Synthese: anfangs erfolgt ein Nullstellen des Arbeitsregisters M, dann ein übertragen des möglicherweise im Re- *["' '** gister A vorhanden numerischen Inhaltes in das Register M und gleichzeitigem Nullstellen des Registers A; dann folgt die unmittelbare Erneuerung des Registers M und die Einführung der ersten eingegebenen Ziffer in die erste Dezimalstelle des Registers A und dasSchreiben eines Bits B2A (das eine bedeutende Zahl anzeigt) sowie eines möglichen Bits B4A (das ein Komma anzeigt) in Übereinstimmung mit der Dezimalstelle, in welche die Ziffer selbst eingeführt ist; im Anschluss an

009619/1710

das Einsetzen der Ziffer wird die unmittelbare Erneuerung des Registers A hergestellt.

Bei Niederdrücken der der ersten einzusetzenden Dezimalziffer entsprechenden numerischen Taste erzeugen die der Tastatur 44 zugeordneten Kontakte die vier Binärsignale H1, H2, H3 und H4, die die Dezimalziffer darstellen, -und ein Signal GI, das anzeigt, dass das eingegebene Zeichen eine am Tastenfeld 45 eingegebene Ziffer ist. Alle diese Signale von der Tastatur dauern für mehr als einen Speicherumlauf an.

Die Signale H1, H2, H3 und H4 werden durch das Gatter 56 in den Stufen 11 bis 14 des Serienparallelwandlers und Speichers 50 gespeichert. Der Beginn des Signals G1 stellt eine Reihe von Zustands-Flip-Flop-Schaltungen ein, die den Schaltkreis 6 zwingen, die sofortige Erneuerung des Registers M zu sperren, was dessen Nullstellen bewirkt, und darauf die sofortige Erneuerung des mit dem Register A verbundenen Registers M zu sperren. In dieser Weise wird

das Register A gelöscht und wenn dieses eine Zahl enthielt, wird diese nach M zurückgebracht.

Das Signal G1 stellt auch die Flip-Flop-Schaltung A7 ein und bei dem ersten vom Taktgeber 8 erzeugten Impuls T1 erlaubt der Impuls M4 durch das Gatter 53 die übertragung der in 11 bis 14 gespeicherten Bits in die Stufen J4 bis J7 des Registers J. Es wird auch in der Stufe J1 ein Bit gleich "1" geschrieben. Dann verbindet der Schaltkreis 6 das Register J mit dem Register A während der ersten Ziffernperiode und unter der Wirkung des Verschiebeimpulses IW- geht der Inhalt des Registers J in eine der Jeweiligen Binärsteilen T2, T5, T6» T7, T8 der ersten Dezimalstelle, während der Inhalt von J gelöscht wird, insofern als der Eingang 41 nicht gespeist wird. Die erste eingegebene Ziffer wird folglich in der ersten Dezimalstelle des Registers A mittels

0 0 9 819/1710

vier Bits B5, B6, B7, B8, die die Ziffer im Binärcode darstellen, und mittels eines fünften Bits B2, das eine bedeutende Ziffer anzeigt, geschrieben·

Die zweite Ziffer der einzusetzenden Zahl wird dann in das Tastenfeld eingegeben, wobei dieses die die Ziffer darstellenden Signale H1, H2, H3, H4-, wie auch das Signal G1 wie für die erste Ziffer erzeugt, Das Einsetzen der zweiten Ziffer erfolgt so,' dass zuerst die erste in das Register A eingegebene Ziffer um eine Dezimalstelle verschoben wird, um als nächstes in die" erste Dezimalstelle die zweite nun eingegebene Ziffer einzuführen. Um das Verschieben um eine Dezimalstelle zu erhalten, ist das Register A mit dem Register J in einem geschlossenen Ring verbunden, wobei das Register A um eine Ziffernperiode verlängert wird, während alle anderen Register in sich selbst geschlossen bleiben, wodurch ihre Inhalte fortwährend erneuert und damit in den folgenden Speicherzyklen unverändert bleiben. Irgendwelche vorhandenen Hilfsbits B1 werden durch den Steuerkreis 65 erneuert.

Am Ende der Eingabe der zweiten Ziffer erfolgt eine sofortige Erneuerung des neuen Inhaltes des Registers A. Das Einsetzen weiterer Ziffern geht in einer analogen Weise vor sich.

Um das Komma einzusetzen, drückt die Bedienungsperson die Taste 4-7, nachdem sie die Zifferneinheiten eingegeben hat, und erzeugt so das Signal V, das für einige Speicherzyklen andauert. Da das Ziffernsignal G1 fehlt, wird die Flip-Flop-Schaltung A7 nicht eingestellt, wobei das Übertragungsgatter 53 des Serienparallelwandlers und Speichers 50 zum Register J geschlossen bleibt. Sobald das Hilfsbit B1A « ¹¹I" vom Speicher gelesen wird, wird eine Flip-Flop-Schaltung A80 eingestellt, die dann durch den nächsten Impuls T1 zurückgestellt wird und so nur während der ersten Ziffernperiode C1 eingestellt bleibt, wobei in der Bitperiode TJ der Ziffern-

0 0 9 8 1 9 / 1 7 1 G

periode ein Komma B1 -."1^W in die Stufe J1 des Registers J durch, ein Gatter 81 eingeführt wird. Das Kommabit wird folglich in der Bitperiode T4 der Ziffern der Einheiten in A gespeichert.

Um das algebraische Zeichen "-" einzusetzen, drückt die Bedienungsperson die Taste 46, wodurch ein Signal SN erzeugt wird, das durch ein Gatter 69 das Schreiben eines Vorzeichenbits in allen Dezimalstellen des Registers A bewirkt.

Wenn in diesem Zustand PO eine möglicherweise von einer Adresse begleitete Funktion am Tastenfeld 48 oder 4-9 einge^ tastet wird, bevor eine Zahl am Tastenfeld 45 eingegeben wird, wobei das Signal G2 oder G3 vorliegt, werden die die Funktion darstellenden vier Bits H1, H2, HJ, H4- durch das Gatter 56 in die jeweiligen Stufen 11 bis 14 des Serienparallelwandlers und Speichers 50 übertragen, um dem Rechner durch den Decoder 51 die Bedeutung der eingetasteten Funktion F1 - F13 zuzuführen. Wenn die durch die beiden Bits H5 und H6 dargestellte Adresse ebenfalls vorhanden ist, werden diese Bits durch das Gatter 57 in die Stufen 15 und 16 des Serienparallelwandlers und Speichers 50 übertragen, um so dem Rechner durch den Decoder 52 die Adresse Y1 - Y3 des tatsächlich gewählten Registers zuzuführen.

Welche Funktion auch immer eingetastet wird, so stellt zusätzlich der Beginn des Signals G2 oder des Signals GJ die Flip-Flop-Schaltung A6 ein, wodurch, wenn der Taktgeber 8 zu arbeiten anfängt, in dem Zeitschaltkreis 62 die ankommende Front des Signals A10 durch, ein Gatter 83 ein Signal MG erzeugt, das den Durchgang zum zukünftigen Zustand steuert, welcher von dem eingetasteten, besonderen Befehl abhängig ist.

009819/1710

Das Signal IE stellt die Flip-Flop-Schaltung A6 zurück, die dann die Aufgabe hat, während des Signals G2 oder G3, das für einige Speicherzyklen andauert, die Erzeugung von weiteren ungeeigneten Zustandsdurchgangssignalen MG in den folgenden Speicherzyklen zu vermeiden. Der so eingegebene Befehl wird in dem genannten zukünftigen Zustand durchgeführt.

Die Übertragungen zwischen den Registern des Speichers LDR geschehen üblicherweise in einem Zustand P2 der Maschine, der einen einzigen Speicherzyklus andauert, der zwischen zwei aufeinanderfolgenden Starts des Oszillators 9 liegt. Wenn im Serxenparallelwandler und Speicher 50 der Befehl Y, F6 vorliegt, das heisst, wenn das gewählte Register das Gattungsregister Y und die gespeicherte Funktion Έ6 ist, schliesst der Schaltkreis 6 im Zustand P2 ausser dem Register A alle an sich selbst mit dem Ziel der Sicherung ihrer Erneuerung und er verbindet auch den Ausgang des gewählten Registers Y mit dem Eingang RA des Registers A, wobei der Inhalt des Registers Y in das Register A in einem einzigen Speicherumlauf übertragen wird.

Wenn im Gegensatz hierzu die Funktion Teil des im Serienparallelwandler s und Speichers 50 vorhandenen Befehls F7 ist, so schliesst der Schaltkreis 6 alle Register ausser den Registern A und M an sich selbst, um ihre Erneuerung zu sichern, und er verbindet auch die Ausgänge des Registers A bzw. des Registers M mit den Eingängen des Registers M bzw. des Registers A, wobei die Inhalte des Registers M in das Register A übertragen werden und umgekehrt.

Wenn in dem Befehl keine Adresse angegeben ist, so wird in jedem Fall das Register A als adressiert verstanden.

Wie auch immer der tatsächlich im Zustand P2 gespeicherte

009819/171 0

Befehl sein mag, so wird, wenn der Oszillator wieder anfängt zu arbeiten, das Gatter 84 im Zeitschaltkreis 62 geöffnet, um einen Impuls MG zur Steuerung der Zustands-Änderung zu erzeugen, unter deren Wirkung der Rechner in "den nächsten, durch die Eigenart des Befehls selbst bestimmten Zustand gelangt.

■ ·

Wie zu sehen war, werden die Zahlen vom Tastenfeld in das Register A ohne Rücksicht auf ihre Ausrichtung im Vergleich mit in den anderen Registern enthaltenen Zahlen eingegeben. Vor der Durchführung irgendeiner der vier arithmetischen Grundoperationen werden die daran beteiligten Zahlen in der hier kurz angegebenen Weise ausgerichtet.

Wie zu sehen ist, unterliegt, wenn ein Register des Speichers LSR mit dem Register J in einem geschlossenen Schaltkreis verbunden ist, sein Inhalt einer Verzögerung von einer Ziffernperiode in jedem Speicherzyklus mit Bezug auf die anderen, in sich selbst geschlossenen Register, die erneuert werden. Da die Verbindung der Register mittels des Schaltkreises 6 hergestellt wurde, um eine in einem bestimmten Register, beispielsweise A, enthaltene Zahl so auszurichten, dass ihre erste vollständige Ziffer, mit welcher das Komma verbunden ist, in die erste Dezimalstellung Ci gebracht wird,ist es folglich ausreichend, den Rechner zu veranlassen, wiederholte Speicherzyklen in einem seiner Ausrichtungszustände P3 durchzuführen, bis in einem bestimmten Zyklus während der ersten Ziffernperiode Ci, die, wie zu sehen war, durch das Lesen des Hilfsbits B1E ■ "1" angegeben ist, ein Kommabit B4 » "1" im Register A gelesen wird. Wenn ein solches Zusammentreffen in einer an sich bekannten und in den Diagrammen nicht gezeigten Weise erfolgt, wird die Flip-Flop-Schaltung A6 eingestellt, die in diesem Fall anzeigt, dass die erwünschte Ausrichtung stattgefunden hat. Hachdem somit die Flip-Flop-Schaltung A6 eingestellt worden ist, erzeugt die ankommende Front des Signals AOi im Z ext schaltkreis 62 beim nächsten Lesen der

009819/17K

ersten Ziffer der Zahl A oder M durch das Gatter 86 einen Impuls MG, der den Rechner in den folgenden Zustand gelangen lässt.

Analog kann im Zustand FI4- eine Zahl verschoben werden, bis ihre meist bedeutende Ziffer in der ersten Dezimalstelle C1 eines bestimmten Registers gelegen ist. Indem man die Hilfsbits im allgemeinen so gut wie möglich benutzt, ist es klar, wie man ein Ausrichten der Zahlen in Übereinstimmung mit den verschiedenen Kriterien ermöglichen kann.

Die Befehle F*Y und 3ΓφΥ steuern das Drucken des Inhaltes des gewählten Summierregisters (B, C oder D), das gattungsmässig mit Y bezeichnet ist.

Da gemäss einem bevorzugten Merkmal der Erfindung das Drucken einer Zahl immer vom Register A erfolgt, ist es zuerst notwendig, den Inhalt des gewählten Summierregisters in das Arbeitsregister A zu übertragen, während der frühere Inhalt von A nach M überführt wird. Ferner wird, je nachdem ob der Befehl auf Drucken mit oder ohne Nullstellen für F*Y bzw. F^Y lautet, das gewählte Register Y nicht oder sofort erneuert in einer Weise, dass sein Inhalt gelöscht oder erhalten wird.

Als nächstes verbindet im geeigneten Zustand des Drückens der im Register A enthaltenen Zahl der Schaltkreis 6 das Register A mit dem Register J, in welches die zu druckende Zahl Ziffer für Ziffer übertragen wird, und das Register J wird mit dem Addierer 12 verbunden, so dass in der bereits beschriebenen Weise ein Zählwerk gebildet wird, das die aufeinanderfolgenden Signale CK zählt. Jedes der vom Druckwerk 4-J erzeugten Signale CK lässt den Inhalt des Zählwerks um eine Einheit anwachsen. Wenn der Code des zu druckenden Zeichens der Zahl η entspricht, nachdem 16-n Zählsignale empfan-

009819/171C

gen wurda^ erreicht der Inhalt des Zählwerks den Wert 16, wobei ein Binärübertrag Rb im Addierer erzeugt wird· Es ist aus der Erklärung der Anordnung der Zeichen rund um den Zylinder ersichtlich, dass der erwähnte Übertrag die Betätigung des Hammers durch ein Gatter 90 in einer an sich bekannten Weise steuern kann, insoweit als das der Zahl η entsprechende Zeichen dann gerade unter dem Hammer erscheint.

Eine mehr ins Einzelne gehende Beschreibung des Druckvorganges ist der italienischen Patentschrift Nr. 716 538 zu entnehmen, in welcher auch das Drucken eines Befehls und einer in den Serienparallelwandler und Speicher 50 eingegebenen Adresse beschrieben ist.

Die Befehle F + Y und F-Y steuern die algebraische Addition und Subtraktion der in A enthaltenen und möglicherweise durch das Tastenfeld eingegebenen Zahl mit dem Inhalt in dem gewählten Summierregister (B, C oder D), das gattungsmässig mit Y bezeichnet ist.

Die Addition und Subtraktion von zwei jeweils in den Registern A und Y enthaltenen Zahlen geht nach der Regel vor sich, dass eine Addition, bei Vorliegen des Additionsbefehls, P + Y tatsächlich durchgeführt wird, wenn die Vorzeichen der Zahlen A und Y übereinstimmen oder wenn, bei Vorliegen eines Subtraktionsbefehls F - Y, die Vorzeichen nicht übereinstimmen· In den anderen Fällen wird effektiv eine Subtraktion durchgeführt. Eine eingehende Beschreibung des Additions- und· Subtraktionsvorganges ist der italienischen Patentschrift Nr. 716 358 zu entnehmen und es ist hier ausreichend, die Zustandsfolgen summarisch aufzuzeigen.

Wenn der Befehl F + Y der Addition oder der Befehl F-Y der Subtraktion im logischen Addierschaltkreis 16 gespeichert

009819/1710

ist, kann der Rechner unter der Steuerung des Folgeschaltkreises selbsttätig eine vorbestimmte Zustandsfolge durchlaufen, die in Fig. 8a schematisch dargestellt ist. Beim Start aus dem Zustand FO, in welchem der genannte Befehl am Tastenfeld eingetastet wird, enthält die Folge für Addition oder Subtraktion insbesondere:

- den Zustand F2, in welchem die Inhalte des gewählten Registers X mittels des Befehls nach A übertragen werden, während die Inhalte von A nach M übergehen;

- die Zustände P3 und F14-, in welchen die nun in den Registern A bzw. M enthaltenen Zahlen ausgerichtet werden, und zwar mit dem Komma jeweils in der Dezimalstelle C1 des jeweiligen Registers angeordnet;

- den Zustand P9, in welchem festgestellt wird, ob die Vorzeichen der beiden Zahlen A und M übereinstimmen oder nicht;

- den Zustand P40, in welchem festgestellt wird, welche der beiden Zahlen A und M grosser ist;

- den Zustand P5O, in welchem die beiden Zahlen addiert werden und das Ergebnis in A gespeichert wird;

- den Zustand T60, in welchem die so erhaltene Summe korrigiert wird, um vom Binärcode zum Dezimal—Binärcode zu gelangen, indem "+6*, das durch den Schaltkreis 75 zugeführt wurde, zu all jenen Zahlen des Ergebnisses hinzugefügt wird, die Anlass zu einem Dezimalübertrag gegeben haben.

Am Ende der Addition wird das in A enthaltene Ergebnis nach Y übertragen, während der ursprünglich von A nach M.übertra- ' gene Zusatz nach A zurückgebracht wird.

Vor dem Beginn der beschriebenen Zustandsfolge wird auch das Drucken des Inhaltes des Registers A, das den vorher eingesetzten Zusatz enthält, durchgeführt.

009819/1710

-. 39 -

Der Befehl FR steuert das Drucken des Inhaltes des Arbeits— registers R, indem es in das Register A zurückgerufen wird, während der vorherige Inhalt des Registers A unmittelbar erneuert wird. Die Zustandsfolge ist analog derjenigen des Befehls zum Drucken, ohne den Summierer auf Null zu stellen.

Der Befehl F ·<. für die Bestimmung des Hauptgliedes wird eingesetzt ,um das Ende der Eingabe einer Zahl nach A anzuzeigen, und er bewirkt deren Drucken.

Wenn der.Befehl eingetastet wurde ohne vorheriges Einsetzen einer Zahl, so wird ein Austausch der Inhalte zwischen A und M durchgeführt, und dann erfolgt .das Drucken des neuen Inhaltes von A. Im Druckzustand ist die Zustandsfolge analog derjenigen bei Befehl zum Drucken ohne Nullstellen.

Wenn der Befehl F <. auch durch die Betätigung (unmittelbar vorher oder zugleich) der Taste "Jj" zur Verbindung mit dem Register C begleitet ist, wobei dieses Summierregister adressiert wird, dann werden die im Arbeitsregister A enthaltenen Daten in den Summierer C übertragen. Das Summierregister C wird vorher zu diesem Zweck auf Null gestellt und der Inhalt von A wird in dieses übertragen, das, wenn die Reihe an es kommt, sofort erneuert wird. Der Inhalt von A wird dann gedruckt.

Eine Multiplikation wird durch wiederholte Additionen erhalten, deren jede mittels einer dem Additionsvorgang identischen Zustandsfolge erzielt wird. Die Wiederholung des Zyklus geschieht selbsttätig bis die Zahl der vom Multiplikatorwert angegebenen Additionen erreicht ist«

Bei einer normalen, von Hand durchgeführten Multiplikation wird der Multiplikand mit jeder der Ziffern des Multiplikators multipliziert und die Teilergebnisse werden, passend

009819/171i

zueinander ausgerichtet, addiert, wobei zu beachten ist, dass sie von der Ziffer der Zehnereinheiten, der Hunderteinheiten usw. des Multiplikators erhalten werden. Die Maschine folgt einem analogen Vorgang.

Es sei angenommen, dass zwei Rechengrössen eingetastet worden sind, so dass der Multiplikand in A und der Multiplikator in M enthalten ist. Es wird das Ausrichten des Multiplikanden und des. Multiplikators durchgeführt. Dann wird der Inhalt von A in das Arbeitsregister R übertragen, wobei er komplementiert wird, und es bleiben nur die Hilfsbits in A.

Ein ^w+1ⁿ wird dann zu der Zahl des Registers R in Übereinstimmung mit dem Komma von M hinzugefügt und es wird die Addition der Inhalte von A und von M als nächstes durchgeführt und das Ergebnis in A gespeichert. Dann wird zu R ein ⁿ+1" hinzugefügt und es wird dann wieder die Addition der Inhalte von A und M durchgeführt. Der Vorgang wird wiederholt, bis die Zahl in R in Übereinstimmung mit dem Komma von M den vollständigen Wert 16 erreicht, und es wird folglich an der Stelle dieser Zahl in R eine "0" gebildet, während der Übertrag gesperrt wird. Die vorhergehende Stelle zum vollständigen Wert bewirkt eine relative Verschiebung von M in bezug auf die Register R und A, wobei diese letzteren um eine Dezimalstelle verzögert werden.

Dann wird zu der Ziffer von R ein ^w+1" hinzugefügt, die nun in Übereinstimmung mit dem Komma von M ist, und es wird als nächstes die Addition der Inhalte von A und von M durchgeführt, wobei das Ergebnis in A gespeichert wird. Der Vorgang setzt sich, wie beschrieben, fort, bis alle Nullen in R sind. Das ist der Zustand, in welchem die Multiplikation endet. Es sei leicht erklärlich, dass ein solches Verfahren dem der Handrechnung, angepasst an die Arbeitsweise der Maschine, folgt.

0 0 9 8 19/1710

- 41 Es können die beiden folgenden Fälle auftreten:

Der Befehl für die Operation "x" liegt im Anschluss an eine numerische Eingabe vom Tastenfeld vor oder dem Befehl *xⁿ geht eine numerische Eingabe nicht voraus. Im ersten Fall wird die vor dem Befehl für "xⁿ nach A eingegebene Zahl als Multiplikator bestimmt und nach dem Drucken wird sie nach M übertragen, während der durch die vorher nach M eingegebene Zahl gebildete Multiplikand nach A übertragen wird. Im zweiten Fall wirdder Multiplikator durch die bereits in M enthaltene Zahl gebildet, die nach der Eingabe für die Operation ^Mx^M nach A übertragen wird, um gedruckt zu werden, und dann nach M zur Durchführung der Operation überführt wird» Zur gleichen Zeit wird die in A enthaltene Zahl nach M übertragen und dann nach A überführt.

Am Ende der Operation ist das Ergebnis in A und es wird selbsttätig gedruckt. Der Multiplikator in M bleibt unverändert, während der Multiplikand getilgt wird.

Eine Zustandsfolge, die einen Vorsprung analog dem eben geschilderten durchführt, ist im einzelnen in der italienischen Patentschrift Nr. 716 558 beschrieben und hier mit Bezug auf · das Diagramm in Fig· 8b kurz zusammengefasst. Die Zustandsfolge, die der Rechner ausführt und die mit dem Zustand PO beginnt, ist beispielsweise folgende:

- der Zustand P3, in welchem die im Register A enthaltene Zahl (Multiplikand) verschoben wird, bis ihre erste vollständige Ziffer, die das Kommabit B4 - "1" enthält, in

der ersten Dezimalstelle C1 des Registers A ist;

- der Zustand P14, in welchem die im Register M enthaltene Zahl (Multiplikator) verschoben wird, bis ihre meistbedeutende Zahl in der ersten Dezimalstelle C1 des Registers M ist;

009819/1710

- der Zustand P9 (ein Speicherzyklus), in welchem festgestellt wird, ob die Vorzeichen der beiden Faktoren übereinstimmen, während der Inhalt des Registers A (Multiplikand) in das Register R übertragen wird, um im Register A das Produkt dann akkumulieren zu können;

- der Zustand P4Q (ein Speicherzyklus), in welchem festgestellt wird, welche der beiden Zahlen M und R grosser ist (was bei der Multiplikation zwar keine Bedeutung hat, jedoch bei der Division);

- der Zustand PIO (ein Speicherzyklus), in welchem die Ziffer des Multiplikanden, die in derselben Dezimalstelle ist wie das Komma des Multiplikators, durch eine Einheit gekennzeichnet wird, während der Multiplikand selbst um eine Ziffernperiode verzögert wirdj

-der Zustand P5O (ein Speicherzyklus), in welchem der Multiplikator M der im Register A enthaltenen Zahl hinzugefügt und die Relativsumme in A gespeichert wird;

- der Zustand PoO (ein Speicherzyklus), in welchem die Korrektur dieser Summe vom Binär-Code zum Binär-Dezimal-Go de durchgeführt wird.

Die Maschine geht von diesem Zustand P60 in den Zustand P40 zurück, um die Teilfolgen P40, PIO, P50, P60 zu wiederholen, was insgesamt η-mal vor sich geht, wenn η die bedeutendste Zahl des Multiplikanden ist. Es ist zu bemerken, dass die in den Registern R, A und M enthaltenen Zahlen um eine Ziffernperiode verzögert werden, das heisst, sie werden in die bedeutendsten Stellen verschoben, und zwar jeweils in den Zuständen PIO, P50 und P60, wobei ihre Ausrichtung nach jeder ' der Teilfolgen P40, ΡΙΟ, P50 und P60 wiederhergestellt wird. Bach der η-ten dieser Teilfolgen wird mit dem Ziel des Ver-

009819/1710

Schiebens des Multiplikanden (Register R) und des Teilproduktes (Register A) um eine Dezimalstelle zu den bedeutendsten Stellen eine verminderte Teilfolge mit den Zuständen Fl-O, PIO, P50 durchgeführt, in welcher während des Zustandes P50 im Gegensatz zum Normalen das Register M nicht mit dem Addierer verbunden ist, wobei die Zahl M ohne Änderung verschoben wird.

Dann werden η Teilfolgen P40, PIO, PJjO, P60 durchgeführt, wenn η die zweite bedeutendste Ziffer des Multiplikators ist und .so fort.

Eine Division wird in einer analogen Weise durch wiederhdte Subtraktionen erzielt und das Ende der Operation wird durch Erreichen der Anzahl der gewünschten Dezimalen gesteuert. Der Vorgang soll nachfolgend zusammengefasst werden.

Es sei angenommen, dass die beiden Rechengrössen eingegeben wurden, wobei der Dividend in A und der Divisor in M enthalten ist. Das Ausrichten des Dividenden und des Divisors wird durchgeführt. Dann erfolgt eine Prüfung, um zu sehen, ob A grosser, gleich oder kleiner M ist. Ein "+1" wird, wenn A '^ M ist, dem Register R in Übereinstimmung mit dem Komma von M hinzugefügt. Dann wird der Differenzvorgang zwischen den Inhalten von A und von M nach den inneren Subtraktionsregeln durchgeführt und es erfolgt eine Umkehr, um M mit A zu mischen, welches nun das Ergebnis des ausgeführten Differenzvorganges enthält.

Wenn noch A ;> II ist, so wird ein "+1* zu R hinzugefügt, und dieser Vorgang wird weiterverfolgt, bis A kleiner M wird, Während dieser Zyklen werden A, II und R verzögert, jedoch in wechselseitiger Ausrichtung gehalten. Wenn A kleiner als K ist, wird der Differensvorgang nicht durchgeführt, jedoch wird eine relative Verschiebung von H in bezug auf A und R bewirkt, und der Vorgang wird wiederholt.

0 0 9 819/171;

Der Befehl Fn steuert die Berechnung des Quadrats einer in das Register A eingegebenen Rechengrösse. Es läuft folgender Vorgang ab. ■

Zuerst wird das Register M gelöscht und dann wird der Inhalt von A nach M übertragen, während A sofort erneuert wird. Die weiteren logischen Folgen sind denen bei der Multiplikation identisch und am Ende wird das Ergebnis in A gefunden sowie selbsttätig gedruckt. Die ursprüngliche Rechengrösse ist dagegen in M zu finden.

Der Befehl F V steuert die Berechnung der Quadratwurzel der im Register A enthaltenen Rechengrösse. Das Ergebnis wird in A gespeichert und dann selbsttätig gedruckt, während das Duplikat des Ergebnisses in M gebildet wird.

Ein Beispiel für das zum Erhalten der Quadratwurzel einer Zahl verwendete Verfahren wird nachstehend gegeben.

Es sei angenommen, dass der Radikand, von dem die wurzel verlangt wird, im Register A ist. Das Register M wird auf Null gebracht und dann wird in M eine ^M1^M gespeichert, die unter die bedeutendste Ziffer des Radikanden ausgerichtet wird, wenn er eine Zahl von ungeraden, vollständigen Ziffern hat, oder die unter die zweite Ziffer ausgerichtet wird, wenn die Zah.1 seiner vollständigen Ziffern gerade ist. Aufeinanderfolgende Subtraktionen von anwachsenden ungeraden Zahlen (1, 3, 5> 7j usw) werden dann durchgeführt und von Zeit zu Zeit in M eingesetzt, bis die Stelle A-<. M erreicht wird. Die Aufeinanderfolge der abzuziehenden ungeraden Ziffern wird durch Jedesmaliges Addieren von ^M+2^W zum Inhalt von Ii erhalten. Die Zählung der Anzahl der Subtraktionen wird nach R übertragen und das bildet das Ergebnis der Quadratwurzelrechnung. Der Vorgang endet, wenn die Anzahl der für das Ergebnis erwünschten Dezimalstellen erhalten ist.

009819/1710

Der Befehl F% für die Prozentrechnung ermöglicht mittels der Betätigung einer einzigen Punktionstaste, an zwei Zahlen a (Nominalwert) und "b( Rabatt- oder Zinssatz) die aufeinanderfolgenden Operationen durchzuführen: (a χ b)/1OO, das heisst Rabatt- oder Zinsprozentsatz, und a + (a χ b)/ 100, das heisst Gesamtbetrag nach Abzug oder Zuwachs.

Zwei Fälle können gegeben sein, nämlich der Befehl für die Operation "%" liegt nach dem numerischen Eingeben vor oder dem Befehl geht kein numerisches Eingeben voraus.

Im ersten Fall führt die Maschine die Berechnung des Rabatts oder der Zinsen des vorher in A eingesetzten Gesamtbetrages durch, was dann nach M übertragen wird, wenn der negative oder positive Betrag durch das Tastenfeld in A eingesetzt wird.

Im zweiten Fall bestimmt die Maschine als Rabatt- oder Zinsbetrag die in M enthaltene Angabe und als Nominalwert (das heisst als zu vermindernden oder vergrössernden Gesamtbetrag) die in A enthaltene Angabe.

Der verminderte oder angewachsene Gesamtbetrag erscheint am Ende der Operation in A und wird als Hauptglied für weitere Rechnungen wiederbestimmt, während der ursprüngliche Gesamtbetrag in M erscheint.

Die Betätigung der Taste "%" bewirkt auch selbsttätig das folgende Drucken des (Rabatt- oder Zins-)Betrages, des Rabatt- oder Zinsprozentsatzes und des abgezogenen oder angewachsenen Gesamtbetrages.

Der Befehl zum Summieren der Produkte FZP und der Quotienten FZQ bewirkt die Durchführung eines Multiplikationsvorganges zwischen den beiden in den Registern A und M enthaltenen Rechengrössen und dann ein algebraisches Summieren des Produkts, z.B. im dritten Summierer. Die entsprechenden

009819/1710

1954808

logischen Folgen sind denen der Multiplikation mit folgender Addition identisch.

Der Befehl zum Summieren der Quotienten bewirkt die Durchführung eines Divisionsvorganges zwischen den "beiden in den Registern A und M enthaltenen RechengrÖssen und dann ein algebraisches Summieren des Quotienten, z.B. in dem dritten Summierer. Die entsprechenden logischen Folgen sind mit denen der Division und folgender Addition identisch.

Die Befehle Fx, F^-, F%, FP und FQ können von der unmittelbar vorherigen oder gleichzeitigen Betätigung der durch "H" gekennzeichneten Taste zur Verbindung mit dem Summierregister C begleitet sein.

Diese von der Adresse des Registers C begleiteten Befehle bestimmen den Inhalt dieses Registers C als zweite Rechengrösse bei der Durchführung der betreffenden Funktion. Der Inhalt von C wird zuerst nach A übertragen, und zwar mit einer der Funktion F identischen logischen Folge, wobei unter allen Umständen eine Eingabe vom Tastenfeld vorgegeben wird. Die den eingegebenen Befehlen entsprechenden logischen Folgen werden dann ausgeführt.

Patentansprüche t

009819/1710

Claims (6)

1. Patenten Sprüche

   M . Elektronischer Rechner mit ersten und zweiten Arbeitsregistern und mit einer Funktionstasten sowie numerische Tasten enthaltenden Steuertastatur, deren Betätigung eine Eingabe von entsprechenden numerischen Daten in das erste Register bewirkt, gekennzeichnet durch eine Steuereinrichtung, "die bei Betätigung einer zu einer ersten Gruppe von Funktionstasten gehörigen Taste das Ende der Dateneingabe von den numerischen Tasten bestimmt und durch die folgende Betätigung einer numerischen Taste die Löschung der Zahl im ersten Register sowie deren Übertragung zum zweiten Register festsetzt,
2. 2. Elektronischer Rechner nach Anspruch 1, dadurch gekennzeichnet, dass er wenigstens ein Summenregister und damit verbundene, in der ersten Gruppe der Funktionstasten enthaltene Summentasten aufweist und dass die Betätigung einer Summentaste entweder zu einem algebraischen Akkumulieren der numerischen Daten des ersten Registers in dem entsprechenden Summenregister und zu einer gleichzeitigen Erhaltung in dem ersten Register oder zu einer übertragung der im entsprechenden Summenregister und im ersten Register enthaltenen numerischen Daten in das erste bzw. das zweite Register in Abhängigkeit von der bestimmten Funktion der betätigten Taste führt.
3. 3. Elektronischer Rechner nach Anspruch Λ oder 2, dadurch gekennzeichnet, dass eine zweite Gruppe von Funktionstasten eine Austauschtaste enthält, deren Betätigung bei Fehlen einer vorhergehenden Betätigung von numerischen Tasten den Austausch zwischen den in dem ersten und dem zweiten

   009819/1710

   - 48 Register enthaltenen Zahlen herbeiführt.
4. 4. Elektronischer Rechner nach einem der Ansprüche 1 bis 3» dadurch gekennzeichnet, dass die Betätigung einer zu einer zweiten Gruppe von Funktionstasten gehörenden Taste im Anschluss an die Betätigung von wenigstens einer der numerischen Tasten die Verbindung der im ersten und zweiten Register enthaltenen Zahlen in Übereinstimmung mit der bestimmten Funktion der betätigten Funktionstaste und die Einführung des numerischen Resultats in das erste Register he rb e i führt.
5. 5· Elektronischer Rechner nach einem der Ansprüche 1 bis 4 mit wenigstens einer Wahltaste zur Auswahl von einem oder mehreren zugeordneten Summierregistern, dadurch gekennzeichnet, dass die Betätigung einer dieser Wahltasten in gleichzatiger oder nachfolgender Verbindung mit einer zu einer zweiten Gruppe der Funktionstasten gehörenden Taste im Anschluss an die Betätigung wenigstens einer der numerischen Tasten die Verbindung der im ersten Register und im gewählten Summierregister enthaltenen Zahlen in Übereinstimmung ait der besonderen Funktion der betätigten Funktionstaste und die Eingabe des numerischen Resultats in das erste Register herbeiführt.
6. 6. Elektronischer Rechner nach Anspruch 2 oder 5» dadurch gekennzeichnet, dass wenigstens einem der Summierregister eine oder mehrere Tasten der zweiten Gruppe der Funktionstasten zugeordnet sind, deren Betätigung selbsttätig die entsprechende Verbindung der im ersten und zweiten Register enthaltenen Zahlen und danach die Addition des in das erste Register eingeführten numerischen Inhalts mit der in dem der betätigten Funktionstaste zugeordneten Summierregister enthaltenen Zahl herbeiführt.

   009819/171 ti

   7· Elektronischer Rechner nach einem der vorhergehenden Ansprüche mit einer Druckvorrichtung, dadurch gekennzeichnet, dass die Betätigung einer der Punktionstasten selbst tätig das Drucken der in dem ersten Register enthaltenen Zahl am Schluss der durch die "betätigte JFunktionstaste bestimmten Operation herbeiführt·

   8· Elektronischer Rechner nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass er als !Eischrechner ausgebildet ist.

   Ga/Ur - 22 115/6

   009819/1710