DE2034841B2

DE2034841B2 - Matrixanordnung für Digital Rechenanlage

Info

Publication number: DE2034841B2
Application number: DE2034841A
Authority: DE
Inventors: Louis Guy Pontiac Mich. Smith Jun. (V.St.A.)
Original assignee: Detrex Corp
Current assignee: Detrex Corp
Priority date: 1967-05-02
Filing date: 1970-07-14
Publication date: 1973-11-08
Also published as: NL7010420A; GB1323771A; GB1323772A; DE2034841A1; US3535498A; DE2034841C3; FR2098559A5

Description

Die Erfindung betrifft eine Matrixanordnung, die zur Addition, Subtraktion, Multiplikation, Division, zum Quadrieren, Radizieren und Umcodieren mehrstelliger Binärzahlen mit den Bits a, b, c ... η

(11 = niederwertigstes Bit) geeignet ist, unter Verwendung von Addierer-/Subtrahierereinheiten mit Uberbrückungssteuerungen, wobei jede Einheit zwei Operandeneingänge, einen Ubertrags(Borger)-Eingang, Steuereingänge für Addition, Subtraktion oder über-

brückung und einen Ubertrags(Borger)-Ausgang sowie einen Summen(Differenz)-Ausgang aufweist.

Aus der deutschen Auslegeschrift 1 238 695 ist eine Matrixanordnung von arithmetischen Einheiten bekannt, mit deren Hilfe zahlreiche Operationen durchgeführt werden können. Hierbei sind die einzelnen arithmetischen Einheiten jedoch komplexe Rechenwerke, da die Matrixanordnung nicht allein für die Durchführung der Operationen Addition, Subtraktion, Multiplikation, Division, Quadrieren, Radizieren und Umcodieren ausgelegt ist. Wegen der Verwendung von vollständigen Rechenwerken als Malrixelemente ist die Anordnung sehr aufwendig, zumal jedes Rechenwerk eigene Zwischenspeicher und eigene Steuerungen benötigt.

45. Weiterhin ist eine Matrixanordnung bekannt (USA.-Patentschrift 3 346 729), bei der keine arithmetischen Matrixelemente, sondern logische Elemente vom NOR-Typ verwendet weiden. Die Anordnung dient ausschließlich zur Multiplikation mehrstelliger Binärvvörter.

Bei einer ebenfalls ausschließlich zur Multiplikation dienenden Matrixanordnung (USA.-Patentschrift 3 104 317), werden als Matrixelemente Ringkerne verwendet, d. h. Elemente nicht arithmetischer Art.

Bei beiden Matrixanordnungen zur Multiplikation sind die Elemente in einer Schräg- bzw. Diagonalmatrix angeordnet.

Schließlich ist eine Addierer-/Subtrahierereinheil mit übcrbrückungssteuerung bekannt (USA.-Patentschrift 3 482 085), die zwei Operandeneingänge, einen Ubcrtrags(Borgcr)-Eingang, Steuereingänge für Addition, Subtraktion oder überbrückung und einen Uberlrags(Borger)-Ausgane sowie einen Summen!Differenz)-Ausgang aufweist.

Es ist die Aufgabe der Erfindung, unter Verwendung dieser Addierer-ZSubtrahierereinheil eine vielseitige Rechenmatrixanordnung zur Verarbeitung von mehrstelligen Binärwörtern zu schaffen, so daß diese zur

Durchführung der Operationen Addition, Subtraktion, Multiplikation, Division, Quadrieren, Radizieren und Umcodieren verwendet werden kann.

Die erfindungsgemäße Matrixanordnung zur Lösung dieser Aufgabe ist gekennzeichnet durch die im vorstehenden Hauptanspruch aufgeführten Merkmale a) bis g).

Durch die Verwendung der Addierer-ZSubtrahierereinheiten als Matrixelemente gelangt man zu einer wenig aufwendigen Matrixanordnung. Die Anordnung der Matrixelemente gemäß dem vorstehenden Wertefeld wird eine Optimalisierung hinsichtlich der Anzahl der arithmetischen Einheiten und der Rechenzeit erreicht. Jede Rechenzeitverzögerung wird nur durch die physikalische Eigenzeilverzögerung der verwendeten Bauteile verursacht, da keine Regeneration oder Programmschleifen erforderlich sind. Weiterhin ist von Vorteil, daß die in Aussicht genommenen Operationen ohne die Verwendung peripherer Rechenelemente durchgeführt werden können. Darüber hinaus kann das Feld der Matrixelemente in monolithischer Technik hergestellt werden, in der viele Schaltelemente von Hand, halbautomatisch oder vollautomatisch ausgeformt werden, z. B. auf einem Siliciumgrundplättchen.

Weiterbildungen und besondere Verwendungen der Matrixanordnung sind in den Unteransprüchen gekennzeichnet.

Ein Ausführungsbeispiel wird nachstehend an Hand der Zeichnungen näher erläutert. Von den Figuren zeigt

F i g. 1 a, 1 b Schemaschaltbilder eines bevorzugten Ausführungsbeispiels der Erfindung mit der Matrixanordnung von arithmetischen Einheiten mit einer Uberbrückungssteuerung und den verschiedenen Ein- und Ausgängen, die zur Durchführung der Rechenoperationen wie Radizierung, Quadrierung, Division, Multiplikation, Addition, Subtraktion und Umcodieren zwischen Binär- und Dezimalzahlen erforderlich sind,

Fig. 2a ein vergrößertes Schemaschaltbild einer Addierer-/Subtrahierereinheil mit ihren Eingangsund Steueranschlüssen,

Fig. 2b das Schemaschaltbild einer Halbeinheit, bei der der zweite Operandeneingang für Summand oder Subtrahend fehlt,

Fig. 3a das Schemaschaltbild einer Kabelunterdrückungsschaltung zur Unterdrückung gleichzeitiger Signale auf allen Wegen eines Kabels und

Fig. 3b ein Schemaschaltbild einer einzelnen Unterdrückungsschaltung im Unterdrückungskabel,

F i g. 4 das Schemaschaltbild eines Teils der Matrix der F i g. 1 a und 1 b mit der zur Radizierung erforderlichen Beschattung,

F i g. 5 eine schematische Darstellung der für den Befehl »nur Quadratwurzel« erforderlichen arithmetischen Einheiten auf der Matrix der F i g. 1 a und 1 b,

F i g. 6 ein Schemaschaltbild zur Darstellung der für eine Quadrierung erforderlichen Matrixbeschaltung,

F i g. 7 ein Schemaschaltbild zur Darstellung der für eine Division erforderlichen Matrixbeschaltung.

F i g. *8 ein Schemaschaltbild zur Darstellung der für eine Multiplikation erforderlichen Matrixbeschaltung.

Zum besseren Verständnis sei eine kurze Besprechung der Zahlensysteme vorangestellt. Die verschiedenen Zahlensysteme werden durch ihre Basis zahl bestimmt und üblicherweise so angeschrieben, daß die am weitesten rechts stehende Zahl als Multiplikator der zur nullten Potenz erhobenen Basiszahl dient {n° = I). Die zweite Zahl von rechts ist ein Multiplikator der zur ersten Potenz (/i^l = /i) erhobenen Grundzahl. Die dritte Zahl von rechts ist der Multiplikator der zur zweiten Potenz erhobenen Grundzahl usw.

Nach allgemeinem Übereinkommen sind diese

ίο Produkte additiv und außerdem ist die räumliche Anordnung dieser Zahlen so gestaltet, daß die Spalte rechts außen die zur nullten Potenz erhobene Grundzahl, die zweite Spalte von rechts die zur ersten Potenz erhobene Grundzahl, die dritte Spalte von rechts die zur zweiten Potenz erhobene Grundzahl usw. darstellt.

Somit ist die Zahl 133 (Basis 10) wie folgt aufgebaut:

10²· 1 + 10¹ -3 + 10° · 3.

In gleicher Weise würde die Zahl 133 in einem System mit der Basis 2 wie folgt aussehen:

2⁷I +2^ft0 + 2⁵-0 + 2*-0 + 2³-
und wird üblicherweise geschrieben:

10000101.

1st einmal diese räumliche Beziehung hergestellt, so kann man jede beliebige Zahl darstellen:

abc,

und wenn diese Zahl an eine Basis, n, gebunden wird, so ergibt sich:

an² + bn¹ + cn⁰. (5)

Um zu zeigen, daß der Ausdruck »a« der vorhergehenden Zahl in Wirklichkeit »a · Basis n²« bedeutet, schreibt man ihn gewöhnlich, wenn er alkine steht, als »a« mit zwei Nullen an, d. h.

d.h.:

a00.

an² + Oh¹ + On⁰.

Daraus folgt, daß eine sechsstellige Zahl geschrieben werden kann wie

f.

Definitionsgemäß ist die Quadratzahl eine mit sich selbst multiplizierte Zahl und wird bezeichnet:

(a

i)².

Diese Operation kann in der üblichen Weise durchgeführt werden:

a + b + c + d + e + f
a + b + c + d + e + f

(10)

aa + ab

+ ab

ac + ad + ae + af

bb

ac

bc
bc

ad

bd

bf

+ ae

af bf

aa + 2ab + 2ac + 2ad + 2ae + 2af + bb+2bc+ 2bd+2be + 2bf cc cd ce cf

cd dd de df

ce de ee ef

cf df ef ff

cc + 2cd + 2ce + 2cf + dd + 2de + 2 df + ee + 2ef + ff (10a)

Wenn der Ausdruck »a« ein »a« mit fünf Nullen ist, 35 diesen Vorgang fort, so läßt sich eine Tabelle auf-

dann ist der Ausdruck »aa« a² mit zehn Nullen. stellen, in welcher die charakteristischen Ausdrücke

Ebenso ist der Ausdruck »a b« »ab« mit neun Nullen, in Zeilen entsprechend der Anzahl der nachfolgender

da die Faktoren dieses Produkts aus »a« mit fünf Nullen dargestellt sind:
Nullen und »b« mit vier Nullen bestehen. Setzt man

Anzahl der Nullen	Slellenordnung	bb	cc	der Glieder	ff
10	aa	bc	cd
9	ab	bd	ce
8	ac	be	Cf
7	ad	bf
6	ae
5	af
4			dd
3			de
2			df ee
1			ef
0

Die Additionsausdrücke des Beispiels (10) können in einem schrägen oder diagonalen Feld reihenweise entsprechend dem Ausdruck für die letzte Stelle angeordnet werden und spaltenweise entsprechend der Anzahl der Nullen in jedem Ausdruck, um die folgende Anordnung zu bilden, in welcher jede schräge oder diagonale Spalte alle Ausdrücke de gleichen Größenordnung enthält, d. Iu, die erste Dia gonalspalte enthält alle Ausdrücke der höchste Ordnung (»a«), die nächste Diagonalspalte alle Aus drücke der zweithöchsten Ordnung (»b«) usw.:

10

aa

Anzahl der Nullen 5 4 3

10

2 ab bb

2ac 2 be cc

2ad 2bd 2 cd dd

2ae 2 be 2 ce 2 de (12)

ee

2af 2bf 2 cf 2df 2ef ff

Die Anordnung (12) ist ganz allgemein und stellt die Tabelle von Teilprodukten dar, die zur Errechnung des Quadrats einer beliebigen sechsstelligen Zahl unabhängig von der Basiszahl erforderlich ist. Jedoch die Verwendung von Zahlen mit der Grundzahl 2 gestattet eine Vereinfachung der Anordnung. Beim Rechnen in einem System mit der Grundzahl 2 ergibt die Multiplikation einer Zahl mit 2 ein Produkt mit der gleichen Ziflernfolge, deren einzelne Stellen um eine Stelle nach links verschoben sind.

Beschränkt man die vorhergehende Anordnung auf die Grundzahl 2 und führt man die angegebenen Multiplikationen mit 2 durch, so wird die Anordnung (12) zu:

0 bb

ac be O cc

ad bd cd

ae

0 dd

be	ce	de	0	cc	0	IT	0	gg
af	bf	cf	df	ef	eg	fg	fh	gh
	ag	bg	Cg	dg	dh	eh
		ah	bh	ch

(13)

Die Anordnung (13) wurde auf acht Zeilen erweitert, und es ist klar, daß sie noch weiter bis auf eine beliebige Größenordnung vergrößert werden kann. Das Quadrat einer beliebigen Zahl wird durch Substituierung bestimmter Bits für die Ausdrücke der Anordnung und Summierung der Spaltenwerte gefunden. Die niedrigste oder letzte Zeile der Anordnung ist eine Funktion der Zahlen mit Vielfachen von der Grundzahlpotenz der letzten Stelle oder 2°. Wenn

0 hh

außerdem jedes der Multiplikatorbits Null ist, dann sind natürlich die solchen Bits entsprechenden Ausdrücke der Anordnung ebenfalls Null. Ein weiterer Vorteil des Binärsystems besteht darin, daß die einzigen möglichen Multiplikatorbits »0« oder »1« sein können. Wenn man nun annimmt, daß das Quadrat von 21 (Basis 10) gesucht ist, wobei 21 gleich ist 10101 (Basis 2), dann kann die Anordnung (13) wie folgt neu angeschrieben werden:

Summe:
wobei h = 1, g

0 0 0

0 0 0 0

0 0 0 0 1

0 0 0 0.00

0 0 0 10 0

0 0000000

0 0 0 10 10 0

0000001 101 11001= 441,
= 0, f = 1, e = 0, d = 1 und c, b und a = 0.

(14)

Umgekehrt erkennt man, daß bei einem Ziehen der Quadratwurzel aus einer Zahl die Anordnung von Teilprodukten der Reihenfolge nach zeilenweise von dieser Zahl abgezogen werden muß, wobei man mit der höchsten Größenordnung bzw. der ersten Zeile beginnt und mit der niedrigsten Größenordnung bzw. der letzten Zeile aufhört. Wenn eine der Zeilensubtraktionen einen negativen Rest oder Unterschied ergibt, dann müssen alle Glieder in dieser Reihe Nuil

sein, und alle anderen Glieder in der Anordnung, die das Steuerglied für diese Reihe enthalten, müssen ebenfalls Null sein. Beispielsweise werden in der nachstehenden Binäranordnung von Teilprodukten für eine Zahl, deren Quadrat 1011011001 (Basis 2] oder 729 (Basis 10) ist, die zusätzlichen Glieder der Anordnung angezeigt, die Null sind, weil in dieser speziellen Zahl null Stellen erscheinen:

Zeile
Steuerglied

(a)

2(b)

3(c)

4(d)

5(e)

7(g)

8(h)

(0 0 OJ 0 0 0)

Null	weil	a =
Null	weil	b =
Null	weil	c =
Null	weil	c _

Im Beispiel (15) wird die Zahl 1011011001, deren Quadratwurzel gesucht ist, in ein Register eingegeben, von welchem die Zeilen der Matrix nacheinander subtrahiert werden. Es ist klar, daß die ersten drei Zwischensubtraktionen für die Zeilen 1,2 und 3, wenn zunächst angenommen wird, daß »a«, »b« und »c« = 1 sind, negative Reste oder Unterschiede ergeben; daher müssen die Glieder »a«, »b« und »c« der Wurzel = 0 sein, weil sonst die die Quadratwurzel darstellende Zahl einen zu großen Wert annehmen würde. Dementsprechend muß jedes Glied der Zeilen 1, 2 und 3 Null sein und ebenso auch jedes Glied der ersten, zweiten und dritten Diagonalspalte (von links gezählt), da jedes Glied »a«, »b« und »c« als Faktor enthält. Die vierte Subtraktion ergibt einen positiven Res und zeigt an, daß »d« 1 ist. Die Differenz für die viert und jede nachfolgende Zwischensubtraktion steh in Klammern. Die fünfte Subtraktion ergibt ebenfall einen positiven Rest und zeigt an, daß »e« 1 ist. Di sechste Subtraktion jedoch ergibt einen negative! Rest; daher müssen »f« und alle Glieder der sechste Zeile gleich Null sein. Außerdem müssen alle Gliede der sechsten Diagonalspalte (von links gezählt) Nu] sein, da jedes Glied »f« als Faktor enthält. Die siebt und achte Subtraktion ergeben einen positiven Res und den kest Null und zeigen an, daß sowohl »g und »h« 1 sind

Ersetzt man nun die Buchstaben a, b, c, d, e, f, g und

durch Zahlen, so erhält man die Zahl 00011011 mit der Basis 2, was gleich ist der Zahl 27 mit der Basis 10 und die Quadratwurzel von 729 darstellt.

Die Fig. la und 1 b sind Schemaschaltbilder der verbesserten Rechenanlage mit den verschiedenen zur Durchführung der vorstehend angegebenen Rechenoperationen erfordertichea Eingangsklemmen. Die Anlage enthält die Matrix 10 mit einer Anzahl von Addier-Subtrahierwerken 12, die jeweils mit einer Uberbrückungssteuerung ausgestattet sind.

Jede arithmetische Einheit 12 wird auch durch die Stellung der Zeilen und Spalten gekennzeichnet, ?. B. AU_U! fur die Zeile i, Spalte j. Um das Verständnis für die Erfindung zu erleichtern, sei unter Bezugnahme auf die Schemaschaltung der Fig. 2a ein kurzer Abriß der Arbeitsweise der Einheit 12 gegeben.

Die eigentlichen Schaltungen der Einheit 12 brauchen hier nicht näher beschrieben zu werden, da sie im USA-Patent 3 482 085 in ihren Einzelheiten bekanntgemacht wurden. Es genügt,festzustellen, daß die Einheit 12 eine einzigartige Recheneinheit unter Verwendung gewöhnlicher Schaltungen für Additionen und Subtraktionen ist und daß sie eine neuartige Uberbrückungs- oder K-Steuerung enthält, wodurch der P-Eingang (Augend oder Minuend) die Einheit überbrücken kann oder am Ausgang T (Summe oder Differenz) erzeugt werden kann, wodurch entweder der Eingang E (Summand und Subtrahend) bzw. der Eingang F (Ubertrags(Borger)-Eingang) oder sowohl E als auch F unberücksichtigt bleiben, jedoch gleichzeitig der gleiche Ausgang G (Ubertrags(Borger)-Ausgang) erzeugt wird, der entstanden wäre, wenn die Addition oder Subtraktion durchgeführt worden wäre. Wenn außerdem ein geeignetes Steuersignal an den Eingang A (nicht addieren) gelangt, so subtrahiert die Einheit das Eingangssignal E bzw. das Einp~igssignal F vom Eingangssignal P. Wird der Eingang S (nicht subtrahieren) entsprechend beaufschlagt, ^o erhöht die Einheit den Eingang P um den Betrag des Eingangs E bzw. des Eingangs F. Wird jedoch, wie vorstehend erklärt, die Uberbrückungs- oder K-Steuerung betätigt, so wird keine Subtraktion oder Addition ausgeführt, und das Eingangssignal P erscheint unverändert am Ausgang T, und am Ausgang G erscheint das entsprechende Vorwärtsübertragssignal. In der Halbeinheit 19 fehlt der Summanden-Subtrahenden-Eingang E.

In jeder i-ten Zeile ist der arithmetischen Einheit A_Ui eine sogenannte Halbeinheit 19 vorgeschaltet; diese Halbeinheiten sind an solchen Stellen der Matrix angeordnet, an denen den Matrixelementen über den zweiten Operandeneingang E bei Durchführung einer der Operationen kein Summand oder Subtrahend zugeführt werden muß. Es werden in den Figuren die Halbeinheiten 19 dargestellt, um dem Leser das Verständnis der Arbeitsweise der Matrixanordnung zu erleichtern. Es kann daher auch eine arithmetische »Voll«-Einheit 12 verwendet werden, deren Eingang E nicht beschaltet ist.

Quadratwurzel

Die Anlage zieht die Quadratwurzel einer Binärzahl in der folgenden Weise. Im allgemeinen gelangen die Bits der Zahl als Signale (wie z. B. eine positive Spannung für eine »1« und eine Null- oder negative Spannung für eine »0«) von einer Quelle wie dem Register 110 über das Kabel 13 zu den entsprechenden Eingängen P der ersten Zeile der arithmetischen Einheiten 12, wobei das Bit für die niedrigste Größenordnung an die am weitesten rechts stehende Eingangsklemme angelegt wird. Gegeben sei eine 13-Bitzahl, so daß das Bit für die niedrigste Größenordnung an die Klemme P₁₁₄ gelangt. Die Recheneinheit AU₁ ,, wird nicht benutzt, da eine Null stets an erster Stelle des Registers 110 steht. Somit gelangen die Bits der Zahl zu den Eingängen der ersten Zeile

^P1.2> Λ

.3

\,i ■■■ ^PUn-

Der nächste Schritt besteht darin, die aufeinanderfolgenden Zwischensubtraktionen der Zeilen entsprechend der Anordnung von Teilprodukten für Quadrate der Anordnung (13) zu vollziehen. Diese Anordnung bzw. dieses Schema ist auf der Matrix 10 durch geeignete Zahlenzeichen, 1 oder 0 (in gestrichelten Linien) angezeigt, die in den die Recheneinheiten 12 darstellenden Dreiecken gezogen sind. Diese Zahlenzeichen stellen die Binärsignale dar, die an die Eingänge E der entsprechenden arithmetischen Einheiten 12 angelegt werden müssen. Die Binärsignale »1« gelangen an die richtigen Klemmen E vom Register 111, das in diesem Falle zum Aufbau des Schemas an allen Stellen »1« enthalten muß.

Diese »1« gelangen über das Kabel 15 und die Unterdrückungsschaltungen 20 bis 26 sowie über die UND-Tore 112 bis 118 an die Matrix 10. wenn auf der Speiseleitung S₂ für die Anordnung (13) ein Radizierbefehl erscheint. Zum Beispiel wird eine »1« von der ersten Stelle des Registers 111 über das in Arbeitsstellung befindliche Unterdrückungstor 20 als Zwischensubtraktion von »1« an die Klemmen E der ersten Recheneinheit 12 in al'en Zeilen mit Ausnahme der Zeile 1 übertragen sowie über das UND-Tor 112 und das ODER-Tor 17 als eine »1« an die Klemme E von AU_1-2.

Die Unterdrückungsschaltung wird ebenfalls im einzelnen in der vorstehend angezogenen USA.-Patentschrift beschrieben. Sie besitzt eine Eingangs-, eine Ausgangs- sowie eine Steuerklemme. Erscheint in Abwesenheit eines Signals an der Steuerklemme eine »1« am Eingang, so erscheint eine »1« am Ausgang. Ein Signal an der Steuerklemme unterdrückt oder sperrt die »1« gegenüber dem Ausgang. Eine »0« am Eingang bewirkt eine »0« am Ausgang, unabhängig davon, ob ein Signal am Steuereingang anliegt oder nicht.

Ebenso gelangt durch die »1« der Stelle 2 des Registers 111 ein Signal für eine »1« an den Eingang E_{2 A} der Recheneinheit AU_1A über das UND-Tor 113 sowie über ein anderes Unterdrückungstor 21 im Arbeitszustand an die Klemme E der zweiten Recheneinheit in einer jeden Zeile, ausgenommen der ersten beiden Zeilen. Durch die »1« der Stelle 3 des Registers 111 gelangt eine »1« über das UND-Tor 114 an den Eingang E von AU_{3 b} sowie über das Unterdrückungstor 22 an den Eingang E der dritten Recheneinheit in einer jeden Zeile., ausgenommen der ersten drei Zeilen. In entsprechender Weise werden die Bits im Register 111 über die UND-Tore 112,113,114usw. oder die entsprechenden Unterdrückungstore 20. 21, 22, 23 usw. im Arbeitszustand geführt, so daß der Zustand der Anordnung (13) von Teilprodukten an die Ε-Eingänge der Matrix 10 gelangt.

Um die Funktion der Matrix für eine Radizierung auszulösen^ wird ein Signal A an die entsprechenden Eingänge A aller arithmetischen Einheiten 12 und 19 angelegt, um die Matrix auf die Betriebsart Sub-

traktion einzustellen. Außerdem ist die Klemme G_1A für Vorwärtsüberträge der Recheneinheit AU_1A der Zeile 1 sowie jeweils die Klemme G der Einheiten für die höchste Größenordnung in allen anderen Zeilen an die entsprechenden K-Signalgeneratoren 30,31, 32 usw. über die UND-Tore 40,41,42 usw. angeschlossen. Die Ubertragssignale für die entsprechenden Zeilen sind mit G₁, G₂, G₃ usw. gekennzeichnet.

Zum Verständnis eines Radizierungsvorganges sei nun Zeile 1 betrachtet. Das Signal für die Zahl, deren Quadratwurzel gezogen werden soll, wird an die Klemmen P_1-2, P_1-3, P₁₄ ... der entsprechenden Recheneinheiten 12 der Zeile 1 angelegt. Die Leitung S₂ ist erregt, damit die Signale für »1« gemäß der Anordnung (13) an die Eingänge £ gelangen können. Die nicht angesteuerten Ε-Eingänge entsprechen binären »0«. Wenn die Subtraktion der binären »1« von dem an die Klemme P_1-2 in AU₁₁ angelegten Zahlenbit einen negativen Rest ergibt, dann tritt das Vorwärtsübertragungssignal G₁ an der Klemme G₁., von AL₁₁ auf und gelangt über die Halbeinheit 19 sowie das UND-Tor 40 zur Ansteuerung an den K-Signalgenerator 30. Bei der Radi/ierune ist der andere Eingang des UND-Tors 40 das Radizierungs-Steuersignal. Die unzulässigen Überträge werden hier an den G-Klemmen der Halbeinheiten 19 links von den Volleinheiten 12 abgetastet. Für Operationen »nur Quadratwurzel« werden diese Halbemheiten sowie die Recheneinheiten, die keine Kennzahl mit Bindestrich führen, nicht gebraucht (s. F i g. 4).

Der Generator 30 erzeugt ein Uberbrückungs- oder K₁-Signal in Abhängigkeit von dem Signal G₁ für einen negativen Rest oder einen unzulässigen Übertrag. Wenn ein negativer Rest auftritt, so darf die Subtraktion nicht beachtet werden, und der an die P-Klemmen dieser Zeile angelegte Minuend muß direkt an den Ausgangsklemmen T der Zeile regeneriert werden. Dementsprechend gelangt ein überbrückungssignal K₁ über das ODER-Tor 50 an die K-Klemme einer jeden Recheneinheit in der ersten Zeile. Dadurch wird die Zwischensubtraktion ignoriert, und die »1« von /KJ_1-2 gelangt an den Eingang P_2-2 von 4U_2-2 der zweiten Zeile und dient als Bit der Größenordnung im Minuenden Tür die nächste Zwischensubtraktion. Die an den anderen P-Eingängen der srsten Zeile anliegenden Zahlenbits gelangen ebenfalls durch überbrückung direkt an die Ausgänge T und dienen als Eingangssignale T der zweiten Zeile.

Da die erste Zwischensubtraktion einen negativen Rest ergab, muß eine »0« auf der entsprechenden Stelle der Wurzel oder Lösung (Ergebnis) erscheinen. Das Lösungsregister 60 dient zum Auslesen der Matrix, um die Quadratwurzel in der Form abedefg von oben nach unten in der Fig. la darzustellen. Ein Signal für eine »1« gelangt von der Steuerleilung S₁₂ über das Unterdrückungstor 62 im Arbeitszustand an die Stelle der höchstwertigen Stelle des Lösungsregisters. Wenn die Zwischensubtraktion der ersten Zeile einen positiven Rest ergibt, dann wird eine »I« über die Leitung 64 an die Stelle »a« für die höchste Größenordnung im Register übertragen. Wenn jedoch die Zwischensubtraktion ein K- oder Uberbrückungssignal erzeugt, so sperrt das Tor 62, da, wie in Fig. Ui gezeigt, auch das Signal K₁ über das UND-Tor 63 an den Steuercingang des Unterdrückungslores 62 gelangt. Daher erscheint eine »0« an der höchsten Stelle des Registers 60. Am anderen Eingang des UND-Tores 63 liest der Radizier- oder Dividierbefehl.

Wenn nach der vorstehenden Beschreibung und der Darstellung des Beispiels (15) die Subtraktion einer Zeile der Matrix einen unzulässigen Übertrag ergibt und damit eine Null an der entsprechenden Stelle der Lösung, dann muß jede Recheneinheit 12 in der Diagonalspalte der Matrix entsprechend dem Steuerglied in der überbrückten Zeile ebenfalls eine »0« an

seiner Ε-Klemme fuhren, ungeachtet des vorbestimmten Schemas der »1« und »0« in der Anordnung (13). UmdieseÄnderungbei Uberbrückungder Zeile 1 durchzuführen, wird z. B. das Ausgangssignal des K-Generators 30 dem UND-Tor 66 eingespeist. Bei Durchführung einer Radizierung wird der andere Eingang des UND-Tores 66 durch ein entsprechendes Radiziersigna] beaufschlagt, wodurch am Ausgang des UND-Tores ein Signal K; entsteht, das dann an den Steuereingang des Unterdrückungstores 20 gelangt, das Tor sperrt und das an den Ε-Eingängen der Recheneinheiten unter dem und rechts vom Unterdrückungstor 20 anliegende Signal unterdrückt. Außer daß durch die Wirkung des Signals K₁ -4U_1-2 überbrückt wird, werden durch die Wirkung des Signals K' auch die Recheneinheiten AU₁₁, AU₃₃, /4U₄₄ usw. abgeschaltet.

Die übrigen Zeilen arbeiten in gleicher Weise. So werden 7. B. für die Zwischensubtraktion der Zeile 2 durch die vorstehend beschriebene Funktion der Unterdrückungsschaltung 20 die Binärbits 101 in 001 umgesetzt und von dem an den Klemmen P von AL ₂₂. AU₁^, AV₂A ^usw· erscheinenden Minuenden subtrahiert. Ist der Rest positiv, so gelangt eine »1« über das Unterdrückungstor 70 im Arbeitszustand und die Leitung 72 an die zweithöchste Stelle des Lösungsregisters 60. Wenn jedoch ein negativer Rest auftritt, so erscheint das Übertragssignal G₂ an der Klemme G₂₂ von -4U_2-2 und wird über die Halbeinheit 19 und das UND-Tor 41 zur Aktivierung an den K-Generator 31 übertragen. Das daraus entstehende Signal K₂ gelangt über das ODER-Tor 51 an alle K-Klemmen der arithmetischen Einheiten der Zeile 2, wodurch ihre P-Eingänge überbrückt und an die T-Ausgänge angeschlossen werden. Das Signal K₂ gelangt auch über das UND-Tor 73 an den Steuereingang des Unterdrückungstores 70 und bewirkt, daß eine »0« an der zweithöchsten Stelle des Lösungsregisters 60 erscheint. Weiter gelangt das Signal K₂ auch an das UND-Tor 74, an dessen anderen Eingang ein Radiziersignal von der Leitung S₁₀ liegt. Der Ausgang des UND-Tores 74 ist ein Signal K₂, das an den Steuereingang des Ur.terdrückungstores 21 angelegt wird, wodurch das von der Stelle 3 des Registers 111 an die Leitung S₃ übertragene Signal »1« gesperrt oder unterdrückt wird und bewirkt, daß eine »0« an die Ε-Eingänge aller arithmetischen Einheiten der durch die Leitung S₃ angesteuerten Diagonalspalte, d. h.an /IU^₄,ΛU_{4 5},/Iu₅₁, .. . gelangt.
Als Ergebnis erscheint die Quadratwurzel der den P-Klemmen der ersten Zeile eingegebenen Zahl im Lösungsregister 60. Außerdem arbeitet die Matrix dauernd in Abhängigkeit von einer Änderung der diesen P-Klemmen eingespeisten Zahl, und es erfolgt keine Regeneration bzw. kein neuer Durchlauf, wie dies bei den bisher bekannten Rechenanlagen erforderlich war.

Alle übrigen Reihen besitzen die gleiche Kombination von K-Generatorcn, ODER-Toren, UND-Toren

usw., so daß sie genau wie die Zeilen 1 und 2 arbeiten. Der Übersichtlichkeit wegen wurden jedoch alle diese logischen Bauteile in den Fig. la und 1 b nicht gezeigt.

Fig. 4 stellt die Vergrößerung eines Teiles der Fig. la und 1 b dar, einschließlich der speziell für die Radizierung verwendeten Eingänge und logischen Bauteile. Die Zahl, deren Quadratwurzel gefunden werden soll, wird im Eingangsregister 110 gespeichert, dessen einzelne Stufen mit den entsprechenden P-Eingängen der Recheneinheiten der ersten Zeile der Matrix verbunden sind. Die Differenz zwischen dem Quadrat der Lösung und der gegebenen Zahl (im Register 110) erscheint im Restregister 90.

Quadrierung

Bei der Bildung von Quadratzahlen wird die Zahl, die zum Quadrat erhoben werden soll, gleichzeitig in die Register 111 und 100 der Fig. la und 1 b eingegeben. Das Register 111 wirkt in der gleichen Weise wie bei der Radizierung und speist das gleiche Schema (13) von Teilprodukten allen £-Eingängen der Matrix ein. Andererseits gelangen die Ausgangssignale des Registers 100 über das Kabel 27 an die Steuereingänge der Unterdrückungsschaltungen 91, 92, 93 usw. Der Schaltzustand der Signaleingänge der Unterdrückungsschaltungen ist jeweils »1« und wird durch einen Quadrierbefeh! auf der Leitung S₁₁ bewirkt. Diese »1 «-Signale laufen durch die Unterdrükkungsschaltungen. die nicht durch Steuersignale der Register 100 gesperrt sind, sowie durch die ODER-Tore 50, 51, 52 usw., wo sie dann in der Form von K-Signalen an die K-Eingänge der Zeilen der Matrix 10 gelangen, entsprechend den Nullbits der zu quadrierenden Zahl. Durch diesen Vorgang wird das durch das Register 111 gelieferte Schema (13) zur Bildung von Teilsummen oder Teilprodukten modifiziert, die zum Quadrat der eigentlichen Eingabezahl gehören. Das oben angegebene Schema (14) ist ein Beispiel für ein derartig modifiziertes Schema. Wenn die Matrix durch Erregung der S-Eingänge aller ihrer Recheneinheiten einen Additionsbefehl erhält, so werden die Zeilen der Matrix addiert, und das Quadrat der eingespeisten Zahl erscheint im Lösungsregister 90. Bei der Quadrierung arbeitet das Lösungsregisler 60 nicht.

Ls ist offensichtlich, daß zur Bildung von Quadratzahlen verschiedene Verfahren eingeschlagen werden können. So würden z. B. bei einer Matrix, die nur Quadrierungen durchzuführen hätte, das Register 100 nicht gebraucht werden, und das Kabel 27 würde parallel zum Kabel 15 an den Ausgang des Registers 111 angeschlossen werden (vgl. F i g. 6).

Weiter würde es möglich sein, die zu quadrierende Zahl beiden Registern 100 und 111 einzuspeisen, doch könnte auch das Register 111 über die UND-Tore 120, 121, 122 usw. wirken. Wie nachstehend erklärt wird, stellt diese Operation die Multiplikation einer Zahl mit sich selbst dar, und dies ergibt natürlich das Quadrat der im Register 90 gespeicherten Zahl. Es wird jedoch die zuerst beschriebene Quadrierung vorgezogen, da hier eines der neuartigen Merkmale der Erfindung mit größtem Vorteil ausgenutzt wird, und zwar dadurch, daß viele der längeren Schaltwege der Matrix ausgeschaltet oder überbrückt werden, wodurch Quadrate und Quadratwurzeln in erheblich geringerer Zeil errechnet werden können als entsprechende Multiplikationen oder Divisionen.

Weiter ist zu bemerken, daß die gleichzeitige Einspeisung einer Zahl A über das Register 110 und einer Zahl B über die Register 111 und 100 mit einem Quadrierungsbefehl die Durchführung der mathematischen Operation A + B² ergibt

F i g. 6 zeigt eine vergrößerte Ansicht eines Teils der F i g. 1 a und 1 b mit den Eingängen und logischen Schaltelementen, die speziell zur Quadrierung dienen.

Division

Bei der Division benutzt die Matrix Zwischendivisoren als Zwischensubtrahenden. Dieses Verfahren ist Mathematikern bekannt. Um jedoch 375 durch 25 in herkömmlicher Weise zu teilen, wird der folgende is Wegbeschritten:

15

25 Γ¹ 375 (16)

125

125

Un'.er Vermeidung des üblichen nimmt die Aufgabe die folgende Form an:

375
250
125

375
500

10-25 versuchen und subtrahieren.

Bei positiver Differenz überspringen und 20 ■ 25 versuchen, dann subtrahieren.

(17)

-99875 Bei negativer Differenz überspringen und 11 · 25 versuchen, dann subtrahieren.

375
275
100

Bei positiver Differenz überspringen und 12-25 versuchen, dann subtrahieren.

Selbst bei dieser Lösung werden noch herkömmliche

Wege beschatten, wie das Abschätzen der Länge oder der Größe des Dividenden durch Kopfrechnung,

damit man zum ersten Zwischenquotienten gelangt (10 im vorstehenden Beispiel).

Bei der Binärrechnung wird die Aufgabe wie folgt vereinfacht:

1111

11001 f

101110111
11001
101011
11001

(18)

100101 11001 11001 11001 0

Um die mathematischen Verfahren noch weiter zur Arbeitsweise der Matrix 10 in Beziehung zu setzen, erweist es sich als nützlich, die gleiche Aufgabe wie folgt neu anzuschreiben:

1111 Lösung

11001 /101110111

110010000

-111111100111

101110111
11001000

loioiiii

1100100

1001011

110010

11001

(19)

10000 · 11001 versuchen und subtrahieren.

Beinegativer Differenzüberspringen und
1000-11001 versuchen.

Bei positiver Differenz 100 · 11001 versuchen.
Bei positiver Differenz 10 - 11001 versuchen.
Bei positiver Differenz 1 ■ 11001 versuchen.

Bei der Division ist die Arbeitsweise der Matrix 10 sehr ähnlich wie bei der Radizierung. Die einzelnen Bits eines Dividenden gelangen von einer Einrichtung wie dem Register 110 über das Kabel 13 an die entsprechenden P-Klemmen der Recheneinheiten 12 in der ersten Zeile der Matrix 10. Die im Register 111 erscheinenden Binärbits des Divisors gelangen über das Kabel 15, die UND-Tore 120,121,122,123 usw. sowie über die Unterdrückungsschaltungen 20, 21, 22 usw. an die Ε-Eingänge der entsprechenden Diagonalspalten der Matrix 10, wobei das Bit für die höchste Stelle des Divisors am weitesten links in der Diagonalspalte angeordnet ist. Die zweiten Eingänge der UND-Tore 120, 121, 122 usw. werden mit »1« vom Divisionssteuersignal auf der Leitung S₁ bespeist. Die Unterdrückungsschaltungen 20, 21, 22 usw. sind durchgesteuert, da an der Leitung S₁₀ kein Radizierungssignal anliegt. Auf diese Weise gelangt der Divisor in alle Zeilen der Matrix. Außerdem gelangt das Signal A für »nicht addieren« an die entsprechenden Klemmen aller Recheneinheiten, wodurch die Matrix auf die Betriebsart Subtraktion geschaltet wird. Bei der Division erscheint kein Radizierungssigna! und daher auch nicht das Signal K'. Das Signal K wird jedoch verwendet. Tritt bei der Zahl für die höchste Stelle einer jeden Zeile ein unzulässiger Übertrag bzw. ein unzulässiger Borgervorgang auf. so bewirkt das Signal K, daß der Subtrahend in dieser Zeile übersprungen wird und daß eine Null an die entsprechende Stufe des Lösungsregisters 60 in der gleichen Weise gelangt, wie vorstehend im Zusammenhang mit der Radizierung beschrieben. Der Rest erscheint im Register 90.

F i g. 7 ist eine vergrößerte Ansicht eines Teils der Fig. la und 1 b mit den speziell für die Division verwendeten Eingängen und logischen Schaltelementen.

Multiplikation

Wie vorstehend erwähnt, bedeutet die erfindungsgemäße Diagonalmatrix eine Verbesserung gegenüber den bisherigen Rechenmalrizes insofern, als die zur Durchführung aller arithmetischen Rechnungen erforderliche Zahl der Matrixeinheiten herabgesetzt ist. Eines der wichtigsten Merkmale der Erfindung ist darin zu sehen, daß die Multiplikation in unüblicher Weise durchgeführt wird. Wenn normalerweise die Binärzahl 25 (Π 001) mit 13 (1101) multipliziert werden soll, so wird wie folgt verfahren:

	25-13 multiplizieren
25 =	11001
13 =	1101
	11001
	000000
	11001
	11001
325	101000101

(20)

Es ist jedoch wichtig zu erkennen, daß die gleiche Multiplikation auch wie folgt ausgeführt werden kann:

11001
1101

11001

11001 (21)

00000
11001
101000101

Ein Vergleich des vorstehenden Schemas mit dem von links nach rechts diagonal verlaufenden Schema (18), das vorstehend für die Division benutzt wurde, zeigt, daß die beiden Anordnungen miteinander identisch sind und daß lediglich die mathematischen Operationen, d. h. Subtraktion für Division und Addition für Multiplikation, verschieden sind.

Die Matrix 10 kann auch für Multiplikationen benutzt werden. In diesem Falle gelangen die Mulliplikandenbits im Register 111 über das Kabel 15, die

UND-Tore 120, 121, 122 usw. sowie über die Unterdrückungsschaltungen 20,21,22 in der gleichen Weise wie im Falle des Divisors an die Ε-Eingänge der Diagonalspalten der Matrix 10. Die Bits des Multiplikators gelangen von einer Einrichtung wie dem Register 100 über das Kabel 27 an die Steuereingänge der Unterdrückungsschallungen 91, 92, 93 usw. Die an die entsprechenden Bitstellen des jeweils eine »1« enthaltenden Multiplikators angeschlossenen Unterdrückungsschaltungen sperren, während die Unterdrückungsschaltungen, die mit Bitstellen des jeweils eine »0« enthaltenden Multiplikators verbunden sind, durchgesteuert bleiben. Wenn somit ein Multiplikationsbefehl in der Form eines Signals »1« an S₁₁ gelangt, so durchläuft ein K-Signal die durchgesteuerten Unterdrückungsschaltungen 91, 92, 93 usw. bis zu den waagrechten Zeilen der Matrix 10 in Abhängigkeit von den »0« im Multiplikator. Dementsprechend enthalten die Diagonalspalten der Matrix »0« oder »1« in Abhängigkeit von den »0« oder »1« im Multiplikanden. Infolge der Wirkung der K-Signale enthalten die waagrechten Zeilen der Matrix »1« oder tatsächlich »0« in Abhängigkeit von den »1« oder »0« im Multiplikator. Das vorstehende Beispiel (21) zeigt einen charakteristischen Zustand der Matrix.

Wenn schließlich infolge der Zuführung des entsprechenden S-Befehls an die S-Klemmen der Recheneinheiten die Matrix 10 auf die Betriebsart Addition geschaltet ist, erscheint das Produkt von Multiplikator und Multiplikanden im Register 90.

F i g. 8 ist eine vergrößere Darstellung eines Teils der F i g. 1 mit den speziell Tür die Multiplikation benutzten Eingängen und logischen Schaltelementen. Ebenso offensichtlich ist es, wenn das Signal A über das Register 110 an die Klemmen P₁ j, das Signal B an das Register 111 und das Signal C an das Register 100 gelangt, daß dann die Operation A + (ß · C) in der Betriebsart Multiplikation durchgeführt wird.

Die von den starken Linien umschlossene Fläche der Fig. 5 stellt die für die Multiplikation und Division erforderlichen Matrixelemente dar.

Addition

Die Matrix 10 führt eine Addition durch, wenn ein Augend an die r-Klemnien der ersten Zeile der Recheneinheiten gelangt und ein Summand an die entsprechenden E-Klemmsn einer anderen Zeile der Einheiten. Die Eingänge S für »nicht subtrahieren« werden erregt, um die Matrix auf die Betriebsart Addition zu schalten.

Subtraktion

Ebenso wird für eine einfache Subtraktion der Minuend den P-Klemmen der ersten Zeile und die Subtrahenden den entsprechenden Ε-Klemmen der Zeilen eingespeist. In diesem Falle wird die Klemme A für »nicht addieren« erregt, um die Matrix auf die Betriebsart Subtraktion zu schalten.

Durch eine entsprechende Ansteuerung der Eingänge A und S kann auf der Matrix gleichzeitig eine Kombination von Additionen und Subtraktionen durchgeführt werden.

Umrechnung zwischen Binärzahlen und
binär kodierten Dezimalzahlen

Die Matrix 10 kann auch air Umrechnung von Binärzahien in binär kodierte Dezimalzahlen und umgekehrt verwendet werden.

Zwei andere Anwendungen für das Schema liegen nahe; es handelt sich um die Umrechnung von einem 1-2-4-8-Kode oder einem binär kodierten Dezimalsystem (BCD) in ein reines Binärsystem und umgekehrt.

Die Verfahren zur Umrechnung von Dezimalzahlen (Basis 10) in Binärzahien (Basis 2) über einen BCD-Kode sind bekannt. Bei diesem Vorgang wird eine Dezimalzahl zuerst in ihre Zehnerslellen aufgeteilt,

ίο d. h. 397 = 300 + 90 + 7; sodann werden diese Zehnerwerte als Summen von 1, 2, 4 oder 8 ausgedrückt; oder von 10, 20, 40 oder 80 usw., wie es am besten geeignet erscheint. Diese Endwerte werden dann drittens als Summen der binären Äquivalente ausgedrückt und durch Addition in Einrichtungen wie seriellen, blockseriellen oder parallelen Addierwerken zusammengefügt. Das Verfahren kann schematisch wie folgt angegeben werden:

397	über 1-2-4-8 binär darstellen (22)	397 =	300 = - 90 = 7 =	200 = 100 = 80 = 10 = 4 = 2 = 1 =	397 =	Binärzahl
1-2 4-8- Kodc	11001000 1100100 1010000 1010 100 10 1
110001101

üblicherweise wird die erste Operation auf dem Eingabetastenfeld der Maschine durchgeführt; die zweite Operation wird durch eine einfache und bekannte an das Tastenfeld angeschlossene Diodenmatrix durchgeführt; da alle Operationen Additionen sind, wird die dritte in einer Addiermatrix durchgeführt.

Während die Umrechnung von Dezimalzahlen in Binärzahlen sehr einfach ist, ist der umgekehrte Vorgang viel schwieriger. Denn in diesem Falle sind viel mehr niedrigstellige dezimale Teilsummen mit vielsteiligen Binärzahlen verknüpft als umgekehrt. Aul dem bisherigen Stand der Technik wurden jedoch viele logische Schaltungsanordnungen zur Umrech-

5s nung vom BCD in Dezimalzahlen entwickelt, jedoch sogar diese sind kompliziert und schwerfällig im Betrieb. Ein weiteres neuartiges Merkmal der Erfindung besteht in der Möglichkeit der Anlage mit dei Matrix 10, Umrechnungen von Binär- in Dezimalzahlen unkompliziert und logisch durchzuführen. Es müssen lediglich die Bits der umzurechnenden Binärzahl zeilenweise beginnend mit dem höchstmöglicher Wert in der Matrix den entsprechenden P-Klemmeri der ersten Zeile der Matrix 10 der Fig. la und 1t zugeführt werden und dann die binären Äquivalente der dezimalen Teilsummen der größtmöglichen ZaK den verschiedenen Ε-Klemmen, wobei diese dezimaler Teilsummen im BCD-Kode dargestellt werden. (Ei

sind auch andere Zwischenkodes oder überhaupt kein Kode möglich.)

Es sei beispielsweise die größtmögliche Dezimalzahl des Schemas 9999; dann würde an die höchste bzw. die erste Zeile der Anordnung das binäre Äquivalent der Dezimalzahl 8000 gelangen, an die nächste Zeile das binäre Äquivalent der Zahl 4000, dann 2000 in der dritten, 1000 in der vierten, 800 in der fünften Zeile usw. Dann erhält das Schema einen Subtraktionsbefehl, d. h. A, und die durch unzulässige Überträge erzeugten A'-Signale löschen die für die Umrechnung nicht geeigneten Zeilen in der gleichen Weise wie bei der Division. Signale K' werden nicht erzeugt, da sie nur bei der Radizierung oder Potenzierung verwendet werden.

1 1 1	1	1	1	1	1	1	1	1	1	1
1111	1 1				1 1
1 1 1	1 1 1			1 1
1 1	1 1 I		1	1
1	1111
1	1 1
	1 1
	1 1
	1 1
	1

Die erzeugten ^-Signale gewährleisten auch, daß die entsprechenden Nullen in die Schaltungseinrichtung für die Lösungsanzeige in der gleichen Weise eingesetzt werden wie bei der Division und Radizierung. Schließlieh wird vermittels bekannter einfacher Schallungsverfahren der Inhalt des Lösungsregisters in einem 8-4-2- 1-Dezimalumrechner eingelesen, ausgenommen, daß in diesem Falle die Schemaanzeige in der Form von 1-2-4-8 und nicht alü Binärwerle gelesen wird.

ίο Dieses Verfahren ist einfach und wird nicht als Teil der Erfindung beansprucht. Das Schema der Zwischensubtrahenden bei einer Umrechnung von Binär- in BCD-Zahlen ist nachstehend als eine einen Umriß der Diagonalmatrix 10 überlagerte Anordnung (23)

15 gezeigt. 10000
8000
4000
2000
1000

800 (23)

400

200

100

Außer den vorstehend beschriebenen Ausführui.gsbeispielen sind noch weitere möglich, ohne den Rahmen der Erfindung zu verlassen.

Hierzu 3 Blatt Zeichnungen

Claims

Patentansprüche:

1. Matrixanordnung, die zur Addition, Subtraktion, Multiplikation, Division, zum Quadrieren, Radizieren und Umcodieren mehrstelliger Binärzahlen mit den Bits a, b, c ... η (η = niederwertigstes Bit) geeignet ist, unter Verwendung von Addierer-/Subtrahierereinheiten mit Uberbrükkungssteuerungen, wobei jede Einheit zwei Operandeneingänge, einen übertrags(Borger)-Eingang, Steuereingänge für Addition, Subtraktion oder überbrückung und einen Ubertrags(Borger)-Ausgang sowie einen Summen(Differenz)-Ausgang aufweist, gekennzeichnet durch folgende Merkmale:

a) die Anzahl und die relativen Lagen der Addierer-/Subtrahierereinheiten (12; A_h) in der Matrix (10) entsprechen der Anzahl und den relativen Lagen der mathematischen Ausdrücke einschließlieh der Null-Werte in dem folgenden Wertefeld:

aa 0 0 0 0 0 0-- 0 0

ab 0 bb 0 0 0 0 0 0

ac be 0 cc 0 0 0 0

ad bd cd 0 dd

0 0

ν ai "" bi ^vci — ii 0

-0

-an

nn

35

wobei in jeder Zeile die übertrags(Borger)-Ausgänge (G) mit dem überträgstBorger)-Eingang (F) der jeweils höherwertigen Einheit verbunden ist, in jeder Vertikalspalte des Wertefeldes der Summen(Differenz)-Ausgang {T) einer Einheit mit dem einen Operandeneingang (P) der im Wertefeld untenliegenden niederwertigen Einheit verbunden ist, in jeder Diagonalspalte die zweiten üperandeneingänge (E) über Torschaltungen (z. B. 17) derart miteinander zu Gruppen zusammengefaßt sind, daß alle im Wertefeld unterhalb der niederwertigsten »0« in der Diagonalspalte stehenden Einheiten zu einer ersten Gruppe (z.B. AU₃₄; AU₄.5 ...) miteinander verbunden sind, während die verbleibenden Einheiten dieser Diagonalspalte einschließlich der der niederwertigsten »0« zugeordneten Einheit zu einer zweiten Gruppe (AU₁ ₂; A U_2-3 ) zusammengefaßt sind;

b) es ist ein erstes Operandenregister (110) vorhanden, dessen einzelne Stellen jeweils mit den zugeordneten ersten Operandeneingängen aller Einheiten der ersten Zeile der Matrix verbunden sind;

c) es ist ein zweites Operandenregister (111) vorhanden, dessen Stellen (z. B. 1. 2, 3) jeweils über Unterdrückungsschaltungen (20 bis 26) mit der ersten Gruppe der in der Stellenreihenfolge zugeordneten Diagonalspalte verbunden sind, während die zweite Gruppe mit der entsprechenden Stelle des zweiten Operandenregisters über Torschaltungen (121 bis 123 usw.) verbunden ist;

d) es ist ein drittes Operandenregister (100) vorhanden, dessen einzelne Stellen Unterdrückuimsschaltungen (91 bis 93 usw.) steuern, die di überbrückungseingänge (K) aller Einheiten jeweil einer Zeile ansteuern;

e) es ist ein erstes Ergebnisregisler (90) vor banden, dessen einzelne Stellen jeweils mit den Summen(Differenz)-Ausgang (T) der nicderwer tigsten Einheit jeder Vertikalspalte verbundei sind;

0 es ist ein zweites Ergebnisregister (60) vorhan den, dessen einzelne Stellen jeweils mit dem über trags(Borger)-Ausgang (G) der höchstwertigen Ein heit jeder Zeile verbunden sind;

g) der übertrags(Borger)-Ausgang (G) de höchstwertigen Einheit jeder Zeile steuert dii Unterdrückungsschaltung (20 bis 26) der in de: Reihenfolge entsprechenden Diagonalspalte.

2. Matrixanordnung nach Anspruch 1, dadurcl gekennzeichnet, daß die übertrags(Borger)-Aus gänge (G) der höchstwertigen arithmetischen Einheiten (12) der Zeilen jeweils über ein erste« UND-Tor (40; 41) mit dem Eingang eines überbrückungssignalgenerators (30; 31) verbunden sind dessen Ausgang mit den Oberbrückungssteuereingangen (K) der arithmetischen Einheiten der Zeile und über ein zweites UND-Tor (63; 73) mit derr Sleuereingang einer Unterdrückungsschaltung (62: 70) verbunden ist, wobei die Ausgänge dei Unterdrückungsschaltungen (62; 70) mit den Stellen des zweiten Ergebnisregisters verbunden sine und die Eingänge der ersten und zweiten UND-Tore und der Unterdrückungsschaltungen (62; 70 durch Operationssteuersignale beaufschlagbai sind.

3. Matrixanordnung nach Anspruch 1 oder 2 dadurch gekennzeichnet, daß der Ausgang jedes Uberbrückungssignalgenerators (30; 31) über eir ODER-Tor (50; 51; 52) mit den Uberbrückungssteuereingängcn (K) der arithmetischen Einheiter einer Zeile verbunden ist, ein anderer Eingang des ODER-Tores (50; 51; 52) mit dem Ausgang einei der von dem dritten Operandenregister gesteuerter Unterdrückungsschaltungen (91; 92; 93) verbunden ist, deren Eingang mit einem Operationssteuersignal beaufschlagbar ist.

4. Matnxanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Ausgang jedes Uberbrückungssignalgenerators (30; 31) übei ein drittes UND-Tor (66; 74) mit dem Steuerein gang eines der jeweils einer Stelle des zweiter Operandenregisters (111) zugeordneten Un terdrükkungsschaltungen (20 bis 26) verbunden ist, wobei der andere Eingang der dritten UND-Tore durch ein Operationssteuersignal beaufschlagbai ist.

5. Matrixanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die übertrags(Borger)-Ausgänge (G) der höchstwertiger Einheiten der Zeilen mit den Eingängen drittel überbrückungsschaltungen (160 bis 163) verbunden sind, deren Slcuereingänge jeweils mit der Ausgängen der dem dritten Operandenregistei (100) zugeordneten Uberbrückungsschaltungen (91 bis 93) verbunden sind und deren Ausgänge mil den Stellen des ersten Ergebnisregisters (90) verbunden sind.

6. Verwendung der Matrixanordnung nach der Ansprüchen 1, 2, 4 zum Radizieren, dadurch gekennzeichnet, daß die zu radizierende Zahl in das erste Operandenregister (110) eingegeben wird

wobei in der ersten Stelle des Registers stets eine »0« steht, und das zweite Operandenregister (111) mit »1« aufgefüllt wird, die ersten, zweiten und dritten UND-Tore (40; 63; 66) und die dem zweiten Ergebnisregister (60) bzw. dem zweiten Operandenregister (111) zugeordneten Unterdrükkungsschaltungen (62; 20) durch das Radiziersteüsrsignal (Rad^ beaufschlagt werden und die Steuereingänge (A) für Subtraktion beaufschlagt werden derart, daß durch die dem zweiten Operandenregisler \111) zugeordneten Unterdrückungsschaltungen (20 bis 26) und die den zweiten Operandeneingängen (£) zugeordneten Torschaltungen (z. B. 17) an die zweiten Operandeneingänge (E) die entsprechenden Teil produkte des Wertefeldes eingespeist werden, und bei Auftreten eines negativen Restes an dem UbertragsfBorger)-Ausgang (G) der höchstwertigen Einheit (12) einer Zeile die zweite Gruppe (AU₁₂'-, AU₂^) der zugeordneten Diagonalspalte auf »0« gesetzt wird, wobei die Differenz der zu radizierenden Zahl und dem im zweiten Ergebnisregister (60) aufgebauten Ergebnis in dem ersten Ergebnisregister (90) aufgebaut wird.

7. Verwendung der Matrixanordnung nach den Ansprüchen 1 und 2 zur Division, dadurch gekennzeichnet, daß der Dividend in das erste Operandenregister (110) und der Divisor in das zweite Operandenregister (111) gegeben wird und die Einzelbits des Dividenden an den ersten Operandeneingängen (P) der ersten Zeile des Feldes und die Einzelbits des Divisors an den zweiten Operandeneingängen (E) einer jeden Diagonalspalte anstehen, die ersten und zweiten UND-Tore (40; 63) und die dem zweiten Ergebnisregister (60) zugeordneten Unterdrückungsschaltungen (62; 70) durch das Dividiersteuersignal (Dft?) beaufschlagt werden und die Steuereingänge (A) für die Subtraktion beaufschlagl weiden der art, daß beim Auftreten eines negativen Restes an den überträgstBorger)-Ausgängen (G) der höchstwertigen Einheit (12) einer jeden Zeile die Zeile überbrückt wird, wobei das Ergebnis im zweiten Ergebnisregister (60) und der Rest im ersten Ergebnh.register (90) aufgebaut weiden.

8. Verwendung der Matrixanordnung nach den Ansprüchen 1,4.5 zur Multiplikation, dadurch gekennzeichnet, daß ein Faktor in das zweite Operandenregister (111) und der andere Faktor in das dritte Operandenregister (100) eingegeben werden und die Einzelbits des ersten Faktors jeweils an den zweiten Operandeneingängen (E) einer jeden Diagonalspalte instehen und die Einzelbits des zweiten Faktors die überbrückung der Einheiten (12) einer jeden Zeile steuern, die Eingänge der dem dritten Operandenregister (100) zugeordneten Unterdrückungsschaltungen (91 bis 93) mit einem Multiplizicrsteucrsignal {Muh) beaufschlagt werden und die Steucreingänge l'iir Addition (.S") beaufschlagt werden, wobei das Produkt in dem ersten Ergebnisregister (90) aufgebaut wird.

9. Verwendung der Matrixanordmmg nach den Ansprüchen 1. 3, 4, 5 zum Quadrieren, dadurch gekennzeichnet, daß die zu quadrierende Zahl gleichzeitig in das zweite und dritte Operandenregister (111; 100) eingegeben wird und durch die dem zweiten Operandenregister (III) zugeordnete Unterdrückungsschaltungen (20 bis 26) und die den zweiten Operandeneingängen (E) zugeordnete Torschaltungen (z. B. 17) den zweiten Operandeneingängen (E) die entsprechenden Teilprodukte des Wertefeldes eingespeist werden und die Einzelbits durch Ansteuerung der dem dritten Operandenregister zugeordneten Unterdrückungsschaltungen (91 bis 93) die überbrückung der Zeilen steuern, wobei die Steuereingänge dieser Unterdrückungsschaltungen durch ein Quadriersteuersignal (Quad) beaufschlagt werden und die Steuereingänge (S) für die Addition beaufschlagt werden und das Ergebnis im ersten Ergebnisregister (90) aufgebaut wird.