DE1090885B - Parallel arbeitende, synchrone, elektrische, binaerrechnende Zahlenrechenmaschine, welche die Operation x+yz selbsttaetig auszufuehren vermag - Google Patents

Parallel arbeitende, synchrone, elektrische, binaerrechnende Zahlenrechenmaschine, welche die Operation x+yz selbsttaetig auszufuehren vermag

Info

Publication number
DE1090885B
DE1090885B DEN14802A DEN0014802A DE1090885B DE 1090885 B DE1090885 B DE 1090885B DE N14802 A DEN14802 A DE N14802A DE N0014802 A DEN0014802 A DE N0014802A DE 1090885 B DE1090885 B DE 1090885B
Authority
DE
Germany
Prior art keywords
register
digits
micro
control circuit
written
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEN14802A
Other languages
English (en)
Inventor
Simon Duinker
Herman Jacob Heijn
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE1090885B publication Critical patent/DE1090885B/de
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52Multiplying; Dividing
    • G06F7/523Multiplying only
    • G06F7/533Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even
    • G06F7/5332Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even by skipping over strings of zeroes or ones, e.g. using the Booth Algorithm
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
    • G06F7/5443Sum of products

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Complex Calculations (AREA)
  • Executing Machine-Instructions (AREA)

Description

DEUTSCHES
Die Erfindung bezieht sich auf eine parallel arbeitende, synchrone, elektrische, binärrechnende Zahlenrechenmaschine, welche die Operation χ + yz hinsichtlich der drei Zahlen x, y und ζ selbsttätig auszuführen vermag und welche eine Recheneinheit besitzt mit einem ersten Register zum Speichern der Zahl x, mit einem zweiten Register zum Speichern der Zahl y, mit einem gegebenenfalls mit dem ersten kombinierten dritten Register zum Speichern der Zahl z, mit einem Addierer, welcher die Summe der im ersten und im zweiten Register aufgezeichneten Zahlen formt, und mit einem Mikrosteuerungskreis, wobei die Recheneinheit so eingerichtet ist, daß eine durch den Addierer geformte Zahl, gegebenenfalls über eine oder mehrere Ziffernstellen verschoben, nach dem ersten, gegebenenfalls mit dem dritten kombinierten Register übertragbar ist und daß auch reine Verschiebungen im ersten Register oder gegebenenfalls im kombinierten ersten und dritten Register vornehmbar sind, wobei die Recheneinheit durch den Mikrosteuerkreis gesteuert wird, welcher Mittel besitzt, durch die er Information über die zu bearbeitenden Ziffern der Zahl ζ sowie über die darauffolgenden η—1 Ziffern der Zahl ζ zugeführt bekommt, so daß der Mikrosteuerkreis immer zugleich «-Ziffern der Zahl ζ zugeführt erhält, wobei μ Ξϊ; 2, während der Mikrosteuerkreis eine logische Schaltung besitzt, welche auf Grund dieser «-Ziffern bestimmt, welche die nächste durch die Recheneinheit auszuführende Operation sein wird.
Es ist bekannt, daß die betreffende Berechnung durch Vornahme aufeinanderfolgender Addierungen der im ersten und zweiten Register aufgezeichneten Zahlen und Verschiebungen über eine Stufe nach rechts oder links (d. h. von der wichtigsten Ziffer nach der am wenigsten wichtigen Ziffer, oder umgekehrt) der im ersten Register und gegebenenfalls auch der im dritten Register aufgezeichneten Zahl durchgeführt werden kann. Hierbei ist es praktisch, die aus dem ersten Register schiebenden Zahlen in die freikommenden Ziffernstellen des dritten Registers zu schieben, so daß diese beiden Register gemeinsam ein zusammengesetztes Register darstellen. Die in Behandlung befindliche Ziffer der Zahl ζ ist dann immer die Ziffer mit der niedrigsten oder höchsten Ordnung des dritten Registers. Zur Durchführung von Berechnungen mit negativen Zahlen .besitzt die Recheneinheit außerdem meist eine Vorrichtung, welche die im zweiten Register aufgezeichnete Zahl invertieren kann. Die Recheneinheit kann aber zu demselben Zweck auch einen Differenzerzeuger enthalten, der sich auf den gleichen Grundsätzen wie ein Summenerzeuger aufbauen läßt. Es ist auch bekannt, eine Addierung und eine Verschiebung über eine Stufe nach rechts oder links in einem Schritt der Maschine durchzuführen, indem die im Summenerzeuger erzeugte Summe über eine Stufe nach rechts oder links verschoben im ersten und gegebenenfalls Parallel arbeitende, synchrone, elektrische, binärrechnende Zahlenrechenmaschine,
welche die Operation χ + yz selbsttätig
auszuführen vermag
Anmelder:
N. V. Philips' Gloeilampenfabrieken,
Eindhoven (Niederlande)
Vertreter: Dipl.-Ing. H. Zoepke, Patentanwalt,
München 5, Erhardtstr. 11
Beanspruchte Priorität:
Niederlande vom 16. März 1957
Simon Duinkex und Herman Jacob Heijn,
Eindhoven (Niederlande),
sind als Erfinder genannt worden
einem Teil des dritten Registers aufgezeichnet wird. In einer binär rechnenden Recheneinheit erfordert die ganze Berechnung dann ebensoviel Schritte wie das dritte Register Zifferstellen enthält.
Wie schon einleitend vorausgesetzt, sind Mikroprogrammsteuerwerke bekannt. Auch die Steuerung des Rechenwerks in Abhängigkeit von mehreren Ziffern der zu verarbeitenden Zahlen ist bekannt. Auch sind Rechenwerke bekannt, bei denen je nach dem Untersuchungsergebnis mehrerer Ziffern der Operanden eine Auswahl aus einer größeren Anzahl von Aufträgen vorgenommen wird, und welches .Rechenwerk Mittel besitzt, welche auf Grund von mehreren nachfolgenden Ziffern eines Operanden entscheiden, welche die nächste durch die Recheneinheit auszuführende Operation sein soll.
Diesem Stand der Technik gegenüber soll bei der einleitend erläuterten Zahlenrechenmaschine eine Vereinfachung vorgenommen wefden, wobei die Rechenmaschine mit Mitteln ausgestattet sein soll, welche angeben, aus welchen möglichen Operationen das Mikrosteuerwerk ein logisches Ergebnis ermittelt.
Nach der Erfindung besteht hierfür die Lösung darin, daß'der Mikrosteuerkreis ein Speicherorgan zum Speichern der Zahl 0 oder der Zahl 1 enthält und die vom Mikrosteuerkreis an die Rechenemheit gegebene Instruktion außer von den genannten «-Ziffern der Zahl ζ auch
009 627/219
3 4
bestimmt wird durch die im Speicherorgan gespeicherte der im dritten Register aufgezeichneten Zahl sowie
Zahl 0 oder 1 und durch die Tatsache, ob die Zahly im Information (entweder oder nicht als wahres Komplement)
invertierten oder uninvertierten Zustand im zweiten über den Zuustand, in dem die Zahl y im zweiten Register
Register geschrieben steht, und diese Instruktion zu- aufgezeichnet wurde, und über die Tatsache, ob beim
sammengesetzt ist aus einer oder mehreren der folgenden 5 vorherigen Schritt der Maschine eine zusätzliche Ziffer 0
Elementarinstruktionen: oder eine zusätzliche Ziffer 1 memoriert wurde.
a) Verschiebe den Inhalt des ersten (oder kombinierten ^f Berechnung geht darauf hinaus, daß die
r<;t„ „j j -ft \ η ·. ..ι 7iffi>rna+piif>n ^an* z = *10110 000111 durch die gleichwertige Summe
ersten una dritten} Kegisters uDer s ^tternsteuen nnnnnnnnnnnm _l nnnnnnnnm nnn nnnrrnnnnnnnn
nach rechts wobei s eine der Zahlen 0 12 m-<n UUOOUOUÜUÜÜÜl + ÜOOÜOOOOOIOOO — 0000010000000
nach rechts, wobei s eine der Zahlen U, 1,1 ... m^n ^ _ Q001000000000 + 1000000000000 (= 1000000001000
b) übertrage die im Addierer geformte Zahl, über — 0001010000001) ersetzt wird. Am Anfang der Berechs Ziffernstellen nach rechts verschoben, nach dem nung ist die zusätzliche Ziffer immer 0. .
ersten (oder kombinierten ersten und dritten) Register; Beim ersten Schritt wird die im zweiten Register
c) behalte die im Speicherorgan geschriebene Zahl; aufgezeichnete Zahl durch ihr wahres Komplement
d) schreibe die Zahl 0 im Speicherorgan; 15 ers.etzt< eine Bearbeitung, die im nachfolgenden als
e) schreibe die Zahl 1 im Speicherorgan; Inversion bezeichnet wird. In Fig. 1 ist dies durch das
f) invertiere den Inhalt des zweiten Registers; Symbol O.OR.i.O bezeichnet, was bedeutet: nicht
addieren, nicht verschieben, invertieren, eine zusätzliche
wobei der Mikrosteuerkreis so ausgebildet ist, daß, wenn Ziffer 0 momorieren. Die Register nehmen nach diesem die mit der im Speicherorgan geschriebenen Zahl ver- 20 Schritt den StandII ein. Das»—«-Zeichen hinter dem mehrte Zahl, geformt durch die gerade vom Mikro- Register 2 im Stand II bedeutet, daß die Zahl y invertiert steuerkreis abgetasteten w-Ziffern, in p ^ m Ziffern 0 in diesem Register aufgezeichnet ist. (In dem Stand I endet, die Instruktion »verschiebe über s = min (p, m) war diese Zahl nichtinvertiert im Register 2 aufgezeichnet, Ziffernstellen nach rechts und behalte die im Speicher- was durch das Zeichen + angegeben ist.) Die Ziffer 0 organ geschriebene Zahl« ausgelöst wird; daß, wenn die 25 über dem Fach e im Stand. II bedeutet, daß beim ersten mit der im Speicherorgan geschriebenen Zahl vermehrte Schritt eine zusätzliche Ziffer 0 memoriert ist. Beim Zahl, geformt durch die gerade vom Mikrosteuerkreis zweiten Schritt wird der Inhalt des zweiten Registers zu abgetasteten κ-Ziffem, auf eine von p—i Ziffern 0 voran- demjenigen des ersten Registers addiert, werden der gegangene Ziffer 1 endet und die Zahl y uninvertiert im neue Inhalt des ersten Registers und der Inhalt des zweiten Register geschrieben ist oder wenn die mit der 30 dritten Registers über drei Zifferstellen nach rechts im Speicherorgan geschriebenen Zahl vermehrte Zahl, verschoben, wird der Inhalt des zweiten Registers ingeformt durch die gerade vom Mikrosteuerkreis ab- vertiert und wird eine zusätzliche Ziffer 1 memoriert, getasteten «-Ziffern, in p (2^p ^m) Ziffern 1 endet In Fig. 1 ist dies durch das Symbol+. 3 R. i. !.bezeichnet, und die Zahl y invertiert im zweiten Register geschrieben was bedeutet: addieren, drei Stellen nach rechts verist, die Instruktion »verschiebe über s = min [p, m) 35 schieben, invertieren, die zusätzliche Ziffer 1 memorieren. Ziffernstellen nach rechts und schreibe im ersten Falle die Die Register nehmen nach diesem Schritt den Stand III Zahl 0, im zweiten Falle die Zahl 1 im Speicherorgan« ein. Im ersten Register und in den ersten drei Zifferausgelöst wird; daß, wenn die mit der im Speicherorgan stellen des dritten Registers ist dann die Zahl x—y aufgeschriebenen Zahl vermehrte Zahl, geformt durch die gezeichnet. Die memorierte zusätzliche Ziffer 1 (über dem gerade vom Mikrosteuerkreis abgetasteten «-Ziffern, in 40 Fach e) bedeutet, daß die im dritten Register aufdrei oder mehr Ziffern 1 endet und die Zahl y uninvertiert gezeichnete Zahl um 1 erhöht gedacht werden muß. Im im zweiten Register geschrieben ist, die Instruktion dritten Schritt wird der Inhalt des zweiten Registers »invertiere den Inhalt des zweiten Registers und behalte (in dem die Zahl y nicht invertiert aufgezeichnet ist) die im Speicherorgan geschriebene Zahl« ausgelöst wird. zu demjenigen des ersten Registers addiert, werden der
Die Erfindung wird an Hand eines in den Zeichnungen 45 neue Inhalt des ersten Registers und der Inhalt des
dargestellten Beispiels näher erläutert. dritten Registers um drei Zifferstellen nach rechts ver-
Fig. 1 zeigt ein Beispiel, wie die Größe χ + y ■ ζ binär schoben, wird nicht invertiert und wird die zusätzliche
unter Benutzung der von je drei aufeinanderfolgenden Ziffer 0 memoriert. Das Symbol hierfür ist +. 3R. n. Or
Ziffern der Zahl ζ gebildeten Information berechnet Die Register nehmen nach diesem Schritt den Stand IV
werden kann; 50 ein. Die bisher ausgeführten Bearbeitungen gehen
Fig. 2 zeigt das dem Beispiel nach Fig. 1 zugeordnete auf das Erzeugen der Summe χ + 101100010111
vollständige Auftragsschema; (—0000000000001 +0000000001000) hinaus. Der vierte
Fig. 3, 4, 5 zeigen Auftragsschemata für diejenigen Schritt besteht aus einer Verschiebung des Inhalts des
Fälle, in denen der Mikrosteuerkreis Information von je ersten und dritten Registers um eine Zifferstelle nach
zwei bzw. vier bzw. fünf aufeinanderfolgenden Ziffern 55 rechts, einer Invertierung des Inhalts des zweiten Registers
der Zahl ζ empfängt; und der Memorierung der zusätzlichen Zahl 0 (also tat-
Fig. 6 zeigt ein Schema eines Teiles einer Recheneinheit sächlich Aufrechterhaltung der zusätzlichen Zahl 0). Das
nach der Erfindung, in dem der Mikrosteuerkreis In- Symbol hierfür ist 0 .1R . i . 0. Die Register nehmen
formation über jeweils die letzten drei Ziffern des dritten danach den Stand V ein. Der dann folgende fünfte
Registers empfängt; 60 Schritt besteht aus einer Addition des Inhalts des ersten
Fig. 7 zeigt ein Schema des Mikrosteuerkreises der in und des zweiten Registers, einer Verschiebung nach
Fig. 6 schematisch dargestellten Recheneinheit; rechts über zwei Zifferstellen des neuen Inhalts des ersten
Fig. 8 und 9 zeigen Schemata zweier weiterer Einzel- Registers und des Inhalts des dritten Registers und dem
heiten der in Fig. 6 schematisch dargestellten Rechen- Memorieren der zusätzlichen Ziffer 1. Das Symbol hierfür
einheit. 65 ist +. 2 R. n. 1. Die Register nehmen dann den Stand VI
Fig. 1 zeigt die Weise, wie der Ausdruck 3761 + 2839 · ein. Der sechste Schritt besteht aus einer Addition der
3463 binär nach der Erfindung berechnet werden kann. Inhalte des ersten und zweiten Registers, einer Verschie-
Binär ist 3761 = 11101011001, 2839 = 101100010111, bung nach rechts über drei Stellen des neuen Inhalts des
3463 — 110110000111. Der Mikrosteuerkreis empfängt ersten Registers und des Inhalts des dritten Registers,
Information über jeweils die letzten drei Ziffern (z2, Z1, z0) 70 der Invertierung des Inhalts des zweiten Registers und
5 6
dem Memorierten (also tatsächlich Aufrechterhaltung Fig. 2 zeigt das vollständige Auftragsschema, welches
der zusätzlichen Ziffer 1). Das Symbol hierfür ist der Steuerkreis an die Recheneinheit liefern muß. Die
-\-.3R.iA. Die Register nehmen dann den Stand VII Spalte s gibt an, ob die Zahl y im gewöhnlichen {+) oder
ein. Beim siebenten Schritt wird der Inhalt des zweiten invertierten (—) Zustand im zweiten Register aufge-
Registers zu demjenigen des ersten Registers addiert, 5 zeichnet ist, die Spalte e, ob beim vorherigen Takt eine
werden der neue Inhalt des ersten Registers und der zusätzliche Ziffer 0 oder 1 memoriert wurde, während die
Inhalt des dritten. Registers über drei Zifferstellen nach Spalte op. den auszuführenden Mikroauftrag (Handlung)
rechts verschoben, wird nicht invertiert und wird die angibt. Die Bedeutung der Spalte c wird im nachfolgenden
zusätzliche Ziffer 0 memoriert (d. h. die anfänglich noch näher besprochen. Die auftretenden Situationen
vorhandene zusätzliche Ziffer 1 wird durch 0 ersetzt). io (z.B. die Situation Z2Z1Z0Se = OOO-O) sind in diesem
Das Symbol hierfür ist +. 3 R. n.O. Die Register nehmen Schema weggelassen. Die in Fig. 1 auftretenden Fälle
dann Stand VIII ein. Die in diesen letzten vier Schritten findet man in dieser Figur auf den Zeilen 8,12,13, 7, 10,
ausgeführten Operationen gehen auf das Ersetzen von 24, 13.
0110110 durch —0000010 + 0001000 -f 0110000 Die Fig. 3, 4 und 5 zeigen die vollständigen Auftrags-
= — 0000010 + 0111000 = ■ 0000010 — 0001000 15 schemata für den Fall, daß das Steuerorgan die letzten
+ 1000000 hinaus. In dem Stand VIII ist das Ergebnis zwei bzw. vier bzw. fünf Ziffern der Zahl ζ abtastet,
im kombinierten ersten und dritten Register aufgezeichnet. Fig. 6 zeigt ein Schema der aufeinanderzu gerichteten
Die Multiplikation verläuft also im wesentlichen Enden der drei Register und den entsprechenden Teil der
gemäß dem bekannten Algorithmus, der in den Elementar- Addiervorrichtung. In dieser Figur bezeichnet 1 das erste
schulen gelehrt wird. Das Verschieben der Teüprodukte ao Register, 2 das zweite Register, 3 das dritte Register,
nach links ist aber durch das Verschieben der Teil- 4 den Ergebniserzeuger, d. h. einen Summenerzeuger, der
ergebnisse nach rechts ersetzt, was, arithmetisch be- dauernd mit den Registern 1 und 2 verbunden ist (Pfeile26
trachtet, damit gleichwertig ist. Weiterhin wird jedes und 27) und die Summe der in diesen Registern auf-
Teilprodukt sofort zum Teilergebnis addiert, und es gezeichneten Zahlen erzeugt. Wenn eine Addierung
werden nicht zunächst sämtliche Teüprodukte gebüdet 25 durchgeführt werden muß, wird eine Leitung 19 (0)
und dann addiert. Da das binäre System nur die Ziffern 0 erregt, so daß sich Tore 80, S1, 82... öffnen und die im
und 1 enthält, sind die Teüprodukte entweder gleich 0 Summenerzeuger 4 als Information vorhandene Summe
oder gleich ± y (d. h. gleich dem ursprünglichen Inhalt in das Register 1 eingetragen wird. Wenn eine Leitung 20
des zweiten Registers oder dessen invertiertem). Die {f) erregt wird, öffnen sich Tore90, 9^ 92... H40, H39,
Beschleunigung des Rechenganges nach der Erfindung 30 H38. 1737. 1736..., so daß die im Summenerzeuger 4 als
besteht nun darin, daß ein, zwei oder drei NuUen der Information vorhandene Summe, über zwei Zifferstellen
Zahl ζ übersprungen werden können und daß Ziffer- nach rechts verschoben, in das Register 1 und den Anfang
kombinationen wie 011 und 111 durch —0001 + 0100 des Registers 3 geschrieben wird und der Inhalt des
bzw. —0001 + 1000 ersetzt werden. übrigen Teiles des Registers 3 über zwei Stellen nach
Da die Zahl ζ stufenweise aus dem dritten Register 35 rechts verschoben wird. Dies geht auf die Operation
geschoben wird, kommen am anderen Ende des dritten + .2R hinaus, welche also in einem einzigen Schritt
Registers stufenweise Zifferstellen frei, welche zum erfolgt. Die Erregung einer Leitung 1 (q) öffnet Tore 1O0,
Einschieben der aus dem ersten Register schiebenden 1O1, 1O2... 1240, 1239, 1238... 1837, 1836..., wodurch die
Ziffern benutzt werden. Die Grenze zwischen dem Teü- Operation +.3R ausgeführt wird.
ergebnis und der Zahl ζ liegt bei der Linie α (Fig. 1).] Um 40 Verschiebungen ohne Addierungen können durch
aber zu vermeiden, daß die Steuervorrichtung Information · Erregung von Leitungen 22, 23, 24 (u, v, w) durchgeführt
über die nicht zur Zahl ζ gehörigen Ziffern des Ergebnisses werden. Wird z. B. die Leitung 22 (u) erregt, so öffnen
oder eines Teilergebnisses empfängt, hat das dritte sich Tore 130, 13^ 132... 1640, 1639, 1638..., und der
Register drei Zifferstellen mehr, als für die Zahl ζ not- Inhalt der kombinierten Register 1 und 3 wird über nur
wendig sind, wobei diese Zifferstellen dauernd mit Nullen 45 eine Zifferstelle nach rechts verschoben. Dies ist also
gefüllt sind. In Fig. 1 sind dies die drei Nullen zwischen die Operation 0 .1R. Eine Erregung der Leitung 23 (v)
den Linien β und α. Der Vorgang ist beendet, wenn die öffnet Tore 140, 14X, 14g. .. 1740, 1739, 1738..., so daß der
Linie α das rechte Ende des dritten Registers erreicht hat, Inhalt der kombinierten Register 1 und 3 über zwei
was durch Zählung der Zahl der Schritte der Maschine Zifferstellen nach rechts verschoben wird (die Operation
bestimmt werden kann. Hierbei muß ein Schritt mit einer 50 0 . 2R). Eine Erregung der Leitung 24 (w) öffnet Tore 150,
Verschiebung über s Zifferstellen nach rechts für s 15X, 152... 1840, 1839, 1838..., so daß der Inhalt der
Schritte gezählt werden. Dies kann durch eine Zähl- kombinierten Register 1 und 3 über drei Zifferstellen
vorrichtung erfolgen, welche Information vom Mikro- nach rechts verschoben wird (die Operation 0. 3R).
steuerkreis empfängt. Schließlich geht noch eine Leitung 25 (i) zum zweiten
Ferner ist aus Fig. 1 ersichtlich, daß im ersten Register 55 Register 2. Dieses Register kann derart ausgebüdet sein, bei gewissen Verschiebungsschritten Ziffern 0, in anderen daß dessen Inhalt durch sein wahres Komplement Verschiebungsschritten Ziffern 1 eingeschoben werden ersetzt wird, wenn die Leitung 25 erregt wird, d. h., bei müssen. Um deutlich zu machen, wann das eine und wann Erregung dieser Leitung wird die Operation i ausdas andere der Fall ist, sind das erste und das zweite geführt. Eine weitere Lösung besteht darin, daß der Register mit drei zusätzlichen Zifferstellen versehen, die 60 Inhalt des Registers 2 bei Erregung der Leitung 25 durch anfänglich mit Nullen gefüllt sind. In Fig. 1 sind dies die sein falsches Komplement ersetzt und gleichzeitig eine Zifferstellen links von der Linie γ. Da die drei zusätzlichen Eingangsinformation mit der Funktion eines nullten Zifferstellen in sowohl dem ersten als auch dem zweiten Übertrags dem ersten Abschnitt des Summenerzeugers Register immer dieselben Ziffern enthalten, kann diese zugeleitet wird, wenn die Zahl y in falscher Komplement-Information bereits von einer einzigen zusätzlichen 65 form im zweiten Register erscheint. Diese Information Zifferstelle des ersten und des zweiten Registers geliefert kannz. B. der zusätzlichen Zifferstelle am linken Ende des werden. Diese Register müssen daher derart ausgebüdet zweiten Registers (links von der Linie 7) entnommen sein, daß sie bei Verschiebungen nach rechts mit den in werden, da der Inhalt dieser ZiffersteUe angibt, ob die den zusätzlichen Zifferstellen befindlichen Ziffern ergänzt Zahl y in der wahren oder in falscher Komplementform werden. 70 im zweiten Register aufgezeichnet ist. Dies hat zur
7 8
Folge, daß der Summenerzeuger immer die Summe bzw. Ausdrücke z3Su und Y3Ru; das Tor 1737 die Ausdrücke
die Differenz des Inhalts des ersten Registers und der Y39V + 239^>und z39v + zS9p; das Torl837 die Ausdrücke
Zahl y bildet. ■ Y40W + YiOq und ziOw + zl0q. Dabei bedeuten die Sterne
In .Fig. 2 ist in der Spalte c angegeben, welche der bei den Buchstaben x0, x2 und x3, daß die betreffenden
sechs Leitungen u, v, w, φ, q, i jeweils erregt werden muß. 5 Informationen nicht dem Register 1, sondern dem Summen-
Boolealgebraisch geschrieben, liest man aus dieser Figur erzeuger 4 entnommen werden müssen. Auch diese
die Formehi Organe lassen sich nach bekannten Grundsätzen aus
___ Und-Toren A und Oder-Toren O aufbauen.
u = Z2Z1ZJSeI + Z2Z1Z0SCt + Z2Z1Z0Sa + Z2Z1Z0SBt + Z2Z1Z0SBt Dfe Rechengeschwindigkeit kann noch weiter erhöht
+ Z2Z1Z0SCi i° werden, indem der Recheneinheit auch noch ein Register 2'
v _ -g-~ eg-. _j_z~zz„set gegeben wird, in dem das wahre Komplement der Zahly
aufgezeichnet wird. Schritte, in denen ausschließlich
w = Z2Z1Z0Se1 + Z2Z1Z0SCi unter Einführung oder -Nichteinführung einer zusätz-
p = Z2Z1Z0SEi + Z2Z1Z0Sa + Z2Z1Z0SeI + T2Jr1S0Se4 liehen Ziffer 1 invertiert wird (Zeilen 4, 8, 15, 19, 21, 23
^<Ί. i5 von Fig. 2), sind dann überflüssig, da das wahre Kom-
q Z2Z1Z0S(H + Z2Z1Z0SeI + Z2Z1Z0Se1 +Z1Z2Z0Se1 plement von y dann immer vorhanden ist und nicht in
i = Z2Z1Z0SeI + Z2Z^z0SCi + Z2Z1Z0Sa + Z2Z1W0SeI + Z2Z1Z0ISi einem getrennten Schritt erzeugt zu werden braucht.
+ Z2Z1Z0SCi + Z2Z1Z0SCi + Z^0Se1 + Y2Z1Z0Ie1 Die Recheneinheit kann gegebenenfaUs auch einen
+ Z9Z Y^et zweiten Summenerzeuger 4' enthalten, der die Summe
_ * __ _ »ο der in den Registern 1 und 2' aufgezeichneten Zahlen zur
= Z2Z1Z0SCi + Z2Z1Z0SCi + Z2Z1Z0SCi + Z2Z1Z0SCt + Z2Z1Z0Se1 Verfügung -stellt. Der Mikrosteuerkreis muß. dann die
-j- Z2Y1Z0SCi -J- Z2Z1Y0SCi + Z2Z1Z0SCi -f- Y2Y1Y0ICt + Y2z-^0Iet Information η und i η über die Invertierung oder
+ Z2Y1Y0ICi -j- Z2Z-IY0ICi Nichtinvertierung liefern. Bei Erregung einer Leitung η
' _ (mit der Information η = i) wird die Information des
- Z2Z1Z0SCi + W0SCf + Z2Z1Z0SCi + Z2Z1Z0SCi + Z2Z1Z0SH 25 Summenerzeugers 4 auf das Register 1 übertragen, und
+ + Z2Z1Z0SCi + Z2Z1Z0SCt + Z2Z1Z0SeI + Z2Z1Z0SCi bei Erregung einer Leitung i (mit der Information i = n)
+ Z2Y^z0SCi wird die Information des Summenerzeugers 4' auf das
Register 1 übertragen. Dies geht bei der Multiplikation Darin bedeutet z. B. das Glied Z2Y1Y0SSt des Ausdrucks immer mit einer Verschiebung nach rechts über minfür ν den Fall Zeile 5 aus Fig. 2, d. h. den Fall Z2 = 1, 30 destens zwei Zifferstellen einher, so daß die letzten zwei Z1 = 0, Z0 = 0, s = -J-, c = 0, das Glied Y2Z1Z0SCi den Fall 16 oder drei Ziffern der Summe in das Register 3 eingetragen aus Fig. 2, also den Fall Z2 = 0, Z1l,,z0 = 1, s = +, werden. Es ist zweckmäßig, dem Symbol + . sR . i . 0 e = 1. Der Ausdruck Z2Y1Y0SIi + Vi¥ei rar v bedeutet, in diesem Falle folgende Bedeutung zu geben: »die Indaß die Leitung ν erregt werden muß, wenn der Fall formation des zweiten Summenerzeugers 4' über Z2Z1Z0SCt oder der Fall Z2Y1Y0ISi auftritt (also der Fall 35 s Zifferstellen nach rechts verschoben nach dem ersten Zeile 5 oder der Fall Zeile 16). Der Ausdruck für e0 gibt Register und gegebenenfalls einen Teil des dritten sämtliche Fälle, in denen- eine zusätzliche Ziffer 1 memo- Registers übertragen und die zusätzliche Ziffer 0 riert werden muß, und der Ausdruck für ~e0 gibt sämtliche memorieren«. Das Symbol + . sR.i. 1 hat dann die Fälle, in denen die zusätzliche Ziffer 0 memoriert werden Bedeutung: »die Information des zweiten Summenmuß. Hierbei wird noch bemerkt, daß in den Formehi 40 erzeugers 4' über s Zifferstellen nach rechts verschoben . zwischen der Eingangsinformation ej bzw. Sj und der nach dem ersten Register und gegebenenfalls einem Teil Ausgangsinformation e0 bzw. S0 der zusätzlichen Ziffer- des dritten Registers übertragen und die zusätzliche unterschied gemacht ist. Fig. 7 zeigt eine aus Und-Toren Ziffer 1 memorieren«. Operationen der Form 0. sR. i. 0 und Oder-Toren aufgebaute Schaltung, welche diese (gemäß der alten Bezeichnung) sind dann überflüssig für boolealgebraischen Formehi verwirklicht, wobei jedoch 45 s > n, da diese durch Operationen der Form +. sR. i. 1 bemerkt wird, daß dies nicht die einzig mögliche Schaltung (gemäß der neuen Bezeichnung) ersetzt werden können, ist, da jede boolealgebraische Funktion theoretisch auf aber an deren Stellen treten dann Schritte, in denen der unendlich viele verschiedene Weisen zu schreiben ist. So Ergebniserzeuger vom Register 2 auf das Register 2', kann man die Ausdrücke für «, i, e0 und S0 z. B. verein- oder umgekehrt, umgeschaltet wird. Eine weitere Erfachen bis 50 höhung der Rechengeschwindigkeit wird erreicht, indem
' der Recheneinheit zwei Ergebniserzeuger gegeben werden,
u = Z1Z0Ci + Z1Z0SCi z β gin Summenerzeuger und ein Differenzerzeuger, so
i = Z0SCi + ^1J0Ci + Y2Z1Y0S + Z1Z0SSi + Z2Z1Z0Si + Z2Y1Z0SCi daß in jedem Zeitpunkt sowohl die Summe als auch die
Differenz der im ersten und zweiten Register aufgezeich-
e0 = Z1SCt + Z0Se1 + Z0Se1 + Z1Z0SCf S5 neten Zahlen verfügbar ist, und Umkehrschritte also
S0 = sSi ·+ Z1Y0ISi + Y-iz^i überflüssig sind, während die Umschaltschritte praktisch
keine Zeit beanspruchen.
und für den Mikrosteuerkreis eine aus Und-Toren und Aus Fig. 6 ist ersichtlich, daß die größte zusätzliche Oder-Toren aufgebaute Schaltung angeben, die auf diesen Verwicklung der Recheneinheit sich aus den Verschie-Formeln basiert. Die Informationen s und s" können der 60 bungen ergibt. Es kann aus diesem Grunde zweckmäßig zusätzlichen Zifferstelle (links von der Linie γ in Fig. 1) sein, die Verschiebungen auf Verschiebungen über Null, am Unken Ende des zweiten Registers entnommen werden. ein, zwei und drei Stellen zu beschränken, doch jeweils Die Fig. 8 und 9 zeigen Schaltungen der Abschnitte I0 vier oder fünf Ziffern des dritten Registers abzutasten. und 337 der Register 1 und 3 mit den damit verbundenen Dies geht im wesentlichen auf die Anwendung des Toren 80, 90, 1O0, 130, 140, 150 bzw. 1637, 1737, 1837. Das 65 Auftragsschemas nach Fig. 4 oder 5 unter Ersatz der Tor80 verwirklicht die boolealgebraischen Ausdrücke X0O Operationen 4R und 5R durch die Operation 3i? hinaus. und#JJO; das Tor 90 die Ausdrücke x%p und x%p; das Tor 1O0 Die Recheneinheit rechnet dann zwar langsamer als eine die Ausdrücke x%q und x%q; das Tor 130 die Ausdrücke X1U Recheneinheit, in der das Auftragsschema nach Fig. 4 und X1U; das Torl40 die Ausdrücke xzv; und X2V; das oder 5 angewendet ist, jedoch schneller als eine Rechen-Tor IS0 die Ausdrücke x3w und x3w; das Tor 1637 die 70 einheit, in der das Auftragsschema nach Fig. 3 angewendet
ist. Die Register 1,2 und 3 sind dann ebenso verwickelt, wie in Fig. 6 dargestellt ist, der Mikrosteuerkreis aber ist etwas verwickelter. Gegen letzteres bestehen aber keine vorwiegenden Bedenken.
Nach den ausführlichen vorhergehenden Erläuterungen bietet die weitere Ausarbeitung dieser Varianten keine Schwierigkeiten, ebensowenig wie die Ausarbeitung der Fälle, in denen η einen von 3 abweichenden Wert größer als 1 hat. Auch ist man nicht an die in den Fig. 2, 3, 4 und 5 dargestellten Auftragsschemata gebunden, da darin auf der Hand liegende Änderungen angebracht werden können, welche die Rechengeschwindigkeit nicht oder kaum ändern.
Schließlich wird bemerkt, daß die Maschine derart aufgebaut sein kann, daß es schwierig oder sogar unmöglich ist, darin Teile anzudeuten, die als Register usw. bezeichnet werden können, denn der Aufbau der Maschine kann derart sein, daß dieselbe Vorrichtung in einem Zeitpunkt die Funktion eines Registers und in einem anderen Zeitpunkt die Funktion eines Summenerzeugers ao erfüllt oder, allgemeiner, nacheinander verschiedene Funktionen erfüllt. In diesen Fällen müssen die im vorhergehenden verwendeten Ausdrücke Register, Summenerzeuger, Mikrosteuerkreise usw. so aufgefaßt werden, daß sie sich auf diejenigen Teile der Maschine beziehen, welche im betrachteten Zeitpunkt die Funktion eines Registers, Summenerzeugers, Mikrosteuerkreises usw. erfüllen.
Auch wird noch darauf hingewiesen, daß der Erfindungsgedanke unabhängig vom Zahlensystem ist, in dem die Recheneinheit arbeitet, und z. B. auch bei einer Rechenmaschine anwendbar ist, die tertiär rechnet, insbesondere mit Zifferu, welche die Werte 0, +1, —1 wiedergeben.

Claims (1)

  1. Patentanspruch:
    35
    Parallel arbeitende, synchrone, elektrische, binärrechnende Zahlenrechenmaschine, welche die Operation x-+ yz hinsichtlich der drei Zahlen x, y und ζ selbsttätig auszuführen vermag und welche eine Recheneinheit besitzt mit einem ersten Register zum Speichern der Zahl x, mit einem zweiten Register zum Speichern der Zahl y, mit einem gegebenenfalls mit dem ersten kombinierten dritten Register zum Speichern der Zahl z, mit einem Addierer, welcher die Summe der im ersten und im zweiten Register aufgezeichneten Zahlen formt, und mit einem Mikrosteuerungskreis, wobei die Recheneinheit so eingerichtet ist, daß eine durch den Addierer geformte Zahl, gegebenenfalls über eine oder mehrere Ziffernstellen verschoben, nach dem ersten, gegebenenfalls mit dem dritten kombinierten Register übertragbar ist und daß auch reine Verschiebungen im ersten Register oder gegebenenfalls im kombinierten ersten und dritten Register vornehmbar sind, wobei die Recheneinheit durch den Mikrosteuerkreis gesteuert wird, welcher Mittel besitzt, durch die er Information über die zu bearbeitenden Ziffern der Zahl ζ sowie über die darauffolgenden «—1 Ziffern der Zahl ζ zugeführt bekommt, so daß der Mikrosteuerkreis immer zugleich «-Ziffern der Zahl ζ zugeführt erhält, wobei «^2, während der Mikrosteuerkreis eine logische Schaltung besitzt, welche auf Grund dieser «-Ziffern bestimmt, welche die nächste durch die Recheneinheit auszuführende Operation sein wird, dadurch gekennzeichnet, daß der Mikrosteuerkreis ein Speicherorgan zum Speichern der Zahl 0 oder der Zahl 1 enthält und die vom Mikrosteuerkreis an die Recheneinheit gegebene Instruktion außer von den genannten n-Ziiiern der Zahl ζ auch bestimmt wird durch die im Speicherorgan gespeicherte Zahl 0 oder 1 und durch die Tatsache, ob die Zahl y im invertierten oder uninvertierten Zustand im zweiten Register geschrieben steht, und diese Instruktion zusammengesetzt ist aus einer oder mehreren der folgenden Elementarinstruktionen :
    a) Verschiebe den Inhalt des ersten (oder kombinierten ersten und dritten) Registers über s Ziffernstellen nach rechts, wobei s eine der Zahlen 0, 1, 2 ... m ^ « ist;
    b) übertrage die im Addierer geformte Zahl, über s Ziffernstellen nach rechts verschoben, nach dem ersten (oder kombinierten ersten und dritten) Register;
    c) behalte die im Speicherorgan geschriebene Zahl;
    d) schreibe die Zahl 0 im Speicherorgan;
    e) schreibe die Zahl 1 im Speicherorgan;
    f) invertiere den Inhalt des zweiten Registers;
    wobei der Mikrosteuerkreis so ausgebildet ist, daß, wenn die mit der im Speicherorgan geschriebenen Zahl vermehrte Zahl, geformt durch die gerade vom Mikrosteuerkreis abgetasteten «-Ziffern, in φ ^ m Ziffern 0 endet, die Instruktion »verschiebe über s = min {p, m) Ziffernstellen nach rechts und behalte die im Speicherorgan geschriebene Zahl« ausgelöst wird; daß, wenn die mit der im Speicherorgan geschriebenen Zahl vermehrte Zahl, geformt durch die gerade vom Mikrosteuerkreis abgetasteten »-Ziffern, auf eine von p—1 Ziffern 0 vorangegangene Ziffer 1 endet und die Zahl y uninvertiert im zweiten Register geschrieben ist oder wenn die mit der im Speicherorgan geschriebenen Zahl vermehrte Zahl, geformt durch die gerade vom Mikrosteuerkreis abgetasteten «-Ziffern, in -p (2 ^j p ^ m) Ziffern 1 endet und die Zahl y invertiert im zweiten Register geschrieben ist, die Instruktion »verschiebe über s = min (φ, m) Ziffernstellen nach rechts und schreibe im ersten Falle die Zahl 0, im zweiten Falle die Zahl 1 im Speicherorgan« ausgelöst wird; daß, wenn die mit der im Speicherorgan geschriebenen Zahl vermehrte Zahl, geformt durch die gerade vom Mikrosteuerkreis abgetasteten «-Ziffern, in drei oder mehr Ziffern 1 endet und die Zahl y uninvertiert im zweiten Register geschrieben ist, die Instruktion »invertiere den Inhalt des zweiten Registers und behalte die im Speicherorgan geschriebene Zahl« ausgelöst wird.
    In Betracht gezogene Druckschriften:
    Britische Patentschrift Nr. 662 767;
    »Die mathematische Grundlage für die Organisation der elektronischen Rechenmaschine der eidgenössischen technischen Hochschule«, Birkhäuser-Verlag, Basel — Stuttgart, 1956, insbesondere S. 37 bis 41;
    »Elektronische Rundschau«, 1955, Nr. 10, S. 349 bis 352.
    Hierzu 3 Blatt Zeichnungen
    © 009 627/219 10.60
DEN14802A 1957-03-16 1958-03-14 Parallel arbeitende, synchrone, elektrische, binaerrechnende Zahlenrechenmaschine, welche die Operation x+yz selbsttaetig auszufuehren vermag Pending DE1090885B (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL215456 1957-03-16

Publications (1)

Publication Number Publication Date
DE1090885B true DE1090885B (de) 1960-10-13

Family

ID=19750848

Family Applications (1)

Application Number Title Priority Date Filing Date
DEN14802A Pending DE1090885B (de) 1957-03-16 1958-03-14 Parallel arbeitende, synchrone, elektrische, binaerrechnende Zahlenrechenmaschine, welche die Operation x+yz selbsttaetig auszufuehren vermag

Country Status (6)

Country Link
US (1) US3019977A (de)
CH (1) CH385520A (de)
DE (1) DE1090885B (de)
FR (1) FR1200808A (de)
GB (1) GB871477A (de)
NL (2) NL215456A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1190705B (de) * 1963-06-28 1965-04-08 Telefunken Patent Elektronische Vierspeziesrecheneinheit

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3265874A (en) * 1961-12-27 1966-08-09 Scm Corp Data processing devices and systems
DE3267489D1 (en) * 1982-02-18 1986-01-02 Itt Ind Gmbh Deutsche Digital parallel calculating circuit for positive and negative binary numbers
JPS62194540A (ja) * 1986-02-21 1987-08-27 Toshiba Corp ディジタル信号処理回路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB662767A (en) * 1948-01-16 1951-12-12 British Tabulating Mach Co Ltd Improvements in and relating to calculating machines

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2666575A (en) * 1949-10-26 1954-01-19 Gen Electric Calculating device
GB799705A (en) * 1953-11-20 1958-08-13 Nat Res Dev Improvements in or relating to electronic digital computing machines
US2913176A (en) * 1955-03-30 1959-11-17 Underwood Corp Data processing system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB662767A (en) * 1948-01-16 1951-12-12 British Tabulating Mach Co Ltd Improvements in and relating to calculating machines

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1190705B (de) * 1963-06-28 1965-04-08 Telefunken Patent Elektronische Vierspeziesrecheneinheit

Also Published As

Publication number Publication date
US3019977A (en) 1962-02-06
CH385520A (de) 1964-12-15
GB871477A (en) 1961-06-28
NL113801C (de)
FR1200808A (fr) 1959-12-24
NL215456A (de)

Similar Documents

Publication Publication Date Title
DE3320213C2 (de)
DE2712224A1 (de) Datenverarbeitungsanlage
DE2930441C2 (de) Anzeigeeinrichtung zur wahlweisen dynamischen oder statischen Anzeige
DE1549476B2 (de) Anordnung zur ausfuehrung von divisionen
EP0049216B1 (de) Rechenwerkeinheit mit einer parallelen bidirektionalen Schiebeeinrichtung
DE1914560C3 (de) Schaltungsanordnung zur Verschiebung eines Datenwortes innerhalb eines Rechenelementen-Feldes
DE1169166B (de) Modulí¬9 Pruefzahl-Rechner
DE1115488B (de) Datenverarbeitungssystem
DE1168129B (de) Verfahren zur Verarbeitung von Daten
DE1239124B (de) Vorrichtung zum Einspeichern einer Dezimalzahl in ein Register
DE1090885B (de) Parallel arbeitende, synchrone, elektrische, binaerrechnende Zahlenrechenmaschine, welche die Operation x+yz selbsttaetig auszufuehren vermag
DE1223177B (de) Elektronischer Digitalrechner mit Schaltung fuer die Errechnung der Quadratwurzel aus einer Binaerzahl
DE1774771B2 (de) Anordnung, um wechselweise eine addition oder eine aus einer anzahl logischer funktionen zwischen den stellenwerten zweier binaerwoerter durchzufuehren
DE2727051B2 (de) Einrichtung zur binären Multiplikation einer ersten Zahl als Multiplikand mit einer den Multiplikator ergebenden Summe aus einer zweiten und dritten Zahl im Binärcode
DE2203143B2 (de) Rechenanordnung zum Dividieren von Dezimalzahlen
DE1126163B (de) Verfahren und Vorrichtung zur Multiplikation
DE2855946A1 (de) Pla-addierschaltung
DE1296427B (de) Datenbearbeitungssystem
DE1194605B (de) Verbesserung an Geraeten zur Verarbeitung von Angaben, Informationen od. dgl.
DE2601379C3 (de) Schaltungsanordnung zum Umwandeln virtueller Adressen in reelle Adressen
DE1549461C3 (de)
DE1094020B (de) Periodisch arbeitende numerische Rechenmaschine
DE1549485A1 (de) Anordnung zur Division binaerer Operanden
DE1537307A1 (de) Logische Schaltung
DE1424756B2 (de) Schaltungsanordnung zum fehlergesicherten Einführen oder Wiedereinführer, von Programmen in den Hauptspeicher einer datenverarbeitenden Anlage