DE1537307A1

DE1537307A1 - Logische Schaltung

Info

Publication number: DE1537307A1
Application number: DE19671537307
Authority: DE
Inventors: Kaplan Kenneth Robert
Original assignee: RCA Corp
Current assignee: RCA Corp
Priority date: 1966-07-29
Filing date: 1967-07-28
Publication date: 1970-07-30
Also published as: JPS4825261B1; US3456126A; DE1537307B2; SE321504B; GB1183084A

Description

6473-67/Dr.v.B/Ro. . _n„

RCA 58 064 . I 00 /.OU /■

US-Ser.No. 568,895
Piled: July 29, I966

Radio Corporation of America, New York, N.Y., V,St.A.

Logische Schaltung

Die Erfindung betrifft eine logische Schaltung mit zwei Schwellwertgattern.

Schwellwertgatter, also Majoritäts- oder Minoritätsgatter, sowie logische Schaltungen, die mit solchen Schwellwertgattern arbeiten, sind aus der französischen Patentschrift 1 427 281 bekannt. Die bekannten logischen Schaltungen vermögen sowohl eine logische Verknüpfung zwischen binären Informationseingangssignalen durchzuführen als auch Information zu speichern. Sie können als Stufen von Schieberegistern verwendet werden.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, die Arbeitsgeschwindigkeit solcher logischer Schaltungen und ihre Einsatzmöglichkeiten zu erhöhen.

Eine logische Schaltung gemäß der Erfindung enthält ein erstes Schwellwertgatter mit mindestens drei Eingängen und einem Ausgang, das als Minoritfttsgatter arbeitet und ein Ausgangssignal liefert, das der-Minorität der seinen Eingängen zugeführten

BAD

009Ö3171278

binären Signalen entspricht. Das zweite Gatter hat ebenfalls , mindestens drei -Eingänge, von denen der eine ein wesentlich größeres Gewicht hat als jeder der anderen Eingänge. Bei einer Ausführungsform der Erfindung werden den Eingängen des ersten Gatters ein binäres Informationssignal, ein binäres Steuersignal bzw. ein binäres Vorspannungssignal zugeführt. Das zweite Gatter erhält an dem das größere Gewicht aufweisenden Eingang das Ausgangssignal des ersten Gatters und an den anderen Eingängen geringeren Gewichtes dasselbe Steuersignal wie das erste Gatter, und ein Vorspannungssignal.

Bei dieser Schaltungsanordnung bewirkt ein Steuersignal eines ersten Binärwertes bezüglich des Wertes des Vorspannungssignales am ersten Gatter, daß dieses Gatter unempfindlich für den Wert des ihm zugeführten Informationssignales ist, während das Anlegen dieses speziellen Steuersignales in Kombination mit dem Vorspannungssignal des zweiten Gatters und dem Ausgangssignal des ersten Gatters, die dem zweiten Gatter zugeführt sind, dieses zweite Gatter unempfindlich gegen den Wert des vom ersten Gatter erzeugten Signales macht. Wenn dem ersten Gatter ein Steuersignal eines zweiten Binärwertes bezüglich des Wertes des Vorspannungssignales zugeführt wird, liefert dieses erste Gatter ein Ausgangssignal, das eine Funktion des Inforr mationssignales ist, während dieses Steuersignal des zweiten Binärwertes In Kombination mit dem Vorspannungssignal und dem vom ersten Gatter erzeugten Signal bei gleichzeitiger Zuführung

.:■■■■'■ ' BAD ORJGfMAL

00983171278

zum zweiten Gatter bewirken, daß dieses zweite Gatter ein Ausgangssignal liefert, welches eine Punktion des Eingangssignales des ersten Gatters ist.

Eine wichtige Eigenschaft der logischen Schaltung gemäß der Erfindung besteht darin, daß das Informationssignal in einem einzigen Arbeitszyklus der Schaltung verarbeitet werden kann, d.h. daß ein anliegendes Informationssignal beim Zuführen des Steuersignals sofort verarbeitet wird und am Ausgang der Schaltung zur Verfügung steht.

Die Erfindung wird im folgenden an Hand der Zeichnung näher erläutert, es zeigen:

Fig. 1 ein Blocksymbol eines Gatters, das in den Schaltungen der folgenden Figuren vorkommt;

Fig. 2 ein Blockschaltbild eines Ausführungsbeispieles der Erfindung;

Fig. J ein Blockschaltbild einer Speicherschaltung gemäß der Erfindung;

Fig. 4 ein Blockschaltbild eines tastbaren Flipflops gemäß der Erfindung;

Fig. 5 ein Blockschaltbild eines anderen AusfUhrungsbeispieles für ein tastbares Flipflop gemäß der Erfindung;

Fig. 6 ein Blockschaltbild einer Schaltungsanordnung gemäß einem Ausführungsbeispiel der Erfindung, die während eines ersten Arbeitszyklus ein Informationsbit speichert und ein anderes

0038 3 1 / 1278

Informationsbit empfängt, und während des nächsten Arbeitszyklus das letztgenannte Informationsbit speichert und ein drittes Bit empfängt;

Fig. 7 ein Blockschaltbild einer Schaltungsanordnung gemäß der Erfindung, die zwei verschiedene Informationsbits zu empfangen und zu speichern vermag;

Fig. 8 und 9 Weiterentwicklungen der Schaltung gemäß Fig. 7;

Fig. 10 einen abgewandelten Teil der in Fig. 9 dargestellten Schaltungsanordnung;

Fig. 11 ein Blockschaltbild einer Schaltungsanordnung gemäß der Erfindung die neue Information aufzunehmen und gleichzeitig · ein Ausgangssignal, das von einer früher gespeicherten Information abhängt, zu erzeugen vermag, und

Fig. 12 ein Blockschaltbild eines Registers, das aus mehreren Schaltungen in dessen Fig. 11 dargestellten Typs besteht.

Die in den Schaltbildern dargestellten Blöcke bedeuten logische Gatter, die mit binären Eingangssignalen gespeist werden und binäre Ausgangssignale liefern. Die Signale können die Binärziffern 1 oder 0 darstellen , und es wird im folgenden häufig der Einfachheit halber davon gesprochen werden, daß einer Stufe oder einem Eingang eine "l" oder eine "θ" zugeführt werden.

Die logischen Schaltungen gemäß der Erfindung bestehen aus Majoritäts/Minoritäls-Gattern. Ein Majoritätsgatter ist eine

nnqoM/nTO ^BAD QRfGSiMAL

υ υ j υ .( I / I (i / 8

Schwellwertschaltung mit einer ungeraden Anzahl η von Eingangssignaleinheiten oder "Eingangssignalgewichten" und dem Schwellwert (n+l)/2, die ein Ausgangssignal liefert, das gleich der Majorität der Eingangssignalgewichte ist. Ein Minoritätsgatter ist eine Schwellwertschaltung mit einer ungeraden Anzahl η von Eingangssignalgewichten und dem Schwellwert (n+l)/2, die ein Ausgangssignal liefert, das gleich dem Viert der Minorität der Eingangssignalgewichte 1st. Ein Majoritäts/Mirioritäts-Gatter liefert zwei Ausgangssignale, von denen das eine der Majorität und das andere, komplementäre der Minorität der Eingangssignalgewichte entspricht.

■In PLg. 1 ist das Blockschaltungssymbol eines Majoritäts/ Minoritäts-Gatters mit drei Eingängen dargestellt, die Jeweils das Gewicht 1 haben. Oberhalb des .3chaltungssymbols stehen die Booleschen Gleichungen für die Majoritäts- und Minoritätsfunktionen. .

Das Majoritäts/Minoritäts-Gatter der Fig. 1 kann auf verschiedene VJeise aufgebaut seLn. Schaltungsanordnungen dieser Art ■ sind bekannt bzw. an anderer Stelle vorgeschlagen.

Der Einfachheit halber wird in allen Figuren ein Gatter des in FIg. 1 dargestellten Typs verwendet. In denjenigen Fällen, in denen nur der Minoritätsausgang eines Gatters benötigt wird, kann selbstverständlich ein Minoritätsgatter an Stelle des Majoritäts/Minoritäts-Gatters verwendet werden, dasselbe βLIt entsprechend für Majoritätsgatter.

0 09 8 3 1/127 8

Pig. 2 zeigt eine logische Schaltungsanordnung die in allen folgenden, komplizierteren Schaltungen vorkommt. Diese Schaltungsanordnung besteht aus zwei Gattern lo, 12, die in der dargestellten Weise miteinander verbunden sind. Dem ersten Gatter 10 sind eine feste Vorspannung 0, ein Informationssignal x. und ein Steuersignal C zugeführt. Dem zweiten Gatter 12 sind das Minoritätsausgangssignal R des Gatters 10, das Steuersignal C, ein Vorspannungssignal 0 und ein weiteres Informationssignal y zugeführt.

Das dem zweiten Gatter 12 zugeführte Ausgangssignal R des ersten Gatters 10 hat das doppelte Gewicht, also den doppelten Einfluß auf das Gatter 12 wie die anderen Eingangssignale dieses Gatters. Das Gewicht des Signales Ά ist also effektiv doppelt so groß wie z.B. das Gewicht des Signales y. Dies kann dadurch erreicht werden, daß man das Signal R zweien der fünf Eingangsklemmen des Gatters 12 zuführt, wie in Fig. 2 dargestellt ist. Eine andere Möglichkeit besteht darin, das Signal R nur einer einzigen Eingangsklemme eines vier Eingangsklemmen aufweisenden Transistorgatters zuzuführen, der ein Widerstand in Reihe geschaltet ist, welcher effektiv nur die Hälfte des Wertes der jeweils den anderen Eingangsklemmen in Reihe geschalteten Widerstände hat.

Wenn im Betrieb das Steuersignal C den Wert 0 hat, hat R" den Wert 1 unabhängig davon, weichen Wert das Informationssignal χ hat. Dies beruht darauf, daß zwei der drei Eingänge des Gatters

009831/1278

10 gleich O sind und das Minoritätsausgangssignal dieses Gatters daher den Wert 1 haben muß. Im Gatter 12 hebt das Signal R die gemeinsame Wirkung des Vorspannungssignales 0 und des Steuersignales C=O auf. Das Ausgangssignal des Gatters 12 wird daher ausschließlieh durch den Wert des Informationseingangssignales y bestimmt. Es gilt also P=y oder P=y.

Wenn C gleich 1 ist, ist R^-=X. Wenn beispielsweise x=l ist, sind zwei der drei Eingänge des Gatters 10 gleich 1 und R=O. Wenn x=0 ist, sind zwei der drei Eingänge des Gatters 10 gleich 0 und R=I. Die Eingänge des zweiten Gatters 12 sind R", 1, Ound y. Die Eingänge 1 und 0 heben sich auf, so daß das Gatter 12 wie ein Schwellwertgatter mit drei Eingängen arbeitet, von denen zwei aus dem Signal R bestehen. Dementsprechend ist P=R und da R=x ist, ist P=X. Mit anderen Worten gesagt wird das Informationsbit χ unabhängig vom Wert des Signales y in die Stufe 12 übertragen, wenn der Wert des Signales C von 0 nach 1 wechselt.

Eine wichtige Eigenschaft der in Fig. 2 dargestellten Schaltungsanordnung besteht darin, daß sie ihre Funktionen in einem Arbeitszyklus auszuüben vermag. Sobald C auf 1 wechselt, wird die Information x, wenn sie vorhanden ist, in die Schaltung eingetastet. Die Anwesenheit der Information χ hat andererseits keinen Einfluß auf die Arbeitsweise der Schaltung, wenn C gleich 0 ist.

Die in Fig. 3 dargestellte Schaltungsanordnung basiert auf ' der Schaltung gemäß Fig. 2, sie unterscheidet sich von dieser jedoch durch eine zusätzliche Rückkopplungsverbindung von der Aus-

0 0 9 3 3 1/12 7 8 ^{BAD 0R1G1NAL}

gangsklemme P des Gatters 12 zur Eingangsklemme y des Gatters 12.. An den Gattern liegt außerdem noch ein Vorspannungssignal B, das, wie noch erläutert werden wird, den festen Wert O oder 1 haben kann.

Bei der Erläuterung der Arbeitsweise der in Fig. 3 dargestellten Schaltungsanordnung soll zuerst angenommen werden, daß B=O und C=O. Wie bei Fig. 2 kann der Wert von x dann die Arbeitsweise der Schaltung.nicht beeinflussen, das^xAusgangssignal ist also unabhängig von x. Das dem Gatter 12 als Eingangssignal mit doppeltem Gewicht zugeführte Signal R=I kompensiert außerdem die Eingangssignale C=O und B=O dieses Gatters. Das Minoritäts-Ausgangssignal P des Gatters 12 ist also gleich dem Komplement des fünften Eingangssignales, also des Signales P, es ist also P=P. Mit anderen Worten gesagt arbeitet das Gatter 12 als Speicherelement wenn sowohl B als auch C gleich 0 sind und es speichert jeweils diejenige Information, die früher in das Gatter 12 eingegeben worden war.

Wenn B=O ist und C den Wert 1 annimmt, wird das Informationssignal χ in die Schaltungsanordnung der Fig. 3 eingegeben. Unter diesen Bedingungen sind dann R=x und P=R=X.

Es sei nun angenommen, daß das Vorspannungssignal B=I und das Steuersignal C= 1 sind. In diesem Falle ist dann R=O und P=P. Mit anderen Worten gesagt speichert das Gatter 12 das Informationssignal, das früher in dieses Gatter eingegeben worden war. Wenn B=I und C=O sind, sind Mund P=R=X. Mit anderen Worten gesagt wird das Informationseingangssignal in das Gatter 12

0098317 1278 bad original

eingegeben und dort gespeichert, wenn C wieder 1 wird.

Die in Fig. 4 dargestellte Schaltungsanordnung enthält Gatter l4, l6, 18, 20, die in der aus dem Schaltbild ersichtlichen Welse miteinander verbunden sind. Die Gatter l6 und 20 entsprechen der Schaltungsanordnung gemäß Fig. 2. Wenn C=O ist, kompensiert das zwei Eingängen des Gatters 20 zugeführte Signal R=I, das Vorspannungssignal 0 und· das Steuersignal C=O die an zwei weiteren Eingängen dieses Gatters liegen. Das Gatter 20 arbeitet dann in ansich bekannter Weise wie ein Majoritäts/ Minoritäts-Gatter .mit drei Eingängen.

Eine an anderer Stelle vorgeschlagene Schaltungsanordnung entsprechend den Gattern 14, 18 und 20 läßt sich als Stufe eines Binärzählers oder als tastbare Fllpflop-Stufe verwenden. Die Schaltung gemäß Fig. 4 ermöglicht außerdem noch das Einschleusen von Information in die Schaltung. Dies kann dadurch erfolgen, daß man 0=1 macht. R ist in diesem Falle gleich χ und da C=I und das Vorspannungssignal gleich 0 sind, haben mindestens drei der sieben Eingänge des Gatters 20 den Wert H*=x. Außerdem hat mindestens einer der restlichen drei Eingänge P, V und W denselben Wert wie fi (es existiert nämlich kein stabiler Betriebszustand für P=V-W). Mindenterm vier der sieben Eingangesignale haben also den Wert R, so daß P=R=X ist. Mit anderen Warten wird das Bit χ in das Gatter 20 eingeschleust, wenn C den Wert einnimmt, und dieses Bit bleibt ge ο pe I. chert wenn C wieder 0 wird.

Die oben erläuterte Arbeitsweise der Schaltung ist in der folgenden Tabelle 1 dargestellt. Die erste Spalte dieser Tabelle

00983 1/1278 bad original

gibt den angenommenen Ausgangszustand der Schaltung an. In diesem Zustand sind Ic₁=Ic₂=O und V=W=P=O. Spalte 2 gibt den Zustand der Schaltung für C=I und das Eingangsinformationsbit x=l an. Man beachte, daß P=I ist. Die Spalte 3 gibt den Zustand der Schaltung für C=I und das Eingangsinformationsbit x=0 an. Man beachte, daß in diesem Falle dann P gleich 0 ist .

	Tabelle	I	1	2	0
		0	0	0
	t	0	0	1
	V	0	0	0
Gatter	P	0	0
14

	X	1	1	1
Gatter		0	1	0
16	C
	0	1	1

	V	T	1	1
Gatter 18	^kl P	0 1	0 1	0 0
	W	0	0	0
	P	0	ü	1
	V	1	1	1
Gatter 20	Vorsp. r	0 1	O 0	0 1
	C	0	1	1
	W	0	0	0

BAD ORIGINAL

Ausgang

P ι ι ο 009831/1278

. Nachdem das EingangsMt in der Stufe 20 gespeichert worden ist, wechselt der Wert des Steuersignals C wieder auf 0 und es kann ein Tastimpuls t zugeführt werden. Anschließend arbeitet die Schaltungsanordnung genauso wie die bereits oben erwähnte vorgeschlagene Schaltung.

Die in Fig. 5 dargestellte Schaltungsanordnung stellt ein tastbares Flipflop dar, das vier Schwellwertgatter 22, 24, 2β und 28 enthält. Der Minoritätsausgang des Gatters 26 wird auf einen Eingang des Gatters 24 rückgekoppelt und der Majoritätsausgang.des Gatters 28 wird auf einen Eingang des Gatters.22 rückgekoppelt. Außerdem dient der Majoritätsausgang des Gatters 2β als Eingangssignal für das Gatter 26, und der Majoritätsausgang des Gatters 28 dient als Eingangssignal für das Gatter 28.

Wenn im Betrieb der in Fig. 5 dargestellten Schaltungsanordnung t=0 und V=I sind, heben sich vier der fünf Eingangssignale des als Majoritätsgatter arbeitenden Gatters 26 gegenseitig auf. Dieses Gatter speichert also das Bit, das ihm früher zugeführt worden war. Zwei der drei Bits an den Eingängen des Gatters 24 heben sich auf und W, das Ausgangssignal des Gatters 24, ist gleich P (dem Komplement des dritten Eingangssignales des Gatters 24). Q, das Ausgangssignal des Gatters 28, ist gleich W und dies ist wiederum gleich P, so daß Q=P ist. Mit anderen Worten gesagt ist der Minoritätsausgang des Gatters 26 gleich dem Minoritätsausgang des Gatters 23.

0 0 9 831/1278

Wenn t=l ist, sind W-O, Q=Q (das Gatter 28 speichert das früher in dieses Gatter eingeschleuste Bit), Y=Q und P=Y=Q, so daß P=Q ist. Mit anderen Worten gesagt, sind die Minoritätsausgänge der Gatter 26 und 28 verschieden, d.h. daß die Schaltung in einen neuen Betriebszustand geschaltet worden ist und in diesem verbleibt, wenn t wieder ¹O wird.

Ein Arbeitszyklus der Schaltung gemäß Fig. 5 ist in der folgenden Tabelle 2 aufgeführt. Dabei wurde angenommen, daß im ursprünglichen Zustand der Schaltung P=I und t,=©i.s^:ind.

	1	Tabelle	0	II	1	0	0
P	0	0	0	1	0	1	0
t	1	1	1	1	1	0	1
V	1	0	O	1	1	0	0
W	1	0	01	0	1	1	0
Q	1	0

Die Schaltung gemäß Fig. 6 entspricht der der Fig. 5 mit der Ausnahme, daß keine geschlossene Rückkopplungsschleife vorhanden ist. Der Ausgang Q des Gatters 28 wird nämlich nur einem Eingang des Gatters 28 und nicht dem Gatter 22 zugeführt. Der dritte Eingang des Gatters 22 besteht aus einem Informationsbit x.

Wenn im 'Betrieb der in Fig. 6 dargestellten Schaltung C=I, V=X und F=Y=X sind, ist P=x. Mit anderen Worten gesagt wird das Eingangsbit χ in die Stufe 2.6 eingeschleust und dort gespeichert. Weiterhin ist, da zwei der drei Eingänge des Gatters 2^· den Wrt

009831/1278

haben, W=O und das Gatter 28 speichert dementsprechend das vorher in.dieses Gatter eingeschleuste Bit.

Wenn C von 1 auf O wechselt, wird ?=1 und das Gatter 26 speichert das Bit F=x, das im vorangehenden Halbzyklus von C empfangen worden war. Der Ausgang W des Gatters 24 ist gleich P und Q=P=X. Mit anderen Worten gesagt ist die während des vorangehenden Halbzyklus von G im Gatter 26 gespeicherte Information nun in das Gatter 28 geschleust und dort gespeichert worden. Während einem Halbzyklus der Schaltung gemäß Pig. 6 wird also Eingangsinformation χ im Gatter 26 gespeichert und während des nächsten Halbzyklus wird die früher im Gatter 28 gespeicherte Information entfernt und das im Gatter 26 gespeicherte Informationsbit χ wird in das Gatter 28 geschoben. Während des nächsten Halbzyklus kann das Gatter 22 ein neues Bit χ aufnehmen während das Gatter 28 das alte Bit χ speichert.'

Die Schaltung gemäß Fig. 6 kann beispielsweise als Akkumulator verwendet werden. .Während ein neues Bit χ von einer Quelle für logische. Signale, .z.B:. einer Addierschaltung, empfangen wird, liefert'die Schaltung gemäß E¹Ig. 6 während der gleichen Arbeitsphase ein früher gespeichertes Bit-^, das ein Addendenbit sein kann. Jn Fig. 6 ist zwar nur eine einzige Stufe, die aus- vier Gattern besteht, dargestellt, selbstverständlich können in der Praxis mehrere solcher Stufen parallelgeschaltet sein, um eine Speicher- und Gatter-Untereinheit einer Datenverarbeitungsanlage zu bilden. . _; -. - -. ; /' .-·.

BAD OBiGINAL

00983 1/ 1278

Die in Fig. 7 dargestellte Schaltungsanordnung vermag mehrere Bits zu: empfangen. Diese Schaltung enthält drei Gatter 30, 32 ^und y\.. Ein Steuersignal C. wird den Gattern 30 und y\ und ein Steuersignal Sp wird den Gattern ;2 und 34 zugeführt. . Die Gatter 30 und 32 erhalten außerdem feste Vorspannungssignale 0 bzw. 1 und Informationseingangsbits x, bzw. Xp. Die Minoritätsausgänge der Gatter 30 und 32 sind jeweils mit doppeltem Gewicht dem Gatter 3²J- zugeführt. Der Majoritätsausgang des Gatters J>h ist auf einen Eingang desselben Gatters rückgekoppelt.

Wenn im Betrieb der Schaltung gemäß Fig. 7 C₁=C₃=O (Cg=I)-. sind, ist "P=I, W=O und das. Gatter 3^ speichert ein .früher in , dieses Gatter eingegebenes Bit. Wenn 0,-1 und Cp=O (C₂=I) sind, sind V=x.,. ^=O (% hebt dementsprechend C" und Op auf) und P=V=X,. Mit anderen Worten gesagt wird das Bit x, unter diesen Umständen in die Schaltung eingeschleust und im Gatter ^>h gespeichert. Wenn C=I und Cg=I (Cg=O) sind, sind V=I (V hebt dementsprechend C₁ und Cp auf), W=Xp und P=W=Xp. Mit anderen Worten gesagt wird unter diesen Umständen dann das Bit Xp in die Schaltung einge- . schleust und im Gatter 3^ der Fig. 7 gespeichert.

Man kann mehrere Stufen, wie sie in Fig. 7 dargestellt sind, miteinander verbinden um mehr als 2 Eingangsbits ver*- arbeiten zu können. Eine für die Verarbeitung von vier Bits · geeignete Schaltung ist beispielsweise in Fig. 8 dargestellt. Der Majoritätsausgang P des unteren Gatters ist nun nicht mehr^: auf einen Eingang desselben Gatters rückgekoppelt sondern mit

■..,... BAD ORIGINAL

00 9831/12?8 ' ^; —

' einem folgenden Gatter verbunden. Im Falle des Gatters 34, ist dieser Ausgang mit einem Eingang des Gatters 34p verbunden. Beim letzten Gatter einer Kette, wie dem Gatter 34p kann der Ausgang auf einen Eingang des ersten Gatters der Kette, wie 3^1 rückgekoppelt sein.

Mit der in Fig. 8 dargestellten Schaltung kann eines der vier Eingangsbits x-, bis Xw ausgewählt und gespeichert werden. Um ein Bit auszuwählen, z.B. das Bit X₁, werden das entsprechende Steuersignal C₁ gleich 1 und die übrigen Steuersignale Cp, C-, und O₁, gleich 0 gemacht. Es ist dann P=X,, P=X, und Qpx,. Man beachte, daß sich sechs der sieben Eingänge des Gatters 34p aufheben, wenn C^=C₂=O sind und^der Ausgang Q des Gatters 34₂ gleich f ist. Wenn C₁ wieder 0 wird, so daß C₁=C₂=C₅=C^ ist, wird Q=P auf das Gatter 34. rückgekoppelt, so daß dieses Gatter weiterhin das Ausgangssignal P=F liefert. In der Schaltung gemäß Fig. 8 kann jedes beliebige Eingangsbit gespeichert werden, indem man das entsprechende Steuerbit C gleich 1 und alle anderen Steuerbits gleich 0 macht. Für die Speicherung von Xp werden also beispielsweise Cp gleich 1 und C-, C-, und C^ gleich 0 gemacht .

Fig. 9 zeigt eine Fig. 8 analoge Schaltung zur Auswahl und Speicherung eines Bits aus η Bits, wenn η eine gerade Zahl ist. Wenn die Anzahl der Eingangsbits ungerade ist, muß die Schaltung entsprechend Fig. 10 abgewandelt werden. Im übrigen entspricht sie jedoch der Schaltung.gemäß Fig. 9.

009831/1278

Die in Fig. 11 dargestellte Schaltungsariordnung enthält neun Schwellwertgatter 51 bis 59· Den Gattern 51 bis 5^ werden jeweils eines von vier Eingangsbits Χ-,-Xh und von vier Steuersignalen C₁ bis Ck zugeführt. Die Schaltung nimmt ein Bit x. auf, wenn C=I und alle anderen Steuersignale C gleich 0 sind. Wenn C. wieder O wird, ist x. gespeichert. Um ein anderes Bit x. zu speichern während x. abgefragt werden kann, wird C . gleich gemacht. Wenn C. wieder O wird, wird x. gespeichert.

J J ■.::-■"

Die Schaltung gemäß Fig. 11 kann als SchiebWegisterzelle verwendet werden. Die Informationsbits können von folgenden. Quellen kommen: x, vom Ausgang der links anschließenden Zelle;. Xp vom Ausgang der rechts folgenden Zelle; x^ von einer Quelle für neue Datenbits und Xn vom Komplementausgang P des Gatters 59* der als ein Eingang rückgekoppelt ist, wie in Fig. 11 durch die gestrichelte Linie 60 angedeutet ist. Die Steuersignale entsprechen den folgenden Kommandos:

C₁=I Rechtsverschiebung

Cp = 1 Linksverschiebung

C = 1 Einspeicherungskommando

C^, = 1 Register-Komplementkommando

Für eine etwas eingehendere Erläuterung der Arbeitsweise der in Fig. 11 dargestellten Schaltung sei angenommen, daß C₁=I und Cp=Cv=Cv=O seien. Es ist nun V=X₁, J=V=X,, am Gatter 57 hebt C₂ das Signal C-, auf, C₁=I und δ\=1, so daß E=I ist unabhängig ■ davon, welchen Wert J hat; am Gatter 55 ist H=J=Li am Gatter

0098 31/1278

ist C₁=I und Sk=I, so daß P=O ist, unabhängig davon welchen Wert H hat. Von den drei Eingängen des Gatters 59 ist E=I und F=O, so daß das Gatter 59 das früher eingegebene Bit P weiter speichert.

Nun wird C₁ wieder 0 während C_?, C, und Cu 0 bleiben. Das Gatter 59 speichert weiter das früher eingegebene Bit, dies gilt auch für das Gatter 55· Bei der vorangehenden Betrachtung war gezeigt worden, daß J=X₁ und H=Sc₁ sind. In den Gattern 57 und 58 heben sich alle Steuersignale gegenseitig auf, so daß E=J=X₁ und S=fi=X, sind. Das Gatter 59 erhält also als Eingangssignale x,, x, und ρ und liefert als Ausgang P=X₁, was auch gespeichert wird.

Fig. 12 zeigt ein Register, dessen Zellen aus Schaltungen gemäß Fig. 11 bestehen. Das Steuerkabel ist in Form einer einzigen Leitung dargestellt, die durch kurze schräge Striche gekreuzt wird.

009831/1278

Claims

Patentansprüche

1.) Logische Schaltung mit zwei Sehwellwertgattern, die jeweils mindestens drei Eingänge und einen Ausgang aufweisen, wobei das erste Gatter ein Minoritätsgatter ist und das zweite Gatter einen Eingang aufweist, der ein wesentlich größeres Gewicht hat als jeder andere Eingang dieses Gatters, dadurch gekennzeichnet, daß an den Eingängen des ersten Gatters (lO) ein binäres Informationssignal (x), ein binäres Steuersignal (C) und ein binäres Vorspannungssignäl liegen, daß der Ausgang (R) des ersten Gatters mit dem Eingang größeren Gewichtes des zweiten Gatters (12) gekoppelt ist, dessen Eingängm außerdem noch dasselbe Steuersignal (G), das>aus dem ersten. . Gatter zugeführt ist, und ein Vorspannungssignäl zugeführt sind, daß die Zuführung eines Steuersignals eines ersten Binärwertes bezüglich des Wertes des Vorspannungssignales am ersten Gatter dieses-Gatter unempfindlich bezüglich des ihm zugeführten Informationssignales (x) macht, daß das Steuersignal dieses speziellen Wertes, in Kombination mit dem dem zweiten Gatter zugeführten Vorspannungssignal und dem diesem Gatter zügeführten Signal, das vom ersten Gatter erzeugt wird, das zweite Gatter unempfindlich gegenüber dem Wert des vom.ersten Gatter erzeugten Signales machen, daß die Zuführung eines Steuersignal eines zweiten Binärwertes bezüglich des Wertes des Vorspannungsaignales am ersten Gatter dieses erste Gatter in die Lage versetzen, ein

009831/1278

Ausgangssignal zu erzeugen, das eine Punktion des Informationssignales (x) ist, und daß das gleichzeitige Zuführen des Steuersignals dieses zweiten Viertes in Kombination mit dem Vorspannungssignal und dem vom ersten Gatter (10) erzeugten Signal (K) das zweite Gatter (12) in die Lage versetzen, ein Ausgangssignal zu erzeugen, das eine Funktion des vom ersten Gatter erhaltenen Eingangssignales (R) ist.

2.) Logische Schaltung nach Anspruch' 1, dadurch gekennzeichnet , daß den beider}. Gattern (10, 12) dasselbe Vorspannungssignal (0 oder l) zugeführt ist.

3.) Logische Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das zweite Gatter den Schwellwert 5- hat, daß das Ausgangssignal (R) des ersten Gatters (10) dem zweiten Gatter (12) mit dem Gewicht 2 zugeführt ist, daß jedes andere Eingangssignal des zweiten Gatters, nämlich das Vorspannungs- und Steuersignal, das Gewicht 1 haben, und daß das zweite Gatter einen fünften Eingang mit dem Gewicht 1 hat, dem ein zusätzliches Eingangssignal (y) zuführbar ist.

4.) Logische Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das erste Gatter (lO) einen Schwellwert 2 und jeder seiner Eingänge das Gewicht 1 haben, daß das zweite Gatter den Schwellwert (n+l)/2 und seine Eingänge das Gesamtgewicht η haben, wobei η eine ungerade Zahl ist, daß · der Eingang oder die Eingänge des zweiten Gatters (12), denen das Ausgangssignal (fi) des ersten; Gatters (IQ^ zugeführt sind.

009831/1278

das Gewicht 2 haben, daß die Eingänge des zweiten Gatters, denen das Steuersignal und das Vorspannungssignal zugeführt sind, jeweils das Gewicht 1 haben, und daß das zweite Gatter (12) mindestens einen zusätzlichen Eingang (y) mit dem Gewicht 1 hat, dem ein zusätzliches Eingangssignal zuführbar ist.

5.) Logische Schaltung nach Anspruch j5 oder 4, dadurch gekennzeichnet, daß der zusätzliche Eingang (y) des zweiten Gatters (12) mit dem Ausgang des zweiten Gatters verbunden ist (Fig. 3)* und daß das zweite Gatter bezüglich der seinen Eingängen zugeführten Eingangssignale als Majoritätsgatter arbeitet.

6.) Logische Schaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Gatter Majoritäts/Minoritäts-Gatter sind.

00983 1 /1278