DE1774771A1 - Anordnung,um wechselweise eine Addition oder eine aus einer Anzahl logischer Funktionen zwischen den Inhalten einer Stelle zweier Binaerworte durchzufuehren - Google Patents

Anordnung,um wechselweise eine Addition oder eine aus einer Anzahl logischer Funktionen zwischen den Inhalten einer Stelle zweier Binaerworte durchzufuehren

Info

Publication number
DE1774771A1
DE1774771A1 DE19681774771 DE1774771A DE1774771A1 DE 1774771 A1 DE1774771 A1 DE 1774771A1 DE 19681774771 DE19681774771 DE 19681774771 DE 1774771 A DE1774771 A DE 1774771A DE 1774771 A1 DE1774771 A1 DE 1774771A1
Authority
DE
Germany
Prior art keywords
input
addition
circuits
inputs
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19681774771
Other languages
English (en)
Other versions
DE1774771B2 (de
Inventor
Oleg Avsan
Hjaelm Fritz Gustav Torsten
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of DE1774771A1 publication Critical patent/DE1774771A1/de
Publication of DE1774771B2 publication Critical patent/DE1774771B2/de
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50—Adding; Subtracting
    • G06F7/505—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50—Adding; Subtracting
    • G06F7/501—Half or full adders, i.e. basic adder cells for one denomination
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/57—Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations
    • G06F7/575—Basic arithmetic logic units, i.e. devices selectable to perform either addition, subtraction or one of several logical operations, using, at least partially, the same circuitry
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Optimization (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Complex Calculations (AREA)
  • Logic Circuits (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

PA.-B019G6G-3.9.68
•β« ΛΛ
Telefonaktiebolaget LM Ericsson, Stockholm, Schweden
Anordnung, um wechselweise eine Addition oder eine aus einer Anzahl logischer funktionen zwischen den Inhalten einer Stelle zweier Binärworte durchzuführen
In der arithmetischen Einheit eines Rechners ist es im allgemeinen notwendig, dass neben der Addition auch die Durchführung anderer logischer Operationen möglich ist, z.B. UHD-, ODSB- und EICLUSIV-ODER-Operationen zwischen den Inhalten in einer bestimmten Stelle zweier Binärworte· Dies kann so durchgeführt werden, dass neben den Schaltungen für die Addition eine Anzahl von Schaltungen vorhanden ist, die parallel zu den Additionsechaltungen liegen und die anderen logischen Operationen durchführen. Die Gesamtzahl von
Schaltungen
109853/U92 bad original
- 2 ~ I 978
Schaltungen in der arithmetischen Einheit ist dann jedoch verhältnismässig gross· Deshalb wurde auch vorgeschlagen, die gleichen Schaltungen zu verwenden, die mit Hilfe eines Steuersignals umgeschaltet werden» um verschiedene logische Punktionen einechlieselich der Addition auszuführen. Ziel der vorliegenden Erfindung ist eine Anordnung der letztgenannten Art· Dabei wird eine Anordnung geschaffen, die die kleinetm^ögliche Anzahl aufeinander folgender Gruppen von Schaltungen aufweist und in welcher demnach die gleichen Schaltungen verwendet werden können für die Addition sowie für die anderen logischen Operationen, und die auszuführende Operation wird durch die Bingangsbedingungen bei einer Anzahl von Steuer eingängen bestimmt, wobei diese Bedingungen für verschiedene Bits in den behandelten Binärwort en unterschiedlich gemacht werden können, so dass verschiedene Operationen mit verschiedenen Abschnitten der Worte durchgeführt werden können· Die Erfindung ist gekennzeichnet durch vier Operandeneingänge, an welche der Binärinhalt bzw. dae Komplement der Inhalte geliefert wird, durch vier Steuereingänge, deren Binärzustand eine^ aus maximal 16 logischen Operationen bestimmt, durch einen Übertragsbiteingang und durch einen die Addition bestimmenden Eingang, darüber hinaus durch eine erste Gruppe von vier UHIWIICHT-
Schaltungen 109853/1402
- 3 - T 978
Schaltungen ( d.h.· UND-Schaltungen mit Invertierenden Ausgängen ), von denen jeweils ein Eingang einer der Steuereingänge ist und der andere Eingang ttber eine NICHT-Schaltung mit dem die Addition bestimmenden Eingang verbunden ist» durch eine zweite Gruppe von vier UND-HICHT-Schaltungen, die alle mit einem ihrer Eingänge mit je einem Ausgang der UHD-HICHT-Schaitungen in der ersten Gruppe verbunden sind und bei denen zwei Eingänge mit einer für jede Schaltung besonderen Kombination von zwei Operandeneingängen, und zwar einem von jedem Wort, verbunden sind, wobei ein vierter Eingang der zwei UHD-HICHT-Schaltungen in der zweiten Gruppe, an die nur die kompementären oder nur die nicht-komplementären Binärinhalte geliefert werden, mit dem die Addition bestimmenden Eingang über eine erste weitere UND-HICHT-Schaltung verbunden ist, deren anderer Eingang an dem Übertragsbiteingang liegt, und ein vierter Eingang der anderen zwei UHD-HICHT-Schaltungen in der zweiten Gruppe mit dem Ausgang der zweiten weiteren UND-HICHT-Schaltung verbunden ist, von der ein Eingang am die Addi-fon bestimmenden Eingang undder andere Eingang an dem Ausgang der weiteren UHD-HICHT-Schaltung liegt, wodurch die Ausgänge der zweiten Gruppe von UHD-HICHT-Schaltungen die Eingänge einer UND-Schaltung bilden, deren Ausgang der Ausgang der Anordnung ist.
Die 109853/U92
- 4 - S 978
Sie Erfindung wird in genaueren Einzelheiten unter Bezugnahme auf die beiliegende Zeichnung beschrieben, in der die Pig· 1 ein Blockdiagramm einer Anordnung für die
Addition zeigt und die Fig· 2 darstellt, wie die in der Anordnung gemäes
Fig. 1 enthaltenen Additionsschaltungen ge~
mäss der Erfindung angeordnet sind*
In Pig· 1 kennzeichnen die Bezugszeichen Fn,
^n+l 1^ "Pn+2 Scnal'tuneent» die die Addition in den Stellen n, n+1 bzw. n+2 in den beiden Binärworten ausführen, und die Bezugszeichen Bn, B , und Bn+2 kennzeichnen die Schaltungen, die das Übertragsbit In der entsprechenden Stelle berechnen· Der Inhalt der entsprechenden Stellen der Binärworte ist gekennzeichnet mit Xn, Xn+1 und X11+2 bzw. Tn, Tn+1 und T^2 und wird auf die Eingänge in Fig« 1 gegeben, die Bit den entsprechenden Bezeichnungen versehen sind· Aus der Zeichnung geht hervor, dass der Inhalt in der Stelle der Worte entsprechend der Sohaltung sowie das Übertragsbit von der vorangegangenen Stelle auf j«de Schaltung gegeben wird. Die Schaltungen F sind dann so angeordnet» dass sie ein Ausgangssignal erzeugen, wenn ein Eingangssignal bei einer ungeraden Zahl von Eingängen auftritt,
und
109853/1492
- 5 - T 978
und die Schaltungen B erzeugen ein Ausgangssignal, wenn ein Eingangssignal an mehr als einem Eingang anliegt, wodurch die Binärworte addiert werden.
Pig· 2 zeigt, wie eine Schaltung entsprechend irgendeiner der Schaltungen P , E-, oder Pn+? ^·η Fig· 1 gemäss der Erfindung angeordnet ist. Z und Y kennzeichnen die Eingänge, an die der Inhalt in der Stelle der beiden Binarworte entsprechend der Schaltung anlegt wird, und C kennzeichnet den Eingang, an welchen das Übertragsbit von der vorangegangenen Stelle geliefert wird» Die Schaltung ist weiterhin mit zwei Eingängen Ϊ und ¥ versehen, an welche das Komplement der Variablen X und T geliefert wird. Darüber hinaus besitzt die Schaltung einen Eingang A, dessen Eingangsbedingung darüber entscheidet, ob die Schaltung eine Addition durchführen soll oder gemäss den Eingangsbedingungen einer Anzahl von Eingängen a, b, c und d arbeitet,wie unten genauer beschrieben wird. Die Schaltung besteht aus einer ersten Gruppe von TIHD-HICKP-G at tern Gl - G4 und einer zweiten Gruppe von UKD-IICHT -Gattern GIa, G2b, G3c und G4d, von denen jedes der letztgenannten Gatter mit dem Ausgang an einem. Eingang des entsprechenden Gatters in der ersten Gruppe hängt. Ein Eingang der Gatter, GIa1 G2b, G3c und G4d wird dann mit den Eingängen a, b, c bzw. d verbunden, und der
andere 109853/U92
' - 6 - ϊ 978
andere Eingang dieser Gatter ist ait dem Eingang A über eine NICHT-Schaltung G7 verbunden. Ton den Eingängen X, X und Y, 7 sind X und T mit den Gatter Gl1 X und 7 mit dem Gatter G2t T und T mit dem Gatter G3 und X* und Y mit dem Gatter G4 verbunden· Der vierte Eingang der Gatter Gl und G4 ist mit dem Eingang eines ersten weiteren UND-NICHT-Gatters G5 verbunden, von dem ein Eingang mit dem Eingang A und der andere Eingang mit dem Übertragsbit-Eingang C verbunden ist, und der vierte Eingang der Gatter G2 und G3 liegt am Ausgang eines zweiten weiteren UND-MICHT-Gattere 66» von dem ein Eingang am Eingang A und der andere am Ausgang des Gatters G5 liegt·
Sie Funktion der oben beschriebenen Anordnung gen^t aus den folgenden Bereehnungen hervor, in welchen die Variälen den Binärzustand an den entspre-
■in - _
chenden Eingängen angeben, und die Berechnungen werden gemäss den Gesetzen der Booleschen Algebra unter Anwendung der Formeln von Morgan in bekannter Weise durchgeführt. Am Gatter G7 wird das Auegangesignal 1 erhalten, wobei diese Tariable den Komplema&twert der Variablen A darstellt· An den anderen Gattern werden Ausgangssignale gemäss der folgenden Tabelle erhalten.
109853/U92
tabelle
- 7 - T 978
Gatter Eingangssignale Ausgangesignale
GIa X",a (a*A")«a+A
G2b 3,b (A*b)-A+b"
G3c A, c (a"*c)-A+c
G4d I,d (A
G5 C,A (C
G6 C+A,A (Ü+I) 'A-C+3
Gl X,Y,A+ä,ü+A X*Y'(A+ä)(Ü+A)-(X+7+a'I+C#A)
G2 Χ,Υ,Α+Έ,Ο+Ϊ X'T
G3 I,Y,A+c,C+A ϊ·γ
G4 X,Y,A+d,C+Ä I#Y'(A+d)(A-»<5)«(X+Y+d#I+A#C)
Dievier Ausgangssignale von den Gattern G1-G4 bilden die Eingangesignale des ÜHD-Gatters G8, an dessen Ausgang S das folgende Signal erhalten wird: S-(X + Y +aeÄ+G*A)(I+Y+b*A+ü-A)(X+Y+c'l+A#ü)(X+Y+d#I+A
Wenn in diesem Ausdruck A=I gemacht wird, d.h. eine binäre "Eins" auf den Eingang A gegeben wird, dann wird ein Signal am Ausgang S entsprechend dem
folgenden
109853/U92
■ - 8 - ϊ 978
folgenden Aue druck erhalten.: -
S-(I+?+c) (x+y+c) (x+?+ff) (x+y+ö) -anre+xlö+xW+OT,
wobei dieser Ausdruck unabhängig von den Yarimblen a, b, c und d ist und eine "Eine" am Ausgang ß ergibt,
wenn die Anzahl der "Binsen" an den Eingängen X, Y und C ungerade ist, d.h. die Anordnung führt ein· Addition durch.
Wenn andererseits eine "Mull11 an den Eingang A gegeben wird, dann wird der folgende Ausdruck für das Signal bei S erhalten» S= (I+?+a)(X+Y+fc)(X+¥+e) (X+Y+d), wobei dieser Ausdruck unabhängig von Cist» und es werden verschiedene logische Operationen «wischen den Tariablen X und Y erhalten. Venn β·Β· a*d=O und b=c«l ist, dann wird S-(I+?) (X+Y)*5Ey+X? erhalten, was einer EXKLUSIV-ODBH-Operation entspricht· Xn einer entsprechenden Weise werden logische Operationen für verschiedene Werte der Tariablen a, b, c und d swisohen den Tariablen X und Y entsprechend der folgenden Tabelle erhalten!
Mögliche logische funktionen
A Ir C d S
1 1 1 1 1
1 1 1 O Ϊ+Υ
1 1 O 1 T+Y
1 1 O O I
1. O 1 1 Χ+Ϋ
10 10 ?
iooi χ·γ+Χ·Τ
109853/1492
- 9 - T 978
Mögliche logische Punktionen (Portsetzung)
a b C 0 d S
1 0 0 0 I#Y
0 1 1 I X+Y
O 1 1 0 χ·Υ+ϊ·γ
0 1 0 1 Y
0 1 0 0 Σ·γ
0 0 1 1 X
O 0 1 0 χ·Υ
0 0 0 1 XY
0 0 0 0
Durch die Anordnung gemäee der Erfindung ist es demnach möglich, mit Hilfe einer sehr kleinen Zahl von Schaltungen sowohl die Addition von zwei Binärworten als auch eine aus einer Anzahl logischer Operationen auszuführen, wobei die Operationen auf verschiedene Arten für verschiedene Stellen der Binärworte durchgeführt werden können.
Patentanspruch
109853/U92

Claims (1)

  1. - 10 - T 978
    Patentanspruch:
    Anordnung zur wechselweisen Durchführung einer Addition oder einer logischen Operation aus einer Anzahl solcher logischen Operationen «wischen den Inhalten einer Stelle zweier Binärworte, gekennzeichnet durch vier Operandeneingänge (Χ,Ϊ^Γ,Υ), an welche der Binär inhalt bzw. das Konplement der Inhalte geliefert wird, durch Tier Steuereingänge (a,b,c,d), deren Binärzustand eine aus maximal 16 logischen Operationen bestimmt, durch einen Übertragebiteingang (0) und durch einen die Addition bestimmenden Eingang (A), darüber hinaus durch eine erste Gruppe το» Tier UND-NICHT-Schaltungen (GIa, G2b, G3c, G4d), von denen jeweils ein Eingang einer der Steuereingänge ist und der andere Eingang über eine HICHT-Schaltung (Ö7) »it dem. die Addition bestimmenden Eingang (A) verbunden
    lsi*.
    109853/U92
    - 11 - T 978
    ist, durch eine zweite.Gruppe von vier UND-NICHT-Schaltungen (Gl, G2, S3» G4), die alle mit einem ihrer Eingänge mit je einem Aue gang der UND-NICHT-Schaltungen der ersten Gruppe verbunden sind und von denen zwei Eingänge mit einer für jede Schaltung bestimmten Kombination von zwei Operanden eingängen, einem von jedem Wort, verbunden sind, wobei ein vierter Eingang der zwei TIND-NICHT-Schaltungen (Gl ,(M) in der zweiten Gruppe, an die nur die komplementären bzw· nur die nicht-komplementären Binärinhalte geliefert werden, mit dem die Addition bestimmenden Eingang (A) über eine erste weitere UND-NICHT-Schaltung (G5) verbunden ist, deren anderer Eingang an dem Übertragsbiteingang (C) liegt, und ein vierter Eingang der anderen zwei UND-NICHT-Schaltungen (G2, G3) in der zweiten Gruppe mit dem Ausgang der zweiten weiteren UND-NICHT-Schaltung (g6) verbunden ist, von der ein Eingang am die Addition bestimmenden Eingang (A) und der andere Eingang am Ausgang der weiteren UND-NICHT-Schaltung (G5) liegt, wodurch die Ausgänge der zweiten Gruppe von UND-NICHT-Schaltungen die Eingänge einer UND-Schaltung (G8) bilden, deren Ausgang (S) der Ausgang der Anordnung ist.
    Heipa/Br.
    T 978
    109853/U92
DE19681774771 1967-09-08 1968-09-03 Anordnung, um wechselweise eine addition oder eine aus einer anzahl logischer funktionen zwischen den stellenwerten zweier binaerwoerter durchzufuehren Pending DE1774771B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE12432/67A SE300065B (de) 1967-09-08 1967-09-08

Publications (2)

Publication Number Publication Date
DE1774771A1 true DE1774771A1 (de) 1971-12-30
DE1774771B2 DE1774771B2 (de) 1972-11-30

Family

ID=20295717

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19681774771 Pending DE1774771B2 (de) 1967-09-08 1968-09-03 Anordnung, um wechselweise eine addition oder eine aus einer anzahl logischer funktionen zwischen den stellenwerten zweier binaerwoerter durchzufuehren

Country Status (9)

Country Link
US (1) US3584207A (de)
BE (1) BE720342A (de)
DE (1) DE1774771B2 (de)
DK (1) DK131406B (de)
FR (1) FR1581830A (de)
GB (1) GB1171266A (de)
NL (1) NL6812751A (de)
NO (1) NO120167B (de)
SE (1) SE300065B (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1957302A1 (de) * 1969-11-14 1971-05-19 Telefunken Patent Volladdierer
US3700868A (en) * 1970-12-16 1972-10-24 Nasa Logical function generator
USH1970H1 (en) 1971-07-19 2001-06-05 Texas Instruments Incorporated Variable function programmed system
US4503511A (en) * 1971-08-31 1985-03-05 Texas Instruments Incorporated Computing system with multifunctional arithmetic logic unit in single integrated circuit
US4037094A (en) * 1971-08-31 1977-07-19 Texas Instruments Incorporated Multi-functional arithmetic and logical unit
US3749899A (en) * 1972-06-15 1973-07-31 Hewlett Packard Co Binary/bcd arithmetic logic unit
US4157589A (en) * 1977-09-09 1979-06-05 Gte Laboratories Incorporated Arithmetic logic apparatus
US4160290A (en) * 1978-04-10 1979-07-03 Ncr Corporation One-bit multifunction arithmetic and logic circuit

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL292437A (de) * 1962-05-09
US3291973A (en) * 1964-09-22 1966-12-13 Sperry Rand Corp Binary serial adders utilizing nor gates
US3440413A (en) * 1965-11-17 1969-04-22 Ibm Majority logic binary adder
US3458240A (en) * 1965-12-28 1969-07-29 Sperry Rand Corp Function generator for producing the possible boolean functions of eta independent variables
US3465133A (en) * 1966-06-07 1969-09-02 North American Rockwell Carry or borrow system for arithmetic computations

Also Published As

Publication number Publication date
DE1774771B2 (de) 1972-11-30
DK131406B (da) 1975-07-07
NO120167B (de) 1970-09-07
GB1171266A (en) 1969-11-19
SE300065B (de) 1968-04-01
FR1581830A (de) 1969-09-19
BE720342A (de) 1969-02-17
US3584207A (en) 1971-06-08
NL6812751A (de) 1969-03-11
DK131406C (de) 1975-12-01

Similar Documents

Publication Publication Date Title
DE1237363B (de) Arithmetisch-Logische-Einheit
EP0123921B1 (de) Parallelverknüpfungsschaltung mit verkürztem Übertragsdurchlauf
DE2311220A1 (de) Digital-informations-verarbeitungsvorrichtung zur zeichenerkennung
DE2712224A1 (de) Datenverarbeitungsanlage
DE1914560C3 (de) Schaltungsanordnung zur Verschiebung eines Datenwortes innerhalb eines Rechenelementen-Feldes
DE2623986A1 (de) Parallelrechenwerk
DE1193996B (de) Schiebespeicher mit Steuervorrichtung
DE2758130C2 (de) Binärer und dezimaler Hochgeschwindigkeitsaddierer
DE1197650B (de) Parallel-Addierer
DE1115488B (de) Datenverarbeitungssystem
DE1774771A1 (de) Anordnung,um wechselweise eine Addition oder eine aus einer Anzahl logischer Funktionen zwischen den Inhalten einer Stelle zweier Binaerworte durchzufuehren
DE1271433B (de) Adressiereinrichtung fuer einen Tabellenwertspeicher
DE3828290C2 (de)
DE2245284A1 (de) Datenverarbeitungsanlage
DE1449564C3 (de) Recheneinrichtung zur Subtraktion mehrerer Operanden oder zu deren Addition durch Verwendung von Komplementärwerten eines der Operanden
DE2000275A1 (de) Elektronischer Walzenschalter
DE1499284C3 (de) Datenverarbeitungsanlage
EP0333884B1 (de) CMOS-Parallel-Serien-Multiplizierschaltung sowie deren Multiplizier- und Addierstufen
DE1499227C3 (de) Schaltungsanordnung für arithmetische und logische Grundoperationen
DE1296427B (de) Datenbearbeitungssystem
DE2948340A1 (de) Informationsuebertragungssystem
DE2060590A1 (de) Digitalrechner
DE2140858C3 (de) Paritätsbit- Vorhersage schaltung für eine Stellenverschiebeeinrichtung
DE1537307B2 (de) Binäres Schaltwerk
DE3221819A1 (de) Vorrichtung zur simulation eines schaltwerks mit hilfe eines rechners