-
-
Vorrichtung zur Simulation eines Schaltwerks mit Hilfe
-
eines Rechners Die Erfindung bezieht sich auf eine Vorrichtung zur
Simulation eines Schaltwerkes mit Hilfe eines Rechners unter Verwendung von zweiwertigen,
drelwertigen oder vierwerti#-gen gen Simulationssignalen, die zu für die Simulation
geeigneten Vektoren zusammengefaßt werden.
-
Die Fortschritte der Großintegration elektronischer Bausteine bringen
es mit sich, daß zwei Aufgabengebiete immer bedeutsamer, ihre Lösungsmöglichkeiten
dagegen immer schwieriger werden; dies sind die Entwurfsüberprüfungstechnik und
die Prüftechnik, insbesondere die Prüfvorbereitungstechnik, für elektronische Schaltwerke.
Für beide Aufgabengebiete wird die Simulation des elektronischen Schaltwerkes oder
Teils davon verwendet. Für diese Schaltwerksimulation werden Universalrechner eingesetzt.
Da aber bei der Großintegration von elektronischen Schaitwerken immer mehr elektronische
Bausteine zusarrmengefaßt werden, ist abzusehen, daß die Leistung der Universalrechner
nicht mehr ausreicht, um eine Schaltwerksimulation durchzuführen.
-
Die der Erfindung zugrundeliegende Aufgabe besteht darin, eine Vorrichtung
mit Spezialschaltungen anzugeben, mit denen bei der Simulation von Schaltwerken
häufig auftretende Funktionen und Operationen ausgeführt werden können.
-
Diese Aufgabe wird bei einer Vorrichtung der eingangs angegebenen
Art gelöst durch einen mit dem Rechner verbundenen Datenspeicher, durch einen mit
dem Datenspeicher verbundenen Operandenspeicher, durch ein mit dem Cperandenspeicher
verbundenes Rechenwerk, das Verknüpfungsschalt-
werke zur Durchführung
von arithmetischen und boole'schen Funktionen, zur Umwandlung von Vektoren einer
Klasse in Vektoren einer anderen Klasse, zur Umwandlung eines Vektors einer Wertigkeit
in einen Vektor einer anderen Wertigkeit und zur Ausführung von Verknüpfungen der
Vektoren aufweist, und durch ein Steuerwerk, das mit dem Rechner, dem Datenspeicher,
dem Operandenspeicher und dem Rechenwerk verbunden ist.
-
Der Begriff Vektor wird bei der Simulation eines Schaltwerkes für
eine geordnete Folge skalarer Größen verwendet, z.B. als Eingangsvektor oder Ausgangsvektor.
Die Komponenten eines derartigen Vektors sind diskrete Signale, die Simulationssignale,
die der Vorrichtung zugeführt werden und deren zeitlich variabler Signalwert je
nach Art der Simulation (zweiwertig, dreiwertig, vierwertig oder mehr als vierwertig)
mit einem, zwei oder mehr als 2 Bit verschlüsselt ist. Als wichtigster Fall der
Simulation ist dabei die zwei-, drei- oder vierwertige Schaltwerksimulation anzusehen.
Deren Wertevorrat soll im folgenden bestehen: Bei zweiwertiger Simulation aus den
Werten 0 und 1, bei dreiwertiger Simulation aus den Werten 0, 1 und X = unbestimmt,
bei vierwertiger Simulation aus den Werten 0, 1, Z hochohmig und X = unbestimmt.
-
Bei der Schaltwerksimulation ist die Zusammenfassung jeweils mehrerer
Simulationssignale zu einem Vektor immer dann sinnvoll, wenn dadurch Rechenzeit
eingespart werden kann, d.h. wenn während einer nicht zu kurzen Befehlsfolge Vektoren
durch Rechenoperationen direkt verknüpft werden können, ohne daß sie zwischendurch
in Einzelsig nale aufgelöst werden müssen. Die je einen Vektor bilden den Signale
können dabei sein:
a) bei der Einzelsimulation eines Schaltwerks
bzw. eines Teils eines Schaltwerks: Alle Eingänge eines Schaltelements, alle Ausgänge
eines Schaltelements, alle Bits eines Registers, alle Bits einer Adresse, alle Bits
des Wortes eines Speichers.
-
Derartig aufgebaute Vektoren sollen als Vektoren der Klasse A bezeichnet
werden.
-
b) bei der parallelen Fehlersimulation, d.h. bei der gleichzeitigen
Simulation mehrerer, sich durch je einen angenommenen Fehler unterscheidender. Schaltwerke
mit derselben Eingangsbitmusterfolge: den gleichen Signalnamen tragende Simulationssignale
der leicht verschiedenen Schaltwerke. Derart aufgebaute Vektoren sollen als Vektoren
der Klasse B bezeichnet werden.
-
c) bei der parallelen Richtigsimulation, d.h. der gleichzeitigen Simulation
desselben Schaltwerks mit verschiedenen, voneinander unabhängigen Simulationssignalmusterfolgen:
ein Signal des Schaltwerks für alle verschiedenen Simulationssignalmusterfolgen.
Derart aufgebaute Vektoren heißen im folgenden Vektoren der Klasse C.
-
Als Länge eines Vektors wird im folgenden die Anzahl der den Vektor
bildenden Signale bezeichnet. Nur Vektoren der gleichen Klasse können sinnvoll miteinander
verknüpft werden. Zu Verknüpfungen von Vektoren der Klasse A können Maschinenbefehle
oder auch Anweisungen höherer Programmiersprache verwendet werden, da die Signale
des Ergebnisvektors torr von allen Signalen der Eingangsvektoren abhängen können.
Eine solche Verknüpfung und damit die Verwendung von Vektoren der Klasse A ist im
allgemeinen nur dann sinnvoll, wenn diese aus zweiwertig dargestellten Simulationssignalen
bestehen. Zur Verknüpfung von Vektoren der Klasse B B bzw. C sind im allgemeinen
nur logische Befehle (UND,
ODER, EXOR, eventuell Verschiebung)
verwendbar, da jedes Signal des Ergebnisvektors nur von den an gleicher Position
stehenden Signalen der Eingangsvektoren abhängt; die die Vektoren bildenden Signale
können dabei mehr als zweiwertig sein. Alle Eingangsvektoren müssen aber gleichartig
und von gleicher Länge sein.
-
Ein großes, komplexes Schaltwerk besteht im allgemeinen sowohl aus
Teilschaltwerken, für welche die Verwendung von Vektoren der Klasse A sinnvoll oder
notwendig ist, z.B. größere Speicherkomplexe, als auch aus Teilschaltwerken, für
welche die Verwendung von Vektoren der Klasse B bzw. C zu wesentlicher Ersparnis
an Rechenzeit führt, z.B. die gesamte inhomogene Steuerlogik. Im Gesamtablauf der
Simulation eines solchen Schaltwerks ist folglich recht oft eine Umwandlung von
Vektoren erforderlich. Dazu sind im Rechenwerk der Vorrichtung Verknüpfungsschaltwerke
vorgesehen, mit deren Hilfe Vektoren einer Klasse in Vektoren einer anderen Klasse
und Vektoren einer Wertigkeit in Vektoren einer anderen Wertigkeit umgewandelt werden
können.
-
Auch die Verknüpfung von aus drei- oder vierwertig dargestellten Simulationssignalen
bestehender Vektoren der Klasse B bzw. C ist mit Hilfe von Universalrechnern sehr
umständlich. Aus diesem Grunde sind im Rechenwerk der Vorrichtung Verknüpfungsschaltwerke
vorgesehen, mit denen die häufigsten bei einer mit Vektoren der Klasse B bzw. C
durchzuführenden Schaltwerksimulation vorkommenden Grundoperationen ausgeführt werden
können.
-
Die Vorteile der erfindungsgemäßen Vorrichtung liegen also darin,
daß der Ablauf der mit den oben angegebenen Vektoren durchgeführten Schaltwerksimulation
erheblich kürzer ist als bei Verwendung von Universalrechnern für eine gleichartige
Simulation. Dabei kann aus einer ge-
ordneten Folge von Simulationssignalen
ein Vektor gebildet werden oder der Vektor wieder in eine geordnete Folge von Einzelsimulationssignalen
aufgelöst werden. Weiterhin kann eine aus Vektoren einer bestimmten Länge bestehende
Matrix in eine aus anderen Vektoren einer anderen Länge bestehende Matrix umgewandelt
werden und dabei Vektoren der Klasse A in Vektoren der Klasse B oder C oder Vektoren
der Klasse BtrViktoren der KLasse A umgewandelt werden. Weiterhin ist es möglich,
einen aus drei-oder vierwertig dargestellten Simulationssignalen bestehenden Vektor
in einen aus zweiwertig dargestellten Signalen bestehenden Vektor umzuwandeln. Die
erfindungsgemäße Vorrichtung ermöglicht es auch, einen aus zweiwertig dargestellten
Simulationssignalen bestehenden Vektor in einen aus dreiwertig dargestellten Simulationssignalen
bestehenden Vektor umzuwandeln. Schließlich können die oben angegebenen Verknüpfungen
zweier aus drei- oder vierwertig dargestellten Simulationssignalen bestehender Vektoren
der Klasse B oder C durchgeführt werden.
-
Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
-
An Hand von Ausführungsbeispielen, die in den Figuren dargestellt
sind, wird die Erfindung weiter erläutert. Es zeigen Fig. 1 ein Blockschaltbild,
das die Zusammenschaltung eines Rechners mit der Vorrichtung und den Aufbau der
Vorrichtung zeigt, Fig. 2 den Aufbau des Operandenspeichers und des Rechenwerkes
und deren Zusammenschaltung, Fig. 3 den Aufbau einer in einem Verknüpfungsschaltwerk
verwendeten Schiebematrix, Fig. 4 den Aufbau eines Verknüpfungsschaltwerkes mit
zwei
Verschiebematrizen, Fig. 5 ein Verknüpfungsschaltwerk, in dem ein aus.vierwertigen
Simulationssignalen bestehender Vektor in einen aus zweiwertigen Simulationssignalen
bestehenden Vektor umgewandelt wird, Fig. 6 die Anordnung des aus vierwertigen Simulationssignalen
bestehenden Vektors im Operandenspeicher vor der Bearbeitung im Verknüpfungsschaltwerk
und die Abspeicherung des aus zweiwertigen Simulationssignalen bestehenden Vektors
in einem anderen Register des Operandenspeichers, Fig. 7 ein Verknüpfungsschaltwerk,
das einen aus zweiwertigen Simulationssignalen bestehenden Vektor in einen aus dreiwertigen
Simulationssignalen bestehenden Vektor umwandelt, Fig. 8 die Anordnung des aus zweiwertigen
Simulationssignalen bestehenden Vektors in einem Register des Operandenspeichers
vor der Bearbeitung durch das Verknüpfungsschaltwerk und die Anordnung des aus dreiwertigen
Simulationssignalen bestehenden Vektors nach der Bearbeitung in einem Register des
Operandenspeichers, Fig. .9 ein Verknüpfungsschaltwerk, mit dem zwei aus drei-oder
vierwertigen Simulationssignalen bestehende Vektoren miteinander verknüpft werden
können, Fig. 10 eine im Verknüpfungsschaltwerk der Fig. 9 verwendete Umwandlungsschaltung
zur wahlweisen Umwandiung der Werte "hochohmig" der Simulationssignale eines Vektors
in einen anderen Wert, Fig. 11 einenim Verknüpfungsschaltwerk der Fig. 9 verwendeter
Simulationsinverter zur wahlweisen Invertierung der Vektoren, Fig. 12 eineim Verknüpfungsschaltwerk
der Fig. 9 verwendete Hauptverknüpfungsschaltung, die Einzelverknüpfungsschaltungen
zur Durchführung von verschiedenen Funktionen ent hält,
Fig. 13
eine Einzelverknüpfungsschaltung nach Fig. 12 zur Ausführung einer UND-Funktion,
Fig. 14 eine Einzelverknüpfungsschaltung nach Fig. 12 zur Ausführung einer EXOR-Funktion,
Fig. 15 eine Einzelverknüpfungsschaltung nach Fig. 12 zur Darstellung eines Tristate-Gatters,
Fig. 16 eine Einzelverknüpfungsschaltung nach Fig. 12 zur Darstellung einer Verknüpfungsverbindung,
auf welche zwei Tristate-Sender speisen.
-
Aus Fig. 1 ergibt sich ein Blockschaltbild der Vorrichtung. Diese
besteht aus einem Datenspeicher 12, einem Operandenspeicher 14, einem Rechenwerk
16 und einem Steuerwerk 18. Die Vorrichtung arbeitet mit einem Rechner 10 bekannten
Aufbaus zusammen. Dazu besteht eine Verbindung zwischen dem Datenspeicher 12 und
dem Rechner 10 und dem Steuerwerk 18 und dem Rechner 10.
-
Der Rechner 10 liefert an den Datenspeicher 12 der Vorrichtung Simulationssignale,
die zweiwertig, dreiwertig oder vierwertig sein können. Aus dem Datenspeicher 12
werden die Simulationssignale bzw. aus Simulationssignalen bestehende Vektoren in
den Operandenspeicher 14 übernommen und von dort zur Verknüpfung oder Bearbeitung
an das Rechenwerk 16 gegeben. Die verknüpften oder umgewandelten Vektoren aus Simulationssignalen
werden dann im Operandenspeicher wieder abgespeichert und können von dort in den
Datenspeicher übertragen werden. Der Ablauf wird von dem Steuerwerk 18 gesteuert,
das entsprechende Steuersignale an den Datenspeicher 12, den Operandenspeicher 14
und das Rechenwerk 16 abgeben kann.
-
Der Aufbau des Datenspeichers und des Steuerwerks wird als bekannt
vorausgesetzt und wird im folgenden nicht mehr weiter erläutert.
-
Der Aufbau des Operandenspeichers 14 ergibt sich aus Fig. 2. Der Operandenspeicher
14 besteht aus einem Eingangsschalter 20, einem Registerblock 22, einem Zwischenregister
24 und einem Zwischenregister 26. Der Eingangsschalter 20 kann aus einem bekannt
ausgeführten Multiplexer bestehen. An den Eingangsschalter 20 führt eine Leitung
aus dem Steuerwerk 18, eine Leitung vom Datenspeicher 12 und Leitungen aus dem Rechenwerk
16. Der Eingangsschalter 20 kann in Abhängigkeit einer vom Steuerwerk 18 abgegebenen
Adresse ADR1 die anliegenden Leitungen zum Registerblock 22 durchschalten.
-
Der Registerblock 22 besteht aus einzelnen Registern, die mit Hilfe
dreier Adressen ADR2-4 vom Steuerwerk 18 ausgewählt werden können. Die Länge 1 der
einzelnen Mehrzweckregister im Registerblock 22 kann z.B. der doppelten Länge der
gespeicherten Vektoren entsprechen. Z.B. ist 1 gleich 64, wenn die Länge der Vektoren
32 Bit ist. Mit SCR ist das Schreibsignal bezeichnet, das vom Steuerwerk 18 an die
Mehrzweckregister des Registerblockes 22 anlegbar ist.
-
Die Mehrzweckregister des Registerblockes 22 sind jeweils mit den
Zwischenregistern 24 und 26 verbindbar. Von den Zwischenregistern 24, 26 können
die Vektoren entweder in den Datenspeicher 12 oder in das Rechenwerk 16 übertragen
werden.
-
Aus Fig. 2 ergibt sich weiterhin der Aufbau des Rechenwerkes 16. Dieses
besteht aus parallel zueinander angeordneten Verknüpfungsschaltwerken 28, die einerseits
mit den Zwischenregistern 24, 26 und andererseits mit dem Eingangsschalter 20 des
Operandenspeichers verbunden sind.
-
In Abhängigkeit von Steuersignalen STS kann eines der Verknüpfungsschaltwerke
28 ausgewählt werden und mit
einem der Zwischenregister 24, 26
oder beiden verbunden werden. In dem ausgewählten Schaltwerk 28 wird dann der aus
einem der Zwischenregister 24, 26 entnommene Vektor bzw, die aus den Zwischenregistern
24 und 26 entnommenen Vektoren bearbeitet und anschließend der Ergebnisvektor an
den Eingangsschalter 20 angelegt. Der Eingangsschalter 20 kann in Abhängigkeit der
Adresse ADR 1 diesen Ausgangsvektor zum Registerblock 22 durchschalten. In Abhängig
-keit der Adresse ADR 4 wird der Ergebnisvektor in eines der Register des Registerblockes
22 abgespeichert.
-
Mit Hilfe der Verknüpfungsschaltwerke 28 können bekannte arithmetische
und boolsche Funktionen ausgeführt werden.
-
Die dazu erforderlichen Verknüpfungsschaltwerke sind bekannt und werden
darum nicht weiter beschrieben. Im folgenden sollen nur die Verknüpfungsschaltwerke
erläutert werden, durch die spezielle Operationen ausgeführt werden.
-
Mit Hilfe der Verknüpfungsschaltwerke 28 des Rechenwerks 16 sollen
Vektoren bearbeitet werden, die aus zweiwertigen, dreiwertigen oder vierwertigen
Simulationssignalen bestehen. Zur Codierung eines zweiwertigen Simulationssignals
genügt 1 Bit, d.h. der Wert des Simulationssignals kann mit einem sog. Bildbit verschlüsselt
werden. Der Wert des Simulationssignals wird im folgenden mit 'O' und '1' bezeichnet
und stimmt mit dem Bildbit überein. Bei eine dreiwertigen oder vierwertigen Simulationssignal
sind zur Codierung zwei Bildbits erforderlich. Die Werte der Simulationssignale
können sein '0', '1', 'Z' für 'hochohmig' und 'X' für 'unbestimmt'. Die dazu möglichen
Bildbits sind in der folgenden Tabelle 1 angegeben:
Bildbits BB1
BBO 0 0 0 1 1 1 Z (=hochohmig) 1 0 X (=unbestimmt) O 1 Die Bildbits sind in der
Tabelle 1 mit BB1 und BBO bezeichnet, der Wert 'hochohmig' liegt bei einem Schaltkreis
dann vor, wenn dessen Ausgangswiderstand hochohmig ist, z.B.
-
bei einem Tristate-Sender, der Wert X = 'unbestimmt', liegt dann vor,
wenn z.B. beim Einschalten eines Schaltkreises nicht sicher ist, welchen Wert das
Ausgangssignal hat.
-
Mit Hilfe der Verknüpfungsschaltwerke 28 können Matrixdrehungen zur
Umwandlung einer geordneten Folge von Vektoren einer Klasse in eine geordnete Folge
von Vektoren einer andere Klasse durchgeführt werden. Dies kann z.B.
-
mit den Verknüpfungsschaltwerken 28.1 und 28.2 durchgeführt werden.
Diese enthalten dann eine Schiebematrix 30 nach Fig. 3. Die Verschiebematrix 30
besteht aus bistabilen Kippschaltungen 32, die in Zeilen Zm (m=1,2..l) und Spalten
Sn (n=1,2..i) angeordnet sind.
-
Die bistabilen Kippschaltungen 32 weisen jeweils zwei Dateneingänge
DO und D1, einen Datenauswahleingang A, einen Steuereingang C und einen Ausgang
AG auf. Die Datenauswahleingänge A der bistabilen Kippschaltungen 32 sind miteinander
zu einem Auswahleingang AW verbunden. Die Steuereingänge D sind ebenfalls miteinander
zu einem Takteingang TA verbunden. Durch ein Signal am Auswahleingang AW kann festgelegt
werden, ob das am Dateneingang DO oder das am Dateneingang D1 anliegende Signal
die bistabile Kippschaltung beeinflußt.
-
Der Ausgang AG einer bistabilen Kippschaltung ist in SpaL-tenrichtung
(beginnend von Zeile Z1) jeweils mit dem ersten Dateneingang DO der nächsten in
der Spalte angeordneten bistabilen Kippschaltung verbunden. Die ersten Dateneingänge
DO der in der ersten Zeile Z1 angeordneten bistabilen Kippschaltungen bilden die
Spalteneingänge SEn (n= 1,2...i). Die Ausgänge AG der bistabilen Kippschaltungen
der letzten Zeile Zm bilden die Spaltenausgänge SAn (n= 1,2...i). Weiterhin ist
der Ausgang AG jeder bistabilen Kippschaltung in Zeilenrichtung (beginnend von SpalteS1)
mit dem zweiten Dateneingang D1 der nächsten in der Zeile angeordneten bistabilen
Kippschaltung verbunden. Der zweite Dateneingang D1 der in der ersten Spalte S1
angeordneten bistabilen Kippschaltungen bilden die Zeileneingänge ZEm (m=1,2...l),die
Ausgänge AG der bistabilen Kippschaltungen der letzten Spalte Si bilden die Zeilenausgänge
ZAm (m=1,2...l).
-
Durch Anlegen eines ersten Auswahlsignals am Auswahleingang AW kann
erreicht werden, daß ein an den Spalteneingängen SEn anliegender Vektor in Abhängigkeit
von Taktsignalen am Takteingang TA in Spaltenrichtung in der Schiebematrix 30 verschoben
wird. Durch Anlegen eines zweiten Auswahlsignals am Auswahleingang AW kann erreicht
werden, daß in der Schiebematrix 30 die Vektoren in Zeilenrichtung mit Hilfe eines
Taktsignals am Takteingang TA verschoben werden.
-
Ein erstes Verknüpfungsschaltwerk 28.1 kann nun eine solche Schiebematrix
30 enthalten. Die Schiebematrix 30 ist dann mit den Spalteneingängen SEn mit einem
der Zwischenregister 24, 26 des Operandenspeichers 14 verbunden. Die Zeilenausgänge
ZAm . der Schiebematrix 30 sind mit dem Eingangsschalter 20 verbunden. Der Eingangsschalter
20 kann diese Eingänge zu einem Register des Registerblockes 22 durchschalten. Dabei
ist es zweckmäßig, daß die Spalteneingänge SEn mit einem Zwischenregister 24, 26
bzw. die Zeilenausgänge ZAm mit einem Register des Registerblockes 22 derart verbunden
sind, daß der Index; n bzw. m in Richtung der höherwertigen Bitstellen des Zwischenregisters
bzw. Registers im Registerblock aufsteigt.
-
Das erste Verknüpfungsschaltwerk 28.1 arbeitet auf folgende Weise:
Durch Anlegen des ersten Auswahlsignals am Auswahleingang AW werden die bistabilen
Kippschaltungen in Spaltenrichtung zusammengeschaltet. Mit einem ersten Taktsignal
am Takteingang TA wird ein erster Vektor aus einem der Zwischenregister 24, 26 in
die erste Zeile Z1 übernommen. Dieser Vektor wird bei Anliegen des nächsten Taktsignals
in die zweite Zeile Z2 verschoben und gleichzeitig wird ein neuer Vektor aus dem
Zwischenregister in die erste Zeile übernommen. Dieser Vorgang wiederholt
sich
so lange, bis die gewünschte Anzahl von Vektoren aus dem Zwischenregister in die
Schiebematrix 30 übernommen worden ist. Anschließend wird das zweite Auswahlsignal
AW an den Auswahleingang AW angelegt und damit die bistabilen Kippschaltungen in
Zeilenrichtung zusammengeschaltet. Durch Anlegen von Taktsignalen am Takteingang
TA wird nun der in der Spalte Si stehende Vektor zum Eingangsschalter 20 übertragen
und von dort einem ausgewählten Register des Registerblockes 22 zugeführt. Mit Hilfe
von Taktsignalen am Takteingang TA kann weiterhin der Inhalt der Schiebematrix 30
in Zeilenrichtung über den Eingangsschalter 20 in'ausgewählte Register des Registerblockes
22 übertragen werden. Somit ist es möglich, mit Hilfe der Schiebematrix 30 am Eingang
des Verknüpfungsschaltwerks 28.1 anliegende Vektoren in anders aufgebaute Vektoren
umzuwandeln und diese in den Registerblock 22 einzuspeichern.
-
Mit Hilfe einer,zweckmäßigerweise quadratischen, Schiebematrix ist
es möglich, -aus einer geordneten Folge von Simulationssignalen einen Vektor zu
bilden, -einen Vektor in eine geordnete Folge von Simulationssignalen zu zerlegen,
und -eine geordnete Folge von Vektoren einer Klasse in eine geordnete Folge von
Vektoren einer anderen Klasse umzuwandeln.
-
Schiebematrizen beliebiger Größe können z.B. dadurch erreicht werden,
daß Teilmatrizen gemäß Fig. 3 zusammengeschaltet werden. Z.B. können an die Zeilenausgänge
ZAm einer Teilschiebematrix die Zeileneingänge ZEn einer anderen Teilschiebematrix
angeschlossen werden. Entsprechend kann an die Spaltenausgänge SAn einer Teilschiebematrix
die Spalteneingänge SEn einer anderen Teilschiebematrix angeschlossen werden.
-
Sollen aus dreiwertigen oder vierwertigen Simulationssignalen bestehende
Vektoren umgeordnet werden, dann ist ein zweites Verknüpfungsschaltwerk 28.2 erforderlich,
das gemäß Fig. 4 aus zwei Schiebematrizen 30.1 und 30.2 entsprechend der Fig. 3
enthält. Allgemein gesprochen besteht das zweite Verknüpfungsschaltwerk 28.2 aus
k Schiebematrizen 30, wobeik = 1, 2 ist. Ein solches zweites Verknüpfungsschaltwerk
28.2 kann mit einem der Zwischenregister 24 oder 26 zusammen arbeiten, wenn die
Anzahl der Spalten Sn der beiden Schiebematrizen 30.1 und 30.2 gleich der halben
Breite 1/2 des Zwischenregisters ist. Dann können die Spalteneingänge SEn.k mit
den Ausgängen des Zwischenregisters derart verbunden sein, daß der Spaltenindex
nk der beiden Schiebematrizen in Richtung der höherwertigen Bitstellen des Zwischenreglsters
aufsteigt. Entsprechend können die Zeilenausgänge ZAm.k über den Eingangsschalter
20 derart mit einem Register im Registerblock 22 verbunden sein, daß der Index der
Zeilenmk in Richtung der höherwertigen Bitstellen des Registers im Registerblock
22 aufsteigt. Da die beiden Schiebematrizen gemeinsam betrieben werden müssen, müssen
die Auswahleingänge AW und die Takteingänge TA der beiden Schiebematrizen miteinander
verbunderwerden. Mit Hilfe eines Auswahlsignals am gemeinsamen Auswahleingang kann
dann die Schieberichtung in den Schiebematrizen eingestellt werden und zwar zunächst
in Spaltenrichtung und anschliessend in Zeilenrichtung. Dadurch ist es möglich,
einen aus drei- oder vierwertigen Simulationssignalen bestehenden Vektor, der ja
mit Hilfe von zwei Bildbit verschlüsselt ist, in einen anderen aus drei- oder vierwertigen
Simulationssignalen bestehenden Vektor umzuordnen. Die Verschiebung erfolgt dabei
mit Hilfe von Signalen am gemeinsamen Takteingang.
-
In einem dritten Verknüpfungsschaltwerk 28.3 kann ein aus vierwertigen
Simulationssignalen bestehender Vektor
in einen aus zweiwertigen
Simulationssignalen bestehenden Vektor umgewandelt werden. Ein derartig aufgebautes
Verknüpfungsschaltwerk zeigt Fig. 5. Nach Tabelle 1 werden die vierwertigen Simulationssignale
mit Hilfe von zwei Bildbits verschlüsselt. Ein einem Simulationssignal zuge ordnetes
Bildbitpaar wird jeweils einem Eingang En.k zugeführt (n= 1,2...i; i= 1/2; k= 1,2).
Das niederwertigste Bildbitpaar wird somit den Eingängen E1.1 und E1.2 zugeführt
und das höchstwertige Bildbitpaar den Eingängen Ei.1 und Ei.2. Die aus zweiwertigen
Simulationssignalen bestehenden Ausgangssignale werden an Ausgängen An (n= 1,2...i;
i= 1/2) abgenommen. Zusätzlich ist noch ein Ausgang HO für den Wert 'hochohmig'
und ein Ausgang UN für den Wert ~unbestimmt' erforderlich. Nach Fig. 5 wird ein
Ausgang An dann binär '1' sein, wenn der zugeordnete Eingang En.1 binär '1' ist.
Sonst ist der Eingang An binär '0'. Der Ausgang 'hochohmig' HO ist dann binär '1',
wenn für mindestens ein Eingangspaar En.1, En.2 der Eingang En.l binär 'O' ist und
der Eingang En.2 binär '1' Ist. Der Ausgang ~unbestimmt' UN ist dann binär '1',
wenn für mindestens ein Eingangspaar En.1, En.2 der Eingang En.1 binär '1' ist und
der Eingang En.2 binär ~0' ist.
-
Zur Realisierung dieser Umwandlungsfunktlon sind nach Fig. 5 lediglich
UND-Glieder und ODER-Glieder erforderlich. Dabei ist der Eingang En.1 direkt mit
den: Ausgang An verbunden. Der Ausgang 'hochohmig' HO wird für ein Bildbitpaar mit
Hilfe eines UND-Gliedes 33 gebildet, dem der Eingang En.1 invertiert und der Eingang
En.2 direkt zugeführt wird. Der Ausgang UN für 'unbestimmt' wird für ein Bildbitpaar
dadurch gebildet, daß der EIngang En.1 mit einem UND-Glied 34 direkt, der Eingang
En.2 über einen Inverter verbunden ist. Die Ausgänge der einzelnen UND~ Glieder
werden mlt Hilfe von ODER-Glieder:: 35, 36 zusammengefaßt, entweder zum Ausgang
für hochohmig HG oder zum Ausgang für unbestimmt UN.
-
Das dritte Verknüpfungsschaltwerk 28.3 ist mit einem der Zwischenregister
24, 26 derart verbunden, daß der Index n.k in Richtung der höherwertigen Bistellen
des Zwischenregisters aufsteigt. Die Ausgänge An des dritten Verknüpfungsschaltwerkes
sind über den Eingangsschalter 20 derart mit einem Register des Registerblockes
22 verbunden, daß der Ausgang mit dem niederwertigsten Index 1 mit der niedrigstwertigen
Bitstelle des Registers und die übrigen Ausgänge An mit aufsteigendem Index n in
Richtung der höherwertigen Bitstellen des Registers verbunden sind. Der Ausgang
'unbestimmt'UN ist mit der höchstwertigen Bitstelle des Registers, der Ausgang'hochohmig'HO
mit der zweithöchsten Bitstelle des Registers verbunden.
-
Aus Fig. 6 ergibt sich, wie die Bildbitpaare des aus vierwertigen
Simulationssignalen bestehenden Vektors z.B.#m Zwischenregister 26 abgespeichert
sind und wie in einem Register des Registerblockes 22 die Bildbits des aus zweiwertigen
Simulationssignalen bestehenden Vektors angeordnet ist. Im Zwischenregister 26 liegen
die einzelnen Bildbitpaare El, E2, E3 usw. direkt nebeneinander, wobei das Bildbitpaar
El in den beiden niedrEstwertigen Bitstellen des Zwischenregisters 26 abgespeichert
ist. Nach der Umwandlung steht das Bildbit vom Ausgang Al an der niedrigstwertigen
Stelle des Registers im Registerblock 22 und dann aufsteigend bis zum Bildbit des
Ausganges Ai. Das Signal am Ausgang'unbestimmt'UN ist in der höchstwertigen Bitstelle
des Registers, das Signal am Ausgang'hochohmig HO ist an der zweitohöchstwertigen
Bitstelle des Regtsters angeordnet.
-
Mit Hilfe eines vierten Verknüpfungsschaltwerkes gemäß Fig. 7 kann
ein aus zweiwertigen Simulationssignalen bestehender Vektor in eineflaus dreiwertigen
Simulationssignalen bestehenden Vektor umgewandelt werden. Der aus zweiwertigen
Simulationssignalen
bestehende Vektor wird dem vierten Verknüpfungsschaltwerk an Eingängen En (n=1,2...i;
1=1/2) zugeführt. Zusätzlich ist noch der Wert 'unbestimmt' am Eingang UN erforderlich.
Aus den Bildbits der zweiwertigen Simulationssignale und aus dem Wert 'unbestimmt'
wird dann der aus dreiwertigen Simulatlonssignalen bestehende Vektor gebildet. Dieser
wird an Ausgängen An.k (n=1,2...l; 1=1/2; k=1,2) abgegeben. Das Bildbitpaar an einem
Ausgang An.k wird mit Hilfe eines ODER-Gliedes 37 und eines UND-Gliedes 38 gebildet.
Dem ODER-Glied 37 wird der Wert am Eingang En und der Wert am Eingang UN für 'unbestimmt'
zugeführt. Der Ausgang des ODER-Gliedes 37 bildet den Ausgang An.1. Dem UND-Glied
38 wird der Wert am Eingang En und der invertierte Wert für ~unbestimmt' am Eingang
UN zugeführt. Der Ausgang des UND-Gliedes #38 bildet den Ausgang An.2.
-
Die Eingänge En, UN des vierten Verknüpfungsschaltwerks sind mit einem
der Zwischenregister 24, 26 des Operandenspeichers 14 derart verbunden, daß der
Eingang En mit dem Index n=1 mit der niedrigstwertigen Bits teile des Registers
verbunden ist und dann die weIteren Eingänge En in Richtung der höherwertigen Bitstellen
des Zwischenregisters verbunden sind und der Eingang 'unbestimmt' UN mit der höchstwertigen
Bitstelle des Zwischenregisters verbunden ist. Die Ausgänge An.k sind über gen Eingangsschalter
20 derart mit einem Register des Reglsterblocks 22 verbunden, daß das Indexpaar
n.k in Richtung der höherwertigen Bitstellen des Registers aufsteigt. Diese Zuordnung
der Bitstellen des Zwischenregisters, z.B. 26, zu den Eingängen En und dem Eingang
UN zeigt Fig. 8. Fig. 8 zeigt auch die Zuordnung der Ausgänge An.k zu den Bitstellen
des Registers im Registerblock 22.
-
In Fig. 9 ist ein fünftes Verknüpfungsschaltwerk 28.5 dargestellt,
mit dem aus drei- oder vierwertigen Simulations-
signalen bestehende
Vektoren miteinander verknüpft werden können. Dabei ist vorausgesetzt, daß die zu
verknüpfenden Vektoren, die mit P und Q bezeichnet sind, gleiche Wortlänge haben.
Die beiden Vektoren Pn.k und Qn.k (n=1,2,...i; 1=1/2; k=1,2) werden zu einem aus
dreiwertigen oder vierwertigen Simulationssignalen bestehenden Ausgangsvektor Wn.k
verknüpft. Die Verschlüsselung der drei- oder vierwertigen Simulationssignale erfolgt
entsprechend Tabelle 1.
-
Das fünfte Verknüpfungsschaltwerk 28.5 kann nach Fig. 9 mehrere Teilschaltungen
enthalten. Es kann eine Umwandlungsschaltung 39 enthalten, mit deren Hilfe die Bildbits
für 'hochohmig' in ein Paar einen anderen Wert darstellende Bildbits umgewandelt
werden können. Der Umwandlungsschaltung 39 werden nach Fig. 9 die Vektoren Pn.k
und Qn.k zugeführt. Am Ausgang der Umwandlungsschaltung 39 werden dann die beeinflußten
Vektoren Rn.k und Sn.k abgegeben. Die Vektoren Rn.k und Sn.k können Simulationsinvertern
49.1 und 49.2 zugeführt werden, die die Bildbitpaare des Vektors invertieren. Am
Ausgang der Simulationsinverter 49.1 und 49.2 werden dann die Vektoren Tn.k und
Un.k abgegeben. Diese Vektoren werdeneiner Hauptverknüpfungsschaltung 59 zugeführt,
in der Einzelverknüpfungsschaltungen enthalten sind, durch die verschiedene weiter
unten erläuterte Funktionen simuliert werden können. In dieser Hauptverknüpfungsschaltung
59 werden die beiden Vektoren Tn.k und Un.k miteinander verknüpft zu einem Ergebnisvektor
Vn.k. Der Ergebnisvektor Vn.k kann schließlich einem weiteren Simulationsinverter
49.3 zugeführt werden, der die Bildbitpaare invertiert. Der Ausgangsvektor des Simulationsinverters
49.3 ist mit Wn.k bezeichnet. Weiterhin kann die Hauptverknüpfungsschaltung 59 einen
Fehlervektor Fn abgeben, dessen Komponenten dann binär '1' sind, wenn bei einer
der weiter unten beschriebenen Einzelverknüpfungsshaltungen ein fehlerhafter Betrieb
simuliert wird. Mit Hilfe von Steuer-
signalen EO bis ES können
die einzelnen Teilschaltungen des fünften Verknüpfungsschaltwerks 28.5 ausgewählt
werden.
-
Die Ausführung der Umwandlungsschaltung 39 ist in Fig. 10 dargestellt
und wird im folgenden beschrieben. Mit Hilfe der Umwandlungsschaltung 39 können
die Bildbits für 'hochohmig' in zwei einem anderen Wert zugeordnete Bildbits umgewandelt
werden. Dazu werden die einem Simulationssignal zugeordneten Bildbits getrennt von
den anderen Bildbitpaaren in der Umwandlungsschaltung behandelt und am Ausgang ein
dem behandelten Bildbitpaar korrespondierendes Bildbitpaar abgegeben. In Fig. 10
ist nur dargestellt, wie ein Bildbitpaar Pn.1 und Pn.2 oder das Bildbitpaar Qn.1
und Qn.2 in der Umwandlungsschaltung behandelt werden. Alle Bildbitpaare werden
auf gleiche Art in der Umwandlungsschaltung bearbeitet.
-
Das eine Bildbit Pn.1 bzw. Qn.1 eines Bildbitpaares wird einer Exklusiv-ODER-Schaltung
40 und invertiert einem UND-Glied 42 zugeführt. Das andere Bildbit Pn.2 bzw. Qn.2
wird einer zweiten Exklusiv-ODER-Schaltung 44 und dem UND-Glied 42 zugeführt. Der
Ausgang des UND-Gliedes 42 ist einerseits mit der ersten Exklusiv-ODER-Schaltung
40 und andererseits mit der zweiten Exklusiv-ODER-Schaltung 44 verbunden. Am Ausgang
der ersten Exklusiv-ODER-Schaltung 40 wird das Bildbit Rn.1 bzw. Sn.1 des umgewandelten
Bildbitpaares abgenommen, am Ausgang der zweiten Exklusiv-ODER-Schaltung 44 das
andere Bildbit Rn.2 bzw. Sn.2 des umgewandelten Bildbitpaares.
-
Mit Hilfe von Steuersignalen EO, E3, E4 kann erreicht werden, daß
die Umwandlungsschaltung 39 das Bildbitpaar für 'hochohmig' nicht ändert bzw. eingestellt
werden, in welches Bildbitpaar das Bildbitpaar 'hochohmig' geändert werden soll.
Dazu weist das UND-Glied 42 einen weiteren Eingang auf,
dem ein
Sperrsignal zugeführt werden kann. Durch dieses Sperrsignal wird das UND-Glied 42
gesperrt, und die am Eingang der Umwandlungsschaltung anliegenden Bildbitpaare werden
nicht geändert. Das Sperrsignal wird mit Hilfe eines dritten UND-Gliedes 48 gebildet.
Dem dritten UND-Glied 48 werden die Steuersignale E3 und E4 zugeführt, sein invertierender
Ausgang ist mit UND-Glied 42 verbunden.
-
Mit Hilfe eines zweiten UND-Gliedes 46 , das zwischen dem ersten UND-Glied
42 und der zweiten Exklusiv-ODER-Schaltung 44 angeordnet ist, und an dessen invertierenden
Elngang das Steuersignal EO anlegbar ist, kann ausgewählt werden, in welches Bildbitpaar
das Bildbitpaar fürthochohmigt umgewandelt werden soll.
-
Die Funktion der Umwandlungsschaltung gemäß Fig. 10 ergibt sich aus
der nachfolgenden Tabelle 2:
| Zeile Funktions- Entsprechende Bild- |
| bedingung Werte bitpaare |
| 1 O x 1Z 00 01 11 10 |
| 2 (E3.E4)-N.EO-N=1 O x 1 x 00 01 11 01 |
| 3 (E3.E4)-N.E0=1 O x 1 1 00 01 11 11 |
| 4 E3.E4=1 0 x 1 Z 00 01 11 10 |
Nummer der In der Tabelle 2 sind in der ersten Spalte die Zeilen, in der zweiten
Spalte die Funktionsbedingungen, die die Steuersignale EO, -E3, E4 erfüllen müssen,
um eine gewünschte Umwandlung zu erreichen, in Spalte 3 cie Werte der Simulatlonsslgnale
und in Spalte 4 die entsprechender.
-
Bildbitpaare angegeben. Aus der Zeile 1 ergibt sich das
der
Umwandlungsschaltung zugeführte Bildbitpaar Pn.k bzw.
-
Qn.k, desgleichen die zugeordneten Bildbitpaare nach Tabelle 1. Wenn
die Steuersignale EO, E3, E4 die Funktionsbedingung nach Zeile 2 erfüllen, dann
wird der Wert des Simulationssignals für'Z = hochohmig'In den Wert'X - unbestimmt'umgewandelt.
Dementsprechend wird das Bildbitpaar'1 O'in das Blldbitpaar'01'umgewandelt. Erfüllen
die Steuersignale EO, E3, E4 die Funktionsbedingung nach Zeile 3, dann wird der
Wert für'hochohmig'des Simulationssignales in den Wert'1'umgewandelt. Dementsprechend
wird das Bildbitpaar' 10'In das Bildbitpaar' 11 ~geändert. Erfüllen dagegen die
Steuersignale E3 und E4 die Funktionsbedingung der Zeile 4, dann tritt keine Änderung
der Werte der Simulationssignale ein.
-
Aus Fig. 11 ergibt sich der Aufbau eines Simul#ionsinverters 49, der
mehrfach in Fig. 9 verwendet wird. Auch bei dem Simulationsinverter nach Fig. 11
wird jedes Bildbitpaar Rfl.k bzw. Qn.k oder Vn.k getrennt vonAllen anderen Bildbitpaaren
behandelt. In Fig. 11 ist nur dargestellt, wie ein Bildbitpaar Rn.1 und Rn.2 bearbeitet
wird.
-
Alle Bildbitpaare, die einem Wert des Simulationssignals zugeordnet
sind, erfordern eine entsprechende Schaltung.
-
Das eine Bildbit Rn.1 des Bildbitpaares wird einer dritten Exklusiv-ODER-Schaltung
50 und einer vierten Exklusiv-ODER Schaltung 52 zugeführt. Das andere Bildbit Rn.2
des Bildbitpaares wird der dritten Exklusiv-ODER-Schaltung 50 und einer fünften
Exklusiv-ODER Schaltung 54 zugeführt. Der invertierende Ausgang der dritten Exklusiv-ODER
Schaltung 50 ist sowohl mit der vierten Exklusiv-ODER Schaltung 52 als auch mit
der fünften Exklusiv-ODER Schaltung 54 verbunden. Am Ausgang der vierten Exklusiv-ODER
Schaltung 52 wird das eine Bildbit Ifl.1, am Ausgang der fünften Exklu-
siv-ODER-Schaltung
54 das andere Bildbit Tun.2 des invertierten Bildbitpaares abgegeben. Mit Hilfe
eines Steuersignals El kann der Simulationsinverter so eingestellt werden, daß die
anliegenden Bildbitpaare Rn.k invertiert werden oder nicht invertiert werden. Dazu
ist zwischen dem invertierenden Ausgang der dritten Exklusiv-ODER-Schaltung 50 und
der vierten und fünften ExklusIv-ODER-Schaltung 52, 54 ein viertes UND-Glied 56
eingefügt, dem das Steuersignal El zugeführt wird.
-
Die Wirkugsweise des Simulationsinverters nach Fig. 11 ergibt sichtUesr
nachfolgend aufgeführten Tabelle 3:
| Zeile Funktions- Werte Entsprechende Bild- |
| bedingung bitpaare |
| 1 O x 1 Z 00 01 11 10 |
| 2 El bzw. E2 bzw. O x 1 Z 00 01 11 10 |
| ES = 0 |
| 3 El bzw. E2 bzw. 1 x O Z 11 01 00 10 |
| ES = 1 |
Die Tabelle 3 ist wiederum in vier Spalten eingeteilt, in der ersten Spalte ist
die Nummerier#ung der Zeilen angegeben, in der zweiten Spalte die Funktionsbedingung,
die das Steuersignal E1 erfüllen muß, in der Spalte 3 die Werte der Simulationssignale
und in der Spalte 4 die zugeordneten Bildbitpaare entsprechend Tabelle 1.. Die erste
Zeile zeigt in der dritten Spalte die Werte, die die Simulationssignale annehmen
können. Die vierte Spalte zeigt dann die korrespondierenden Bildbitpaare m .k. Wie
Zeile 2zeigt, werden bei El = 0 die Werte der Simulationssignale nicht geändert,
also auch nicht die korrespondierenden Bildbitpaare. Ist dagegen nach Zeile 3 z1
= 1, dann werden die
Werte der Simulationssignale für'0'und'1'Invertiert,
die Werte für X (unbestimmt)und für Z(hochohmig) dagegen nicht geändert. Die entsprechenden
Bildbitpaare stehen in Spalte 4.
-
Der Aufbau der Hauptverknüpfungsschaltung 59 kann der Fig. 12 entnommen
werden. Vier Einzelverknüpfungsschaltungen 60, 62, 64. 66 sind am Eingang parallel
zueinander angeordnet. Jede Einzelverknüpfungsschaltung hat dabei vier Eingänge,
jeweils zwei für jedes der zwei zu verknüpfenden Bildbitpaare. Für jeweils ein Paar
von Bildbitpaaren ist also eine Anordnung gemäß Fig. 12 erforderlich. Dabei wird
jedes Bildbitpaar Tn.k des einen Vektors mit einem Bildbitpaar Un.k des anderen
Vektors unabhängig von jedem anderen Paar von Bildbitpaaren miteinander verknüpft.
Die Einzelverknüpfungsschaltungen haben jeweils zwei Ausgänge, am einen Ausgang
wird das eine Bildbit Vn.1 des Bildbitpaares .des-Ergebnisvektors, am anderen Eingang
das andere Bildbit von.2 des Bildbitpaares des Ergebnisvektors abgegeben. Mit Hilfe
von zwei Multiplexern 118 und 120 können die am Ausgang einer Einzelverknüpfungsschaltung
abgegebenen Bildbitpaare ausgewählt werden. Dazu werden den Multiplexern Steuersignale
E3 und E4 zugeführt.
-
Eine erste Einzelverknüpfungsschaltung 60 kann zur Nachbildung eines
UND-Gliedes vorgesehen werden. Eine derartige Einzelverknüpfungsschaltung ist in
Fig. 13 dargestellt.
-
Diese erste Einzelverknüpfungsschaltung 60 besteht aus einem fünften
UND-Glied 68 und einem sechsten UND-Glied 70.
-
Dem fünften UND-Glied 68 werden am Eingang die einen Bildbits Tun.1
und Un.1 der beiden zu verknüpfenden Bildbitpaare, am Eingang des sechsten UND-Gliedes
70 die anderen Bildbits Tn.2 und Un.2 der zu verknifenden Bildbitpaare zugeführt.
Das fünfte UND-Glied 68 gibt am Ausgang das eine Bildbit Vh.1 des Ergebnlsblldpaares,
das UND-Glied 70
das andere Bildbit Vn.1 des Ergebnisbildpaares
ab.
-
Wie die Einzelverknüpfungsschaltung 60 die zwei Bildbitpaare miteinander
verknüpft, zeigt Tabelle 4:
| Un Wert;e \Un.2, Kn.l Bildbi#paare |
| Tn o xl Tn.2, 00 01 11 |
| 0 0 0 0 00 00 00 00 |
| x O x x 01 00 01 01 |
| 1 O x 1 11 00 01 11 |
Die Tabelle 4 zeigt einerseits die den Vektoren Un und Tn zugeordneten Werte der
einzelnen Simulationssignale und die diesen Werten zugeordnete Bildbitpaare Un.k
und Tn.k entsprechend Tabelle 1. Dabei ist der Wert Z für 'hochohmig' unterdrückt
worden. Diese Unterdrückung kann ja durch die Umwandlungsschaltung 39 durchgeführt
werden. Die Wertetabelle zeigt, daß die Einzelverknüpfungsschaltung 60 am Ausgang
das Bildbitpaar für den Wert '1' abgibt, wenn die an den Eingängen anliegenden Bildbitpaare
Tn.k und Un.k ebenfalls den Wert '1' haben. Am Ausgang wird das Bildbitpaar für
den Wert 'O' abgegeben, wenn zumindest eines der am Eingang anliegenden Bildbitpaare
Tn.k und Un.k den Wert 'O' hat. Die Einzelverknüpfungsschaltung 60 gibt am Ausgang
das Bildbitpaar für den Wert 'unbestimmt' ab, wenn, am Eingang -die beiden Bildbitpaare
den Wert 'unbestimmt' haben oder ein Bildbitpaar den Wert 'unbestimmt' hat und das
andere Bildbitpaar den Wert '1'. Diese Simulation einer UND-Verknüpfung zeigt, daß
der Ausgangswert der Einzelverknüpfungsschaltung dann den Wert 'unbestimmt' haben
muß, wenn am Eingang zumindest einmal der Wert 'unbestimmt' anliegt, jedoch nicht
der Wert 'O'.
-
Eine zweite Einzelverknüpfungsschaltung 62 ist zur Nach bildung einer
EXKLUSIV-ODER Schaltung vorgesehen. Auch hier werden jeweils zwei Bildbitpaare Un.k
und Tn.k unabhäntig von den übrigen Bildbitpaaren miteinander verknüpft zu einem
Ergebnisbildpaar Vn.k. Dabei wird mit Hilfe der Umwandlungsschaltung 39 der Wert
des Simulationssignals für 'hochohmig' in einen anderen Wert umgewandelt.
-
Die Ausführung der zweiten Einzelverknüpfungsschaltung 62 zeigt Fig.
14. Das eine Bildbit Tn.1 des einen Bildbitpaares Tn.k wird einem siebten UND-Glied
76 und einer sechsten EXKLUSIV-ODER Schaltung 72 zugeführt. Das andere Bildbit Tn.2
des einen Bildbitpaares Tn.k wird invertiert dem siebten UND-Glied 76 zugeführt.
Das eine Bildbit Un.1 des anderen Bildbitpaares Un.k wird der sechsten EXKLUSIV-ODER
Schaltung 72 und einem achten UND~Glied 78 zugeführt. Das zweite Bildbit Un.2 des
anderen Bildbitpaares wird invertiert an das achte UND-Glied angelegt. Die Ausgänge
des siebten UND-Gliedes 76 und des achten UND-Gliedes 78 sind mit einem ersten ODER-Glied
74 verbunden, dessen Ausgang einerseits mit einem zweiten ODER-Glied 82 und andererseits
mit dem invertierenden Eingang eines neunten UND-Gliedes 80 verbunden ist. Der Ausgang
der EXKLUSIV-ODER Schaltung 72 ist einerseits mit dem zweiten ODER-Glied 82, andererseits
mit dem neunten UND-Glied 80 verbunden. Am Ausgang des zweiten ODER-Gliedes 82 wird
das eine Bildbit Vn.1 am Ausgang des neunten UND-Gliedes 80 das zweite Bildbit Vn.2
des Ergebnisbildbitpaares abgegeben.
-
Die Bildbitpaare Tn.k und Un.k werden nach der nachfolgend dargestellten
Tabelle 5 miteinander verknüpft:
| Werte Un.2,Un.1 Bildbitpaare |
| Oxl Tn.2,Tn. < 0O Ol 11 |
| 0 O x 1 00 00 01 11 |
| x x x x 01 01 01 01 |
| 1 1 x 0 11 I 11 01 00 |
Die linke Teiltabelle der Tabelle 5 zeigt die Werte Un, Tn, die
rechte Teiltabelle die zugeordneten Bildbitpaare.
-
Am Ausgang der Einzelverknüpfungsschaltung erscheint dann der Wert
'1', wenn die am Eingang anliegenden Bildbitpaare den Wert '1' und ~0' haben. Dagegen
wird am Ausgang das Bildbitpaar für den Wert 'O' abgegeben, wenn die am Eingang
anliegenden Bildbitpaare entweder beide den Wert 'O' oder beide den Wert '1' haben.
Schließlich wird am Ausgang das Bildbitpaar für den Wert 'unbestimmt' abgegeben,
wenn am Eingang zumindest einmal das Bildbitpaar für den Wert 'unbestimmt' anliegt.
Für diesen letzten Fall kann nämlich nicht festgestellt werden, ob das Bildbitpaar
Vn. '1' oder 'O' sein muß.
-
Mit Hilfe der dritten Einzelverknüpfungsschaltung 64, kann ein Tristate-Schaltgatter
mit einem Dateneingang, einem Steuereingang und einem Tristate-Ausgang nachgebildet
werden. In diesem Fall wird als Signal am Dateneingang der eine Vektor U und als
Signal am Steuereingang der andere Vektor T verwendet. Auch bei dieser Einzelverknüpfungsschaltung
ist vorher in der Umwandlungsschaltung 39 der Wert für 'hochohmig' in einen anderenWert
umgewandelt worden.
-
Aus Fig. 15 ergibt sich, wie die Einzelverknüpfungsschaltung 64 aufgebaut
sein kann. Das eine Bildbit Un.1 des einen Bildbitpaares Un.k, das als Datensignal
verwendet wird, wird einem zehnten UND-Glied 82, das andere Bildbit Un.2 des einen
Bildbitpaares Un.k wird einem elften UND-Glied 84 zugeführt. Das eine Bildbit Tn.1
des anderen Bildbitpaares Tn.k, das als Steuersignal verwendet wird, wird an den
invertierenden Eingang eines zwölften UND-Gliedes 86 und an den Eingang eines 13.
UND-Gliedes 88 angelegte Das Bildbit Tn.2 des anderen Blldbitpaares Tn.k wird an
den invertierenden Eingang des zwölften UND-Gliedes 86
und an den
invertierenden Eingang des 13. UND-Gliedes 88 angelegt. Der Ausgang des zwölften
UND-Gliedes 86 ist mit dem invertierenden Eingang des zehnten UND-Gliedes 82 und
mit einem dritten ODER-Glied 90 verbunden. -Der Ausgang des 13. UND-Gliedes 88 ist
mit dem invertierenden Eingang des elften UND-Gliedes 84 und mit einem vierten ODER-Glied
92 verbunden. Das zehnte UND-Glied 82 ist mit dem vierten ODER-Glied 92 verbunden,
an dessen Ausgang das eine Bildbit Vn.1 des Ergebnisvektors abgegeben wird. Der
Ausgang des elften UND-Gliedes 84 ist mit dem dritten ODER-Glied 90 verbunden, das
am Ausgang das zweite Bildbit Vn.2 des Ergebnisvektors abgibt.
-
Die Funktion der dritten Einzelverknüpfungsschaltung nach Fig. 15
ergibt sich aus der nachfolgend dargestellten Tabelle 6:
| Un Werte Un.2,Un.1 Bildbitpaare |
| Tn Oxl Tn.2 Tn.1 00 01 11 |
| 0 Z Z.Z 00 10 10 10 |
| x x x x 01 01 01 01 |
| 1 0 x 1 11 j 00 01 11 |
In der linken Teiltabelle der Tabelle 6 sind die Werte für eine Komponente des Vektors
Un und eine Komponente des Vektors Tn dargestellt. In der rechten Teiltabelle dagegen
sinddie entsprechenden Bildbits nach Tabelle 1 angegeben.
-
Aus der Tabelle 6 kann entnommen werden, daß die am Dateneingang anliegenden
Bildbits Un.k dann zum Ausgang der Einzelverknüpfungsschaltung durchgeschaltet werden,
wenn der der Wert des anderen Bildbitpaares '1' ist. Ist der Wert des anderen Bildbitpaares
'O', also das Tristate-Gatter gesperrt, dann wird am Ausgang der Einzelverknüpfungsschaltung
der Wert 'Z' für'hochohmig' abgegeben. Hat dagegen das Bildbitpaar Tn.k den Wert
'x' für ~unbestimmt', dann wird am Ausgang der Einzelverknüpfungsschaltung eben-
falls
der Wert 'x' für 'unbestimmt' abgegeben. In diesem Falle kann nicht festgestellt
werden, ob am Ausgang eines Tristate-Gatters sich der Wert 'O', '1' oder 'hochohmig'
einstellen wird.
-
Durch die vierte Einzelverknüpfungsschaltung 66 wird eine Verknüpfungsverbindung
(wired and) nachgebildet, auf welche zwei Tristate-Sender speisen. Eine derartige
Einzelverknüpfungsschaltung ist in Fig. 16 dargestellt. Wiederum werden jeweils
zwei Paare aus Bildbitpaaren miteinander zu einem Bildbitpaar des Ergebnisvektors
Vn.k verknüpft.
-
Das eine Bildbit Tn.1 des einen Bildbitpaares Tn.k wird einem fünften
ODER-Glied 94, dem invertierenden Eingang eines 14. UND-Gliedes 98 und einem 16.
UND-Glied 102 zugeführt. Das andere Bildbit Tn.2 des einen Bildbitpaares Tn.k wird
dem fünften ODER-Glied 94, dem 14. UND-Glied 98 und den: invertierenden Eingang
des 16. UND-Gliedes 102 zugeführt. Das eine Bildbit Un.1 des anderen Bildbitpaares
Un.k wird an ein sechstes ODER-Glied 96, an den invertierenden Eingang eines 15.
UND-Gliedes 100 und an ein 17.
-
UND-Glied 104 angelegt. Das andere Bildbit Un.2 des anderen Bildbitpaares
Un.k wird dem sechsten ODER-Glied 96, dem 15. UND-Glied 100 und dem invertierenden
Eingang des 17.
-
UND-Gliedes 104 zugeführt. Die Ausgänge des fünften und sechsten ODER-Gliedes
94 und 96 sind mit einem 18. UND-Glied 106 verbunden, dessen Ausgang auf ein 20.
UND-Glied 112 führt. Die Ausgänge des 14.und 15. UND-Gliedes 98 und 100 sind mit
einem 19. UND-Glied 108 verbunden, dessen invertierender Ausgang zum 20. UND-Glied
112 führt. Die Ausgänge des 16. und 17. UND-Gliedes 102 und 104 sind mit einem siebten
ODER-Glied 110 verbunden, dessen invertierender Ausgang zu einem 21. UND-Glied 114
führt. Mit den: 21. UND-Glied 114 ist außerdem der Ausgang des 18. UND-Gliedes 106
verbunden. Am Ausgang des 20. UND-Gliedes 112 wird das eine Bildbit Vn.1 am Ausgang
des 21. UND-Gliedes
114 das andere Bildbit Vn.2 des Bildbitpaares
des Ergab nisvektors abgegeben. Schließlich ist noch ein achtes ODER-Glied 116 vorgesehen,
das mit den Ausgängen des 14. UND-Gliedes 98 und des 15. UND-Gliedes 100 verbunden
ist, und das an seinen invertierenden Ausgang ein Fehlersignal Fn abgibt.
-
Die Arbeitsweise der vierten Einzelverknüpfungsschaltung 66 nach Fig.
16 zeigt die nachfolgend dargestellte Tabelle 7:
| Un Werte Un.2,Un.1 Bildbitpaare |
| Tn 0 O x 1 Z Tn.2,Tn.1 00 01 11 10 |
| 0 0 0 0 0 00 00 00 00 00 |
| x O x x x 01 00 01 0i 01 |
| 1 0 x 1 1 11 00 01 11 11 |
| Z O x 1 Z 10 OO 01 11 10 |
In der linken Teiltabelle sind wiederum die Werte der Vektoren Un und Tn dargestellt.
In der rechten Teiltabelle sind die korrespondierenden Bildbitpaare der Werte angegeben.
-
Aus der Tabelle 7 kann entnommen werden, daß am Ausgang der Einzelverknüpfungsschaltung
das Bitpaar für den Wert 'O' abgegeben wird, wenn eines der Bildbitpaare am Eingang
den Wert 'O' hat. Am Ausgang wird das Bildbitpaar für den Wert 'unbestimmt' abgegeben,
wenn am Eingang zumindest das eine Bildbitpaar den Wert 'unbestimmt', das andere
Bildbitpaar den Wert >1' oder den Wert 'hochohmig' hat. Am Ausgang erscheint
dagegen das Bildbitpaar für den Wert '1', wenn beide Bildbitpaare am Eingang des
Wert '1' haben oder das eine Bildbitpaar den Wert '1' hat und das andere Bildbitpaar
den Wert 'hochohmig'. Schließlich wird am Ausgang das Bildbitpaar für den Wert 'hochohmig'
abgegeben, wenn am Eingang die beiden Bildbitpaare den Wert 'hochohmig' haben.
-
Aus der nachfolgend dargestellten Tabelle 8 ergeben sich die Fälle,
bei denen am Ausgang der vierten Einzelver-
knüpfungsschaltung
ein Fehlersignal F auftritt:
| Un Wer#e 1#11.2,Un.? Bildbitpaare |
| 00 01 1' 1 10 |
| Tn OxlZ Tn.2, Tn |
| 00 1 1 ? 0 |
| 0 1110 |
| Z 0 0 0 0 10 0 0 0 0 |
Die linke Teiltabelle der Tabelle 8 zeigt wiederum die Werte für die Vektoren Un
und Tn, die rechte Teiltabelle die zugeordneten Bildbitpaare nach Tabelle 1. Aus
der Tabelle 8 kann entnommen werden, daß immer dann ein Fehlersignal auftritt, wenn
nicht am Eingang der Einzelverknüpfungsschaltung zumindest einmal das Bildbitpaar
für den Wert ~hochohmig' angelegt ist. Da mit der Einzelverknüpfungsschaltung 66
eine Verknüpfungsverbindung mit zwei Tristate-Sendern nachgebildet wird, bedeutet
das Auftreten des .Fehlersignals, daß mehr als ein Tristate-Sender gleichzeitig
auf die Verknüpfungsverbindung arbeitet.
-
Das fünfte Verknüpfungsschaltwerk 28.5 zur Verknüpfung von zwei aus
dreiwertigen oder vierwertigen Simulationssignalen bestehenden Vektoren P, Q ist
mit seinen Eingängen mit den Ausgängen der Zwischenregister 24 und 26 so verbunden,
daß der Index n.k der Vektoren P, Q in Richtung der höherwertigen Bitstellen der
Zwischenregister aufsteigt. Somit wird der eine Vektor P von dem einen Zwischenregister,
der andere Vektor Q von dem anderen Zwischenregister geliefert Die Ausgänge des
fünften Verknüpfungsschaltwerkes sind über den Eingangsschalter 20 mit einem Register
im Registerblock 22 derart verbindbar, daß der Index nk des Ausgangsvektors Wn.k
in Richtung der hoherwertigen Bitstellen des Registers im Registerblock 22 aufsteigt
und der Index n des Fehlervektors Fn bei der Einspeicherung in ein anderes Register
des Registerblockes
22 ebenfalls in Richtung der höherwertigen
Bitstellen aufsteigt. Die zum Betrieb des fünften Verknüpfungsschaltwerkes erforderlichen
Steuersignale EO bis ES werden aus dem Steuerwerk 18 an das fünfte Verknüpfungsschaltwerk
28.5 geliefert.
-
Im Ausführungsbeispiel für das fünfte Verknüpfungsschaltwerk sind
die nachzubildenden Funktionen mit Hilfe von UND-, ODER-Glieder und EXKLUSIV-ODER-Schaltungen
realisiert worden. Eine andere mögliche Realisierung kann mit Hilfe von ROM Bausteinen
erfolgen, di#.B. 10 Adreßelngänge und mindestens 3 Ausgänge haben müssen. Dann können
6 Adreßeingän-ge für die Steuereingänge EO bis ES und die vier restlichen Eingänge
jeweils für vier Signale Pn.1, Pn.2, Qn.1 und Qn.2 verwendet werden. Die ROM Bausteine
sind derartig eingestellt, daß bei Anlegen der Steuersignale EO bis ES und der beiden
Vektoren P, Q der gewünschte Ausgangsvektor W am Ausgang abgegeben wird.
-
32 Patentansprüche 16 Figuren