DE2360762C3 - Integrierte Großschaltung zur Durchführung von Datenverarbeitungsoperationen und Prüfoperationen - Google Patents

Integrierte Großschaltung zur Durchführung von Datenverarbeitungsoperationen und Prüfoperationen

Info

Publication number
DE2360762C3
DE2360762C3 DE2360762A DE2360762A DE2360762C3 DE 2360762 C3 DE2360762 C3 DE 2360762C3 DE 2360762 A DE2360762 A DE 2360762A DE 2360762 A DE2360762 A DE 2360762A DE 2360762 C3 DE2360762 C3 DE 2360762C3
Authority
DE
Germany
Prior art keywords
input
data
shift
switching element
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2360762A
Other languages
English (en)
Other versions
DE2360762B2 (de
DE2360762A1 (de
Inventor
Richard Neil Hyde Park N.Y. Gustafson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2360762A1 publication Critical patent/DE2360762A1/de
Publication of DE2360762B2 publication Critical patent/DE2360762B2/de
Application granted granted Critical
Publication of DE2360762C3 publication Critical patent/DE2360762C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Logic Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Die Erfindung betrifft eine integrierte Großschaltung zur Durchführung von Datenverarbeitungsoperationen und Prüfoperationen nach dem Oberbegriff des Anspruchs 1.
Beim Entwurf von Schaltwerken für Rechenanlagen hatte man bisher volle Freiheit in der Ausführung und Anordnung der Grundschaltungen, um die verschiedenen Funktionseinheiten zu konstruieren. Diese Unabhängigkeit und Flexibilität brachte aber auch oft Schwierigkeiten in der Taktierung bzw. Ablaufsteuerung und beim Austesten der Schaltungen, und es war eine komplizierte und sehr detaillierte Ausbildung des Wartungspersonals nötig. Vorteilhaft war, daß man die Schaltungen optimieren und durch Kombination verschiedener Techniken den Schaltungsaufwand minimisieren konnte. Schnittstellenwerte waren vorgegeben, und Parameter der Einzelteile oder Elementarschaltungen konnten gut gemessen werden. Nach Einführung der Technik integrierter Großschaltungen hat man diese Schnittstellen und die Prüfmöglichkeiten für elementare Schaltungsteile aber nicht mehr. Man kann nicht mehr jede einzelne Grundschaltung für sich testen. Infolgedessen muß man die Schaltwerke in solche Abschnitte unterteilen, deren Eigenschaften nicht mehr vom Umschaltverhalten der enthaltenen Elementarschaltungen abhängig sind.
Bei integrierter Großschaltungen kann man hunderte von Elementarschaltungen auf einem einzigen HaIbleiterplättchen unterbringen. Hierdurch ergibt sich die Möglichkeit zur Reduzierung des Energieverbrauchs, zur Erhöhung der Arbeitsgeschwindigkeit, sowie zur Verringerung der Kosten für die Schaltungen einer Datenverarbeitungsanlage. Bevor dies erreicht werden kann, müssen aber viele Gesichtspunkte berücksichtigt werden. Bei einer mittleren Datenverarbeitungsanlage mit ca. 40 000 Einzelschaltungen ist es z. B. nicht ungewöhnlich, daß während der Entwicklungszeit 1500
oder mehr Änderungen vorgenommen werden. Solche laufenden Änderungen werden jedoch nahezu unmöglich, wenn die kleinste Moduleinheit bereits hunderte von Schaltungen enthält.
Ein anderer wichtiger Gesichtspunkt ist das Austesten von Funktionseinheiten, die als integrierte Großschaltungen ausgeführt sind, vor deren Einbau in die Gesamtanlage. Auch müssen beim Entwurf bereits die später nach Inbetriebnahme erforderlich werdenden Fehlerprüfungen durch entsprechende Ausgestaltung der Schaltungen berücksichtigt werden.
Bisher konnte jede einzelne Elementarschaltung ausgetestet werden. Hierfür wurde auf Moduln eine entsprechende Anzahl Anschlußpunkte vorgesehen. Bei der Technik integrierter Großschaltungen ist aber das Verhältnis der Anzahl Elementarschaltungen zur Anzahl möglicher Anschlußpunkte wesentlich größer.
Ein Modul mit 100 Plättchen, die im Durchschnitt je Schaltungen tragen, enthält also ca. 30 000
Schaltungen. Ein Austesten einzelner Parameter für alle Schaltungen ist deshalb unmöglich. Funktionsprüfungen an integrierten Großschaltungen, deren Entwurf den früher üblichen Gesichtspunkten entspricht, können auch nicht alle Möglichkeiten erfassen und wären r> deshalb nicht zuverlässig genug. Es ist also eine neue Organisation bei der Anordnung der Schaltungen notwendig, wenn man die vorhandenen Vorteile der integrierten Großschaltungen ausnutzen wi!L
Es ist schon eine Schaltwerksorganisation vorgeschlagen worden (P 23 49 377.8), bei der gleichartige Grundschaltungen verwendet werden, die für verschiedene Niveaus in der Hierarchie modularer Einheiten geeignet sind. Hierbei wurde eine Abhängigkeit der Arbeitsweise vom Umschaltverhalten der Elementar- \=> schaltungen vermieden, so daß keine ungewollten Schaltzustände infolge gegenseitiger Abhängigkeit entstehen können. Bei dieser Organisation war ein Zugriff zu den Daten der einzelnen Speicherglieder und damit ein Funktionstest von Elementarschallungen >o möglich, indem Daten in sequentieller Form in eine Kette von solchen Speichergliedern eingeschoben bzw. daraus ausgeschoben werden konnten. Jedoch waren hierfür besondere Schiebetaktsignale notwendig, deren Impulse nicht überlappen durften, und es mußten 2s während solchen Schiebeoperationen die normalen Systemtaktsignale unterbrochen werden.
Eine ähnliche Organisation ist beispielsweise in der US-PS 35 82 902 beschrieben worden, bei der einem bistabilen Schaltglied ein bistabiles Hilfsschaltglied so zugeordnet ist, das aber beim normalen Betrieb i/icht verwendet wird. Erst beim Austesten der Schaltung und der Zusammenschaltung mehrerer bistabiler Schaltglieder zu einem Schieberegister wird dieses zusätzliche bistabile Schaltglied benötigt.
Da dieses bistabile Hilfsschaltglied nur für Testzwekke benötigt wird, ergibt sich insgesamt eine ungünstigere Schaltkreisstruktur, da für den normalen Betrieb Schaltglieder (quasi verschenkt werden, was für den Aufwand insgesamt Nachteile mit sich bringt.
Der Erfindung liegt somit die Aufgabe zugrunde, für eine integrierte Großschaltung nach dem Oberbegriff des Anspruchs 1 verbesserte Grundschaltungen anzugeben, die zu ihrem Aufbau weniger bistabile Schaltglieder und Torschaltungen benötigen. Diese Aufgabe wird durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale gelöst.
Technische Weiterbildungen und Ausgestaltungen des Gegenstandes der Erfindung sind den Unteransprüchen zu entnehmen.
Die Elementarschaltungsanordnung gemäß der vorliegenden Erfindung ist wegen ihrer modular aufgebauten und universell verwendbaren logischen Struktur und wegen ihrem geringen Bedarf an Anschlußpunkten mit besonderem Vorteil dort zu verwenden, wo arithmetisehe und logische Schaltkreisstrukturen in integrierter Technik mit besonders hoher Dichte hergestellt werden sollen.
Ein Ausführungsbeispiel der Erfindung wird im folgenden anhand von Zeichnungen beschrieben. Es zeigt
F i g. 1 die schematische Darstellung einer erfindungsgemäßen Elementarschaltungsanordnung,
F i g. 2 ein Taktsignaldiagramm,
F i g. 3 Einzelheiten der bistabilen Schaltglieder und der Eingabeschaltungen einer Elementarschaltungsanordnung gemäß F i g. 1,
F i g. 4 eine schematische Darstellung der Kombination mehrerer Elementarschaltungsanordnungen gemäß F i g. 1 auf einem Halbleiierplättchen, die zum Einschieben und Ausschieben von Daten geeignet ist.
F i g. 1 zeigt das Blockschaltbild eines Schaltwerks-Elements gemäß vorliegender Erfindung. Durch dia Technik der integrierten Großschaltungen (Large Scale Integration, LSI) ist es möglich, für Datenverarbeitungsanlagen Halbleiter-Schaltungsplättchen herzustellen, auf denen hunderte oder tausende der in F i g. 1 gezeigten Schaltwerks-Elemente zusammengefaßt sind. Das Schaltwerks-Element stellt eine Bitposition dar, und besteht aus einem Verknüpfungsnetzwerk 10, einer ersten bistabilen Schaltung 11 und einer zweiten bistabilen Schaltung 12. Die bistabilen Schaltungen 11 und 12 bilden miteinander eine Anordnung zur Speicherung und Darstellung eines einzelnen Datenbits.
Die beiden bistabilen Schaltungen werden unterschieden durch Verwendung der Bezeichnung »Speicherglied« für die Schaltung 11 und »Kippglied« für die Schaltung 11 und »Kippglied« für die Schaltung 12. Hierdurch wird angegeben, welches von zwei nicht phasengleichen Taktsignalen die betreffende Schaltung zur Aufnahme von Daten steuert.
Das Verknüpfungsnetzwerk 10 kann eine beliebige Kombination parallel oder in Reihe verbundener Verknüpfungsglieder sein, welchen Eingangssignale 5 auf Leitung 13 zugeführt werden. Leiter 13 kann eine Einzel- oder eine Mehrfachleitung für Steuersignale, Eingabedaten, Zwischenergebnisse usw. sein. Das Ergebnis (Rn) der im Verknüpfungs-Netzwerk 10 durchgeführten Funktion wird auf einem Ausgang 14 abgegeben, der mit einem UND-Glied 15 verbunden ist. Das Schaltwerks-Element nimmt ein Speicherglied-Taktsignal (Lc) von Leitung 16 auf; dieses wirkt auf UND-Glied 15 so, daß Speicherglied 11 auf den Zustand eingestellt wird, welcher durch das Signal auf dem Verknüpfungs-Netzwerksausgang 14 angegeben ist. Das ins Speicherglied 11 eingegebene und am Ausgang 17 abgegebene Verknüpfungsergebnis wird über ein UND-Glied 18 ins Kippglied 12 eingegeben oder eingespeichert. Das zweite Eingangssignal zum UND-Glied 18 ist ein Kippglied-Taktsignal (Tc)auf Leitung 19. Das Kippglied-Taktsignal auf Leitung 19 hat eine andere Phasenlage als das Speicherglied-Taktsignal auf Leitung 16. Praktisch heißt dies, daß die Vorderflanken der Taktimpulse so weit auseinander liegen, daß das Speicherglied 11 das Ausgangssignal des Verknüpfungs-Netzwerks 10 richtig aufgenommen hat, bevor das Kippglied 12 zur Aufnahme der gleichen Information aktiv gemacht wird.
Das Ausgangssignal des Kippgliedes 12, welches nun das Verknüpfungsergebnis Rn enthält, wird auf einer Ausgangsleitung 20 abgegeben. Das Ausgangssignal vom Kippglied 12 auf Leitung 20 kann dann — wie im Ausführungsbeispiel gezeigt — als Eingangssignal für ein nachfolgendes Verknüpfungs-Netzwerk 21 verwendet werden, welches seinerseits ein Ergebnissignal R auf die Ausgangsleitung 22 abgibt. Das Ausgangssignal von Leitung 20 vom Kippglied 12 kann außerdem über eine Leitung 23 zum Eingang des Verknüpfungs-Netzwerks 10 zurückgeführt werden, und kann dann — nach Maßgabe der Eingangssignale S — in nachfolgenden Verknüpfungsoperationen mit verwendet werden.
Vor der weiteren Beschreibung von F i g. 1 werden nun anhand von Fig.2 die nicht-phasengleichen Taktsignale erläutert. Die Frequenz (Impulsfolgefrequenz) der beiden Taktsignalzüge, die Impulsbreite der Taktimpulse, und der Phasenunterschied zwischen den
beiden Taktsignalen sind abhängig von der Zeit, die notwendig ist, um die bistabilen Schaltungen U und 12 zuverlässig umzuschalten, sowie auch von der maximalen Verzögerung, welche zwischen dem Auftreten der Eingabesignale und dem Ergebnissignal Rn des Verknüpfungs-Net/werks 10 auftreten kann.
Beim Entwurf des Systems könnte man einerseits zwei separate, nicht-phasengleiche Taktsignale vorsehen, wie sie in F i g. 2 als L1- und T1- gezeigt sind. Die Phasendifferenz der beiden Taktsignalzüge, welche durch die Anstiegsflanke 25 von L1-und die Anstiegsflanke 26 von Tc gegeben ist, hängt von der Geschwindigkeit ab, mit der das Speicherglied 11 zuverlässig umgeschaltet werden kann. Die Impulsfolgefrequenz der Taktsignalzüge, weiche dem Abstand der beiden Anstiegsflanken 25 und 27 von L1- entspricht, hängt von der Verzögerung ab, welche im Verknüpfungs-Netzwerk 10 auftritt.
Andererseits könnte man beim Systementwurf eine Taktgabe vorsehen mit einem Grund-Taktsignal, z. B. Ln welches außerdem invertiert wird, um ein nicht-phasengleiches zweites Taktsignal zu erhalten, wie es durch die gestrichelte Linie 28 beim 7>Taktsignalzug dargestellt ist.
Es folgt nun eine weitere Beschreibung der Fig. 1, und zwar derjenigen Schaltglieder, die zu den bisher beschriebenen Teilen des Schaltwerks-Elements hinzugefügt werden müssen, um eine Schieberegister-Verbindung mehrerer solcher Schaltwerks-Elemente zu ermöglichen. Zu diesem Zweck wird ein zusätzlicher Eingang zum Speicherglied 11 mittels eines UND-Gliedes 30 und eines Inverters 31 gebildet. Wenn es während des Betriebs gewünscht wird. Daten aus anderen Quellen als dem Verknüpfungs-Netzwerk 10 in das Speicherglied 11 und das Kippglied 12 einzugeben, wird ein Steuersignal SCHIEBEN auf Leitung 32 aktiviert, um dadurch eine Verschiedeoperation festzulegen. Die einzugebenden Daten werden an die Leitungen 33 (SCHIEBEDATEN EIN) angelegt. Das aktivierte Steuersignal SCHIEBEN auf Leitung 32 wirkt über den Inverter 31 auf das UND-Glied 15, um dieses zu sperren und es wirkt auf das UND-Glied 30, um dieses freizugeben. Das Speicherglied-Taktsignal von Leitung 16 wirkt jetzt auf das UND-Glied 30 ein, so daß Speicherglied 11 auf den Wert eingestellt wird, den das Signal SCHIEBEDATEN EIN auf Leitung 33 darstellt Auf diese Weise kann die Anlage auf Verschiebebetrieb eingestellt werden, und es ist durch Steuersignale möglich, zu bestimmen, welche Daten als Anfangswerte in das Speicherglied 11 gelangen, um diese dann im Verknüpfungs-Netzwerk 10 weiter zu verarbeiten.
Um den inhalt des Kippgiiedes Ϊ2 separat untersuchen zu können, ist eine zusätzliche Ausgangsleitung 34 mit der Bezeichnung SCHIEBEDATEN AUS vorgeshen. Gewünschte Daten (Binärwerte) können durch das UND-Glied 30 in das Speicherglied 11 und damit auch in das Kippglied 12 eingesetzt werden. Die Anlage kann wieder in normale Betriebsart gebracht werden durch Deaktivierung des Signals SCHIEBEN auf Leitung 32. Es können dann einige Arbeitszyklen mit Benutzung des Verknüpfungs-Netzwerkes 10 durchgeführt werden; danach kann man wieder zur Verschiebebetriebsart zurückkehren durch Aktivierung des Signals auf Leitung 32, um den Inhalt des Kippgliedes 12 auf der Ausgangsleitung 34 zu untersuchen.
F i g. 3 zeigt genauere Einzelheiten des Speichergliedes 11, des Kippgliedes 12 und der taktgesteuerten Eingangstorschaltungen. Als Verknüpfungsglieder werden NAND-Glieder (UND-Funktion mit Komplementierung) benutzt. Die kreuzweise Verbindung der NAND-Glieder 35 und 36 ergibt das Speicherglied 11. Das Ausgangssignal vom Verknüpfungs-Netzwerk 10 auf Leitung 14 (F i g. 1) gelangt an das N AN D-Glied 37 sowie über den Inverter (NICHT-Glied) 39 an das UND-Glied 38. Das Speicherglied-Taktsignal von Leitung 16 gelangt auf je einen weiteren Eingang der NAND-Glieder 37 und 38. so daß Speicherglied 11 normalerweise jeweils auf den Binärwert eingestellt wird, den das Ausgangssignal Rn des Verknüpfungs-Netzwerks 10 darstellt.
Der zusätzliche, unabhängige Eingang zum Speicherglied 11, der durch ein Signal SCHIEBEN auf Leitung 32 freigegeben wird, wird durch zwei NAND-Glieder 40 und 41 gebildet, denen an einem zweiten Eingang das Speicherglied-Taktsignal von Leitung 16 zugeführt wird. Ein weiterer Eingang von NAND-Glied 40 ist schließlich mit der Leitung 33 (SCHIEBE-DATEN EIN) verbunden, und ein weiterer Eingang des NAND-Gliedes 41 über den Inverter 42 mit der Schiebedaten-Eingangsleitung 33, so daß das Speicherglied U (bei aktivem Signal SCHIEBEN) jeweils auf den Binärwert eingestellt wird, der auf der Schiebedaten-Eingangsleitung 33 vorliegt. Während der zusätzliche unabhängige Eingang zum Speicherglied 11 durch das Signal SCHIEBEN auf Leitung 32 freigegeben ist, werden über den Inverter 43 die NAND-Glieder 37 und 38 gesperrt bzw. außer Betrieb gesetzt.
Das Kippglied 12 besteht aus den NAND-Glieder 44 und 45, welche durch die Ausgangssignale der NAND-Glieder 46 und 47 angesteuert werden. Die Eingangssignale der NAND-Glieder 46 und 47 sind einmal die Binärwert-Ausgangssignale des Speichergliedes II, und außerdem das Kippglied-Taktsignal von der Leitung 19. Auf der Ausgangsleitung 34 des Kippgliedes 12 erscheinen die SCHIEBEDATEN AUS, und auf der Ausgangsleitung 20 Signale, welche den Ausgangswert Ä„des Verknüpfungs-Netzwerks darstellen, der in der Gesamtschaltung mit dem Speicherglied 11 und dem Kippglied 12 festgehalten und gespeichert wurde.
F i g. 4 zeigt schematisch, wie mehrere Schaltwerks-Elemente gemäß Fig. t, die auf einem Halbleiterplättchen 50 kombiniert sind, während der Hertellung miteinander verbunden werden. Die einzigen zusätzlichen Signalleitungen, die auf dem Plättchen nebst den normalen Eingabeleitungen und Taktanschlußleitungen vorgesehen werden müssen, sind Leitung 33 (SCHIEBE DATEN EIN), Steuerleitung 32 (SCHIEBEN) und Leitung 34 (SCHIEBEDATEN AUS). Bei der Herstellung des "iät.chcns 50 werden die verschiedenen Speicherglieder 11 und Kippglieder 12 in Kaskadenform hintereinander geschaltet. Die Schiebedatenausgangsleitung 34 vom Kippglied 12 ist mit der Schiebedateneingangsleitung 33 zum Speicherglied 11 eines nachfolgenden Schaltwerks-Elementes verbunden. Die Schiebedatenausgangsleitung 34 des letzten Kippgliedes der auf einem Plättchen befindlichen Kaskade von Speichergliedern 11 und Kippgliedern 12 bildet einen Ausgangsanschluß des Plättchens. Dieser Ausgangsanschluß kann mit der Schiebedateneingangsleitung 33 eines anderen Plättchens verbunden werden, das sich auf der gleichen Modulplatte befindet Der zusätzliche unabhängige Eingang zum Speicherglied 11 des ersten Schaltwerk-Elements wird mit der Schiebedateneingangsleitung 33 verbunden, über welche die einzuschiebenden Daten an alle auf dem Plättchen 50 befindlichen
Schaltwerks-Elemente gelangen.
Im Zusammenhang mit Fig.4 wird jetzt anhand der Bitfolge 101 beschrieben, wie die Kippglieder 12 der Schaltwerks-Elemente auf dem Plättchen 50 in einer Schiebeoperation auf die Bitkombination 101 eingestellt werden können, bevor die normale Betriebsweise eingeleitet wird, für die dann diese Binärwerte die Anfangswerte darstellen. Die Bitfolge 101 wird sequentiell über die Leitung 33 (SCHIEBEDATEN EIN) eingegeben, und zwar synchron mit dem Speicherglied-Taktsignal und dem Kippglied-Taktsignal; im Laufe von drei Operationszyklen wird das eingegebene Bitmutster durch die Schaltungen 51,52 und 53 verschoben. Danach kann zur normalen Betriebsweise übergegangen werden durch Beendigung des SOV/EÖE-Steuersignals auf der Leitung 32.
Nachdem das System eine zeitlang in normaler Betriebsweise gearbeitet hat, wird das Signal SCHIE BEN auf der Steuerleitung 32 wieder erregt, und man kann dann feststellen, in welchem Zustand sich jedes der Speicherglieder 11 und Halteglieder 12 befindet. Wenn nach Aktivierung des SCW/fßE-Steuersignals auf Leitung 32 auch das Speicherglied-Taktsignal und das Kippglied-Taktsignal zugeführt werden, dann wird der Inhalt der Schaltungen 53,52 und 51 sequentiell auf der Leitung 34 (SCHlEBEDA TENAUS) ausgegeben.
In F i g. 1 ist noch eine Modifikation gezeigt, bei welcher das im Prinzip gleiche Schaltwerks-Element mit anderen Taktsignalen benutzt werden kann. In F i g. 1 sind als gestrichelte Linien die geänderten Ausgangsleitungen 55 und 56 am Speicherglied 11 gezeigt Bei dieser Änderung gibt im normalen Betrieb nur das Speicherglied 11 Ausgangssignale an das zusätzliche Verknüpfungs-Netzwerk 21 ab, sowie über die Leitung 23 Rückführungsignale an den Eingang des Verknüpfungs-Netzwerks 10. Bei dieser Ausführungsart wird nur ein Taktsignal benutzt, z. B. das in F i g. 2 gezeigte Signal Lc. Es muß dann allerdings bei der Konstruktion genauer auf die Verzögerung durch das Verknüpfungs-Netzwerk 10 geachtet werden, welche für die Impulsfolgefrequenz des Taktsignals wichtig ist, sowie auf die Zeitdifferenz zwischen der Anstiegsflanke 25 und der Abfallflanke 57 der Taktimpulse, welche zum Eingeben der Daten in die Speicherglieder 11 benutzt werden. Bei guter Einhaltung der Frequenz des Speicherglied-Tak'tsignals läuft der normale Systembetrieb wie vorher beschrieben ab. Wenn es gewünscht wird, daß das Schaltwerks-Element wie die Stufe eines Schieberegisters arbeitet, damit Daten eingeschoben und ausgeschoben werden können, wird das UND-Glied 30 freigegeben und das UND-
K) Glied 15 gesperrt. Außerdem wird aber ein zusätzliches Taktsignal benötigt, wie z. B. das Kippglied-Taktsignal auf Leitung 19, um das Kippglied 12 in jedem der Schaltwerkselemente anzusteuern, damit eine Verschiebeoperation möglich wird.
r, Es wurde also ein Schaltwerks-Element dargestellt, das ein Verknüpfungs-Netzwerk enthält, welches eine Speicherschaltung ansteuert, die eine erste bistabile Vorrichtung in Form eines Speichergliedes und eine zweite bistabile Vorrichtung in Form eines Kippgliedes enthält, und welches durch Hinzufügung eines zusätzlichen, unabhängigen Eingangs zur ersten bistabilen Vorrichtung so eingerichtet ist, daß es mit mehreren anderen Schaltwerks-Elementen in Kaskadenform verbunden werden kann, so daß eine Schieberegister-Betriebsweise möglich ist. Bei dieser Schieberegister-Betriebsweise können vorbestimmte Bitmuster in die Speicherschaltungen der Schaltwerks-Elemente eingegeben werden, welche dann als Anfangswerte für die normale Betriebsweise zur Verfügung stehen. Die
ίο Schieberegister-Betriebsweise ermöglicht es schließlich auch, den Inhalt der Speicherschaltungen aller Schaltwerks-Elemente an einem Ausgang des Schieberegisterpfades sequentiell abzugeben.
Die beschriebenen Schaltwerks-Elemente brauchen keine anderen als die normalen Systemtaktsignale, wenn sie als Schieberegisterstufen betrieben werden. Bei integrierten Großschaltungen brauchen also keine zusätzlichen Anschlußstifte für Taktsignale vorgesehen zu werden. Für jeden Schaltungsblock (wie in Fig.4
gezeigt) braucht man nur je drei zusätzliche Anschlußstifte, um den Schieberegislerbelrieb zu ermöglichen.
Hierzu 1 Blatt Zeichnungen

Claims (5)

Patentansprüche:
1. Integrierte Großschaltung zur Durchführung von Datenverarbeitungsoperationen und Prüfoperationen mit mehreren, aus Verknüpfungsnetzwerken mit nachgeschalteten Master-/Slave-Flipflops bestehenden Grundschaltungen, bei der in allen Grundschaltungen ein auf ein Schiebe-Steuersignal ansprechender, die Schaltung von der Datenverarbeitungsbetriebsart in den Prüfbetrieb schaltender Umschalter vorgesehen ist, der in der Prüfbetrieb?stellung die Master-ZSlave-Flipflops zu Schieberegistern zur Ein- bzw. Ausgabe von Prüfinformation in die bzw. aus den Grundschaltungen zusammengeschaltet und die Master-ZSlave-Flipflops von den Verknüpfungsnetzwerken abtrennt und an eine Schiebedatenleitiing anschaltet, dadurch gekennzeichnet, daß jede Grundschaltung nur ein Master-/Slave-Flipflop (11,15; 12,18) als Zwischenspeicher sowohl für den Datenverarbeitungs- als auch für den Prüfbetrieb aufweist und der Umschalter (30,31) nur mit dem ersten bistabilen Schaltglied (11, 15) des Master/SIace-Flipflops (11, 15; 12,18) verbunden ist
2. Integrierte Großschaltung nach Anspruch 1, dadurch gekennzeichnet, daß in jeder Grundschaltung das erste bistabile Schaltglied (11) des Master-/Slave-Flip-Flops ein Eingabetor (15) aufweist, das mit dem Ausgang eines ersten Verknüpfungsnetzwerkes (10), mit einem steuerbaren Umschalter (30, 31) sowie mit einem (16) von zwei Taktsignaleingängen verbunden ist, so daß nach Maßgabe des Steuersignals (SCHIEBEN) entweder die Ergebnisdaten des ersten Verknüpfungsnetzwerkes oder die Eingabedaten (Prüfdaten) über den steuerbaren Umschalter jeweils zur Taktzeit (Lc) in das erste bistabile Schaltglied eingegeben werden, und daß das zweite bistabile Schaltglied (12) des Master-/Slave-Flip-Flops ein Eingabetor (18) aufweist, das mit einem Ausgang (17) des ersten bistabilen Schaltgliedes sowie mit einem zweiten
(19) der Taktsignaleingänge verbunden ist, so daß die im ersten bistabilen Schaltglied enthaltenen Daten jeweils zur Taktimpulszeit (Tc) in das zweite bistabile Schaltglied übertragen werden.
3. Integrierte Großschaltung nach einem oder mehreren der Ansprüche 1 und 2, dadurch gekennzeichnet, daß in jeder Grundschaltung ein Ausgang (17) des ersten bistabilen Schaltgliedes (11) mit einem Eingang (23) des ersten Verknüpfungsnetzwerkes (10) verbunden ist
4. Integrierte Großschaltung nach einem oder mehreren der Ansprüche ; bis 3, dadurch gekennzeichnet, daß in jeder Grundschaltung ein Ausgang
(20) des zweiten bistabilen Schaltgliedes (12) mit einem Eingang (23) des Verknüpfungsnetzwerkes (10) sowie mit einem nachgeschalteten Verknüpfungsnetzwerk (21) verbunden ist.
5. Integrierte Großschaltung nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß in jeder Grundschaltung mehrere, aus hintereinandergeschalteten Master-ZSIave-Flip-Flops bestehende Schieberegister mit denen anderer Schaltwerke derart hintereinander schaltbar sind, daß der Schiebedatenausgang (34) der letzten Stufe des vorhergehenden Schieberegisters jeweils mit dem Schiebedateneingang (33) der ersten Stufe des nachfolgenden Schieberegisters verbunden ist.
DE2360762A 1972-12-26 1973-12-06 Integrierte Großschaltung zur Durchführung von Datenverarbeitungsoperationen und Prüfoperationen Expired DE2360762C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US00318344A US3806891A (en) 1972-12-26 1972-12-26 Logic circuit for scan-in/scan-out

Publications (3)

Publication Number Publication Date
DE2360762A1 DE2360762A1 (de) 1974-07-11
DE2360762B2 DE2360762B2 (de) 1981-01-22
DE2360762C3 true DE2360762C3 (de) 1981-11-05

Family

ID=23237781

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2360762A Expired DE2360762C3 (de) 1972-12-26 1973-12-06 Integrierte Großschaltung zur Durchführung von Datenverarbeitungsoperationen und Prüfoperationen

Country Status (11)

Country Link
US (1) US3806891A (de)
JP (2) JPS5230337B2 (de)
AR (1) AR213825A1 (de)
BR (1) BR7308091D0 (de)
CA (1) CA1001237A (de)
CH (1) CH556544A (de)
DE (1) DE2360762C3 (de)
FR (1) FR2211819B2 (de)
GB (1) GB1452077A (de)
IT (1) IT1045395B (de)
NL (1) NL7316988A (de)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4051353A (en) * 1976-06-30 1977-09-27 International Business Machines Corporation Accordion shift register and its application in the implementation of level sensitive logic system
JPS5373043A (en) * 1976-12-13 1978-06-29 Fujitsu Ltd Logical circuit device
GB2030807B (en) * 1978-10-02 1982-11-10 Ibm Latch circuit
JPS55132277A (en) * 1979-04-02 1980-10-14 Canon Inc Liquid-drip jet recording device
JPS55132278A (en) * 1979-04-02 1980-10-14 Canon Inc Liquid-drip jet recording device
US4293919A (en) * 1979-08-13 1981-10-06 International Business Machines Corporation Level sensitive scan design (LSSD) system
US4358826A (en) * 1980-06-30 1982-11-09 International Business Machines Corporation Apparatus for enabling byte or word addressing of storage organized on a word basis
DE3029883A1 (de) * 1980-08-07 1982-03-11 Ibm Deutschland Gmbh, 7000 Stuttgart Schieberegister fuer pruef- und test-zwecke
US4441075A (en) * 1981-07-02 1984-04-03 International Business Machines Corporation Circuit arrangement which permits the testing of each individual chip and interchip connection in a high density packaging structure having a plurality of interconnected chips, without any physical disconnection
JPS58121458A (ja) * 1981-12-09 1983-07-19 Fujitsu Ltd スキヤンアウト方式
US4503386A (en) * 1982-04-20 1985-03-05 International Business Machines Corporation Chip partitioning aid (CPA)-A structure for test pattern generation for large logic networks
US4513283A (en) * 1982-11-30 1985-04-23 International Business Machines Corporation Latch circuits with differential cascode current switch logic
US4692633A (en) * 1984-07-02 1987-09-08 International Business Machines Corporation Edge sensitive single clock latch apparatus with a skew compensated scan function
JPH0535498Y2 (de) * 1986-02-05 1993-09-08
US4749947A (en) * 1986-03-10 1988-06-07 Cross-Check Systems, Inc. Grid-based, "cross-check" test structure for testing integrated circuits
KR900008022B1 (ko) * 1986-10-16 1990-10-29 페어차일드 세미콘덕터 코퍼레이션 동기배열논리회로 및 시스템
JPH0682146B2 (ja) * 1986-12-22 1994-10-19 日本電気株式会社 スキヤンパス方式の論理集積回路
US5065090A (en) * 1988-07-13 1991-11-12 Cross-Check Technology, Inc. Method for testing integrated circuits having a grid-based, "cross-check" te
US5198705A (en) * 1990-05-11 1993-03-30 Actel Corporation Logic module with configurable combinational and sequential blocks
US5157627A (en) * 1990-07-17 1992-10-20 Crosscheck Technology, Inc. Method and apparatus for setting desired signal level on storage element
US5202624A (en) * 1990-08-31 1993-04-13 Cross-Check Technology, Inc. Interface between ic operational circuitry for coupling test signal from internal test matrix
US5179534A (en) * 1990-10-23 1993-01-12 Crosscheck Technology, Inc. Method and apparatus for setting desired logic state at internal point of a select storage element
US5206862A (en) * 1991-03-08 1993-04-27 Crosscheck Technology, Inc. Method and apparatus for locally deriving test signals from previous response signals
US5230001A (en) * 1991-03-08 1993-07-20 Crosscheck Technology, Inc. Method for testing a sequential circuit by splicing test vectors into sequential test pattern
US5389556A (en) * 1992-07-02 1995-02-14 Lsi Logic Corporation Individually powering-up unsingulated dies on a wafer
US5648661A (en) * 1992-07-02 1997-07-15 Lsi Logic Corporation Integrated circuit wafer comprising unsingulated dies, and decoder arrangement for individually testing the dies
US5442282A (en) * 1992-07-02 1995-08-15 Lsi Logic Corporation Testing and exercising individual, unsingulated dies on a wafer
US5495486A (en) * 1992-08-11 1996-02-27 Crosscheck Technology, Inc. Method and apparatus for testing integrated circuits
US5532174A (en) * 1994-04-22 1996-07-02 Lsi Logic Corporation Wafer level integrated circuit testing with a sacrificial metal layer
TW307927B (de) * 1994-08-29 1997-06-11 Matsushita Electric Ind Co Ltd
US5729553A (en) * 1994-08-29 1998-03-17 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit with a testable block
US5821773A (en) * 1995-09-06 1998-10-13 Altera Corporation Look-up table based logic element with complete permutability of the inputs to the secondary signals
US5869979A (en) 1996-04-05 1999-02-09 Altera Corporation Technique for preconditioning I/Os during reconfiguration
US5936426A (en) * 1997-02-03 1999-08-10 Actel Corporation Logic function module for field programmable array
US6421812B1 (en) 1997-06-10 2002-07-16 Altera Corporation Programming mode selection with JTAG circuits
US6691267B1 (en) 1997-06-10 2004-02-10 Altera Corporation Technique to test an integrated circuit using fewer pins
US6184707B1 (en) 1998-10-07 2001-02-06 Altera Corporation Look-up table based logic element with complete permutability of the inputs to the secondary signals
JP2000162277A (ja) * 1998-11-25 2000-06-16 Mitsubishi Electric Corp 半導体集積回路
JP2000214220A (ja) * 1999-01-19 2000-08-04 Texas Instr Inc <Ti> オンチップモジュ―ルおよびオンチップモジュ―ル間の相互接続をテストするシステムおよび方法
US7805648B2 (en) * 2008-04-07 2010-09-28 Open-Silicon Inc. Shift-frequency scaling
JP6667257B2 (ja) 2015-10-28 2020-03-18 アンデン株式会社 電磁継電器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3582902A (en) * 1968-12-30 1971-06-01 Honeywell Inc Data processing system having auxiliary register storage
US3651472A (en) * 1970-03-04 1972-03-21 Honeywell Inc Multistate flip-flop element including a local memory for use in constructing a data processing system
US3631402A (en) * 1970-03-19 1971-12-28 Ncr Co Input and output circuitry

Also Published As

Publication number Publication date
FR2211819A2 (de) 1974-07-19
FR2211819B2 (de) 1976-06-25
US3806891A (en) 1974-04-23
JPS564942B2 (de) 1981-02-02
GB1452077A (en) 1976-10-06
AR213825A1 (es) 1979-03-30
DE2360762B2 (de) 1981-01-22
CH556544A (de) 1974-11-29
DE2360762A1 (de) 1974-07-11
JPS5230337B2 (de) 1977-08-08
JPS4991559A (de) 1974-09-02
JPS5439537A (en) 1979-03-27
CA1001237A (en) 1976-12-07
NL7316988A (de) 1974-06-28
IT1045395B (it) 1980-05-10
BR7308091D0 (pt) 1974-08-15

Similar Documents

Publication Publication Date Title
DE2360762C3 (de) Integrierte Großschaltung zur Durchführung von Datenverarbeitungsoperationen und Prüfoperationen
DE2349377C2 (de) Schaltwerk zur Durchführung von Datenverarbeitungsoperationen
DE60202749T2 (de) Schnittstelle von synchron zu asynchron zu synchron
EP0012186B1 (de) Einrichtung zur Erzeugung von Taktsteuersignalen
DE2815283C3 (de) Datenverarbeitungseinheit
DE2723707C2 (de) Schaltung zur Erzeugung nicht-überlappender Taktimpuls-Züge
DE2728676A1 (de) Stufenempfindliches, als monolithisch hochintegrierte schaltung ausgefuehrtes system aus logischen schaltungen mit darin eingebetteter matrixanordnung
DE2731336A1 (de) Taktsystem
EP0046500B1 (de) Schieberegister für Prüf- und Test-Zwecke
DE2719531B2 (de) Digitale Logikschaltung zur Synchronisierung der Datenübertragung zwischen asynchrongesteuerten Datensystemen
DE3727035C2 (de)
EP0628832A2 (de) Integrierte Schaltung mit Registerstufen
DE19741915A1 (de) Zwischenspeicheroptimierung in Hardware-Logikemulations-Systemen
DE2225462A1 (de) Verfahren und Einrichtung zur Mittelwertbildung der von einem Vorwärts-Rückwärtssignalgeber her anliegenden Signale
DE60125442T2 (de) Dreifachredundante selbstschrubbende integrierte Schaltung
DE3018509C2 (de) Schieberegister
EP0042961B1 (de) Verfahren und Anordnung zur Erzeugung von Impulsen vorgegebener Zeitrelation innerhalb vorgegebener Impulsintervalle mit hoher zeitlicher Auflösung
DE2114766A1 (de) Eingabevorrichtung
EP0012794B1 (de) Verfahren und Einrichtung für eine elektronische Datenverarbeitungsanlage zur Prüfung der aus einer Instruktion abgeleiteten Steuersignale
DE3221819A1 (de) Vorrichtung zur simulation eines schaltwerks mit hilfe eines rechners
DE2540785C2 (de) Schaltungsanordnung zur Steuerung des Informationsflusses in taktgesteuerten Einrichtungen, zum Beispiel Steuerwerken von Datenverarbeitungseinrichtungen
DE2150011C3 (de) Datenübertragungsanordnung
EP0392636B1 (de) Integrierte Schaltungsanordnung
EP0489228B1 (de) Automatisierungssystem mit einem Programmiergerät und einem Automatisierungsgerät
DE19535007A1 (de) Zählschaltung mit Ladefunktion

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee