DE2360762A1 - Elementarschaltungsanordnung fuer schaltwerke zur durchfuehrung von datenverarbeitungsoperationen - Google Patents
Elementarschaltungsanordnung fuer schaltwerke zur durchfuehrung von datenverarbeitungsoperationenInfo
- Publication number
- DE2360762A1 DE2360762A1 DE2360762A DE2360762A DE2360762A1 DE 2360762 A1 DE2360762 A1 DE 2360762A1 DE 2360762 A DE2360762 A DE 2360762A DE 2360762 A DE2360762 A DE 2360762A DE 2360762 A1 DE2360762 A1 DE 2360762A1
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- input
- clock signal
- data
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 title claims description 9
- 230000007246 mechanism Effects 0.000 claims description 15
- 238000005516 engineering process Methods 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000008520 organization Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000006399 behavior Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000011990 functional testing Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012549 training Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
Description
Böblingen, 5. Dezember 1973 jo-fr
Anmelderin: International Business Machines
Corporation, Armonk, N*Y. 10504
Amtl. Aktenzeichen: ■' Neuanmeldung Aktenzeichen der Anmelderin: PO 972 027
Elementarschaltungsanordnung für Schaltwerke zur Durchführung von Datenverarbeitungsoperationen
Die Erfindung betrifft eine Elementarschaltungsanordnung für Schaltwerke zur Durchführung von Datenverarbeitungsoperationen
mit einer Verknüpfungsschaltung und mit einer Speicherschaltung zur Aufnahme von Ergebnisdaten der Verknüpfungsschaltung.
Beim Entwurf von Schaltwerken für Rechenanlagen hatte man bisher volle Freiheit in der Ausführung und Anordnung der Grundschaltungen,
um die verschiedenen Funktionseinheiten zu konstruieren. Diese Unabhängigkeit und Flexibilität brachte aber auch oft Schwierigkeiten
in der Taktierung bzw. Ablaufsteuerung und beim Austesten der Schaltungen, und es war eine komplizierte und sehr detaillierte
Ausbildung des Wartungspersonals nötig. Vorteilhaft war, daß man die Schaltungen optimieren und durch Kombination verschiedener
Techniken den Schaltungsaufwand minimisieren konnte. Schnittstellenwerte
waren vorgegeben, und Parameter der Einzelteile oder Elementarschaltungen konnten gut gemessen werden.
409828/1008 ,
Nach Einführung der Technik integrierter G ross schaltungen hat man
diese Schnittstellen und die Prüfniöglichkeiten für elementare Schaltungsteile aber nicht mehr. Man kann nicht mehr jede einzelne G-rundschaltung
für sich testen. Infolgedessen muss man die Schaltwerke in solche Ab-.
schnitte unterteilen, deren Eigenschaften nicht mehr vom Umschaltverhalten
der enthaltenen Elementarschaltungen abhängig sind.
Bei integrierten Grossschältungen kann man hunderte von Elementarschaltungen
auf einem einzigen Halbleiterplättchen untei'bringen. Hierdurch
ergibt sich die Möglichkeit zur Reduzierung des Energieverbrauchs , zur Erhöhung der Arbeitsgeschwindigkeit, sowie zur Verringerung der Kosten
für-die Schaltungen einer Datenverarbeitungsanlage. Bevor dies erreicht
werden kann, müssen aber viele Gesichtspunkte berücksichtigt werden,
Bei einer mittleren Datenverarbeitungsanlage mit ca. 401OOD Einzelschaltungen
ist es z.B. nicht ungewöhnlich, dass während der Entwicklungszeit 1'5OO oder mehr Aenderungen vorgenommen werden. Solche laufenden
Aenderungen werden jedoch nahezu unmöglich, wenn die kleinste Modulareinheit
bereits hunderte von Schaltungen enthält.
Ein anderer wichtiger Gesichtspunkt ist das Austesten von Funktionseinheiten,
die als integrierte Grossschaltungen ausgeführt sind, vor deren Einbau in die Gesamtanlage. Auch müssen beim Entwurf bereits die später
nach Inbetriebnahme erforderlich werdenden Fehlerprüfungen durch entsprechende Ausgestaltung der Schaltungen berücksichtigt werden.
PO9-72-027 - 2 -
AO9 82 8/1088
BAD OBlGlNAL
Bisher konnte jede einzelne Elementarschaltung ausgetestet werden.
Hierfür wurde auf Moduln eine entsprechende Anzahl Anschlußpunkte vorgesehen. Bei der Technik integrierter Großschaltungen ist
aber das Verhältnis der Anzahl Elementarschaltungen 2ur Anzahl möglicher Anschlußpunkte wesentlich größer.
Ein Modul mit 100 Plättchen, die im Durchschnitt je 300 Schaltungen
tragen, enthält also ca. 30 000 Schaltungen. Ein Austesten ' einzelner Parameter für alle Schaltungen ist deshalb unmöglich.
Funktionsprüfungen an integrierten Großschaltungen, deren Entwurf den früher üblichen Gesichtspunkten entspricht, können auch nicht
alle Möglichkeiten erfassen und wären deshalb nicht zuverlässig genug. Es ist also eine neue Organisation bei der Anordnung, der
Schaltungen notwendig, wenn man die vorhandenen Vorteile der integrierten
Großschaltungen ausnutzen will.
Es ist schon eine Schaltwerksorganisation vorgeschlagen worden, bei der gleichartige Grundschaltungen verwendet werden, die für
verschiedene Niveaus in der Hierarchie "modularer Einheiten geeig-.
net sind. Hierbei wurde eine Abhängigkeit der Arbeitsweise vom Umschaltverhalten
der Elementarschaltungen vermieden, so daß keine ungewollten Schaltzustände infolge gegenseitiger Abhängigkeit entstehen
können. Bei dieser Organisation war ein Zugriff zu den Daten der einzelnen Speicherglieder und damit ein Funktionstest von
. Elementarschaltungen möglich, indem Daten in sequentieller Form
in eine Kette von solchen Speichergliedern eingeschoben bzw. daraus ausgeschoben v/erden konnten. Jedoch waren hierfür besondere
Schiebetaktsignale notwendig, deren Impulse nicht überlappen
PO9-72 -O27 - 3 -
409828/
bad ä
durften, und es mußten während solchen Schiebeoperationen die normalen Systemtaktsignale unterbrochen werden.
Der Erfindung liegt die Aufgabe zugrunde, eine verbesserte Elementarschaltung
anzugeben, mit der die verschiedensten Funktionseinheiten gebildet werden können, und die für integrierte Großschaltungen
geeignet ist und bei entsprechender Kombination einen Zugriff zu den Daten in den einzelnen Elementarschaltungen erlaubt,
Obwohl diese selbst keine eigenen nach außen führenden Anschlüsse besitzen.
Gegenstand der Erfindung ist eine Elementarschaltungsanordnung für
Schaltwerke zur Durchführung von Datenverarbeitungsoperationen mit einer Verknüpfungsschaltung und mit einer Speicherschaltung
zur Aufnahme von Ergebnisdaten der Verknüpfungsschaltung, die dadurch gekennzeichnet ist, daß Eingänge für mindestens zwei phasenverschobene
Taktsignalzüge vorgesehen sind, und daß eine zusätzliche
Eingabeschaltung vorgesehen ist, über welche Daten unabhängig von der Verknüpfungsschaltung in die Speicherschaltung
eingegeben werden können, sowie ein Eingang für ein Schiebesteuersignal,
das Ganze derart, daß mehrere solche Elementarschaltungsanordnungen bei Serienverbindung der Ausgänge der Speicherschaltungen
und der Eingänge der zusätzlichen Eingabeschaltungen unter Steuerung der Taktsignalzüge als Schieberegister betrieben werden
können, und daß das Schiebesteuersignal jeweils entweder die Verbindung vom Ausgang der Verknüpfungsschaltung oder die zusätzliche
Eingabeschaltung zur Weitergabe von Daten in die zugeordnete Speicherschaltung freigibt.
PO9-72-O27 - 4 -
409828/1088
Weitere Merkmale, vorteilhafte Ausgestaltungen und Weiterbildungen
des Gegenstandes der Erfindung sind den Unteransprüchen zu entnehmen .
Die Elementarschaltungsanordnung gemäß der vorliegenden Erfindung
ist wegen ihrer modular aufgebauten und universell verwendbaren logischen Struktur und wegen ihrem geringen Bedarf an Anschlußpunkten
mit besonderem Vorteil dort zu verwenden, wo.arithmetische
und logische Schaltkreisstrukturen in integrierter Technik mit besonders hoher Dichte hergestellt werden sollen.
Ein Ausführungsbeispiel der Erfindung wird im folgenden anhand von
Zeichnungen beschrieben. Es zeigen:
Fig. 1 die schematische Darstellung einer erfindungs'ge-
mäßen Elementarschaltungsanordnung;
Fig. 2 ein Taktsignaldiagramm;
Fig. 3 Einzelheiten der bistabilen Schaltglieder und der
Eingabeschaltungen einer Elementarschaltungsanordnung gemäß Fig. 1; .
Fig. 4 . eine schematische Darstellung der Kombination
mehrerer Elementarschaltungsanordnungen gemäß Fig. 1 auf einem Halbleiterplättchen, die zum Einschieben
und Ausschieben von Daten.geeignet ist.
Fig. 1 zeigt das Blockschaltbild eines Schaltwerks-Elements
gemäß vorliegender Erfindung. Durch die Technik der integrierten Großschaltungen (Large Scale Integration, LSI) ist
es möglich, für Datenverarbeitungsanlagen
PO9-72-O27 - 5 -
409828/1088
Halbleiter-Schaltungsplättchen herzustellen, auf denen hunderte oder
tausende der in Fig. 1 gezeigten Schaltwerks-Elemente zusammengefasst
sind. Das Schaltwerks-Element stellt eine Bitpösition dar, und besieht
aus einem Verknüpfungsnetzwerk 10, einer ersten bistabilen Schaltung 11
und einer zweiten bistabilen Schaltung 12. Die bistabilen Schaltungen 11 und
bilden miteinander eine Anordnung zur Speicherung und Darstellung eines einzelnen Datenbits. .
Die beiden bistabilen Schaltungen werden unterschieden durch Verwendung
der Bezeichnung "Speicherglied" für die Schaltung 11 und "Kippglied" für die Schaltung 12. Hierdurch wird angegeben, welches von zwei nicht phasen-,
gleichen Taktsignalen die betreffende Schaltung zur Aufnahme von Daten steuört. ' · . ·
Das Verknüpfungsnetzwerk 10 kann eine beliebige Kombination parallel
oder in Reihe verbundener Verknüpfungsglieder sein, welchen Eingangssignale S auf Leitung 13 zugeführt werden. Leitung 13 kann eine Einzeloder
eine Mehrfachleitung für Steuersignale, Eingabedaten, Zwischenergebnisse,
usw. sein. Das Ergebnis (R ) der im Verknüpfungs-Netzwerk
durchgeführten Funktion wird auf einem Ausgang 14 abgegeben, der mit einem UKD-Glied 15 verbunden ist. Das Schaltwerks-Element nimmt ein
Speicherglied-Taktsignal (L ) von Leitung 16 auf ; dieses wirkt auf UND-Glied
15 so, dass Speicherglied 11 auf den Zustand eingestellt wird, welcher
PO9-72-027 - 6 -
409828/1088
BAD ORIGINAL
durch das Signal auf dem Verknüpfungs-Netzwerksausgang 14 angegeben
ist. Das ins Speicherglied 11 eingegebene und am Ausgang 17 abgegebene Verknüpfungsergebnis .wird über ein UND-Glied 18 ins Kippglied 12
eingegeben oder eingespeichert. Das zweite Eingangssignal zum UND-. Glied 18 ist ein Kippglied-Taktsignal (T ) auf Leitung 19. Das Kippglied- :
Taktsignal auf Leitung 1 9· hat eine andere Phasenlage als das Speicherglied-Taktsignal
auf Leitung 16. Praktisch heisst dies, dass die -Vorderflanken der Taktimpulseso weit auseinander liegen, dass Speicherglied 11 das Ausgangssignal
des Verknüpfungs-Netzwerks 10 richtig aufgenommen hat, bevor Kippglied 12 zur Aufnahme der gleichen Information aktiv gemacht wird.
Das Äusgangssignal des Kippgliedes 12, welches nun das Verknüpfungs-.
ergebnis K enthält, wird auf einer Ausgangsleitung 20 abgegeben. Das Ausgangssignal vom Kippglied 12 auf Leitung 20 kann dann - wie im
Ausführungsbeispiel gezeigt - als Eingangssignal für ein nachfolgendes Verknüpfungs-Netzwerk 21 verwendet werden, welches seinerseits ein
Ergebnissignal R auf Ausgangsleitung 22 abgibt. Das Ausgangs signal von
Leitung 20 vom Kippglied 12 kann ausserdem über eine Leitung 23 zum
Eingang des Verknüpfungs-Netzwerks 10 zurückgeführt werden, und kann dann- nach Massgabe der Eingangs signale S - in nachfolgenden Verknüpfungsoperationen mit verwendet werden.
PO9-72-027 - 7 -
409828/1088
Vor der weiteren Beschreibung von Fig. 1 werden nun anhand von Fig. 2
die nicht-phasengleichen Taktsignale erläutert. Die Frequenz (Impulsfolgefrequenz)
der beiden Taktsignalzüge, die Impulsbreite der Taktimpulse, und der Phasenunterschied zwischen den beiden Taktsignalen sind abhängig
von der Zeit, die notwendig ist, um die bistabilen Schaltungen 11 und 12 zuverlässig umzuschalten, sowie auch von der maximalen Verzögerung,
welche zwischen dem Auftreten der Eingabesignale und dem Ergebnis signal \R des Verknüpfungs-Netzwerks 10 auftreten kann.
Beim Entwurf des Systems könnte man einerseits zwei separate, nichtphasengleiche
Taktsignale vorsehen, wie sie in Fig. 2 als L und'T gezeigt
C C
sind. Die Phasendifferenz der beiden Taktsignalzüge, welche durch die
Anstiegsflanke 25 von L und die Anstiegsflanke 26 von T gegeben ist, hängt
c c
von der Geschwindigkeit ab, mit der das Speicherglied 11 zuverlässig umgeschaltet
werden kann. Die Impulsfolgefrequenz der Taktsignalzüge, welche dem Abstand der beiden Anstiegsflanken 25 und 27 von L entspricht,
hängt von der Verzögerung ab, welche im Verknüpfungs-Netzwerk 10 auftritt.
Andererseits könnte man beim Systementwurf eine Taktgabe vorsehen mit
einem Grund-Taktsignal, z. B. L , welches ausserdem invertiert wird, um
ein nicht-phasengleiches zweites Taktsignal zu erhalten, wie es durch die gestrichelte Linie 28 beim T -Taktsignalzug dargestellt ist.
PO9-72-027 - 8 -
409828/1088
. ■■ ■ J '. .
• Es folgt nun eine weitere Beschreibung der Fig. 1, und zwar derjenigen
Schaltglieder, die zu den bisher beschriebenen Teilen des Schaltwerks-Elements
hinzugefügt werden müssen, um eine Schieberegister-Verbindung
mehrerer solcher Schalt%verks-Elemente zu ermöglichen. Zu diesem Zweck
wird ein-zusätzlicher Eingang zum Speicherglied 11 mittels eines UND-Gliedes
30 und eines Inverters 31 gebildet. Wenn es während des Betriebs gewünscht wird, Daten aus anderen Quellen als dem Verknüpfungs-Netzwerk
10 in das Speicherglied 11 und das Kippglied 1.2. einzugeben, wird
ein Steuersignal SCHIEBEN auf Leitung 32 aktiviert, um dadurch eine Verschiebeoperation, festzulegen. Die einzugebenden Daten werden an. die
Leitung 33 (SCHIEBEDATEN EIN) angelegt. Das aktivierte Signal auf ■ Leitung 32 wirkt über den Inverter 31 auf das UND-Glied 15, um dieses
zu sperren, und es wirkt auf das UND-Glied 30, um dieses freizugeben.'
Das Speicherglied-Taktsignal von Leitung 16 wirkt jetzt auf das UND-Glied
ein, so dass Speicherglied 11 auf den Wert eingestellt wird, den das Signal SCHIEBEDATEN EIN auf Leitung 33 darstellt. Auf diese Weise kann die
Anlage auf Verschiebebetrieb eingestellt werden, und es ist durch Steuersignale möglich, zu bestimmen, welche Daten als Anfangs werte in das
Speicherglied 11 gelangen, um diese dann im Verknüpfungs-Netzwerk 10
weiter zu verarbeiten.
PO9-72-027 - 9 -
409828/1088
Um den Inhalt des Kippgliedes 12 separat untersuchen zu können, ist eine
zusätzliche Ausgangsleitung 34 mit der Bezeichnung SCHIEBEDAΊΈΧ AUS
vorgesehen. Gewünschte Daten (Binärwerte) können durch das UND-Glied 3ö
in das Speicherglied 11 und damit auch in das Kippglied 12 eingesetzt
werden. Die Anlage kann wieder in normale Betriebsart gebracht werden
durch Deaktivierung des Signals SCHIEBEN auf Leitung 32. Es können dann einige Arbeitszyklen mit Benutzung des Verknüpfungs-Netzwerkes 10
durchgeführt werden ; danach kann man wieder zur Verschiebebetriebsart zurückkehren durch Aktivierung des Signals auf Leitung 32, um den Inhalt
des Kippgliedes 12 auf der Ausgangsleitung 34 zu untersuchen.
Fig. 3 zeigt genauere Einzelheiten des Speichergliedes 11, des Kippgliedes
und der taktgesteuerten Eingangstorschaltungen. Als Verknüpfungsglieder werden NAND-Glieder (UND-Funktion mit Komplementierung) benutzt.
Die kreuzweise Verbindung der NAND-Glieder 35 und 3.6 ergibt das Speidier-
glied 11.. Das Ausgangssignal vom Verknüpfungs-Netzwerk 10 auf Leitung
(Fig. 1) gelangt an das NAND-Glied 37 sowie über den Inverter (NICHT-Glied)
39 an das UND-Glied 38. Das Speicherglied-Taktsignal von Leitung 16 gelangt
auf je einen weiteren Eingang der NAND-Glieder 37 und 38, so dass Speicherglied
11 normalerweise jeweils auf den Binärwert eingestellt wird, den das Ausgangssignal R des Verknüpfungs-Netzwerks 10 darstellt.
PO9-72-027 - - 10 -
409828/1088
BAD ORIGINAL
.Der zusätzliche, unabhängige Eingang zum Speiche^glied 11, de·^ durch ein
Signal SCHIEBEN auf Leitung 32 freigegeben wird, wird durch zwei NAND-Glieder 40 und 41 gebildet, denen an einem zweiten Eingang das
. Speicherglied-Taktsigiial von Leitung 16 zugeführt wird. Ein weiterer
. Eingang von NAND-Glied 40 ist schliesslich mit der Leitung 33 (SCHIEBEDATEN EIN) verbunden, und ein weiterer Eingang des NAND-Gliedes 41
über den Inverter 42 mit der Schiebedaten-Eingangsleitung 33, so dass das
Speicherglied 11 (bei aktivem Signal SCHIEBEN) jeweils auf den Binärwert
eingestellt wird, der auf der Schiebedaten-Eingangsleitung 33 vorliegt;
Während der zusätzliche unabhängige Eingang zum Speicherglied 11 durch das Signal SCHIEBEN auf Leitung 32 freigegeben ist, werden über den
Inverter 43 die NAND-Glieder 37 und 38 gesperrt bzw. ausser Betrieb
gesetzt. ' , ...
Das Kippglied 12 besteht aus den NAND-Gliedern 44 und 45, welche durch.
die Ausgangssignale der NAND-Glieder 46 und 47 angesteuert werden. Die
Eingangssignale der NAND-Glieder 46 und 47 sind einmal die Binarwert-Ausgangssignale
des Speichergliedes 11, und ausserdem das Kippglied-Taktsignal von der Leitung 19. Auf der Ausgangsleitung 34 des Kippgliedes 12
erscheinen die SCHIEBEDATEN AUS, und auf der Ausgangsleitung 20 Signale,
welche den Ausgangswert R des Verknüpfungs-Netzwerks darstellen, der in
der Gesamtschaltung mit dem Speicherglied 11 und dem Kippglied 12 festgehalten und gespeichert wurde.
PO9-72-027 _ 11 ^
409828/1.088
BAD OftiGINA
BAD OftiGINA
Fig. 4 zeigt schematisch, wie mehi-ere Schaltwerks-Elemente gcmäss
.Fig. I1 die auf einem Halbleiterplättchen 50 kombiniert sind, während
. der Herstellung miteinander verbunden werden. Die einzigen zusätzlichen Signalleitungen, die auf dem Plättchen nebst den normalen Eingabeleitungen
und .Taktanschlussleitungen vorgesehen werden müssen, sind Leitung 33
• (SCHIEBEDATEX EIN), Steuerleitung 32 (SCHIEBEN)und Leitung 34
(SCIIIEBEDATEX AUS). Bei der Herstellung des Plättchens 50 werden die
verschiedenen Speicherglieder 11 und Kippglieder 12 in Kaskadenform hintereinander geschaltet. Die Schiebedatenäusgangsleitung 34 vom Kippglied
12 ist mit der Schiebedateneingangsleitung 33 zum Speicherglied 11
eines nachfolgenden Schaltwerks-Elementes verbunden. Die Schiebedatenausgangsleitung
34 des letzten Kippgliedes der auf einem Plättchen befind* liehen Kaskade von Speichergliedern 11 und Kippgliedern 12 bildet einen
A us gangs anschlug s des Plättchens. Dieser Aus gangsanschluss kan mit der
Schiebedateneingangsleitung 33 eines anderen Plättchens verbunden v/erden,
das sich auf der gleichen Modulplatte befindet. Der zusätzliche unabhängige
Eingang zum'Speicherglied 11 des ersten Schaltwerk-Elements wird mit der
Schiebedateneingangsleitung 33 verbunden, über welche die einzuschiebenden Daten an alle auf dem Plättchen 50 befindlichen Schaltwerks-Elemente
gelangen.
PO9-72-027 ~ 12 -
0 9828/1088
BADORIGfNAL
BADORIGfNAL
Im Zusammenhang mit Fig. 4 wird jetzt anhand der Bi'.foüge 101 beschrieben,
wie die Kippglieder 12 der Schaltwerks-Elemente auf dem
Plättchen 50 in einer Schiebeoperation auf die Bitkombination 101 eingestellt werden können, bevor die normale Betriebsweise eingeleitet wird, für die dann diese Binärwerte die Anfangswerte darstellen. Die Bitfolge 101 wird sequentiell über die Leitung 33 (SCHIEBEDATEN EIN) eingegeben, und zwar synchron mit dem Speicherglied-Taktsignal und dem Kippglied-Taktsignal ; im Laufe von drei Ope rations zyklen wird das eingegebene Bitmuster durch die Schaltungen 51, 52 und 53 verschoben. Danach kann zur normalen Betriebsweise übergegangen werden durch Beendigung des SCHIEBE-Steuersignals auf der Leitung 32.
Plättchen 50 in einer Schiebeoperation auf die Bitkombination 101 eingestellt werden können, bevor die normale Betriebsweise eingeleitet wird, für die dann diese Binärwerte die Anfangswerte darstellen. Die Bitfolge 101 wird sequentiell über die Leitung 33 (SCHIEBEDATEN EIN) eingegeben, und zwar synchron mit dem Speicherglied-Taktsignal und dem Kippglied-Taktsignal ; im Laufe von drei Ope rations zyklen wird das eingegebene Bitmuster durch die Schaltungen 51, 52 und 53 verschoben. Danach kann zur normalen Betriebsweise übergegangen werden durch Beendigung des SCHIEBE-Steuersignals auf der Leitung 32.
Nachdem das System eine zeitlang in normaler Betriebsweise geax-beitet
hat, wird das Signal SCHIEBEN auf der.Steuerleitung 32 wieder erregt,
und marrkann dann feststellen, in welchem Zustand sich jedes der Speicher-, glieder 11 und Halteglieder 12 befindet. Wenn nach Aktivierung des SCHIEBE-Steuersignals-auf
Leitung 32 auch das Speicherglied-Taktsignal und das Kippglied-Taktsignal zugeführt werden, dann wird der Inhalt der Schaltungen
53, 52 und.51 sequentiell auf der Leitung 34 (SCHIEBEDATEN AUS) ausgegegeben.
PO9--72-027 - 13 -
BAD ORIGINAL
40982 8/1088
40982 8/1088
In Fig. 1 ist noch eine Modifikation gezeigt, bei welcher das im Prinzip
gleiche Schaltwerks-Element mit anderen Taktsignalen benutzt werden kann.
In Füg. 1 sind als gestrichelte Linien die geänderten Ausgangsleitungen
und 56 am Speicherglied 11 gezeigt. Bei dieser Aenderung gibt im normalen
Betrieb nur das Speicherglied 11 Ausgangssignale an das zusätzliche
Vex^knüpfungs-Netzwerk 21 ab, sowie über die Leitung 23 Rückführsignale
an den Eingang des Verknüpfungs-Netzwerks 10. Bei dieser Ausführungsart
wird nur ein Taktsignal benutzt, z. B. das in Fig. 2 gezeigte Signal L .
Es muss dann allerdings bei der Konstruktion genauer auf die Verzögerung durch das Verknüpfungs-Netzwerk 10 geachtet werden, welche für die Impulsfolgefrequenz
des Taktsignals wichtig ist, sowie auf die Zeitdifferenz zwischen der Anstiegsflanke 25 und der Abfallflanke 57 der Taktimpulse, welche zum
Eingeben der Daten in die Speicherglieder 11 benutzt werden. Bei guter Einhaltung der Frequenz des Speicherglied-Taktsignals läuft der normale
Systembetrieb wie vorher beschrieben ab. Wenn es gewünscht wird, dass das Schaltwerks-Element wie die Stufe eines Schieberegisters arbeitet,
damit Daten.eingeschoben und ausgeschoben werden können, wird das UND-Glied 30 freigegeben und das UND-Glied 15 gesperrt. Ausserdem
wird aber ein zusätzliches Taktsignal benötigt, wie z. B. das Kippglied-Taktsignal
auf Leitung 19, um das Kippglied 12 in jedem der Schaltwerkselemente anzusteuern, damit eine Verschiebeoperation möglich wird.
FO9-72-027 - 14 -
0 9 8 2 8/1088
BAD ORIGINAL
.Es wurde also ein Schaltwerks-Element dargestellt, dae ein Verknüpfungs-Netzwerk
enthält, welches eine Speicherschaltung ansteuert, die' eine erste
bistabile "Vorrichtung in Form, eines Speichergliedes und eine zweite
bistabile Vorrichtung in Form eines Kippgliedes enthält, und welches durch
' Hinzufügung eines zusätzlichen, unabhängigen Eingangs zur ersten bistabilen
-Vorrichtung so eingerichtet ist', dass es mit mehreren anderen Schaltwerks-Elementen
in Kaskadenform verbunden werden kann, so dass eine Schieberegister-Betriebsweise
möglich ist. Bei dieser Schieberegister-Betriebsweise können vorbestimmte Bitmuster in die Speicherschaltungen der Schaltwerks-Elemente
eingegeben werden, welche dann als Anfangswerte für die normale Betriebsweise zur Verfügung stehen. Die Schieberegister-Betriebsweise
ermöglicht es schliesslich auch, den Inhalt der Speicherschaltungen aller
Schaltwerks-Elemente an einem Ausgang des Schiebei'egisterpfades sequentiell
abzugeben. - ;
Die beschriebenen Schaltwerks-Elemente brauchen keine anderen als die
normalen Systemtaktsignale, wenn sie als Schieberegistersttiten betrieben
werden. Bei integrierten Grossschaltungen brauchen also keine zusätzlichen
Anschlussstifte für Taktsignale vorgesehen werden. Für jeden Scbaltungsblock
(wie in Fig. 4 gezeigt) braucht man nur je drei zusätzliche
-Anschlussstifte, um den Schieberegisterbetrieb zu ermöglichen.
ΡΟ9-72-Ό27 - 15 -
BAD ORIGINAL.
Claims (4)
- PATENTANSPRÜCHE/1.' Elementarschaltungsanordnung für Schaltwerke zur Durchführung von Datenverarbeitungsoperationen mit einer Verknüpfungsschaltung und mit einer Speicherschaltung zur Aufnahme von Ergebnisdaten der Verknüpfungsschaltung, dadurch gekennzeichnet, daß Eingänge (16, 19) für mindestens zwei phasenverschobene Taktsignalzüge (L , T ) vor-c cgesehen sind, und daß eine zusätzliche Eingabeschaltung (30, 31) vorgesehen ist, über welche Daten unabhängig von der Verknüpfungsschaltung (10) in die Speicherschaltung (11, 12) eingegeben werden können, sov/ie ein Eingang (32) für ein Schiebesteuersignal, das Ganze derarrt, daß mehrere solche Elementarschaltungsanordnungen bei Serienverbindung der Ausgänge (34) der Speicherschaltungen und der Eingänge (33) der zusätzlichen Eingabeschaltungen unter Steuerung der Taktsignalzüge als Schieberegister betrieben werden können, und daß das Schiebesteuersignal jeweils entweder die Verbindung (15) vom Ausgang der Verknüpfungsschaltung oder die zusätzliche Eingabeschaltung zur Weitergabe von Daten in die zugeordnete Speicherschaltung freigibt.
- 2. Elementarschaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß. sie mehrere kaskadenförmig hintereinandergeschaltete bistabile Schaltglieder (11, 12) aufweist, deren jedes mit einem anderen der Taktsignaleingänge (16, 19) verbunden ist und von dem betreffenden TaktsignalzugPO9-72-O27 - 16 -4098 2 8/1088(L r T) gesteuert wird.C C
- 3. Elementarschaltungsanordnung nach Anspruch 1 und/oder 2, dadurch gekennzeichnet, daß zwei bistabile Schaltglieder (11, 12) vorgesehen sind; daß das erste bistabile Schaltglied (11) eine Eingabe (15) aufweist, die mit dem Ausgang der Verknüpfungsschaltung (10), mit der zusätzlichen Eingabeschaltung (30, 31) sowie mit einem von zwei Taktsignaleingängen (16) verbunden ist, so daß nach Maßgabe des Schiebesteuersignals entweder die Ergebnisdaten der Verknüpfungsschaltung oder Eingabedaten über die zusätzliche Eingabeschaltung jeweils zur Taktimpulszeit (L ) in das erste bistabile Schaltglied eingegeben werden; und daß das zweite bistabile Schaltglied (12) eine Eingabe aufweist, die mit einem Ausgang (17) des ersten bistabilen Schaltgliedes (11) sowie mit dem zweiten der Taktsignaleingänge (19) verbunden ist, so daß die im ersten bistabilen Kippglied enthaltenen Daten jeweils zur Taktimpulszeit (T ) in das zweite bistabile Schaltglied übertragen werden.
- 4. Elementarschaltungsanordnung nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß ein Ausgang(17) des ersten bistabilen Kippgliedes (11) mit einem Eingang (23) der Verknüpfungsschaltung (10) verbunden ist.PO9-72-O27 - 17 -409828/1088ή* ■Elementarschaltungsanordnung nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß ein Ausgang (20) des zv/eiten bistabilen Kippgliedes (12) mit einem Eingang (23) der Verknüpfungsschaltung (10) verbunden ist.PO9-72-O27 - 13 -409828/1088
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US00318344A US3806891A (en) | 1972-12-26 | 1972-12-26 | Logic circuit for scan-in/scan-out |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2360762A1 true DE2360762A1 (de) | 1974-07-11 |
DE2360762B2 DE2360762B2 (de) | 1981-01-22 |
DE2360762C3 DE2360762C3 (de) | 1981-11-05 |
Family
ID=23237781
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2360762A Expired DE2360762C3 (de) | 1972-12-26 | 1973-12-06 | Integrierte Großschaltung zur Durchführung von Datenverarbeitungsoperationen und Prüfoperationen |
Country Status (11)
Country | Link |
---|---|
US (1) | US3806891A (de) |
JP (2) | JPS5230337B2 (de) |
AR (1) | AR213825A1 (de) |
BR (1) | BR7308091D0 (de) |
CA (1) | CA1001237A (de) |
CH (1) | CH556544A (de) |
DE (1) | DE2360762C3 (de) |
FR (1) | FR2211819B2 (de) |
GB (1) | GB1452077A (de) |
IT (1) | IT1045395B (de) |
NL (1) | NL7316988A (de) |
Families Citing this family (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4051353A (en) * | 1976-06-30 | 1977-09-27 | International Business Machines Corporation | Accordion shift register and its application in the implementation of level sensitive logic system |
JPS5373043A (en) * | 1976-12-13 | 1978-06-29 | Fujitsu Ltd | Logical circuit device |
GB2030807B (en) * | 1978-10-02 | 1982-11-10 | Ibm | Latch circuit |
JPS55132278A (en) * | 1979-04-02 | 1980-10-14 | Canon Inc | Liquid-drip jet recording device |
JPS55132277A (en) * | 1979-04-02 | 1980-10-14 | Canon Inc | Liquid-drip jet recording device |
US4293919A (en) * | 1979-08-13 | 1981-10-06 | International Business Machines Corporation | Level sensitive scan design (LSSD) system |
US4358826A (en) * | 1980-06-30 | 1982-11-09 | International Business Machines Corporation | Apparatus for enabling byte or word addressing of storage organized on a word basis |
DE3029883A1 (de) * | 1980-08-07 | 1982-03-11 | Ibm Deutschland Gmbh, 7000 Stuttgart | Schieberegister fuer pruef- und test-zwecke |
US4441075A (en) * | 1981-07-02 | 1984-04-03 | International Business Machines Corporation | Circuit arrangement which permits the testing of each individual chip and interchip connection in a high density packaging structure having a plurality of interconnected chips, without any physical disconnection |
JPS58121458A (ja) * | 1981-12-09 | 1983-07-19 | Fujitsu Ltd | スキヤンアウト方式 |
US4503386A (en) * | 1982-04-20 | 1985-03-05 | International Business Machines Corporation | Chip partitioning aid (CPA)-A structure for test pattern generation for large logic networks |
US4513283A (en) * | 1982-11-30 | 1985-04-23 | International Business Machines Corporation | Latch circuits with differential cascode current switch logic |
US4692633A (en) * | 1984-07-02 | 1987-09-08 | International Business Machines Corporation | Edge sensitive single clock latch apparatus with a skew compensated scan function |
JPH0535498Y2 (de) * | 1986-02-05 | 1993-09-08 | ||
US4749947A (en) * | 1986-03-10 | 1988-06-07 | Cross-Check Systems, Inc. | Grid-based, "cross-check" test structure for testing integrated circuits |
EP0264334B1 (de) * | 1986-10-16 | 1994-12-28 | Fairchild Semiconductor Corporation | Synchrone Array-Logikschaltung |
JPH0682146B2 (ja) * | 1986-12-22 | 1994-10-19 | 日本電気株式会社 | スキヤンパス方式の論理集積回路 |
US5065090A (en) * | 1988-07-13 | 1991-11-12 | Cross-Check Technology, Inc. | Method for testing integrated circuits having a grid-based, "cross-check" te |
US5198705A (en) * | 1990-05-11 | 1993-03-30 | Actel Corporation | Logic module with configurable combinational and sequential blocks |
US5157627A (en) * | 1990-07-17 | 1992-10-20 | Crosscheck Technology, Inc. | Method and apparatus for setting desired signal level on storage element |
US5202624A (en) * | 1990-08-31 | 1993-04-13 | Cross-Check Technology, Inc. | Interface between ic operational circuitry for coupling test signal from internal test matrix |
US5179534A (en) * | 1990-10-23 | 1993-01-12 | Crosscheck Technology, Inc. | Method and apparatus for setting desired logic state at internal point of a select storage element |
US5230001A (en) * | 1991-03-08 | 1993-07-20 | Crosscheck Technology, Inc. | Method for testing a sequential circuit by splicing test vectors into sequential test pattern |
US5206862A (en) * | 1991-03-08 | 1993-04-27 | Crosscheck Technology, Inc. | Method and apparatus for locally deriving test signals from previous response signals |
US5648661A (en) * | 1992-07-02 | 1997-07-15 | Lsi Logic Corporation | Integrated circuit wafer comprising unsingulated dies, and decoder arrangement for individually testing the dies |
US5389556A (en) * | 1992-07-02 | 1995-02-14 | Lsi Logic Corporation | Individually powering-up unsingulated dies on a wafer |
US5442282A (en) * | 1992-07-02 | 1995-08-15 | Lsi Logic Corporation | Testing and exercising individual, unsingulated dies on a wafer |
US5495486A (en) * | 1992-08-11 | 1996-02-27 | Crosscheck Technology, Inc. | Method and apparatus for testing integrated circuits |
US5532174A (en) * | 1994-04-22 | 1996-07-02 | Lsi Logic Corporation | Wafer level integrated circuit testing with a sacrificial metal layer |
US5729553A (en) * | 1994-08-29 | 1998-03-17 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit with a testable block |
TW307927B (de) * | 1994-08-29 | 1997-06-11 | Matsushita Electric Ind Co Ltd | |
US5821773A (en) * | 1995-09-06 | 1998-10-13 | Altera Corporation | Look-up table based logic element with complete permutability of the inputs to the secondary signals |
US5869979A (en) * | 1996-04-05 | 1999-02-09 | Altera Corporation | Technique for preconditioning I/Os during reconfiguration |
US5936426A (en) * | 1997-02-03 | 1999-08-10 | Actel Corporation | Logic function module for field programmable array |
US6314550B1 (en) | 1997-06-10 | 2001-11-06 | Altera Corporation | Cascaded programming with multiple-purpose pins |
US6691267B1 (en) | 1997-06-10 | 2004-02-10 | Altera Corporation | Technique to test an integrated circuit using fewer pins |
US6184707B1 (en) | 1998-10-07 | 2001-02-06 | Altera Corporation | Look-up table based logic element with complete permutability of the inputs to the secondary signals |
JP2000162277A (ja) * | 1998-11-25 | 2000-06-16 | Mitsubishi Electric Corp | 半導体集積回路 |
JP2000214220A (ja) * | 1999-01-19 | 2000-08-04 | Texas Instr Inc <Ti> | オンチップモジュ―ルおよびオンチップモジュ―ル間の相互接続をテストするシステムおよび方法 |
US7805648B2 (en) * | 2008-04-07 | 2010-09-28 | Open-Silicon Inc. | Shift-frequency scaling |
JP6667257B2 (ja) | 2015-10-28 | 2020-03-18 | アンデン株式会社 | 電磁継電器 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3582902A (en) * | 1968-12-30 | 1971-06-01 | Honeywell Inc | Data processing system having auxiliary register storage |
DE2111493A1 (de) * | 1971-03-10 | 1972-09-21 | Siemens Ag | Verfahren und Anordnung zur Fehlerdiagnose bei taktgesteuerten Geraeten |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3651472A (en) * | 1970-03-04 | 1972-03-21 | Honeywell Inc | Multistate flip-flop element including a local memory for use in constructing a data processing system |
US3631402A (en) * | 1970-03-19 | 1971-12-28 | Ncr Co | Input and output circuitry |
-
1972
- 1972-12-26 US US00318344A patent/US3806891A/en not_active Expired - Lifetime
-
1973
- 1973-09-25 IT IT29343/73A patent/IT1045395B/it active
- 1973-10-16 BR BR8091/73A patent/BR7308091D0/pt unknown
- 1973-10-17 CA CA183,584A patent/CA1001237A/en not_active Expired
- 1973-11-06 FR FR7340564A patent/FR2211819B2/fr not_active Expired
- 1973-11-13 JP JP48126853A patent/JPS5230337B2/ja not_active Expired
- 1973-11-30 CH CH1684073A patent/CH556544A/de not_active IP Right Cessation
- 1973-12-06 DE DE2360762A patent/DE2360762C3/de not_active Expired
- 1973-12-10 GB GB5714073A patent/GB1452077A/en not_active Expired
- 1973-12-12 NL NL7316988A patent/NL7316988A/xx active Search and Examination
-
1976
- 1976-05-13 AR AR258770A patent/AR213825A1/es active
-
1978
- 1978-08-04 JP JP9470178A patent/JPS5439537A/ja active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3582902A (en) * | 1968-12-30 | 1971-06-01 | Honeywell Inc | Data processing system having auxiliary register storage |
DE2111493A1 (de) * | 1971-03-10 | 1972-09-21 | Siemens Ag | Verfahren und Anordnung zur Fehlerdiagnose bei taktgesteuerten Geraeten |
Non-Patent Citations (3)
Title |
---|
Dokter - Steinhauer: Digitale Elektronik in der Meßtechnik und Datenverarbeitung, Bd. II, 1972, 2. Aufl., Philips Fachbücher, Deutsche Philips GmbH, Hamburg, S. 13-22, 68-70 * |
In Betracht gezogene ältere Anmeldungen: DE-OS 23 49 377 * |
Nerem Record, Nov. 1965, Bd. 7, S. 176-177 * |
Also Published As
Publication number | Publication date |
---|---|
DE2360762B2 (de) | 1981-01-22 |
US3806891A (en) | 1974-04-23 |
CA1001237A (en) | 1976-12-07 |
JPS5230337B2 (de) | 1977-08-08 |
JPS564942B2 (de) | 1981-02-02 |
JPS4991559A (de) | 1974-09-02 |
BR7308091D0 (pt) | 1974-08-15 |
FR2211819B2 (de) | 1976-06-25 |
GB1452077A (en) | 1976-10-06 |
FR2211819A2 (de) | 1974-07-19 |
DE2360762C3 (de) | 1981-11-05 |
CH556544A (de) | 1974-11-29 |
NL7316988A (de) | 1974-06-28 |
IT1045395B (it) | 1980-05-10 |
JPS5439537A (en) | 1979-03-27 |
AR213825A1 (es) | 1979-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2360762A1 (de) | Elementarschaltungsanordnung fuer schaltwerke zur durchfuehrung von datenverarbeitungsoperationen | |
DE2349377C2 (de) | Schaltwerk zur Durchführung von Datenverarbeitungsoperationen | |
DE3645224C2 (de) | ||
DE60202749T2 (de) | Schnittstelle von synchron zu asynchron zu synchron | |
DE2815283C3 (de) | Datenverarbeitungseinheit | |
DE2728676C2 (de) | Stufenempfindliches, als monolithisch hochintegrierte Schaltung ausgeführtes System aus logischen Schaltungen mit darin eingebetteter Matrixanordnung | |
DE69533275T2 (de) | Ein Steuergerät zur Durchführung der Abtastprüfung | |
EP0146645B1 (de) | Prüf- und Diagnoseeinrichtung für Digitalrechner | |
EP0010173A1 (de) | Halbleiterplättchen mit verbesserter Prüfbarkeit der monolithisch hochintegrierten Schaltungen | |
DE2723707A1 (de) | Taktgeberschaltung | |
EP0046500B1 (de) | Schieberegister für Prüf- und Test-Zwecke | |
DE3743586C2 (de) | ||
EP0628832A2 (de) | Integrierte Schaltung mit Registerstufen | |
DE2225462A1 (de) | Verfahren und Einrichtung zur Mittelwertbildung der von einem Vorwärts-Rückwärtssignalgeber her anliegenden Signale | |
DE3838940A1 (de) | Schaltung mit testfunktionsschaltung | |
DE60125442T2 (de) | Dreifachredundante selbstschrubbende integrierte Schaltung | |
DE3838939C2 (de) | ||
DE2153108B2 (de) | Anordnung zur Eingabe von Daten | |
EP0392636B1 (de) | Integrierte Schaltungsanordnung | |
DE2150011C3 (de) | Datenübertragungsanordnung | |
EP0240578B1 (de) | Anordnung und Verfahren für externe Testzugriffe auf die chipinternen funktionellen Speicherelemente hochintegrierter logischer Netzwerke | |
DE3502735C2 (de) | Schaltungsanordnung für den dynamischen Echtzeittest einer synchronen Digitalschaltung | |
EP0249119A1 (de) | Aufwandsreduzierte Antivalenz-und Äquivalenz-Gatterschaltung zur Verwendung in aktiven Testhilfen für Schaltungsanordnungen in CMOS-Technik | |
DE1549387C (de) | Elektronisches Rechenwerk zur Durchfuhrung von Divisionen | |
DE19707512C1 (de) | Verfahren und Vorrichtung zum Regenerieren/Substituieren eines Taktpulses auf einen Ausgangspuls |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |