DE2111493A1 - Verfahren und Anordnung zur Fehlerdiagnose bei taktgesteuerten Geraeten - Google Patents

Verfahren und Anordnung zur Fehlerdiagnose bei taktgesteuerten Geraeten

Info

Publication number
DE2111493A1
DE2111493A1 DE19712111493 DE2111493A DE2111493A1 DE 2111493 A1 DE2111493 A1 DE 2111493A1 DE 19712111493 DE19712111493 DE 19712111493 DE 2111493 A DE2111493 A DE 2111493A DE 2111493 A1 DE2111493 A1 DE 2111493A1
Authority
DE
Germany
Prior art keywords
data processing
processing system
circuit
clock
control criterion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19712111493
Other languages
English (en)
Other versions
DE2111493C3 (de
DE2111493B2 (de
Inventor
Hubert Huelters
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority claimed from DE19712111493 external-priority patent/DE2111493C3/de
Priority to DE19712111493 priority Critical patent/DE2111493C3/de
Priority to FR7146953A priority patent/FR2128290B1/fr
Priority to US00226469A priority patent/US3814920A/en
Priority to NL7202867.A priority patent/NL164405C/xx
Priority to IT21496/72A priority patent/IT949932B/it
Priority to LU64920D priority patent/LU64920A1/xx
Priority to GB1090572A priority patent/GB1388619A/en
Priority to BE780518A priority patent/BE780518A/xx
Publication of DE2111493A1 publication Critical patent/DE2111493A1/de
Publication of DE2111493B2 publication Critical patent/DE2111493B2/de
Publication of DE2111493C3 publication Critical patent/DE2111493C3/de
Application granted granted Critical
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/267Reconfiguring circuits for testing, e.g. LSSD, partitioning
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2294Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by remote test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

Verfahren und Anordnung zur Fehlerdiagnose "bei taktgesteuerten Geräten
Verfahren und Anordnung zur Fehlerdiagnose bei taktgesteuerten G-eräten, deren Steuerung ein logisches netzwerk und Register enthält, mit Hilfe einer Datenverarbeitungsanlage.
TJm Ausfall und Wartungszeiten von Geräten, besonders externen G-eräten τοη Datenverarbeitungsanlagen, möglichst klein zu halten, wird zukünftig der Fehlerdiagnose größere Bedeutung eingeräumt. Bei einer solchen Fehlerdiagnose soll ciögliehst mit Hilfe einer Datenverarbeitungsanlage festgestellt werden, ob GeräteSteuerungen fehlerhaft arbeiten.. Weiterhin soll der Fehler möglichst mit Hilfe eines Fehlersuchprograiames genau lokalisiert werden können♦
Aufgabe der Erfindung ist es» ein Verfahren und eine Anordnung anzugeben, mit dem bzw. mit der mit Hilfe einer DatenverarbeitungsanlageFehler in Gerätesteuerungen angegeben und diese Fehler auch lokalisiert werden können.
Das erfindungsgemäße Verfahren zur Lösung dieser Aufgabe besteht darin, daß der Prüfling an die Datenverarbeitungsanlage angeschlossen v/ird, daß - veranlaßt durch die Datenverarbeitungsanlage - der Gerätetakt abgeschaltet und der Takt von der Datenverarbeitungsanlage geliefert wird, daß dem Prüfling von der Datenverarbeitungsanlage ein Verarbeitungstakt zugeführt wird, aufgrund dessen d&s logische Netzwerk des Prüflings einen Verarbeitungsschritt durchführt, daß nach jedem vom logi-
VPA 9/210/0057 Il/Hei
209839/0945
211H93
sehen Netzwerk des Prüflings durchgeführten Verarbeitungssetiritt der Inhalt der Register des Prüflings in die Datenverarbeitungsanlage übernommen wird und dort zur Fehlerfeststellung mit einem Normal verglichen wird und daß der" Inhalt der Register des Prüflings von der Datenverarbeitungsanlage "änderbar ist.
Vorteilhafterweise werden durch ein Signal von der Datenverarbeitungsanlage die Register des Prüflings zu einem Ringschieberegister zusammengeschlossen lind nur ein Teil dieses Ringschieberegisters mit der Datenverarbeitungsanlage verbunden. Über diesen Teil kann der Inhalt des Ringschieberegister,s in die Datenverarbeitungsanlage eingelesen werden und andererseits der Inhalt des Ringschieberegisters von der Datenverarbeitungsanlage geändert werden.
Die Anordnung zur Lösung der Aufgabe besteht aus einer ersten Einrichtung itn Prüfling, durch die in Abhängigkeit von einem ersten von der Datenverarbeitungsanlage gelieferten Steuerkriteriutn der Gerätetakt abgeschaltet und der Takt von der Datenverarbeitungsanlage angeschaltet wird, und aus einer zweiten Einrichtung im Prüfling, durch die in Abhängigkeit eines zweiten von der Datenverarbeitungsanlage gelieferten Steuerkriteriums die Register des Prüflings zu einem Ringschieberegistsr zusammengeschaltet oder wieder aufgetrennt werden.
Durch die von der Datenverarbeitungsanlage an den Prüfling gelieferten Verarbeitungstakte werden in der Gerätesteuerung gewisse Reaktionen ausgelöst, die sich im Inhalt der verschiedenen Register widerspiegeln. Der Inhalt dieser Register wird in die Datenverarbeitungsanlage übergeführt und dort mit einem Normal verglichen, das die richtige Reaktion der Gerätesteuerung aarstellt. Aus diesem Vergleich kann die Datenverarbeitungsan-
VPA 9/210/0057 - 3 -
209839/0945
211H93
lage entnehmen, ob die Gerätesteuerung den Verarbeitungsschritt richtig durchgeführt hat oder nicht.
Das Formal stellt also ein Punktionsmuster der Gerätesteuerung dar, das in der Datenverarbeitungsanlage zum Beispiel auf einem Band gespeichert ist.
Eine Prüfung des zu prüfenden Gerätes (Prüfling) kann bei der Wartung folgendermaßen ablaufen: Der Prüfling wird an die Datenverarbeitungsanlage angeschlossen. Dann arbeitet die Datenverarbeitungsanlage nach einem Programm die durchzuführenden Funktionen der Gerätesteuerung Schritt für Schritt ab und vergleicht nach jedem Schritt, also nach jedem ausgeführten Yerarbeitungstakt, die am Prüfling festgestellten Ist-Werte mit den auf Band gespeicherten Soll-Werten des Normals. Wird ein Unterschied festgestellt, dann können die entsprechenden Informationen ausgedruckt werden und die weitere Auswertung, die zur Lokalisierung und Behebung des Fehlers führt, vom Menschen ausgeführt werden. Die Lokalisierung des Fehlers könnte aber ebenso gut durch die Datenverarbeitungsanlage mit Hilfe eines Programmes erfolgen.
Andere Weiterbildungen der Erfindung ergeben sich aus den · Unteransprüchen.
Anhand der in den Figuren dargestellten Ausführungsbeispiele soll die Erfindung weiter erläutert werden. Es zeigen:
Fig. 1 eine erste prinzipielle Ausführung der Erfindung, Fig:. 2 eine zweite prinzipielle Ausführung der Erfindung, Fig. 3 . ein /msfuhrungsbeispiel der ersten Einrichtung,.
VPA 9/210/0057 -A-
209839/0945
Pig. 4 ein Ausführungsbeispiel der zweiten Einrichtung.
In Fig. 1 ist- der Teil der Gerätesteuerung des Prüflings dargestellt, der für die Fehlerdiagnose erforderlich ist. Die Gerätesteuerung des Prüflings enthält ein logisches Netzwerk LNK, Register, die in einem Speicher SP zusammengefaßt sind und einen Gerätetaktgenerator GT, der im normalen Betrieb des zu prüfenden Gerätes den Takt liefert. Das logische Netzwerk LIiK ist mit den Registern verbunden und die Register sind wieder an das logische Netzwerk angeschlossen. Das logische Netzwerk LNK liefert das Ergebnis eines jeden Verarbeitungsschrittes an die Register im Speicher' SP und holt die Eingangsgrößen für den nächsten Verarbeitungsschritt zum Teil aus dem Speicher SP, zum anderen Teil bekommt sie die Eingangsgrößen von externen Geräten, zum Beispiel auf einer Datenverarbeitungsanlage, über Leitungen L1, L2.
Zur Fehlerdiagnose müssen in dem Prüfling zwei weitere Einrichtungen vorgesehen werden. Die erste Einrichtung hat die Aufgabe, im Prüfmodus -den Gerätetaktgenerator GT abzuschalten und den Rechnertakt dem Prüfling zuzuführen; sie ist mit ER1 bezeichnet. Über die Leitung L3 wird der Rechnertakt, über die Leitung L4 ein erstes Steuerkriterium STK1 von der Datenverarbeitungsanlage der ersten Einrichtung ER1 zugeführt. Dieses erste Steuerkriterium STK1 gibt an, ob der Gerätetaktgenerator abgeschaltet oder eingeschaltet sein soll. Die zweite Einrichtung ER2 besteht im Ausführungsbeispiel der Pig. 1 im wesentlichen aus einer Leseeinrichtung, mit deren Hilfe der Inhalt der Register des Speichers SP über die Leitung L7 in die Datenverarbeitungsanlage eingelesen werden kann. Zum Lesen des Inhaltes der Register des Speichers SP wird der zweiten Einrichtung ER2 ein weiteres Steuerkriterium über die Leitung L5 zugeführt.
VPA 9/210/0057 209839/0945 "
211H93
Beim Prifvorgang wird zunächst der Prüfling an die Datenverarbeitungsanlage angeschlossen. Dann werden die bistabilen Stufen der Register in einen bestimmten Ausgangszustand zurückgesetzt. Anschließend wird durch das erste Steuerkriterium STK1 von der Datenverarbeitungsalilage durch die erste Einrichtung ER1 der Gerätetakt abgeschaltet und der Rechnertakt an den Prüfling angeschaltet. Nun wird von dem logischen Netzwerk LNE der erste Verarbeitungsschritt durchgeführt, und -zwar veranlaßt durch einen Verarbeitungstakt, der von der/Verarbeitungsanlage geliefert wird. Das Ergebnis des Verarbeitungsschrittes wird in den Registern des Speichers SP gespeichert. Durch ein weiteres Steuerkriterium kann der Rechner über die zweite Einrichtung ER2 den Inhalt der Register auslesen, im Rechner speichern und gegebenenfalls mit einem Normal vergleichen. Anschließend kann die Datenverarbeitungsanlage erforderlichenfalls neue Eingangsgrößen zuführen und den nächsten Verarbeitungstakt liefern.
Um die Anzahl der Verbindungsleitungen zwischen dem Prüfling und der Datenverarbeitungsanlage zu .verringern, können die Register im Prüfling, veranlaßt durch ein zweites Steuerkriteriuui STK2 von der Datenverarbeitungsanlage, zu einem Ringschieberegister verbunden werden. Ein entsprechendes Ausführungsbeispiel ist in 3?ig. 2 dargestellt. Die bereits in Fig.i gezeigten Bestandteile sind mit gleichen Bezugsseichen benannt. Durch die erste Einrichtung ER1 kann wiederum der Gerätetaktgenerator GT abgeschaltet werden und der Rechnertakt angeschaltet werden. Die zweite Einrichtung ER2 enthält aber nun zusätzlich zu der Leseeinrichtung noch Schaltungsanordnungen, durch die die bistabilen Stufen der Register zu einem Ringsohieberegister zusammengeschaltet v/erden und eine Schaltung, durch die das logische Netzwerk LM von den Registern
VPA 9/210/0057 - 6 -
209839/0945
211U93
abgetrennt v/erden kann.
Wird von der Datenverarbeitungsanlage über die Leitung L6 ein zweites Steuerkriterium STK2 angelegt, dann werden einerseits die bistabilen Stufen der Register zu einem Ringsehieberegister zusammengeschaltet - und zwar mit Hilfe einer UND-Schaltung UGO - und andererseits das logische Netzwerk LNE von den Registern abgetrennt, und zwar mit Hilfe eines Negationsgliedes ITO und von zwischen die Ausgänge des logischen Netzwerkes LKE und die Eingänge der bistabilen Stufen der Register geschaltete UND-Schaltungen UG1. Bei dieser Ausführungsform ist die Datenverarbeitungsanlage nicht mit allen Registern verbunden, sondern nur tait einer gewissen Anzahl von bistabilen Stufen der Register. Dadurch kann der für die Prüfung der Geräte erforderliehe Aufwand verringert werden.
Der Prüfling kann außer der Schnittstelle5 über die er mit der Datenverarbeitungsanlage verbunden ist, weitere Schnitt stellen, zum Beispiel von anderen Geräten, haben. Um den Prüfling vollständig prüfen ku können, müssen die Ablaufs an solchen Schnittstellen (externe Schnittstellen) simuliert werden. Dazu werden an jeder externen Schnittstelle alle ankommenden und abgehenden Signalzustände in Registern gespeichert. Zudem werden im Prüfmodus die zum Prüfling gerichteten Signalleitungen der Schnittstelle gesperrt,- Die Register an den Schnittstellen bilden danny wie die übrigen Register des Prüflings, einen !eil des Ringschieberegistero. Damit können beliebige Informationen in diese Register eingeschrieben und dort enthaltene Informationen ;iedex*zeit festgestellt werden.
In Fig. 3 ist eine Ausführungsform der für die Prüfung des Prüflings in diesem enthaltenen ersten Einrichtung ER1 gezeigt. Mit dieser ersten Einrichtung ER1 wird der Gerätetakt
9/210/0057 2mM/09*S
211H93
abgeschaltet und der Rechnertakt RT an den Prüfling angelegt. Die erste Einrichtung besteht aus zwei UND-Schaltungen U1 und U2, einer Hegationsschaltung N1 und einer ODER-Schaltung 01. Durch Anlegen des ersten Steuerkriteriums STK1 von der Datenverarbeitungsanlage wird die UiJD-Schaltung U2 geöffnet, so daß die Rechnertakte RiD zum Ausgang der ODER-Schaltung 01 und damit zum Ausgang der Einrichtung ER1 gelangen können und den Takt T bilden. Gleichzeitig wird durch das erste Steuerkriteriuia STE1, das durch das Negationsglied ΪΓ1 negiert wird, die erste UBD-SchaItung Ü1 gesperrt, so daß die dem zweiten Eingang der TJ12D-S ehaltung TJ1 gelieferten Gerätetakte abgeschaltet weröen. Bei normalem Betrieb des Prüflings liegt kein Steuerkriterium STK1 an, so daß die UND-Schaltung U1 offen und die UIiD-S cha Itung U2 gesperrt ist.
Eine Ausführungsform der zweiten Einrichtung ist in 3?ig. 4 dargestellt. Hier sind bistabile Stufen ΈΊΡ1 bis JETn der Register gezeigt, die mit Hilfe von vor die bistabilen Stufen geschalteten Eingangsschaltungen zu einem Ringregister zusammengeschaltet werden können« Jede einer bistabilen Stufe FP zugeordnete Eingangsschaltung besteht aus UND-Schaltungen U3 bis U6 und ODER-Schaltungen 02, 03- Der UIiD-Schaltung TJ3 wird über die Leitung K ein Signal, zum Beispiel vom logischen Netzwerk, der UliD-Schaltung U4 über die Leitung J ein weiteres Signal, zum Beispiel vom logischen Netzwerk, sugeführt. Die UND-Schaltungen U5, U6 sind jeweils mit einem der Ausgänge der vorhergehenden bistabilen Stufe.- verbundene Das zweite von der Datenverarbeitungsanlage gelieferte Steuerkriterium STK2 wird unnegiert den UND-Schaltungen U5 i^nd U6 und durch das Negationsglied N2 negiert, den UlTD-Schaltungen U3 und U4 zugeführt. Die Ausgänge der UND-Schaltungen U3 und U5 sind an die ODER-Schaltung 02, die Ausgänge der UHD-Schaltungen U4 und U6 an die ODER-Schaltung 03 angeschlossen. Der Ausgang der ODER-Schaltung 02 liegt an
VPA 9/210/0057 - 8 -
209839/0945
211U93
dein einen Eingang der zugeordneten "bistabilen Stufe, der Ausgang der ODER-Sehaltung 03 an dem anderen Eingang der zugeordneten bistabilen Stufe. Den bistabilen Stufen PP wird weiterhin ein Takt T zugeführt, der im Prüfmodus der über die Einrichtung ER1 vom Rechner gelieferte Rechnertakt RT ist.
Weiterhin enthält die zweite Einrichtung eine Schreibschsltung. Mit dieser Schreibschaltung können Informationen in bestimmte bistabile Stufen eingeschrieben werden. Die Schreibschaltung besteht aus UND-Schaltungen ΙΓ8 und U7 und Negations schaltungen N3 und N4. In Pig. 4 ist nur eine derartige Schreibschaltung gezeigt, die der bistabilen Stufe PP2 zugeordnet ist» Die Anzahl dieser Schreibschaltungen entspricht natürlich der Anzahl der bistabilen Stufen PP, zu denen die Datenverarbeitungsanlage Zugriff hat. Der UND-Schaltung U7 wird das Schreibsignal SPP2 unnegiert zugeführt, der UND-Schaltung U8 negiert. Ein drittes Steuerkriterium STK3 liegt jeweils an dem anderen Eingang der UND-Schaltungen U7, U8 und andererseits über das Negationsglied N4 an den Eingängen der UND-Schaltungen U5· U6 der Eingangsschaltungen der bistabilen Stufen.Der Ausgang der UND-Schaltung U7 ist mit der ODER-Schaltung 02 der Eingangsschaltung, der Ausgang der UND-Schaltung U8 mit dem Eingang der ODER-Schaltung 03 der Eingangsschaltung verbunden.
Solange kein zweites Steuerkriterium STK2 vorliegt, sind die UND-Schaltungen U5 und U6 der Eingangsschaltung gesperrt und die bistabilen Stufen PP der Register nicht aneinander angekoppelt. Gleichzeitig sind, da das Steuerkriterium STK2 durch das Negationsglied N2 negiert Avird, die UND-Schaltungen U3 und U4 geöffnet, so daß die an den Leitungen J und K anliegenden Signale den bistabilen Stufen PP zugeführt wer-
YPA 9/210/0057 - 9 -
209839/0945
den. In diesem Zustand "befindet sich die Schaltung, wenn der Prüfling nicht im Prüfmodus ist. Liegt ein Steuerkriterium STK2 an, dann -werden die UND-Schaltungen U5, U6 geöffnet und damit die bistabilen Stufen Pi1 über die UND-Schaltungen U5 und VS und die ODER-Schaltungen 02, 03 miteinander verbunden und zu einem Ringschieberegister zusammengeschaltet. Da das Steuerkriterium STK2 durch das ITegationsglied U2 negiert wird, werden die UND-Schaltungen U3 und U4 gesperrt, so daß die bistabilen Stufen durch Signale an den Leitungen J und K nicht mehr beeinflußt werden können.
Soll in die der Schreibschaltung zugeordnete bistabile Stufe eingeschrieben werden, dann legt die Datenverarbeitungsanlage das dritte Steuerkriterium STK3 an, durch die die UIiD-Schaltungen U7 und U8 geöffnet werden. Die Schreibsignale SFP2 werden dann der ODER-Schaltung 02 der Eingangsschaltung unnegiert und der ODER-Schaltung 03 der Eingangsschaltung durch das iiegatiknsglied 1Ί3 negiert zugeführt. Der Zustand der zugeordneten bistabilen Stufen PP wird dadurch entsprechend geändert. Gleichzeitig aber werden die UND-Schaltungen U5 und U6 durch das durch das Negationsglied 114 negierte Steuerkriterium STK3 gesperrt, so daß der Inhalt der vorhergehenden bistabilen Stufe nicht zu der bistabilen Stufe PP gelangen kann, in die von der Datenverarbeitungsanlage eine Information eingeschrieben werden soll. Die zum Beispiel in die bistabile Stufe PP2 eingeschriebene Information kann dann mit Hilfe der Schiebetakte T weiter geschoben werden, so daß auf diese Weise das gesamte Ringschieberegister von der Datenverarbeitungsanlage mit neuen Informationen versorgt werden kann. Soll die gesamte Information im Ringschieberegister in die Datenverarbeitungsanlage eingeschrieben werden, dann wird mit Hilfe des Schiebetaktes T die Information in dem Ringsehieberegister solange verschoben, bis die gesamte in dem
VPA 9/210/0057 - 10 -
209839/0945
- ίο -
Ringschieberegister stehende Information in die bistabilen Stufen gelangt ist, die mit der Datenverarbeitungsanlage verbunden sind.
Die zu dem logischen Netzwerk führenden Ausgänge der bistabilen Stufen IT sind mit Q bezeichnet. Zum Auslesen der Information in die Datenverarbeitungsanlage ist die Leitung LFP2 vorgesehen.
Da die Register während der Zeit, in der sie zu einem Ringschieberegister verbunden sind, vom logischen Netzwerk abgetrennt sind, können die Rechnertakte einmal als Yerarbeitungstakte für -das logische netzwerk, das andere Mal als Schiebetakte für das Ringschieberegister verwendet werden.
Die Betriebsweise des Prüflings im Prüfmodus ist folgende: Zuerst wird der Prüfling an die Datenverarbeitungsanlage angeschaltet, dann die Register dos Prüflings in einen besti ~ ten Ausgangs zustand gesetzt. Die erste Einrichtung ER1 wird durch das erste Steuerkriterium STK1 aktiviert (Schritt 1), d.h. der Gerätetakt wird abgeschaltet und der Rechnertakt RO? dem Prüfling zugeführt.
Anschließend wird die Einrichtung ER2 durch das zweite Steuerkriterium S5K2 Gingeschaltet (Schritt 2), d„h. die S.egister zu einem Ringschieberegister zusaimneii&eschaltet. Über das dritte Steuerkriterium STK3 wird ausgewählt, daß gelesen wird und dementsprechend, getaktet durch den Rechnertakt, die gesamte Information des Ringschieberegisters in die Datenverarbeitungsanlage gelesen (Schritt 3). Die' Information kann- dann in der Datenverarbeitungsanlage ausgewertet werden. Durch das zweite Steuerkriterium STK2 wird dia zweite Einrichtung ER2 wieder ausgeschaltet und dadurch das Ringschieberegister aufgetrennt und das logische Netzwerk LIK
VPA 9/210/0057 - 11 -
209839/0945
des Prüflings an die "bistabilen"Stufen, der Register angeschaltet (Schritt 4). Nun führt die Datenverarbeitungsanlage, veranlaßt durch das erste Steuerkriterium SI-K1, dem Prüfling einen Takt zu, der, da die zweite Einrichtung ER2 abgeschaltet ist, als Verarbeitungstäkt wirkt (Schritt 5). Die Information in den bistabilen Stufen der Register nach Ausführung des ersten Verarbeitungstaktes werden durch Wiederholen der "bereits erläuterten Schritte in die Datenverarbeitungsanlage eingelesen. Anschließend wird der nächste Verarbeitungstakt durchgeführt usw. '
Müssen externe Schnittstellen simuliert werden, so werden die bistabilen Stufen, die diesen Schnittstellen zugeordnet sind, jeweils zwischen Schritt 3 und Schritt 4 entsprechend geladen.
Durch das erfindungsgeraäße Verfahren und die erfinöungagemäße Anordnung wird der Aufwand für die in den Prünfling einzufügenden Schaltkreise gering. Die Einrichtung ER1 "besteht lediglich aus wenigen logischen Bausteinen, für die EinricKang ER2 sind die den bistabilen Stufen zugeordneten Eingangsschaltungen zur Eingliederung der bistabilen Stufen in das Ringschieberegister und zum Abschalten des logischen Netzwerkes und die Schreibschaltung erforderlich. Werden die Register von vornherein als Schieberegister aufgebaut, so wird der zur F-ealisierung der zweiten Einrichtung ER2 notwendige Aufwand noch geringer. Ein besonderer Vorteil der Erfindung besteht somit darin,' daß ohne großen zusätzlichen Aufwand Geräte mit Hilfe einer Datenverarbeitungsanlage geprüft v/erden können.
11 Patentansprüche
4 'Figuren
VPA 9/210/0057 -
209839/0945

Claims (11)

  1. Patentansprüche
    Verfahren zur Fehlerdiagnose bei taktgesteuerten Geräten, deren Steuerung ein logisches Netzwerk und Register enthält, mit Hilfe einer Datenverarbeitungsanlage, dadurch gekennzeichnet, daß der Prüfling an die Datenverarbeitungsanlage angeschlossen wird, daß, veranlaßt durch die Datenverarbeitungsanlage, der G-erätetakt abgeschaltet und der Takt von der Datenverarbeitungsanlage geliefert wird, daß dem Prüfling von der Datenverarbeitungsanlage ein Verarbeitungstakt zugeführt wird, aufgrund dessen das logische Netzwerk des Prüflings einen Verarbeitungsschritt durchführt, daß · nach jedem vom logischen Netzwerk des Prüflings durchgeiührten Verarbeitungsschritt der Inhalt der Register des Prüflings in die Datenverarbeitungsanlage übernommen wird und dort zur Fehlerfeststellung mit einem Normal verglichen wird und daß der Inhalt der Register vor jedem Verarbeitungsschritt -von der Datenverarbeitungsanlage änderbar ist.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß, veranlaßt durch ein Signal von der Datenverarbeitungsanlage, die Register des Prüflings zu einem Ringschieberegister zusammengeschlossen werden, daß die Datenverarbeitungsanlage mit einem Teil dieses Ringschieberegisters verbunden ist, so daß der Inhalt des Ringschieberegisters in die Datenverarbeitungsanlage übernehmbar ist oder der Inhalt des Ringschieberegisters von der Datenverarbeitungsanlage änderbar ist und daß der Schiebetakt des Ringschieberegisters durch den Takt von der Datenverarbeitungsanlage gebildet wird.
  3. 3· Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das logische Netzwerk des Prüflings von den Registern abgetrennt wird, solange die Register zu einem
    VPA 9/210/0057 209839/0945 - 1^ -
    Rings ehieb ere gist er zusammengeschaltet sind.
  4. 4· Verfahren nach Anspruch 2 oder 3» dadurch. gekennzeichnet, daß der Prüfling in den Prüfmodus geschaltet wird, daß die Register des Prüflings in einen Ausgangszuständ geschaltet werden, daß durch ein erstes Steuerkriterium (STEt) von der Datenverarbeitungsanlage der Gerätetakt abgeschaltet und dem Prüfling als Takt der Rechnertakt von der Datenverarbeitungsanlage geliefert wird, daß durch ein zweites Steuerkriterium (STIC2) von der Datenverarbeitungsanlage die Register des Prüflings zu einem Ringschieberegister- zusammengeschaltet werden, daß durch ein drittes Steuerkriterium (STK3) von der Datenverarbeitungsanlage festgelegt wird, daß der Inhalt des Ringschieberegisters, getaktet von der Datenverarbeitungsanlage, in die Datenverarbeitungsanlage gelesen wird, daß durch das zweite Steuerkriterium. (STK2) das Ringschieberegister wieder aufgetrennt wird und das logische Netzwerk des Prüflings an die Register angeschaltet wird, daß dem Prüfling evtl. Eingangsgrößen und ein Verarbeitungstakt zugeführt werden, aufgrund dessen das logische Netzwerk einen Verarbeitungsschritt durchführt und das Ergebnis an die Register liefert und daß dann deren Inhalt wieder in die Datenverarbeitungsanlage eingelesen wird.
  5. 5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die von der Datenverarbeitungsanlage gelieferten Rechnertakte als Schiebetakte und als Verarbeitungstakte verwendet werden.
  6. 6. Verfahren nach einem der vorhergehenden Ansprüche, d adurch gekennzeichnet, daß im Prüfmodus die Schnittstellen des Prüflings zu anderen Geräten als der Datenverarbeitungsanlage gesperrt sind und die Eingangs-
    VPA 9/210/0057 - 14 -
    209839/0945
    211U93
    größen von den anderen Geräten von der Datenverarbeitungsanlage simuliert werden. " '
  7. 7· Anordnung zur Durchführung des Verfahrens nach einem der vorhergehenden Ansprüche, gekennzeichnet durch eine erste Einrichtung (ER1) im Prüfling, durch die in Abhängigkeit von dem ersten Steuerkriterium (S2K1) von der Datenverarbeitungsanlageder Gerätetakt abgeschaltet und der Takt von der Datenverarbeitungsanlage angeschaltet wird und durch P eine zweite Einrichtung (ER2) im Prüfling, durch die in Abhängigkeit des zweiten Steuerkriteriums (SIK2) von der Datenverarbeitungsanlage die Register des Prüflings zu einem Ringschieberegister zusammengeschaltet oder wieder aufgetrennt werden.
  8. 8. Anordnung nach Anspruch 7, gekennzeichnet durch eine erste Einrichtung (ER1) aus einer ersten UND-Schaltung (TJ1), der der Gerätetakt und das negierte erste Steuerkriterium (S1JDKI) zugeführt werden, aus einer zweiten UND-Schaltung (U2), der der Takt von der Datenverarbeitungsanlage und das erste Steuerkriterium (STK1) zugeleitet "werden
    fc und aus einer ODER-Schaltung (01), die mit den Ausgängen der ersten und der zweiten UND-Schaltung verbunden ist und an deren Ausgang der !Hakt (T) für den Prüfling abgegeben wird.
  9. 9. Anordnung nach Anspruch 7 oder 8, gekennzeichnet durch eine zweite Einrichtung (ER2) aus einer jeder bistabilen Stufe (PP) eines jeden Registers des Prüflings zugeordneten Eingangssehaltung, die in Abhängigkeit des zweiten Steuerkriteriums (STK2) der Datenverarbeitungsanlage jede bistabile Stufe (PP) mit einer anderen bistabilen Stufe (PP) verbindet, so daß ein Ringschieberegister entsteht und die die bistabilen Stufen (PP) von dem logischen Netzwerk (LNK)
    VPA 9/210/0057 - 15 -
    209839/0945
    211U93
    oder anderen. Eingängen abtrennt oder anschaltet und aus einer Schreibschaltung> die einem Teil der bistabilen* Stufen (EF) der Register zugeordnet sind, um in Abhängigkeit vom dritten Steuerkriterium (STK3) Informationen in die bistabilen Stufen einzusehreiben.
  10. 10. Anordnung nach Anspruch 9, gekennzeichnet durch eine Eingangssehaltung aus einer dritten UND-Schaltung (U3), der Signale von dem logischen !Netzwerk und das negierte zweite Steuerkriterium (SiK2) zugeführt werden, aus einer vierten UHD-Sebaltung (U4)s der Signale vom logischen Netzwerk (HiK) und das negierte, zweite Steuerkriterium zugeleitet wird, aus einex* fünften ülNLD-Sehaltung (U5)? die mit dem Ausgang einer anderen bistabilen Stixfe und mit dem Eingang für das zweite Steuerkriterium .{.STK2) verbunden ist, aus einer sechsten UND-Schaltung (TJ6), die an den anderen Ausgang der anderen bistabile!) Stufe und den Eingang für das zweite Steuerkriterium (STK2) angeschlossen ist, aus einer zweiten ODER-Schaltung (02) . die mit den Ausgängen der dritten und fünften U15D-Schaltung verbunden ist rad- deren Ausgang an dem einen Eingang der zugeordneten bistabilen Stufe liegt und aus einer dritten ODER-Schaltung (03), die an die vierte und sechste UliD-Schaltung angeschlossen ist und deren Ausgang mit dem sv/eiten Eingang der zugeordneten bistabilen Stufe verbunden ist.
  11. 11. Anordnung nach Anspruch 9, gekennzeichne t durch eine Schreibschaltung aus einer siebten UND-Schaltung (U?), der das dritte Steuerkriterium (S£K3) und das Schreibsignal zugeführt wird und die mit der zweiten ODER-Schaltung (02) der zugeordneten bistabilen Stufe verbunden ist, aus einer achten üiiD-Schaltung (U8), der das dritte Steuerkriterium (STK3) und das negierte Schreib-
    VPA 9/210/0057 - 16 ·-
    209839/094S
    signal zugeführt v/ird und die an die dritte ODER-Schaltung (03) der zugeordneten bistabilen Stufe angeschlossen ist und aus einem Negationsglied (N4), der das dritte Steuerkriterium (STK3) zugeführt wird und deren Ausgang mit der fünften und sechsten UND-Schaltung der zugeordneten bistabilen Stufe verbunden ist.
    VPA 9/210/0057
    209839/0945
    Le e rse
    ite
DE19712111493 1971-03-10 1971-03-10 Verfahren und Anordnung zur Fehlerdiagnose bei taktgesteuerten Geräten Expired DE2111493C3 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE19712111493 DE2111493C3 (de) 1971-03-10 Verfahren und Anordnung zur Fehlerdiagnose bei taktgesteuerten Geräten
FR7146953A FR2128290B1 (de) 1971-03-10 1971-12-28
US00226469A US3814920A (en) 1971-03-10 1972-02-15 Employing variable clock rate
NL7202867.A NL164405C (nl) 1971-03-10 1972-03-03 Inrichting voor het uitvoeren van foutendiagnose bij gegevens verwerkende apparatuur.
IT21496/72A IT949932B (it) 1971-03-10 1972-03-07 Sistema e disposizione per la dia gnosi dei guasti in apparecchi comandati da impulsi elettrici ritmici
LU64920D LU64920A1 (de) 1971-03-10 1972-03-08
GB1090572A GB1388619A (en) 1971-03-10 1972-03-09 Data processing systems
BE780518A BE780518A (fr) 1971-03-10 1972-03-10 Procede et dispositif pour la detection d'erreurs dans des appareils commandes par des impulsions de cadence

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19712111493 DE2111493C3 (de) 1971-03-10 Verfahren und Anordnung zur Fehlerdiagnose bei taktgesteuerten Geräten

Publications (3)

Publication Number Publication Date
DE2111493A1 true DE2111493A1 (de) 1972-09-21
DE2111493B2 DE2111493B2 (de) 1975-06-26
DE2111493C3 DE2111493C3 (de) 1976-02-12

Family

ID=

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2360762A1 (de) * 1972-12-26 1974-07-11 Ibm Elementarschaltungsanordnung fuer schaltwerke zur durchfuehrung von datenverarbeitungsoperationen
DE2617436A1 (de) * 1975-04-21 1976-11-11 Raytheon Co Digitales datenverarbeitungssystem
US4534028A (en) * 1983-12-01 1985-08-06 Siemens Corporate Research & Support, Inc. Random testing using scan path technique
US4937827A (en) * 1985-03-01 1990-06-26 Mentor Graphics Corporation Circuit verification accessory

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2360762A1 (de) * 1972-12-26 1974-07-11 Ibm Elementarschaltungsanordnung fuer schaltwerke zur durchfuehrung von datenverarbeitungsoperationen
DE2617436A1 (de) * 1975-04-21 1976-11-11 Raytheon Co Digitales datenverarbeitungssystem
US4534028A (en) * 1983-12-01 1985-08-06 Siemens Corporate Research & Support, Inc. Random testing using scan path technique
US4937827A (en) * 1985-03-01 1990-06-26 Mentor Graphics Corporation Circuit verification accessory

Also Published As

Publication number Publication date
NL7202867A (de) 1972-09-12
US3814920A (en) 1974-06-04
GB1388619A (en) 1975-03-26
FR2128290A1 (de) 1972-10-20
BE780518A (fr) 1972-09-11
LU64920A1 (de) 1972-12-07
IT949932B (it) 1973-06-11
NL164405B (nl) 1980-07-15
NL164405C (nl) 1980-12-15
FR2128290B1 (de) 1974-09-27
DE2111493B2 (de) 1975-06-26

Similar Documents

Publication Publication Date Title
DE2614000C2 (de) Diagnoseeinrichtung zur Prüfung von Funktionseinheiten
DE19833208C1 (de) Integrierte Schaltung mit einer Selbsttesteinrichtung zur Durchführung eines Selbsttests der integrierten Schaltung
DE2729053C2 (de) Prüfverfahren für eine monolithisch integrierte stufenempfindliche, einseitig verzögerungsabhängige logische Einheit
DE1900042A1 (de) Verfahren und Anordnung zur Ortung von Fehlern in einer Datenverarbeitungsanlage
EP0186724B1 (de) Prüf- und Diagnoseeinrichtung für Digitalrechner
DE2030760A1 (de) Speicherschaltung
DE2048670A1 (de) Speicherwartungsanordnung fur Daten verarbeitungsanlagen
EP0104635A2 (de) Verfahren und Anordnung zum Prüfen eines digitalen Rechners
DE60109321T2 (de) Prüfung von asynchroner rücksetzschaltung
DE102012212304A1 (de) Anordnung mit einem Mikroprozessorsystem
DE2461592C3 (de) Anordnung zur Durchführung von Wartungsoperationen bei einem Datenverarbeitungssystem
DE60125442T2 (de) Dreifachredundante selbstschrubbende integrierte Schaltung
DE1191144B (de) Einrichtung zum Nachweis von Fehlern und zum Feststellen des Fehlerortes
DE69915788T2 (de) Mikrokontrollgerät mit Fehlerbeseitigungsunterstützung
DE2106731A1 (de) Diagnoseeinrichtung fur elektronische Datenverarbeitungsanlagen
EP0151810B1 (de) Verfahren und Schaltungsanordnung zum Prüfen eines Programms in Datenverarbeitungsanlagen
DE2161994A1 (de) Fehlerfeststellungsschaltung bei einer Datenverarbeitungsanlage
DE2111493A1 (de) Verfahren und Anordnung zur Fehlerdiagnose bei taktgesteuerten Geraeten
EP0009600A2 (de) Verfahren und Schnittstellenadapter zum Durchführen von Wartungsoperationen über eine Schnittstelle zwischen einem Wartungsprozessor und einer Mehrzahl einzeln zu prüfender Funktionseinheiten eines datenverarbeitenden Systems
DE2111493C3 (de) Verfahren und Anordnung zur Fehlerdiagnose bei taktgesteuerten Geräten
DE2442673A1 (de) Einrichtung zur einfuegung von kontrolldaten in den sprachspeicher einer zeitvielfachvermittlungsstelle
DE1958747C3 (de) Einrichtung zur mikroprogrammgesteuerten Fehlerprüfung
DE19951541C1 (de) Integrierter elektronischer Baustein mit duplizierter Kernlogik und Hardware-Fehlereinspeisung für Prüfzwecke
EP1750283A2 (de) Überprüfung eines Adressdecoders
DE1574994A1 (de) Einrichtung zur Bildung einer Abzweigverbindung in einem Digitalrechner

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee