DE2111493B2 - Verfahren und Anordnung zur Fehlerdiagnose bei taktgesteuerten Geräten - Google Patents

Verfahren und Anordnung zur Fehlerdiagnose bei taktgesteuerten Geräten

Info

Publication number
DE2111493B2
DE2111493B2 DE2111493A DE2111493A DE2111493B2 DE 2111493 B2 DE2111493 B2 DE 2111493B2 DE 2111493 A DE2111493 A DE 2111493A DE 2111493 A DE2111493 A DE 2111493A DE 2111493 B2 DE2111493 B2 DE 2111493B2
Authority
DE
Germany
Prior art keywords
data processing
processing system
circuit
stk
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2111493A
Other languages
English (en)
Other versions
DE2111493C3 (de
DE2111493A1 (de
Inventor
Hubert 8000 Muenchen Huelters
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority claimed from DE19712111493 external-priority patent/DE2111493C3/de
Priority to DE19712111493 priority Critical patent/DE2111493C3/de
Priority to FR7146953A priority patent/FR2128290B1/fr
Priority to US00226469A priority patent/US3814920A/en
Priority to NL7202867.A priority patent/NL164405C/xx
Priority to IT21496/72A priority patent/IT949932B/it
Priority to LU64920D priority patent/LU64920A1/xx
Priority to GB1090572A priority patent/GB1388619A/en
Priority to BE780518A priority patent/BE780518A/xx
Publication of DE2111493A1 publication Critical patent/DE2111493A1/de
Publication of DE2111493B2 publication Critical patent/DE2111493B2/de
Publication of DE2111493C3 publication Critical patent/DE2111493C3/de
Application granted granted Critical
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/267Reconfiguring circuits for testing, e.g. LSSD, partitioning
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2294Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by remote test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren sowie eine Anordnung zur Fehlerdiagnose bei taktgesteuerten Geräten (Prüfling), deren Steuerung ein logisches Netzwerk und Register enthält, bei denen der Prüfling an eine Datenverarbeitungsanlage angeschaltet wird, die dem Prüfling einen Verarbeitungstakt zuführt, bei dem auf Grund des Verarbeitungstaktes in dem Prüfling Signale erzeugt werden, die in Registern de Prüflings gespeichert werden, und die zur Fehlerfeststellung mit einem Normal verglichen werden, und bei dem der Inhalt der Register von der Datenverarbeitungsanlage änderbar ist.
Um den Ausfall und die Wartungszeiten von Geräten, besonders externen Geräten von Datenverarbeitungsanlagen, möglichst klein zu halten, wird der Fehlerdiagnose große Bedeutung eingeräumt Bei einer solchen Fehlerdiagnose soll möglichst mit Hilfe einer Datenverarbeitungsanlage festgestellt werden, ob Gerätesteuerungen fehlerhaft arbeiten. Weiterhin soll der Fehler möglichst mit Hilfe eines Fehlersuchprogramms genau lokalisiert werden können.
Es ist bereits bekannt, verschiedenartige Schaltungen mit Hilfe von Datenverarbeitungsanlagen zu prüfen (z. B. Proceedings Seminar on Automatic Checkout Techniques, held at Batelle Memorial Institute, 5., 6. und 7. September 1962, S. 3, 51 bis 65). Hier werden den zu prüfenden Schaltungen Testinformationen zugeführt, von den zu prüfenden Schaltungen die Ausgangsinformationen abgenommen und diese mit den erwarteten Informationen verglichen. Aus dieser Literaturstelle kann aber nicht entnommen werden, wie insbesondere taktgesteuerte Geräte mit Hilfe einer Datenverarbeitungsanlage überprüft werden können.
Die USA.-Patentschrift 35 19 808 beschreibt ein Ver- 5.·, fahren, mit dem fehlerhafte Teile eines elektronischen digitalen Rechners schnell festgestellt und lokalisiert werden können. Dies geschieht mit Hilfe einer Testschaltung. Beim Prüfen des digitalen Rechners wird zunächst der Mikroprogrammteil der Steuerung vom cio Rechenwerk abgetrennt. Dann werden die einzelnen Register des Rechenwerks nacheinander durchgeprüft, wobei die geprüften Register bei der weiteren Prüfung mitverwendet werden. Soll das Steuerwerk getestet werden, dann werden die dazu notwendigen Testdaten '».<; von der Prüfschaltung in Register des Rechenwerks überführt und von dort dem Steuerwerk zugeleitet. Die von dem Steuerwerk auf Grund dieser Testdaten abgegebenen Steuersignale werden wiederum in das Rechenwerk übernommen. Dort wird auch festgestellt, ob die von dem Steuerwerk abgegebenen Steuersignale einen richtigen Wert haben. Zur Überprüfung des Steuerwerkes werden Taktsignale benötigt, die von einem Zeitgeber abgegeben werden, der Teil des Steuerwerks ist Nachteilig bei diesem bekannten Verfahren ist, daß die Prüfschaltung mit allen Registern verbunden werden muß.
Die der Erfindung zugrunde liegende Aufgabe besteht darin, ein Verfahren und eine Anordnung anzugeben, mit dem bzw. mit der in Verbindung mit einer Datenverarbeitungsanlage Fehler innerhalb taktgesteuerter Geräte angegeben werden können, ohne daß dabei der Aufwand an Verbindungsleitungen zwischen der Datenverarbeitungsanlage und dem taktgesteuerten Gerät zu groß wird. Diese Aufgabe wird dadurch gelöst, daß zur ungestörten Taktversorgung durch die Datenverarbeitungsanlage auf deren Veranlassung der Geritetakt des Prüflings abgeschaltet wird, daß durch ein Signal von der Datenverarbeitungsanlage die Register des Prüflings für den jeweiligen Prüfvorgang zu einem Ringschieberegister zusammengeschlossen werden, daß das logische Netzwerk des Prüflings nach Zuführung eines Verarbeitungstaktes einen Verarbeitungsschritt durchführt, und daß nach jedem vom logischen Netzwerk des Prüflings durchgeführten Verarbeitungsschritt der Inhalt eines Teils des Ringschieberegisters zum Vergleich in die Datenverarbeitungsanlage übernommen wird.
Die Anordnung zur Lösung der Aufgabe besteht aus einer ersten Einrichtung im Prüfling, durch die in Abhängigkeit von einem ersten von der Datenverarbeitungsanlage gelieferten Steuerkriterium der Gerätetakt abgeschaltet und der Takt von der Datenverarbeitungsanlage angeschaltet wird und aus einer zweiten Einrichtung im Prüfling, durch die in Abhängigkeit eines zweiten von der Datenverarbeitungsanlage gelieferten Steuerkriteriums die Register des Prüflings zu einem Ringschieberegister zusammengeschaltet oder wieder aufgetrennt werden.
Durch die von der Datenverarbeitungsanlage an den Prüfling gelieferten Verarbeitungstakte werden in der Gerätesteuerung Reaktionen ausgelöst, die sich im Inhalt der verschiedenen Register wiederspiegeln. Der Inhalt dieser Register wird in die Datenverarbeitungsanlage überführt und dort mit einem Normal verglichen, das die richtige Reaktion der Gerätesteuerung darstellt. Aus diesem Vergleich kann die Datenverarbeitungsanlage entnehmen, ob die Gerätesteuerung den Verarbeitungsschritt richtig durchgeführl hat oder nicht.
Das Normal stellt also ein Funktionsmuster der Gerätesteuerung dar, das in der Datenverarbeitungsanlage z. B. auf einem Band gespeichert ist.
Eine Prüfung des zu prüfenden Geräts (Prüfling) kann bei der Wartung folgendermaßen ablaufen: Der Prüfling wird an die Datenverarbeitungsanlage angeschlossen. Dann arbeitet die Datenverarbeitungsanlage nach einem Programm die durchzuführenden Funktionen der Gerätesteuerung Schritt für Schritt ab und vergleicht nach jedem Schritt, also nach jedem ausgeführten Verarbeitungstakt, die am Prüfling festgestellten fst-Wert mit den auf Band gespeicherten Soll-Werten des Normals. Wird ein Unterschied festgestellt, dann können die entsprechenden Informationen ausgedruckt werden und die weitere Auswertung, die zur Lokalisierung und Behebung des Fehlers
führt, vom Menschen ausgeführt werden. Die Lokalisierung des Fehlers könnte aber ebenso gut durch die Datenverarbeitungsanlage mit Hilfe eines Programms erfolgen.
Andere Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
An Hand der Figuren werden nachfolgend Ausführungsbeispiele der Erfindung weiter erläutert. Es zeigt
F i g. 1 eine erste prinzipielle Ausführung der Erfindung,
F i g. 2 eine zweite prinzipielle Ausführung der Erfindung,
F i g. 3 ein Ausführungsbeispiel der ersten Einrichtung,
F i g. 4 ein Ausführungsbeispiel der zweiten Einrichtung.
In F i g. 1 ist der Teil der Gerätesteuerung des Prüflings dargestellt, der für die Fehlerdiagnose erforderlich ist. Die Gerätesteuerung des Prüflings enthält ein logisches Netzwerk LNK, Register, die in einem Speicher SP zusammengefaßt sind und einen Gerätetaktgenerator G 7^ der im normalen Betrieb des zu prüfenden Geräts den Takt liefert Das logische Netzwerk LNK ist mit den Registern verbunden und die Register sind wieder an das logische Netzwerk angeschlossen. Das logische Netzwerk LNK liefert das Ergebnis eines jeden Verarbeitungsschrittes an die Register im Speicher SP und holt die Eingangsgrößen für den nächsten Verarbeitungsschritt zum Teil aus dem Speicher SP, zum anderen Teil bekommt sie die Eingangsgrößen von externen Geräten, z. B. auf einer Datenverarbeitungsanlage, über Leitungen L1, L 2.
Zur Fehlerdiagnose müssen in dem Prüfling zwei weitere Einrichtungen vorgesehen werden. Die erste Einrichtung hat die Aufgabe, im Prüfmodus den Gerätetaktgenerator GT abzuschalten und den Rechnertakt dem Prüfling zuzuführen; sie ist mit ER 1 bezeichnet Über die Leitung L 3 wird der Rechnertakt über die Leitung L 4 ein erstes Steuerkriterium STK 1 von der Datenverarbeitungsanlage der ersten Einrichtung ER i zugeführt Dieses erste Steuerkriterium STK i gibt an, ob der Gerätetaktgenerator abgeschaltet oder eingeschaltet sein solL Die zweite Einrichtung ER 2 besteht im Ausführungsbeispiel der F i g. 1 im wesentlichen aus einer Leseeinrichtung, mit deren Hilfe der Inhalt der Register des Speichers SP über die Leitung L 7 in die Datenverarbeitungsanlage eingelesen werden kann. Zum Lesen des Inhaltes der Register des Speichers SP wird der zweiten Einrichtung £7? 2 ein so weiteres Steuerkriterium über die Leitung L5 züge-, führt
Beim Prüfvorgang wird zunächst der Prüfling an die Datenverarbeitungsanlage angeschlossen. Dann werden die bistabilen Stufen der Register in einen bestimmten Ausgangszustand zurückgesetzt Anschließend wird durch das erste Steuerkriterium STK1 von der Datenverarbeitungsanlage durch die erste Einrichtung ERi der Gerätetakt abgeschaltet und der Rechnertakt an den Prüfling angeschaltet Nun wird von dem logischen Netzwerk LNK der erste Verarbeitungsschritt durchgeführt, und zwar veranlaßt durch einen Verarbeitungstakt, der von der Datenverarbeitungsanlage geliefert wird. Das Ergebnis des Verarbeitungsschrittes wird in den Registern des Speichers SP t^ gespeichert Durch ein weiteres Steuerkriterium kann der Rechner über die zweite Einrichtung ER 2 den Inhalt der Register auslesen, im Rechner speichern und gegebenenfalls mit einem Normal vergleichen. Anschließend kann die Datenverarbeitungsanlage erforderlichenfalls neue Eingangsgrößen zuführen und den nächsten Verarbeitungstakt liefern.
Um die Anzahl der Verbindungsleitungen zwischen dem Prüfling und der Datenverarbeitungsanlage zu verringern, können die Register im Prüfling, veranlaßt durch ein zweites Steuerkriterium STK 2 von der Datenverarbeitungsanlage zu einem Ringschieberegister verbunden werden. Ein entsprechendes Ausführungsbeispiel ist in F i g. 2 dargestellt. Die bereits in F i g. 1 gezeigten Bestandteile sind mit gleichen Bezugszeichen benannt Durch die erste Einrichtung ER 1 kann wiederum der Gerätetaktgenerator GT abgeschaltet werden und der Rechnertakt angeschaltet werden. Die zweite Einrichtung ER 2 enthält aber nun zusätzlich zu der Leseeinrichtung noch Schaltungsanordnungen, durch die die bistabilen Stufen der Register zu einem Ringschieberegister zusammengeschaltet werden und eine Schaltung, durch die das logische Netzwerk LNK von den Registern abgetrennt werden kann.
Wird von der Datenverarbeitungsanlage über die Leitung L 6 ein zweites Steuerkriterium STK 2 angelegt dann werden einerseits die bistabilen Stufen der Register zu einem Ringschieberegister zusammengeschaltet — und zwar mit Hilfe einer UND-Schaltung UGO — und andererseits das logische Netzwerk LNK von den Registern abgetrennt und zwar mit Hilfe eines Negationsgliedes NO und von zwischen die Ausgänge des logischen Netzwerkes LNK und die Eingänge der bistabilen Stufen der Register geschaltete UND-Schaltungen UGt. Bei dieser Ausführungsform ist die Datenverarbeitungsanlage nicht mit allen Registern verbunden, sondern nur mit einer gewissen Anzahl von bistabilen Stufen der Register. Dadurch kann der für die Prüfung der Geräte erforderliche Aufwand verringert werden.
Der Prüfling kann außer der Schnittstelle, über die er mit der Datenverarbeitungsanlage verbunden ist weitere Schnittstellen, z. B. von anderen Geräten, haben. Um den Prüfling vollständig prüfen zu können, müssen die Abläufe an solchen Schnittstellen (externe Schnittstellen) simuliert werden. Dazu werden an jeder externen Schnittstelle alle ankommenden und abgehenden Signalzustände in Registern gespeichert Zudem werden im Prüfmodus die zum Prüfling gerichteten Signalleitungen der Schnittstelle gesperrt. Die Register an den Schnittstellen bilden dann, wie die übrigen Register des Prüflings, einen Teil des Ringschieberegisters. Damit können beliebige Informationen in diese Register eingeschrieben und dort enthaltene Informationen jederzeit festgestellt werden.
In F i g. 3 ist eine Ausführungsform der für die Prüfung des Prüflings in diesem enthaltenen ersten Einrichtung ER 1 gezeigt Mit dieser ersten Einrichtung ERi wird der Gerätetakt abgeschaltet und der Rechnertakt RT an den Prüfling angelegt Die erste Einrichtung besteht aus zwei UND-Schaltungen Ui und 1/2, einer Negationsschaltung Ni und einer ODER-Schaltung 01. Durch Anlegen des ersten Steuerkriteriums SIK1 von der Datenverarbeitungsanlage wird die UND-Schaltung U 2 geöffnet so daß die Rechnertakte RT zum Ausgang der ODER-Schaltung 01 und damit zum Ausgang der Einrichtung ER i gelangen können und den Takt Tbildea Gleichzeitig wird durch das erste Steuerkriterium STK1, das durch das Negationsglied Nl negiert wird, die erste UND-Schai-
lung Ui gesperrt, so daß die dem zweiten Eingang der UND-Schaltung Ui gelieferten Gerätetakte abgeschaltet werden. Bei normalem Betrieb des Prüflings liegt kein Steuerkriterium STK1 an, so daß die UND-Schaltung UX offen und die UND-Schaltung Ul 5 gesperrt ist.
Eine Ausführungsform der zweiten Einrichtung ist in Fig.4 dargestellt. Hier sind bistabile Stufen FFI bis FFn der Register gezeigt, die mit Hilfe von vor die iistabilen Stufen geschalteten Eingangsschaltungen zu flinem Ringregister zusammengeschaltet werden kön-■en. Jede einer bistabilen Stufe FF zugeordnete Eingangsschaltung besteht aus UND-Schaltungen t/3 bis t/6 und ODER-Schaltungen 02, 03. Der UND-Schaltung t/3 wird über die Leitung K ein Signal, z.B. vom logischen Netzwerk, der UND-Schaltung U 4 über die Leitung / ein weiteres Signal, z. B. vom logischen Netzwerk, zugeführt. Die UND-Schaltungen 1/5, t/6 sind jeweils mit einem der Ausgänge 4er vorhergehenden bistabilen Stufe verbunden. Das iweite von der Datenverarbeitungsanlage gelieferte Steuerkriterium STK 2 wird unnegiert den UND-Schallungen L/5 und L/6 und durch das Negationsglied Λ/2 •egiert, dei. UND-Schaltungen U3 und L/4 zugeführt. Die Ausgänge der UND-Schaltungen L/3 und L/5 sind •n die ODER-Schaltung 02, die Ausgänge der UND-Schaltungen L/4 und L/6 an die ODER-Schaltung 03 angeschlossen. Der Ausgang der ODER-Schaltung 02 l;egt an dem einen Eingang der zugeordneten !»stabilen Stufe, der Ausgang der ODER-Schaltung 03 •n dem anderen Eingang der zugeordneten bistabilen Stufe. Den bistabilen Stufen FFwird weiterhin ein Takt Tzugeführt, der im Prüfmodus der über die Einrichtung ER 1 vom Rechner gelieferte Rechnertakt RT'isl.
Weiterhin enthält die zweite Einrichtung eine Schreibschaltung. Mit dieser Schreibschaltung können Informationen in bestimmte bistabile Stufen eingeschrieben werden. Die Schreibschaltung besteht aus UND-Schaltungen US und L/7 und Negationsschaltungen N 3 und N4. In Fig.4 ist nur eine derartige Schreibschaltung gezeigt, die der bistabilen Stufe FF2 zugeordnet ist. Die Anzahl dieser Schreibschaltungen entspricht natürlich der Anzahl der bistabilen Stufen FF, zu denen die Datenverarbeitungsanlage Zugriff hat. Der UND-Schaltung L/7 wird das Schreibsignal SFF 2 unnegiert zugeführt, der UND-Schaltung L/8 negiert. Ein drittes Steuerkriterium STK 3 liegt jeweils an dem anderen Eingang der UND-Schaltungen U7, L/8 und andererseits über das Negationsglied Λ/4 an den Eingängen der UND-Schaltungen L/5, L/6 der Eingangsschaltungen der bistabilen Stufen. Der Ausgang der UND-Schaltung t/7 ist mit der ODER-Schaltung 02 der Eingangsschaltung, der Ausgang der UND-Schaltung t/8 mit dem Eingang der ODER-Schaltung 03 der Eingangsschaltung verbunden. SS
Solange kein zweites Steuerkriterium STK 2 vorliegt, sind die UND-Schaltungen L/5 und i/6 der Eingangsschaltung gesperrt und die bistabilen Stufen FF der Register nicht aneinander angekoppelt Gleich-Zeitig sind, da das Steuerkriterium STK 2 durch das Negationsglied N2 negiert wird, die UND-Schaltungen it/3 und t/4 geöffnet, so daß die an den Leitungen / und K anliegenden Signale den bistabilen Stufen FF zugeführt werden. In diesem Zustand befindet sich die Schaltung, wenn der Prüfling nicht im Prüfmodus ist. Liegt ein Steuerkriterium STK 2 an, dann werden die UND-Schaltungen t/5. t/6 geöffnet und damit die bistabilen Stufen FF über die UND-Schaltungen t/5 und t/6 und die ODER-Schaltungen 02,03 miteinander verbunden und zu einem Ringschieberegister zusammengeschaltet. Da das Steuerkriterium STK 2 durch das Negationsglied Λ/2 negiert wird, werden die UND-Schaltungen U3 und t/4 gesperrt, so daß die bistabilen Stufen durch Signale an den Leitungen J und K nicht mehr beeinflußt werden können.
Soll in die der Schreibschaltung zugeordnete bistabile Stufe eingeschrieben werden, dann legt die Datenverarbeitungsanlage das dritte Steuerkriterium STK 3 an, durch die die UND-Schaltungen t/7 und t/8 geöffnet werden. Die Schreibsignale SFF2 werden dann der ODER-Schaltung 02 der Eingangsschaltung unnegiert und der ODER-Schaltung 03 der Eingangsschaltung durch das Negationsglied Λ/3 negiert zugeführt. Der Zustand der zugeordneten bistabilen Stufen FF wird dadurch entsprechend geändert. Gleichzeitig aber werden die UND-Schaltungen L/5 und t/6 durch das durch das Negationsglied /V4 negierte Steuerkriterium STK 3 gesperrt, so daß der Inhalt der vorhergehenden bistabilen Stufe nicht zu der bistabilen Stufe FF gelangen kann, in die von der Datenverarbeitungsanlage eine Information eingeschrieben werden soll. Die z. B. in die bistabile Stufe FF2 eingeschriebene Information kann dann mit Hilfe der Schiebetakte Γ weiter geschoben werden, so daß auf diese Weise das gesamte Ringschieberegister von der Datenverarbeitungsanlage mit neuen Informationen versorgt werden kann. Soll die gesamte Information im Ringschieberegister in die Datenverarbeitungsanlage eingeschrieben werden, dann wird mit Hilfe des Schiebetaktes T" die Information in dem Ringschieberegister so lange verschoben, bis die gesamte in dem Ringschieberegister stehende Information in die bistabilen Stufen gelangt ist, die mit der Datenverarbeitungsanlage verbunden sind.
Die zu dem logischen Netzwerk führenden Ausgänge der bistabilen Stufen FF sind mit Q bezeichnet. Zum Auslesen der Information in die Datenverarbeitungsanlage ist die Leitung LFF2 vorgesehen.
Da die Register während der Zeit, in der sie zu einem Ringschieberegister verbunden sind, vom logischen Netzwerk abgetrennt sind, können die Rechnertakte einmal als Verarbeitungstakte für das logische Netzwerk, das andere Mal als Schiebetakte für das Ringschieberegister verwendet werden.
Die Betriebsweise des Prüflings im Prüfmodus ist folgende: Zuerst wird der Prüfling an die Datenverarbeitungsanlage angeschaltet, dann die Register des Prüflings in einen bestimmten Ausgangszustand gesetzt. Die erste Einrichtung ER 1 wird durch das erste Steuerkriterium STK1 aktiviert (Schritt 1), d. h„ der Gerätetakt wird abgeschaltet und der Rechnertakt Rl dem Prüfling zugeführt
Anschließend wird die Einrichtung ER 2 durch das zweite Steuerkriterium STK 2 eingeschaltet (Schritt 2), d. h. die Register zu einem Ringschieberegister zusammengeschaltet Über das dritte Steuerkriterium STK 3 wird ausgewählt daß gelesen wird und dementsprechend, getaktet durch den Rechnertakt, die gesamte Information des Ringschieberegisters in die Datenverarbeitungsanlage gelesen (Schritt 3). Die Information kann dann in der Datenverarbeitungsanlage ausgewertet werden. Durch das zweite Steuerkriterium STK 2 wird die zweite Einrichtung ER 2 wieder ausgeschaltet und dadurch das Ringschieberegister aufgetrennt und das logische Netzwerk LNK des Prüflings an die bistabilen Stufen der Register angeschaltet (Schritt 4). Nun führt die Datenverarbeitungsanlage,
1 493
veranlaßt durch das erste Steuerkriterium STK 1, dem Prüfling einen Takt zu, der, da die zweite Einrichtung ER 2 abgeschaltet ist, als Verarbeitungstakt wirkt (Schritt 5). Die Information in den bistabilen Stufen der Register nach Ausführung des ersten Verarbeitungstaktes werden durch Wiederholen der bereits erläuterten Schritte in die Datenverarbeitungsanlage eingelesen. Anschließend wird der nächste Verarbeitungstakt durchgeführt usw.
Müssen externe Schnittstellen simuliert werden, so werden die bistabilen Stufen, die diesen Schnittstellen zugeordnet sind, jeweils zwischen Schritt 3 und Schritt 4 entsprechend geladen.
Durch das erfindungsgemäße Verfahren und die erfindungsgemäße Anordnung wird der Aufwand für die
in den Prüfling einzufügenden Schaltkreise gering. Die Einrichtung ER 1 besteht lediglich aus wenigen logischen Bausteinen, für die Einrichtung ER 2 sind die den bistabilen Stufen zugeordneten Eingangsschaltungen zur Eingliederung der bistabilen Stufen in das Ringschieberegister und zum Abschalten des logischen Netzwerkes und die Schreibschaltung erforderlich. Werden die Register von vornherein als Schieberegister aufgebaut, so wird der zur Realisierung der zweiten Einrichtung ER 2 notwendige Aufwand noch geringer. Ein besonderer Vorteil der Erfindung besteht so mit darin, daß ohne großen zusätzlichen Aufwand Geräte mit Hilfe einer Datenverarbeitungsanlage geprüft werden können.
Hierzu 2 Blatt Zeichnungen

Claims (11)

Patentansprüche:
1. Verfahren zur Fehlerdiagnose bei taktgesteuerten Geräten (Prüfling), deren Steuerung ein logisches Netzwerk und Register enthält, bei dem der Prüfling an eine Datenverarbeitungsanlage angeschaltet wird, die dem Prüfling einen Verarbeitungstakt zuführt, bei dem auf Grund des Verarbeitungstaktes in dem Prüfling Signale erzeugt werden, die in Registern des Prüflings gespeichert werden und die zur Fehlerfeststellung mit einem Normal verglichen werden, und bei dem der Inhalt der Register von der Datenverarbeitungsanlage änderbar ist, dadurch gekennzeichnet, daß zur ungestörten Taktversorgung aurch die Datenverarbeitungsanlage auf deren Veranlassung der Gerätetakt des Prüflings abgeschaltet wird, daß durch ein Signal von der Datenverarbeitungsanlage die Register des Prüflings für den jeweiligen Prüfvorgang zu einem Ringschieberegister zusammengeschlossen werden, daß das logische Netzwerk dei Prüflings nach Zuführung eines Verarbeitungstaktes einen Verarbeitungsschritt durchführt, und daß nach Jedem vom logischen Netzwerk des Prüflings durchgeführten Verarbeitungsschritt der Inhalt eines Teils des Ringschieberegisters zum Vergleich in die Datenverarbeitungsanlage übernommen wird
2. Verfahren nach Anspruch t, dadurch gekennzeichnet, daß der Schiebetakt des Ringschieberegisters durch den Takt von der Datenverarbeitungsanlage gebildet wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das logische Netzwerk des Prüflings von den Registern abgetrennt wird, solange die Register zu einem Ringschieberegister zusammengeschaltet sind.
4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß der Prüfling in den Prüfmodus geschaltet wird, daß die Register des Prüflings in einen Ausgangszustand geschaltet werden, daß durch ein erstes Steuerkriterium (STK 1) von der Datenverarbeitungsanlage der Gerätetakt abgeschaltet und dem Prüfling als Takt der Rechnertakt von der Datenverarbeitungsanlage geliefert wird, daß durch ein zweites Steuerkriterium (STK 2) von der Datenverarbeitungsanlage die Register des Prüflings zu einem Ringschieberegister zusammengeschaltet werden, daß durch ein drittes Steuerkriterium (STK 3) von der Datenverarbeitungsanlage festgelegt wird, daß der Inhalt des Ringschieberegisters, getaktet von der Datenverarbeitungsanlage, in die Datenverarbeitungsanlage gelesen wird, daß durch das zweite Steuerkriterium (STK 2) das Ringschieberegister wieder aufgetrennt wird und das logische Netzwerk des Prüflings an die Register angeschaltet wird, daß dem Prüfling eventuell Eingangsgrößen und ein Verarbeitungstakt zugeführt werden, auf Grund dessen das logische Netzwerk einen Verarbeitungsschritt durchführt und das Ergebnis an die Register liefert und daß dann deren Inhalt wieder in die Datenverarbeitungsanlage eingelesen wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die von der Datenverarbeitungsanlage gelieferten Rechnertakte als Schiebetakte und als Verarbeitungstakte verwendet werden.
6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß im Prüfmodus die Schnittstellen des Prüflings zu anderen Geräten als der Datenverarbeitungsjnlage gesperrt sind und die Eingangsgiößen von den anderen Geraten von der Datenverarbeitungsanlage simuliert werden.
7. Anordnung zur Durchführung des Verfahrens nach einem der vorhergehenden Ansprüche, gekennzeichnet durch eine erste Einrichtung (ER 1) im
ίο Prüfling, durch die in Abhängigkeit von einem ersten von der Datenverarbeitungsanlage gelieferten Steuerkriterium (STK 1) der Gerätetakt abgeschaltet und der Takt von der Datenverarbeitungsanlage angeschaltet wird und aus einer zweiten Einrich-
tung (ER 2) im Prüfling, durch die in Abhängigkeit eines zweiten von der Datenverarbeitungsanlage gelieferten Steuerkriteriums (STK 2) die Register des Prüflings zu einem Ringschieberegister zusammengeschaltet oder wieder aufgetrennt werden.
8. Anordnung nach Anspruch 7, gekennzeichnet durch eine erste Einrichtung (ER 1) aus einer ersten UND-Schaltung (Ui), der der Gerätetakt und das negierte erste Steuerkriterium (STK 1) zugeführt
werden, aus einer zweiten UND-Schaltung ((72), der der Takt von der Datenverarbeitungsanlage und das erste Steuerkriterium (STK 1) zugeleitet werden und aus einer ODER-Schaltung (01), die mit den Ausgängen der ersten und der zweiten
UND-Schaltung verbunden ist und an deren Aus gang der Takt (T) für den Prüfling abgegeben wird.
9. Anordnung nach Anspruch 7 oder 8. gekennzeichnet durch eine zweite Einrichtung (ER 2) aus einer jeder bistabilen Stufe (FF) eines jeden Registers des Prüflings zugeordneten Eingangsschaltung, die in Abhängigkeit des zweiten Steuerkriteriums (STK 2) der Datenverarbeitungsanlage jede bistabile Stufe (FF) mit einer anderen bistabilen Stufe (FF) verbindet, so daß ein Ringschieberegister entsteht und die die bistabilen Stufen (FF) von dem logischen Netzwerk (LNK) oder anderen Eingängen abtrennt oder anschaltet und aus einer Schreibschaltung, die einem Teil der bistabilen Stufen (FF) der Register zugeordnet sind, um in Abhängigkeit vom dritten Steuerkriterium (STK 3) Informationen in die bistabilen Stufen einzuschreiben.
10. Anordnung nach Anspruch 9, gekennzeichnet durch eine Eingangsschaltung aus einer dritten UND-Schaltung (L/3), der Signale von dem logischen Netzwerk und das negierte zweite Steuerkriterium (STK 2) zugeführt werden, aus einer vierten UND-Schaltung (L/4), der Signale vom logischen Netzwerk (LNK) und das negierte, zweite Steuerkriterium zugleitet wird, aus einer fünften UND-Schaltung (L/5), die mit dem Ausgang einer anderen bistabilen Stufe und mit dem Eingang für das zweite Steuerkriterium (STK 2) verbunden ist, aus einer sechsten UND-Schaltung (U6), die an den
fio anderen Ausgang der anderen bistabilen Stufe und den Eingang für das zweite Steuerkriterium (STK 2) angeschlossen ist, aus einer zweiten ODER-Schaltung (02), die mit den Ausgängen der dritten und fünften UND-Schaltung verbunden ist und deren Ausgang an dem einen Eingang der zugeordneten bistabilen Stufe liegt und aus einer dritten ODER-Schaltung (03), die an die vierte und sechste UND-Schaltung angeschlossen ist und deren Aus-
gang mit dem zweiten Eingang der zugeordneten bistabilen Stufe verbunden ist.
11. Anordnung nach Anspruch 9, gekennzeichnet durch eine Schreibschaltung aus einer siebten UND-Schaltung (i/7), der cys dritte Steuerkriterium (STK 3) und das Schreibsignal zugeführt wird und die mit der zweiten ODER-Schaltung (02) der zugeordneten bistabilen Stufe verbunden ist, aus einer achten UND-Schaltung (L/8), der das dritte Steuerkriterium (STK 3) und das negierte Schreibsignal zugeführt wird und die an die dritte ODER-Schaltung (03) der zugeordneten bistabilen Stufe angeschlossen ist und aus einem Negationsglied (N4), der das dritte Steuerkriterium (STK 3) zugeführt wird und deren Ausgang mit der fünften und sechsten UND-Schaltung der zugeordneten bistabilen Stufe verbunden ist
DE19712111493 1971-03-10 1971-03-10 Verfahren und Anordnung zur Fehlerdiagnose bei taktgesteuerten Geräten Expired DE2111493C3 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE19712111493 DE2111493C3 (de) 1971-03-10 Verfahren und Anordnung zur Fehlerdiagnose bei taktgesteuerten Geräten
FR7146953A FR2128290B1 (de) 1971-03-10 1971-12-28
US00226469A US3814920A (en) 1971-03-10 1972-02-15 Employing variable clock rate
NL7202867.A NL164405C (nl) 1971-03-10 1972-03-03 Inrichting voor het uitvoeren van foutendiagnose bij gegevens verwerkende apparatuur.
IT21496/72A IT949932B (it) 1971-03-10 1972-03-07 Sistema e disposizione per la dia gnosi dei guasti in apparecchi comandati da impulsi elettrici ritmici
LU64920D LU64920A1 (de) 1971-03-10 1972-03-08
GB1090572A GB1388619A (en) 1971-03-10 1972-03-09 Data processing systems
BE780518A BE780518A (fr) 1971-03-10 1972-03-10 Procede et dispositif pour la detection d'erreurs dans des appareils commandes par des impulsions de cadence

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19712111493 DE2111493C3 (de) 1971-03-10 Verfahren und Anordnung zur Fehlerdiagnose bei taktgesteuerten Geräten

Publications (3)

Publication Number Publication Date
DE2111493A1 DE2111493A1 (de) 1972-09-21
DE2111493B2 true DE2111493B2 (de) 1975-06-26
DE2111493C3 DE2111493C3 (de) 1976-02-12

Family

ID=

Also Published As

Publication number Publication date
NL164405C (nl) 1980-12-15
IT949932B (it) 1973-06-11
GB1388619A (en) 1975-03-26
BE780518A (fr) 1972-09-11
LU64920A1 (de) 1972-12-07
FR2128290B1 (de) 1974-09-27
NL164405B (nl) 1980-07-15
US3814920A (en) 1974-06-04
DE2111493A1 (de) 1972-09-21
NL7202867A (de) 1972-09-12
FR2128290A1 (de) 1972-10-20

Similar Documents

Publication Publication Date Title
DE2614000C2 (de) Diagnoseeinrichtung zur Prüfung von Funktionseinheiten
DE2311034C2 (de) Verfahren zum Prüfen eines integrierte logische Verknüpfungs- und Speicherglieder enthaltenden Halbleiterchips
DE19833208C1 (de) Integrierte Schaltung mit einer Selbsttesteinrichtung zur Durchführung eines Selbsttests der integrierten Schaltung
DE2349377C2 (de) Schaltwerk zur Durchführung von Datenverarbeitungsoperationen
DE3882266T2 (de) Abfrageprüfgerät für digitale Systeme mit dynamischem Direktzugriffspeicher.
DE2328058C2 (de) Fehlerdiagnoseeinrichtung in einer digitalen Datenverarbeitungsanordnung
DE10150321A1 (de) Verfahren und Vorrichtung zum Testen von integrierten Schaltungen
EP0144078A2 (de) Verfahren und Anordnung zum Prüfen einer Schaltung nach der Abfragepfad-Technik
DE2728676A1 (de) Stufenempfindliches, als monolithisch hochintegrierte schaltung ausgefuehrtes system aus logischen schaltungen mit darin eingebetteter matrixanordnung
DE3702408C2 (de)
DE60109321T2 (de) Prüfung von asynchroner rücksetzschaltung
EP0903587A2 (de) Verfahren zum Testen einer elektronischen Schaltung
DE2715029B2 (de) Schaltungsanordnung zur Diagnose oder Prüfung von funktioneilen Hardware-Fehlern in einer digitalen EDV-Anlage
DE69122001T2 (de) Integrierte Schaltung mit einer Standardzelle, einer Anwendungszelle und einer Prüfzelle
DE19514814A1 (de) Übertragungsvorrichtung und Übertragungsverfahren für Kalibrierungsdaten eines Halbleiter-Testgeräts
DE2839950B1 (de) Einrichtung zur Feststellung der Laenge beliebiger Schieberegister
DE2111493C3 (de) Verfahren und Anordnung zur Fehlerdiagnose bei taktgesteuerten Geräten
DE2111493B2 (de) Verfahren und Anordnung zur Fehlerdiagnose bei taktgesteuerten Geräten
EP0009600A2 (de) Verfahren und Schnittstellenadapter zum Durchführen von Wartungsoperationen über eine Schnittstelle zwischen einem Wartungsprozessor und einer Mehrzahl einzeln zu prüfender Funktionseinheiten eines datenverarbeitenden Systems
EP1179737A2 (de) Anordnung zum Testen eines integrierten Schaltkreises
DE102020130717A1 (de) Softwareprodukt zum Betreiben einer externen Systemgruppe in unterschiedlichen Konfigurationen
DE2242009A1 (de) System zur aenderung von mikrobefehlen sowie verfahren und system zur pruefung der sicherheit von verzweigungseigenschaften eines rechnersystems
DE3885935T2 (de) Digitaler In-Circuit-Prüfer mit Kanalspeicherlöschschutz.
EP2977894B1 (de) Erstellen eines FPGA-Codes mit automatisch eingefügter Beeinflussungsstruktur
DE102004043063A1 (de) Halbleiter-Bauelement mit Test-Schnittstellen-Einrichtung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee