DE3732429A1 - Elektronische baugruppe mit einem selbsttestschaltkreis - Google Patents

Description

Die Erfindung betrifft eine elektronische Baugruppe gemäß den Merkmalen des Oberbegriffs des Anspruchs 1.

Zur Gewährleistung und Beurteilung ihrer Funktionstüchtigkeit werden elektronische Baugruppen während ihrer Herstellung und Anwendung wiederholt Prüfungen unterzogen. Dazu werden die Bausteine durch Beaufschlagung mit geeigneten Testmustern (Folgen von Eingabedaten) zur Ausgabe von Prüfdaten (Folgen von Ausgabedaten) veranlaßt. Durch Vergleich mit Soll-Prüfdaten wird festgestellt, ob die geprüfte Schaltung fehlerfrei ist oder nicht. Es ist beispielsweise möglich, die Prüfmuster von einem Prüfautomaten über die Eingabestifte (pins) des Prüflings diesem zuzuführen und die Prüfdaten über die Ausgabestifte durch den Prüfautomaten abzufragen. Sowohl die Erzeugung der Prüfmuster als auch die Auswertung der Prüfdaten geschieht in diesem Falle außerhalb des Prüflings. Die Möglichkeit, zu Prüfzwecken auch solche Schaltungsteile direkt ansprechen zu können, die nicht direkt von außen zugänglich sind, bieten Prüfmethoden, die eine interne Beaufschlagung und Auswertung der Testmuster vorsehen.

Es ist bereits aus der DE-PS 29 02 375 bekannt, eine Schaltung als Selbsttestschaltkreis zu verwenden, die aus einer Reihe von Flip-Flop-Schaltungen besteht, die zum schrittweisen Betrieb hintereinander angeordnet sind. Weiterhin sind direkte Eingänge vorhanden, so daß der Ausgangszustand des Schaltkreises von gegenwärtigen und von früheren Eingangssignalen abhängt. Der Ausgang eines Schaltkreises ist an einen Dateneingang eines zu testenden digitalen logischen Bausteins angeschlossen, und der Ausgang des digitalen logischen Bausteins ist mit dem Eingang eines zweiten Schaltkreises verbunden. Die Ausgangssignale des ersten Schaltkreises werden somit dem logischen Baustein zugeführt, und jedes Ausgangssignal des logischen Bausteins wird einem Eingang des zweiten Schaltkreises zugeführt, dessen Zustand die Antwort des logischen Bausteins auf jedes Eingangssignals vom ersten Schaltkreis darstellt. Am Schluß des Prüfverfahrens liegt am Ausgang des zweiten Schaltkreises also ein Zustand vor, der von dem letzten Eingangssignal und allen vorhergehenden Eingangssignalen des zweiten Schaltkreises abhängt. Somit wird eine einzigartige Ausgangssignatur erzeugt, die charakteristisch ist für die aufeinanderfolgenden Antworten des logischen Schaltkreises auf die gesamte Testfolge. Diese Ausgangs­ signatur kann dann am Ende der Testfolge mit einer vorgegebenen Testsignatur verglichen werden, um die Fehlerfreiheit des digitalen logischen Schaltkreises festzustellen. Die Koinzidenz oder Verschiedenheit der Ausgangstestsignatur mit der vorgegebenen Testsignatur legt fest, ob der Schaltkreis richtig arbeitet oder nicht.

Der bekannte Testschaltkreis ist auf demselben integrierten Schaltkreisbaustein wie der Mikroprozessor oder andere Komponenten des Mikroprozessors angeordnet. Das Steuersignal zur Erzeugung der Testsignale muß jedoch von außerhalb dem Baustein zugeführt werden, und der zweite Schaltkreisausgang muß gelesen und außerhalb des Bausteins verarbeitet werden, um die Testergebnisse zu bewerten. Da weiterhin bei dem bekannten Selbsttestschaltkreis keine Adressen oder Steuerinformationen dem zu prüfenden Schaltkreis angeboten werden, ist er zur Überprüfung der Funktionen eines ganzen Mikroprozessorsystems nicht geeignet. Die Überprüfung der Funktionen eines ganzen Mikroprozessorsystems erfordert Befehle, die Erzeugung von Adressen und Testdaten und die Überprüfung von Signalen, die im gesamten System entstehen.

Bei einer weiteren bekannten Anordnung (E-A-01 35 009) wird bei einer Prüfung eines Mikroprozessorsystems mit einem Hauptmikroprozessor und einem zugeordneten Hauptspeicher ein Steuermikro­ prozessor mit einem Speicher derart vorgesehen, daß über einer Anzeigeeinheit die Feststellung von Fehlern und die Art dieser Fehler innerhalb des Hauptmikroprozessors, des Hauptspeichers und der Prüfanordnung möglich wird und daß eine Schnittstellenschaltung zur Herstellung einer Verbindung zwischen dem Steuermikroprozessor und den zu prüfenden Schaltkreisen vorgesehen ist, so daß der Steuermikroprozessor Testfolgen zu den übrigen Teilen der Prüfanordnung, zu dem Hauptmikroprozessor und zu dem Hauptspeicher zu deren Überprüfung übertragen kann. Nachteilig bei dieser bekannten Anordnung ist, daß ein kompletter Steuermikroprozessor mit der erforderlichen Beschaltung notwendig ist, der ein komplettes Testprogramm durchführt, das in das Hauptprogramm des zu testenden Mikroprozessors eingebettet ist. Außerdem fallen bei komplexeren Mikroprozessorsystemen eine außerordentlich große Zahl von zu testenden Funktionen (Befehle, Operanden) und Speicherplätzen an, die eine sichere Prüfung sehr zeit- und kostenaufwendig machen.

Der Erfindung liegt die Aufgabe zugrunde, eine elektronische Baugruppe mit einem Selbsttestschaltkreis zu schaffen, bei dem mit geringem Aufwand eine schnelle und sichere Prüfung auch von Baugruppen mit komplexen Mikroprozessorsystemen möglich ist.

Zur Lösung der gestellten Aufgabe weist eine elektronische Baugruppe der eingangs genannten Art die Merkmale des Kennzeichens des Anspruchs 1 auf. In vorteilhafter Weise kann mit der erfindungsgemäßen Anordnung durch die Verwendung von pseudozufälligen Digitalsignalen als Testmuster eine sichere Überprüfung der Bausteine der Baugruppe ermöglicht werden. Durch separate Beaufschlagung der Busse im Mikroprozessorsystem mit jeweils spezifischen Testmustern ist eine optimale Anpassung an die zu testenden Funktionen gewährleistet. Zur Erzeugung der Testmuster ist kein eigener Testmikroprozessor notwendig, der Teile des Hauptprogramms im Mikroprozessor der Baugruppe beansprucht, womit der Selbsttestschaltkreis eine große Unabhängigkeit von den zu testenden Bausteinen aufweist. Beispielsweise kann die beschriebene Testprozedur auch während anderer Prüfphasen (Alterung, Wärmetest) durch lediglich eine einfache Anbringung der Stromversorgung durchgeführt werden. Die schaltungsmäßige Ausführung der Testmustergeneratoren beispielsweise als Schiebe­ registerschaltung ist für sich aus Tietze/Schenk "Halbleiter- Schaltungstechnik", 5. Auflage, Springer-Verlag 1980, Seiten 509 bis 512 bekannt.

Eine vorteilhafte Weiterbildung der erfindungsgemäßen Anordnung ist mit den Merkmalen des Anspruchs 2 angegeben.

Besonders vorteilhaft arbeitet die elektronische Baugruppe mit dem Selbsttestschaltkreis, wenn die Testprozedur nach Anspruch 3 in vier Stufen abläuft, die nacheinander abgearbeitet werden. Hier werden in jeder Teststufe die für die zu testenden Bausteine wichtigen Busse mit spezifischen pseudozufälligen Testmustern beaufschlagt. Auf einfache Weise können hierbei auch Steuerfunktionen über den Steuerbus getestet werden sowie in den Speicherbausteinen (ROM, RAM) eine sinnvolle Prüfung der Speicherplätze unter Einbeziehung ihrer Nachbarbereiche durchgeführt werden.

Die Erfindung wird anhand der Figuren erläutert, wobei

Fig. 1 ein Schaubild für den Testablauf,

Fig. 2 ein Blockschaltbild des Selbsttestschaltkreises mit den zu testenden Bausteinen,

Fig. 3 ein für sich bekanntes Ausführungsbeispiel eines Test­ mustergenerators und

Fig. 4 ein Ausführungsbeispiel einer Testdatenauswertung dar­ stellen.

In dem Schaubild nach der Fig. 1 ist die Abfolge von Test­ stufen 1. . . 4 durch Interaktionen zwischen einem Selbsttest­ schaltkreis STS und zu prüfenden Bausteinen µP, ROM, RAM einer elektronischen Baugruppe angedeutet. In der ersten Teststufe nach Einschalten der elektronischen Baugruppe erfolgt ein Selbsttest des Selbsttestschaltkreises STS, in dem die wichtigsten Systemfunktionen des Selbsttestschaltkreises STS, beispielsweise die richtige Ausgabe eines Testmusters, getestet werden. In der Teststufe 2 wird der Prozessorbaustein µP mit einem entsprechenden Testmuster, bestehend aus pseudozufälligen Befehlsfolgen, aus pseudozufälligen Operanden sowie pseudozufälligen Steuersignalen, beaufschlagt. In der Teststufe 3 werden die Lesebausteine ROM beim Ausführungsbeispiel mit pseudozufälligen Adressen beaufschlagt, aus deren Inhalt eine Signatur gebildet wird. In der letzten Teststufe 4 werden die Schreib-/Lesebausteine RAM mit einem Testmuster getestet, das aus pseudozufälligen Adressen, mit denen ein Speicherbereich adressiert wird, pseudozufälligen Daten, die in den Speicherbereich eingeschrieben werden, und pseudozufälligen Schreib-/Lesezyklen be­ steht.

In der Fig. 2 sind in entsprechenden Blöcken die notwendigen Elemente des Selbsttestschaltkreises STS in Verbindung mit den zu testenden Bausteinen µP, ROM, RAM dargestellt. Ein erster Testmustergenerator TMG 1 ist über einen Datenbus DB mit dem Prozessorbaustein µP verbunden; in der gleichen Weise ist ein zweiter Testmustergenerator TMG 2 über einen Steuerbus SB mit dem Prozessorbaustein µP verbunden. Über den Datenbus DB, einen Adreßbus AB und den Steuerbus SB ist der Prozessorbaustein µP mit einer Testdatenauswerteschaltung TDA verbunden. Ein weiterer Testmustergenerator TMG 3, der hier in seiner einfachsten Ausführung auch ein digitaler Zählbaustein sein kann, ist über den Adreßbus AB mit dem Lesebaustein ROM verbunden, der die zu lesenden Daten über einen Datenbus DB ebenfalls der Testdaten­ auswerteschaltung TDA zur Verfügung stellt. Weiterhin ist ein vierter Testmustergenerator TMG 4, der im einfachsten Fall ebenfalls ein digitaler Zähler bzw. ein linear rückgekoppeltes Schieberegister sein kann, über den Adreßbus AB mit dem Schreib-/Lesebaustein RAM verbunden, der die gelesenen Daten ebenfalls über den Datenbus DB der Testdatenauswerteschal­ tung TDA zur Verfügung stellt. Die Testmusterbeaufschlagung geschieht somit bei dem dargestellten Ausführungsbeispiel mit Hilfe eines Mehrgeneratorkonzeptes, bei dem jeweils der Datenbus DB, der Adreßbus AB und der Steuerbus SB mit entsprechenden, auch unterschiedlichen Testmustern beaufschlagt wird. Die umfangreichsten Testmuster benötigt der Prozessorbaustein µP, der daher einen eigenen Testmustergenerator TMG 1 für den Datenbus und einen weiteren Testmustergenerator TMG 2 für den Steuerbus benötigt. Die Testmuster für den Datenbus können hierbei auch für die einzulesenden Daten für den Schreib-/Lesebaustein RAM benutzt werden. Ein Testmuster für den Adreßbus AB wird gemäß dem dargestellten Ausführungsbeispiel mit dem Testmuster­ generator TMG 3 erzeugt, der, wie mit der gestrichelten Verbindungs­ linie zwischen dem Ausgang des Testmustergenerators TMG 2 und dem Testmustergenerator TMG 4 angedeutet, auch für die Adressierung des Schreib-/Lesebausteins RAM benutzt werden kann.

In der Fig. 3 ist ein für sich bekanntes Ausführungsbeispiel eines Testmustergenerators (vergleiche beispielsweise Tietze/Schenk "Halbleiter-Schaltungstechnik", 5. Auflage, Springer-Verlag 1980, Seiten 509 bis 512) dargestellt. Es sind hier vier Flip-Flop-Bausteine F 1. . . F 4 hintereinandergeschaltet, die mit einem Takt T an ihren Takteingängen C versorgt werden. An den Ausgängen Q der Flip-Flop-Bausteine F 1. . . F 4 stehen jeweils die Zustandsgrößen x₁. . . x₄ an. Die Größen x₃ und x₄ sind über eine EXKLUSIV-/ODER-Schaltung EX 0 an den Dateneingang D des ersten Flip-Flop-Bausteins F 1 zurückgeführt. Die Ausgänge Q der Flip-Flop-Schaltungen sind jeweils auf den nach­ folgenden Eingang D der Flip-Flop-Bausteine F 2, F 3, F 4 geführt. Eine Zustandstabelle der Zustandsgrößen x₁. . . x₄ sowie der auf den Flip-Flop-Baustein F 1 zurückgeführten Größe y ist wie folgt anzugeben. Hierbei wird davon ausgegangen, daß im ersten Zustand die Größe x₁=1 ist und die weiteren Zustandsgrößen x₂, x₃, x₄=0 sind.

Bei jedem Taktimpuls wird die Information somit um eine Stelle nach rechts geschoben. Man erkennt beim dargestellten Ausführungsbeispiel, daß hier nach jedem 15. Taktimpuls der Ausgangszustand wieder hergestellt ist; um größere Periodenlängen zu erhalten, muß man daher entsprechend längere Schieberegister verwenden.

In der Fig. 4 ist in der rechten Hälfte eine detaillierte Darstellung einer Ausführungsform der Testdatenauswerteschaltung TDA dargestellt, bei der die Einzelsignaturen jeweils in einem linear rückgekoppelten Schieberegister LFSR ausgewertet werden, deren Ausgänge über einen Multiplexer MUX einem weiteren linear rückgekoppelten Schieberegister LFSR zugeführt werden, das anschließend eine Systemsignatur bildet. Das Testergebnis kann somit in Form dieser Systemsignatur angezeigt werden.

Claims (4)

1. Elektronische Baugruppe

• - mit einem Selbsttestschaltkreis, der off-line interne Prüfsignale als Testmuster für die jeweils zu testenden Bausteine der Baugruppe erzeugt und eine interne Auswertung des Ergebnissignals durchführt, wobei
  • - der Selbsttestschaltkreis eine Testdatenauswerteschaltung enthält, die linear rückgekoppelte Schieberegister zur Erzeugung von Ergebnissignaturen enthält, und
  • - die elektronische Baugruppe mindestens einen Mikroprozessor enthält,

dadurch gekennzeichnet, daß

• - die Prüfsignale pseudozufällige Digitalsignale sind und daß
• - Testmustergeneratoren (TMG 1. . . ) in dem Selbsttestschaltkreis vorhanden sind, die die für die zu testenden Bausteine spezifischen Testmuster generieren, wobei jeweils ein Test­ mustergenerator für den Adreßbus (AB), den Datenbus (DB) und den Steuerbus (SB) vorhanden ist.

2. Elektronische Baugruppe nach Anspruch 1, dadurch gekennzeichnet, daß

• - die Ergebnissignale der zu testenden Bausteine (µP, ROM, RAM) jeweils über ein linear rückgekoppeltes Schieberegister (LFSR) auf einen Multiplexer (MUX) geführt sind und daß
• - in einem weiteren linear rückgekoppelten Schieberegister im Anschluß an den Multiplexer (MUX) eine Systemsignatur gebildet wird.

3. Elektronische Baugruppe nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß

• - in einer ersten Teststufe nach dem Einschalten der Baugruppe der Selbsttestschaltkreis einen Selbsttest durchführt,
• - in einer zweiten Teststufe der Prozessor (µP) mit einer Test­ musterfolge für den Datenbus (DB), die aus einer pseudo­ zufälligen Befehlsfolge und aus pseudozufälligen Operanden besteht, sowie für den Steuerbus (SB) mit pseudozufälligen Steuersignalen beaufschlagt wird,
• - in einer dritten Teststufe die Lesebausteine (ROM) über den Adreßbus (AB) mit pseudozufälligen Adressen beaufschlagt werden, aus deren Inhalt eine Signatur gebildet wird, und daß
• - in einer vierten Teststufe die Schreib-/Lesebausteine (RAM) getestet werden mit einer Testmusterfolge, bestehend aus:
  • -pseudozufälligen Adressen für den Adreßbus (AB), mit denen ein Speicherbereich adressiert wird,
  • - pseudozufälligen Daten, die über den Datenbus (DB) in den Speicherbereich eingelesen werden, und
  • - pseudozufälligen Lese-/Schreibzyklen, die über den Steuerbus übertragen werden.