EP0381679A1 - Elektronische baugruppe mit einem selbsttestschaltkreis - Google Patents

Description

Elektronische Baugruppe mit einem Selbsttestschaltkreis

Die Erfindung betrifft eine elektronische Baugruppe gemäß den Merkmalen des Oberbegriffs des Anspruchs 1.

Zur Gewährleistung und Beurteilung ihrer Funktionstüchtigkeit werden elektronische Baugruppen während ihrer Herstellung und Anwendung wiederholt Prüfungen unterzogen. Dazu werden die Bau¬ steine durch Beaufschlagung mit geeigneten Testmustern (Folgen von Eingabedaten) zur Ausgabe von Prüfdaten (Folgen von Ausgabe¬ daten) veranlaßt. Durch Vergleich mit Soll-Prüfdaten wird fest- gestellt, ob die geprüfte Schaltung fehlerfrei ist oder nicht. Es ist beispielsweise möglich, die Prüfmuster von einem Prüf¬ automaten über die Eingabestifte (pins) des Prüflings diesem zuzuführen und die Prüfdaten über die Ausgabestifte durch den Prüfautomaten abzufragen. Sowohl die Erzeugung der Prüfmuster als auch die Auswertung der Prüfdaten geschieht in diesem Falle außerhalb des Prüflings. Die Möglichkeit, zu Prüfzwecken auch solche Schaltungsteile direkt ansprechen zu können, die nicht direkt von außen zugänglich sind, bieten Prüf ethodeπ, die eine interne Beaufschlagung und Auswertung der Testmuster vorsehen.

Es ist bereits aus der DE^PS 29 02 375 bekannt, eine Schaltung als Selbsttestschaltkreis zu verwenden, die aus einer Reihe von Flip-Flop-Schaltungen besteht, die zum schrittweisen Betrieb hintereinander angeordnet sind. Weiterhin sind direkte Eingänge vorhanden, so daß der Ausgangszustand des Schaltkreises von gegenwärtigen und von früheren Eingangssignalen abhängt. Der Ausgang eines Schaltkreises ist an einen Dateneingang eines zu testenden digitalen logischen Bausteins angeschlossen, und der Ausgang des digitalen logischen Bausteins ist mit dem Eingang eines zweiten Schaltkreises verbunden. Die Ausgangssignale des ersten Schaltkreises werden somit dem logischen Baustein zu¬ geführt, und jedes Ausgangssignal des logischen Bausteins wird einem Eingang des zweiten Schaltkreises zugeführt, dessen Zu¬ stand die Antwort des logischen Bausteins auf jedes Eingangs- Signal vom ersten Schaltkreis darstellt. Am Schluß des Prüf¬ verfahrens liegt am Ausgang des zweiten Schaltkreises also ein Zustand vor, der von dem letzten Eingangssignal und allen vor¬ hergehenden Eingangssignalen des zweiten Schaltkreises abhängt. Somit wird eine einzigartige Ausgangssignatur erzeugt, die charakteristisch ist für die aufeinanderfolgenden Antworten des logischen Schaltkreises auf die gesamte Testfolge. Diese Aus¬ gangssignatur kann dann am Ende der Testfolge mit einer vorge¬ gebenen Testsignatur verglichen werden, um die Fehlerfreiheit des digitalen logischen Schaltkreises festzustellen. Die Koin- zidenz oder Verschiedenheit der Ausgangstestsignatur mit der vorgegebenen Testsignatur legt fest, ob der Schaltkreis richtig arbeitet oder nicht.

Der bekannte Testschaltkreis ist auf demselben integrierten Schaltkreisbaustein wie der Mikroprozessor oder andere Kompo¬ nenten des Mikroprozessors angeordnet. Das Steuersignal zur Erzeugung der Testsignale muß jedoch von außerhalb dem Baustein zugeführt werden, und der zweite Schaltkreisausgang muß gelesen und außerhalb des Bausteins verarbeitet werden, um die Test- ergebnisse zu bewerten. Da weiterhin bei dem bekannten Selbst¬ testschaltkreis keine Adressen oder Steuerinformationen dem zu prüfenden Schaltkreis angeboten werden, ist er zur Überprüfung der Funktionen eines ganzen Mikroprozessorsystems nicht geeig¬ net. Die Überprüfung der Funktionen eines ganzen Mikroprozessor- Systems erfordert Befehle, die Erzeugung von Adressen und Test¬ daten und die Überprüfung von Signalen, die im gesamten System entstehen.

Bei einer weiteren bekannten Anordnung (E-A-0 135 009) wird bei einer Prüfung eines Mikroprozessorsystems mit einem Hauptmikro¬ prozessor und einem zugeordneten Hauptspeicher ein Steuer ikro- prozessor mit einem Speicher derart vorgesehen, daß über einer Anzeigeeinheit die Feststellung von Fehlern und die Art dieser Fehler innerhalb des Hauptmikroprozessors, des Hauptspeichers und der Prüfanordnung möglich wird und daß eine Schnittstellen- Schaltung zur Herstellung einer Verbindung zwischen dem Steuer¬ mikroprozessor und den zu prüfenden Schaltkreisen vorgesehen ist, so daß der Steuermikroprozessor Testfolgen zu den übrigen Teilen der Prüfanordnung, zu dem Hauptmikroprozessor und zu dem Hauptspeicher zu deren Überprüfung übertragen kann. Nach- teilig bei dieser bekannten Anordnung ist, daß ein kompletter Steuermikroprozessor mit der erforderlichen Beschaltung not¬ wendig ist, der ein komplettes Testprogramm durchführt, das in das Hauptprogramm des zu testenden Mikroprozessors einge¬ bettet ist. Außerdem fallen bei komplexeren Mikroprozessor- Systemen eine außerordentlich große Zahl von zu testenden Funktionen (Befehle, Operanden) und Speicherplätzen an, die eine sichere Prüfung sehr zeit- und kostenaufwendig machen.

Der Erfindung liegt die Aufgabe zugrunde, eine elektronische Baugruppe mit einem Selbsttestschaltkreis zu schaffen, bei dem mit geringem Aufwand eine schnelle und sichere Prüfung auch von Baugruppen mit komplexen Mikroprozessorsystemen möglich ist.

Zur Lösung.der gestellten Aufgabe weist eine elektronische Bau¬ gruppe der eingangs genannten Art die Merkmale des Kennzeichens des Anspruchs 1 auf. In vorteilhafter Weise kann mit der erfin¬ dungsgemäßen Anordnung durch die Verwendung von pseudozufälligen Digitalsignalen als Testmuster eine sichere Überprüfung der Bau- steine der Baugruppe ermöglicht werden. Durch separate Beauf¬ schlagung der Busse im Mikroprozessorsystem mit jeweils spezi¬ fischen Testmustern ist eine optimale Anpassung an die zu te¬ stenden Funktionen gewährleistet. Zur Erzeugung der Testmuster ist kein eigener Testmikroprozessor notwendig, der Teile des Hauptprogramms im Mikroprozessor der Baugruppe beansprucht, womit der Selbsttestschaltkreis eine große Unabhängigkeit von den zu testenden Bausteinen aufweist. Beispielsweise kann die beschriebene Testprozedur auch während anderer Prüfphasen (Alte¬ rung, Wärmetest) durch lediglich eine einfache Anbringung der Stromversorgung durchgeführt werden. Die schaltungsmäßige Aus- führung der Testmustergeneratoren beispielsweise als Schiebe¬ registerschaltung ist für sich aus Tietze/Schenk "Halbleiter- Schaltungstechnik", 5. Auflage, Springer-Verlag 1980, Seiten 509 bis 512 bekannt.

Eine vorteilhafte Weiterbildung der erfindungsgemäßen Anordnung ist mit den Merkmalen des Anspruchs 2 angegeben.

Besonders vorteilhaft arbeitet die elektronische Baugruppe mit dem Selbsttestschaltkreis, wenn die Testprozedur nach Anspruch 3 in vier Stufen abläuft, die nacheinander abgearbeitet werden. Hier werden in jeder Teststufe die für die zu testenden Bau¬ steine wichtigen Busse mit spezifischen pseudozufälligen Test¬ mustern beaufschlagt. Auf einfache Weise können hierbei auch Steuerfunktionen über den Steuerbus getestet werden sowie in den Speicherbausteinen (ROM, RAM) eine sinnvolle Prüfung der Speicherplätze unter Einbeziehung ihrer Nachbarbereiche durch¬ geführt werden.

Die Erfindung wird anhand der Figuren erläutert, wobei Figur 1 ein Schaubild für den Testablauf,

-Figur 2 ein Blockschaltbild des Selbsttestschaltkreises mit den zu testenden Bausteinen, Figur 3 ein für sich bekanntes Ausführungsbeispiel eines Test¬ mustergenerators und Figur 4 ein Ausführungsbeispiel einer Testdatenauswertung dar¬ stellen.

In dem Schaubild nach der Figur 1 ist die Abfolge von Test¬ stufen 1 ... 4 durch Interaktionen zwischen einem Selbsttest- Schaltkreis STS und zu prüfenden Bausteinen μP, ROM, RAM einer elektronischen Baugruppe angedeutet. In der ersten Teststufe nach Einschalten der elektronischen Baugruppe erfolgt ein

Selbsttest des Selbsttestschaltkreises STS, in dem die wichtig¬ sten Systemfunktionen des Selbsttestschaltkreises STS, bei¬ spielsweise die richtige Ausgabe eines Testmusters, getestet werden. In der Teststufe 2 wird der Prozessorbaustein μP mit einem entsprechenden Testmuster, bestehend aus pseudozufälligen Befehlsfolgen, aus pseudozufalligen Operanden sowie pseudozufäl¬ ligen Steuersignalen, beaufschlagt. In der Teststufe 3 werden die Lesebausteine ROM beim Ausführungsbeispiel mit pseudozufäl- ligen Adressen beaufschlagt, aus deren Inhalt eine Signatur gebildet wird. In der letzten Teststufe 4 werden die Schreib-/ Lesebausteine RAM mit einem Testmuster getestet, das aus pseudo¬ zufälligen Adressen, mit denen ein Speicherbereich adressiert wird, pseudozufälligen Daten, die in den Speicherbereich einge- schrieben werden, und pseudozufälligen Schreib-/Lesezyklen be¬ steht.

In der Figur 2 sind in entsprechenden Blöcken die notwendigen Elemente des Selbsttestschaltkreises STS in Verbindung mit den zu testenden Bausteinen μP, ROM, RAM dargestellt. Ein erster Testmustergenerator TMG1 ist über einen Datenbus DB mit dem Prozessorbaustein μP verbunden; in der gleichen Weise ist ein zweiter Testmustergenerator TMG2 über einen Steuerbus SB mit dem Prozessorbaustein μP verbunden. Über den Datenbus DB, einen Adreßbus AB und den Steuerbus SB ist der Prozessorbaustein μP mit einer Testdatenauswerteschaltung TDA verbunden. Ein weiterer Testmustergenerator TMG3, der hier in seiner einfachsten Ausfüh¬ rung auch ein digitaler Zählbaustein sein kann, ist über den Adreßbus AB mit dem Lesebaustein ROM verbunden, der die zu le- senden Daten über einen Datenbus DB ebenfalls der Testdaten¬ auswerteschaltung TDA zur Verfügung stellt. Weiterhin ist ein vierter Testmustergenerator TMG4, der im einfachsten Fall ebenfalls ein digitaler Zähler bzw. ein linear rückgekoppel¬ tes Schieberegister sein kann, über den Adreßbus AB mit dem Schreib-/Lesebaustein RAM verbunden, der die gelesenen Daten ebenfalls über den Datenbus DB der Testdatenauswerteschal- tung TDA zur Verfügung stellt. Die Testmusterbeaufschlagung ge¬ schieht somit bei dem dargestellten Ausführungsbeispiel mit Hilfe eines Mehrgeneratorkonzeptes, bei dem jeweils der Daten¬ bus DB, der Adreßbus AB und der Steuerbus SB mit entsprechenden, auch unterschiedlichen Testmustern beaufschlagt wird. Die um¬ fangreichsten Testmuster benötigt der Prozessorbaustein μP, der daher einen eigenen Testmustergenerator TMG1 für den Datenbus und einen weiteren Testmustergenerator TMG2 für den Steuerbus benötigt. Die Testmuster für den Datenbus können hierbei auch für die einzulesenden Daten für den Schreib-/Lesebaustein RAM benutzt werden. Ein Testmuster für den Adreßbus AB wird gemäß dem dargestellten Ausführungsbeispiel mit dem Testmuster¬ generator TMG3 erzeugt, der, wie mit der gestrichelten Verbin¬ dungslinie zwischen dem Ausgang des Testmustergenerators TMG2 und dem Testmustergenerator TMG4 angedeutet, auch für die

Adressierung des Schreib-/Lesebausteins RAM benutzt werden kann.

In der Figur 3 ist ein für sich bekanntes Ausführungsbeispiel eines Testmustergenerators (vergleiche beispielsweise Tietze/ Schenk "Halbleiter-Schaltungstechnik", 5. Auflage, Springer- Verlag 1980, Seiten 509 bis 512) dargestellt. Es sind hier vier Flip-Flop-Bausteine FI ... F4 hintereinandergeschaltet, die mit einem Takt T an ihren Takteingängen C versorgt werden. An den Ausgängen Q der Flip-Flop-Bausteine FI ... F4 stehen jeweils die Zustandsgrößen x, ... x. an. Die Größen x, und x, sind über eine EXKLUSIV-/*ΘDER-Schaltung EXO an den Datenein¬ gang D des ersten Flip-Flop-Bausteins FI zurückgeführt. Die Ausgänge der Flip-Flop-Schaltungen sind jeweils auf den nach¬ folgenden Eingang D der Flip-Flop-Bausteine F2, F3, F4 geführt. Eine Zustandstabelle der Zustandsgrößen x, ... . sowie der auf den Flip-Flop-Baustein FI zurückgeführten Größe y ist wie folgt anzugeben. Hierbei wird davon ausgegangen, daß im ersten Zustand die Größe x, = 1 ist und die weiteren Zustandsgrößen x₂, X , X = 0 sind.

Bei jedem Taktimpuls wird die Information somit um eine Stelle nach rechts geschoben. Man erkennt beim dargestellten Ausfüh¬ rungsbeispiel, daß hier nach jedem 15. Taktimpuls der Ausgangs¬ zustand wieder hergestellt ist; um größere Periodenlängen zu erhalten, muß man daher entsprechend längere Schieberegister verwenden.

In der Figur 4 ist in der rechten Hälfte eine detaillierte Dar¬ stellung einer Ausführungsform der Testdatenauswerteschaltung TDA dargestellt, bei der die Einzelsignaturen jeweils in einem linear rückgekoppelten Schieberegister LFSR ausgewertet werden, deren Ausgänge über einen Multiplexer MUX einem weiteren linear rückgekoppelten Schieberegister LFSR zugeführt werden, das an¬ schließend eine Systemsignatur bildet. Das Testergebnis kann somit in Form dieser Systemsignatur angezeigt werden.

^

3 Patentansprüche

4 Figuren

Claims

Patentansprüche

1. Elektronische Baugruppe - mit einem Selbsttestschaltkreis, der off-line interne Prüf- Signale als Testmuster für die jeweils zu testenden Bausteine der Baugruppe erzeugt und eine interne Auswertung des Ergeb¬ nissignals durchführt, wobei

- der Selbsttestschaltkreis eine- Testdatenauswerteschaltung enthalt, die linear rückgekoppelte Schieberegister zur Er- zeugung von Ergebnissignaturen enthält, und

- die elektronische Baugruppe mindestens einen Mikroprozessor enthält, d a d u r c h g e k e n n z e i c h n e t , daß

- die Prüfsignale pseudozufällige Digitalsignale sind und daß - Testmustergeneratoren (TMG1 ...) in dem Selbsttestschaltkreis vorhanden sind, die die für die zu testenden Bausteine spe¬ zifischen Testmuster generieren, wobei jeweils ein Test¬ mustergenerator für den Adreßbus (AB), den Datenbus (DB) und den Steuerbus (SB) vorhanden ist.

2. Elektronische Baugruppe nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß

- die Ergebnissignale der zu testenden Bausteine (μP, ROM, RAM) jeweils über ein linear rückgekoppeltes Schieberegister (LFSR) auf einen Multiplexer (MUX) geführt sind und daß

- in einem weiteren lineaj: rückgekoppelten Schieberegister im Anschluß an den Multiplexer (MUX) eine Systemsignatur gebildet wird.

3. Elektronische Baugruppe nach Anspruch 1 oder 2, d a ¬ d u r c h g e k e n n z e i c h n e t , daß

- in einer ersten Teststufe nach dem Einschalten der Baugruppe der Selbsttestschaltkreis einen Selbsttest durchführt,

- in einer zweiten Teststufe der Prozessor (μP) mit einer Test- musterfolge für den Datenbus (DB), die aus einer pseudo¬ zufälligen Befehlsfolge und aus pseudozufälligen Operanden besteht, sowie für den Steuerbus (SB) mit pseudozufälligen^' Steuersignalen beaufschlagt wird,

- in einer dritten Teststufe die Lesebausteine (ROM) über den Adreßbus (AB) mit pseudozufälligen Adressen beaufschlagt wer- den, aus deren Inhalt eine Signatur gebildet wird, und daß

- in einer vierten Teststufe die Schreib-/Lesebausteine (RAM) getestet werden mit einer Testmusterfolge, bestehend aus:

- pseudozufälligen Adressen für den Adreßbus (AB), mit denen ein Speicherbereich adressiert wird, - pseudozufälligen Daten, die über den Datenbus (DB) in den Speicherbereich eingelesen werden, und

- pseudozufälligen Lese-/Schreibzyklen, die über den Steuer¬ bus übertragen werden.