DE3124902A1 - "anordnung zur pruefung einer schaltung mit kombinatorisch und mit sequentiell arbeitenden logischen elementen" - Google Patents
"anordnung zur pruefung einer schaltung mit kombinatorisch und mit sequentiell arbeitenden logischen elementen"Info
- Publication number
- DE3124902A1 DE3124902A1 DE19813124902 DE3124902A DE3124902A1 DE 3124902 A1 DE3124902 A1 DE 3124902A1 DE 19813124902 DE19813124902 DE 19813124902 DE 3124902 A DE3124902 A DE 3124902A DE 3124902 A1 DE3124902 A1 DE 3124902A1
- Authority
- DE
- Germany
- Prior art keywords
- output
- series
- circuit
- arrangement
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/27—Built-in tests
Description
PHN 9799 "*" ' ΛΗ.Κ. 1981
Anordnung zur Prüfung einer Schaltung mit kombinatorisch
und mit sequentiell arbeitenden logischen Elementen.
Die Erfindung betrifft eine Anordnung zur Prüfung einer Schaltung mit kombinatorisch und mit sequentiell
arbeitenden logischen Elementen, wobei aus den sequentiell arbeitenden Elementen ein erstes Schieberegister mit einem
ersten Serieneingang, einem ersten Serienausgang, einem ersten Parallelausgang zum Zuführen eines gespeicherten
Datenmusters an weitere Elemente der Schaltung zur Bearbeitung und einem ersten Paralleleingang zum anschliessenden
Empfangen eines Ergebnismusters der erwähnten Bearbeitung gebildet wird und mit dem ersten Serieneingang ein
Prüfmustergenerator und mit dem ersten Serienausgang eine Quittungsanordnung verbunden ist.
Bei einem kombinatorisch arbeitenden logischen
Element ergibt eine Ändei-ung in einem Eingangssignal
möglicherweise eine Änderung in einem Ausgangssignal, aber unabhängig vom Zeitpunkt, zu dem die zuerst genannte Änderung
auftritt. In einem sequentiell arbeitenden logischen Element sind bestimmte Speieherfunktionen dargestellt:
Einer oder mehrere interne Zustände des Elements besitzen
eine bestimmte Dauerhaftigkeit. Sie können dabei abhängig
von den Eingangssignalen und vom internen Zustand selbst nicht immer direkt geändert -werden (wohl beispielsweise,
wenn eine folgende Taktimpulsζext anfängt, nach einer
bestimmten Verzögerungszeit u.dgl.
Eine eingangs erwähnte Anordnung ist aus einer
Veröffentlichung vom M.J.Y. Yilliams und J.B. Angell,
"Enhancing testability of large-scale integrated circuits via test points and additional logic", IEEE, Tr. Computer,
Vol. C 22, Januar 1973, S. 46.,.6θ bekannt. Durch diese
Technik können die sequentiell arbeitenden Elemente des
ersten Schieberegisters jowci. Yn eine ti ο Γ Iu i er l,o
stellung erhalten. In bestimmten Fällen is.t es ein kompll-
IMIN 9799 £ 4Λ8
ziert es Problem, oin Datenrnuster mit grosser Länge
vollständig zn quittieren: Daher ist es vorteilhaft, ein
Ergebnismuster mit grosser Länge in ein Sekundärmuster
mit kleinerer Länge umzusetzen. Wenn im Ergebnismuster eine Abweichung auftritt, ist es in vielen Fällen möglich,
die Fehlerart in der Schaltung zu detektieren. Oft ist man an dieser letzten Information nicht interessiert, beispielsweise
beim Prüfen eben fertiggestellter Produkte. In diesem
Fall ist häufig die Information "gut"/"sclileciit" ausrei-
^0 chend, und sie ist im Sekundärmuster dabei normalerweise
noch vorhanden. Zur Prüf imp; einer Schaltung werden weiterhin
oft einige Prüfmuster benutzt, die je ihr eigenes Ergebnismuster bewirken. Der Entwurf einer derartigen Prüfmusterreihe
ist eine komplizierte Angelegenheit, weil vorzugsweise die verschiedenen Prüfmuster auch jeweils verschiedene
Teilfunktionen der Schaltung prüfen müssen.
Weiter ist die Auswertung einer Vielzahl von Ergebnismustern.eine zeitraubende Angelegenheit. Dennoch muss oft
die Anzahl der Prüfmuster relativ gross sein: Ist die An-
zahl zu klein, werden oft defekte Schaltungen zu unrecht als gut angegeben.
Die Erfindung liegt die Aufgabe zugrunde, eine Anordnung zur Prüfung einer Schaltung der eingangs genannten
Art anzugeben, die die Prüfung auf einfache Weise er—
möglicht, wobei dennoch die Möglichkeit undetektierter
Fehler gering ist. Diese Aufgabe wird erfindungsgemäss
dadurch gelöst, dass die Quittungsanordnung ein zweites Schieberegister mit einem zweiten Serieneingang und einem
zweiten Serienausgang enthält, dass der zweite Serien-
eingang mit dem ersten Serienausgang verbunden ist, dass mit dem zweiten Serienausgang eine Rückkopplungsschaltung
mit zumindest einem Exklusiv—ODER-Element verbunden ist,
die ein laufendes Mehrbitsummenmuster· aus den nacheinander
erhaltenen Ergebnismustern bildet, dass der erste
Serieneingang mit einem Ausgang der Rückkopplungsschaltung
zur Verwirklichung des Prüfmustergenerators verbunden ist, dass weiterhin, ein Ausgang des zweiten Schieberegisters
PHN 9799 if 15.4.1-981
• S-
zusammen mit einem Ausgang eines Quittungsmustergerierators
an ein Vergleichselement angeschlossen ist, dass das erste
und zweite Schieberegister Mittel zum Empfangen eines anfänglichen Signalmusters vor dem Anfang einer Prüfung
aufweist. Vorzugsweise ist die Quittungsanordnung mit einem Aktivierungseingang versehen, der am Ende einer Prüfung
ein Aktivierungssignal empfängt. Die Länge des zweiten
Schieberegisters kann beschränkt sein, jedenfalls oft wesentlich kleiner als die des ersten Schieberegisters:
Hierdurch ist die Quittung einfach. Weiter ist die Bildung
eines laufenden Summenmusters mittels einer Rückkopplung χ-ν mit Exklusiv-ODER-Funktion vorteilhaft: Hierdurch wird aus
einem einzigen Anfangsprüfmuster eine Reihe von Prüfmustern
gebildet, die gegenseitig pseudo-unabhängig sind: Es zeigt sich, dass auch mit einer auf diese Weise gebildeten Reihe
von Prüfmustern schnell eine Vielzahl von Fehlern detektierbar ist.
Es ist weiterhin vorteilhaft, wenn die Rückkopplungsschaltung
aus einem einzigen Exklusiv-ODER-G-atter
20
besteht, das die Ausgangssignale des ersten und des zweiten
Schieberegisters empfängt. Dies ergibt eine sehr einfache
Verwirklichung. Dagegen ist es möglich, zusätzlich Rückkopplungen anzuordnen, zum Beispiel auf die Weise eines
MaximallängenscMeberegisters .
BESCHREIBUNG EINES AUSFUHIiUNOSrVRlSPIKLS·:
BESCHREIBUNG EINES AUSFUHIiUNOSrVRlSPIKLS·:
Die Erfindung wird naclisbeliond an Hand oinor einzigen
Figur erläutert. Sie zeigt das Schema einer erfindungsgemässen Anordnung. Die zu prüfende Schaltung enthält
kombinatorisch und sequentiell arbeitende logische Elemente« 30
Im Ausführungsbeispiel sind alle sequentiell arbeitenden logischen Elemente im Schieberegister 30 von 12 Bits zusammenfügbar.
In vielen Fällen enthält eine zu prüfende Schaltung eine viel grössere Anzahl zu einem Schieberegister
zusammenzufügender Stufen; deren Anzahl kann daher
lib
beliebig: sein. Dor Block ,'H ,strlli. doti IIchI. der zu prüfenden
Schaltung dar, also kcmbinatoriscJi arbeitende logische
Elemente und ggf. weitere sequentiell arbeitende logische
PHN 9799 ■ Jr 14.4.
Elemente, die nicht in das Schieberegister 30 aufgenommen
sind. Letztere sind dabei auf andere Weise initialisierbar, beispielsweise mit einem an sich bekannten Rückstellsignal.
Die zu prüfende Schaltung besteht aus den Teilen 28 und 30· -Die Funktion dieser Schaltung kann sehr verschieden
sein. Die Verwirklichung kann als eine getrennte integrierte Schaltung, eine Kombination integrierter
Schaltungen oder eine Hybridschaltung sein, wobei jeder beispielsweise in einen Modul vom Typ DXP aufgenommen sein
W kann. Zum anderen kann die Verwirklichung als eine gedruckte
Verdrahtungsplatte mit einer Menge integrierter Schaltungen und ggf. diskreter Bausteine sein. Die nachstehend
zu beschreibende Prüfschaltung kann mit den Teilen 28 und 30 zusammengebaut sein. Dabei kann jedoch auch die Signal-
'^ zuführung bzw. der Signalausgang aus der Schaltung nicht
vollständig geprüft werden. In vielen Fällen ist die Prüfschaltung einschliesslich Quittungsanordnung daher eine
getrennte Anordnung, die die Möglichkeit hat, allerhand Arten von Schaltungen zu prüfen: Sie bildet dabei einen
*" Teil eines Herstellungsverfahrens. Am Anfang der Prüfung
wird das erste Prüfmuster in das Schieberegister 30 geladen. Dies wirkt also wie folgt.
Am Anfang des Testes erscheint eine Rückstellsignal, das beispielsweise manuell am Anschluss 22 erzeugt
wird. Hierdurch wird die Kippstufe 50 in einen ersten
Zustand gebracht,- um den Schalter 48 in die unterste Stellung
zu bringen. Weiter werden der Schiebezähler 24 und der Musterzähler 26 in ihren Anfangszustand (θ) zurückgestellt.
Am Eingang des Schieberegisters 34 erscheint das Signal des Anschlusses 52. Es kann eine spezifische Codebitfolge
betreffen, aber auch ein fester Wert sein, also ununterbrochen "0" oder "1". Das Rückstellsignal kann nach
Bedarf auch den Taktgeber 20 aktivieren. In einer anderen Ausführung kann er ein freilaufender Taktgeber sein. Der
Schiebezähler 24 hat zwanzig Stellungen (die Summe der Anzahl von Bitstufen der Schieberegister 30 und 34) und
dient zum stetigen Ringzählen unter der Steuerung des Takt-
PHN 979-9 /5 lit.'+.1981
■■■■.·."*.
gebers 20. Der Zähler 24 erzeugt beim Weiterschalten
nach jeweils 20 Stellungen ein Ausgangsübertragssignal auf
der Leitung 44. Das Schieberegister 20 ist aus an sich bekannten Meister/Sklave-Stufen aufgebaut. Wenn das Ausgangsübertragssignal
auf der Leitung 44 nicht vorhanden ist, wird in der einen Hälfte der Taktimpulsdauer die
Information in den Meisterteil der Kippstufen aufgenommen; in der anderen Hälfte der Taktimpulsdauer wird die Information
in den nächsten Sklaventeil der Kippstufen aufgenommen So enthält dieses Schieberegister 12 Meisterstufen sowie
12 Sklavenstufen. In den ersten 20 Taktimpulsperioden
werden die Informationen des Anschlusses 52 über den Schal-'
ter 48 in die seriengeschalteten Schieberegister 34 und
30 hineingeschoben. In allen diesen Stellungen wird der
Inhalt des Schieberegisters 30 auch der Schaltung. 2b zugeführt.
Der Einfachheit halber sind nur sechs Anschlüsse dargestellt. Die Ausgangssignale der Schaltung 28 werden
dabei auch den entsprechenden Schieberegisterstufen zugeführt
auch sind jetzt der Einfachheit halber nur sechs
Anschlüsse dargestellt. Solange das Übertragssignal auf der
Leitung 44 nicht vorhanden ist, werden die Ausgangssignale
der Schaltung 28 nicht aufgenommen. Wenn die Stellung erreicht wird, erscheint für eine halbe Taktimpulsperiode
das Ausgangsübertragssignal des Zählers 24. Dabei steuert
es das Schieberegister 30 derart, dass die Ausgangsinformation
der Schaltung 28 statt der der vorangehenden Meisterbzw. Sklavenstufe aufgenommen wird. Nach Bedarf wird
(nicht dargestellt) noch ein synchronisierender Taktimpulse der Schaltung 28 zugeführt. Das Übertragssignal auf
3O11
der Leitung 44 gelangt weiter zum Musterzähler 26 und zur
Kippstufe (Setz/Rückstell-Kippstufe) 50. Der Musterzähler
26 zählt um jeweils einen Schritt weiter. Die Kippstufe 50 wird beim ersten Empfang des Ausgangsübertragssignals
des Zählers 24 umgeschaltet.·Danach bleibt der 35
Schalter 48 für den Rest der Prüfung in der oberen Stellung. Dabei sind die Schieberegister 30 und 34 also
ringgekoppelt. Im Gegensatz zu obiger Beschreibung ist es
PHN 9799 Cc 14.4.1981
veiter möglich, dass die Zuführung des Prüfmusters zur
Schaltung 28 und der Empfang und die Speicherung des Ergebnisrnusters von einem zusätzlichen Taktimpuls gesteuert
werden.
. Unter der Steuerung einer jeden folgenden Reihe von 20 Taktimpulsperioden wird so jeweils ein Prüfmuster
im Schieberegister 30 gespeichert, der Schaltung 28 zugeführt
und das Ergebnismuster erneut gespeichert.
Dabei is t der Ausgang des Schieberegisters 34
^ ' über Exk Las Lv-ODlCR-Gatter T~ nach seinem eigenen Eingang
rückgekoppeil. Das bedexifcet, dass der Inhalt des Schieberegisters
34 durch alle Ergebnisse der der Schaltung 28 zugeführten Prüfmuster bestimmt ist. Wenn durch einen
Defekt ein Bit eines Ergebnisses falsch war, bleibt dies
^ im Inhalt des Schieberegisters 34 detektierbar. Fenn
mehrere Bitfehler auftreten, können sie sich gegenseitig ausgleichen. Von vornherein gibt es jedoch die Möglchkeit,
dass eine defekte Schaltung 28 nach der Verarbeitung einer Vielzahl von Prüfmustern dennoch den richtigen Inhalt im
Schieberegister 34 erzeugt, gering. Bei einem völlig
stochastischen Fall und einer Länge des -Schieberegisters
34 von 8 Bits ist diese Möglichkeit nur 1:2. Bei jedem
Zyklus von 20 Takt Impulsen wird also die Stellung des Musterzahlers 24 inkrementiert. In einer vorgegebenen
Zählerstellung erscheint auf der Leitung 60 ein Ausgangsübertragssignal, das die Vollendung der Prüfoperation
angibt.
Die Schaltung enthält weiter einen Quittungsmustergenerator 38· Dies ist beispielsweise ein Register, das
manuell geladen werden kann. Er enthält genau so viel Information wie das Schieberegister 34, also in diesem
Beispiel 8 Bits, die wie in der Figur angegeben dem Vergleichselement 46 parallel zugeführt werden können. Dieses
Element; empfängt auf gleiche Weise die 8 Bits aus dem
Sohieberegi s I er 34 und ftihrt an den 8 + 8 erhaltenen Bits
einen bitweisen Vergleich aus. Er wird vom Ausgangsüber— tragssignal auf der Leitung 6o aktiviert. Wenn alle 8 Bit-
PHN 9799 /Γ 15.^.1981
paare eine Gleichheit ergeben, erzeugt der Vergleicher ■ 46 eine logische "1", die zusammen mit dem Ausgangsübertragssignal
auf der Leitung 6O dem UND-Gatter 40 zugeführt wird. Wenn dieses Gatter eine "1" erzeugt, ist die
zu prüfende Schaltung einwandfrei. Es ist dabei also notwendig, dass die Signale auf den Leitungen 6O und 62
gleichzeitig vorhanden sind. Das Ausgangssignal auf der
Leitung 42 kann auf viele Weisen benutzt werden. Es kann
in einer Setz/Rückstellkippstufe gespeichert werden, die
^ vom Signal am Anschluss 22 oino VorfiinstoLlimg bekommt.
Zwei Anzeigelampen an den /Ui η gangen dieser Kippstufe geben
-~~, dabei "gut" bzw. "falsch" an. Zum andern kann das Element
4O auch selbst eine Setz/Rückstellkippstufe sein, die vom
Signal auf der Leitung 60 gesetzt wird. Wenn die .Schaltung gut ist, wird die Kippstufe vom Signal auf der Leitung 62
rückgestellt, das etwas später kommt. An die Leitung 42 kann dann ein Element zum Detektieren dieser Rückstellung
angeschlossen werden. Es ist weiter möglich, dass im
Element 46 der Vergleich ununterbrochen durchgeführt wird:
20
Dabei braucht das Aktivierungssignal auf der Leitung 6Ö
nicht zugeführt zu werden. Das Signal an C der Leitung 50
kann weiter noch dazu benutzt werden, den Taktgeber 20 zu stoppen (nicht dargestellt).
Das Signalmuster im CJuI t tunpsnius Lo rgenoralor kann
auf Basis einer guten Beispielschaltung gebildet werden:
Sie kann beispielsweise eine auf herkömmliche Weise geprüfte Schaltung sein. Eine andere Möglichkeit ist die Erzeugung
des Quittungsmusters mit Hilfe einer Simulation an einem
Rechner (der die Schaltung beispielsweise wie einen .
Vorrat logischer Funktionen beschreibt). Die Längen der Schieberegister 30 und 34 können ein beliebiges Verhältnis
haben. Für das Element 34 ist eine Länge von 8 Bits oft ausreichend, aber 16 Bits kSnnen auch vorteilhaft sein
(das Schieberegister 30 ist meist zweimal oder noch langer
35
als das Schieberegister 34: Das beschriebene Prüfsystem ist
nämlich insbesondere vorteilhaft für komplizierte
Schaltungen). Statt des einfachen Exklusiv-ODER-Gatters
PUN 9799 / 15-4.1981
./10.
können mehrere rückgekoppelte Gatter zwischen den Stufen
I)CUiH Iy. i; werden, wie bei lvtifjis torn i'tir Bi tr .folgen mit MaximalläiiüOn
üblich ist. Es ist weiter möglich, die Informationszuführung
zum Schieberegister 30 vom Ausgang des Exklusiv-ODER-Gatters 32 statt vom Schieberegister 34 aus
zu verwirklichen (aber dann hinter dem Schalter 48). Zumal ist dies vorteilhaft, wenn das Schieberegister Jh einen
speziellen Rückstelleingang besitzt. Dabei kann die Prüfung schneller ausgeführt werden, denn jeder Zyklus benötigt
nur 12 Taktimpulsperioden. Der Gewinn in praktischen Fällen 1st dabei viel kleiner, beispielsweise um einen
Faktor 128/136. Der Vergleich im Element 46 kann seriell
statt parallel erfolgen. Wenn ein Anfangsprüfmuster aus—
schliesslich von "O"-Signalen vorteilhaft ist, kann dies mit Ruckstelieingängen an Registern 30» 34 verwirklicht
werden, und der Schalter 48 kann entfallen. Das Prüfverfahren"
ist auf dynamische MOS-Logik vorteilhaft anwendbar.
Claims (4)
- PHN 9799 " " .. .- . 15.4.1981PATENTANSPRÜCHE:1 „y Anordnung zur Prüfung einer Schaltung mit kombinatorisch und mit sequentiell arbeitenden logischen Elementen, wobei aus den sequentiell arbeitenden Elementen ein erstes Schieberegister (30) mit einem ersten Serieneingang, einem ersten Serienausgang, einem ersten Parallelausgang zum Zuführen eines gespeicherten Datenmusters an weitere Elemente (28) der Schaltung zur Bearbeitung und einem ersten Paralleleingang zum anschliessenden Empfang eines- Ergebnismusters der genannten !Bearbeitung gebildet wird und mit dem ersten Serieneingang ein Prüfmustergenerator und mit dem ersten Serienausgang eine Quittungsanordnung (46) verbunden ist, dadurch gekennzeichnet, dass die Quittungsanordnung ein zweites Schieberegister (34) mit einem zweiten Serieneingang und einem zweiten Serienausgang enthält, dass der zweite Serieneingang mit dem ersten Serienausgang verbunden ist, dass mit dem zweiten Serienausgang eine Rückkopplungsschaltung mit zumindest einem Exklusiv-ODER-Element (32) verbunden ist, die ein laufendes Mehrbitsummenmuster der aufeinanderfolgend erhaltenen Ergebnismus-2^ ter bildet, dass der erste Serieneingang mit einem Ausgang der Rückkopplungsschaltung zur Verwirklichung des Prüfmustergenerators verbunden ist, dass weiter ein Ausgang des zweiten Schieberegisters zusammen mit einem Ausgang eines Quittungsmustergenerators (38) an ein Vergleichselement(46) angeschlossen ist, und dass das erste und zweite Schieberegister Mittel (48, 52) zum Empfangen eines anfänglichen Signalmusters vor dem Anfang einer Prüfung aufweist.
- 2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Quittungsanordnung mit einem Aktivierungseingangversehen ist, der am Ende einer Prüfung ein Aktivierungssignal empfängt.
- 3. Anordnung nach Anspruch 1 oder 2, dadurch gekenn-I1TFN 9799 /rf5 15.
- 4.Ί981zeiclinet, das.·! die Rückkopplungischaltung aus einem einzigen Exklusiv-ODER-Gatter bssteht, das die Ausgangssignale des ersten und des zwei fcen Schieberegisters · empfängt. 5
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL8004176A NL8004176A (nl) | 1980-07-21 | 1980-07-21 | Inrichting voor het testen van een schakeling met digitaal werkende en kombinatorisch werkende onderdelen. |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3124902A1 true DE3124902A1 (de) | 1982-05-19 |
DE3124902C2 DE3124902C2 (de) | 1989-11-16 |
Family
ID=19835648
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19813124902 Granted DE3124902A1 (de) | 1980-07-21 | 1981-06-25 | "anordnung zur pruefung einer schaltung mit kombinatorisch und mit sequentiell arbeitenden logischen elementen" |
Country Status (6)
Country | Link |
---|---|
US (1) | US4435806A (de) |
JP (1) | JPS5752950A (de) |
DE (1) | DE3124902A1 (de) |
FR (1) | FR2487076A1 (de) |
GB (1) | GB2080551B (de) |
NL (1) | NL8004176A (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3321939A1 (de) * | 1982-06-24 | 1984-01-05 | Egyesült Izzólámpa és Villamossági Részvénytársaság, 1340 Budapest | Scheinwerfer fuer kraftfahrzeuge |
DE3627638C2 (de) * | 1985-09-11 | 2000-04-06 | Koninkl Philips Electronics Nv | Verfahren zum Prüfen von auf Träger angeordneten integrierten Schaltungen, Träger mit derartigen integrierten Schaltungen sowie integrierte Schaltung und Prüfanordnung zum Durchführen des Verfahrens |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2512980B1 (de) * | 1981-09-14 | 1983-12-23 | Aero Etudes Conseils | |
US4495628A (en) * | 1982-06-17 | 1985-01-22 | Storage Technology Partners | CMOS LSI and VLSI chips having internal delay testing capability |
US4493077A (en) * | 1982-09-09 | 1985-01-08 | At&T Laboratories | Scan testable integrated circuit |
US4519078A (en) * | 1982-09-29 | 1985-05-21 | Storage Technology Corporation | LSI self-test method |
US4513418A (en) * | 1982-11-08 | 1985-04-23 | International Business Machines Corporation | Simultaneous self-testing system |
US4553236A (en) * | 1983-01-25 | 1985-11-12 | Storage Technology Partners | System for detecting and correcting errors in a CMOS computer system |
ATE25151T1 (de) * | 1983-05-25 | 1987-02-15 | Battelle Memorial Institute | Untersuchungs- und pruefungsverfahren fuer eine elektrische vorrichtung in der art einer integrierten oder gedruckten schaltung. |
US4551838A (en) * | 1983-06-20 | 1985-11-05 | At&T Bell Laboratories | Self-testing digital circuits |
US4575674A (en) * | 1983-07-01 | 1986-03-11 | Motorola, Inc. | Macrocell array having real time diagnostics |
GB8327753D0 (en) * | 1983-10-17 | 1983-11-16 | Robinson G D | Test generation system |
US4831521A (en) * | 1983-11-10 | 1989-05-16 | General Signal Corporation | Vital processor implemented with non-vital hardware |
US5007018A (en) * | 1983-11-10 | 1991-04-09 | General Signal Corp. | Vital processor implemented with non-vital hardware |
JPS61141022A (ja) * | 1984-12-14 | 1986-06-28 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | キ−ボ−ド・インタ−フエ−ス回路の試験装置 |
GB8432533D0 (en) * | 1984-12-21 | 1985-02-06 | Plessey Co Plc | Integrated circuits |
US4672307A (en) * | 1985-12-20 | 1987-06-09 | University Of Southern California | Simplified delay testing for LSI circuit faults |
JPH0221302U (de) * | 1988-07-27 | 1990-02-13 | ||
US5390191A (en) * | 1992-01-31 | 1995-02-14 | Sony Corporation | Apparatus and method for testing the interconnection between integrated circuits |
DE19604375C2 (de) * | 1996-02-07 | 1999-04-29 | Martin Kuboschek | Verfahren zur Auswertung von Testantworten zu prüfender digitaler Schaltungen und Schaltungsanordnung zur Durchführung des Verfahrens |
US6735543B2 (en) * | 2001-11-29 | 2004-05-11 | International Business Machines Corporation | Method and apparatus for testing, characterizing and tuning a chip interface |
-
1980
- 1980-07-21 NL NL8004176A patent/NL8004176A/nl not_active Application Discontinuation
-
1981
- 1981-06-25 DE DE19813124902 patent/DE3124902A1/de active Granted
- 1981-07-13 US US06/282,625 patent/US4435806A/en not_active Expired - Lifetime
- 1981-07-17 GB GB8122190A patent/GB2080551B/en not_active Expired
- 1981-07-20 FR FR8114066A patent/FR2487076A1/fr active Granted
- 1981-07-20 JP JP56112381A patent/JPS5752950A/ja active Granted
Non-Patent Citations (1)
Title |
---|
US-Z.: IEEE Transactions on Computers, Vol.C-22, No.1, Jan.1973, S.46-60 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3321939A1 (de) * | 1982-06-24 | 1984-01-05 | Egyesült Izzólámpa és Villamossági Részvénytársaság, 1340 Budapest | Scheinwerfer fuer kraftfahrzeuge |
DE3627638C2 (de) * | 1985-09-11 | 2000-04-06 | Koninkl Philips Electronics Nv | Verfahren zum Prüfen von auf Träger angeordneten integrierten Schaltungen, Träger mit derartigen integrierten Schaltungen sowie integrierte Schaltung und Prüfanordnung zum Durchführen des Verfahrens |
Also Published As
Publication number | Publication date |
---|---|
NL8004176A (nl) | 1982-02-16 |
FR2487076A1 (fr) | 1982-01-22 |
GB2080551A (en) | 1982-02-03 |
JPS5752950A (en) | 1982-03-29 |
JPS6232511B2 (de) | 1987-07-15 |
US4435806A (en) | 1984-03-06 |
DE3124902C2 (de) | 1989-11-16 |
FR2487076B1 (de) | 1983-02-04 |
GB2080551B (en) | 1984-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3124902A1 (de) | "anordnung zur pruefung einer schaltung mit kombinatorisch und mit sequentiell arbeitenden logischen elementen" | |
EP0010194B1 (de) | Wartungsschnittstelleneinrichtung für eine datenverarbeitende Anlage mit einer zentralen Verarbeitungseinheit und mit einem Dienstprozessor und Verfahren zu ihrem Betrieb | |
DE10045568B4 (de) | Ereignisgestütztes Halbleiterprüfsystem | |
DE2349377C2 (de) | Schaltwerk zur Durchführung von Datenverarbeitungsoperationen | |
DE3818546C2 (de) | ||
EP0186724B1 (de) | Prüf- und Diagnoseeinrichtung für Digitalrechner | |
DE3702408C2 (de) | ||
EP0144078A2 (de) | Verfahren und Anordnung zum Prüfen einer Schaltung nach der Abfragepfad-Technik | |
DE3832440A1 (de) | Testschaltungseinrichtung | |
EP0766092A1 (de) | Testbare Schaltungsanordnung mit mehreren identischen Schaltungsblöcken | |
DE1965364A1 (de) | Datenverarbeitungseinrichtung | |
DE2936439C2 (de) | Anordnung zur asynchronen Übertragung von digitalen Radgeschwindigkeits-Meßwerten | |
DE2534454A1 (de) | Schaltungspruefgeraet | |
DE2750155A1 (de) | Monitor zur bestimmung des operationsstatus eines digitalen systems | |
DE19755666B4 (de) | Integrierte Schaltung mit eingebauten Digital-Analog-Wandler | |
EP0640919B1 (de) | Prozessorschaltung mit Testeinrichtung | |
DE10213009A1 (de) | Verfahren zum elektronischen Testen von Speichermodulen | |
DD145972A5 (de) | Einrichtung zur feststellung der l enge beliebiger schieberegister | |
DE3731097C2 (de) | Schaltungsanordnung zur Überwachung einer von zwei Mikroprozessoren gesteuerten Einrichtung, insbesondere einer Kraftfahrzeug-Elektronik | |
EP0037965B1 (de) | Einrichtung zum Prüfen einer digitalen Schaltung mittels in diese Schaltung eingebauter Prüfschaltungen | |
EP0135009A2 (de) | Die Erfindung bezieht sich auf eine Anordnung und ein Verfahren zum Prüfen eines Mikroprozessorsystem | |
WO1993003434A1 (de) | Verfahren zur prüfung von integrierten schaltkreisen mit mindestens einer logikschaltung und prüfbarer integrierter schaltkreis | |
WO1989003088A1 (en) | Electronic assembly with self-test circuit | |
DE4206112A1 (de) | Mustererkennungsvorrichtung | |
DE10213581A1 (de) | Kommunikations-Simulationsvorrichtung und Kommunikations-Simulationsverfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: PHILIPS ELECTRONICS N.V., EINDHOVEN, NL |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: KONINKLIJKE PHILIPS ELECTRONICS N.V., EINDHOVEN, N |