DE4206112A1 - Mustererkennungsvorrichtung - Google Patents

Description

Die Erfindung betrifft eine Mustererkennungsvorrichtung.

In einer herkömmlichen Mustererkennungsvorrichtung, z. B. einem optischen Zeichenlesegerät, wird ein zu erkennendes Zeichenbild als Eingangsmuster aus einem betrachteten Ob­ jekt mit Hilfe eines optischen Verfahrens extrahiert, und die Ähnlichkeit, die Differenz oder eine ähnliche Größe zwischen dem extrahierten Eingangsmuster und jedem vorein­ gestellten Referenzmuster wird zwecks Aufteilung in Katego­ rien berechnet. Mit dieser Berechnung wird als Erkennungs­ ergebnis eine Kategorie eines Referenzmusters ermittelt, welches die größte Ähnlichkeit mit dem Eingangsmuster be­ sitzt. In einer Spracherkennungsvorrichtung oder derglei­ chen erfolgt eine ähnliche Verarbeitung.

Bei dieser Erkennungs-Verarbeitung mit der oben erwähnten Berechnung wird eine Produktsummenberechnung oder derglei­ chen zwischen Eingangsmuster und Referenzmuster mit hoher Geschwindigkeit durchgeführt. Zum Zweck der Hochgeschwind­ igkeitsberechnung verwendet man eine diskrete Logikschal­ tung, eine ROM-Tabelle oder dergleichen. Handelt es sich bei den zu erkennenden Objekten um ein numerisches, ein alphabetisches, ein Kana- oder dergleichen Zeichen, so erfordert die Erkennungsverarbeitung nur eine geringe An­ zahl von Berechnungen. Deshalb läßt sich eine praktikable Verarbeitungsgeschwindigkeit erzielen.

Wenn bei einem herkömmlichen optischen Zeichenlesegerät je­ doch verschiedene Zeichentypen, darunter Kanji-Zeichen und dergleichen als zu erkennende Objekte erkannt werden müs­ sen, oder wenn in einer Spracherkennungsvorrichtung konti­ nuierliche Sprachsignale erkannt werden müssen, so ist eine ziemlich komplizierte Schaltung vonnöten, die die Vorrich­ tung verteuert. Zusätzlich wird die Zuverlässigkeit der Vorrichtung beeinträchtigt.

Außerdem wird in einer herkömmlichen Vorrichtung dann, wenn hohe Datengenauigkeit gefordert wird, wie es bei der Erken­ nung von Kanji-Zeichen und dergleichen der Fall ist, eine Ähnlichkeitsberechnung nicht in normalisierter Form durch­ geführt, da keine Gleitkommaverarbeitung erfolgt. Aus die­ sem Grund verringert sich die Geschwindigkeit bei der Sor­ tierverarbeitung, und man benötigt eine umfangreiche Sor­ tierschaltung. Da außerdem die Erkennungsverarbeitung von der Erkennung numerischer Zeichen, Kana-Zeichen und der­ gleichen bis zu der Erkennung von Kanji-Zeichen fortschrei­ tet, wird eine hohe Datengenauigkeit verlangt. Aus diesem Grund ist es schwierig, eine praktikable Verarbeitungsge­ schwindigkeit zu erreichen, wenn man die herkömmliche Zei­ chenmustererkennungsvorrichtung einsetzt. Wenn außerdem das Sortieren mit Hilfe eines Host-Rechners durchgeführt werden soll, ist die parallele Verarbeitung ähnlicher Berechnungs­ schritte beschränkt, was die Gesamtverarbeitungsgeschwindig­ keit verlangsamt.

Unter den oben aufgezeigten Umständen besteht ein Bedarf an einer kompakten Mustererkennungsvorrichtung, die in der Lage ist, eine Mustererkennung mit praktikabler Geschwin­ digkeit auch dann durchzuführen, wenn bei der Erkennungs­ verarbeitung eine hohe Datengenauigkeit erforderlich ist.

Es ist Aufgabe der Erfindung, eine Mustererkennungsvorrich­ tung anzugeben, die den oben angesprochenen Gegebenheiten Rechnung trägt.

Hierzu schafft die Erfindung eine Mustererkennungsvorrich­ tung zum Prüfen eines Eingangsmusters als zu erkennendes Muster mit mehreren Referenzmustern, die sequentiell be­ reitgestellt werden, und zum Erkennen des Eingangsmusters, umfassend folgende Merkmale: eine Speichereinrichtung zum Speichern des Eingangsmusters; eine Empfangseinrichtung zum Empfangen der bereitgestellten Referenzmuster; eine Ähn­ lichkeits-Berechnungseinrichtung zum parallelen Berechnen von Ähnlichkeiten zwischen dem in der Speichereinrichtung gespeicherten Eingangsmuster und jedem von der Empfangsein­ richtung empfangenen Referenzenmuster, um Ähnlichkeitswerte zu ermitteln, und eine Sortiereinrichtung zum Anordnen der Ähnlichkeitswerte entsprechend den Referenzmustern, welche von der Ähnlichkeits-Berechnungseinrichtung ermittelt wur­ den, in der Reihenfolge der Größe der Ähnlichkeitswerte, wie sie von der Ähnlichkeits-Berechnungseinrichtung ermit­ telt wurden, wobei die Speichereinrichtung, die Empfangs­ einrichtung, die Ähnlichkeits-Berechnungseinrichtung und die Sortiereinrichtung auf einem einzigen LSI-Chip ausge­ bildet sind.

Außerdem schafft die Erfindung eine Mustererkennungsvor­ richtung zum Prüfen eines Eingangsmusters als zu erkennen­ des Datenmuster mit mehreren Referenzmustern, die sequen­ tiell bereitgestellt werden, und zum Erkennen des Eingangs­ musters, wobei die Vorrichtung durch die Merkmale der An­ sprüche 6 und 12 gekennzeichnet ist.

Im folgenden werden Ausführungsbeispiele der Erfindung an­ hand der Zeichnung näher erläutert. Es zeigen:

Fig. 1 ein Blockdiagramm einer Ausgestaltung einer ersten Ausführungsform einer erfindungsgemäßen Mustererkennungsvorrichtung,

Fig. 2 ein Zeitdiagramm verschiedener Typen von Signalaus­ gängen der in Fig. 1 dargestellten Zeitablaufsteue­ rung;

Fig. 3A und 3B Blockdiagramme der Ausgestaltung einer Gleitkommaschaltung nach Fig. 1,

Fig. 4 ein Beispiel für den Aufbau von Daten, die durch eine Schiebeoperation erhalten werden, die durch ein Schieberegister der in Fig. 1 gezeigten Gleit­ kommaschaltung durchgeführt wird.

Fig. 5 ein Flußdiagramm der Sortierverarbeitung in einer in Fig. 1 enthaltenen Sortierschaltung,

Fig. 6A und 6B Blockdiagramme der Ausgestaltung der Sor­ tierschaltung nach Fig. 1,

Fig. 7 eine Ansicht, die den Betrieb jedes Kandidatenre­ gisters für den Fall veranschaulicht, daß ein neuer Ähnlichkeitswert SIM in einem vorbestimmten Kandi­ datenregister während der Sortierverarbeitung ein­ gestellt wird;

Fig. 8 ein Blockdiagramm einer zweiten Ausführungsform ei­ ner erfindungsgemäßen Mustererkennungsvorrichtung,

Fig. 9A und 9B Blockdiagramme der Ausgestaltung einer Gleitkommaschaltung gemäß Fig. 9A und 9B,

Fig. 10 ein Blockdiagramm einer dritten Ausführungsform der erfindungsgemäßen Mustererkennungsvorrichtung,

Fig. 11 ein Blockdiagramm einer in Fig. 10 enthaltenen Ähn­ lichkeits-Berechnungsschaltung,

Fig. 12 ein Blockdiagramm der Ausgestaltung einer Quadrat­ summenschaltung nach Fig. 10, die zur Verarbeitung einer Gleichung (1) ausgelegt ist,

Fig. 13 ein Blockdiagramm der Ausgestaltung einer Gleitkom­ maschaltung nach Fig. 10,

Fig. 14 ein Blockdiagramm der in Fig. 10 dargestellten Zeitablaufsteuerung, und

Fig. 15 ein Impulsdiagramm verschiedener Typen von Signal­ ausgängen der Zeitablaufsteuerung nach Fig. 10.

Fig. 1 ist ein Blockdiagramm einer ersten Ausführungsform der erfindungsgemäßen Mustererkennungsvorrichtung. Die in Fig. 1 dargestellte Mustererkennungsvorrichtung 1 ist auf einem einzigen LSI-Chip ausgebildet und enthält eine Schnittstelle 2, eine Ablaufsteuerung oder Zeitsteuerung 3, Zwischenspeicher 4 und 6, einen Speicher 5, einen Signal­ selektor 7, einen Adressengenerator 8, eine Produktsummen­ schaltung 9, eine Gleitkommaschaltung 10 und eine Sortier­ schaltung 11.

Die Schnittstelle 2 ist an eine (nicht gezeigte) Host-CPU (zentrale Verarbeitungseinheit) angeschlossen, um von die­ ser Daten zu empfangen und Daten an diese zu senden. Ein Lesebefehl (RE), ein Schreibbefehl (WE) und eine Adresse (ADR) werden von der Host-CPU ausgegeben. Die Zeitsteuerung 3 führt eine Steuerung der Ähnlichkeitsberechnungen und dergleichen durch, wie weiter unten noch erläutert wird.

Der Zwischenspeicher 4 dient zum Zwischenspeichern eines aus einem (nicht gezeigten) externen Speicher ausgelesenen Referenzmusters. Dieser externe Speicher dient als Wörter­ buch zum Speichern verschiedener Referenzmuster. Der Spei­ cher 5 speichert ein von der Schnittstelle 2 kommendes Ein­ gangsmuster. Dieses Eingangsmuster ist ein "Mustererken­ nungsziel". Der Zwischenspeicher 6 dient zum Zwischenspei­ chern eines aus dem Speicher 5 ausgelesenen Eingangsmu­ sters. Der Signalselektor 7 wird von der Host-CPU gesteuert und dient dazu, eines der an die Schnittstelle 2 und die Zeitsteuerung 3 gelegten Signale an den Adressengenerator 8 zu geben. Der Adressengenerator 8 erzeugt eine Adresse des Speichers 5. Die Produktsummenschaltung 9 wird für Ähnlich­ keitsberechnungen verwendet und vollzieht eine Produktsum­ menberechnung zwischen dem Referenzmuster und dem Eingabe­ muster, die in den Zwischenspeichern 4 bzw. 6 enthalten sind. Die Gleitkommaschaltung 10 führt eine Gleitkommaver­ arbeitung bezüglich des Produktsummenergebnisses durch, welches von der Produktsummenschaltung 9 geliefert wird. Die Sortierschaltung 11 sortiert eine vorbestimmte Anzahl von Ergebnissen der Gleitkommaverarbeitung, die von der Gleitkommaschaltung 10 durchgeführt wird, und zwar entspre­ chend der Reihenfolge größerer Ähnlichkeitswerte.

Im folgendem soll ein Betriebsablauf der ersten Ausfüh­ rungsform der Mustererkennungsvorrichtung erläutert werden.

Daten, die die Anzahl von Zeichen (Anzahl von Kategorien) repräsentieren, welche in dem externen Speicher als Wörter­ buch gespeichert sind, werden von der Host-CPU in der Zeit­ steuerung 3 eingestellt. Anschließend wird von der Host-CPU an die Mustererkennungsvorrichtung 1 ein Verarbeitungs­ startsignal ausgegeben. Bei Erhalt dieses Verarbeitungs- Startsignals gibt die Mustererkennungsvorrichtung 1 ein Si­ gnal BUSY an die Schnittstelle 2, bis die Ähnlichkeitsbe­ rechnungen zwischen einem Eingangsmuster und sämtlichen Re­ ferenzmustern abgeschlossen sind. Die Mustererkennungsvor­ richtung 1 empfängt außerdem von dem externen Speicher, der synchron mit einem Taktsignal CP arbeitet, ein Referenzmu­ ster REF1. Dieses Referenzmuster REF1 wird ansprechend auf ein Zeitsteuersignal Ti, welches von der Zeitsteuerung 3 ausgegeben wird, von dem Zwischenspeicher 4 aufgenommen. Man beachte, daß das Zeitsteuersignal Ti auch als Adressen- Erhöhungssignal für den externen Speicher verwendet wird.

Als Mustererkennungsziel wird ein von der Schnittstelle 2 ausgebenes Eingabemuster in dem Speicher 5 gespeichert. Diese Eingabe- oder Eingangsmuster wird von dem Zwischen­ speicher 6 in Abhängigkeit des von der Zeitsteuerung ausge­ benden Zeitsteuersignals T1 in dem Zwischenspeicher 6 ge­ speichert. Zu dieser Zeit gibt die Zeitsteuerung 3 an den Adressengenerator 8 ein Adressensteuersignal aus. Anspre­ chend auf dieses Signal wird die von dem Adressengenerator 8 erzeugte Adresse erhöht. Die erhöhte Adresse wird von dem Adressengenerator 8 an den Speicher 5 ausgegeben.

Das Eingangsmuster wird sequentiell in den Speicher 5, be­ ginnend bei der Adresse 0, die von dem Adressengenerator 8 erzeugt wird, eingeschrieben, und zwar in dem gleichen For­ mat wie das Referenzmuster REF1. Nachdem die Adressenbe­ stimmung für das Eingangsmuster erfolgt ist, wird das Refe­ renzmuster REF1 sowie dessen Adresse ansprechend auf das von der Zeitsteuerung 3 gelieferte Zeitsteuersignal T1 er­ höht. Als Ergebnis werden in die Zwischenspeicher 4 und 6 das Referenzmuster REF1 bzw. das Eingangsmuster eingegeben.

Das Referenzmuster REF1 und das Eingangsmuster, die in den Zwischenspeichern 4 und 6 gespeichert sind, werden an die Produktsummenschaltung 9 gegeben. Wie in Fig. 2 gezeigt ist, erzeugt die Zeitsteuerung 3 ein Initialisierungssignal TC in Einheiten von Kategorien des Referenzmusters REF1. Nachdem die Inhalte der Produktsummenschaltung 9 anspre­ chend auf dieses Initialisierungssignal TC gelöscht sind, erfolgt eine Produktsummenberechnung zwischen dem Eingangs­ muster und dem Referenzmuster REF1, ansprechend auf ein von der Zeitsteuerung 3 erzeugtes Zeitsteuersignal T2. Pro­ duktsummendaten, die das Ergebnis der Produktsummenberech­ nung repräsentieren, werden an die Gleitkommaschaltung 10 gegeben. Zu dieser Zeit wird der Inhalt der Produktsummen­ schaltung 9 ansprechend auf das von der Zeitsteuerung 3 kommende Initialisierungssignal T3 gelöscht. Weiterhin er­ zeugt die Zeitsteuerung 3 ein Initialisierungssignal TH für die Initialisierung der Adresse des Speichers 5, wo das Eingangsmuster gespeichert ist. Dieses Initialisierungssi­ gnal TH wird über den Signalselektor 7 an den Adressen­ generator gegeben. Als Ergebnis wird die von dem Adressen­ generator 8 ausgegebene Adresse "0".

Fig. 3A und 3B sind Blockdiagramme der Ausgestaltung der Gleitkommaschaltung. Im folgendem wird unter Bezugnahme auf diese Fig. 3A und 3B die Betriebsweise der Gleitkommaschal­ tung beschrieben.

Die (einem Ähnlichkeitswert SIM) entsprechenden Produktsum­ mendaten, die von der Produktsummenschaltung 9 erhalten werden, werden ansprechend auf ein von der Zeitsteuerung 3 ausgegebenes Ladesignal T31 in einem Schieberegister 21 eingestellt. Gleichzeitig wird ein Exponententeil-Zähler 22 initialisiert. Ein Signal für ein höchstwertiges Bit (MSB- Signal) von dem Schieberegister 21 sowie ein von dem Expo­ nententeil-Zähler 22 kommendes Übertragsignal, werden an eine Verknüpfungsschaltung (Gatter) 23 gegeben. Ein von der Zeitsteuerung 3 geliefertes Zeitsteuersignal T3 und ein von dem Gatter 23 kommendes Gattersignal werden über Negatoren 24 bzw. 20 an ein NAND-Glied 25 gelegt. Ein Negator 26 in­ vertiert den Zählwert des Exponententeil-Zählers 22. Ein Speicherregister 27 speichert Daten des Schieberegister 21 ansprechend auf das Zeitsteuersignal T3.

Nachdem die von der Produktsummenschaltung 9 erhaltenen Da­ ten in dem Schieberegister 21 eingestellt sind, gibt die Zeitsteuerung 3 das Zeitsteuersignal T3 aus, welches gemäß Fig. 2 16 aufeinanderfolgende Impulse beinhaltet, an die Gleitkommaschaltung 10. Wenn das Übertragssignal aus dem Exponententeil-Zähler 22 oder das MSB-Signal von dem Schie­ beregister 21 den Wert "1" hat, wird das Gattersignal am Ausgang des Gatters 23 zu "0" und der Zählbetrieb des Expo­ nententeil-Zählers 22 wird gestoppt.

Man beachte, daß die Schiebeoperation des Schieberegisters 21 von dem Exponententeil-Zähler 22 angehalten wird, um die obere Schiebezählgrenze des Schieberegisters 21 zu bestim­ men, wenn der Wert der anfänglich in dem Schieberegister 21 eingestellten Daten sehr klein ist. Dies entspricht dem Fall, daß Bits oberhalb der oberen 15 Bits der in dem Schieberegister 21 anfänglich eingestellten Daten "0" sind. Wenn außerdem ein Übertrag bei einer Schiebeoperation des Schieberegisters 21 auftritt, oder wenn das MSB (höchstwer­ tige Bit) des anfänglich eingestellten Datenwerts "1" ist, so hat die Stelle MSB des Schieberegisters 21 den Wert "1".

Solange wie das MSB des in dem Schieberegister 21 einge­ stellten Datenwerts "0" ist, erfolgt eine Schiebeoperation. Die Schiebeoperation wird also mit einer Häufigkeit durch­ geführt, die der Anzahl von Bits mit dem Wert "0" ent­ spricht, welche sich an das MSB durchgehend anschließt, wo­ bei die Schiebezählung als Exponentendatenwert verwendet wird. Diesen Exponenten erhält man durch Invertieren des Zählerstands des Exponententeil-Zählers 22 mit Hilfe des Negators 26. Da das Zeitsteuersignal T3 16 Impulse umfaßt, wie aus Fig. 2 hervorgeht, beträgt die obere Grenze für die Schiebezählung 16. Deshalb setzt sich der Exponententeil aus 4 Bits zusammen.

Die Daten der oberen 12 Bits des Schieberegisters 21 werden ansprechend auf das Zeitsteuersignal T3 in dem Speicherre­ gister 27 zwischengespeichert. Diese Daten werden als Man­ tissendaten verwendet. Durch diese Operation erhält man also normalisierte Daten, die von der Sortierschaltung 11 sortiert werden.

Fig. 4 zeigt die Daten, die man durch eine Schiebeoperation des Inhalts des Schieberegisters 21 erhält. Wie in Fig. 4 gezeigt ist, ist in dem Schieberegister 21 - in hexadezima­ ler Schreibweise - der Datenwert "04F62C" eingestellt, wo­ bei die Anzahl fortlaufender Nullen hinter dem MSB von dem Exponententeil-Zähler 22 gezählt wird, während die Daten im Schieberegister 21 entsprechend dem der Anzahl von Nullen entsprechenden Zählerstand nach links verschoben werden. Da in diesem Fall der Zählerstand des Exponententeil-Zählers 22 5 beträgt (in binärer Schreibweise "0101"), und dieser Zählerstand in Form eines Einerkomplements ausgedrückt wird, beträgt der Zählerstand in hexadezimaler Schreibweise "A". Ferner sind die Daten in den oberen 12 Bits des Schie­ beregisters 21, wie sie sich nach dem Schiebevorgang ein­ stellen, in binärer Schreibweise "100111101100" (in hexa­ dezimaler Schreibweise "9EC"). Deshalb sind die zu sortier­ enden, 16 Bits umfassenden Daten in hexadezimaler Schreib­ weise "A9EC".

Die 16 Bits umfassenden Daten, die in der oben beschriebe­ nen Weise der Gleitkommaverarbeitung unterzogen wurden, werden abhängig von einem Zeitsteuersignal T32 von einer Speicherschaltung 223 aufgenommen. Die in dem Zwischenspei­ cher 223 gehaltenen, 16 Bits umfassenden Daten, werden über ein Gatter 221 auf einen Datenbus 204 gegeben. Man beachte, daß der Ausgang des Gatters 221 von einem Flipflop 222 ge­ steuert wird. Das Flipflop 222 wird in Abhängigkeit eines über ein NAND-Glied 226 und ein NOR-Glied 227 eingegebenes Zeitsteuersignal T32 betätigt. Das Zeitsteuersignal T32 wird unmittelbar nach der Ausgabe des Zeitsteuersignals T3 seitens der Zeitsteuerung 3 erzeugt.

Von einem Zeitsteuersignal INT wird das Flipflop 222 zu­ rückgesetzt. Wenn daher das Zeitsteuersignal T32 an das Flipflop 222 gelegt wird, nimmt dessen Ausgang Q1 den Wert "1" an. Da in diesem Fall ein Ausgabe-Freigabesignal OE von der Sortierschaltung 11 über einen Negator 229 an ein NAND- Glied 228 gegeben wird, wird mit diesem Ausgabe-Freigabe­ signal OE ein Gattersignal von dem NAND-Glied 228 ausgege­ ben. Ist das Freigabesignal OE "0", so wird das Gatter­ signal von dem NAND-Glied 228 "0", und das Gatter 221 wird freigegeben. Als Ergebnis werden die in den Zwischenspei­ cher 223 gehaltenen Daten über das Gatter 221 auf den Da­ tenbus 204 ausgegeben.

Wenn die Daten, die der Gleitkommaverarbeitung unterzogen worden sind, in dem Zwischenspeicher 223 gehalten werden, wird ein diesen Haltezustand repräsentierendes Statussignal BFLO an die Sortierschaltung 11 gegeben. D.h., das Status­ signal BFLO bedeutet die Beendigung der Gleitkommaverarbei­ tung. Als Statussignal BFLO wird ein Rücksetzausgang Q2 des Flipflops 222 verwendet, dessen Signal über ein Gatter 231 auf einen Statusbus 232 gelangt. Ein Gattersignal von dem Gatter 231 wird abhängig von dem Sitzeingang Q1 gesteuert, der über einen Negator 230 von dem Flipflop 222 kommt. Wenn daher das auf den Statusbus 232 gegebene Statussignal BFLO den Wert "0" hat, wird die Sortierverarbeitung gestartet, nachdem die Sortierschaltung 11 das Ausgangs-Freigabesignal OE an die Gleitkommaschaltung 10 ausgibt, und die in dem Zwischenspeicher 223 gehaltenen Daten werden empfangen.

Im folgendem soll anhand der Fig. 5 die Sortierverarbeitung in der Sortierschaltung 11 erläutert werden.

Wenn im Schritt S1 das Statussignal BFLO empfangen wird, wird geprüft, ob es "0" ist. Falls ja, wird bestimmt, daß zu sortierende Daten (Ähnlichkeitswert SIM und Zeichencode CH) von der Speicherschaltung 223 gehalten werden. Im Schritt S2 wird in einem als Akkumulator verwendeten Regi­ ster AR der Wert "0" eingestellt. Ferner wird der in dem Zwischenspeicher 223 befindliche Ähnlichkeitswert SIM in ein vorbestimmtes Register der Sortierschaltung 11 geladen. Außerdem wird ein Signal BUSY, welches bedeutet, daß die Sortierschaltung 11 die Sortierverarbeitung durchführt, auf "1" gestellt, es erfolgt eine logische ODER - Verknüpfung zwischen diesem BUSY-Signal und einem von der Zeitsteuerung 3 kommenden BUSY-Signal, und ein dadurch erhaltenes BUSY- Signal wird über die Schnittstelle an die Host-CPU abgege­ ben.

Von der Host-CPU wird an die Sortierschaltung 11 ein Sor­ tierkandidaten-Zählcode LSNO gegeben. Man beachte, daß der sortierkandidaten-Zählcode LSNO einen der Werte "0", "1", "2", und "3" aufweist. Im Schritt 53 wird der Wert des Sor­ tierkandidaten-Zählcodes LSNO bestimmt.

Wird im Schritt 53 LSNO = 3 bestimmt, so wird in dem Regi­ ster RA "AR + 7" eingestellt (Schritt 54). In einem An­ fangszustand werden in Kandidatenregistern L (0) bis L (14) nur Nullen eingestellt.

Im Schritt 55 wird der in das vorbestimmte Register ge­ ladene Ähnlichkeitswert SIM verglichen mit dem Wert in ei­ nem Kandidatenregister (L) (RA). Wenn L (RA) < SIM im Schritt S5 bestimmt wird, so wird in dem Register AR ein Wert "AR + 8" eingestellt (Schritt S6). Deshalb wird der Ähnlichkeitswert SIM in einem der Kandidatenregister L (8) bis L (14) eingestellt.

Da in einem Anfangszustand der Wert jedes Kandidatenre­ gisters "0" ist, wird im Schritt S5 L (RA) s SIM im Schritt S5 bestimmt, und der Wert des Registers AR wird nicht ak­ tualisiert. D.h., der Wert des Registers AR bleibt "0". Deshalb wird der Ähnlichkeitswert SIM in einem der Kandida­ tenregister L (0) bis L (6) eingestellt.

Wenn im Schritt S3 festgestellt wird, das LSNO = 2 ist, so wird im Schritt S7 im Register RA der Wert "AR + 3" einge­ stellt. Im Schritt S8 wird der in das vorbestimmte Register geladene Ähnlichkeitswert SIM verglichen mit dem Wert des Kandidatenregister L (RA). Wenn im Schritt S8 L (RA) < SIM bestimmt wird, wird im Register AR ein Wert "AR + 4" einge­ stellt (Schritt S9).

Wenn im Schritt S3 die Beziehung LSNO = 3 festgestellt wird, wird im Register RA ein Wert "AR + 1" eingestellt (Schritt S10). Im Schritt S11 wird der in das vorbestimmte Register geladene Ähnlichkeitswert SIM verglichen mit dem Wert des Kandidatenregisters L (RA). Wird im Schritt S11 die Beziehung L (RA) < SIM bestimmt, so wird im Register AR ein Wert "AR + 2" eingestellt (Schritt S12).

Wenn im Schritt S3 die Beziehung LSNO = 0 festgestellt wird, so wird im Register RA ein Wert "AR + 0" eingestellt (Schritt S13). Im Schritt S14 wird der in das vorbe­ stimmte Register geladene Ähnlichkeitswert SIM verglichen mit dem Wert des Kandidatenregisters L (RA). D. h., der Ähn­ lichkeitswert SIM wird verglichen mit dem Wert des Kandida­ tenregisters L (0). Wenn im Schritt S14 L (RA) < SIM be­ stimmt wird, so wird in dem Register AR ein Wert "AR + 1" eingestellt (Schritt S15).

Im Schritt S16 wird der Ähnlichkeitswert SIM in einem vor­ bestimmten Kandidatenregister eingestellt, entsprechend dem Wert des Registers AR.

Mit der oben beschriebenen Verarbeitung wird eines der 15 Kandidatenregister, in welchem der Ähnlichkeitswert SIM einzustellen ist, festgelegt. In einem Anfangszustand wird der anfänglich von der Sortierschaltung 11 gelieferte Ähn­ lichkeitswert SIM in dem Kandidatenregister L (0) entspre­ chend dem Register AR = 0 eingestellt. Wenn der Wert des Sortierkandidaten-Zählcodes LSNO von der Host-CPU klein ist, z. B. LNSO = 0, wird die Sortierverarbeitung abge­ schlossen, nachdem die Inhalte eines Kandidatenregisters nur einmal mit dem Ähnlichkeitswert verglichen wurden. Wenn der Ähnlichkeitswert SIM durch die oben erläuterte Verar­ beitung in einem vorbestimmten Kandidatenregister einge­ stellt wird, werden die Werte der Kandidatenregister im An­ schluß an dasjenige Kandidatenregister, in welchem der Ähn­ lichkeitswert SIM eingestellt ist, nacheinander verschoben. Als Ergebnis werden die Ähnlichkeitswerte SIM in der Rei­ henfolge größerer Beträge sortiert.

Obschon das in Fig. 5 dargestellte Flußdiagramm die Sor­ tierverarbeitung bezüglich der Ähnlichkeitswerte SIM veran­ schaulicht, können in der gleichen Weise die Zeichencodes CH entsprechend den Ähnlichkeitswerten SIM verarbeitet wer­ den.

Fig. 6A und 6B sind Blockdiagramme, die die Ausgestaltung der Sortierschaltung zeigen. Der Sortierkandidaten-Zählcode LSNO, der von der Host-CPU kommt, wird ansprechend auf ein Ladesignal in einem Register 40 geladen. Um die Sortier­ schaltung 11 zu initialisieren, werden Flipflops 31 bis 36 zum Steuern der Verarbeitung in Phasen SMS0 bis SMS6 in dem Flußdiagramm in Fig. 5 zurückgestellt, und lediglich ein Flipflop 30 wird gesetzt, ansprechend auf das von der Zeit­ steuerung 3 abgegebene Zeitsteuersignal INT. Man beachte, daß die Flipflops 30 bis 36 miteinander derart verbunden sind, daß ansprechend auf das konstant an die Sortierschal­ tung 11 gelegte Taktsignal CP die Daten zwischengespeichert werden.

Wenn das von der Gleitkommaschaltung 10 kommende Status­ signal BFLO in einen Negator 44 eingegeben wird, gelangt das Ausgangssignal des Flipflops 30 über ein Gatter 45 an das Flipflop 31. Durch diese Operation wird der Ähnlich­ keitswert SIM sowie der Zeichencode CH in jeweils einem vorbestimmten Register eingestellt.

Der Sortierkandidaten-Zählcode LSNO, der sich im Register 40 befindet, wird in einem Dekoder 46 eingegeben, und sein Wert wird bestimmt. Als Ergebnis liefert der Dekoder 46 an eines der Flipflops 32, 33, 34 und 35 ein Dekodiersignal entsprechend dem Wert (0, 1, 2, 3) des Sortierkandidaten- Zählcodes LSNO.

Wenn der Dekoder 46 feststellt, daß der Wert des Sortier­ kandidaten-Zählcodes LSNO "3" ist, gibt er ein Dekodiersi­ gnal "1" über einen Negator 47 an das Flipflop 32. Als Er­ gebnis wird lediglich der Ausgang des Flipflops 32 "1". Dieses Signal wird über ein Gatter 48 in das Flipflop 33 eingegeben und gelangt anschließend über ein Gatter 49 zu dem Flipflop 34 und über ein Gatter 50 in das Flipflop 35. D.h., es erfolgt ein Zustandsübergang der Flipflops.

Wenn der Dekoder 46 feststellt, daß der Wert des Sortier­ kandidaten-Zählcodes LSNO "0" ist, liefert der Dekoder ein Dekodiersignal "1" über das Gatter 50 an das Flipflop 35.

Wie aus der obigen Beschreibung hervorgeht, werden ver­ schiedene Flipflops nach Maßgabe des Wertes des von der Host-CPU gelieferten Sortierkandidaten-Zählcodes LSNO ge­ steuert.

Wenn die zu sortierenden Daten geliefert werden (Ähnlich­ keitswert SIM und entsprechender Zeichencode CH), müssen Sortieradressen zum Bestimmen spezifischer Kandidatenre­ gister von den 16 Kandidatenregistern vorhanden sein, in denen die Daten einzustellen sind, außerdem müssen Sor­ tieradressen in einem Adreßregister 51 eingestellt werden.

Ausgangssignale von den Flipflops 32, 33, 34 und 35 gelan­ gen über ODER-Glieder 52, 53, 54 bzw. 55 an das Adreßre­ gister 51. Ob eine Sortieradresse in dem Adreßregister 51 einzustellen ist, bestimmt sich durch ein Ausgangssignal COMP eines Vergleichers 74. In den in Fig. 5 gezeigten Pha­ sen SMS2 und SMS5 gelangen die Ausgänge von den Flipflops 32, 33, 34 und 35 über ein Gatter 58 an ein Gatter 57. Durch diese Operation ist die Dauer jeder Phase festgelegt.

Ein Ausgangssignal des Adreßregisters 51 wird an die ODER- Glieder 52, 53, 54 und 55 gelegt, und es werden kumulativ Sortieradressen nach Maßgabe des von dem Vergleicher 74 kommenden Ausgangssignals COMP addiert. Eine in dem Adreß­ register 51 eingestellte Sortieradresse wird als Adresse für einen ROM 59 verwendet. Deshalb werden die in dem ROM 59 gespeicherten Daten abhängig von einer Sortieradresse ausgelesen. Man beachte, daß die in dem ROM 59 gespeicher­ ten Daten dazu verwendet werden, die Betriebsweise jedes Kandidatenregisters zu steuern.

Ausgangssignale von den ODER-Gliedern 52, 53, 54 und 55 werden einem Dekoder 60 zugeführt. Als Ergebnis wird eine Adresse jedes Registers nach Maßgabe eines Ausgangssignals des Dekoders 60 festgelegt, und die in jedem in der Adresse festgelegten Kandidatenregister eingestellten Daten werden in den Vergleicher 74 eingegeben.

Fig. 7 erläutert die Arbeitsweise jedes Kandidatenregisters für den Fall, daß ein neuer Ähnlichkeitswert SIM im Zuge der Sortierverarbeitung in einem vorbestimmten Kandidaten­ register eingestellt wird. Die Betriebsweise jedes Kandida­ tenregisters umfaßt einen Schiebebetrieb, einen Setz-Sperr­ betrieb und einen Einfügebetrieb. Man beachte, daß positive logische Daten und negative logische Daten in dem ROM 59 gespeichert sind. Die Anzahl dieser Daten entspricht der Anzahl von Kandidatenregistern und wird in diesem Fall auf 15 eingestellt. In Fig. 5 werden die Kandidatenregister L (0) bis L (14) verwendet, während in Fig. 6B Kandidatenre­ gister 79, 80, 81 und 82 verwendet werden. Man beachte, daß Fig. 6B lediglich 4 Kandidatenregister 79, 80, 81 und 82 der 15 Kandidatenregister zeigt. "L (0)" entspricht dem höchsten Kandidatenregister 79, in welchem der maximale Ähnlichkeitswert der in den 15 Kandidatenregistern einge­ stellten Ähnlichkeitswerte eingestellt ist und spezifiziert wird durch eine Kandidatennummer "0". "L (14)" entspricht dem niedrigsten Kandidatenregister 82, in welchem der kleinste Ähnlichkeitswert eingestellt ist und das durch die Kandidatennummer 14 spezifiziert wird.

Wenn z. B. bezüglich des zu sortierenden Ähnlichkeitswerts SIM die Beziehung AR = 5 erhalten wird, so wird der Ähn­ lichkeitswert SIM im Kandidatenregister L (5) eingestellt.

Positive logische Daten, die einen Zustand darstellen, be­ vor der Ähnlichkeitswert SIM im Kandidatenregister L (5) eingestellt ist, sind "1" für die Kandidatennummern 0 bis 4, und "0" für die Kandidatennummern 5 bis 14. Wenn der Ähnlichkeitswert im Kandidatenregister L (5) eingestellt wird, werden positive logische Daten an Stellen, die den Kandidatennummern 5 bis 14 entsprechen, um ein Bit nach rechts verschoben, und ein positiver logischer Datenwert "1" wird an der der Kandidatennummer 5 entsprechenden Stel­ le eingefügt. Man beachte, daß die Daten-Ladevorgänge be­ züglich der Kandidatenregister, die durch Kandidatennummern spezifiziert sind, welche den positiven logischen Daten "1" entsprechen, welche aus dem ROM 59 ausgelesen werden, ver­ hindert werden, während die Daten-Ladevorgänge bezüglich lediglich solcher Kandidatenregister durchgeführt werden, die von Kandidatennummern spezifiziert werden, die den po­ sitiven logischen Daten "1" entsprechen. Die Daten-Lade­ vorgänge umfassen eine Eingabeoperation, mit der der Ähn­ lichkeitswert SIM in einem vorbestimmten Kandidatenregister eingestellt wird, und eine Schiebeoperation, bei der nach­ einander die Ähnlichkeitswerte verschoben werden, welche in solchen Kandidatenregistern eingestellt sind, die von Kan­ didatennummern spezifiziert werden, die niedriger sind als die Kandidatennummer des vorbestimmten Kandidatenregisters.

Wenn der positive logische Datenwert "0" um ein Bit nach rechts verschoben wird und der positive logische Datenwert "1" in eine Stelle eingefügt wird, die einer vorbestimmten Kandidatennummer entspricht, so repräsentiert ein negativer logischer Datenwert "1" von dem ROM 59, daß der Ähnlich­ keitswert SIM in dem entsprechenden Kandidatenregister ein­ gestellt ist, wobei ein negativer logischer Datenwert "0" bedeutet, daß die in den Kandidatenregistern eingestellten Ähnlichkeitswerte sequentiell verschoben werden.

Ausgänge 61, 62, 63 und 64 des Dekoders 60 gelangen an Gat­ ter 75, 76, 77 bzw. 78. Durch diese Operation werden die Ausgänge der Kandidatenregister 79, 80, 81 und 82 gesteu­ ert. Fig. 6B zeigt lediglich 4 Ausgänge 61, 62, 63 und 64 der insgesamt 15 Ausgänge des Dekoders 60, sowie lediglich 4 Gatter 75, 76, 77 und 78 der insgesamt 15 Gatter, an die die Ausgänge des Dekoders 60 gelegt werden. Deshalb wird lediglich der Ähnlichkeitswert SIM, der in einem vorbe­ stimmten Kandidatenregister eingestellt ist, an einen ge­ meinsamen Bus 83 ausgegeben, um an einen Eingangsanschluß B des Vergleichers 74 gelegt zu werden. Wie oben erläutert wurde, sind zwar insgesamt 15 Kandidatenregister für den Ähnlichkeitswert SIM vorhanden, jedoch zeigt Fig. 6B ledig­ lich 4 Kandidatenregister. Ein Eingangsanschluß A des Ver­ gleichers 74 empfängt den in einem Register 86 eingestell­ ten Ähnlichkeitswert SIM. Man beachte, daß, wenn der Ähn­ lichkeitswert SIM am Eingangsanschluß A des Vergleichers 74 größer ist als der Ähnlichkeitswert am Eingang B des Ver­ gleichers 74, das Ausgangssignal COMP des Vergleichers 74 den Wert "0" annimmt.

Der von der Gleitkommaschaltung 10 abgegebene Ähnlichkeits­ wert SIM wird ansprechend auf ein Synchronisationssignal (SYNC-Signal) LDSM in dem Register 86 eingestellt. Zu die­ ser Zeit wird der Zeichencode CH in einem Register 87 ein­ gestellt. Wenn der Ähnlichkeitswert SIM im Register 86 größer ist als der Ähnlichkeitswert, welcher in dem Kandi­ datenregister eingestellt worden war, wird der Ähnlich­ keitswert SIM im Kandidatenregister 79 eingestellt. Der in dem Kandidatenregister 79 eingestellte Ähnlichkeitswert wird über ein Gatter 89 im Kandidatenregister 80 einge­ stellt. Ferner wird der im Register 86 eingestellte Ähn­ lichkeitswert SIM auf ein Gatter 90 gegeben. Der Ausgang des Gatters 90 ist an den Ausgang des Gatters 89 ange­ schlossen. D.h., der im Kandidatenregister 80 einzustel­ lende Datenwert (Ähnlichkeitswert) bestimmt sich durch das Gatter 89 oder das Gatter 90. Wird das Gatter 89 ausge­ wählt, so wird der im Kandidatenregister 79 eingestellte Datenwert im Kandidatenregister 80 eingestellt. Wird das Gatter 90 eingestellt, so wird der im Register 86 einge­ stellte Datenwert in das Kandidatenregister 80 geladen.

Man beachte, daß eine Auswahl der Gatter 89 und 90 nach Maßgabe der logischen Daten erfolgt, die von dem ROM 59 auf eine Leitung 70 gegeben werden. Wenn die auf die Leitung 70 gegebenen logischen Daten den Wert "0" haben, werden die im Kandidatenregister 79 befindlichen Daten ins Register 80 übertragen. Wenn die logischen Daten auf der Leitung 70 den Wert "1" haben, gelangen in das Kandidatenregister 79 die Daten aus dem Register 86. Der zeitliche Ablauf, mit wel­ chem die Daten in den Kandidatenregistern 79, 80, 81 und 82 eingestellt werden, werden von Signalen gesteuert, die durch Umkehren oder Invertieren logischer Daten erhalten werden, die ihrerseits von den ROM 59 auf die Leitungen 70, 71, 72 und 73 gegeben werden, durch ein Ausgangssignal FF36 des Flipflops 36 und Ausgangssignale von UND-Gliedern 91, 92, 93 und 94, an die die Taktsignale T gelegt werden. Des­ halb wird in den Kandidatenregistern 79, 80, 81 und 82 der Ähnlichkeitswert SIM, der im Register 86 eingestellt ist, oder ein von einem anderen Kandidatenregister verschobenen Ähnlichkeitswert eingestellt. Da außerdem kein Taktsignal T an die Kandidatenregister gelangt, die höher sind als das Kandidatenregister, in dem der Ähnlichkeitswert SIM aus dem Register 86 eingestellt wird, werden die Inhalte der höhe­ ren Kandidatenregister nicht aktualisiert. Wenn beispiels­ weise der Ähnlichkeitswert SIM im Register 86 eingestellt wird im Kandidatenregister 81, so sind die Kandidatenregi­ ster 79 und 80 obere oder höhere Kandidatenregister.

Auf die oben erläuterte Weise wird der maximale Ähnlich­ keitswert im Kandidatenregister 79 eingestellt, während der kleinste Ähnlichkeitswert im Kandidatenregister 82 einge­ stellt wird. Bei der ersten Ausführungsform sind 15 Kandi­ datenregister vorgesehen, und die vorbestimmten Ähnlich­ keitswerte sind nach der Sortiertverarbeitung in den jewei­ ligen Registern eingestellt.

Auf die sortierten Ähnlichkeitswerte wird nach Maßgabe von Leseadressen (RE ADR) zugegriffen, die von der Host-CPU kommen. D.h.: Die Inhalte der Kandidatenregister 79, 80, 81 und 82 werden über den gemeinsamen Bus 83 einen Bus 99 und einem Gatter 100 nach Maßgabe der Ausgänge 61, 62, 63 und 64 des Dekoders 60 entsprechend diesen Leseadressen zu der Schnittstelle 2 ausgegeben. Dieser Lesevorgang erfolgt, nachdem die Ähnlichkeitsberechnungen für sämtliche der zu erkennenden Referenzmuster abgeschlossen sind und eine ent­ gültige Sortierverarbeitung ausgeführt ist. Von einem Gat­ ter 67, dem der Ausgang Q des Flipflops 30 und das Status­ signal BFLO zugeführt werden, wird ein Gattersignal SBYO an die Schnittstelle 2 ausgegeben. Dieses Gattersignal SBYO wird von der Host-CPU überwacht, und ein Lesevorgang wird nach Maßgabe des Gattersignals SBYO begonnen.

Die obige Beschreibung bezieht sich auf einen Sortiervor­ gang bezüglich des Ähnlichkeitswerts SIM, welcher in dem Register 86 eingestellt ist. Ein Sortieren ist auch für den dem Ähnlichkeitswert SIM entsprechenden Zeichencode CH er­ forderlich.

Der von der Produktsummenschaltung 9 ausgegebene Zeichen­ code CH wird in dem Register 87 eingestellt und abhängig von dem Ähnlichkeitswert SIM, der im Register 86 einge­ stellt ist, plaziert. Genauer gesagt: Die logischen Daten, die von dem ROM 59 auf die Leitungen 70, 71, 72 und 73 ge­ geben werden, werden dazu verwendet, die Kandidatenregister 101, 102, 103 und 104 zu steuern, wobei der gleiche Steue­ rungsvorgang erfolgt wie bei den Kandidatenregistern 79, 80, 81 und 82.

Auf die sortierten Zeichencodes wird nach Maßgabe der Le­ seadressen (RE ADR) von der Host-CPU in der gleichen Weise zugegriffen wie beim Lesebetrieb der Ähnlichkeitswerte.

D.h.: Die Inhalte der Kandidatenregister 101, 102, 103 und 104 werden über einen Bus 105 und ein Gatter 106 nach Maß­ gabe der Ausgänge 61, 62, 63 und 64 von dem Dekoder 60 ent­ sprechend den Leseadressen zu der Schnittstelle 2 ausgege­ ben.

Wie oben beschrieben wurde, wird beim ersten Ausführungs­ beispiel die Ähnlichkeit zwischen einem zu erkennenden Ein­ gangsmuster und jedem vorab in einem externen Speicher ge­ speicherten Referenzmuster mit hoher Geschwindigkeit be­ rechnet, und die Schaltung zum Durchführen dieser Operatio­ nen kann sehr klein ausgebildet werden. Selbst wenn ein eine hohe Datengenauigkeit erforderndes Eingangsmuster, beispielsweise im Fall der Erkennung von Kanji-Zeichen bei hoher Arbeitsgeschwindigkeit vorgegeben ist, so läßt sich eine praktische Mustererkennungsvorrichtung realisieren. Da außerdem die Sortierschaltung in der Mustererkennungsvor­ richtung durch ein LSI-Einzelchip gebildet wird, muß die Host-CPU die Mustererkennungsvorrichtung nicht die gesamte Zeit überwachen, sondern muß lediglich die Ergebnisse aus­ lesen, die durch die Mustererkennungsvorrichtung gewonnen werden. Aus diesem Grund läßt sich dadurch eine Hochge­ schwindigkeitserkennung erreichen, daß man mehrere Muster­ erkennungsvorrichtungen parallel schaltet.

Im folgenden wird ein zweites Ausführungsbeispiel des Er­ findung erläutert.

Fig. 8 ist ein Blockdiagramm der Ausgestaltung der zweiten Ausführungsform der erfindungsgemäßen Mustererkennungsvor­ richtung. Die Vorrichtung nach Fig. 8 unterscheidet sich von der Mustererkennungsvorrichtung 1 gemäß Fig. 1 darin, daß die Ähnlichkeiten zwischen einem Eingangsmuster und mehreren Referenzmustern gleichzeitig berechnet werden, die jeweiligen berechneten Ergebnisse einer Gleitkommabearbei­ tung unterzogen werden, und die Sortierverarbeitung auf der Grundlage der jeweiligen Gleitkommaergebnisse durchgeführt wird. Zu diesem Zweck enthält die in Fig. 8 dargestellte Mustererkennungsvorrichtung außerdem einen Zwischenspeicher 201 zum Halten eines Referenzmusters REF2, eine Produktsum­ menschaltung 202 zum Durchführen einer Produktsummen-Be­ rechnung zwischen dem in dem Zwischenspeicher 201 gehalte­ nen Referenzmuster REF2 und einem in einem Zwischenspeicher 6 gehaltenen Eingangsmuster, und eine Gleitkommaschaltung 203 zum Durchführen einer Gleitkommabearbeitung des Pro­ duktsummen-Ergebnisses aus der Produktsummen-Schaltung 202.

Der Zwischenspeicher 201, die Produktsummen-Schaltung 202 und die Gleitkommaschaltung 203 werden mit der gleichen zeitlichen Steuerung betrieben wie der Zwischenspeicher 4, die Produktsummen-Schaltung 9 und die Gleitkommaschaltung 10. D.h., das Referenzmuster REF2 wird von dem Zwischen­ speicher 201 gehalten, und mit Hilfe der Produktsummen- Schaltung 202 erfolgt eine Produktsummen-Berechnung zwi­ schen dem Referenzmuster und dem in dem Zwischenspeicher 6 gehaltenen Eingangsmuster. Das Ergebnis der Produktsummen- Berechnung wird in der Gleitkommaschaltung 203 einer Gleit­ kommaverarbeitung unterzogen. Das durch die Gleitkommaver­ arbeitung erzielte Ergebnis wird über einen Bus 204 mit vorbestimmter zeitlichen Steuerung in eine Sortierschaltung 11 eingegeben. Die Sortierverarbeitung erfolgt durch ledig­ lich die Sortierschaltung 11.

Fig. 9A und 9B sind Blockdiagramme der Ausgestaltung der in Fig. 8 dargestellten Gleitkommaschaltung. Im Vergleich zu der Ausgestaltung nach Fig. 3A enthält die Schaltung nach Fig. 9A außerdem ein Speicherregister zum Zwischenspeichern eines Zeichencodes CH. Die Gleitkommaschaltungen 10 und 203 haben den gleichen Schaltungsaufbau.

Ein Ähnlichkeitswert SIM und ein entsprechender Zeichencode CH, die einem Speicherregister 27 bzw. Speicherregister 205 gehalten werden, werden ansprechend auf ein Zeitsteuer­ signal T32 von Speicherregistern 223 und 224 gehalten. Der Ähnlichkeitswert SIM und der Zeichencode CH in den Zwi­ schenspeichern 223 bzw. 224 werden über ein Gatter 221 auf den Datenbus 204 gegeben. Der Ähnlichkeitswert SIM und der Zeichencode CH gelangen vom Datenbus 204 in die Sortier­ schaltung 11. Der Ausgang des Gatters 221 wird vom Ausgang Q1 eines Flipflops 222, einem Kettensignal CI und einem Ausgangs-Freigabesignal OE über ein Gatter 228 gesteuert.

Das Flipflop 222 wird durch ein Zeitsteuersignal IHT zu­ rückgestellt. Wenn ein Zeitsteuersignal T32 in das Flipflop 222 eingegeben wird, geht dessen Ausgang Q1 auf "1". Wenn das Ausgangs-Freigabesignal OE von der Sortierschaltung 11 über einen Negator 229 in das NAND-Glied 228 eingegeben wird, bestimmt sich ein Gattersignal von dem NAND-Glied 228 nach Maßgabe des Ausgangs-Freigabesignals OE und des Ket­ tensignals CI. Wenn das Freigabesignal OE den Wert "0" hat, während das Kettensignal CI den Wert "1" aufweist, wird das Gattersignal von dem NAND-Glied 228 "0", und das Gatter 221 wird freigegeben. Als Ergebnis werden der Ähnlichkeitswert SIM und der Zeichencode CH aus den Speicherschaltungen 223 und 224 über das Gatter 221 auf den Datenbus 204 gegeben.

Wenn die Daten, die einer Gleitkommaverarbeitung unterzogen wurden, von dem Zwischenspeicher 223 gehalten werden, wird an die Sortierschaltung 11 ein Statussignal BFLO gegeben, welches diesen Haltezustand kennzeichnet. Als Statussignal BFLO wird das Signal vom Ausgang Q2 des Flipflops 222 ver­ wendet, welches über ein Gatter 231 auf einen Statusbus 232 gegeben wird. Der Ausgang des Gatters 231 wird von dem Ausgang Q1 des Flipflops 222 und von dem Kettensignal CI gesteuert. Wenn daher das Statussignal BFLO, das von der Gleitkommaschaltung 10 über den Statusbus 212 gegeben wird, den Wert "0" hat, so wird in der Sortierschaltung 11 der Sortiervorgang gestartet, nachdem das Ausgangs-Freigabe­ signal OE ausgegeben ist und der Ähnlichkeitswert SIM und der Zeichencode CH von den Zwischenspeichern 223 bzw. 224 empfangen wurde.

Wenn die Gleitkommaschaltungen 10 und 203 wie beim zweiten Ausführungsbeispiel ausgestaltet sind, wird das Ketten­ signal CI von der Gleitkommaschaltung 10 auf eine Leitung 250 ausgegeben, auf die ein Kettensignal CO in der Gleit­ kommaschaltung 203 gegeben wird.

Wie aus der obigen Beschreibung hervorgeht, werden gemäß der zweiten Ausführungsform mehrere Ähnlichkeitsberechnun­ gen gleichzeitig für ein Eingangsmuster durchgeführt, und die Ähnlichkeitsberechnungsergebnisses werden sortiert. Deshalb läßt sich die Berechnungsgeschwindigkeit entspre­ chend der Anzahl von gleichzeitig ausgeführten Ähnlich­ keitsberechnungen erhöhen. Außerdem wird während der Zeit­ spanne zwischen dem Moment, zu dem ein Eingangsmuster in dieser Mustererkennungsvorrichtung eingestellt wird, und dem Moment, zu dem die Sortierverarbeitung abgeschlossen ist, seitens der Host-CPU keinerlei Beteiligung in der Mu­ stererkennungsvorrichtung erfordert. Damit kann die Host-CPU andere Aufgaben übernehmen, z. B. die Vorbereitung des Ein­ stellens des nächsten Eingangsmusters. Außerdem kann die Erkennungsverarbeitung für verschiedene Typen von Zeichen, z. B. Kanji-Zeichen, mit einer praktikablen Geschwindigkeit durchgeführt werden.

Fig. 10 ist ein Blockdiagramm, welches eine dritte Ausfüh­ rungsform der erfindungsgemäßen Mustererkennungsvorrichtung zeigt. In der in Fig. 10 dargestellten Mustererkennungsvor­ richtung 555 enthält eine Schnittstelle 501 Standard-Daten-, -Adressen- und -Steuerbusse und dient zum Senden/Empfangen von Daten zu/von einer Host-CPU. RAMs (Schreib-/Lese-Spei­ cher) 503 und 504 speichern zu erkennende Eingangsmuster. Ähnlichkeitsberechnungsschaltungen (SPCs) 505, 506, 507, 509, 510 und 511 berechnen die Ähnlichkeiten zwischen den in den RAMs 503 und 504 gespeicherten Eingangsmustern und vorab in einem (nicht gezeigten) externen Speicher gespei­ cherten Referenzmustern. Eine Zeitsteuerung 502 steuert die zeitlichen Abläufe der Ähnlichkeitsberechnungsschaltungen 505, 506, 507, 509, 510 und 511.

Bei der dritten Ausführungsform werden Ähnlichkeitsberech­ nungen verschiedener Eingangsmuster, die in den RAMs 503 und 504 gespeichert sind, von den Ähnlichkeitsberechnungs­ schaltungen 505, 506, 507, 509, 510 und 511 unter Verwendung von Referenzmustern REF-1 bis REF-n berechnet. Man beachte, daß die Berechnungsergebnisse aus den Ähnlichkeitsberech­ nungsschaltungen in einer vorbestimmten Reihenfolge den Sortierschaltungen 508 und 512 zugeführt werden.

Eine von der Zeitsteuerung 512 ausgegebene Referenzmuster- Adresse (REF ADR) steuert den Lesevorgang der Referenzmu­ ster REF-1 bis REF-n in dem externen Speicher. Ferner wird ein Lesebetrieb der in den RAMs 503 und 504 gespeicherten Eingangsmuster von einer Leseadresse gesteuert, die von der Zeitsteuerung 502 synchron mit der Referenzmuster-Adresse REF ADR ausgegeben wird.

Die Sortierschaltungen 508 und 512 sortieren die von den Ähnlichkeitsberechnungsschaltungen 505, 506, 507, 509, 510 und 511 erhaltenen Berechnungsergebnisse. Diese durch Sor­ tieren gewonnenen Ergebnisse werden in Registern innerhalb der Sortierschaltung 508 und 512 gespeichert und anspre­ chend auf Lesebefehle RE1 gelesen, die über die Schnitt­ stelle 501 von der Host-CPU geliefert werden.

Fig. 11 ist ein Blockdiagramm der Ausgestaltung der jewei­ ligen Ähnlichkeitsberechnungsschaltungen nach Fig. 10. Ge­ mäß Fig. 11 speichern Register 601 und 602 ein Eingangsmu­ ster SPAT und ein Referenzmuster REFP synchron mit einem von der Zeitsteuerung 502 gelieferten Zeitsteuersignal. Nach Erhalt eines Initialisierungssignals TC2, welches in Einheiten von Kategorien oder Merkmalsvektoren des Refe­ renzmusters REFP initialisiert ist, wird eine Produktsum­ menschaltung 604 initialisiert. Danach werden das Eingangs­ muster SPAT und das Referenzmuster REFP in die Produktsum­ menschaltung 604 synchron mit einem von der Zeitsteuerung 502 gelieferten Zeitsteuersignal T12 eingegeben, und zwi­ schen den beiden Mustern erfolgt eine Produktsummen-Berech­ nung. Man beachte, daß diese Produktsummen-Berechnung je­ desmal durchgeführt wird, wenn sich das Muster ändert. Pro­ duktsummen-Daten als Ergebnisse dieser Produktsummen-Be­ rechnung werden in Einheiten von Kategorien oder Merkmals­ vektoren an eine Quadratsummenschaltung 605 ausgegeben. An­ schließend wird die Produktsummenschaltung 604 abhängig von dem von der Zeitsteuerung 502 kommenden Initialisierungs­ signal TC2 initialisiert. Der oben beschriebene Vorgang wird mit einer Häufigkeit wiederholt, welche der Anzahl von vorab in dem externen Speicher gespeicherten Referenzmuster entspricht.

Nachdem die Quadratsummenschaltung 605 nach Erhalt eines Initialisierungssignals TC3 von der Zeitsteuerung 502 für die erste Kategorie von Referenzmustern initialisiert ist, werden Produktsummendaten in die Quadratsummenschaltung 605 eingegeben, und zwar in Einheiten von Merkmalsvektoren, und es erfolgt eine Quadratsummenberechnung bezüglich der Pro­ duktsummendaten synchron mit einem von der Zeitsteuerung 502 gelieferten Zeitsteuersignal T13. Nachdem sämtliche Quadratsummenberechnungen in Einheiten von Kategorien abge­ schlossen sind, erfolgt eine Gleitkommaverarbeitung zum Normalisieren der Quadratsummendaten, die die Ergebnisse der Quadratsummenberechnung darstellen. Genauer gesagt: Die Quadratsummendaten werden an eine Gleitkommaschaltung 606 ausgegeben. Nach Erhalt eines Initialisierungssignals TC4 von der Zeitsteuerung 502 für jede Kategorie vollzieht die Gleitkommaschaltung 606 die Gleitkommaverarbeitung bezüg­ lich der Quadratsummendaten in Abhängigkeit eines von der Zeitsteuerung 502 gelieferten Zeitsteuersignals T14.

Nachdem eine Produktsummenberechnung bezüglich einer Kate­ gorie abgeschlossen ist, werden in einem Register 603 Zei­ chen- und Steuercodes entsprechend dem für diese Produkt­ summenberechnung verwendeten Referenzmuster gespeichert. Die Inhalte des Registers 603 werden ansprechend auf ein von der Zeitsteuerung 503 kommendes Ladesignal TCH in die Gleitkommaschaltung 606 geladen. Die durch die Gleitkomma­ verarbeitung in der Gleitkommaschaltung 606 erhaltenen Er­ gebnisse werden ansprechend auf von den Sortierschaltungen 508 und 512 kommende Ausgangs-Freigabesignale OE in die Sortierschaltungen 508 und 512 eingegeben. Man beachte, daß dieser Vorgang unter der Voraussetzung durchgeführt wird, daß das in die Gleitkommaschaltung 606 eingegebene Ketten­ signal CI hohen Pegel und das Statussignal BFLO niedrigen Pegel hat.

Die oben beschriebene Verarbeitung erfolgt nach Maßgabe ei­ nes Verfahrens zum Berechnen einer Verbundähnlichkeit. Bei einem Eingangsmuster hi, einem Referenzmuster Φÿ, einer Anzahl von Eingangsdimensionen i, einer Kategorie k und einer Anzahl von Merkmalsvektoren j ergibt sich eine Ver­ bundähnlichkeit Sk der Zeichenkategorie k durch folgende Gleichung:

Man beachte, daß ein logischer Ähnlichkeitswert durch den Normwert des Eingangsmusters hi normalisiert wird. In die­ ser Ausführungsform jedoch wird diese Normalisierung für lediglich einige Kandidaten-Ähnlichkeitswerte gefordert, die durch Sortieren der nach Maßgabe von Gleichung (1) be­ rechneten Ähnlichkeitswerte erhalten werden.

Fig. 12 ist ein Blockdiagramm, welches die Ausgestaltung der Quadratsummenschaltung nach Fig. 10 zeigt. Diese Schal­ tung führt eine Quadratsummenberechnung auf der Grundlage von Gleichung (1) durch. Da viel Zeit benötigt wird, um eine Produktsummenberechnung durchzuführen, verglichen mit einer Quadratsummenberechnung, muß lediglich gefordert wer­ den, daß die Quadratsummenberechnung fertig ist, bis eine Produktsummenberechnung der Merkmalsvektoren abgeschlossen ist. Daher muß eine Quadratsummenberechnung nicht mit hoher Geschwindigkeit durchgeführt werden, im Gegensatz zur Pro­ duktsummenberechnung.

Wenn die Datenlänge des von der Produktsummenschaltung 604 ausgegebenen Produktsummen-Datenwerts, d. h. die in Einhei­ ten von Merkmalsvektoren in hiΦÿ der Gleichung (1) erhal­ tenen Produktsummendaten dargestellt werden durch m, werden die Produktsummendaten in die oberen m Bits eines nach rechts verschiebenden, 2m Bits umfassenden Schieberegisters eingegeben. Man beachte, daß ein oberer Schiebeeingang SI des Registers niedrigen Pegel hat und die Daten niedrigen Pegels in die unteren m Bits eingegeben werden.

Die MSB-Daten eines nach links schiebenden, m Bits umfas­ senden Schieberegisters 302 werden dazu verwendet, die Be­ triebssteuerung eines Register 304 festzulegen, und das MSB des Registers 304 wird über ein NAND-Glied 305 an den Syn­ chronisationseingang des Registers 304 gegeben.

Die 2m Bits umfassenden Ausgangsdaten des Registers 301 werden an einen Eingangsanschluß eines Addierers 303 gege­ ben. Das von dem Addierer 303 gelieferte Additionsergebnis wird ansprechend auf das Zeitsteuersignal T13 in das Regi­ ster 304 eingegeben. Da das Zeitsteuersignal T13 wiederholt an den Synchronisationseingang des Registers 304 gelegt wird, und zwar mit einer Häufigkeit, die der Anzahl von m- Bit-Daten entsprechen, werden die 2m-Bit-Daten, die man er­ hält, wenn das MSB des Registers 302 hohen Pegel hat, in dem Register 304 eingestellt. Deshalb sind die Quadratsum­ men-Berechnungen bezüglich der von der Produktsummenschal­ tung 604 erhaltenen Produktsummendaten durch m Schiebeope­ rationen abgeschlossen. Die Quadratsummendaten aus der Qua­ dratsummenberechnung werden in die Gleitkommaschaltung 606 gegeben. Quadratsummenberechnungen werden in Einheiten von Merkmalsvektoren mit einer Häufigkeit durchgeführt, welche der Anzahl von Merkmalsvektoren entspricht. Man beachte, das die Anzahl von Bits der Produktsummendaten derart ein­ gestellt ist, daß das Register 304 nach einer Quadratsum­ menberechnung nicht in einen vollen Zustand (in welchem sämtliche Bits belegt sind) gelangt.

Fig. 13 ist ein Blockdiagramm der Ausgestaltung der Gleit­ kommaschaltung nach Fig. 10. Ansprechend auf das von der Zeitsteuerung 502 kommende Signal TC4 wird die von der Qua­ dratsummenschaltung 605 kommende Quadratsumme (Ähnlich­ keitswert (SIM) in einem Schieberegister 401 eingestellt. Gleichzeitig wird ein 4 Bits umfassender Exponententeil- Zähler 406 initialisiert. Das nach dem Signal TC4 erzeugte Zeitsteuersignal T14, welches 16 Impulse umfaßt, wird als Taktsignal an den Exponententeil-Zähler 406 und das Schie­ beregister 401 gegeben. Ansprechend auf dieses Zeitsteuer­ signal T14 beginnt der Exponententeil-Zähler 406 mit dem Aufwärtszählen, während das Schieberegister 401 eine Links­ verschiebung durchführt. Der Betrieb des Schieberegisters 401 ist abgeschlossen, wenn das MSB-Signal hohen Pegel hat. Der Betrieb des Exponententeil-Zählers 406 ist abgeschlos­ sen, wenn an seinem Übertraganschluß C ein Ausgangssignal erscheint. Wenn das MSB-Signal oder das Übertragssignal an ein ODER-Glied 419 gelegt wird, wird ein Gattersignal von dem ODER-Glied 419 über einen Negator 405 an ein UND-Glied 403 gelegt. Ferner wird das Gattersignal von dem ODER-Glied 419 an einen Freigabeanschluß E des Exponententeil-Zählers 406 gegeben. Als Ergebnis wird der Betrieb sowohl des Schieberegisters 401 als auch des Exponententeil-Zählers 406 angehalten. Durch den oben beschriebenen Vorgang werden die Daten in den oberen 12 Bits des 2m Bits umfassenden Schieberegisters 401 und durch ein Einerkomplement ausge­ drückte 4 Bits umfassende Daten von dem Exponententeil-Zäh­ ler 406 als Mantissendaten bzw. als Exponentendaten erhal­ ten. Diese Daten repräsentieren den Ähnlichkeitswert SIM nach der Gleitkommaverarbeitung.

Man beachte, daß, wenn ein Signal, welches die Beendigung der Gleitkommaverarbeitung kennzeichnet, ausgegeben werden soll, folgende Steuerung durchgeführt wird: Es wird ein Flipflop 407 ansprechend auf ein Zeitsteuerungssignal INT zurückgestellt, welches von der Zeitsteuerung 3 ausgegeben wird, unmittelbar bevor ein Eingangsmuster entsprechend ei­ nem Zeichen in die Mustererkennungsvorrichtung 555 eingege­ ben wird. Anschließend werden ein Zeitsteuersignal T14, ein von dem Exponententeil-Zähler 406 in Abhängigkeit des Zeit­ steuersignals T14 ausgegebenes Übertragssignal und ein Aus­ gangssignal vom Ausgang des Flipflops 407 in ein NAND- Glied 408 eingegeben. Ein Ausgangssignal vom NAND-Glied 408 wird über ein Gatter 409 an das Flipflop 407 gelegt, wel­ ches ansprechend auf den letzten der 16 Impulse des Zeit­ steuersignals T14 gesetzt wird.

Wenn das Kettensignal CI hohen Pegel hat, wird ein von ei­ nem Ausgang Q des Flipflops 407 über ein NAND-Glied 413 ge­ steuertes Gatter 412 sowie ein Statussignal an die Sortier­ schaltungen 508 und 512 ausgegeben. Dieses Statussignal BFLO wird als gemeinsames Steuersignal für sämtliche Ähn­ lichkeitsberechnungsschaltungen verwendet, die in Einheiten von Eingangsmustern ausgestaltet sind.

Das Kettensignal CI von der in Fig. 10 dargestellten Ähn­ lichkeitsberechnungsschaltung wird während der gesamten Zeit auf hohem Pegel fixiert, und das von der Ähnlichkeits­ berechnungsschaltung 505 kommende Kettensignal CO wird als Kettensignal CI in die Ähnlichkeitsberechnungsschaltung 506 eingegeben. Ferner wird das von der Ähnlichkeitsberech­ nungsschaltung 509 kommende Kettensignal CI ebenfalls die ganze Zeit auf hohem Pegel fixiert, und das von der Ähn­ lichkeitsberechnungsschaltung 512 kommende Kettensignal CO wird als Kettensignal als CI in die Ähnlichkeitsberech­ nungsschaltung 510 eingegeben. Die Kettensignale CO werden nacheinander als die Kettensignale CI in die nachfolgenden Ähnlichkeitsberechnungsschaltungen eingegeben. Im Ergebnis werden die von den Ähnlichkeitsberechnungsschaltungen er­ haltenen Berechnungsergebnisse parallel nacheinander den Sortierschaltungen 508 und 512 zugeführt.

Bei Erhalt des Statussignals BFLO geben die Sortier­ schaltungen 508 und 512 die Ausgangsfreigabesignale OE an die Ähnlichkeitsberechnungschaltungen. Der Ähnlichkeits­ wert SIM und der entsprechende Zeichencode CH, jeweils gebildet durch 16 Bits umfassende Daten, werden in der Gleitkommaschaltung 606 jeder Ähnlichkeitsberechnungs­ schaltung über ein Gatter 420 an die Sortierschaltungen 508 und 512 ausgegeben. Da das Kettensignal CI, das Ausgangs­ freigabesignal OE und der Ausgang Q des Flipflops 407 an das NAND-Glied 410 gelangen, wird das Gatter 420 von einem von dem Gatter 410 erzeugten Gattersignal gesteuert. Wäh­ rend des Zeitintervalls, in welchem das Ausgangsfreigabe­ signal OE niedrigen Pegel hat, werden der Ähnlichkeitswert SIM und der Zeichencode CH über das Gatter 420 an die Sor­ tierschaltungen 508 und 512 gegeben. Da außerdem ein Ein­ gangssignal von dem NAND-Glied 410 über das Gatter 409 bei der vorderen Flanke des Ausgabefreigabesignals OE in das Flipflop 407 eingegeben wird, wird der Ausgang Q des Flip­ flops 407 auf niedrigen Pegel gesetzt, während der Ausgang hohen Pegel annimmt. Der Ausgang wird als das Kettensi­ gnal CO verwendet.

Die Sortierschaltungen 508 und 512 haben denselben Aufbau, wie er für die Sortierschaltung nach Fig. 6A und 6B be­ schrieben ist. Weiterhin erfolgt die Sortierverarbeitung in der gleichen Weise, wie sie durch das Flußdiagramm in Fig. 5 erläutert ist.

Die Pipeline-Steuerung der jeweiligen Ähnlichkeitsberech­ nungsschaltungen soll im folgendem erläutert werden. Fig. 14 ist ein Blockdiagramm einer Zeitsteuerung.

Daten über die Anzahl der Dimensionen und Daten über die Anzahl von Merkmalsvektoren, die für eine Verbundähnlich­ keits-Berechnung verwendet werden, werden aus der Host-CPU ansprechend auf ein Ladesignal "Lade" in Register 901 und 902 geladen. Diese Daten werden einer Ablaufsteuerung 903 zugeführt. Die Ablaufsteuerung 903 sowie eine Ablaufsteue­ rung 904 empfangen ein Taktsignal CP, außerdem werden sie ansprechend auf ein Zeitsteuersignal INT als Befehl seitens der Host-CPU initialisiert. Wenn als Befehl von der Host- CPU ein Verarbeitungs-Startsignal START in die Ablaufsteue­ rung 903 eingegeben wird, so gibt diese Ausgangssignale T11, T12, TC2 und THC an die jeweiligen Ähnlichkeitsberech­ nungsschaltungen (s. Fig. 15). Gleichzeitig gibt die Ab­ laufsteuerung 903 ein Signal BUSY über ein ODER-Glied 902 an die Schnittstelle 2.

Die Anzahl von Dimensionen für eine Verbundähnlichkeits-Be­ rechnung bestimmt sich durch das mehrere Impulse umfassende Zeitsteuersignal T12. Der letzte Impuls des Signals T12 wird über eine Leitung 918 in die Ablaufsteuerung 904 ein­ gegeben. Bei Erhalt diesen letzten Impulses gibt die Ab­ laufsteuerung 904 Signale TC3 und T13 an die Produktsummen­ schaltungen der jeweiligen Ähnlichkeitsberechnungsschaltun­ gen, wobei der zeitliche Ablauf gemäß Fig. 15 zu Grunde liegt.

Weiterhin erzeugt die Ablaufsteuerung 903 ein Steuersignal, welches den letzten Merkmalsvektor darstellt, und zwar auf der Grundlage der Anzahl von Merkmalsvektoren in der Ver­ bundähnlichkeitsberechnung, und sie gibt das Signal über eine Leitung 919 an die Ablaufsteuerung 904. Bei Erhalt dieses Steuersignals gibt die Ablaufsteuerung 904 Ausgangs­ signale TC4 und T14 an die Gleitkommaschaltung jeder Ähn­ lichkeitsberechnungsschaltung, damit die Gleitkommaverar­ beitung bezüglich jedes Quadratsummenberechnungs-Ergebnis­ ses in Abhängigkeit des Zeitsteuersignals T13 durchgeführt wird. Gleichzeitig gibt die Ablaufsteuerung 904 über das ODER-Glied 920 ein Signal BUSY an die Schnittstelle 2, so, wie es die Ablaufsteuerung 903 tut.

Auf diese Weise steuert die Ablaufsteuerung 903 eine Pro­ duktsummenberechnung, und die Ablaufsteuerung 904 steuert eine Quadratsummenberechnung und die Gleitkommaverarbei­ tung. Die Ablaufsteuerungen 903 und 904 arbeiten zur Durch­ führung einer Pipelineverarbeitung.

Man beachte, daß der Betrieb der Ablaufsteuerung 903 bei Erhalt eines Signals SE beendet wird. Daten entsprechend dem Signal SE sind in dem als Wörterbuch verwendeten exter­ nen Speicher abgespeichert, zusammen mit Zeichencodes, die in Einheiten von Kategorien einer Verbundähnlichkeit ge­ speichert sind, und zwar im Anschluß an das letzte Refe­ renzmuster. Das Signal wird als Steuerbit verwendet.

Aus der obigen Beschreibung geht hervor, daß entsprechend der dritten Ausführungsform die Verbundähnlichkeiten zwi­ schen einem Eingangsmuster und mehreren Referenzmustern gleichzeitig berechnet werden können und mithin die Sor­ tierverarbeitung anhand der Berechnungsergebnisse durchge­ führt werden kann. Da außerdem mehrere Eingangsmuster gleichzeitig eingegeben werden, kann ein Wörterbuch gemein­ sam verwendet werden, und außerdem kann die Verarbeitung gemeinsam gesteuert werden. Ähnliche Berechnungen bei der Zeichenerkennung unterschiedlicher Typen von Kanji-Zeichen oder bei der Punktverarbeitung im Zuge der Spracherkennung können mit für die Praxis geeigneter Verarbeitungsgeschwin­ digkeit durchgeführt werden, wobei die Hardware einer Mu­ stererkennungsvorrichtung zur Durchführung dieser Verarbei­ tung vereinfacht ist.

Claims (21)

1. Mustererkennungsvorrichtung zum Prüfen eines Ein­ gangsmusters als zu erkennendes Muster anhand mehrerer Re­ ferenzmuster, die sequentiell bereitgestellt werden, und zum Erkennen des Eingangsmusters, gekennzeich­ net durch:
eine Speichereinrichtung (6) zum Speichern des Ein­ gangsmusters;
eine Empfangseinrichtung (4, 201) zum gleichzeitigen Empfangen mehrerer Referenzmuster;
eine Ähnlichkeits-Berechnungseinrichtung (9, 202) zum parallelen Berechnen von Ähnlichkeiten zwischen dem Ein­ gangsmuster, das in der Speichereinrichtung (6) gespeichert ist, und jedem der von der Empfangseinrichtung (4, 201) empfangenen Referenzmuster zum Ermitteln von Ähnlichkeits­ werten; und
eine Sortiereinrichtung (11) zum Sortieren der den Referenzmustern entsprechenden Ähnlichkeitswerte, die von der Ähnlichkeits-Berechnungseinrichtung (9, 202) ermittelt wurden, in der Reihenfolge der Größe der Ähnlichkeitswerte, die von der Ähnlichkeits-Berechnungseinrichtung (9, 202) ermittelt wurden.

2. Vorrichtung nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Ähnlichkeits-Berechnungseinrich­ tung (9, 202) eine Produktsummen-Berechnungseinrichtung (9, 202) zum Durchführen einer Produktsummenberechnung zwischen dem Eingangsmuster und dem Referenzmuster, und eine Qua­ dratsummen-Berechnungseinrichtung (605) zum Durchführen ei­ ner Quadratsummenberechnung bezüglich eines Ergebnisses ei­ ner Produktsummenberechnung aufweist.

3. Vorrichtung nach Anspruch 2, gekenn­ zeichnet durch eine Einrichtung (3) zum Steuern der Produktsummen-Berechnungseinrichtung (9, 202) und der Quadratsummen-Berechnungseinrichtung (605) derart, daß eine Pipeline-Verarbeitung der Produktsummen-Berechnung und der Quadratsummen-Berechnung durchgeführt wird.

4. Vorrichtung nach Anspruch 1, dadurch gekenn­ zeichnet, daß eine Ketten-Koppeleinrichtung (3, 9, 202) vorgesehen ist zum sequentiellen Ausgeben der von der Ähnlichkeits-Berechnungseinrichtung (9, 202) ermittelten Ähnlichkeitswerte an die Sortiereinrichtung (11).

5. Vorrichtung nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Sortiereinrichtung (11) eine Ein­ richtung (3, 11) zum Begrenzen der Anzahl von Kandidaten der Ähnlichkeitswerte aufweist.

6. Mustererkennungsvorrichtung zum Prüfen mehrerer Eingangsmuster als zu prüfende Muster anhand mehrerer, nacheinander bereitzustellender Referenzmuster, und zum Er­ kennen des Eingangsmuster, umfassend:
mehrere Speichereinrichtungen (503, 504) zum Spei­ chern der Eingangsmuster;
mehrere Ähnlichkeits-Berechnungseinrichtungen (505, 506, 507, 509, 510 und 511) zum Berechnen von Ähnlichkeiten zwischen den in der Speichereinrichtung (503, 504 ) gespei­ cherten Eingangsmustern und den bereitzustellenden Refe­ renzmustern, um Ähnlichkeitswerte zu ermitteln; und
mehrere Sortiereinrichtungen (508, 512) zum Sortieren der von der Ähnlichkeits-Berechnungseinrichtung (505, 506, 507, 509, 510, 511) ermittelten Ähnlichkeitswerte in der Reihenfolge der Größe der Ähnlichkeitswerte, wie sie von der Ähnlichkeits-Berechnungseinrichtung ermittelt wurden, wobei die Sortiereinrichtung eine Sortierverarbeitung der Ähnlichkeitswerte für ein Eingangsmuster durchführt.

7. Vorrichtung nach Anspruch 6, dadurch gekenn­ zeichnet, daß weiterhin vorgesehen sind: mehrere Empfangseinrichtungen (505, 506, 507, 509, 510, 511) zum Empfangen der Referenzmuster, wobei jede der Ähnlichkeits- Berechnungseinrichtungen eine Einrichtung (604, 605) zum parallelen Berechnen von Ähnlichkeiten zwischen jedem der in der Speichereinrichtung (503, 504) gespeicherten Ein­ gangsmuster und den von der Empfangseinrichtung (505, 506, 507, 509, 510, 511) empfangenen Referenzmuster aufweist.

8. Vorrichtung nach Anspruch 6, dadurch gekenn­ zeichnet, daß jede der Ähnlichkeits-Berechnungsein­ richtungen (505, 506, 507, 509, 510, 511) eine Produktsum­ men-Berechnungseinrichtung (604) zum Durchführen einer Pro­ duktsummen-Berechnung zwischen dem Eingangsmuster und dem Referenzmuster und eine Quadratsummen-Berechnungseinrich­ tung (605) zum Durchführen einer Quadratsummen-Berechnung bezüglich eines Ergebnisses der Produktsummenberechnung aufweist.

9. Vorrichtung nach Anspruch 7, gekenn­ zeichnet durch eine Einrichtung (502) zum Steuern der Produktsummen-Berechnungseinrichtung (604) und der Qua­ dratsummen-Berechnungseinrichtung (605) derart, daß eine Pipelineverarbeitung der Produktsummen-Berechnung und der Quadratsummen-Berechnung durchgeführt wird.

10. Vorrichtung nach Anspruch 6, gekenn­ zeichnet durch eine Ketten-Kopplungseinrichtung (502, 606) zum sequentiellen Ausgeben der von den Ähnlich­ keits-Berechnungseinrichtungen (505, 506, 507, 509, 510, 511) ermittelten Ähnlichkeitswerte an die Sortiereinrich­ tung.

11. Vorrichtung nach einem der Ansprüche 6 bis 10, dadurch gekennzeichnet, daß jede der Sor­ tiereinrichtungen (508, 512) eine Einrichtung (502) zum Be­ grenzen der Anzahl von Kandidaten der Ähnlichkeitswerte aufweist.

12. Mustererkennungsvorrichtung zum Prüfen eines Ein­ gangsmusters als zu erkennendes Muster anhand mehrerer se­ quentiell bereitzustellender Referenzmuster, und zum Erken­ nen des Eingangsmusters, gekennzeichnet durch:
eine Speichereinrichtung (6) zum Speichern des Ein­ gangsmusters;
eine Empfangseinrichtung (4), die die bereitgestell­ ten Referenzmuster empfängt;
eine Ähnlichkeits-Berechnungseinrichtung (9), die ei­ ne Ähnlichkeit zwischen dem in der Speichereinrichtung (6) gespeicherten Eingangsmuster und jedem der von der Emp­ fangseinrichtung (4) empfangenen Referenzmuster berechnet, um Ähnlichkeitswerte zu ermitteln;
eine Gleitkomma-Verarbeitungseinrichtung (10) zur Gleitkommaverarbeitung der den Referenzmustern entsprechen­ den, von der Ähnlichkeits-Berechnungseinrichtung (9) ermit­ telten Ähnlichkeitswerte zu einer Exponenten-Darstellung; und
eine Sortiereinrichtung (11) zum Sortieren der Ähn­ lichkeitswerte, die den von der Gleitkommaverarbeitungsein­ richtung (10) einer Gleitkommaverarbeitung unterzogenen Re­ ferenzmustern entsprechen, in der Reihenfolge der Größe der von der Ähnlichkeits-Berechnungseinrichtung (9) ermittelten Ähnlichkeitswerte
wobei die Sortiereinrichtung (11) mehrere Speicher­ einrichtungen (79, 80, 81, 82) aufweist, um die sortierten Ähnlichkeitswerte zu speichern, sowie eine Einrichtung (10) aufweist, um neue, von der Ähnlichkeits-Berechnungseinrich­ tung (9) ermittelte Ähnlichkeitswerte der Referenzmuster zwischen in den Speichereinrichtungen (79, 80, 81, 82) ge­ speicherten Ähnlichkeitswerten zu plazieren.

13. Vorrichtung nach Anspruch 12, dadurch ge­ kennzeichnet, daß die Ähnlichkeits-Berechnungs­ einrichtung (9) eine Produktsummen-Berechnungseinrichtung (9) zum Durchführen einer Produktsummen-Berechnung zwischen dem Eingangsmuster und dem Referenzmuster, und eine Qua­ dratsummen-Berechnungseinrichtung (605) zum Durchführen ei­ ner Quadratsummenberechnung bezüglich eines Ergebnisses der Produktsummenberechnung aufweist.

14. Vorrichtung nach Anspruch 13, gekenn­ zeichnet durch eine Einrichtung (3) zum Steuern der Produktsummen-Berechnungseinrichtung (9), der Qua­ dratsummen-Berechnungseinrichtung (605) und der Gleitkomma­ verarbeitungseinrichtung derart, daß eine Pipelineverarbei­ tung der Produktsummen-Berechnung, der Quadratsummen-Be­ rechnung und der Gleitkommaverarbeitung erfolgt.

15. Vorrichtung nach Anspruch 12, gekenn­ zeichnet durch eine Ketten-Kopplungseinrichtung (3, 9) zum sequentiellen Ausgeben der von der Ähnlichkeits-Be­ rechnungseinrichtung (9) ermittelten Ähnlichkeitswerte an die Sortiereinrichtung (11).

16. Vorrichtung nach Anspruch 12, dadurch ge­ kennzeichnet, daß die Sortiereinrichtung eine Einrichtung (3, 11) zum Begrenzen der Anzahl von Kandidaten der Ähnlichkeitswerte aufweist.

17. Mustererkennungsvorrichtung zum Prüfen eines Ein­ gangsmusters als zu erkennendes Muster anhand mehrerer se­ quentiell bereitzustellender Referenzmuster, und zum Erken­ nen des Eingangsmusters, gekennzeichnet durch:
eine Speichereinrichtung zum Speichern des Eingangs­ musters,
eine Empfangseinrichtung zum Empfangen der bereitge­ stellten Referenzmuster;
eine Ähnlichkeits-Berechnungseinrichtung (9) zum Be­ rechnen einer Ähnlichkeit zwischen dem in der Speicherein­ richtung (6) gespeicherten Eingangsmuster und jedem der von der Empfangseinrichtung (4) empfangenen Referenzmuster, um Ähnlichkeitswerte zu ermitteln; und
eine Sortiereinrichtung (11), die die den Referenzmu­ stern entsprechenden, von der Ähnlichkeits-Berechnungsein­ richtung (9) ermittelten Ähnlichkeitswerte in der Reihen­ folge der Größe der Ähnlichkeitswerte, wie sie von der Ähn­ lichkeits-Berechnungseinrichtung (9) ermittelt wurden, sor­ tiert,
wobei die Speichereinrichtung (6), die Empfangs­ einrichtung (4), die Ähnlichkeits-Berechnungseinrichtung (9) und die Sortiereinrichtung (11) auf einem einzelnen LSI-Chip ausgebildet sind.

18. Vorrichtung nach Anspruch 17, dadurch ge­ kennzeichnet, daß die Ähnlichkeits-Berechnungs­ einrichtung (9) eine Produktsummen-Berechnungseinrichtung (9) zum Durchführen einer Produktsummen-Berechnung zwischen Eingangsmuster und Referenzmuster, und eine Quadratsummen- Berechnungseinrichtung (605) zum Durchführen einer Quadrat­ summenberechnung bezüglich des Ergebnisses einer Produkt­ summenberechnung aufweist.

19. Vorrichtung nach Anspruch 18, gekenn­ zeichnet durch eine Einrichtung (3) zum Steuern der Produktsummen-Berechnungseinrichtung (9) und der Qua­ dratsummen-Berechnungseinrichtung (605) derart, daß eine Pipelineverarbeitung der Produktsummenberechnung und der Quadratsummenberechnung erfolgt.

20. Vorrichtung nach Anspruch 17, gekenn­ zeichnet durch eine Ketten-Kopplungseinrichtung (3, 9) zum sequentiellen Ausgeben der von der Ähnlichkeits- Berechnungseinrichtung (9) ermittelten Ähnlichkeitswerte zu der Sortiereinrichtung (11).

21. Vorrichtung nach Anspruch 17, dadurch ge­ kennzeichnet, daß die Sortiereinrichtung (3, 11) eine Einrichtung (11) zum Begrenzen der Anzahl von Kan­ didaten der Ähnlichkeitswerte aufweist.