DE3044034C2 - - Google Patents

Description

Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Verarbeitung von Dokumenten nach dem Gattungsbegriff des Patentanspruches 1 sowie auf ein Gerät zur Durchführung dieses Verfahrens.

Ein derartiges Verfahren sowie ein Gerät zur Durchführung des Verfahrens ist aus der US-PS 40 21 777 bekannt. Dort werden aufeinanderfolgend empfangene Zeichencodes zusammen mit Steuerzeichen in einem Datenstrom zu dem Prozessor übertragen, der sodann entsprechende Steuermaßnahmen bei der Zeichenverarbeitung ergreift.

Hiervon ausgehend ist es die Aufgabe der vorliegenden Erfindung, das Verfahren und ein Gerät so auszugestalten, daß die Identifizierung der Art der Datensymbole auf einem Dokument durch den Prozessor unmittelbar ermöglicht wird. Die Lösung dieser Aufgabe ist im kennzeichnenden Teil des Patentanspruches 1 bzw. PA's 2 angegeben.

Anhand eines in den Figuren der beiligenden Zeichnung dargestellten Ausführungsbeispieles sei im folgenden die Erfindung näher erläutert. Es zeigt

Fig. 1 ein Blockdiagramm des erfindungsgemäßen Systems.

Fig. 2 ein Blockdiagramm des Adapters für das Lesesortiergerät.

Fig. 3 ein detailliertes Logikdiagramm für den Adapter des Lesesortiergerätes.

Fig. 4 ein Zeittaktdiagramm zu Veranschaulichung der Daten-Ladeoperation.

Fig. 5 ein Flußdiagramm der Firmwarefolge in der mikroprogrammierten Gerätesteuerung zur Identifizierung der Felder.

Fig. 6 ein Blockdiagramm der mikroprogrammierten Gerätesteuerung.

Fig. 7 die von dem Adapter des Lesesortiergerätes empfangene Zeichenfolge.

Fig. 8 den Inhalt des programmierbaren Festwertspeichers.

Ein Dokument-Verarbeitungssystem umfaßt eine Zentraleinheit CPU (Central Processor Unit), einen Hauptspeicher und eine mikroprogrammierte Gerätesteuerung MDC (microprogrammed device controller), die alle gemeinsam an einen Systembus angeschlossen sind. Ein Lesesortiergerät RSD (reader sorter device) ist an ein Lesesortiergerät RSA (reader sorter adapter) angeschlossen, welcher seinerseits an die Gerätesteuerung MDC angeschlossen ist.

Zeichencodes werden in dem Sortiergerät RSD erzeugt und zu dem Adapter RSA übertragen. Die Zeichencodes umfassen von dem Dokument gelesene Information, die sowohl den aktiven Lesekopf als auch die Lage des Dokumentes in Bezug auf den Lesekopf vorgibt. Enthalten sind der Anfang des Dokumentes, das Ende des Dokumentes, Zeichencodes für den Lesebereich 2 (RA2), sowie Zeichencodes, die den das Dokument lesenden aktiven Lesekopf identifizieren.

Die von dem Dokument gelesenen Zeichencodes sind Datenzeichen und spezielle Symbolzeichen und sie werden in dem Adapter RSA übersetzt, um mit den in der Zentraleinheit CPU verwendeten Codes übereinzustimmen.

Die Information auf dem Dokument ist in Feldern angeordnet. Bestimmte Zeichencodes, die von dem Dokument gelesen werden, werden in dem Adapter RSA in Warteschlangenfeld-Identifizierzeichen QFI (queue field identifier) übersetzt. Die von dem Dokument gelesenen Zeichencodes werden ferner in Zeichenidentifiziercodes übersetzt, die typischerweise ein alphabetisches Zeichen, ein numerisches Zeichen, einen Schrägstrich oder Zwischenraum oder ein spezielles Symbol vorgeben. Die von dem Lesesortiergerät erzeugten Zeichencodes werden ferner in bestimmte Zeichenidentifiziercodes übersetzt, die Pseudo-Warteschlangenfeld- Identifizierzeichen PQFI (pseudo queue field identifier) vorgeben. Die Zeichen QFI und PQFI legen die Grenzen des Feldes fest.

Die Gerätesteuerung MDC enthält einen Steuerspeicher für die Speicherung von Firmwareroutinen, eine Recheneinheit ALU (arithmetic logic unit), der die übersetzten Zeichencodes und die Zeichenidentifiziercodes für die Auswahl der Zeichen QFI und PQFI aus den übersetzten Zeichencodes und den Zeichenidentifiziercodes zugeführt werden, und sie enthält schließlich einen Zwischenspeicher für die Speicherung der Zeichencodes QFI bzw. PQFI, die den Beginn und das Ende der Felder vorgeben, in Adreßspeicherplätzen.

Ferner erzeugt die Gerätesteuerung, gesteuert durch die Firmware, einen Zählstand für die Anzahl der Positionen des empfangenen Zeichens nach dem QFI- oder PQFI-Startzeichen. Das PQFI-Zeichen legt den aktiven Lesekopf fest. Die Gerätesteuerung erzeugt ferner einen Zählstand für die Anzahl der Positionen des empfangenen Zeichens, die den QFI- oder PQFI-Schlußzeichen unmittelbar vorangehen. Auch hier legt das PQFI-Zeichen den aktiven Lesekopf fest. Diese Zählstände werden in Adreßspeicherplätzen im Zwischenspeicher gespeichert.

Schließlich prüft die Gerätesteuerung alle übersetzten Zeichencodes und Zeichenidentifiziercodes auf illegale Zeichencodes und speichert in Adreßspeicherplätzen des Zwischenspeichers einen Zählstand für die Anzahl der illegalen Zeichen in dem Feld zusammen mit dem Ort, an dem die illegalen Zeichen in dem Feld auftreten.

Fig. 1 zeigt das Dokument-Verarbeitungssystem, welches eine Zentraleinheit 2, einen Hauptspeicher 4, mehrere periphere Steuerungen 12 und mehrere mikroprogrammierte Gerätesteuerungen 6 aufweist, die alle an einen Systembus 16 angeschlossen sind.

An die Gerätesteuerung 6 kann ein erster Lesesortieradapter 8 oder ein zweiter Lesesortieradapter 18 angeschlossen sein. Ein erstes Lesesortiergerät 10 ist an den ersten Adapter 8 angeschlossen und ein zweites Lesesortiergerät 20, ist an den zweiten Adapter 18 angeschlossen.

Bezüglich der näheren Einzelheiten der Gerätesteuerung 6 sei auf die US-PS 40 03 033 verwiesen.

Das Dokument-Verarbeitungssystem liest von bis zu vier Leseköpfen der Reihe nach Dokumente in dem ersten Lesesortiergerät 10. Ein erster Lesekopf MICR (Magnetic Ink Character Recognition) dient der Erkennung von mit magnetischer Tinte aufgezeichneter Zeichen, ein zweiter Lesekopf OMR (Optical Mark Recognition) dient der Erkennung optischer Markierungen und ein dritter und vierter Lesekopf OCR (Optical Character Recognition) dient dem Erkennen von optischen Zeichen. Die auf dem Dokument gelesene Information wird über den Adapter 8 und die Gerätesteuerung 6 auf den Systembus 16 übertragen und in den Hauptspeicher 4 eingeschrieben bzw. in der Zentraleinheit 2 verarbeitet. Ausgewählte Zeichen können in dem Hauptspeicher 4 für eine weitere Verarbeitung gespeichert werden.

Die Zentraleinheit 2 verarbeitet die Information unter Programmsteuerung und sendet Signale über den Systembus 16, die Gerätesteuerung 6 und den Adapter 8 zu dem Lesesortiergerät 10 zurück, wodurch diesem das Ablegefach vorgegeben wird, in das das Dokument einzusortieren ist.

Die Gerätesteuerung 6 ist eine periphere mikroprogrammierte Steuerung, die Mehrzweck-Steuerfunktionen ausführt. Diese Funktion umfassen beispielsweise die Bearbeitung von Systembusfolgen, die Speicherung von Anweisungen, die Übertragung und Bearbeitung von Daten und die Vorgabe des allgemeinen Ablaufs bei der Bearbeitung einer Anweisung.

Der Adapter 8 enthält die spezielle Hardware, die für den Dialog mit dem Lesesortiergerät 10 erforderlich ist.

Im vorliegenden Fall wird die Beziehung zwischen der Gerätesteuerung 6 und dem Adapter 8 beschrieben. Es versteht sich, daß der Adapter 18 das Lesesortiergerät 20 mit der Gerätesteuerung 6 in gleicher Weise zusammenarbeiten.

Gemäß Fig. 2 enthält der Adapter 8 einen Speicher mit wahlfreiem Zugriff 38 als Übersetzungs- und Warteschlangen- Markierungstabelle, welcher in 512 adressierbaren Speicherplätzen Zeichencodes speichert, die zu einem Multiplexer 42 als Signale XLTDT0-7+00 und von dort zu der Gerätesteuerung 6 als Signale ADPDS0-7+02 übertragen werden.

Dokument-Zeichencodesignale werden einem Empfänger/Multiplexer 32 des Adapters 8 als Signale RSDAT1-7 (7 Bits) zugeführt und an die Adressen-Auswahlanschlüsse des Speichers 38 angelegt, um die Adressenspeicherplätze auszuwählen, die den äquivalenten Zeichencode für die Übertragung zu der Gerätesteuerung 6 speichern. Ein den speziellen, das Dokument lesenden, Lesekopf identifizierender Code ist in einem Übersetzungstabelle- Quadrantenregisterzähler 34 gespeichert. Signale XLTQD2,3+00, die an die Adreß-Auswahlanschlüsse des Speichers 38 angelegt werden, während die 128 Adreßspeicherplätze aus, welche die einem bestimmten Lesekopf zugeordneten Zeichen speichern.

Der Speicher 38 wird anfänglich mit Zeichencodes geladen, die von der Zentraleinheit 2 benutzt werden. Diese Zeichencodes umfassen Formatzeichen, Schriftart-Auswahlzeichen und Datenzeichen, wobei sie im ASCII-, EBCDIC- und BCD-Code oder irgendeinem anderen für Sortierzwecke geeigneten Code niedergelegt sind.

Ein Datenladeregister/Zähler 30 liefert Ausgangssignale LDDAT0-7- 00 an den Empfänger/Multiplexer 32. Der Zähler 30 wird anfänglich auf den Hexadezimalwert 0 gesetzt und unter Firmwaresteuerung hinsichtlich seines Zählstandes erhöht, wobei er die 128 Adreßspeicherplätze durchläuft. In gleicher Weise ist der Zähler 34 auf den Binärwert 0 zurückgestellt und sein Zählstand wird jeweils um Eins erhöht, nachdem 128 Zeichen übertragen worden sind, um die 512 Zeichencodes in den Speicher 38 zu schreiben.

Der Zeichencode wird von der Gerätesteuerung 6 über Signale ALUOT0-7+00 an einen Statusauswahl-Registerzähler 36 angelegt und dem Speicher 38 in Form von Signalen RSSEL0-7+00 zugeführt.

Der Speicher 38 wird daher anfänglich mit den von der Zentraleinheit 2 geforderten Zeichencodes geladen.

Während des Lesens des Dokumentes werden die Zeichen durch den Speicher 38 in den geforderten Code übersetzt. Die Signale LDDAT0-7+00 werden dem Lesesortiergerät 10 zugeführt und geben das Ablagefach vor, in welches das Dokument einzusortieren ist.

Der Adapter 8 wird durch Logiksignale ADPPLS+00, ADPENB-00, ADPCD1-3+00 und LODAS1-10 gesteuert, die von der Gerätesteuerung 6 der Steuerlogik 44 zugeführt werden. Ausgangssignale PCDEC1, 3, 5 und 6 lösen die erforderlichen Zyklen beim Laden, Löschen, Schreiben und bei der Zählstandserhöhung aus, wie dies in dem Zeittaktdiagramm in Fig. 4 dargestellt ist.

Zeichencodesignale RSDAT1-7+00 und Übersetzungstabelle-Quadrantensignale XLTQD1-3+00 werden den Adreß-Auswahlanschlüssen einer Zeichendecodier-Absuchtabelle 40 zugeführt. Ausgangssignale DATDC0-7+00 geben durch ihre Codierung den Typ des durch den Adapter 8 empfangenen Zeichens vor, d. h., ob es sich um ein numerisches Zeichen, ein alphabetisches Zeichen, ein Steuerzeichen oder ein Formatzeichen handelt.

Signale UP1RO4 und UP1OR5 werden durch die Gerätesteuerung 6 erzeugt und an die Auswahlanschlüsse des Multiplexers 42 angelegt, wodurch die ausgewählten Ausgangssignale des Multiplexers zu der Steuerung 6 übertragen werden. Dem Empfänger/Multiplexer 32 zugeführte Signale ATEST2+00 und ATEST-00 werden durch die Steuerlogik 44 erzeugt, um entweder die Ladeoperation oder die Übersetzungsoperation auszuwählen.

Gemäß Fig. 3 umfaßt der Speicher 38 für die Übersetzungs- und Warteschlangenmarkierungstabelle die RAM-Speicher 106, 108, 110 und 112.

Während der Dokument-Leseoperation werden Zeichencodesignale von dem Lesesortiergerät 10 über die Signalleitungen RSDAT1-7+0R empfangen und an den Empfänger/Multiplexer 32 angelegt, der die Empfänger/Multiplexer 64, 68, 72, 78, 82, 86 und 90 umfaßt. Das Steuersignal ATEST2-00 befindet sich auf dem Logikpegel "1" bei einer Dokument-Leseoperation. Die Ausgangssignale RSDAT1-7+00 werden den Adreß-Auswahleingängen der RAM-Speicher 106, 108, 110 und 112 zugeführt. Der Zähler 102 des Übersetzungstabellen- Quadrantenregisterzählers 34 liefert das Signal XLTQD2+00, das die RAM-Speicher 106 und 108 oder 110 bzw. 112 freigibt. Das Signal XLTQD3+00 wird dem Adressen-Auswahlanschluß 128 zugeführt. Die Adreßspeicherplätze 000 bis 127₁₀ der RAM-Speicher 106 und 108 speichern Zeichen, die die Zeichen decodieren, welche auf dem Dokument durch den Lesekopf 1 gelesen werden. Die Adreßspeicherplätze 128₁₀ bis 255₁₀ der RAM-Speicher 106 und 108 speichern Zeichen, die die Zeichen decodieren, die auf dem Dokument durch den Lesekopf 2 gelesen werden. In gleicher Weise sind die Adreßspeicherplätze 000 bis 127₁₀ der RAM-Speicher 110 und 112 dem Lesekopf 3 und die Adreßspeicherplätze 128₁₀ bis 255₁₀ dieser Speicher dem Lesekopf 4 zugeordnet.

Die Ausgangssignale XLTDT0-7+0A der RAM-Speicher 106 und 108 und die Ausgangssignale XLTDT0-7+0B der RAM-Speicher 110 und 112 werden festverdrahteten ODER-Schaltkreisen 118 bis 132 zugeführt. Deren Ausgangssignale XLDT0-7+00 werden an den Eingangsanschluß 1 des Multiplexers 42 angelegt.

Anfänglich werden die RAM-Speicher 106, 108, 110 und 112 mit Zeichencodes geladen, die mit dem Datenverarbeitungssystem des Dokument-Verarbeitungssystems, d. h. mit der Zentraleinheit 2, dem Hauptspeicher 4 und der Gerätesteuerung 6 kompatibel sind. Die Zeichencodes umfassen sowohl Datenzeichen als auch Steuerzeichen.

Die Ladeoperation wird durch die Steuerung 6 ausgelöst, indem der Hexadezimalwert 05 über die Signalleitungen ALUOT1-7+00 mit Steuersignalen ADPENB-00 und LODAS1-10 auf dem Logikpegel "0" zu der Steuerlogik 44 gesendet wird. Hierdurch wird ein Decodierer 54 freigegeben und das Ausgangssignal ASIDC0-00, das beim Anstieg des Takttastsignales CLKSTB auf den Logikpegel "0" gesetzt wird, gibt das Laden eines Registers 56 frei. Da sich die Signale ALUOT5+00 und ALUOT7+00 auf dem Logikpegel "1" befinden, weist das Ausgangssignal ATEST2+00 den Logikpegel "1" auf. Das Signal ATEST2-00 am Ausgang eines Inverters 92 befindet sich auf dem Logikpegel "0". Hierdurch werden die Ladesignale LDDAT1-7-00 an den Ausgängen der Inverter 62, 66, 70, 76, 80, 84 und 88 über die Empfänger/Multiplexer 64, 68, 72, 78, 82, 86 und 90 ausgewählt und als Ausgangssignale RSDAT1-7+00 ausgegeben. Dies ist in dem Taktzyklus A des Zeittaktdiagrammes in Fig. 4 dargestellt. Beim nächsten Taktzyklus (Zyklus B in Fig. 4) wird der Hexadezimalwert 00 über die Signalleitungen ALUOT0-7+00 zusammen mit Signalen ADPENB-00 und ADPPLS+00 auf dem Logikpegel "0" gesendet, wodurch ein Decodierer 52 freigegeben wird. Das Signal ADPPLS-00 am Ausgang eines Inverters 51 befindet sich auf dem Logikpegel "1". Das Ausgangssignal PCDEC6-01 mit dem Logikpegel "0" wird den Ladeanschlüssen der Daten-Laderegister 58 und 60 zugeführt. Das Signal ADPCD1+00 befindet sich auf dem Logikpegel "0" und die Signale ADPCD2+00 und ADPCd3+00 weisen den Logikpegel "1" auf. Der Hexadezimalwert 00 wird in den Registern 58 und 60 gesetzt, da die Signale ALUOT0-7+00 den Logikpegel "0" aufweisen.

Die Signale ALUOT4-7+00 befinden sich während des Taktzyklus C gemäß Fig. 4 auf dem Logikpegel "0" und Signale der Steuerung 6 setzen das Ausgangssignal PCDEC1-01 des Decodierers 52 auf den Logikpegel "0". Hierdurch wird der Zähler 102 auf den Hexadezimalwert Null eingestellt, um die Adreßspeicherplätze der RAM-Speicher 106 und 108 mit den übersetzten Zeichencodes zu decodieren, die den durch den Lesekopf 1 des Lesesortiergerätes 10 gelesenen Codes entsprechen.

Während des Zyklus D wird gemäß Fig. 4 das Steuersignal PCDEC5-01 am Ausgang des Decodierers 52 auf den Logikpegel "0" gesetzt, wodurch die Zähler 94 und 96 den ersten übersetzten Zeichencode speichern können, der über den Signalbus ALUOTo-7+00 von der Steuerung 6 empfangen wird.

Beim nächsten Taktzyklus (Zyklus E in Fig. 4) wird ein D-Flip- Flop 104 mit dem Anstieg des Taktsignales gesetzt, wenn sich das Signal PCDEC3-01 auf dem Logikpegel "0" befindet, wodurch das Schreibimpulssignal WRTXLT-00 auf den Logikpegel "0" gesetzt wird.

Beim nächsten Taktzyklus (Zyklus F in Fig. 4) werden die in den Status-Auswahlregistern 94 und 96 gespeicherten Daten in den Adreßspeicherplatz 000 der RAM-Speicher 106 und 108 über die Signalleitungen RSSEL0-7+00 eingeschrieben.

Beim nächsten Zyklus (Zyklus G in Fig. 4) befindet sich das Steuersignal ADPPLS+00 auf dem Logikpegel "1", wodurch ein Decodierer 55 freigegeben wird, und das Signal PCDEC6-02 auf den Logikpegel "0" gesetzt wird. Hierdurch wird der Zählstand des Daten-Laderegisters 60 auf 001 erhöht. Beim nächsten Zyklus (Zyklus H in Fig. 4) wird das nächste Datenzeichen in die Register 94 und 96 geladen und die Zyklen D, E, F und G werden solange wiederholt bis die Register 58 und 60 den Hexadezimalwert 7F speichern. Dies bedeutet, daß sich die Signale LDDAT1-7-00 auf dem Logikpegel "1" befinden, wodurch der Adreßspeicherplatz 127₁₀ vorgegeben wird. Beim nächsten Erhöhungs-Taktzyklus für das Daten-Laderegister (Zyklus G in Fig. 4) wird das Übertragssignal LDDTCY-01 des Registers 60 auf den Logikpegel "0" gesetzt, wodurch der Inhalt des Daten-Laderegisters 58 beim nächsten Anstieg des Taktsignales erhöht wird. Hierdurch wird das Signal LDDAT0+00 auf den Logikpegel "1" gesetzt und die Signale LDDAT1-7+00 werden auf den Logikpegel "0" gesetzt.

Ferner wird das Übertragssignal LDDTCY+01 am Ausgang eines Inverters 99 einem NAND-Gatter 98 zugeführt. Da sich die Signale LDDAT1-3+00 während dieses Zyklus ebenfalls auf dem Logikpegel "1" befinden, wird das Ausgangssignal LDDTCY-03 mit dem Logikpegel "0" den PT-Anschlüssen des Zählers 102 zugeführt.

Hierdurch wird der Zählstand des Zählers 102 erhöht und das Ausgangssignal XLTQD3+00 wird auf den Logikpegel "1" gesetzt. Dies gestattet die Auswahl der Adreßspeicherplätze 128₁₀ bis 255₁₀ der RAM-Speicher 106 bis 108, was im Zyklus I in Fig. 4 dargestellt ist.

Signale LDDAT00+00 mit dem Logikpegel "1" und Signale LDDAT1+00 mit dem Logikpegel "0" zeigen der Steuerung 6 an, daß die durch den Lesekopf 1 gelesene Zeichenfolge vervollständigt ist und die Register 58 und 60 den Adreßspeicherplatz 000 vorgeben. Wenn die durch den Lesekopf 2 gelesene Zeichenfolge vervollständigt ist, so wird der Zähler 102 hinsichtlich seines Zählstandes über das NAND-Gatter 98 und das NOR-Gatter 100 in der zuvor beschriebenen Weise erhöht, wodurch das Signal XLTQD2+00 auf den Logikpegel "1" und das Signal XLTQD3+00 auf den Logikpegel "0" gesetzt wird. Beim nächsten Taktzyklus befinden sich die Signale LDDAT0+00 und LDDAT1+00 auf dem Logikpegel "0", wodurch der Steuerung 6 angezeigt wird, daß die durch den Lesekopf 2 gelesene Zeichenfolge vervollständigt ist.

Das Signal XLTQD2+00 auf dem Logikpegel "1" wählt die RAM-Speicher 110 und 112 aus, und die vorstehend erwähnten Schritte werden hinsichtlich der durch die Leseköpfe 3 und 4 gelesenen Zeichenfolgen wiederholt. Diesesmal wird, wenn der Zählstand des Zählers 102 erhöht wird, das Signal XLTQD1+00 auf den Logikpegel "1" gesetzt. Dies zeigt der Steuerung 6 an, daß die Ladeoperation vervollständigt ist und das Signal ATEST2+00 wird gemäß dem Zyklus J in Fig. 4 auf den Logikpegel "0" gesetzt und in das Register 56 eingeschrieben. Wenn sich das Signal XLTQD1+00 auf dem Logikpegel "0" befindet, so wird im Zyklus J gemäß Fig. 4 das Signal PCDEC3-01 durch die Steuerung 6 auf den Logikpegel "0" gesetzt und das Speicher-Schreib-Flip- Flop 104 wird gesetzt, so daß der Zyklus K ebenso wie der Zyklus E ein Daten-Schreibzyklus ist.

Die programmierbaren Festwertspeicher PROM 114 und 116 der Zeichendecodierer-Absuchtabelle 40 erhalten Zeichencodesignale RSDAT-7+00 und Übersetzungstabellen-Quadrantensignale XLTQD1-3+00 zugeführt, woraufhin sie Ausgangssignale DATDC0-7+00 in der zuvor beschriebenen Weise liefern.

Fig. 5 zeigt ein Flußdiagramm der Firmwareroutinen innerhalb der Steuerung 6, durch welche von dem Adapter 8 empfangene Zeichencodes verarbeitet werden. Eine Firmwareroutine RSA1-QF1 200 analysiert den Zeichencode für ein Steuerzeichen, ein Warteschlangenfeld- Identifizierzeichen oder ein Datenzeichen. Die Firmwareroutine 200 identifiziert den Beginn und das Ende der Zeichen auf dem Dokument, sowie die Warteschlangensymbole, wodurch das Datenfeld definiert ist. Die Zeichen für den Beginn und das Ende des Feldes können Steuerzeichen oder Warteschlangensymbole sein. Warteschlangensymbole werden in Warteschlangenfeld- Identifizierzeichen am Ausgang der RAM-Speicher 106, 108 110 und 112 in Fig. 3 übersetzt.

Die Firmware wählt anfänglich die Ausgangssignale DATDC0-7+00 der Multiplexer 114 und 116 aus, die dem Eingangsanschluß 3 des Multiplexers 42 zugeführt werden. Die Ausgangssignale ADPDS0-7+02 des Multiplexers 42 werden der Steuerung 6 zugeführt. Im Entscheidungsblock 202 wird das Signal ADPDS0+02 geprüft, welches bei einem Logikpegel "1" ein Steuerzeichen vorgibt. Die Firmware testet sodann die Signale ADPDS1-7+02 im Entscheidungsblock 214 auf das Dokument-Endzeichen EOD (end of document). Wenn das Steuerzeichen ein EOD-Zeichen ist, so wird sodann im Block 216 ein Hexadezimalwert 84 in dem Adreßspeicherplatz für das Feldabschluß-Warteschlangenzeichen FCQ (field closing queue) des Zwischenspeichers 300 in Fig. 6 gespeichert.

Im Entscheidungsblock 218 werden die Signale ADPDS1-7+02 auf ein Steuerzeichen für einen Lesebereich RA2 (read aerea 2) geprüft. Wenn das RA2-Steuerzeichen abgefragt wird, so wird im Block 220 der Hexadezimalwert 82 in dem FCQ-Adreßspeicherplatz gespeichert. Das Steuerzeichen RA2 wird als Pseudo-Warteschlangenfeld- Identifizierzeichen bezeichnet, welches anzeigt, daß ein Bereich in dem Dokument absichtlich ausgelassen wurde und der Lesekopf erneut aktiviert wurde.

Im Entscheidungsblock 244 werden die Signale ADPDS1-7+02 auf ein Dokumentstart-Steuerzeichen SOD (start of document) geprüft. Wenn dieses Steuerzeichen kein SOD-Zeichen ist, so ist es ein Lesekopf-Identifizierzeichen HID (head identification), und es wird im Block 222 ein Hexadezimalwert 81 in dem FCQ- Adreßspeicherplatz gespeichert. Wenn im Entscheidungsblock 244 das SOS-Zeichen erfaßt wird, so wird die Firmwareroutine §IDQFIEXIT 206 aufgerufen.

Wenn im Entscheidungsblock 202 festgestellt wird, daß das empfangene Zeichen kein Steuerzeichen ist, d. h. das Signal ADPDS0+02 befindet sich auf dem Logikpegel "0", so wählt die Firmware die Ausgangssignale XLTDT0-7+00 der RAM-Speicher 106, 108, 110 und 112 aus, die dem Eingangsanschluß 1 des Multiplexers 42 zugeführt werden.

Im Entscheidungsblock 204 wird das Signal ADPDS0+02 überprüft, das zu diesem Zeitpunkt mit dem Logikpegel "1" ein Warteschlangensymbol und mit dem Logikpegel "0" ein gelesenes Informationszeichen anzeigt. Wenn ein Informationszeichen gelesen wurde, so wird die Firmwareroutine §IDQFIEXIT 206 aufgerufen. Der Datenfeld-Endpositionszählstand FDEP (field data end position) der im Zwischenspeicher 300 gemäß Fig. 6 gespeichert ist, wird im Block 208 erhöht. Der Speicher speichert einen Zählstand FDEP entsprechend der Anzahl der Zeichenpositionen, wobei das letzte Zeichen in dem Feld durch das Lesekopfzeichen gegeben ist.

Im Entscheidungsblock 210 wird geprüft, ob das empfangene Zeichen ein illegales Zeichen ist. Liegt kein illegales Zeichen vor, so startet die Firmware-Subroutine §IDQFIEND 212 eine Folge, die dazu führt, daß das Zeichen in den Hauptspeicher 4 geladen wird und der Adapter 8 bereit ist, das nächste Zeichen an die Steuerung 6 zu senden.

Nachdem das Steuerzeichen identifiziert ist und der geeignete Code in dem FCQ-Adreßspeicherplatz geschrieben ist, wird eine Firmwareroutine §IDQFI 200-224 aufgerufen und es wird im Entscheidungsblock 226 geprüft, ob zuvor während des Lesens des Dokumentes ein Steuerzeichen oder ein Warteschlangenfeld-Identifizierzeichen empfangen wurde. Ist dies nicht der Fall, so wird die Firmwareroutine §RSA1-QFIB 230 aufgerufen, um die Basisfelder zu initialisieren.

Der Block 232 initialisiert eine Anzahl von Adreßspeicherplätzen im Zwischenspeicher. Der Adreßspeicherplatz FDEP wird anfänglich auf den Hexadezimalwert FF gesetzt und der Adreßspeicherplatz für die Felddaten-Startposition FDSP (field data start position) wird anfänglich auf den Hexadezimalwert 01 gesetzt. Ferner wird der wirksame Lesekopf in dem Adreßspeicherplatz für die Anzahl der in dem Feld befindlichen Fehlerzeichen NECF (number of error characters in field) festgelegt.

Die Firmwaresubroutine §RSA1-QFIA 234 im Block 236 speichert den Inhalt des Adreßspeicherplatzes FCQ mit dem Hexadezimalwert 81 in den Adreßspeicherplatz FOQ (field opening queue) für die Feldanfangs-Warteschlange, wenn das erste Zeichen durch das Lesekopf-Identifizierzeichen HID gebildet wird, und sie stellt den FCQ-Adreßspeicherplatz auf den Hexadezimalwert 00 zurück. Ferner sind die Adreßspeicherplätze für die ersten, zweiten und dritten Fehlerzeichenpositionen ECP (error character position) und die unteren Bitpositionen der Adreßspeicherplätze NECF gelöscht.

Im Block 238 wird ein Hinweis gesetzt, daß das erste Steuerzeichen des Dokumentes empfangen wurde, und das Warteschlangenfeld geöffnet ist.

Die Routine §IDQFIEXIT 206 erhöht nunmehr den Inhalt des Adreßspeicherplatzes FDEP im Block 208 auf den Hexadezimalwert 00.

Der Entscheidungsblock 204 stellt fest, daß ein Warteschlangenfeld- Identifiziercode von den RAM-Speichern 106, 108, 110 und 112 empfangen wurde. Im Block 240 wird der Zeichencode in den Adreßspeicherplatz FCQ eingespeichert, wobei die Bitposition Null auf den Binärwert "0" gesetzt ist. Der Entscheidungsblock 242 testet das Warteschlangenfeld und ruft die Routine §QFI-WAT 244 auf, wenn das Feld geöffnet ist. Die Routine §QFI-WAT 244 ist die Subroutine, die einen vollständig zusammengesetzten Warteschlangenfeld-Identifizierblock von Adreßspeicherplätzen FOQ, FCQ, FDSP und FDEP des Zwischenspeichers 300 in den Hauptspeicher 4 einspeichert.

Der Entscheidungsblock 252 prüft, ob 8 Zeichen in den obengenannten Adreßspeicherplätzen gespeichert sind. Wenn 8 Zeichen gespeichert sind, so werden im Block 254 die 8 Zeichen in den Hauptspeicher 4 übertragen, und im Block 258 kehrt die Firmware zu dem Block 246 zurück.

Wenn das Testresultat des Entscheidungsblockes 252 negativ ist, so wird im Block 256 ein Hinweis auf beschnittene Daten gesetzt, um anzuzeigen, daß kein QFI-Feld an den Hauptspeicher 4 übertragen wurde. Im Block 258 kehrt die Firmware zu dem Block 246 zurück. In diesem Fall wird zu dem Inhalt des Adreßspeicherplatzes FDEP der Hexadezimalwert 2 hinzuaddiert und das Ergebnis in dem Adreßspeicherplatz FDSP des Zwischenspeichers 300 gespeichert. Hierdurch wird die Position des ersten Datenzeichens in dem nächsten QFI-Feld des Dokumentes definiert.

Die Firmwareroutine §RA1-QFIA 234 wird aufgerufen, und im Block 236 wird der Inhalt des Adreßspeicherplatzes FCQ in den Adreßspeicherplatz FSQ eingespeichert. Ferner wird im Block 208 der Inhalt des Adreßspeicherplatzes FDEP erhöht. Im Entscheidungsblock 310 folgt erneut eine Prüfung auf ein illegales Zeichen. Das legale Warteschlangenfeld-Identifizierzeichen wird im Hauptspeicher 4 gespeichert, wobei dies durch die Firmwareroutine §IDQFIEND 212 erfolgt. Nachfolgende Datenzeichen werden gelesen und es wird der Inhalt des Adreßspeicherplatzes FDEP im Block 208 in der zuvor beschriebenen Weise erhöht, so daß der Adreßspeicherplatz FDEP einen Positionszählstand speichert. Das laufende Zeichen in dem Datenfeld ist durch das Lesekopf-Identifizierzeichen gegeben.

Wenn im Entscheidungsblock 202 ein Steuerzeichen, wie beispielsweise ein Zeichencode DOD für das Dokumentende, erfaßt wird, so wird der Hexadezimalwert 84 im Block 216 in den Adreßspeicherplatz FCQ geladen und es wird die Firmwareroutine §IDQFI 200-244 aufgerufen. Im Entscheidungsblock 226 wird die Firmwareroutine §QFI-WRT 244 aufgerufen.

Zuvor wurde im Entscheidungsblock 242 die Firmwareroutine §QFI-WRT 244 aufgerufen, wodurch der Inhalt der Adreßspeicherplätze FCQ, FSQ, FDEP, FDSB und der Fehlerzählstand und die Fehlerzeichenpositionen zu dem Hauptspeicher 4 übertragen wurden und eine Rückkehr zum Block 246 erfolgte. Hier löst das Zeichen IOD den Aufruf der Firmwareroutine §QFI-WRT 244 aus, welche den Inhalt der vorstehend erwähnten Adreßspeicherplätze FCQ, FSQ, FDEP, FDSB und den Fehlerzählstand und die Fehlerzeichenpositionen zu dem Hauptspeicher 4 überträgt. Die Routine 244 kehrt zurück, um die Firmwareroutine §RSA1-QFIB 230 aufzurufen.

Die Feststellung des Zeichens EOD durch das Lesegerät zeigt an, daß keine weiteren Datenzeichen von dem Dokument zu übertragen sind, und daß somit keine weiteren Identifizierzeichen QFI zu bilden sind.

Wenn der Entscheidungsblock 210 ein illegales Zeichen anzeigt, so wird die Firmware-Subroutine §IDQFIS10 264 aufgerufen. Im Block 266 wird der Inhalt des Adreßspeicherplatzes NECF erhöht. Im Entscheidungsblock 268 wird der Adreßspeicherplatz NECF geprüft, ob er mehr als 8 Fehler enthält. Wenn mehr als 8 Fehler in dem Feld vorliegen, so wird die Routine beendet und die Firmwareroutine §IDQFIEND 212 aufgerufen. Wenn sich im Entscheidungsblock 268 weniger als 8 Fehler ergeben, so testet der Entscheidungsblock 270, ob weniger als 4 Fehler vorliegen. Wenn der Adreßspeicherplatz NECF weniger als 4 Fehler aufweist, so prüft der Entscheidungsblock 274, ob ein oder drei Fehler vorliegen. Schließlich prüft der Entscheidungsblock 276, ob ein Fehler vorliegt. Im Block 278 wird ein Hinweis auf die erste Fehlerzeichenposition gespeichert, im Block 280 wird ein Hinweis auf die zweite Fehlerzeichenposition gespeichert und im Block 282 wird ein Hinweis auf die dritte Fehlerzeichenposition gespeichert. Sodann wird die Firmware-Endroutine §IDQFIEND 212 aufgerufen.

Fig. 6 zeigt ein Blockdiagramm der mikroprogrammierten Gerätesteuerung 6. Zeichensignale ADPDS0-7+02 werden von dem Adapter 8 über eine Recheneinheit 304 und einen Multiplexer 302 empfangen und im Zwischenspeicher 300 gespeichert. Die Information im Zwischenspeicher 300 wird über den Multiplexer 302 und die Recheneinheit 304 in ein Register 306 übertragen. Die im Register 306 gespeicherte Information wird über den Multiplexer 302 und ein Bus-Schnittstellenregister 308 auf den Systembus 16 übertragen.

Signale ALUOT0-7+00 werden von dem Systembus 16 über das Schnittstellenregister 308, den Multiplexer 302 und die Recheneinheit 304 zu dem Adapter 8 gesendet.

Die Steuersignale ADPPLS, ADPPENB, ADPCD1-3, LODAS1, UP1RO4 und UP1RO5 werden aus Mikroworten erzeugt, die in einem Mikroprogramm- Steuerspeicher 310 gespeichert sind, über ein Register 312 ausgelesen werden und in einem Operationscode-Decodierer 314 dekodiert werden. Ein Taktgenerator 316 bildet die Signale CLOCK und CLKSTB, die an den Adapter 8 angelegt werden.

Fig. 7 zeigt eine typische Zeichenfolge eines Dokumentes mit einem MICR-, einem OMR-, einem OCR1- und einem OCR2-Feld. Die Zeichen für den Dokumentanfang SOD, den Lesekopfstart SOH, den zweiten Lesebereich RA2 und das Dokumentende EOD sind die Pseudo-Warteschlangenfeldzeichen. Warteschlangensymbolzeichen QS werden in Warteschlangenfeld-Identifizierzeichen QFI in der Übersetzungs- und Warteschlangen-Markierungstabelle 38 gemäß Fig. 2 übersetzt.

Die Notierung SOH-QS gibt an, daß der Lesekopfstart im Adreßspeicherplatz FOQ und das Warteschlangensymbol im Adreßspeicherplatz FCQ des Zwischenspeichers 300 gespeichert ist.

• A. SOH-QS gibt den Beginn des ersten Lesebereiches dieses Lesekopfes vor.
• B. QS-SOH gibt das Ende des Lesebereiches für diesen Lesekopf vor.
• C. QS-RA2 gibt das Ende des ersten Lesebereiches für diesen Lesekopf vor.
• D. RA2-QS gibt den Beginn des zweiten Lesebereiches vor.
• E. QS-EOD gibt den letzten Lesebereich des Dokumentes vor.
• F. SOH-SOH zeigt an, daß keine Zeichen QS und keine Daten bezüglich dieses Lesekopfes festgestellt wurden.
• G. SOH-RA2 zeigt an, daß keine Daten und keine Zeichen QS in dem ersten Lesebereich hinsichtlich dieses Lesekopfes festgestellt wurden.
• H. RA2-SOH zeigt an, daß keine Daten und keine Zeichen QS in dem zweiten Lesebereich bezüglich dieses Lesekopfes festgestellt wurden.
• I. RA2-EOD zeigt an, daß keine Daten und keine Zeichen QS in dem letzten Lesebereich des Dokumentes festgestellt wurden.
• J. SOH-EOD zeigt an, daß keine Zeichen QS entweder in dem Dokument oder in dem letzten Lesekopf bzw. Leseköpfen festgestellt wurden.

Der Inhalt der Adreßspeicherplätze FOQ und FCQ zeigt bei einer Prüfung durch die Zentraleinheit 2 des Lesestatus des Dokumentes durch das Lesesortiergerät 10 an.

Fig. 8 zeigt den Inhalt der Festwertspeicher PROM 114 und 116. Die Adreßspeicherplätze sind in hexadezimaler Form dargestellt. Die den Adreßanschlüssen zugeführten Signale XLTQD1-3+00 und RSDAT1-7 wählen die 10 niedrigrangigen Bits des hexadezimalen Adreßspeicherplatzes mit 12 Bit in Fig. 8 aus. Die elften und zwölften Bitpositionen weisen den Binärwert "0" auf. Die neunten und zehnten Bitpositionen geben den wirksamen Lesekopf vor und bilden eine Darstellung des Zustandes der Signale XLTQD1+00 und XLTQD2+00.

Der Inhalt des ausgewählten Adreßspeicherplatzes tritt auf den 8 Signalleitungen DATDC0-7+00 auf und ist in Fig. 8 in hexadezimaler Form dargestellt.

Die folgende Darstellung zeigt die Interpretation des Bitinhalts ausgewählter Adreßspeicherplätze:

Beispielsweise ist der Inhalt des hexadezimalen Adreßspeicherplatzes 17A durch den Hexadezimalwert C4 gegeben. Die hexadezimale Zahl 17A ist als binäre Zahl durch den Wert 0001 0111 1010 gegeben. Die elften und zwölften Bitpositionen enthalten den Binärwert 00 und werden nicht berücksichtigt. Die zehnten und neunten Bitpositionen enthalten den Binärwert 01, wodurch entsprechend angezeigt wird, daß das Zeichen durch den Lesekopf 3 gelesen wurde. Der Hexadezimalwert C4 ist als binäre Zahl durch den Wert 1100 0100 gegeben. Durch diese Zahl wird angezeigt, daß ein Lesebereich 2 vorliegt, dem der Lesekopf 4 zugeordnet ist. Dies bildet ein Hinweis für die Steuerung 6, daß der Lesekopf 3 das Lesen des Feldes OCR1 beendet hat und das Dokument zu der Lesestation des Lesekopfs 4 weitergegeben wird, um das Feld OCR2 zu lesen.

Claims (3)

1. Verfahren zur Verarbeitung von Dokumenten mit einem Datenprozessor, einem Lesegerät zur Bildung einer Folge von Signalgruppen entsprechend den Symbolen einer Dokumentenzelle, einem Adapter für den Empfang der Signalgruppen und zur Umsetzung dieser Gruppen in Zeichencodes und mit einer Steuerung für den Empfang und die Zusammensetzung dieser Zeichencodes sowie für die nachfolgende Übertragung zu dem Prozessor,

• a) wobei die Signalgruppen darstellen:
  • - Datensymbole,
  • - Warteschlangensymbole, die den Beginn und das Ende einer Folge von Datensymbolen auf dem Dokument identifizieren, und
  • - durch das Lesegerät erzeugte Steuersignale, die den Status des Lesegerätes beim Lesen des Dokumentes darstellen und den Beginn des Dokumentes, das Ende des Dokumentes, die Art der zu lesenden Symbole und den spezifischen aktivierten Lesekopf repräsentieren, wobei
• b) der Adapter alle Signalgruppen in durch den Prozessor erkennbare Zeichen umsetzt, in dem erstens die Datensymbole in Datenzeichencodes, zweitens die Warteschlangensymbole in Warteschlangen-Identifiziercodes (QFI) und drittens die Steuersignale in Codes umgesetzt werden, die von dem Prozessor in ähnlicher Weise wie die Warteschlangen-Identifiziercodes (Pseudo-Warteschlangen-Identifiziercodes PQFI) umgesetzt werden,

dadurch gekennzeichnet,

• c) daß die Steuerung beim Empfang eines jeden Zeichencodes von dem Adapter Paare von aufeinanderfolgend empfangenen QFI- und PQFI-Codes unabhängig von der Reihenfolge des Empfanges in zugeordneten Speicherplätzen eines Speichers speichert, so daß bei der Übertragung des Inhalts dieser eindeutig festliegenden Speicherplätze zu dem Prozessor die spezifisch gespeicherten Codes die sofortige Identifizierung der Art der Datensymbole auf dem Dokument durch den Prozessor ermöglichen.

2. Gerät zur Durchführung des Verfahrens nach Anspruch 1 mit einem Lese/Sortierer, einer Zentraleinheit, einem Hauptspeicher und einer Steuerung, die alle an einen Systembus angeschlossen sind und mit einem Adapter, der an den Lese/Sortierer und die Steuerung angeschlossen ist, dadurch gekennzeichnet, daß der Adapter aufweist:
eine Empfangseinrichtung (32), der von dem Lese/Sortierer (10) Zeichensignale entsprechend der gelesenen Information zugeführt werden;
einen Speicher mit wahlfreiem Zugriff (38), der an die Empfangseinrichtung (32) angeschlossen ist und dem die Zeichensignale zugeführt werden, wobei eine Übersetzungstabelle (34) die Adreßspeicherplätze entsprechend einem identifizierten Lesekopf auswählt, in die Datensymbole als Datenzeichencodes und Warteschlangensymbole (QS) als Warteschlangen-Identifiziercodes (QFI) eingespeichert werden;
einen Festwertspeicher (40), der an die Empfangseinrichtung (32) angeschlossen ist und dem Steuerzeichen als Pseudo-Warteschlangen-Identifiziercodes (PQFI) zugeführt werden, die von der Zentraleinheit (2) in ähnlicher Weise wie die Warteschlangen-Identifiziercodes (QFI) interpretiert werden; und
einen Multiplexer (42), der an den Speicher mit wahlfreiem Zugriff (38) und den Festwertspeicher (40) angeschlossen ist und der aufgrund von Steuersignalen der Steuerung (6) Paare von Warteschlangen-Identifiziercodes (QFI) und Pseudo-Warteschlangen-Identifiziercodes (PQFI) unabhängig von der Reihenfolgen des Empfangs der Zeichencodes in Speicherplätzen eines Zwischenspeichers (300) der Steuerung (6) ablegt, so daß bei der Übertragung des Inhalts dieser eindeutig festliegenden Speicherplätze zu dem Prozessor die spezifisch gespeicherten Codes die sofortige Identifizierung der Art der Datensymbole auf dem Dokument durch den Prozessor ermöglichen.