DE19650291A1 - Abtast-Testgerät - Google Patents

Abtast-Testgerät

Info

Publication number
DE19650291A1
DE19650291A1 DE19650291A DE19650291A DE19650291A1 DE 19650291 A1 DE19650291 A1 DE 19650291A1 DE 19650291 A DE19650291 A DE 19650291A DE 19650291 A DE19650291 A DE 19650291A DE 19650291 A1 DE19650291 A1 DE 19650291A1
Authority
DE
Germany
Prior art keywords
test
information
scan
test pattern
address information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19650291A
Other languages
English (en)
Inventor
Yasuji Ohyama
Hironobu Niijima
Mitsuaki Ishikawa
Tadashi Kamada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Advantest Corp
Original Assignee
Toshiba Corp
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Advantest Corp filed Critical Toshiba Corp
Publication of DE19650291A1 publication Critical patent/DE19650291A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318569Error indication, logging circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

Die vorliegende Erfindung betrifft ein Abtast-Testgerät zum Durchführen eines Abtasttests an Vorrichtungen.
Bislang ist es schwierig, einen Operationstest bei Leiterplat­ ten mit einer angebrachten Vorrichtung oder bei angebrachten Vorrichtungen durchzuführen, und zwar aufgrund schwieriger Funktionen oder weil Vorrichtungen mit hoher Dichte angebracht sind. Insbesondere sind Testeinheiten innerhalb von Schaltungen zum Durchführen einer Operationsanalyse unerschwinglich teuer. Abtast-Testsysteme werden für zum Abtasten entwickelte Vorrich­ tungen verwendet, wie beispielsweise jene gemäß der Architektur nach dem IEEE-Standard 1149.1a. Sie können die Operation einer bestimmten Vorrichtung oder einer beliebigen Vorrichtung durch Bilden eines Abtastwegs prüfen, in welchem Abtast-Flip-Flops an den Vorrichtungen mit einer Abtastkette verbunden sind, um von der Anschlußstelle Ausgabedefekt-Analyseinformation (hierin nachfolgend "Abtastdatenprotokoll") auszugeben.
Bei den herkömmlichen Abtast-Testsystemen sind die Inhalte ei­ nes Abtastdatenprotokolls Daten, die in Antwort auf ein Testmu­ ster ausgegeben werden, welche die Fehlerposition mit der Adresse anzeigen, bei welcher der Fehler auftritt.
Die obigen herkömmlichen Abtast-Testsysteme erzeugen nur Daten für das Testmuster und die Adresse für ein Auftreten eines Feh­ lers und haben folgende Probleme:
Die Information, von der gewünscht wird, daß sie vom Abtasttest erhalten wird, enthält folgendes:
  • (1) die Abtastkette, wo ein Fehler auftritt, und
  • (2) das Abtast-Flip-Flop, wo ein Fehler auftritt. Diese In­ formationsteile sind unter Verwendung des Testmusters, der Vor­ geschichteninformation, welche zeigt, wie das Testmuster einge­ geben wird, und der Adresse für ein Auftreten eines Fehlers bestimmt worden. Jedoch benötigt diese Operation eine große Menge an Arbeit und Zeit.
Der Schaltungsaufbau von Vorrichtungen enthält eine Computersi­ mulation der Operation der entwickelten Schaltungen, einen Ab­ tasttest der hergestellten Vorrichtungen und einen Vergleich zwischen diesen Ergebnissen.
Die Computersimulation zeigt normalerweise Übergangszustände der Vorrichtungen entlang der Zeitachse. Die herkömmlichen Abtast-Testsysteme liefern nur die Adresse für ein Auftreten eines Fehlers, so daß es nötig ist, Daten bei unterschiedlichen Parametern, wie beispielsweise der "Adresse" und der "Zeit" zu vergleichen. Folglich ist es schwierig, Wellenformen zu einer Zeit zu vergleichen, was eine Fehleranalyse schwierig macht.
Die vorliegende Erfindung ist dafür da, diese Probleme zu lö­ sen. Demgemäß ist es eine Aufgabe der Erfindung, ein Abtast- Testgerät zu schaffen, das eine Fehleranalyse aus Abtast- Testergebnissen mit hoher Geschwindigkeit durchführen kann.
Gemäß einem Aspekt der Erfindung ist ein Abtast-Testgerät zum Betreiben einer Testeinheit gemäß einem Testmuster geschaffen, wobei das Gerät folgendes enthält: eine Speichereinheit zum Halten von Schaltkreisinformation, in welcher Abtast-Flip-Flop- Namen bei entsprechenden Adressen geschrieben werden; und eine Steuereinheit zum Ausgeben von Adresseninformation zu einer Zeit, zu der ein Fehler stattfindet, und eines Abtast-Flip- Flop-Namens aus der Speichereinheit entsprechend der Adressen­ information als Testergebnisse.
Gemäß einem weiteren Aspekt der Erfindung ist ein Abtast- Testgerät zum Betreiben einer Testeinheit gemäß einem Testmu­ ster geschaffen, wobei das Gerät folgendes enthält: eine Spei­ chereinheit zum Speichern von Schaltkreisinformation, in wel­ cher Abtastkettennamen bei entsprechenden Adressen geschrieben werden; und eine Steuereinheit zum Ausgeben von Adresseninfor­ mation zu einer Zeit, zu der ein Fehler auftritt, und eines Abtastkettennamens aus der Speichereinheit entsprechend der Adresseninformation als Testergebnisse.
Gemäß einem weiteren Aspekt der Erfindung ist ein Abtast- Testgerät zum Betreiben einer Testeinheit gemäß einem Testmu­ ster geschaffen, wobei das Gerät folgendes enthält: eine Spei­ chereinheit zum Halten eines Adressenbereichs von Adressenin­ formation, die ausgegeben wird, wenn ein Fehler auftritt; und eine Steuereinheit zum Ausgeben nur von Adresseninformation in dem Adressenbereich, der in der Speichereinheit gespeichert ist, als Testergebnis.
Gemäß einem weiteren Aspekt der Erfindung ist ein Abtast- Testgerät zum Betreiben einer Testeinheit gemäß einem Testmu­ ster geschaffen, wobei das Gerät folgendes enthält: eine Spei­ chereinheit zum Halten von Daten für die Zeit, zu der ein Feh­ ler auftritt; eine Berechnungseinheit zum Berechnen einer Zeit­ periode aus den Zeitdaten basierend auf einer Ausführungsrei­ henfolge des Testmusters, einer Testhäfigkeit bzw. -rate, mit der das Testmuster ausgeführt wird, und von Adresseninformation und zum Speichern der Zeitperiode in der Speichereinheit zusam­ men mit der Adresseninformation; und eine Steuereinheit zum Ausgeben der Adresseninformation und der Zeitperiode aus der Speichereinheit entsprechend der Adresseninformation als Testergebnisse.
Das Abtast-Testgerät gemäß der Erfindung gibt den Abtast-Flip- Flop-Namen, den Abtastkettennamen oder eine Zeit für ein Auf­ treten eines Fehlers zusammen mit der Adresseninformation aus.
Wenn der Ausgangs-Adressenbereich beschränkt ist, gibt das Abtast-Testgerät die Testergebnisse nur innerhalb des nötigen Bereichs aus, wodurch die Analyseeffizienz erhöht wird.
Die Zeichnungen zeigen folgendes:
Fig. 1 ist ein Blockdiagramm eines Abtast-Testgeräts gemäß einem Ausführungsbeispiel der Erfindung;
Fig. 2 ist ein Diagramm, das Informationsabläufe im Gerät der Fig. 1 zeigt;
Fig. 3 ist ein Diagramm, das die Struktur eines in Fig. 1 gezeigten Software-Moduls 101 zeigt;
Fig. 4 ist ein Flußdiagramm, das die Operation eines Testmusterinformations-Extrahiermoduls 301 zeigt;
Fig. 5 ist ein Flußdiagramm, das die Operation eines Holbereichsinformations-Holmoduls 302 zeigt;
Fig. 6 ist ein Flußdiagramm, das das Abtastdatenprotokoll-1- Generationsmodul 303 zeigt; und
Fig. 7 ist ein Flußdiagramm, das das Abtastdatenprotokoll-2- Generationsmodul 304 zeigt.
In Fig. 1 enthält ein Abtast-Testgerät folgendes: ein Software­ modul 101, das aus einem Steuerabschnitt 102 und einem Verar­ beitungsabschnitt 103 besteht, eine Testeinheit 104, eine Ein­ gabeeinheit 105, eine Speichereinheit 106, eine Ausgabeeinheit 107 und ein Abtastdatenprotokoll 108.
Der Steuerabschnitt 102 des Software-Moduls 101 startet ein Testprogramm und ein Testmuster für die Testeinheit 104 oder liest Fehlerdaten, um die Testeinheit 104 zu steuern. Der Ver­ arbeitungsabschnitt 103 führt ein Abtastdatenprotokoll 108 in Antwort auf die Inhalte der Eingabeeinheit 105, der Inhalte der Speichereinheit 106 und der Operationsergebnisse der Testein­ heit 104 durch und gibt die Ergebnisse zur Ausgabeeinheit 107, wie beispielsweise eine Anzeigeeinheit oder einem Drucker, aus.
Fig. 2 zeigt jeweilige Informationsabläufe wie für Eingabein­ formation zur Eingabeeinheit 105, Ausgabeinformation oder das Abtastdatenprotokoll 108 und die Speicherinhalte der Speicher­ einheit 106.
Die zur Eingabeeinheit 105 geführte Information enthält ein Testmuster 201 für die Testeinheit 104, Schaltungsinformation 202, wobei Abtast-Flip-Flop-Namen bei entsprechenden Adressen geschrieben sind, Schaltungsinformation 203, wobei Abtastketten bei entsprechenden Adressen geschrieben sind, und eine Holbe­ reichsbestimmung 204, um einen Holbereich von Abtastergebnissen anzuzeigen. Die Inhalte der Speichereinheit 106 enthalten Test­ musterinformation 207 und Holbereichsinformation 208, die Ein­ gabeinhalte des Testmusters 201 bzw. der Holbereichsbestimmung 204 sind. Diese Speicherinhalte werden gemäß den eingegebenen Inhalten erneuert. Das Abtastdatenprotokoll 108, das auf der Basis der Testergebnisse der Testeinheit 104 für eine jeweilige eingegebene Information erzeugt wird, besteht aus einem Abtastdatenprotokoll-1 206-1 und Zeitdaten 206-2 (Fig. 3) und einem Abtastdatenprotokoll-2 205, bei welchem neue Information zum Abtastdatenprotokoll-1 hinzugefügt ist.
Das Software-Modul 101 wird unter Bezugnahme auf Fig. 3 beschrieben.
Das Softwaremodul 101 besteht aus vier Modulen; d. h. einem Testmusterinformations-Extrahiermodul 301, einem Holbereichsin­ formations-Holmodul 302, einem Abtastdatenprotokoll-1-Genera­ tionsmodul 303 und einem Abtastdatenprotokoll-2-Generations­ modul 304. Nachfolgend wird die Operation für jedes Modul beschrieben.
Testmusterinformations-Extrahiermodul 301
Das Testmusterinformations-Extrahiermodul 301 liest das Testmu­ ster 201 (Fig. 2) und Schaltkreisinformation 203 (Fig. 2) über Abtastketten, um Testmusterinformation 207 zu erzeugen. Als Schaltkreisinformation 203 über Abtastketten wird eine der fol­ genden zugeführt.
  • (1) Schaltkreisinformation, die auf der Basis des Abtastdatenprotokoll-1-Generationsmoduls 303 BSDL geschrieben wird und zusätzliche Schaltkreisinformation über Zeit und den für einen Test mit dem für die Abtastanalyse gemäß der Erfin­ dung nötigen Testmuster verwendeten Vorrichtungsanschluß;
  • (2) nur zusätzliche Schaltkreisinformation über Zeit und für einen Test mit dem für die Abtastanalyse gemäß der Erfindung nötigen Testmuster verwendeten Vorrichtungsanschluß; und
  • (3) Schaltkreisinformation, die nur aus Testmustern besteht, in welchem Information über Zeit und die für einen Test mit dem für die Abtastanalyse gemäß der Erfindung nötigen Testmuster verwendeten Vorrichtungsanschluß als Abtastkommentare geschrie­ ben wird.
Die Testmusterinformation 207 besteht aus einer Adresseninfor­ mation des Testmusters, der Testratenumschaltzeitinformation, einer Musterzählinformation und der entsprechenden Information für Testmuster und die Abtastketten. Die hier erzeugte Testmusterinformation ist wesentlich für andere Module und dient als Referenz für andere Prozesse.
Holbereichsinformations-Holmodul 302
Das Holbereichsinformations-Holmodul 302 verarbeitet eine Feh­ lerholbestimmung in einem gegebenen Bereich im Testmuster. Es wird angemerkt, daß die Bestimmung mit dem Abtastkettennamen erzeugt wird. Weiterhin ist eine Bestimmung bei einer vorbe­ stimmten Position in der Abtastkette möglich. Normalerweise ist eine derartige Bestimmung unmöglich, weil das Testmuster keine Information über die Abtastkette hat. Jedoch hat die oben er­ zeugte Testmusterinformation die entsprechende Information für das Testmuster und die Abtastkette, was eine solche Bestimmung möglich macht.
Die hier erzeugte Holbereichsinformation 208 ist Adresseninfor­ mation des Testmusters, in welche die Abtastketten- oder Posi­ tionsinformation, die als die Holbereichbestimmung 204 (Fig. 2) zugeführt werden, umgewandelt werden, um die Effizienz der Steuerung der Testeinheit 104 (Fig. 1) in einem hierin nachfol­ gend beschriebenen Abtastdatenprotokoll-1-Generationsmodul 303 zu erhöhen.
Das Abtastdatenprotokoll-1-Generationsmodul 303 steuert die Testeinheit 104 in dem Bereich, der durch die Holbereichsinfor­ mation 208 angezeigt wird, um das Testprogramm auszuführen, empfängt die Ergebnisse oder Fehlerdaten, um das Abtast-Flip-Flop zu identifizieren, und erzeugt das Abtastdatenprotokoll-1 206-1 und die Zeitdaten 206-2. Die Feh­ lerdaten, die durch den Test erhalten werden, werden in einer Adresse des Testmusters ausgedrückt. Diese Daten werden zum Identifizieren des Abtastkettennamens und des Abtast-Flip-Flops verwendet, indem auf die entsprechende Information für das Testmuster und die Abtastkette der Testmusterinformation 207 Bezug genommen wird.
Zum Holen aller Fehlerdaten werden die Speicherinhalte eines Fehlerspeichers zum Speichern von Fehlerdaten der Testeinheit zu einer weiteren Speichereinheit jedesmal dann sequentiell übertragen, wenn das Testmuster ausgeführt wird, so daß der Holbereich der Fehlerdaten nach und nach verschoben wird. Alle so erhaltenen Fehlerdaten werden gelesen, um das Abtast-Flip- Flop zur Erzeugung des Abtastdatenprotokolls-1 zu identifizie­ ren. Das Abtastdatenprotokoll-1 wird erzeugt, während die Te­ steinheit gesteuert wird, so daß die minimale Gruppe des Ab­ tastdatenprotokolls durchgeführt wird, um einen exklusive Ver­ wendung der Testeinheit zu vermeiden. Die Identifizierung des Abtast-Flip-Flops wird in dem Modul durchgeführt, welches die Fehlerdaten von der Testeinheit liest. Gleichzeitig werden die Grunddaten der Zeit, die zur Berechnung der Zeitinformation notwendig sind, erzeugt.
Abtastdatenprotokoll-2-Generationsmodul 304
Das Abtastdatenprotokoll-2-Generationsmodul 304 ist ein Modul, in welchem mehr Information an das Abtastdatenprotokoll-1 ange­ bracht ist. Die angebrachte Information enthält Adresseninfor­ mation des Testmusters, Zeitmuster und Namen der Abtast-Flip- Flops und der Abtastzellenlogik. Sie werden durch Bezugnahme auf das Abtastdatenprotokoll-1 206-1, die Zeitdaten 206-2 und die Abtast-Flip-Flop-Liste 202 erzeugt und angebracht. Die Zeitdaten 206-2 enthalten die Testmuster-Ausführungsreihenfolge und die Testrate, mit der das Testmuster ausgeführt wird. Dies ermöglicht es, die Zeitperiode zu berechnen, seit die Fehlerda­ ten erzeugt sind.
Wenn ein Vergleich zwischen der Vorrichtungsdefektanalyse und der logischen Simulation durchgeführt wird, gibt es keinen Pa­ rameter, der beiden Verfahren gemeinsam ist, weil die Simula­ tion auf der Basis der Zeit durchgeführt wird, während die Te­ steinheit nur Adresseninformation des Testmusters hat. Bei diesem Ausführungsbeispiel wird Zeitinformation hinzugefügt, um die Zeit anzuzeigen, zu der Fehlerdaten erzeugt werden, wodurch dieses Problem gelöst wird. Das Hinzufügen von Abtast-Flip- Flop- oder Zellennamen macht es möglich, eine Defektinformation direkt auszuwechseln, wenn eine externe dritte Analyseeinheit diese Namen empfängt, wodurch die Defektanalyseeffizienz ver­ bessert wird.
Nachfolgend wird die Operation der Module beschrieben. In den Fig. 4-7 sind in den Flußdiagrammen die Operationen des Testmusterinformations-Extrahiermoduls 301, des Holbereichsin­ formations-Holmoduls 302, des Abtastdatenprotokoll-1-Genera­ tionsmoduls 303 und des Abtastdatenprotokoll-2-Generations­ moduls 304 gezeigt.
Zuerst wird die Operation des Testmusterinformations- Extrahiermoduls 301 unter Bezugnahme auf Fig. 4 beschrieben.
Wie es oben beschrieben ist, ist die zum Testmusterinformations-Extrahiermodul 301 geführte Schaltkrei­ sinformation eine Schaltkreisinformation, die auf der Basis von BSDL, einer zusätzlichen Schaltkreisinformation, geschrieben wird, oder Information, die im Testmuster als Abtastkommentare geschrieben ist.
Wo eine Schaltkreisinformation als BSDL oder als zusätzliche Information vorgesehen ist, wird die zusätzliche Information gelesen und analysiert (Schritt S401). Dann wird das Testmuster Schritt für Schritt gelesen. Wo eine Schaltkreisinformation als Abtastkommentare vorgesehen ist, wird sie hier analysiert (Schritt S402). Eine Adresseninformation des Testmusters, die Testratenumschaltzeitinformation und die Musterzählinformation wird als Testmusterinformation 207 geschrieben (Schritt S403).
Das geschriebene Testmuster wird analysiert, um den aktuellen Zustand der Vorrichtung zu bestimmen. Wo BSDL als Schaltkrei­ sinformation vorgesehen ist, wird dem Testmuster gemäß dem TAP- Steuerungs-Zustandsübergangsdiagramm gefolgt (Schritt S404). Dann wird die entsprechende Information für eine Adresseninfor­ mation und eine Abtastkette des Testmusters erzeugt und als Testmusterinformation 207 geschrieben (Schritt 405). Dann wird das Beenden des Verfahrens bei den Schritten S402-405 für das gesamte Testmuster 201 geprüft. Wenn es nicht beendet ist, springt das Verfahren zurück zum Schritt S402, um die jeweilig­ en Operationen zu wiederholen (Schritt S406).
Die Operation des Holbereichsinformations-Holmoduls 302 wird unter Bezugnahme auf Fig. 5 beschrieben.
Die Holbereichsbestimmung 204 benötigt folgende vier Informationsteile:
  • (1) den Namen eines auszuführenden Programms;
  • (2) den Dateinamen eines zu erzeugenden Abtastdatenprotokolls-1;
  • (3) die Testnummer innerhalb eines Testprogramms; und
  • (4) den Holbereich für die Fehlerdaten.
Wenn das Holbereichsinformations-Holmodul 302 gestartet wird, wird ein Befehl aus der Holbereichsbestimmung 204 gelesen (Schritt S501), und der Typ des Befehls wird geprüft (Schritt S502).
Wo der Lesebefehl eine Bestimmung des Namens eines Testpro­ gramms ist, wird der Name des gelesenen Testprogramms als der Name eines Testprogramms für die Holbereichsinformation 208 bestimmt (Schritt S503).
Wo der gelesene Befehl eine Bestimmung des Namens eines Abtastdatenprotokolls ist, wird der Name des gelesenen Abtastdatenprotokolls als der Name eines Abtastdatenprotokolls für die Holbereichsinformation 208 bestimmt (Schritt S504).
Wo der gelesene Befehl eine Bestimmung der Testnummer ist, wird die in der Testmusterinformation 207 entsprechend der gelesenen Testnummer gespeicherte Testmusterinformationsdatei in der Hol­ bereichsinformation 208 gelesen und geschrieben (Schritt S505).
Wo der gelesene Befehl eine Bestimmung des Holbereichs ist, werden die Holinhalte oder der Abtastkettenname oder die Posi­ tionsinformation innerhalb der Abtastkette in Adresseninforma­ tion des Testmusters umgewandelt (Schritt S506).
Dann wird ein Beenden der Operation bezüglich des gesamten Hol­ bereichsbefehls 204 geprüft. Wenn sie nicht beendet ist, springt das Verfahren zurück zum Schritt S501, um die obigen Operationen zu wiederholen (Schritt S507).
Die Operation des Abtastdatenprotokoll-1-Generationsmoduls 303 wird unter Bezugnahme auf Fig. 6 beschrieben.
Bei einer Operation wird ein Testprogramm von der Holbereich­ sinformation 208 zur Ausführung gelesen. Wo der Funktionstest durch das Testprogramm ausgeführt wird, wird ein derartiges Einstellen durchgeführt, daß die Steuerung zu diesem Modul be­ wegt wird (Schritt S601). Nachdem die Steuerung zu diesem Modul bewegt ist, wird ein derartiges Einstellen durchgeführt, daß die Ziel-Fehlerdaten in der Testeinheit wiedergefunden werden, und das Testmuster für die Testmusterinformation 207 wird ge­ startet (Schritt S602).
Es wird bestimmt, ob die bekommenen Fehlerdaten in den Holbe­ stimmungsbereich fallen. Wenn die Daten zu holen sind, werden sie zeitweilig in der Speichereinheit 106 (Fig. 1) gespeichert, um sie zum Abtastdatenprotokoll zu führen. Diese Operation wird wiederholt, bis alle Fehlerdaten innerhalb des Holbestimmungs­ bereichs erlangt sind (Schritt S603).
Dann wird das Abtast-Flip-Flop auf der Basis der Adresseninfor­ mation der geholten Fehlerdaten unter Berücksichtigung der Testmusterinformation identifiziert (Schritt S604). Dann wird Information über das identifizierte Abtast-Flip-Flop als das Abtastdatenprotokoll-1 206-1 abgelegt (Schritt S605). Dann wer­ den alle Daten über die Zeit, wie Testmuster und Testraten, abgelegt, um die Zeitdaten 206-2 zu erzeugen (Schritt S606).
Dann wird geprüft, ob alle Fehlerdaten geholt sind. Wenn dies nicht beendet ist, springt das Verfahren zurück zum Schritt S602, um die obigen Operationen zu wiederholen (Schritt S607).
Die Operation des Abtastdatenprotokoll-2-Generationsmoduls 304 wird unter Bezugnahme auf Fig. 7 beschrieben.
Das Abtastdatenprotokoll-2 wird durch Hinzufügen neuer Informa­ tion zum Abtastdatenprotokoll-1 erzeugt. Bei einer Operation liest es eine Zeile vom Abtastdatenprotokoll-1 206-1 (Schritt S701). Dann wird die Fehlerdaten-Adresseninformation des gele­ senen Abtastdatenprotokolls-1 206-1 durch die Adresseninforma­ tion 207 auf den neuesten Stand gebracht. Dies ist nötig, weil das auszuführende Testmuster sich mit der Testeinheit 104 ändert.
Dann wird die Zeit für ein Auftreten eines Fehlers basierend auf den Zeitdaten 206-2, der Fehlerdaten-Adresseninformation und der Testmusterinformation 207 berechnet und als Zeitinfor­ mation zur Testmusterinformation 207 hinzugefügt (Schritt S703). Dann werden der Logikname und der Abtastzellenname des identifizierten Flip-Flops durch Bezugnahme auf die Abtast- Flip-Flop-Liste 202 hinzugefügt (Schritt S704). Die hinzuge­ fügte Information wird dann abgelegt, um ein Abtastdatenprotokoll-2 zu erzeugen (Schritt S705).
Dann wird ein Beenden der obigen Operation bezüglich aller Da­ ten im Abtastdatenprotokoll-1 überprüft. Wenn sie nicht beendet ist, springt das Verfahren zurück zum Schritt S702, um die obi­ gen Operationen zu wiederholen (Schritt S706).
Das Gerät gemäß der Erfindung ruft folgende Effekte hervor:
Wo die Information über eine Adresse, bei welcher ein Fehler stattfindet, und der Abtast-Flip-Flop-Name, der in der Speiche­ reinheit entsprechend der Adresseninformation gespeichert ist, ausgegeben werden, werden der Abtast-Flip-Flop-Name, der Ab­ tastkettenname und die Zeit für ein Auftreten eines Fehlers, die durch Analysieren der Testergebnisse identifiziert worden sind, zusammen mit einer Adresseninformation ausgegeben, so daß die Testanalyse beschleunigt ist.
Wo nur eine Adresseninformation innerhalb der Adressen, die in der Speichereinheit gespeichert sind, als Testergebnisse ausge­ geben wird, ist der Adressenbereich darauf beschränkt, die Er­ gebnisse nur im nötigen Bereich auszugeben, wodurch die Effi­ zienz des Tests und der Analyse erhöht wird.

Claims (4)

1. Abtasttester zum Betreiben einer Testeinheit gemäß einem Testmuster, wobei der Tester folgendes aufweist:
eine Speichereinrichtung zum Halten von Schaltkreisin­ formation, in welcher Abtast-Flip-Flop-Namen bei entspre­ chenden Adressen geschrieben sind; und
eine Steuereinrichtung zum Ausgeben von Adresseninfor­ mation zu einer Zeit, zu der ein Fehler stattfindet, und eines Abtast-Flip-Flop-Namens aus der Speichereinrichtung entsprechend der Adresseninformation als Testergebnisse.
2. Abtasttester zum Betreiben einer Testeinheit gemäß einem Testmuster, wobei der Tester folgendes aufweist:
eine Speichereinrichtung zum Halten von Schaltkreisin­ formation, in welcher Abtastkettennamen bei entsprechenden Adressen geschrieben sind; und
eine Steuereinrichtung zum Ausgeben von Adresseninfor­ mation zu einer Zeit, zu der ein Fehler stattfindet, und
eines Abtastkettennamens aus der Speichereinrichtung ent­ sprechend der Adresseninformation als Testergebnisse.
3. Abtasttester zum Betreiben einer Testeinheit gemäß einem Testmuster, wobei der Tester folgendes aufweist:
eine Speichereinrichtung zum Halten eines Adressenbe­ reichs einer Adresseninformation, die ausgegeben wird, wenn ein Fehler stattfindet; und
eine Steuereinrichtung zum Ausgeben nur einer Adresse­ ninformation innerhalb des Adressenbereichs, der in der Speichereinrichtung gespeichert ist, als Testergebnisse.
4. Abtasttester zum Betreiben einer Testeinheit gemäß einem Testmuster, wobei der Tester folgendes aufweist:
eine Speichereinrichtung zum Halten von Zeitdaten, wenn ein Fehler stattfindet;
eine Berechnungseinrichtung zum Berechnen einer Zeitpe­ riode aus den Zeitdaten basierend auf einer Ausführungsrei­ henfolge des Testmusters, einer Testrate, mit der das Test­ muster ausgeführt wird, und einer Adresseninformation, und zum Speichern der Zeitperiode in der Speichereinrichtung zusammen mit der Adresseninformation; und
eine Steuereinrichtung zum Ausgeben der Informationsa­ dresse und der Zeitperiode aus der Speichereinrichtung ent­ sprechend der Adresseninformation als Testergebnisse.
DE19650291A 1995-12-05 1996-12-04 Abtast-Testgerät Withdrawn DE19650291A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31663095A JP3249040B2 (ja) 1995-12-05 1995-12-05 スキャンテスト装置

Publications (1)

Publication Number Publication Date
DE19650291A1 true DE19650291A1 (de) 1997-06-12

Family

ID=18079193

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19650291A Withdrawn DE19650291A1 (de) 1995-12-05 1996-12-04 Abtast-Testgerät

Country Status (8)

Country Link
US (1) US5892779A (de)
JP (1) JP3249040B2 (de)
KR (1) KR100329253B1 (de)
DE (1) DE19650291A1 (de)
GB (1) GB2307991A (de)
MY (1) MY113542A (de)
SG (1) SG66336A1 (de)
TW (1) TW400505B (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10161899A (ja) * 1996-11-27 1998-06-19 Advantest Corp シーケンス制御回路
US6728938B2 (en) 2002-04-26 2004-04-27 Sun Microsystems, Inc. Knowledge-based intelligent full scan dump processing methodology
JP2005147749A (ja) 2003-11-12 2005-06-09 Toshiba Corp スキャン回路を備える半導体集積回路、スキャン回路システムおよびスキャンテストシステム
JP5037826B2 (ja) 2006-01-25 2012-10-03 株式会社アドバンテスト 解析装置および解析方法
JP4807268B2 (ja) * 2007-01-24 2011-11-02 コニカミノルタビジネステクノロジーズ株式会社 画像形成装置
US8145959B2 (en) * 2009-10-23 2012-03-27 Avago Technologies Enterprise IP (Singapore) Pte. Ltd. Systems and methods for measuring soft errors and soft error rates in an application specific integrated circuit
CN112485029B (zh) * 2020-11-04 2022-10-18 网易有道(杭州)智能科技有限公司 一种扫描设备测试系统、方法和装置
US11675005B2 (en) * 2020-11-24 2023-06-13 Renesas Electronics Corporation Semiconductor device and scan test method of the same
KR102314419B1 (ko) * 2021-07-27 2021-10-19 (주) 에이블리 반도체 테스트 패턴 발생 장치 및 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4450560A (en) * 1981-10-09 1984-05-22 Teradyne, Inc. Tester for LSI devices and memory devices
JPS59161744A (ja) * 1983-03-04 1984-09-12 Hitachi Ltd 情報処理装置のスキヤン方式
JPS61204744A (ja) * 1985-02-05 1986-09-10 Hitachi Ltd 診断機能を有するram内蔵lsiおよびその診断方法
JP2738112B2 (ja) * 1990-02-22 1998-04-08 日本電気株式会社 情報処理装置の障害情報採取方式
US5303246A (en) * 1991-07-03 1994-04-12 Hughes Aircraft Company Fault isolation diagnostics
US5513188A (en) * 1991-09-10 1996-04-30 Hewlett-Packard Company Enhanced interconnect testing through utilization of board topology data
JPH06148284A (ja) * 1992-11-13 1994-05-27 Hokuriku Nippon Denki Software Kk 故障診断用テストパタン作成方式
US5550841A (en) * 1994-01-12 1996-08-27 Lsi Logic Corporation Method for failure analysis of megachips using scan techniques
US5630048A (en) * 1994-05-19 1997-05-13 La Joie; Leslie T. Diagnostic system for run-time monitoring of computer operations
US5544308A (en) * 1994-08-02 1996-08-06 Giordano Automation Corp. Method for automating the development and execution of diagnostic reasoning software in products and processes
US5502731A (en) * 1994-08-18 1996-03-26 International Business Machines Corporation Delay test coverage without additional dummy latches in a scan-based test design
US5691991A (en) * 1995-03-17 1997-11-25 International Business Machines Corporation Process for identifying defective interconnection net end points in boundary scan testable circuit devices
US5663967A (en) * 1995-10-19 1997-09-02 Lsi Logic Corporation Defect isolation using scan-path testing and electron beam probing in multi-level high density asics

Also Published As

Publication number Publication date
GB2307991A (en) 1997-06-11
TW400505B (en) 2000-08-01
JPH09159726A (ja) 1997-06-20
GB9625265D0 (en) 1997-01-22
MY113542A (en) 2002-03-30
US5892779A (en) 1999-04-06
JP3249040B2 (ja) 2002-01-21
SG66336A1 (en) 1999-07-20
KR100329253B1 (ko) 2002-05-10
KR970049538A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
DE2349324C2 (de) Verfahren zum Prüfen einer Funktionseinheit und Einrichtung zur Durchführung des Verfahrens
DE2729053C2 (de) Prüfverfahren für eine monolithisch integrierte stufenempfindliche, einseitig verzögerungsabhängige logische Einheit
DE10045568B4 (de) Ereignisgestütztes Halbleiterprüfsystem
DE602005003225T2 (de) Verfahren und system zum simulieren eines modularen testsystems
DE3237225C2 (de) Vorrichtung zum Prüfen elektrischer Schaltungsanordnungen
DE3901579C2 (de)
DE19937232B4 (de) Entwicklungs- und Bewertungssystem für integrierte Halbleiterschaltungen
DE1814940C3 (de) Lernende Klassifizierungsschaltung
DE4206286C2 (de) Speicherzugriffssystem und Verfahren zum Ausgeben eines digitalen Datenstromes
DE19950821A1 (de) Bewertungssystem für integrierte Halbleiterschaltungen
DE2515297A1 (de) Pruefsystem fuer logische netzwerke mit simulatororientiertem fehlerpruefgenerator
DE10392497T5 (de) Herstellungsverfahren und Herstellungsvorrichtung zum Vermeiden eines Prototypen-Aufschubs bei der ASIC/SOC-Herstellung
DE3832440C2 (de)
DE4215740A1 (de) Testvorrichtung fuer analog/digital-wandler
DE3702408A1 (de) Verfahren und pruefvorrichtung zum pruefen einer integrierten schaltungsanordnung
DE112008001032T5 (de) Prüfgerät, Prüfverfahren und elektronische Vorrichtung
DE19650291A1 (de) Abtast-Testgerät
EP0580663A1 (de) Verfahren zur verifikation datenverarbeitender systeme.
DE3146721C2 (de)
DE4438656C2 (de) Analog-Digital-Wandler
DE112008000748T5 (de) Prüfgerät, elektrische Vorrichtung und Prüfverfahren
DE10213582B4 (de) Datenberechnungsvorrichtung und Verfahren zur Anwendung der Datenberechnungsvorrichtung zur Einstellung einer elektronischen Steuereinrichtung
DE3422287C2 (de)
DE19623823A1 (de) Protokollanalysator
EP0009600A2 (de) Verfahren und Schnittstellenadapter zum Durchführen von Wartungsoperationen über eine Schnittstelle zwischen einem Wartungsprozessor und einer Mehrzahl einzeln zu prüfender Funktionseinheiten eines datenverarbeitenden Systems

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8139 Disposal/non-payment of the annual fee