DE4215740A1 - Testvorrichtung fuer analog/digital-wandler - Google Patents
Testvorrichtung fuer analog/digital-wandlerInfo
- Publication number
- DE4215740A1 DE4215740A1 DE4215740A DE4215740A DE4215740A1 DE 4215740 A1 DE4215740 A1 DE 4215740A1 DE 4215740 A DE4215740 A DE 4215740A DE 4215740 A DE4215740 A DE 4215740A DE 4215740 A1 DE4215740 A1 DE 4215740A1
- Authority
- DE
- Germany
- Prior art keywords
- data
- test
- self
- conversion
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1071—Measuring or testing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Analogue/Digital Conversion (AREA)
- Tests Of Electronic Circuits (AREA)
Description
Die Erfindung betrifft Analog/Digital-Wandler, die in einem
1-Chip-Mikrocomputer enthalten sind und eine Eigentest-Funktion
besitzen. Insbesondere betrifft die Erfindung eine Testeinrichtung
für einen Analog/Digital-Wandler, die in der Lage ist,
alle Fehler im digitalen Teil eines Analog/Digital-Wandlers im
Rahmen eines Funktionstest aufzudecken.
Unter Bezugnahme auf Fig. 1 wird eine herkömmliche Testeinrichtung
für einen Analog/Digital-Wandler (A/D-Wandler) beschrieben.
Gemäß Fig. 1 weist die Testeinrichtung ein Analog-Eingang-Auswahlregister 1
zum Speichern von analogen Eingangs-Auswahldaten
auf, die von einem Mikrocomputer über einen internen
Datenbus 9 empfangen werden, einen Multiplexer 2 zum Auswählen
von einem analogen Eingangsanschluß AIN1 bis AIN4 aufgrund von
Ausgangsdaten des Auswahlregisters 1, und einen Komparator 6
zum Vergleichen eines ausgewählten analogen Eingangssignals des
Multiplexers 2 mit einem Bezugssignal Vref.
Die Testeinrichtung weist auch ein A/D-Wandlerperioden-Register
3 zum Speichern von A/D-Wandlungsperioden-Testdaten auf, die
über den internen Datenbus 9 vom Mikrocomputer empfangen
wurden.
Eine Steuerlogik 4 ist vorgesehen, um A/D-Wandlungs-Bezugsdaten
abzugeben, mit denen das Referenzsignal Vref erzeugt wird sowie
ein A/D-Wandlungsperiodensignal, welches das Freigeben des
Komparators 6 steuert, und zwar auf Basis der A/D-Wandlungs-
Perioden-Testdaten, die im A/D-Wandlungsperioden-Register 3
gespeichert sind. Die Steuerlogik 4 bewirkt auch die Wandlung
einer Ausgangsspannung des Komparators 6 in digitalen Daten und
gibt diese sich ergebenden Daten aus. Die Testeinrichtung weist
weiterhin einen D/A-Wandler 7 auf zum Wandeln der von der
Steuerlogik 4 abgegebenen A/D-Wandler-Bezugsdaten in analoge
Spannungen, und zwar für jede Vervollständigung einer 1-bit-
Wandlung, wobei die jeweiligen analogen Spannungen dem Komparator
6 als Bezugsspannung Vref zugeführt werden, und einen
A/D-Wandlungsergebnis-Register 5 zum Speichern von 8-bit-Digitaldaten,
die sequentiell von der Steuerlogik 4 ausgegeben
werden, und einen Unterbrechungsgenerator 8 zum Erzeugen eines
Unterbrechungssignals bei Ausgabe von A/D-Wandlungsdaten mit 8
Bits durch die Steuerlogik 4.
Bei einer derartigen herkömmlichen Testeinrichtung werden
analoge Eingangs-Auswahldaten vom Mikrocomputer über den
internen Datenbus 9 eingegeben und sequentiell im Analogeingang-
Auswahlregister gespeichert, wie in Fig. 1 dargestellt
ist. Auf der Basis der Analogeingangs-Auswahldaten, die im
Analogeingangs-Auswahlregister 1 gespeichert sind, wählt der
Multiplexer 2 jeweils einen der analogen Eingangsanschlüsse
AIN1 bis AIN4 aus, um ein analoges Eingangssignal zu empfangen.
Ein analoges Eingangssignal, das vom Multiplexer 2 über den
ausgewählten analogen Eingangsanschluß empfangen wird, wird dem
Komparator 6 zugeführt und mit der darin vorliegenden Vergleichsspannung
Vref verglichen. Das Ergebnissignal des Komparators
6 wird in die Steuerlogik 4 eingegeben.
Andererseits speichert das A/D-Wandlungsperioden-Auswahlregister
3 A/D-Wandlungsperioden-Testdaten, die über den internen
Datenbus 9 vom Mikrorechner empfangen werden. Auf Basis der
A/D-Wandlungsperioden-Testdaten, die im A/D-Wandlungsperioden-
Register 3 gespeichert sind, erzeugt die Steuerlogik 4
A/D-Wandlungs-Bezugsdaten zum Erzeugen des Bezugssignals Vref
und eines A/D-Wandlungsperioden-Signals, welches den Betrieb
des Komparators 6 steuert. Durch den A/D-Wandler 7 werden
A/D-Wandlungs-Bezugsdaten, die für jede Vervollständigung einer
1-bit-Wandlung von der Steuerlogik 4 abgegeben werden, in eine
analoge Spannung gewandelt, welche ihrerseits als Bezugsspannung
Vref an den Komparator 6 angelegt wird. Dementsprechend
vergleicht der Komparator 6 das analoge Eingangssignal, welches
durch den Multiplexer 2 ausgewählt wird, mit der Bezugsspannung
Vref und gibt ein sich daraus ergebendes Binärsignal an die
Steuerlogik 4 ab. Das Binärsignal wird in der Steuerlogik 4 in
digitale Daten gewandelt und im A/D-Wandlungsergebnis-Register
5 gespeichert. Diese Prozedur wird achtmal wiederholt, um eine
8-bit-Datenkonversion zu vervollständigen. Dementsprechend
werden 8-bit-Daten vom höchstwertigen bit (MSB) bis zum geringstwertigen
bit (LSB) in sequentieller Weise gespeichert.
Anschließend erzeugt der Unterbrechungsgenerator 8 ein Unterbrechungssignal,
welches die Vervollständigung der Datenwandlung
für die 8-bit-Daten vom höchstwertigen bit (MSB) bis zum
geringstwertigen bit (LSB) anzeigt. Zu diesem Zeitpunkt liest
der Mikrocomputer die 8-bit-Daten, die im A/D-Wandlungsergebnis-
Register 5 gespeichert sind, über den internen Datenbus 9
aus und verifiziert die Analog/Digital-Wandlung.
Da aber der im Mikrocomputer enthaltene A/D-Wandler ein System
mit gemischten Analog- und Digitalteilen ist, wird eine sehr
lange Testzeit erforderlich. Darüber hinaus hat die herkömmliche
Testeinrichtung den Nachteil, daß eine Reihe von logischen
Elementen beteiligt sind, die es unmöglich machen, einen
einzigen Testschritt aus dem gesamten Testprogramm des Mikrocomputers
auszuführen.
Das heißt, es ist nicht möglich, den Komparator 6, einen Teil
der Steuerlogik 4, das A/D-Wandlungsergebnis-Register 5 und den
D/A-Wandler 7 zu testen. Deshalb können Fehler im A/D-Wandler,
der im Mikrocomputer enthalten ist, schwerlich bei dem Funktionstest
nachgewiesen werden.
Die Verifikation (Bestätigung) von Defekten im A/D-Wandler ist
nur möglich in einem Genauigkeits-Testschritt, was allerdings
eine lange Testzeit und somit hohe Testkosten verursacht.
Der Erfindung liegt die Aufgabe zugrunde, eine Testeinrichtung
für einen A/D-Wandler, der in einem 1-Chip-Mikrocomputer
enthalten ist, bereitzustellen, die in der Lage ist, eine
vollständige Prüfung aller Fehler in dem digitalen Teil des
A/D-Wandlers zu ermitteln, und zwar durch Testen des digitalen
Teils während eines Funktions-Testschrittes, der durch den
Mikrocomputer ausgeführt wird.
Weiterhin setzt sich die Erfindung das Ziel, eine Testeinrichtung
für einen A/D-Wandler zu schaffen, der in einem 1-Chip-Mikrocomputer
enthalten ist, wobei die Testeinrichtung in der
Lage sein soll, analoge und digitale Teile des A/D-Wandlers
individuell in sehr kurzer Zeit zu überprüfen.
Nach der Erfindung werden diese Ziele erreicht durch eine
Testeinrichtung für einen A/D-Wandler, der in einem Mikrocomputer
enthalten ist, wobei die Testeinrichtung folgendes
aufweist:
Einen Analogen-Verarbeitungsschaltkreis zum Auswählen eines analogen Eingangssignals in Abhängigkeit von analogen Eingangs- Auswahldaten des Mikrocomputers, wobei Bezugsdaten in eine Bezugsspannung umgewandelt werden und die ausgewählten analogen Eingangssignale mittels des Komparators mit der Bezugsspannung verglichen werden; eine digitale Verarbeitungsschaltung zum Steuern des Betriebs des Komparators entsprechend Analog/Digital-Wandlungsperioden-Auswahldaten, die vom Mikrocomputer erhalten werden, wobei die Bezugsdaten zum Erzeugen der Bezugsspannung ausgegeben werden, ein Ausgangssignal der analogen Verarbeitungsschaltung in digitale Daten umgewandelt wird, die digitalen Daten als Ergebnisdaten gespeichert werden und nach Vervollständigung einer 8-bit-Datenwandlung ein Unterbrechungssignal erzeugt wird, so daß der Mikrocomputer freigegeben wird, um die Ergebnisdaten auszulesen; und eine Eigentest-Datenladeschaltung zum Einstellen eines Eigentest-Zustands aufgrund von Daten des Mikrocomputers, wobei Eigentest-Daten gespeichert werden, die Eigentest-Daten im Eigentest-Zustand anstelle des Ausgangssignals der Analog- Verarbeitungsschaltung ausgewählt werden, und die ausgewählten Eigentest-Daten in die digitale Verarbeitungsschaltung eingegeben werden, so daß ein Versagen im digitalen Teil des A/D-Wandlers ermittelt werden kann.
Einen Analogen-Verarbeitungsschaltkreis zum Auswählen eines analogen Eingangssignals in Abhängigkeit von analogen Eingangs- Auswahldaten des Mikrocomputers, wobei Bezugsdaten in eine Bezugsspannung umgewandelt werden und die ausgewählten analogen Eingangssignale mittels des Komparators mit der Bezugsspannung verglichen werden; eine digitale Verarbeitungsschaltung zum Steuern des Betriebs des Komparators entsprechend Analog/Digital-Wandlungsperioden-Auswahldaten, die vom Mikrocomputer erhalten werden, wobei die Bezugsdaten zum Erzeugen der Bezugsspannung ausgegeben werden, ein Ausgangssignal der analogen Verarbeitungsschaltung in digitale Daten umgewandelt wird, die digitalen Daten als Ergebnisdaten gespeichert werden und nach Vervollständigung einer 8-bit-Datenwandlung ein Unterbrechungssignal erzeugt wird, so daß der Mikrocomputer freigegeben wird, um die Ergebnisdaten auszulesen; und eine Eigentest-Datenladeschaltung zum Einstellen eines Eigentest-Zustands aufgrund von Daten des Mikrocomputers, wobei Eigentest-Daten gespeichert werden, die Eigentest-Daten im Eigentest-Zustand anstelle des Ausgangssignals der Analog- Verarbeitungsschaltung ausgewählt werden, und die ausgewählten Eigentest-Daten in die digitale Verarbeitungsschaltung eingegeben werden, so daß ein Versagen im digitalen Teil des A/D-Wandlers ermittelt werden kann.
Die erfindungsgemäße Testvorrichtung für einen A/D-Wandler, der
in einem 1-Chip-Mikrocomputer enthalten ist, ist in der Lage,
alle Fehler im digitalen Teil des A/D-Wandlers dadurch zu
ermitteln, daß der digitale Teil in einem Funktionstestschritt
geprüft wird, der durch den Mikrocomputer ausgeführt wird. Die
erfindungsgemäße Testvorrichtung weist ein A/D-Test-Laderegister
auf zum Speichern eines digitalen Wertes, der einem zu
überprüfenden Analogwert entspricht. In einem A/D-Eigentestzustand
werden mittels einer Steuerlogik Daten des A/D-Test-Laderegisters
in einem A/D-Datenregister gespeichert, und zwar bei
Setzung einer A/D-Startmarke. Die Datenspeicherung erfolgt
anstelle eines Ausgangssignals eines Komparators, das auf einem
analogen Eingangssignal basiert. Wenn die Daten gelesen werden,
ist es möglich, analoge und digitale Teile des A/D-Wandlers
individuell zu prüfen, und zwar in einem Funktionstest, so daß
alle möglichen Fehler des A/D-Wandlers ermittelbar sind.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher
erläutert. Es zeigt
Fig. 1 ein Block-Diagramm einer herkömmlichen Testeinrichtung
für einen A/D-Wandler; und
Fig. 2 ein Block-Diagramm einer Testeinrichtung gemäß der
Erfindung.
Gemäß Fig. 2 weist die Testeinrichtung einen analogen Verarbeitungsschaltkreis
10 auf zum Auswählen eines analogen Eingangssignals
auf Basis von analogen Eingangs-Auswahldaten eines
Mikrocomputers, weiterhin zum Umwandeln von Bezugsdaten in eine
Bezugsspannung Vref und zum Vergleichen der ausgewählten
analogen Eingangssignals mit der Bezugsspannung Vref im Komparator
14. Die Testeinrichtung weist weiterhin eine digitale
Verarbeitungsschaltung 20 auf zum Steuern des Betriebs des
Komparators 14 entsprechend Analog/Digital-Umwandlungsperioden-
Auswahldaten des Mikrocomputers, zum Ausgeben von Bezugsdaten
zum Erzeugen der Bezugsspannung Vref, zum Umwandeln eines
Ausgangssignals des analogen Verarbeitungsschaltkreises 10 in
digitale Daten, zum Speichern der digitalen Daten als Ergebnisdaten
und zum Erzeugen eines Unterbrechungssignals nach Vervollständigung
einer 8-bit-Datenkonversion, so daß der Mikrocomputer
in die Lage versetzt wird, die Ergebnisdaten zu lesen.
Die Testeinrichtung weist weiterhin einen Eigentest-Datenladeschaltkreis
30 auf zum Einstellen eines Eigentest-Zustands
entsprechend Daten vom Mikrocomputer, wobei Eigentest-Daten
gespeichert werden, die Eigentest-Daten im Eigentest-Zustand
anstelle des Ausgangssignals des analogen Verarbeitungsschaltkreises
10 ausgewählt werden, und die ausgewählten Eigentest-Daten
in den digitalen Verarbeitungsschaltkreis 20 eingegeben
werden, so daß ein Versagen im digitalen Teil des
A/D-Wandlers verifiziert werden kann.
Der analoge Verarbeitungsschaltkreis 10 weist einen analogen
Eingangs-Selektor 11 auf zum Speichern analoger Eingangs-Auswahldaten,
die über einen internen Datenbus 9 vom Mikrocomputer
erhalten werden, einen ersten Multiplexer 12 zum Auswählen von
einem aus einer Mehrzahl von Analog-Eingangsanschlüssen AIN1
bis AIN4 entsprechend Ausgangsdaten des analogen Eingangs-Selektors
11, einen Komparator 14 zum Vergleichen eines ausgewählten
analogen Eingangssignals vom Multiplexer 12 mit dem
Bezugssignal Vref, und einen D/A-Wandler 13 zum Umwandeln von
A/D-Wandlungs-Bezugsdaten in eine analoge Spannung und zum
Abgeben der analogen Spannung an den Komparator 14 als Bezugsspannung
Vref.
Andererseits weist die digitale Verarbeitungsschaltung 20 einen
A/D-Wandlungsperioden-Setzer 21 auf zum Speichern von A/D-Wandlungsperioden-
Daten, die über den Datenbus 9 vom Mikrocomputer
erhalten wurden, eine Steuerlogik 22 zum Abgeben eines Steuersignals,
um den Komparator 14 freizugeben, zum Erzeugen eines
Taktsignals, um den Eigentest-Datenladeschaltkreis 30 freizugeben,
so daß dieser die Eigentest-Daten ausgibt, zum Umwandeln
der Eigentest-Daten, die in den digitalen Verarbeitungsschaltkreis
20 eingegeben sind mittels des Eigentest-Daten-Ladeschaltkreises
30 oder der Ausgangssignale der analogen Verarbeitungsschaltung
10 in digitale Daten und zum Ausgeben der
digitalen Daten als A/D-Wandlungs-Ergebnisdaten, sowie einen
A/D-Wandlungs-Ergebnisdaten-Speicher 24 zum Speichern der
A/D-Wandlungsergebnisdaten von 8 Bits, die sequentiell von der
Steuerlogik 22 ausgegeben werden, zum Ausgeben von A/D-Wandlungs-Bezugsdaten,
die der Bezugsspannung Vref entsprechen, und
mit einem Unterbrechungsgenerator 23 zum Erzeugen eines Unterbrechungssignals
bei Vervollständigung der Ausgabe der
8-bit-A/D-Wandlungsdaten durch die Steuerlogik 22.
Die Eigentest-Datenladeschaltung 30 enthält einen Eigentest-Zustandssetzer
32, der Testzustands-Daten vom Mikrocomputer über
den internen Datenbus 9 enthält und der den Eigentest-Zustand
setzt, einen Eigentest-Datenspeicher 31 zum Empfangen des
Taktsignals von der Steuerlogik 22 des digitalen Verarbeitungsschaltkreises
20, zum Speichern der Eigentest-Daten, die vom
Mikrocomputer über den internen Datenbus 9, welcher darin
enthalten ist, empfangen werden, und zum Ausgeben der gespeicherten
Eigentest-Daten, einen Startmarken-Setzer 33 zum Setzen
einer Startmarke bei Empfang eines A/D-Wandlungs-Startsignals
vom Mikrocomputer über den internen Datenbus 9 und zum Ausgeben
eines Steuersignals an den digitalen Verarbeitungsschaltkreis
20, und einen zweiten Multiplexer 34, der schaltbar ist,
entsprechend dem durch den Eigentest-Zustandssetzer 32 gesetzten
Zustand, um Ausgangssignale vom Komparator 14 auszuwählen
oder Ausgangssignals vom Eigentest-Datenspeicher 31.
Der Betrieb der zuvor beschriebenen Testeinrichtung ist wie
folgt:
Zunächst soll ein Testbetrieb hinsichtlich des analogen Teils der Testeinrichtung beschrieben werden.
Zunächst soll ein Testbetrieb hinsichtlich des analogen Teils der Testeinrichtung beschrieben werden.
Für einen Test des analogen Teils werden zunächst analoge, zu
testende Spannungen vom Mikrocomputer abgegeben und an den
Eingangsanschlüssen AIN1 bis AIN4 jeweils angelegt. Zur gleichen
Zeit werden analoge Eingangs-Auswahldaten und A/D-Wandlungsperioden-
Auswahldaten vom Mikrocomputer über den internen
Datenbus 9 abgegeben. Danach wird die Test-Startmarke gesetzt.
In Ansprache auf das Setzen der Test-Startmarke werden die
analogen Eingangs-Auswahldaten im analogen Eingangs-Selektor 11
der analogen Verarbeitungsschaltung 10 gespeichert. Auf Basis
der analogen Eingangs-Auswahldaten, die im Selektor 11 gespeichert
sind, wählt der erste Multiplexer 12 einen der analogen
Eingangsanschlüsse AIN1 bis AIN4. Ein analoges Eingangssignal
Vin wird in den Multiplexer 12 über den ausgewählten
analogen Eingangsanschluß eingegeben und an den Eingangsanschluß (-)
des Komparators 14 angelegt. Der andere Eingangsanschluß (+)
des Komparators 14 erhält das A/D-Wandlungs-Bezugssignal,
das umgewandelt worden ist in eine analoge Bezugsspannung
Vref.
Andererseits werden die A/D-Wandlungsperioden-Auswahldaten, die
vom Mikrocomputer über den internen Datenbus 9 ausgegeben
werden, im A/D-Wandlungsperioden-Setzer 21 der digitalen
Verarbeitungsschaltung 20 gespeichert. Auf Basis der A/D-Wandlungsperioden-
Auswahldaten führt der Mikrocomputer 22 eine
A/D-Wandlungssteuerung durch.
Danach, wenn A/D-Wandlungs-Startdaten vom Mikrocomputer ausgegeben
werden, setzt der A/D-Wandlungs-Startmarken-Setzer 33
eine Startmarke. Gemäß dem Setzen der A/D-Wandlungs-Startmarke
führt die Steuerlogik 22 die A/D-Wandlungs-Steuerung durch.
Die Steuerlogik 22 erzeugt ein Steuersignal, um den Komparator
14 freizugeben, und ein A/D-Wandlungs-Bezugssignal, und zwar
auf Basis von Daten, die vom A/D-Wandlungsperioden-Setzer 21
erhalten werden. Die A/D-Wandlungs-Bezugsdaten werden im
D/A-Wandler 13 empfangen und in die analoge Bezugsspannung Vref
gewandelt, welche ihrerseits angelegt wird an den anderen
Eingangsanschluß (+) des Komparators 14. Der Komparator 14 wird
in Betrieb gesetzt durch das Freigabe-Steuersignal von der
Steuerlogik 22 und vergleicht deshalb das analoge Eingangssignal
Vin mit dem analogen Bezugssignal Vref. Das Ergebnissignal
des Komparators 14 wird an einen Eingangsanschluß des
zweiten Multiplexers 34 angelegt. Der zweite Multiplexer 34
wird geschaltet entsprechend einem vom Eigentest-Zustandssetzer
32 gesetzten Zustand, um ein Ausgangssignal des Komparators 14
auszuwählen oder Ausgangsdaten vom Eigentest-Datenspeicher 31.
In Zuständen, die nicht der Eigentest-Zustand sind, wählt der
zweite Multiplexer 34 das Ausgangssignal des Komparators 14
aus und gibt dieses in die Steuerlogik 22. In der Steuerlogik
22 wird das vom zweiten Multiplexer 34 eingegebene Signal in
digitale Daten gewandelt, welche ihrerseits in den A/D-Wandlungsergebnis-
Datenspeicher 24 eingegeben werden.
Bei diesem Verfahren steuert die Steuerlogik 22 für jedes Bit
die A/D-Wandlung. Ergebnisdaten, d. h., A/D-Wandlungs-Ergebnisdaten
werden im A/D-Wandlungs-Ergebnisdatenspeicher 24 gespeichert.
Bei Vervollständigung einer 8-bit-Datenwandlung wird ein
Unterbrechungssignal im Unterbrechungsgenerator 23 erzeugt.
Durch das Unterbrechungssignal wird der Mikrocomputer veranlaßt,
die A/D-Umwandlungs-Ergebnisdaten auszulesen, die in dem
entsprechenden Speicher abgespeichert sind und er unterscheidet,
ob die gelesenen digitalen Daten zu der Analogspannung
passen, die am ausgewählten analogen Eingangsanschluß angelegt
ist, so daß der Analogteil des A/D-Wandlers geprüft wird.
Nunmehr wird der Testbetrieb hinsichtlich des digitalen Teils
der Testeinrichtung beschrieben.
Zur Selbst-Überprüfung (Eigenprüfung) des digitalen Teils des
A/D-Wandlers wird zunächst der Mikrocomputer veranlaßt,
A/D-Wandlungsperioden-Auswahldaten abzugeben sowie A/D-Wandlungs-
Eigentestdaten und Eigentest-Zustands-Setzdaten, und zwar
über den internen Datenbus 9, und es wird eine Startmarke
gesetzt.
Im Ergebnis werden die A/D-Wandlungsperioden-Auswahldaten
gespeichert im A/D-Wandlungsperioden-Setzer 21 des digitalen
Verarbeitungskreises 20. Andererseits werden die Eigentest-Zustands-
Setzdaten an den Eigentest-Zustandssetzer 32 angelegt,
um den Eigentest-Zustand darin zu setzen. Gemäß einer solchen
Setzung des Zustands mit Eigentest, werden die A/D-Wandlungs-
Eigentestdaten im A/D-Wandlungs-Eigentest-Datenspeicher 31
gespeichert. Die Eigentest-Daten sind ein digitaler Wert, der
dem Pegel der zu prüfenden Analogspannung entspricht (zugeordnet
ist).
Sodann gibt der Mikrocomputer Daten aus, die den Start des
Eigentests befehlen, und zwar an den Startmarken-Setzer 33, so
daß dort die Startmarke gesetzt wird. In Abhängigkeit vom
Setzen der Startmarke steuert die Steuerlogik 22 der digitalen
Verarbeitungsschaltung den Eigentest-Betrieb bezüglich des
digitalen Teils.
Dies bedeutet, daß die Steuerlogik 22 ein Taktsignal abgibt für
die Datenübertragung zum Eigentest-Speicher 31. Synchron mit
dem Taktsignal werden die A/D-Wandlungs-Eigentestdaten, die im
Speicher 31 gespeichert sind, in den zweiten Multiplexer 34
gegeben. Unter Steuerung des Eigentest-Zustands-Setzers 32
wählt der zweite Multiplexer 34 die A/D-Wandlungs-Eigentestdaten
aus, die vom Speicher 31 ausgegeben werden und gibt diese
in die Steuerlogik 22 ein. Die Steuerlogik 22 wandelt das vom
zweiten Multiplexer 34 erhaltene Signal in digitale Daten und
gibt diese in den A/D-Wandlungs-Ergebnisdatenspeicher 24 ein.
Wird diese Routine achtmal wiederholt, so ist eine 8-bit-Datenwandlung
vervollständigt. In Ansprache auf eine Vervollständigung
einer 8-bit-Datenwandlung erzeugt der Unterbrechungsgenerator
23 ein Unterbrechungssignal. In Ansprache auf das
Unterbrechungssignal liest der Mikrocomputer A/D-Wandlungs-Ergebnisdaten,
die im A/D-Wandlungs-Ergebnisdatenspeicher 24
gespeichert sind, und vergleicht sodann die gelesenen Daten mit
den A/D-Wandlungs-Eigentestdaten, die wie oben beschrieben
eingegeben wurden, um einen möglichen Fehler im digitalen Teil
des A/D-Wandlers zu finden.
Sind die im Speicher 31 gespeicherten A/D-Eigentest-Daten von
unterschiedlicher Struktur, so können alle möglichen Fehler des
digitalen Teils dadurch ermittelt werden, daß die obige Prozedur
wiederholt wird. Durch Ausführung der obigen Prozedur
zusammen mit der Testprozedur hinsichtlich des analogen Teils
ist ein Gesamttest der A/D-Umwandlungslogik möglich.
Wie sich aus der vorstehenden Beschreibung ergibt, ist der
erläuterte Tester für einen A/D-Wandler, welcher insbesondere
in einem 1-Chip-Mikrocomputer enthalten sein kann, in der Lage,
alle Fehlermöglichkeiten im digitalen Teil des A/D-Wandlers zu
überprüfen, und zwar durch Überprüfung des digitalen Teils im
Rahmen eines Funktions-Testschrittes, der durch den Mikrocomputer
ausgeführt wird, wodurch die Prüfzeit reduziert ist. Der
Tester hat auch den Vorteil, daß eine sehr effiziente Überprüfung
ermöglicht ist, nämlich dadurch, daß alle Fehlerquellen im
digitalen Teil erkennbar sind, bevor ein Genauigkeitstest
bezüglich des A/D-Wandlers durchgeführt wird.
Claims (4)
1. Testvorrichtung für einen A/D-Wandler, der in einem Mikrocomputer
enthalten ist, mit:
- - einer analogen Verarbeitungseinrichtung (10) zum Auswählen eines analogen Eingangssignals auf Basis von Analog-Eingangssignal- Auswahldaten des Mikrocomputers, zum Wandeln von Bezugsdaten in eine Bezugsspannung (Vref) und zum Vergleichen des ausgewählten analogen Eingangssignals mit der Bezugsspannung (Vref) mittels eines Komparators (14);
- - einer digitalen Verarbeitungseinrichtung (20) zum Steuern des Betriebs des Komparators (14) aufgrund von Analog/Digital-Umwandlungsperioden- Auswahldaten des Mikrocomputers, zum Ausgeben der Bezugsdaten zur Erzeugung der Bezugsspannung (Vref), zum Umwandeln eines Ausgangssignals der analogen Verarbeitungseinrichtung in digitale Daten, zum Speichern der digitalen Daten als Ergebnisdaten und zum Erzeugen eines Unterbrechungssignals nach Vervollständigung einer 8-bit-Datenwandlung, wobei der Mikrocomputer die Ergebnisdaten liest; und
- - einer Eigentest-Daten-Ladeeinrichtung (30) zum Setzen eines Eigentestzustandes aufgrund von Daten des Mikrocomputers, zum Speichern von Eigentest-Daten, zum Auswählen der Eigentest-Daten im Eigentest-Zustand anstelle des Ausgangssignals der analogen Verarbeitungseinrichtung (10), und zum Laden der ausgewählten Eigentest-Daten in die digitale Verarbeitungseinrichtung (20), um ein Versagen im digitalen Teil des A/D-Wandlers zu ermitteln.
2. Testvorrichtung gemäß Anspruch 1,
dadurch gekennzeichnet, daß die analoge
Verarbeitungseinrichtung (10) folgendes aufweist:
- - einen analogen Eingangsselektor (11) zum Speichern analoger Eingangs-Auswahldaten, die vom Mikrocomputer über einen internen Datenbus (9) desselben erhalten werden;
- - einem ersten Multiplexer (12) zum Auswählen eines analogen Eingangsanschlusses (AIN1 . . . AIN4) aufgrund von Ausgangsdaten des analogen Eingangsselektors;
- - einem Komparator (14) zum Vergleichen eines ausgewählten analogen Eingangssignals des Multiplexers mit dem Bezugssignal; und
- - einem D/A-Wandler (13) zum Wandeln von A/D-Umwandlungs-Bezugsdaten in eine analoge Spannung und zum Abgeben der analogen Spannung an den Komparator als Bezugsspannung (Vref).
3. Testvorrichtung nach einem der Ansprüche 1 oder 2,
dadurch gekennzeichnet, daß die digitale
Verarbeitungseinrichtung (20) folgendes aufweist:
- - einen A/D-Wandlungsperioden-Setzer (21) zum Speichern von A/D-Wandlungsperioden-Daten, die vom Mikrocomputer über den internen Datenbus (9) empfangen werden;
- - einer Steuerlogik (22) zum Abgeben eines Steuersignals gemäß dem der Komparator (14) in Betrieb gesetzt wird, zum Erzeugen eines Taktsignals aufgrund dessen der Eigentest-Daten-Ladeschaltkreis (30) veranlaßt wird, die Eigentest-Daten auszugeben, zum Wandeln der Eigentest-Daten, die mittels der Eigentest- Daten-Ladeeinrichtung in die digitale Verarbeitungseinrichtung eingegeben wurden oder des Ausgangssignals der analogen Verarbeitungseinrichtung in digitale Daten und zum Ausgeben der digitalen Daten als A/D-Wandlungs-Ergebnisdaten;
- - einen A/D-Wandlungs-Ergebnisdaten-Speicher (24) zum Speichern der A/D-Wandlungs-Ergebnisdaten mit 8 Bits, die sequentiell von der Steuerlogik ausgegeben werden und zum Ausgeben von A/D-Wandlungs-Bezugsdaten, die der Bezugsspannung (Vref) entsprechen; und
- - einem Unterbrechungsgenerator (23) zum Erzeugen eines Unterbrechungssignals bei Vervollständigung der Ausgabe der 8-bit- A/D-Wandlungsdaten durch die Steuerlogik.
4. Testvorrichtung gemäß einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß die Eigentestdaten-
Ladeeinrichtung (30) folgendes aufweist:
- - einen Eigentest-Zustands-Setzer (32) zum Empfangen von Testzustandsdaten vom Mikrocomputer über den internen Datenbus (9) und zum Setzen des Eigentest-Zustandes;
- - einem Eigentest-Daten-Speicher (31) zum Empfangen des Taktsignals von der Steuerlogik der digitalen Verarbeitungseinrichtung; zum Speichern der Eigentest-Daten, die vom Mikrocomputer über den darin enthaltenen internen Datenbus (9) empfangen werden, und zum Ausgeben der gespeicherten Eigentest-Daten;
- - einem Startmarken-Setzer (33) zum Setzen einer Startmarke bei Empfang eines A/D-Wandlungs-Startsignals vom Mikrocomputer über den internen Datenbus (9) und zum Ausgeben eines Steuersignals an den digitalen Verarbeitungsschaltkreis (20); und
- - einen zweiten Multiplexer (34), der entsprechend einem vom Eigentest-Zustandssetzer gesetzten Zustand schaltbar ist, um Ausgangssignale des Komparators auszuwählen oder Ausgangsdaten aus dem Eigentest-Datenspeicher.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019910006771U KR930004772Y1 (ko) | 1991-05-13 | 1991-05-13 | 아날로그/디지탈 변환기의 테스트장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4215740A1 true DE4215740A1 (de) | 1992-11-19 |
DE4215740C2 DE4215740C2 (de) | 1994-06-01 |
Family
ID=19313747
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4215740A Expired - Fee Related DE4215740C2 (de) | 1991-05-13 | 1992-05-13 | Testvorrichtung für Analog/Digital-Wandler |
Country Status (4)
Country | Link |
---|---|
US (1) | US5305003A (de) |
JP (1) | JP2580338Y2 (de) |
KR (1) | KR930004772Y1 (de) |
DE (1) | DE4215740C2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0887938A1 (de) * | 1997-06-27 | 1998-12-30 | STMicroelectronics S.r.l. | Teststruktur für Analog-Digitalwandler, insbesondere für Analog-Digitalwandler mit schrittweiser Annäherung |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5483237A (en) * | 1994-01-31 | 1996-01-09 | At&T Corp. | Method and apparatus for testing a CODEC |
JPH08154055A (ja) * | 1994-11-25 | 1996-06-11 | Oki Electric Ind Co Ltd | アナログ/デジタル変換器 |
KR0157903B1 (ko) * | 1995-10-13 | 1999-03-20 | 문정환 | 아날로그/디지탈 변환기의 변환특성 테스트회로와 그 방법 |
TW356596B (en) * | 1996-10-16 | 1999-04-21 | Koninl Philips Electronics Nv | Testing control signals in A/D converters the invention relates to an integrated circuit containing an A/D converter and a test circuit |
FR2784193B1 (fr) * | 1998-10-05 | 2001-01-05 | Texas Instruments France | Mecanisme integre permettant une detection de defaillances par test automatique en temps reel pour un convertisseur analogique/numerique |
US6333706B1 (en) | 1999-08-02 | 2001-12-25 | International Business Machines Corporation | Built-in self-test for analog to digital converter |
JP2003242049A (ja) * | 2002-02-18 | 2003-08-29 | Niles Parts Co Ltd | マイクロコンピュータの異常検出方法 |
US6703952B2 (en) * | 2002-06-10 | 2004-03-09 | Adc Dsl Systems, Inc. | Testing analog-to-digital and digital-to-analog converters |
US7138815B1 (en) | 2003-12-24 | 2006-11-21 | Xilinx, Inc. | Power distribution system built-in self test using on-chip data converter |
US7599299B2 (en) * | 2004-04-30 | 2009-10-06 | Xilinx, Inc. | Dynamic reconfiguration of a system monitor (DRPORT) |
WO2005111640A1 (en) * | 2004-04-30 | 2005-11-24 | Xilinx, Inc. | System monitor in an integrated circuit |
US7138820B2 (en) * | 2004-04-30 | 2006-11-21 | Xilinx, Inc. | System monitor in a programmable logic device |
US7102555B2 (en) * | 2004-04-30 | 2006-09-05 | Xilinx, Inc. | Boundary-scan circuit used for analog and digital testing of an integrated circuit |
TWI241071B (en) * | 2004-06-30 | 2005-10-01 | Univ Nat Cheng Kung | Test framework and test method of analog to digital converter |
US7428159B2 (en) * | 2005-03-31 | 2008-09-23 | Silicon Laboratories Inc. | Digital PWM controller |
US7426123B2 (en) * | 2004-07-27 | 2008-09-16 | Silicon Laboratories Inc. | Finite state machine digital pulse width modulator for a digitally controlled power supply |
US7142140B2 (en) * | 2004-07-27 | 2006-11-28 | Silicon Laboratories Inc. | Auto scanning ADC for DPWM |
TWI270254B (en) * | 2005-09-16 | 2007-01-01 | Univ Nat Chiao Tung | Reprogrammable switched-capacitor input circuit for receiving digital test stimulus signal in analog test |
CN102931988B (zh) * | 2012-11-08 | 2015-07-15 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种基于cpld编程的高精度ad转换器的测试系统 |
TWI489237B (zh) * | 2012-11-16 | 2015-06-21 | Ind Tech Res Inst | 即時取樣裝置及其方法 |
CN109709863B (zh) * | 2019-01-05 | 2024-03-08 | 深圳市合信达控制系统有限公司 | 一种单片机的ad端口自检电路、单片机及热水器 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3739725A1 (de) * | 1987-11-24 | 1989-06-08 | Vdo Schindling | Anordnung zur ermittlung fehlerfreier digitaler elektrischer groessen bei einer mehrkanal-analog/digital-wandlung |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5753145A (en) * | 1980-09-16 | 1982-03-30 | Sony Tektronix Corp | Calibrator for analogue-digital converter |
US4538269A (en) * | 1983-04-18 | 1985-08-27 | International Telephone And Telegraph Corporation | Programmable coding and decoding arrangement |
US4612533A (en) * | 1985-06-12 | 1986-09-16 | The United States Of America As Represented By The Secretary Of The Air Force | Harmonic distortion reduction technique for data acquistion |
JPH0695659B2 (ja) * | 1986-09-05 | 1994-11-24 | 日本電信電話株式会社 | 符号復号器試験方法 |
GB2199711B (en) * | 1987-01-08 | 1990-10-24 | Schlumberger Electronics | Converter calibration |
US4763105A (en) * | 1987-07-08 | 1988-08-09 | Tektronix, Inc. | Interleaved digitizer array with calibrated sample timing |
DE3854815D1 (de) * | 1988-09-30 | 1996-02-01 | Siemens Ag | Verfahren zur Bestimmung und Verarbeitung von Korrekturwerten für selbstkalibrierende A/D- und D/A-Wandler und Rechenwerk zur Durchführung des Verfahrens |
US4937575A (en) * | 1988-10-18 | 1990-06-26 | Honeywell Inc. | Precision A/D converter utilizing a minimum of interface interconnections |
JPH02250527A (ja) * | 1989-03-24 | 1990-10-08 | Nec Corp | Adコンバータ |
US5053770A (en) * | 1990-05-18 | 1991-10-01 | Analogic Corporation | Digital autozero circuit operable in a plurality of modes with separate storage for offset corrections for each mode |
-
1991
- 1991-05-13 KR KR2019910006771U patent/KR930004772Y1/ko not_active IP Right Cessation
-
1992
- 1992-05-11 US US07/880,772 patent/US5305003A/en not_active Expired - Lifetime
- 1992-05-13 DE DE4215740A patent/DE4215740C2/de not_active Expired - Fee Related
- 1992-05-13 JP JP1992031418U patent/JP2580338Y2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3739725A1 (de) * | 1987-11-24 | 1989-06-08 | Vdo Schindling | Anordnung zur ermittlung fehlerfreier digitaler elektrischer groessen bei einer mehrkanal-analog/digital-wandlung |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0887938A1 (de) * | 1997-06-27 | 1998-12-30 | STMicroelectronics S.r.l. | Teststruktur für Analog-Digitalwandler, insbesondere für Analog-Digitalwandler mit schrittweiser Annäherung |
Also Published As
Publication number | Publication date |
---|---|
KR920022314U (ko) | 1992-12-19 |
KR930004772Y1 (ko) | 1993-07-23 |
JPH0523633U (ja) | 1993-03-26 |
JP2580338Y2 (ja) | 1998-09-10 |
US5305003A (en) | 1994-04-19 |
DE4215740C2 (de) | 1994-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4215740C2 (de) | Testvorrichtung für Analog/Digital-Wandler | |
DE69124709T2 (de) | Eingebaute Selbstprüfung für Analog-Digitalumsetzer | |
DE69124170T2 (de) | Automatisches Prüfausrüstungssystem, das eine Stiftscheibenarchitektur verwendet | |
EP1097460B1 (de) | Integrierte schaltung mit einer selbsttesteinrichtung zur durchführung eines selbsttests der integrierten schaltung | |
DE69621068T2 (de) | Analog-Digitalwandler nach dem Verfahren der sukzessiven Approximation | |
DE3687942T2 (de) | Pruefmustergenerator. | |
DE3201297C2 (de) | ||
DE68925994T2 (de) | Programmgesteurte In-circuit-Prüfung von Analogdigitalwandlern | |
DE19716366A1 (de) | Mustergenerator für Halbleiter-Prüfsystem | |
DE68913807T2 (de) | Taktgeber. | |
DE3832440A1 (de) | Testschaltungseinrichtung | |
DE19951534A1 (de) | Integrierte Halbleiterschaltung | |
DE3855314T2 (de) | Dateneingangsschaltung mit Signalspeicherschaltung | |
DE3331965A1 (de) | Verfahren und anordnung fuer die schrittweise statische pruefung der jeweiligen verbindungen und integrierten untersysteme eines auf mikroprozessorbestueckung aufbebauten systems zur oeffentlichen verwendung | |
DE4435765C2 (de) | Analog/Digital-Konverter | |
DE19755666B4 (de) | Integrierte Schaltung mit eingebauten Digital-Analog-Wandler | |
DE69022766T2 (de) | Verfahren und Gerät zur Binärzählerprüfung. | |
DE3817143A1 (de) | Schaltungseinrichtung mit selbsttestfunktion und testverfahren zum selbsttest | |
DE2534454A1 (de) | Schaltungspruefgeraet | |
DE10393883T5 (de) | Zeitablauferzeugungsschaltung und das die Zeitablauferzeugungsschaltung aufweisendes Halbleitertestgerät | |
DE69125751T2 (de) | Schaltkreis und Verfahren zur Festlegung von Verzögerungsdaten | |
DE19650291A1 (de) | Abtast-Testgerät | |
DE10058464B4 (de) | Mustererzeugungsverfahren, dieses verwendender Mustergenerator, und diesen Mustergenerator verwendendes Speichertestgerät | |
DE4200882C2 (de) | Analog/Digital-Umsetzer | |
DE2623892A1 (de) | Verfahren und einrichtung zum bewerten von ultraschall-signalen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR |
|
8339 | Ceased/non-payment of the annual fee |