DE3687942T2

DE3687942T2 - Pruefmustergenerator.

Info

Publication number: DE3687942T2
Application number: DE8686114074T
Authority: DE
Inventors: Kazuo Yamaguchi
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1985-10-11
Filing date: 1986-10-10
Publication date: 1993-06-17
Anticipated expiration: 2006-10-11
Also published as: KR870004454A; EP0218261A3; EP0218261B1; EP0218261A2; US4862460A; DE3687942D1; JPS6285881A; KR900004889B1; JPH0750159B2

Description

HINTERGRUND DER ERFINDUNG

Die Erfindung betrifft einen Prüfmustergenerator, wie er im Oberbegriff von Anspruch 1 beschrieben ist. Ein derartiger Prüfmustergenerator ist aus US-A-4 125 763 bekannt. In der letzten Zeit wurden verschiedene komplexe LSI-Bauelemente entwickelt, zu denen sowohl Speichereinheiten als auch logische Einheiten gehören.
Im allgemeinen wird die Prüfung spezieller Funktionen komplexer Bauelemente mit einem Speichertester für eine Speichereinheit und einem Logiktester für eine logische Einheit ausgeführt. Andernfalls sind z. B., wenn eine Speichereinheit mit einem Logiktester geprüft wird, Prüfmuster für die Speichereinheit vorab in einem Musterspeicher des Logiktesters abzuspeichern. Darüber hinaus muß jedes von mehreren Prüfmustern für jeden Stift oder jeden Stiftblock häufig verändert werden, so daß es unmöglich ist, für jedes Prüfmuster eine wirkungsvolle Stiftzuordnung auszuführen.
Das oben angegebene Dokument aus dem Stand der Technik offenbart einen Platinentester zum Überprüfen einer Mikrocomputerplatine in völligem Echtzeitbetrieb, d. h. unter Betrieb mit der aktuellen Taktfrequenz, und auch zum Betreiben peripherer Logik, um den Einfluß gegenseitiger Beeinflussung zwischen der peripheren Logik und dem Mikrocomputer zu überprüfen. Zu diesem Zweck ist eine äußere Zeitsteuerungsfunktion hinzugefügt, um den Betrieb der Platine mit dem Bezugs(oder Normal-)betrieb zu vergleichen.
Bei diesem Platinentester wird das Ausgangssignal von einem von vier Multiplexern als Schaltsignal verwendet, von denen jedes zu einer anderen Datenquelle für denselben Auswahlcode durchschaltet, so daß die Auswahlreihenfolge der Datenquellen verändert werden kann und für jeden Stift vier unabhängige Programmfolgen möglich sind. Selbst mit dem Schaltsignal ist es jedoch nicht möglich, jedem beliebigen Stift ein gewünschtes Muster willkürlich zuzuordnen.
Aus US-A-4 293 950 ist ferner ein Speichertester mit einem Adreßmustererzeugungs-Schaltungsteil, einem Datenmustererzeugungs-Schaltungsteil, einem Speichersteuersignalerzeugungs-Schaltungsteil und einem Pufferspeicher-Schaltungsteil bekannt. Multiplexer geben die ihnen vom Adreßmustererzeugungs-Schaltungsteil, vom Datenmustererzeugungs-Schaltungsteil und vom Speichersteuersignalerzeugungs-Schaltungsteil oder das Adreßmuster, das Datenmuster oder das Speichersteuermuster vom Pufferspeicher-Schaltungsteil abhängig von einem Pufferspeicherbetriebssignal aus. Obwohl dadurch die vorgegebenen Stiften zugeführten Muster in Echtzeit verändert werden können, ist es nicht möglich, spezielle Muster selektiv einem beliebigen Stift zuzuführen. Darüber hinaus sind die erzeugten Muster nur solche für einen Speicher.

ZUSAMMENFASSUNG DER ERFINDUNG

Es ist eine Aufgabe der Erfindung, die obigen Schwierigkeiten zu beseitigen und einen kompakten Prüfmustergenerator anzugeben, der dazu geeignet ist, ein komplexes Gerät mit einer Speichereinheit und einer logischen Einheit zu überprüfen, d. h. einen Prüfmustergenerator, der dazu in der Lage ist, mehrere verschiedene Musterdaten einem gewünschten Stift oder Stiftblock mit einem gewünschten Testzyklus zuzuführen.
Ausgehend vom anfangs angegebenen Stand der Technik wird diese Aufgabe durch die im kennzeichnenden Teil von Anspruch 1 angegebenen Merkmale gelöst.
Ein besonderes Merkmal der Erfindung liegt darin, daß die Mustersteuerung nicht unter Verwendung eines Speichers aufgebaut ist, der Daten für die Steuerung der Auswahleinrichtung speichert, sondern daß Mikrosteuercodes auf geschickte Weise dazu verwendet werden, den Umfang der Steuerung klein zu halten.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Fig. 1 ist ein Blockdiagramm, das den Aufbau eines Prüfmustergenerators gemäß einem Ausführungsbeispiel der Erfindung zeigt;
Fig. 2 ist ein Blockdiagramm, das einen detaillierten Aufbau der Mustersteuerung zeigt;
Fig. 3 ist ein schematisches Diagramm, das das Eingangs/Ausgangs-Ansprechverhalten der Mustersteuerung zeigt;
Fig. 4 ist eine Tabelle, die einen A/D-Ausgangssignalstatus der Mustersteuerung, bezogen auf ein Adreß/Daten-Steuersignal und ein Eingangssignal für ein äußeres Einstellregister, zeigt;
Fig. 5 ist ein Blockdiagramm, das ein gesamtes System zeigt, bei dem der erfindungsgemäße Prüfmustergenerator als Prüfeinrichtung verwendet wird; und
Fig. 6 zeigt ein Beispiel der Konfiguration eines komplexen Geräts, auf das der erfindungsgemäße Prüfmustergenerator anwendbar ist.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE

Das bevorzugte Ausführungsbeispiel der Erfindung wird nun unter Bezugnahme auf die beigefügten Zeichnungen beschrieben.
In Fig. 1 bezeichnet ein Bezugszeichen 1 einen Algorithmusmustergenerator (nachfolgend mit ALPG abgekürzt), der ein algorithmisches Muster erzeugt, während ein Bezugszeichen 2 einen Sequentiellmustergenerator (nachfolgend mit SQPG abgekürzt) zeigt, der ein sequentielles Muster erzeugt. Der SQPG 2 ist hauptsächlich aus einer Prüffolgesteuerung 3 zum Steuern jedes Stiftmoduleinheit 16, einem für jede Stiftmoduleinheit vorhandenen Adreßregister und einem Musterspeicher 5 aufgebaut. Die Prüffolgensteuerung 3 gibt über einen Adreßbus c eine Adresse an ein Adreßregister 4 der Stiftmoduleinheit 16 aus. Ein Ausgangssignal des Adreßregisters 4 wird einem Musterspeicher 5 zugeführt, der ein Datenmuster speichert. Die Prüffolgensteuerung 3 sendet ferner einen Mikrosteuercode über eine Busleitung d an eine Mustersteuerung 6.
Die Mustersteuerung 6 nimmt eine Steuerung zum Auswählen eines Musters vor. Bei diesem Ausführungsbeispiel erzeugt die Testfolgensteuerung 3 Mikrosteuercodes dafür, daß die Mustersteuerung vier Signale ausgibt. Das erste ist ein Mustermoduserzeugungssignal S/A zum Umschalten zwischen dem ALPG 1 und dem SQPG 2 abhängig von einem Musterkombinationsmodus in Richtung von Stiften. Das zweite ist ein Adreß/Daten-Steuersignal A/D zum Auswählen einer Adresse oder von Daten (einschließlich Steuerdaten) des ALPG 1. Das dritte ist ein X/Y-Adreßsteuersignal X/Y zum Auswählen einer X- oder Y-Adresse von Adressen des ALPG 1. Das vierte ist ein Haltesignal SH zum Steuern des Ausgangssignals eines Haltemusters des SQPG 2, welches Signal SH in ein Adreßregister 4 eingegeben wird.
Der ALPG 1 gibt über einen Adreßbus a eine Adresse an das X/Y-Adreßregister 17 jedes Stiftmoduls 16 aus, und er sendet Daten über einen Datenbus b an ein Datenregister 18. Das X/Y-Adreßregister 17 gibt X- und Y-Adreßdaten über eine Busleitung e in einen X-Adreßmultiplexer 7 bzw. einen Y-Adreßmultiplexer 8 ein. Ein externer Einstellwert von einem äußeren Einstellregister 13 wird in den X-Adreßmultiplexer eingegeben, um ein gewünschtes Bit der X-Adresse auszuwählen, während ein extern eingestellter Wert von einem äußeren Einstellregister 14 in den Y-Adreßmultiplexer eingegeben wird, um ein gewünschtes Bit der Y-Adresse auszuwählen. Ein vom X-Adreßmultiplexer 7 ausgewählter X-Adreßwert und ein vom Y-Adreßmultiplexer 8 ausgewählter Y-Adreßwert werden in einen X/Y-Adreßmultiplexer 10 eingegeben, in den das X/Y- Adreßsteuersignal X/Y von der Mustersteuerung eingegeben wird. Das Datenregister 18 sendet Daten über eine Busleitung f an einen Datenmultiplexer 9. Ein extern eingestellter Wert von einem äußeren Einstellregister 17 wird in den Datenmultiplexer 9 eingegeben, um ein gewünschtes Datenbit auf der Busleitung f auszuwählen. Der durch den Datenmultiplexer 9 ausgewählte Datenwert und ein vom X/Y-Adreßmultiplexer 10 ausgewähltes Adreßsignal werden einem Adreß/Daten-Multiplexer 11 zugeführt, der entweder die Daten oder die Adresse abhängig von einem Adreß/Daten-Steuersignal A/D von der Mustersteuerung 6 auswählt und den ausgewählten Wert an einen Mustermultiplexer 12 sendet. Der Mustermultiplexer 12, der das Mustersignal vom Musterspeicher und ein Adreß- oder Datensignal vom ALPG 1 über den Adreß/Daten-Multiplexer 11 empfängt, wählt abhängig vom Mustererzeugungsmodussignal S/A von der Mustersteuerung 6 ein Muster aus und gibt es aus.
Im Ausführungsbeispiel von Fig. 1 ist der Aufbau einer einzigen Stiftmoduleinheit 16 dargestellt, welche Einheit in Eins-zu-Eins-Entsprechung für jeden Stift oder jeden Stiftblock vorhanden ist, um jedes Prüfmuster leicht einem gewünschten Stift zuordnen zu können. Jedoch unterscheidet sich die Art des Musters, wie es einem Stift oder einem Stiftblock zugeführt wird, im allgemeinen abhängig vom Typ des zu überprüfenden Geräts, wie eines LSI-Bauelements, wobei der Aufbau einer Stiftmoduleinheit für jeden Stift oder Pinblock verändert werden kann.
Der Betrieb des Prüfmustergenerators des Ausführungsbeispiels wird unter Bezugnahme auf die Fig. 2 bis 6 beschrieben. Bei diesem, Mehrzweckprüfungen ausführenden Ausführungsbeispiel wird ein Stift entweder mit einem Datenmuster, das Adreß- und Daten(einschließlich Steuerdaten-)muster vom ALPG 1 und ein aus dem Musterspeicher 5 gesteuert durch die Folgesteuerung 3 ausgelesenes Datenmuster enthält, oder mit einem Haltemuster um einen Zyklus vor dem Datenmuster versorgt.
Ein komplexes Gerät, wie es in Fig. 6 dargestellt ist, unterscheidet sich von einem herkömmlichen Bauelement, das alleine aus einer Speichereinheit oder einer Logikeinheit aufgebaut ist, dadurch, daß es statt dessen auf solche Weise aufgebaut ist, daß eine Speichereinheit 20 und eine Logikeinheit aus einer Arithmetikeinheit 30 und einem Schieberegister 40 in wechselseitiger Zuordnung arbeiten. Daher wird z. B. ein Datenwert eines Dateneingangssignals Din einem Arithmetikablauf mit Daten in der Speichereinheit unterzogen, und das Ergebnis wird in die Speichereinheit 20 eingeschrieben. Infolgedessen ist ein ausgelesenes Speichersignal MO nicht notwendigerweise dasselbe wie das Dateneingangssignal Din, was zu Nöten führt, wenn ein erwartetes Wertemuster erzeugt werden soll, wenn ein herkömmlicher Speichermustergenerator ALPG 1 verwendet wird. Aus diesem Grund ist ein Logikmuster für ein erwartetes Wertemuster erforderlich, das für Vergleich mit einem Speicherausgangssignal MO oder einem Ausgangsdatenwert des Schieberegisters 40 verwendet wird.
Ferner wird ein einem Speicheradreßeingang zugeführtes Adreßeingangssignal A teilweise als Signal zum Einstellen eines Arithmetikmodus der Arithmetikeinheit 30 und auch als Signal zum Bezeichnen eines Ausgangsbit-Längenmodus des Schieberegisters 40 verwendet. Demgemäß wird es erforderlich, das Adreßeingangssignal A zwischen dem Speichereinheitmuster und dem Logikeinheitmuster umzuschalten, und zwar selbst in einem solchen Prüfmodus, wie einem Testbetrieb unter Verwendung eines Pfads durch die Speichereinheit und die Arithmetikeinheit, einer Folgeprüfung des Speichers und des Schieberegisters oder anderen Tests. Ferner wird es bei einem Parallelbetriebstest (Störungstests) der Speichereinheit und des Schieberegisters erforderlich, ein Speichereinheitmuster und ein Logikeinheitmuster parallel zu erzeugen, was zum Erfordernis der Auswahl in Echtzeit entweder eines algorithmischen Musters oder eines sequentiellen Musters für jeden Stift führt.
Die Musterauswahl wird von der Mustersteuerung 6 gesteuert, die im Detail zunächst unter Bezugnahme auf Fig. 2 beschrieben wird. Gemäß der Figur wird ein von der Testfolgesteuerung 3 erzeugter Mikrosteuerungscode in ein Coderegister 61 geladen. Wie zuvor beschrieben, werden, um vier Arten von Signalen von der Mustersteuerung 6 ausgeben zu können, die Mikrosteuercodes des Coderegisters 61 zusammen mit den Ausgangssignalen der äußeren Einstellregister 63 und 64 in Steuerverknüpfungsstufen 65 und 66 eingegeben. Die Ausgangssignale der Steuerverknüpfungsstufen 65 und 66 steuern die Multiplexer 10, 11 und 12 sowie das Adreßregister 4, um ein Muster in Echtzeit auszuwählen. Das äußere Einstellregister 63 wird dazu verwendet, die Musterzuordnung des ALPG 1 oder des SQPG 2 für jeden entsprechenden Mustererzeugungsmodus zu bezeichnen. Die Art des von der Steuerverknüpfungsstufe 65 ausgewählten Musters, das mit von einem Decodierer decodierten Mustererzeugungsmodussignalen und vom äußeren Einstellregister 63 eingestellten Werten eingegeben wird, ist in Fig. 3 dargestellt. Insbesondere wird dann, wenn der Bitwert des äußeren Einstellregisters 63 "1" ist, das Ausgangssignal S/A der Steuerverknüpfungsstufe 65 "1", um ein algorithmisches Muster (nachfolgend mit ALP abgekürzt) nur in einem Mustererzeugungsmodus (nachfolgend mit PG-Modus abgekürzt) entsprechend diesem Bit zu erzeugen. Wenn der Bitwert des äußeren Einstellregisters 63 dagegen "0" ist, wird das Ausgangssignal S/A "0", um ein Folgemuster (nachfolgend mit SQP bezeichnet) nur im diesem Bit entsprechenden PG-Modus auszuwählen. So werden für eine wiederholte Musterzuordnung ALP → SQP → ALP → SQP für jeden Testzyklus für einen Stift 1 Bitdaten "0101" = (5) in hexadezimaler Notation im äußeren Einstellregister 63 eingestellt, und die PG-Modussignale Modus 0 → Modus 1 → Modus 3 → Modus 0 werden sequentiell in dieser Reihenfolge erzeugt, um dadurch Musterzuordnung in Echtzeit auszuführen. In diesem Fall werden für wiederholte Musterzuordnung von ALP SQP für jeweils zwei Testzyklen Bitdaten "0011" = (3) in hexadezimaler Notation im äußeren Einstellregister 63 eingestellt.
In Fig. 4 ist ein Adreß/Daten-Steuersignal A/D eines ALP- Musters dargestellt, welches Signal sich mit einem Adreßdatensteuerbit vom Coderegister 61 und zwei Bitdaten vom äußeren Einstellregister 64 ändert, die jeweils in die Steuerverknüpfungsstufe 66 eingegeben werden. D. h., daß drei Modi als Adreßdatensteuersignal A/D erhalten werden. Der erste ist ein Modus, der eine Adresse ALPG 1 während des gesamten Testzyklus auswählt, unabhängig vom Adreß/Daten-Steuerbit vom Coderegister 61. Der zweite ist ein Modus, der in Echtzeit eine Adresse oder einen Datenwert für jeden Testzyklus auswählt, abhängig vom Adreß/Daten-Steuerbit vom Coderegister 61. Der dritte ist ein Modus, der Daten aus ALPG 1 während des gesamten Testzyklus auswählt, unabhängig vom Adreß/ Daten-Steuerbit vom Coderegister 61. Genauer gesagt, wird für den ersten Modus das Bit 20 des äußeren Einstellregisters 64 auf "0" gesetzt, um ein Adreß/Daten-Steuersignal A/D der Steuerverknüpfungsstufe 66 vom Wert "0" zu erhalten. So wird das Ausgangsmuster des Adreß/Daten-Multiplexers 11 auf eine Adresse verändert. Für den zweiten Modus werden das Bit 2&sup0; und das Bit 2¹ des äußeren Einstellregisters 64 auf "1" bzw. "0" eingestellt, so daß der Wert des Adreß/Daten- Steuerbits selbst vom Coderegister 61 direkt als Adreß/Daten-Steuersignal A/D ausgegeben wird. Der zu diesem Zeitpunkt erhaltene Wert wird dazu verändert, das Ausgangsmuster des Adreß/Daten-Multiplexers 11 auf eine Adresse oder einen Datenwert zu verändern. Für den dritten Modus werden sowohl das Bit 2&sup0; als auch das Bit 2¹ des äußeren Einstellregisters 64 auf "1" gesetzt, um ein Adreß/Daten-Steuersignal A/D vom Wert "1" zu erhalten und um das Ausgangsmuster des Adreß/Daten-Multiplexers 11 auf Daten zu verändern.
Die Auswahlsteuerung für eine X/Y-Adresse eines ALP-Musters wird unter Verwendung eines X/Y-Adreßsteuerbits genau auf dieselbe Weise ausgeführt, wie die Auswahlsteuerung für eine Adresse oder für Daten eines ALP-Musters, wie in Fig. 4 dargestellt. Auch eine Haltemustersteuerung für ein SQP-Muster ist dieselbe wie in Fig. 4, wobei das von der Steuerverknüpfungsstufe 66 ausgegebene Signal SH das Laden einer Adresse in das Adreßregister 4 sperrt, um dadurch die Ausgabe eines um einen Zyklus früheren Musters aus dem Musterspeicher 5 freizugeben. Es ist erkennbar, daß im Fall der Auswahl einer X/Y-Adresse eines ALP-Musters das Adreß/Daten-Auswahlsignal A/D auf eine Adresse gesetzt wird und das Musterauswahlmodussignal S/A auf ein ALP-Muster gesetzt wird. Es ist auch erkennbar, daß im Fall des Ausgebens eines Haltemusters eines SQP-Musters neben dem Signal SH das Musterauswahlmodussignal S/A auf ein SQP-Muster gesetzt wird.
Die beim obigen Ausführungsbeispiel beschriebene Mustersteuerung weist eine vorteilhafte Wirkung dahingehend auf, daß ihre Größe etwa auf die Hälfte derjenigen einer herkömmlichen Stiftsteuertabelle verringert ist.
Fig. 5 zeigt die Gesamtanordnung des erfindungsgemäßen Prüfmustergenerators in Anwendung auf ein Prüfgerät. In der Figur wird der algorithmische Mustergenerator 1 dazu verwendet, ein Prüfmuster für eine Speichereinheit einer zu prüfenden Vorrichtung 300 zu erzeugen. Der Generator 1 liefert auf einem internen Bus 100 eine Speicheradresse a und b einschließlich eines in einen Speicher einzuschreibenden Datenwerts und ein Speichersteuersignal. Die Testfolgesteuerung 3 gibt über den internen Bus 100 eine Speicheradresse 10 zur Verwendung bei der Ausgabe von Musterdaten für eine Logikeinheit und einen Mikrosteuercode d für Pinzuordnungsinformation aus. Verschiedene Musterdaten und Steuerdaten auf dem internen Bus 100 werden Stiftmudoleinheiten 16a bis 16n zugeführt, deren Anzahl zumindest die Stiftanzahl der zu prüfenden Vorrichtung 300 überschreitet. In jeder der Stiftmoduleinheiten 16a bis 16n werden verschiedene Musterzuordnungen in Echtzeit unabhängig für jeden Stift erhalten. Im Stiftmodul ist ein (in Fig. 1 allerdings nicht dargestellter) Signalformer vorhanden, um ein Signal nach der Pinzuordnung zu formen. Jedes der Ausgangsmuster wird Treibern und Komparatoren einer Stiftschaltungsanordnung 200 in einem Prüfkopfteil zugeführt und danach der zu überprüfenden Vorrichtung 300 als Prüfmuster zugeführt. Der Algorithmusmustergenerator 1 wird, gesteuert durch das Mikroprogramm der Testfolgesteuerung 3, gestartet, und er beendet seinen Betrieb nach Empfang eines Signals vom Algorithmusmustergenerator 1 selbst.
Beim obigen Ausführungsbeispiel ist die Anzahl von Kombinationsmustern in Richtung eines Stiftes durch Verwendung des PF-Modussignals auf Vier eingestellt. Wenn jedoch die Anzahl (m Bits) des PG-Modussignals erhöht wird, ist es möglich, die Anzahl von Kombinationsmustern auf 2m zu erhöhen. Die äußeren Einstellregister 13, 14 und 15 wählen vorab ein fakultatives Bit für jede Stiftmoduleinheit 16a aus, da die X/Y-Adresse und die Daten des ALPG 1 eine besondere Bitlänge aufweisen. Das Ausführen einer solchen Auswahl in Echtzeit kann dadurch vorgenommen werden, daß die Anzahl von Mikrosteuercodes für die Testfolgesteuerung 3 erhöht wird und die Steuerverknüpfungsstufe 66 verwendet wird.
Ferner können beim obigen Ausführungsbeispiel, obwohl ein Paar eines ALPG 1 und einer Folgesteuerung 3 für alle Stiftmoduleinheiten 16 verwendet wurde, mehrere Paare eines ALPG 1 und einer Folgesteuerung verwendet werden, wenn Busselektoren und Busverteiler vorgesehen werden, um sich in die Musterzufuhr zu den Stiftmoduleinheiten zu teilen.
Die Erfindung ermöglicht es, einen kompakten Prüfmustergenerator zu erhalten, der dazu in der Lage ist, ein gewünschtes Testmuster unter mehreren verschiedenen Mustern einem gewünschten Stift oder Stiftblock zuzuführen.

Claims

1. Prüfmustergenerator, umfassend

eine Einrichtung (1) zur Erzeugung eines algorithmischen Musters,

eine Einrichtung (2) zur Erzeugung eines sequentiellen Musters,

eine Einrichtung (9, 10, 11, 12) zum Auswählen der Musterdaten entweder des algorithmischen oder des sequentiellen Musters zur Verwendung in Verbindung mit einem betreffenden Stift oder Stiftblock eines das Prüfobjekt bildenden Gerätes, und

eine Mustersteuerung (6) zum Steuern der Auswahleinrichtung, wobei die einem Stift oder Stiftblock zuzuführenden Daten von der Mustersteuerung in Echt-Zeit zugeordnet werden können,

wobei die das sequentielle Muster erzeugende Einrichtung (2) eine Prüfsequenzsteuerung (3) zum Steuern einer Prüfsequenz umfaßt und die Mustersteuerung (6) entsprechend einem von der Prüfsequenzsteuerung (3) ausgegebenen Mikrosteuercode gesteuert wird,

wobei die Auswahleinrichtung einen Mustermultiplexer (12) zum Auswählen eines der Ausgangssignale der das algorithmische und das sequentielle Muster erzeugenden Generatoren umfaßt, und

wobei die Mustersteuerung (6) ein Code-Register (61), in das der Mikrosteuercode eingegeben wird, und einen Decoder (62) umfaßt, in den ein von dem Coderegister (61) ausgegebenes Mustererzeugungsmodus-Signal eingegeben wird, dadurch gekennzeichnet, daß die Auswahleinrichtung weiterhin einen X/Y-Adressenmultiplexer (10) zum Auswählen eines Adressensignals aus der das algorithmische Muster erzeugenden Einrichtung, einen Datenmultiplexer (9) zum Auswählen eines Datensignals aus der das algorithmische Muster erzeugenden Einrichtung und einen Adressen/Daten-Multiplexer (11) zum Empfang der Ausgangssignale von dem X/Y-Adressenmultiplexer und dem Datenmultiplexer sowie zum Auswählen eines dieser Ausgangssignale und dessen Zuführung an den Mustermultiplexer (12) als Ausgangssignal des das algorithmische Muster erzeugenden Generators aufweist, und

daß die Mustersteuerung (6) eine Steuer-Verknüpfungsstufe (65, 66) zur Ausgabe eines Musterauswahlmodus-Signals (S/A) an den Mustermultiplexer (12) umfaßt, das die Instruktion enthält, entweder das algorithmische oder das sequentielle Muster auszuwählen, eines Adressen/Daten-Steuersignals (A/D) an den Adressen/Daten-Multiplexer (11), das die Instruktion enthält, entweder eine Adresse oder Daten des algorithmischen Musters auszuwählen, eines X/Y-Adressensteuersignals (X/Y) an den X/Y-Adressenmultiplexer (10), das die Instruktion enthält, entweder eine X- oder eine Y-Adresse des algorithmischen Musters auszuwählen, und eines Haltesignals (SH) zur Ausgabe eines Haltemusters für das sequentielle Muster,

wobei ein Adressen/Daten-Steuerbit, ein X/Y-Adressensteuerbit und ein Haltesteuerbit, das jeweils von dem Coderegister (61) ausgegeben wird, sowie das Ausgangssignal des Decoders (62) der Steuer-Verknüpfungsstufe (65, 66) zugeführt werden, und

wobei der von der Steuer-Verknüpfungsstufe (65, 66) ausgewählte Mustertyp im Hinblick auf das Musterauswahlmodus-Signal (S/A) bestimmt wird durch eine logische Kombination aus dem Ausgangssignals des Decoders (62) und einer Größe bestimmt wird, die von einem ersten äußeren Einstellregister (63) eingestellt wird, die dazu dient, die Musterzuordnung der das algorithmische und das sequentielle Muster erzeugenden Einrichtungen (1, 2) zu bestimmen, und der im Hinblick auf das Adressen/Daten-Steuersignal (A/D), das X/Y-Adressensteuersignal (X/Y) und das Haltesignal (S/H) bestimmt wird durch eine logische Kombination aus jedem der Steuerbits und einem jeweiligen Bitwert, der von einem zweiten äußeren Einstellregister (64) eingestellt wird, so daß jedes der Steuersignale (A/D, X/Y, SH) mit dem entsprechenden Steuerbit aus dem Coderegister (61) und den Daten aus dem zweiten äußeren Einstellregister (64) variiert.

2. Prüfmustergenerator nach Anspruch 1, wobei die das sequentielle Muster erzeugende Einrichtung (2) ein Adressenregister (4) zur Eingabe eines eine Adresse bestimmenden Signals aus der Prüfsequenzsteuerung (3) sowie einen Musterspeicher (5) zur Speicherung eines Ausgangssignals des Adressenregisters umfaßt.