DE19781563C2

DE19781563C2 - Mustergenerator

Info

Publication number: DE19781563C2
Application number: DE19781563T
Authority: DE
Inventors: Masaru Goishi
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 1996-11-29
Filing date: 1997-11-28
Publication date: 2001-02-15
Anticipated expiration: 2017-11-29
Also published as: WO1998023968A1; KR100310969B1; US6249533B1; TW374848B; KR20000004903A; JP3091234B2; DE19781563T1

Description

Technisches Gebiet

Die vorliegende Erfindung bezieht sich auf einen Mustergenerator für den Einsatz in einem zum Testen von Halbleiterbauelementen (beispielsweise von integrierten Halbleiterschaltungen) ausgelegten Halbleiterbauelement-Testgerät, der ein Testsignal mit einem vorbestimmten Muster und ein Adreßsignal, die beide an ein im Test befindliches Halbleiterbauelement (häufig auch als DUT bezeichnet) anzulegen sind, ein Erwartungswertsignal, das ein vorbestimmtes Muster aufweist und an eine logische Vergleichereinrichtung anzulegen ist, und dergleichen Signale erzeugt.

Stand der Technik

Es ist im Stand der Technik bekannt, daß ein Halbleiterbauelement-Testgerät (üblicherweise auch als Bauelement-Tester oder IC-Tester bezeichnet) einen Mustergenerator verwendet, der ein Testsignal, das ein vorbestimmtes Muster besitzt, ein Adreßsignal und ein Steuersignal, die alle an ein im Test befindliches Halbleiterbauelement (im folgenden auch als DUT bezeichnet) anzulegen sind, ein Erwartungswertsignal, das ein vorbestimmtes Muster besitzt und an eine logische Vergleichereinrichtung anzulegen ist, und dergleichen erzeugt.

In Fig. 9 ist in Form eines Blockschaltbilds schematisch der Schaltungsaufbau eines Beispiels eines herkömmlichen Mustergenerators dieses Typs dargestellt. Dieser Mustergenerator weist eine Vektorerzeugungssteuereinrichtung (VGC) 1, einen Steuertabellenpuffer (CTB) 2, eine Gruppe von Testmusterspeichern oder Wahrheitstabellenpuffern (TTB) 3, einen Abtastmuster generator (SCPG) 4, einen programmierbaren Datenwähler (PDS) 5, eine Gruppe von ODER- Schaltungen 6 und eine Gruppe von Rahmen- bzw. Abschnitts- oder "Frame"-Prozessoren (FP) 7 auf. Die Wahrheitstabellenpuffer 3, die ODER-Schaltungen 6 und die Abschnittsprozessoren 7 sind mit einer Anzahl vorgesehen, die gleich groß ist wie die Anzahl von Anschlußkontakten eines im Test befindlichen Bauelements 8.

Die Vektorerzeugungssteuereinrichtung 1 enthält zuvor in ihr gespeicherte Befehle für die Steuerung einer Mustergenerierungssequenz in einem Musterprogramm, und erzeugt normaler weise eine Adresse der Musterdaten, die in einem der Wahrheitstabellenpuffer 3 gespeichert sind. Darüber hinaus steuert die Vektorerzeugungssteuereinrichtung 1 den Abtastmustergenera tor 4 usw.. Ferner sind in den Wahrheitstabellenpuffern 3 bereits vorab in diesen gespeicherte Musterdaten vorhanden, die dazu benötigt werden, den Mustergenerator zur Erzeugung von unterschiedlichen Testmustern durch ihn zu veranlassen.

In dem Steuertabellenpuffer 2 sind zuvor ein Befehl zur Bezeichnung eines Übereinstimmungs modus (Koinzidenzmodus) und ein Befehl für die Zeitsteuerungsumschaltung gespeichert, wobei diese Befehle Steuersignale in dem Musterprogramm darstellen. Der vorstehend erwähnte Übereinstimmungsmodus bezieht sich auf einen Modus, bei dem die Testmustergenerierungsse quenz eines funktionellen Tests in Echtzeit geändert wird, wenn das von dem im Test befindli chen Bauelement 8 abgegebene Ausgangssignal mit einem Erwartungswertsignal übereinstimmt.

Der Abtastmustergenerator 4 stellt eine optionale Hardwareschaltung zum Speichern und Erzeugen eines Abtastmusters dar, das dazu benötigt wird, ein LSSD zu realisieren (LSSD bedeutet "Level Sensitive Scan Design" (pegelsensitive Abtastauslegung) und stellt ein Abtast auslegungsschema dar, das von IBM Inc., USA entwickelt ist). Das Abtastmuster bezieht sich auf ein Muster, das an einen Teststift bzw. Testanschluß oder an mehrere Stifte bzw. Anschlüsse angelegt wird, der oder die zu einem Bauelement, das einem Abtastpfadtest unterzogen werden kann, hinzugefügt sind. Der Abtastpfadtest bezieht sich auf eine vereinfachte Testprozedur oder ein vereinfachtes Testschema, das eine Vereinfachung des Tests dadurch ermöglicht, daß alte Flip-Flops von logischen Schaltungen in einem im Test befindlichen Bauelement in Reihe geschaltet werden, so daß sie als ein Schieberegister betrieben werden, was äquivalent hierzu eine Kombinationsschaltung aus allen Flip-Flops bedeutet.

Der programmierbare Datenwähler 5 ist eine Hardwareschaltung für die Zuordnung eines Abtastmusters oder eines Testmusters, das von dem Abtastmustergenerator 4 erzeugt wird, zu einem oder mehreren gewünschten Stiften bzw. Anschlußkontakten des im Test befindlichen Bauelements 8.

Die Abschnittsprozessoren 7 sind Abschnitte zum Erzeugen von Anschlußsignalwellenformen, von denen jeder eine Wellenform des Testmusters erzeugt, das an jeden Anschlußkontakt des im Test befindlichen Bauelements 8 für jeden Abschnitt (eine Basiseinheit, die eine einer Testperiode entsprechende Breite aufweist) anzulegen ist. Herkömmlicherweise sind die Abschnittsprozes soren durch eine Kombination aus einer Formatsteuereinrichtung, einem Zeitsteuerungsgenerator, einem logischen Vergleicher und einer Kalibriereinheit aufgebaut. Im Vergleich mit einem herkömmlichen, gemeinsam benutzten Tester (ein Bauelementtester mit einer Ausgestaltung, bei dem eine Mehrzahl von Hilfsmitteln wie etwa ein Zeitsteuerungsgenerator, eine Referenzspan nung und dergleichen, gemeinsam für die jeweiligen Anschlußkontakte eines im Test befindlichen Bauelements benutzt werden) sind die Abschnittsprozessoren imstande, freie Zeitsteuerungs signale und Wellenformen für die jeweiligen Anschlußkontakte des im Test befindlichen Bauele ments jeweils unabhängig voneinander abzugeben.

Bei dem herkömmlichen Mustergenerator mit dem vorstehend erläuterten Aufbau ist eine bestimmte Anzahl von Wahrheitstabellenpuffern 3, von ODER-Schaltungen 6 und von Ab schnittsprozessoren 7 jeweils bereitgestellt, wobei die bestimmte Anzahl gleich groß ist wie die Anzahl von Anschlußkontakten des im Test befindlichen Bauelements 8, und es sind folglich ein Wahrheitstabellenpuffer 3, eine ODER-Schaltung 6 und ein Abschnittsprozessor 7 mit einem jeweiligen Anschlußkontakt des im Test befindlichen Bauelements 8 verbunden. Dies bedeutet, daß die Wahrheitstabellenpuffer 3, die ODER-Schaltungen 6 und die Abschnittsprozessoren 7 fest mit den Anschlußkontakten des im Test befindlichen Bauelements 8 derart verbunden sind, daß zwischen diesen Komponenten eine 1 : 1 Zuordnung vorliegt. Wenn somit einige der An schlußkontakte des im Test befindlichen Bauelements 8 nicht benutzt sind, bleiben die Wahr heitstabellenpuffer 3, die ODER-Schaltungen 6 und die Abschnittsprozessoren 7, die diesen unbenutzten Stiften entsprechen, dennoch mit diesen verbunden. Als Ergebnis wird in einem Fall, bei dem die Anzahl von nicht benutzten Anschlußkontakten groß ist, eine beträchtlich große Anzahl von Wahrheitstabellenpuffern 3, von ODER-Schaltungen 6 und von Abschnittsprozesso ren 7 umsonst vorgesehen.

Hierbei kann in manchen Fällen ein eine große Kapazität bzw. einen großen Umfang aufweisen des Testmuster erforderlich sein, selbst wenn bei einem im Test befindlichen Bauelement lediglich eine kleine Anzahl von Anschlußkontakten benutzt wird, wobei die verbleibende große Anzahl von Anschlußkontakten nicht benutzt wird. Wie bereits vorstehend erwähnt, sind in den Wahrheitstabellenpuffern 3 bereits vorab unterschiedliche Testmuster gespeichert, so daß in einem Fall, bei dem die Anzahl von Wahrheitstabellenpuffern 3, die eingesetzt werden können, klein ist, schwierig ist, ein einen großen Umfang aufweisendes Testmuster zu generieren.

Als eine Lösung für dieses Problem ist es im Stand der Technik üblich, gemäß den vorstehenden Erläuterungen den Abtastmustergenerator 4 und den programmierbaren Datenwähler 5 zu dem Mustergenerator hinzuzufügen, so daß der Abtastmustergenerator 4 ein einen großen Umfang aufweisendes Testmuster, das zum Testen des im Test befindlichen Bauelements 8 geeignet ist, erzeugen kann, und daß der programmierbare Datenwähler 5 das von dem Abtastmustergenera tor 4 erzeugte Testmuster zu einem oder mehreren gewünschten Anschlußkontakten des im Test befindlichen Bauelements 8 zuordnet. Es erübrigt sich, festzustellen, daß der Abtastmustergene rator 4 auch bei der Ausführung des Abtastpfadtests zum Einsatz kommt.

Jedoch führt die Bereitstellung des Abtastmustergenerators 4 zu dem Nachteil, daß die gesamte Testanordnung kostenaufwendig wird, da der Abtastmustergenerator 4 teuer ist. Weiterhin ist es notwendig, nicht nur ein Programm für die Erzeugung von Testmustern seitens des Abtastmu stergenerators 4 zu erstellen und zu speichern, sondern auch ein Steuersignal zu speichern - dies führt unausweichlich zu dem Nachteil, daß eine mühsame und ineffiziente Aufgabe zu bewältigen ist. Ein anderer Nachteil besteht darin, daß die Erzeugung des Testmusters seitens des Abtastmustergenerators 4 hinsichtlich der Flexibilität während des Betriebs mangelhaft ist.

Die US 5,265,102 A beschreibt einen Prüfmustergenerator, der eine Adressenerzeugungsein richtung, einen Steuerschaltkreis, N DRAM-Speicher zur Speicherung der Prüfdaten und einen Multiplexer zur Auswahl der von den DRAM-Speichern gelieferten Testdaten aufweist. Der bekannte Prüfmustergenerator besitzt keine Adressumwandlungseinrichtung und keine Folgeregister, die Sequenzdaten zur Ansteuerung der Wähldaten erzeugen.

Die US 5,321,700 A beschreibt einen schnellen Zeittaktgenerator, der einen Mustergenerator zur Erzeugung von Musteradressen besitzt. Eine Frequenzteilerschaltung empfängt die schnellen Adressmuster und teilt sie in langsamere Adressmuster A und B auf. Es werden die Adressen jeweils in lokalen Speichern verwendet, um daraus getrennt für jeden Anschluß des Prüflings ein Prüfsignal zu generieren. Der bekannte Zeittaktgenerator weist weder Folgeregister noch Wähleinrichtungen auf.

Offenbarung der Erfindung

Eine Aufgabe der vorliegenden Erfindung besteht darin, einen Mustergenerator zu schaffen, der dazu ausgelegt ist, Musterspeicher, die mit nicht benutzten Anschlußkontakten eines im Test befindlichen Bauelements verbunden sind, verfügbar zu machen, so daß die Erzeugung eines großen Umfang aufweisenden Testmusters ohne Notwendigkeit hinsichtlich der Verwendung irgend eines Abtastmustergenerators, der eine optionale Hardwarekomponente darstellt, möglich ist.

Eine weitere Aufgabe der vorliegenden Erfindung besteht in der Bereitstellung eines Mustergene rators, bei dem keinerlei Abtastmustergenerator, der eine optionale Hardwarekomponente darstellt, zwangsweise benutzt werden muß, der kostengünstig ist und der dennoch imstande ist, ein Testmuster mit großem Umfang und hoher Geschwindigkeit zu erzeugen.

Gemäß der vorliegenden Erfindung wird zur Lösung der vorstehend genannten Aufgaben ein Mustergenerator mit den Merkmalen gemäß Patentanspruch 1 geschaffen.

Bei dem zweiten Ausführungsbeispiel der vorliegenden Erfindung ist jedes der n Folgeregister derart aufgebaut, daß in ihm eine Mehrzahl von Sequenzen (Folgen) gespeichert werden können, und daß eine aus der Mehrzahl von Sequenzen aus jedem Folgeregister in Abhängigkeit von einem an es angelegten Adreßsignal ausgewählt wird und die ausgewählte Sequenz an eine entsprechende der Wähleinrichtungen angelegt wird.

Bei dem dritten Ausführungsbeispiel der vorliegenden Erfindung sind ferner n Musterspeicherein richtungen vorgesehen, die jeweils in ihnen vorab gespeicherte Musterdaten zum Erzeugen eines Musters enthalten, das oder die einen relativ kleinen Umfang aufweist/aufweisen und an einen Anschlußkontakt eines im Test befindlichen Halbleiterbauelements anzulegen ist/sind, der sich von einem oder mehreren Anschlußkontakten des im Test befindlichen Halbleiterbauelements unterscheidet, an den oder die ein Abtastmuster angelegt wird, und es werden durch die Speichereinrichtung das Abtastmuster, und durch die Musterspeichereinrichtung ein Muster oder mehrere Muster, die sich von dem Abtastmuster unterscheiden, erzeugt.

Bei einem bevorzugten ersten Ausführungsbeispiel der vorliegenden Erfindung weisen die n Wähleinrichtungen auf: n Multiplexer, die die Speichereinrichtung jeweils in Abhängigkeit von Sequenzdaten auswählen, die aus den Folgeregistern ausgegeben werden; und n Abschnittspro zessoren, die die Musterdaten, die in der oder den durch die Multiplexer ausgewählten Speicher einrichtungen gespeichert sind, in Testdaten umwandeln, die jeweils eine zum Anlegen an ein im Test befindliches Halbleiterbauelement geeignete Wellenform besitzen, wobei die Testmuster jeweils an entsprechende Anschlußkontakte des im Test befindlichen Halbleiterbauelements angelegt werden.

Ferner erzeugt die Adreßumwandlungseinrichtung zusätzlich zu dem ersten und dem zweiten Adreßsignal ein drittes Adreßsignal für den Zugriff zu der Speichereinrichtung, und es dient das dritte Adreßsignal dazu, die Speichereinrichtung zur Erzeugung von Musterdaten zu veranlassen, die einem Abtastmuster entsprechen, das zu einem Anschlußkontakt eines im Test befindlichen Halbleiterbauelements gespeist wird, an den das Abtastmuster anzulegen ist.

Weiterhin ist die Adreßerzeugungseinrichtung eine Vektorerzeugungssteuereinrichtung, die zum Erzeugen einer Adresse von Musterdaten, die in jeder der Speichereinrichtungen gespeichert sind, ausgelegt ist, und es ist die Steuersignalerzeugungseinrichtung ein Steuertabellenpuffer (Pufferspeicher) zum Erzeugen eines Steuersignals zur Steuerung der Adreßumwandlungseinrich tung. Die Adreßumwandlungseinrichtung wird durch das von dem Steuertabellenpuffer abgege bene Steuersignal und die durch die Vektorerzeugungssteuereinrichtung erzeugte Adresse der Musterdaten derart gesteuert, daß sie das Adreßsignal erzeugt. Darüber hinaus ist jede der Speichereinrichtungen ein Speicherblock, wobei die Reihenfolge der Auswahl dieser Speicher blöcke bereits vorab in jedem der Folgeregister als eine Sequenz für jeden Anschlußkontakt eines im Test befindlichen Halbleiterbauelements eingestellt ist.

Bei einem modifizierten Ausführungsbeispiel der vorliegenden Erfindung ist eine Mehrzahl von Schaltungen vorhanden, von denen jede durch die Adreßumwandlungseinrichtung, die Speicher einrichtung, die Folgeregister und die Multiplexer gebildet ist, und es ist die Mehrzahl von Schaltungen derart angeordnet, daß ein Muster durch jede der Schaltungen unabhängig von den anderen Schaltungen erzeugt werden kann.

Kurze Beschreibung der Zeichnungen

Fig. 1 zeigt ein Blockschaltbild, in dem der allgemeine Aufbau eines ersten Ausführungsbei spiels des in Übereinstimmung mit der vorliegenden Erfindung stehenden Mustergene rators dargestellt ist;

Fig. 2 zeigt eine schematische Darstellung, die veranschaulicht, wie Speicherblöcke, die die gleiche Kapazität aufweisen und allen Anschlußkontakten eines im Test befindlichen Bauelements zugeordnet sind, durch eine Adresse a selektiert werden, wobei ferner ein Beispiel für Speicherblocknummern dargestellt ist, die in einem der Folgeregister in dem in Fig. 1 dargestellten Mustergenerator eingestellt sind;

Fig. 3 zeigt eine schematische Darstellung, die veranschaulicht, wie Speicherblöcke, die die gleiche Kapazität aufweisen und zu einigen der Anschlußkontakte des im Test befind lichen Bauelements zugeordnet sind, durch eine Adresse a selektiert werden, wobei weiterhin ein Beispiel für Speicherblocknummern gezeigt ist, die in einem der Folgere gister in dem in Fig. 1 dargestellten Mustergenerator gesetzt sind;

Fig. 4 zeigt eine schematische Darstellung, die die Beziehung zwischen der Anzahl von benutzten Anschlußkontakten des im Test befindlichen Bauelements, der Musterkapa zität bzw. des Musterumfangs für jeden Anschlußkontakt und der Arbeitsfrequenz in dem in Fig. 1 dargestellten Mustergenerator veranschaulicht;

Fig. 5 zeigt eine schematische Darstellung, die veranschaulicht, wie großen Umfang aufweisende Speicherblöcke, die Abtaststiften des im Test befindlichen Bauelements zugeordnet sind, durch die Adressen a und b ausgewählt werden, wobei ein Beispiel für Speicherblocknummern gezeigt ist, die in einem der Folgeregister in dem in Fig. 1 dargestellten Mustergenerator gespeichert sind;

Fig. 6 zeigt ein Blockschaltbild, das den allgemeinen Aufbau eines zweiten Ausführungsbei spiels des in Übereinstimmung mit der vorliegenden Erfindung stehenden Mustergene rators veranschaulicht;

Fig. 7 zeigt ein Blockschaltbild, in dem der allgemeine Aufbau eines dritten Ausführungsbei spiels des in Übereinstimmung mit der vorliegenden Erfindung stehenden Mustergene rators veranschaulicht ist;

Fig. 8 zeigt ein Blockschaltbild, in dem der allgemeine Aufbau einer Modifikation gezeigt ist, die auf dem in Fig. 1 dargestellten ersten Ausführungsbeispiel aufbaut; und

Fig. 9 zeigt ein Blockschaltbild, das den allgemeinen Aufbau eines Beispiels eines herkömmli chen Mustergenerators veranschaulicht.

Beste Ausführungsform zur Ausführung der Erfindung

Nachfolgend werden Ausführungsbeispiele des Mustergenerators gemäß der vorliegenden Erfindung in größeren Einzelheiten unter Bezugnahme auf die beigefügten Zeichnungen erläutert. Zum Zwecke der Kürze der Erläuterung sind diejenigen Abschnitte, Teile und Elemente in den Fig. 1, 6, 7 und 8, die den in Fig. 9 gezeigten Abschnitten, Teilen und Elementen entspre chen, mit den gleichen Bezugszeichen versehen und werden nicht nochmals beschrieben, soweit dies nicht notwendig ist.

Fig. 1 veranschaulicht in Form eines Blockschaltbilds den allgemeinen Aufbau eines ersten Ausführungsbeispiels des in Übereinstimmung mit der vorliegenden Erfindung stehenden Mustergenerators. Der in Fig. 1 gezeigte Mustergenerator ist ebenfalls mit der Vektorerzeu gungssteuereinrichtung 1 zum Erzeugen eines Adreßsignals PA für Musterdaten, dem Steuer tabellenpuffer (Pufferspeicher) 2 zum Erzeugen eines Steuersignals S, und den Abschnittsprozes soren 7 zum Umwandeln von Musterdaten in Wellenformen versehen. Die Abschnittsprozessoren 7 sind mit einer Anzahl vorgesehen, die der Anzahl n von Stiften bzw. Anschlußkontakten eines im Test befindlichen Bauelements 8 entspricht.

Der Mustergenerator gemäß der vorliegenden Erfindung enthält weiterhin m Speicherblöcke 10 zum Speichern von Musterdaten (hierbei bezeichnet m ein ganzzahliges Vielfaches von n), Folgeregister 11 mit einer Anzahl, die gleich groß ist wie die Anzahl n von Anschlußkontakten des im Test befindlichen Bauelements 8, wobei die Folgeregister 11 zum Steuern des Zugriffs zu den m Speicherblöcken 10 ausgelegt sind, Multiplexer (MUX) 12 mit der gleichen Anzahl wie die Anzahl n von Anschlußkontakten des im Test befindlichen Bauelements 8, wobei die Multiplexer 12 zum Auswählen eines speziellen Speicherblocks aus den m Speicherblöcken 10 ausgelegt sind, und einen Adreßumwandler 9 zum Umwandeln des den Musterdaten entsprechenden Adreßsignals PA in Adressen für die n Speicherblöcke 10 auf der Grundlage des von dem Steuertabellenpuffer 2 abgegebenen Steuersignals S. Demzufolge stehen die Folgeregister 11 und die Multiplexer 12 mit den Anschlußkontakten des im Test befindlichen Bauelements 8 in einer derartigen Beziehung, daß sie den Anschlußkontakten 1 : 1 entsprechen.

Das die Musterdaten angebende und von der Vektorerzeugungssteuereinrichtung 1 abgegebene Adreßsignal PA und das von dem Steuertabellenpuffer 2 abgegebene Steuersignal S werden jeweils durch den Adreßumwandler 9 in eine Adresse a aus p Bits höherer Ordnung bzw. Wertigkeit, eine Adresse b und eine Adresse c mit q Bits geringerer Wertigkeit umgewandelt, wobei p die Adreßbreite jedes der Speicherblöcke 10 ist und q der Bitbreite entspricht, mit der ein Zugriff auf die Kapazität jedes Folgeregisters 11 möglich ist.

Die Adresse a ist eine Adresse, die für den Zugriff zu den Speicherblöcken 10 mit Ausnahme derjenigen Speicherblöcke verwendet wird, die bereits vorab im Hinblick auf den Stand der Technik der Abtastmustererzeugung zugeordnet sind. Die Adresse a stellt eine Adresse höherer Ordnung bzw. Wertigkeit des Musterdaten-Adreßsignals PA dar.

Die Adresse b ist eine Adresse, die für den Zugriff zu denjenigen Speicherblöcken eingesetzt wird, die für die Abtastmustererzeugung vorgesehen sind, wobei die Adresse b durch ein Steuersignal inkrementiert bzw. schrittweise hochgestuft wird, das durch den Steuertabellenpuf fer 2 generiert wird, um hierdurch das nächste Abtastmuster zu erzeugen.

Die Adresse c ist eine Adresse, die dazu benutzt wird, auf die Folgeregister 11 zuzugreifen, und die eine Adresse geringerer Ordnung bzw. geringerer Wertigkeit des Musterdaten-Adreßsignals PA darstellt.

In jedem der m Speicherblöcke 10 sind Musterdaten für die Erzeugung von Mustern wie etwa eines Testmusters und eines Abtastmusters gespeichert; Hierbei werden die Musterdaten aus dem Speicherblock dann ausgelesen, wenn an diesen die Adresse a angelegt wird.

Die Folgeregister 11 sind, wie bereits vorstehend erläutert, mit der gleichen Anzahl n (1, 2, . . . n) wie die n Anschlußkontakte des im Test befindlichen Bauelements 8 vorgesehen, und es sind bei dem vorliegenden Ausführungsbeispiel in jedem Folgeregister jeweils als eine Folge für jeden Anschlußkontakt des im Test befindlichen Bauelements 8 die Nummern 1, 2, . . . n der selektie renden Speicherblöcke 10 gespeichert, wie dies in den Fig. 2, 3 und 5 dargestellt ist. Diese Datenstücke bzw. Datenabschnitte, die in den jeweiligen Folgeregistern gespeichert sind, werden dadurch ausgelesen, daß an die Folgeregister die Adresse c angelegt wird. Bei dem vorliegenden Ausführungsbeispiel sind die n Folgeregister 11 jeweils derart aufgebaut, daß sie eine Folge speichern, die aus acht Datenstücken bzw. Datenabschnitten 0 bis 7 besteht. Demzufolge weist die Adresse c eine Bitbreite q auf, mittels derer es möglich ist, die acht Datenabschnitte, die in jedem Folgeregister gespeichert sind, auszulesen.

Die Multiplexer 12, die mit der gleichen Anzahl n (1, 2, . . . n) wie die Anzahl n von Anschlußkon takten des im Test befindlichen Bauelements 8 vorgesehen sind, sprechen jeweils auf die Sequenzdaten an, die aus dem ihnen jeweils entsprechenden Folgeregister ausgelesen werden, indem sie einen bestimmten Speicherblock aus den m Speicherblöcken auswählen und die von dem ausgewählten Speicherblock abgegebenen Musterdaten zu dem diesem entsprechenden Abschnittsprozessor speisen. Die n (1, 2, . . . n) Abschnittsprozessoren 7 wandeln jeweils die an sie angelegten Musterdaten in eine Wellenform um, die zum Anlegen an den entsprechenden Anschlußkontakt des im Test befindlichen Bauelements 8 geeignet ist, und geben dann an diesen die der umgewandelten Wellenform entsprechenden Musterdaten ab.

Fig. 2 zeigt in Übereinstimmung mit den Anschlußkontakten 1, 2, . . . n des im Test befindlichen Bauelements 8 die Art und Weise der Auswahl der Speicherblöcke 10 durch die Adresse a und ein Beispiel für die Speicherblocknummern, die in einem der Folgeregister 11 für einen Fall gespeichert sind, bei dem die gleiche Kapazität aufweisende Speicherblöcke allen Anschlußkon takten 1, 2, . . . n des im Test befindlichen Bauelements 8 zugeordnet sind. Dies stellt ein Beispiel für einen Betrieb dar, bei dem die Anzahl m der Speicherblöcke doppelt so groß festgelegt ist wie die Anzahl n von Anschlußkontakten des im Test befindlichen Bauelements 8, so daß gilt: m = 2n.

Da doppelt so viel Speicherblöcke 10 wie die Anzahl von Anschlußkontakten des im Test befindlichen Bauelements 8 vorhanden sind, sind die Speicherblöcke 10 den Anschlußkontakten paarweise zugeordnet. Die Speicherblöcke 1 und 2 sind dem Anschlußkontakt 1 zugeordnet, die Speicherblöcke 3 und 4 sind dem Anschlußkontakt 2 zugeordnet und es sind die Speicherblöcke 5 und 6 dem Anschlußkontakt 3 zugeordnet, wobei die nachfolgenden Speicherblöcke in gleichartiger Weise jeweils paarweise den übrigen Anschlußkontakten in sequentieller Reihen folge zugeordnet sind. In dem Folgeregister 11 sind die Speicherblocknummern für den An schlußkontakt 1 in einer derartigen Weise gespeichert, daß der Speicherblock 1 an der Position 0, entsprechend den ersten Daten 1 ausgewählt wird, der Speicherblock 2 an der Position 1 entsprechend den zweiten Daten 2 ausgewählt wird, der Speicherblock 1 an der Position 2 entsprechend den dritten Daten 3 ausgewählt wird, der Speicherblock 2 an der Position 3 entsprechend den vierten Daten 4 ausgewählt wird, und die Speicherblöcke 1 und 2 jeweils an Positionen (4 bis 7), die dem nachfolgenden Auftreten der Daten entsprechen, ausgewählt werden. Das gleiche trifft auch für die anderen, übrigen Anschlußkontakte zu.

Die Speicherblöcke weisen die gleiche Kapazität auf; wenn die Kapazität jedes Speicherblocks mit s (MW) bezeichnet wird und die maximale Arbeitsfrequenz mit f (MHz) repräsentiert ist, sind die Musterkapazität und die maximale Betriebsfrequenz des in Fig. 1 gezeigten Bauelement testers gleich 2 s (MW) bzw. 2 f (MHz).

Fig. 3 zeigt in jeweiliger Zuordnung zu den Anschlußkontakten 1, 2, . . . n des im Test befindli chen Bauelements 8 die Art der Auswahl der Speicherblöcke 10 aufgrund der Adresse a, und ein Beispiel für die Speicherblocknummern, die in einem der Folgeregister 11 gespeichert sind, wobei ein Fall vorliegt, bei dem Speicherblöcke mit jeweils der gleichen Kapazität einigen, bei diesem Beispiel der Hälfte, der Anschlußkontakte 1, 2. . . n des im Test befindlichen Bauelements 8 zugeordnet sind. Auch bei diesem Beispiel ist die Anzahl m von Speicherblöcken doppelt so groß festgelegt wie die Anzahl n von Anschlußkontakten des im Test befindlichen Bauelements 8.

Da doppelt so viel Speicherblöcke 10 vorhanden sind wie die Anschlußkontakte des im Test befindlichen Bauelements 8, sind diese jedem Anschlußkontakt jeweils in Gruppen aus vier Speicherblöcken zugeordnet, wenn die Hälfte der Anschlußkontakte benutzt wird. In Fig. 3 wird davon ausgegangen, daß die Anschlußkontakte 1, 2, 7 und 8 nicht benutzt werden, wohingegen die Anschlußkontakte 3, 4, 5 und 6 benutzt werden. Sowohl in den Speicherblöcken 10 als auch in den Folgeregistern 11 sind festgelegte Werte "Nullen" (feste "Null" und "Null") für die nicht verwendeten Anschlußkontakte 1 und 2 gespeichert, und es sind festgelegte Werte "1 " (feste "1" und "1") für die nicht benutzten Anschlußkontakte 7 und 8 gespeichert. Diese festen Werte "Nullen" und "Einsen", die in den Speicherblöcken gespeichert sind, werden nicht aus diesen ausgelesen, da die Adresse a nicht an sie angelegt wird.

Andererseits sind aber die Speicherblöcke 1, 2, 3 und 4, die Speicherblöcke 5, 6, 7 und 8, die Speicherblöcke 9, 10, 11 und 12, und die Speicherblöcke 13, 14, 15 und 16 jeweils den benutzten Anschlußkontakten 3, 4, 5 und 6 zugeordnet; in gleichartiger Weise sind die Spei cherblöcke jeweils in Viererstufen bzw. Vierergruppen zu den anderen, verbleibenden Anschluß kontakten zugeordnet. In dem Folgeregister 11 sind die Speicherblocknummern für den An schlußkontakt 3 in einer solchen Weise gespeichert, daß der Speicherblock 1 an der Position 0 entsprechend den ersten Daten 1 selektiert wird, der Speicherblock 2 an der Position 1 entspre chend den zweiten Daten 2 gewählt wird, der Speicherblock 1 an der Position 2 entsprechend den dritten Daten 3 selektiert wird, der Speicherblock 2 an der Position 3 entsprechend den vierten Daten 4 gewählt wird, und die Speicherblöcke 1 und 2 an den Positionen (4 bis 7) entsprechend dem jeweiligen nachfolgenden Auftreten der Daten selektiert werden. Das gleiche trifft auch für die anderen, verbleibenden Anschlußkontakte zu.

Die Speicherblöcke weisen die gleiche Kapazität auf; wenn die Kapazität jedes Speicherblocks mit s (MW) bezeichnet wird und die maximale Betriebsfrequenz mit f (MHz) bezeichnet wird, sind die Musterkapazität und die maximale Betriebsfrequenz des Bauelementtesters gemäß Fig. 3 jeweils gleich vier s (MW) bzw. vier f (MHz).

In Fig. 4 sind die Beziehungen zwischen der Musterkapazität und der maximalen Betriebsfre quenz des Bauelementtesters für Fälle dargestellt, bei denen die Anzahl der benutzten Anschluß kontakte gleich 1/4, 1/8, 1/16, 1/32 und 1/64 der gesamten Anzahl von Anschlußkontakten ist, wobei diese Beziehungen zusammen mit den entsprechenden Beziehungen in den Fällen gemäß den Fig. 2 und 3 gezeigt sind ("voll" bezeichnet einen Fall, bei dem alle Anschlußkontakte verwendet werden). Es ist aus Fig. 4 klar ersichtlich, daß sich die Musterkapazität und die maximale Betriebsfrequenz des Bauelementtesters erhöhen, wenn sich die Anzahl von benutzten Anschlußkontakten verringert.

Nachfolgend wird unter Bezugnahme auf Fig. 5 ein Fall beschrieben, bei dem ein große Kapazität aufweisender Speicher zu demjenigen Testanschluß des im Test befindlichen Bauelements 8 zugeordnet ist, an den das Abtastmuster angelegt wird.

Fig. 5 zeigt in Entsprechung mit den Anschlußkontakten 1, 2, . . . n des im Test befindlichen Bauelements 8 die Art der Auswahl der Speicherblöcke durch die Adressen a und b, und weiterhin ein Beispiel für die Speicherblocknummern, die in einem der Folgeregister 11 gespei chert sind, und zwar für einen Fall, bei dem acht Speicherblöcke dem Testanschluß des im Test befindlichen Bauelements 8, an den das Abtastmuster angelegt wird, zugeordnet sind (beispielsweise handelt es sich bei diesem Testanschluß um den Anschluß 5), und bei dem ein Speicherblock jedem der Anschlußkontakte mit Ausnahme dieses Testanschlusses zugeordnet ist. Auch bei diesem Beispiel ist die Anzahl m von Speicherblöcken doppelt so groß festgelegt wie die Anzahl n von Anschlußkontakten des im Test befindlichen Bauelements 8.

Der Speicherblock 1 ist dem Anschlußkontakt 1 zugeordnet, der Speicherblock 2 ist dem Anschlußkontakt 2 zugeordnet, der Speicherblock 3 dem Anschluß 3, der Speicherblock 4 dem Anschluß 4, acht Speicherblöcke 5, 6 . . . 12 dem Anschluß 5, und es ist der Speicherblock 13 dem Anschluß 6 zugeordnet; in gleichartiger Weise sind die verbleibenden Speicherblöcke jeweils einer nach dem anderen zu einem der Anschlüsse, die dem Anschluß 7 und den diesem nachfol genden Anschlüssen entsprechen, zugeordnet.

In dem Folgeregister 11 sind die Speicherblocknummern so gespeichert, daß der Speicherblock 1 an jeder der Positionen 0 bis 7 für den Anschluß 1 selektiert wird, der Speicherblock 2 an jeder der Positionen 0 bis 7 für den Anschluß 2 ausgewählt wird, der Speicherblock 3 an jeder der Positionen 0 bis 7 für den Anschluß 3 selektiert wird, und der Speicherblock 4 an jeder der Positionen 0 bis 7 für den Anschluß 4 selektiert wird, wobei jedoch für den Anschluß 5 die Speicherblocknummern in einer solchen Weise gespeichert sind, daß der Speicherblock 5 an der Position 0, der Speicherblock 6 an der Position 1, der Speicherblock 7 an der Position 2, der Speicherblock 8 an der Position 3 und die Blöcke 9 bis 12 jeweils an den Positionen 4 bis 7 selektiert werden. Im Hinblick auf die anderen, verbleibenden Anschlüsse einschließlich des Anschlusses 6 sind die Speicherblocknummern in dergleichen Weise wie in den Fällen gemäß den Anschlüssen 1 bis 4 gespeichert.

Die Speicherblöcke weisen die gleiche Kapazität auf; wenn angenommen wird, daß die Kapazität jedes Speicherblocks mit s (MW) bezeichnet ist und daß die maximale Arbeitsfrequenz mit f (MHz) bezeichnet ist, ist die Musterkapazität bzw. Musterspeicherkapazität des Bauelement testers in dem in Fig. 5 gezeigten Fall bei dem Abtastpfadtest gleich 8 s (MW) und bei den anderen Tests s (MW), und es ist die maximale Arbeitsfrequenz f (MHz).

Wie vorstehend beschrieben, sind bei der vorliegenden Erfindung die Musterkapazität bzw. Musterspeicherkapazität und die maximale Arbeitsfrequenz des Bauelementtestgeräts in Abhängigkeit von der Anzahl von benutzten Anschlußkontakten des im Test befindlichen Bauelements 8 variabel, so daß die Ressourcen des Bauelementtesters effektiv ausgenutzt werden können. Da die Anzahl m der Speicherblöcke auf ein ganzzahliges Vielfaches der Anzahl n von Anschlußkontakten des im Test befindlichen Bauelements 8 festgelegt ist, kann ein große Kapazität bzw. großen Umfang aufweisendes Testmuster leicht und mit hoher Geschwindigkeit erzeugt werden. Da ferner die Anschlußkontakte des im Test befindlichen Bauelements 8 durch die Multiplexer 12 umgeschaltet werden können, ohne daß die Musterdaten geändert werden, bietet dies eine Flexibilität dahingehend, daß die gleichen Musterdaten zum Messen von im Test befindlichen Bauelementen benutzt werden können, die sich lediglich hinsichtlich ihrer Stift- bzw. Kontaktanordnung unterschiedet. Ferner kann der Abtastpfadtest ausgeführt werden, ohne daß der Abtastmustergenerator und der programmierbare Datenwähler verwendet werden, die bei dem Stand der Technik erforderlich sind.

Fig. 6 zeigt in Form eines Blockschaltbilds den allgemeinen Aufbau eines zweiten Ausführungs beispiels des in Übereinstimmung mit der vorliegenden Erfindung stehenden Mustergenerators. Bei diesem Ausführungsbeispiel sind die Folgeregister 11 jeweils derart erweitert, daß sie eine Mehrzahl von Sequenzen (Folgen) aufweisen (bei diesem Beispiel sind drei Sequenzen vorhan den), die selektiv aufgrund einer in gleichartiger Weise erweiterten Adresse c benutzt werden. Demgemäß bietet dieses Ausführungsbeispiel eine erhöhte Flexibilität beim Einsatz des Bauele menttestgeräts. Da dieses Ausführungsbeispiel in seiner Konstruktion identisch ist wie das in Fig. 1 gezeigte, erste Ausführungsbeispiel, mit Ausnahme der vorstehend angegebenen Unterschiede, wird dieses Ausführungsbeispiel nicht näher beschrieben.

Fig. 7 zeigt ein Blockschaltbild, in dem der allgemeine Aufbau eines dritten Ausführungsbeispiels des in Übereinstimmung mit der vorliegenden Erfindung stehenden Mustergenerators dargestellt ist. Bei diesem Ausführungsbeispiel sind n (1, 2, . . . n) Musterregister 13 zusätzlich zum Speichern von Musterdaten mit kleiner Kapazität vorgesehen, die an andere Anschlußstifte des im Test befindlichen Bauelements 8 als an den Testanschluß, an den das Abtastmuster angelegt wird, abgegeben werden. Das Abtastmuster wird durch die Speicherblöcke 10 erzeugt, und es werden die anderen Muster durch die Musterregister 13 generiert. Selbstverständlich können diese zusätzlich zu dem Abtastmuster vorgesehenen Muster auch durch die Speicherblöcke 10 generiert werden.

Auf die Musterregister 13 wird durch ein Adreßsignal a' zugegriffen, das eine einem Musterregi ster entsprechende Adressenbreite aufweist. Da dieses Ausführungsbeispiel hinsichtlich seines Aufbaus identisch ist wie das erste, in Fig. 1 dargestellte Ausführungsbeispiel mit Ausnahme der vorstehend dargelegten Gesichtspunkte, erfolgt keine weitere Beschreibung desselben.

In Fig. 8 ist ein Blockschaltbild gezeigt, das den allgemeinen Aufbau einer Modifikation darstellt, die eine Erweiterung gegenüber dem ersten, in Fig. 1 gezeigten Ausführungsbeispiel veranschau licht. Bei dieser Modifikation ist eine Mehrzahl von Schaltungen, die jeweils aus dem Adreßwand ler 9, den Speicherblöcken 10, den Folgeregistern 11 und den Multiplexern 12, die bei dem in Fig. 1 gezeigten Ausführungsbeispiel zum Einsatz kommen, bestehen, vorgesehen, so daß ein Muster in jeder Schaltung unabhängig von den anderen Schaltungen eingestellt werden kann. Dies ermöglicht die Erzeugung von unterschiedlichen Mustern durch die einzelnen Schaltungen, so daß es möglich ist, unterschiedliche Arten von im Test befindlichen Bauelementen zu untersuchen.

Da diese Modifikation in ihrem Aufbau identisch ist wie das erste, in Fig. 1 gezeigte Ausfüh rungsbeispiel, mit Ausnahme der vorstehend angeführten Einzelheiten, erfolgt keine weitere Beschreibung derselben.

Es ist auch möglich, die Gestaltungen gemäß den Fig. 6, 7 und 8 in zweckmäßiger Weise zu kombinieren. Zum Beispiel kann in Fig. 6 eine Mehrzahl von Schaltungen, die jeweils aus dem Adreßwandler 9, den Speicherblöcken 10, den Folgeregistern 11 und den Multiplexern 12 bestehen, vorgesehen sein, so daß ein Muster in jeder Schaltung unabhängig von den anderen Schaltungen bzw. Mustern eingestellt werden kann. In Fig. 7 kann eine Mehrzahl von Schaltun gen, die jeweils aus dem Adreßwandler 9, den Speicherblöcken 10, den Folgeregistern 11, den Multiplexern 12 und den Musterregistern bestehen, vorgesehen sein, so daß ein Muster in jeder Schaltung unabhängig von den anderen Mustern vorgegeben werden kann. Die Ausgestaltungen gemäß den Fig. 6 und 7 können auch kombiniert werden.

Aus der vorstehend gegebenen Beschreibung ist ersichtlich, daß gemäß der vorliegenden Erfindung Folgeregister mit einer Anzahl vorgesehen sind, die gleich groß ist wie die Anzahl von vorgesehenen Anschlüssen des im Test befindlichen Bauelements, daß die Abfolge zur Steue rung der Reihenfolge des Zugriffs zu den Speicherblöcken, in denen Musterdaten gespeichert sind, in jedem der Folgeregister gespeichert ist, und daß die Speicherblöcke unter Verwendung von einer vorbestimmten Sequenz entsprechenden Daten aus jedem Folgeregister ausgewählt werden, um ein Testmuster an einen gewünschten Anschlußkontakt des im Test befindlichen Bauelements anzulegen - dies erlaubt die Benutzung von Speicherblöcken, die mit nicht benutz ten Anschlüssen des im Test befindlichen Bauelements verbunden sind, was bei dem Stand der Technik zu Problemen führte.

Demgemäß ist bei der vorliegenden Erfindung die Notwendigkeit, einen Abtastmustergenerator und den programmierbaren Wähler, die beide teuer sind, vorzusehen, entfallen, und es bewirkt somit die Erfindung die Verringerung der Gesamtkosten des Bauelementtestgeräts. Da ferner Testmuster von gewünschten Speicherblöcken an gewünschte Anschlußkontakte des im Test befindlichen Bauelements in der gewünschten Reihenfolge angelegt werden können, bietet die vorliegende Erfindung eine erhöhte Flexibilität des Bauelementtesters. Da beispielsweise die Anschlußkontakte des im Test befindlichen Bauelements durch die Multiplexer umgeschaltet werden können, ohne daß die Musterdaten geändert werden, können die gleichen Musterdaten zum Messen von im Test befindlichen Bauelementen verwendet werden, die sich lediglich hinsichtlich ihrer Stiftanordnung unterscheiden.

Da ferner die Musterkapazität und die maximale Arbeitsfrequenz des Bauelementtestgeräts in Abhängigkeit von dem jeweiligen Typ des im Test befindlichen Bauelements geändert werden können, ist es möglich, die Fähigkeiten des Bauelementtestgeräts effektiv auszunutzen und ein große Kapazität bzw. großen Umfang aufweisendes Muster mit hoher Geschwindigkeit zu erzeugen.

Claims

1. Mustergenerator mit
einer Adreßerzeugungseinrichtung (VGC) zum Erzeugen einer Musteradresse,
einer Steuersignalerzeugungseinrichtung (CTB) zum Erzeugen eines Steuersignals,
einer Adreßumwandlungseinrichtung zum Umwandeln einer von der Adreßerzeugungs einrichtung stammenden Musteradresse in mindestens ein erstes und ein zweites Adreßsignal auf der Grundlage eines von der Steuersignalerzeugungseinrichtung stammenden Steuersignals, wobei jedes der Adreßsignale aus einer Mehrzahl von Bits besteht,
m Speichereinrichtungen (m bezeichnet ein ganzzahliges Vielfaches der Anzahl n von Anschlußkontakten eines im Test befindlichen Halbleiterbauelements), die jeweils vorbestimmte, vorab in ihnen gespeicherte Musterdaten enthalten und auf das an sie angelegte erste Adreß signal unter Erzeugung von entsprechenden Musterdaten ansprechen,
n Folgeregister, die auf das an sie angelegte zweite Adreßsignal unter Erzeugung von Daten einer vorab festgelegten Sequenz ansprechen, und
n Wähleinrichtungen, die jeweils eine der Speichereinrichtungen in Abhängigkeit von den vorab festgelegten, aus den Folgeregistern ausgegebenen Sequenzdaten auswählen und an den zugehörigen Kontaktanschluß der Kontaktanschlüsse des im Test befindlichen Halbleiter bauelements ein Testmuster anlegen, das auf den in der ausgewählten Speichereinrichtung gespeicherten Musterdaten basiert.

2. Mustergenerator nach Anspruch 1, bei dem jedes der n Folgeregister derart aufge baut ist, daß in ihm eine Mehrzahl von Sequenzen gespeichert werden kann, und bei dem eine aus der Mehrzahl von Sequenzen aus jedem Folgeregister in Abhängigkeit von einem an dieses angelegten Adreßsignal ausgewählt wird und die ausgewählte Sequenz an eine entsprechende Wähleinrichtung aus den Wähleinrichtungen angelegt wird.

3. Mustergenerator nach Anspruch 1, bei dem weiterhin n Musterspeichereinrichtungen vorgesehen sind, die jeweils eine Speicherkapazität aufweisen, die zur Speicherung einer geringen Menge Musterdaten zur Erzeugung des Testmusters bemessen ist, welches an einen Anschlußkontakt des im Test befindlichen Halbleiterbauelements anzulegen ist, wobei der Anschlußkontakt ein anderer Anschlußkontakt als ein Testanschlußkontakt oder Testanschluß kontakte ist, an den bzw. an die ein zur Verwendung bei einem Abtastwegtest geeignetes Abtastmuster angelegt wird, und bei dem das Abtastmuster auf der Basis aus der Speicherein richtung ausgelesener Musterdaten erzeugt wird und das Testmuster oder die Testmuster, die kein Abtastmuster sind, auf der Basis der Musterdaten erzeugt werden, die aus den Muster speichereinrichtungen ausgelesen werden.

4. Mustergenerator nach Anspruch 1, bei dem die n Wähleinrichtungen aufweisen:
n Multiplexer, die die Speichereinrichtungen in Abhängigkeit von den Sequenzdaten selektieren, die jeweils aus den Folgeregistern ausgegeben werden, und
n Abschnittsprozessoren, die die Musterdaten, die in der durch die Multiplexer ausge wählten Speichereinrichtung gespeichert sind, in Testmuster umwandeln, die jeweils eine zum Anlegen an ein im Test befindliches Halbleiterbauelement geeignete Wellenform aufweisen, wobei die Testmuster jeweils an entsprechende Anschlußkontakte des im Test befindlichen Halbleiterbauelements angelegt werden.

5. Mustergenerator nach Anspruch 1, bei dem die Adreßumwandlungseinrichtung zusätzlich zu dem ersten und dem zweiten Adreßsignal ein drittes Adreßsignal für den Zugriff zu der oder den Speichereinrichtungen erzeugt, wobei das dritte Adreßsignal dazu dient, die Speichereinrichtung zur Erzeugung von Musterdaten zu veranlassen, die einem Abtastmuster entsprechen, das an einen solchen Anschlußkontakt eines im Test befindlichen Halbleiterbauele ments anzulegen ist, an den das Abtastmuster angelegt wird.

6. Mustergenerator nach Anspruch 1, bei dem die Adreßerzeugungseinrichtung eine Vektorerzeugungssteuereinrichtung zum Erzeugen einer Adresse von Musterdaten, die in jeder der Speichereinrichtungen gespeichert sind, ist, und bei dem die Steuersignalerzeugungseinrich tung ein Steuertabellenpuffer zum Erzeugen eines Steuersignals für die Steuerung der Adreßum wandlungseinrichtung ist, wobei die Adreßumwandlungseinrichtung durch das von dem Steuer tabellenpuffer stammende Steuersignal und die von der Vektorerzeugungssteuereinrichtung stammende Adresse der Musterdaten gesteuert wird, um hierdurch das Adreßsignal zu erzeugen, und bei dem jede der Speichereinrichtungen ein Speicherblock ist, wobei eine Auswahl reihenfolge für diese Speicherblöcke bereits vorab in jedem der Folgeregister als eine Sequenz für jeden Anschlußkontakt eines im Test befindlichen Halbleiterbauelements gespeichert ist.

7. Mustergenerator nach Anspruch 1, bei dem die Adreßerzeugungseinrichtung eine Vektorerzeugungssteuereinrichtung zur Erzeugung einer Adresse von Musterdaten ist, die in jeder der Speichereinrichtungen gespeichert sind, und bei dem die Steuersignalerzeugungseinrichtung ein Steuertabellenpuffer zum Erzeugen eines Steuersignals für die Steuerung der Adreßumwand lungseinrichtung ist, wobei die Adreßumwandlungseinrichtung durch das von dem Steuertabel lenpuffer stammende Steuersignal und die von der Vektorerzeugungssteuereinrichtung stammen de Adresse der Musterdaten gesteuert wird, um hierdurch das Adreßsignal zu erzeugen,
bei dem jede der Speichereinrichtungen ein Speicherblock ist, wobei eine Auswahlrei henfolge dieser Speicherblöcke bereits vorab in jedem der Folgeregister als eine Sequenz für jeden Anschlußkontakt eines im Test befindlichen Halbleiterbauelements festgelegt ist, und
bei dem die n Wähleinrichtungen aufweisen: n Multiplexer, die die Speichereinrichtun gen jeweils in Abhängigkeit von Sequenzdaten selektieren, die aus den Folgeregistern ausgege ben werden; und n Abschnittsprozessoren, die die Musterdaten, die in der durch die Multiplexer ausgewählten Speichereinrichtung gespeichert sind, in Testmuster umwandeln, die jeweils eine zum Anlegen an ein im Test befindliches Halbleiterbauelement geeignete Wellenform besitzen, wobei die Testmuster jeweils an zugehörige Anschlußkontakte des im Test befindlichen Halblei terbauelements angelegt werden.

8. Mustergenerator nach Anspruch 4, der weiterhin eine Mehrzahl von Schaltungen aufweist, die jeweils durch die Adreßumwandlungseinrichtung, die Speichereinrichtung, die Folgeregister und die Multiplexer gebildet sind, und bei dem die Mehrzahl von Schaltungen derart angeordnet ist, daß ein Muster durch jede der Schaltungen unabhängig von den anderen Schaltungen generiert werden kann.