DE19923243A1

DE19923243A1 - Halbleiterprüfsystem

Info

Publication number: DE19923243A1
Application number: DE19923243A
Authority: DE
Inventors: Katsumi Ochiai; Noriyuki Masuda
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 1998-05-20
Filing date: 1999-05-20
Publication date: 1999-11-25
Anticipated expiration: 2019-05-21
Also published as: KR19990088284A; US6374392B1; TW428092B; DE19923243B4; KR100356725B1

Abstract

Die vorliegende Erfindung betrifft ein Halbleiterprüfsystem, das in der Lage ist, in derselben Richtung verlaufende Taktflanken mit einem Zeitintervall zu erzeugen, der kürzer ist als ein Referenztaktzyklus. Das Halbleiterprüfsystem umfaßt einen Wellenformspeicher zum Speichern von Flankendaten, die die Flanken einer Prüfsignalwellenform festlegen, einen Taktgeber zur Erzeugung von Taktdaten und eines Taktimpulses für jeden Prüfzyklus, einen Wellenformatierer zur Erzeugung eines Setzsignals und eines Rücksetzsignals zur Erzeugung der Prüfsignalwellenform in Abhängigkeit von Taktdaten und dem Taktimpuls, und einen zwischen dem Wellenformspeicher und dem Taktgeber vorgesehenen virtuellen Taktgeber zum Erkennen einer Beziehung zwischen vorherigen Flankendaten und gegenwärtigen Flankendaten aus dem Wellenformspeicher, die jeweils den Setzsignalen und den Rücksetzsignalen entsprechen, sowie zum Entfernen der gegenwärtigen Flankendaten, wenn die gegenwärtigen Flankendaten den vorherigen Flankendaten entsprechen, und zum Zuweisen der gegenwärtigen Flankendaten auf einen Zeitpunkt, an dem eine tatsächliche Flankenveränderung der Prüfsignalwellenform erfolgt.

Description

Die vorliegende Erfindung betrifft ein Halbleiterprüf system zum Hochgeschwindigkeitsprüfen von Halbleiter bauelementen und dabei insbesondere Halbleiterprüfsy steme, die in einem Stift-Multiplexmodus betrieben wer den können, um Prüfsignale zu erzeugen, die die Wieder holungsgeschwindigkeit eines Referenztaktsignals um mehr als das Zweifache übertreffen, ohne daß dabei die für die herkömmliche Technologie typischen Ein schränkungen gelten.

Das Halbleiterprüfsystem gemäß der vorliegenden Erfin dung bezieht sich auf ein Prüfsystem, das in einem Stift-Multiplexmodus arbeitet. Im Stift-Multiplexmodus werden Prüfsignale einer Vielzahl von Prüfkanälen (Prüfstiften) in bestimmter zeitlicher Abfolge so mit einander kombiniert, daß das Prüfsignal zum Prüfen ei nes Halbleiterbauelements mit hoher Wiederholungsge schwindigkeit erzeugt werden kann. Ein Stift-Multiplex modus für Halbleiterprüfsysteme arbeitet somit in einer Weise, die der einer Parallel-Reihen-Umwandlung ähnelt.

Ein Stift-Multiplexmodus wird üblicherweise in einem Einzelstift-Prüfsystem eingesetzt. Ein derartiges Halb leiterprüfsystem wird auch als stiftweises Prüfsystem für integrierte Schaltkreise (ICs) bezeichnet, wobei ein stiftweises IC-Prüfsysteme ein Halbleiterprüfsystem bezeichnet, bei dem die gesamte zur Erzeugung der Prüf parameter, also beispielsweise der Signale, benötigte Hardware für jeden Prüfkanal (Prüfstift) des IC-Prüfge räts gesondert vorhanden ist. Dementsprechend können bei einem Einzelstift-IC-Prüfsystem für ein zu prüfen des Halbleiterbauelement (DUT) gesonderte Prüfparameter für jeden Stift dieses Bauelements eingestellt werden. Obwohl die vorliegende Erfindung bei einem Einzelstift- IC-Prüfgerät vorteilhaft eingesetzt werden kann, so ist sie doch auch bei anderen Arten von Halbleiterprüfsy stemen anwendbar, etwa bei Halbleiterprüfsystemen, bei denen die Hardware für alle Kanäle gemeinsam genutzt wird.

Beim Prüfen von Halbleiterbauelementen, beispielsweise integrierten Schaltkreisen und LSIs mit Hilfe eines Halbleiterprüfsystems, etwa eines IC-Prüfgeräts, werden an den jeweiligen Prüfstift (Kanal) eines zu prüfenden IC-Halbleiterbauelements in einem vorbestimmten Prüftakt von einem IC-Prüfgerät erzeugte Prüfsignale gesandt. Das IC-Prüfgerät erhält von dem zu prüfenden IC-Bauelement in Antwort auf die Prüfsignale erzeugte Ausgangssignale. Die Ausgangssignale werden mit Hilfe von in einem vorbestimmten Takt ausgesandten Aus wertsignalen ausgewertet und können dann mit den SOLL- Werten verglichen werden, um festzustellen, ob das IC- Bauelement die gewünschten Funktionen zufriedenstellend ausführt.

Üblicherweise wird die Taktgebung für die Prüfsignale und Auswertsignale relativ zu einer Prüfreihe bzw. ei nem Prüfzyklus des IC-Prüfgeräts festgelegt. Herkömmli cherweise werden die verschiedenen Takte der Prüfzy klen, Prüfsignale und Auswertsignale auf der Grundlage eines Referenztakts erzeugt. Der Referenztakt wird von einem hochkonstanten Oszillator, beispielsweise einem im IC-Prüfgerät vorgesehenen Kristall-Oszillator, er zeugt. Wenn die benötigte Taktauflösung eines IC-Prüf geräts der höchsten Taktgeschwindigkeit (für einen Taktzyklus) des Referenztakt-Oszillators entspricht bzw. ein ganzzahliges Vielfaches dieser Geschwindigkeit beträgt, kann eine Variation der Taktsignale durch ein faches Dividieren durch einen Zähler oder Teil er er zielt werden.

Üblicherweise müssen die IC-Prüfgeräte allerdings eine Taktauflösung aufweisen, die diejenige der höchsten Taktgeschwindigkeit, d. h. die kürzeste Taktperiode des Referenz(System)-Taktes, übertrifft. So ist es bei spielsweise in einem Fall, in der der Referenztaktzy klus eines IC-Prüfgeräts 10 ns (Nanosekunden) beträgt, das IC-Prüfgerät jedoch eine Taktauflösung von minde stens 0,3 ns aufweisen muß, nicht möglich, eine derar tige Taktauflösung zu erzielen, indem man einfach den Referenztakt verwendet oder diesen dividiert.

Zur Erzeugung derartiger Taktsignale werden beim Stand der Technik derartige Takte durch Taktdaten in einem Prüfprogramm beschrieben. Zur Beschreibung der Takte, deren Auflösung die Referenztaktgeschwindigkeit über trifft, werden die Taktdaten durch eine Kombination ei nes ganzzahligen Vielfachen des Referenztaktintervalls (ganzzahliger Teil) und eines Bruchteils des Referenz taktzyklus (Bruchteil) beschrieben. Diese Taktgebung wird in einem Taktspeicher gespeichert und für jeden Zyklus des Prüfzyklus abgerufen. Dabei werden dann auf der Grundlage der Taktdaten in jedem Prüfzyklus auf diesen Prüfzyklus, d. h. beispielsweise auf den Anfangs punkt jedes Zyklus, bezogene Prüfsignale und Auswert signale erzeugt.

Fig. 4 zeigt eine schematische Blockdarstellung eines Beispiels für ein herkömmliches Halbleiter-Prüfsystem. Das Ausführungsbeispiel gemäß Fig. 4 zeigt eine Grundkonfiguration eines Halbleiterprüfsystems mit ei nem Aufbau, bei dem die Hardware gemeinsam für alle Kanäle verwendet wird. Ein Mustergenerator 2 erzeugt ein Prüfmuster für ein DUT (zu prüfendes Bauelement) 9 sowie ein SOLL-Wert-Muster für einen Musterkomparator 7. Ein Taktgeber 3 erzeugt ein Taktimpulssignal für die Synchronisierung der Taktgebung im gesamten System und sendet das Taktimpulssignal an den Mustergenerator 2, den Musterkomparator 7, einen Wellenformatierer 4 und einen Analogkomparator 6.

Der Taktgeber 3 liefert den Taktimpuls (Prüfgeschwindigkeitsimpuls) und die Taktdaten für den Wellenformatierer 4. Auf der Grundlage der Musterdaten vom Mustergenerator 2 und der Taktimpulse und Taktdaten vom Taktgeber 3 bildet der Wellenformatierer 4 ein Prüfsignal mit einer bestimmten Wellenform und einem bestimmten Takt und sendet dieses Prüfsignal an einen Steuersender 5. Die Musterdaten werden auch als Format- Kontrolldaten (FCDATA) bezeichnet, welche die anstei genden und abfallenden Flanken der Prüfsignal-Wellen form festlegen. Die Taktdaten (Taktsetzdaten) definie ren die Taktgebung (die Zeitverzögerungen) der anstei genden und abfallenden Flanken der Wellenformen relativ zum Prüfzyklus. Obwohl dies in Fig. 4 nicht dargestellt ist, enthält der Wellenformatierer 4 eine Setz- /Rücksetz-Flip-Flop-Schaltung zur Erzeugung des an den Steuersender 5 zu sendenden Prüfsignals. Der Steuersen der 5 reguliert die Amplitude des Prüfsignals auf ein vorbestimmtes Niveau und sendet das Prüfsignal an das DUT 9.

Ein Antwortsignal des DUT 9 wird vom Analogkomparator 6 in einem vorbestimmten Auswerttakt mit einer Refe renzspannung verglichen. Das daraus resultierende Lo giksignal wird an den Musterkomparator 7 gesandt, in dem ein Logikvergleich zwischen dem vom Analogkompara tor 6 kommenden resultierenden Logikmuster und dem SOLL-Wertmuster vom Mustergenerator 2 durchgeführt wird. Der Musterkomparator 7 überprüft, ob die beiden Muster miteinander übereinstimmen oder nicht, und be stimmt so, ob das DUT 9 fehlerfrei oder fehlerhaft ar beitet. Wird ein Fehler entdeckt, so wird eine entspre chende Fehlerinformation an einen Fehlerspeicher 8 ge leitet und zusammen mit der vom Mustergenerator 2 kom menden Information zur Fehleradresse des DUT 9 gespei chert, um später eine Fehleranalyse durchzuführen.

Zur Erzeugung aller für die Durchführung der genannten Arbeitsschritte notwendigen Signale ist zur Daten speicherung in jedem Mustergenerator 2, dem Taktgeber 3 und dem Wellenformatierer 4 ein Speicher mit einer Da tentafel vorgesehen. Die Daten in der Datentafel werden von einem Prüfprogramm erzeugt, das von einem Benutzer oder Programmierer auf der Grundlage der Spezifikation des DUT 9 erstellt wurde. Wie Fig. 4 zu entnehmen ist, wird das Prüfprogramm von einem Prüfprozessor 1 durch eine Prüfgerät-Vielfachleitung an jede Einheit im IC- Prüfgerät weitergeleitet. Der Prüfprozessor 1 kontrol liert dabei auf der Grundlage des Prüfprogramms alle Vorgänge im Prüfsystem. Die Tafel des Mustergenerators 2 enthält die Prüfmusterdaten für eine Vielzahl von Kanälen, wodurch jedem Anschlußstift 1-n des DUT 9 die entsprechenden Musterdaten zugeordnet werden.

Der Speicher des Taktgebers 3 enthält eine Geschwindig keitsfestlegungstafel und eine Taktfestlegungstafel. In der Geschwindigkeitsfestlegungstafel sind die Geschwin digkeitsdaten gespeichert, die die Prüfgeschwindigkeit bzw. den Prüfzyklus (der auch als "RATE" bezeichnet werden kann) anzeigen. In der Taktfestlegungstafel sind Taktdaten gespeichert, die die Taktgebung (Zeitverzögerung) der Flanken einer vom Wellenformatie rer 4 zu erzeugenden Prüfsignal-Wellenform zeigen. So sind beispielsweise die Zeitverzögerungen unter Bezug nahme auf den Anfangspunkt des Prüfzyklus festgelegt. Derartige Geschwindigkeits- und Taktdaten werden vor dem Beginn des Prüfvorgangs vom Mustergenerator 2 an den Taktgeber 3 geliefert. Hingegen werden die Muster daten, die die Flanken der Prüfsignal-Wellenform dar stellen, in Echtzeit an den Taktgeber 3 gesandt.

Der Taktgeber erhält somit die Taktdaten (Taktfestlegungsdaten) vorab, während er die Musterda ten (Formatkontrolldaten FCDATA bzw. Flankendaten) wäh rend des Betriebs erhält. Auf der Grundlage von Takt- und Musterdaten werden vom Taktgeber 3 der Taktimpuls (Prüfgeschwindigkeitsimpuls) und die Taktdaten gebil det, die dem Wellenformatierer 4 zur Bildung der Prüf signale zugeführt werden. Insgesamt werden also ver schiedene Kombinationen der genannten Daten zur Er zeugung von komplexe Wellenformen aufweisenden Prüfsi gnalen eingesetzt.

Wie bereits angemerkt, muß ein modernes Halbleiter- Prüfsystem Prüfsignale mit einer Taktauflösung erzeu gen, die den Referenztaktzyklus übertrifft. Die vom Taktgeber 3 erzeugten Verzögerungsdaten werden daher als eine Kombination eines ganzzahligen Vielfachen des Referenztaktzyklus (ganzzahliger Teil) und eines Bruch teils des Referenztaktzyklus (Bruchteil) angegeben. So enthalten die Daten des Bruchteil s beispielsweise eine Verzögerungszeitauflösung von 1/2, 1/4, 1/8, 1/16 des Referenztaktzyklus. Im Rahmen der vorliegenden Erfin dung können die Taktdaten auch als HR-Daten (Hochauflösungsdaten) bzw. als HR-Signal bezeichnet werden. Üblicherweise wird die Zeitverzögerung, die dem ganzzahligen Teil der HR-Taktdaten entspricht, durch ein Zählen der Daten des ganzzahligen Teils gebildet. Die dem Bruchteil der HR-Taktdaten entsprechende Verzö gerungszeit wird durch eine analoge variable Verzöge rungsschaltung erzeugt.

Die Datentafel des Wellenformatierers 4 enthält Daten über Wellenformtypen. Zu diesen Wellenformen gehören eine Rückkehr-zu-Null-Wellenform (RZ-Wellenform), eine Nicht-Rückkehr-zu-Null-Wellenform (NRZ-Wellenform) und eine exklusive ODER-Wellenform (EOR-Wellenform). Das Prüfsignal wird durch Kombination der vom Mustergenera tor 2 erzeugten Musterdaten (Formatkontrolldaten bzw. Flankendaten) mit den vom Taktgeber 3 erzeugten Takt- (Geschwindigkeits)-Impulsen und Taktdaten (Verzögerungszeitdaten) und der vom Wellenformatierer 4 kommenden Wellendaten gebildet. Das Prüfsignal wird an den Steuersender 5 gesandt und erhält dabei eine vorbe stimmte Amplitude.

Aufgrund der Fortschritte in der Halbleiter-IC-Techno logie werden die zu prüfenden IC-Bauelemente immer kom plizierter. Es handelt sich dabei um Hochgeschwindig keitselemente mit hoher Dichte. Zum Prüfen solcher IC- Bauelemente muß ein IC-Prüfgerät in der Lage sein, kom plizierte Prüfmuster mit hoher Geschwindigkeit zu er zeugen. Ein IC-Prüfgerät gemäß Fig. 4, bei dem dieselbe Hardware für alle Kanäle eingesetzt wird, arbeitet zwar rationell; dies jedoch nicht in einem zur Prüfung der aktuellen hoch komplexen und äußerst schnellen IC-Ge räte ausreichendem Maße. In diesem Zusammenhang wird als IC-Prüfgerät mit gemeinsamer Hardware ein Prüfgerät bezeichnet, bei dem die vorhandenen Mittel, beispiels weise der Taktgeber und die Referenzspannungen, für alle Prüfkanäle (Prüfstifte) gemeinsam genutzt werden.

Ein IC-Prüfgerät mit Einzelstiftaufbau ist zum Prüfen solch komplexer und äußerst schneller IC-Vorrichtungen besser geeignet. Als Prüfgerät mit Einzelstiftaufbau wird hierbei ein Prüfgerät bezeichnet, bei dem Prüfpa rameter für jeden Stift des DUT 9 einzeln festgelegt werden können. Anders ausgedrückt, weist ein IC-Prüfge rät mit Einzelstiftaufbau für jeden Prüfstift (Kanal) unabhängig von den anderen Prüfstiften gesonderte Prüf mittel, etwa einen Taktgeber, auf.

Im Vergleich zum Prüfgerät mit gemeinsamen Prüfmitteln, bei dem die Prüfparameter für alle Anschlußstifte des DUT 9 gleich sind, ist das Einzelstift-Prüfgerät zum Prüfen von Hochgeschwindigkeits- LSIs besser geeignet, weil es hierbei einfacher ist, ein komplexes Prüfmuster und einen komplexen Takt zu erzeugen, da dieses Prüfge rät die Prüfparameter für jeden Anschlußstift des DUT 9 unabhängig von den Parametern der anderen Stifte erzeu gen kann. Bei einem typischen Einzelstift-IC-Prüfgerät sind jedem Prüfstift, d. h. jedem Anschlußstift des DUT 9 ein Taktgeber 3 und ein Wellenformatierer 4 zugeord net.

Fig. 5 ist ein Blockschema, das ein Beispiel eines her kömmlichen Einzelstift-IC-Prüfgeräts zeigt. Das in Fig. 5 dargestellte Beispiel betrifft den Aufbau eines Prüfstifts zur Erzeugung eines Prüfsignals für einen Anschlußstift eines DUT. Das Einzelstift-Prüfgerät um faßt einen Wellenformspeicher (WFM) 11, einen Taktgeber 3, einen Echtzeit-Wählschalter 12 und einen Wellenfor matierer 4. Ehe ein Prüfsignal an das zu prüfende Bau element (DUT) weitergeleitet wird, sendet der Wellen formatierer 4, wie in Fig. 5 dargestellt, das Prüfsignal zu dessen Amplitudenfestlegung an einen Steuersender.

Der Wellenformspeicher (WFM) 11 erhält vom Mustergene rator 2 Prüfmusterdaten und übermittelt Musterdaten und Taktdaten an einen Taktgeber 3. Die Musterdaten werden auch als Formatkontrolldaten (FCDATA) bzw. Flankendaten bezeichnet, welche die ansteigenden und abfallenden Flanken der Prüfsignalwellenform festlegen. Die Taktda ten (Taktfestlegungsdaten) bestimmen die Taktgebung (Zeitverzögerungen) der ansteigenden und abfallenden Flanken der Wellenformen relativ zum Prüfzyklus. Der Taktgeber 3 empfängt die Taktdaten (Taktfestlegungsdaten) vorab, während er die Musterda ten (Formatkontrolldaten FCDATA bzw. Flankendaten) wäh rend des Betriebs erhält.

Beim vorliegenden Beispiel werden zwei Gruppen (T1 und T2) von Flankendaten an den Taktgeber 3 gesandt, welche den Setz- und Rücksetztakten entsprechen. Es handelt sich dabei im einzelnen um eine Setzzeit T1S, eine Rücksetzzeit T1R, eine Setzzeit T2S und eine Rücksetz zeit T2R, wie in Fig. 5 dargestellt. Diese Setz- und Rücksetztakte werden letztendlich im Wellenformatierer 4 zur Erzeugung eines Prüfsignals eingesetzt, indem eine Setz-/Rücksetz-Flip-Flop-Schaltung im Wellenforma tierer mit den festgelegten Takten betrieben wird. An ders ausgedrückt, bestimmen die Setz- und Rücksetztakte die Taktgebung der ansteigenden und abfallenden Flanken der Prüfsignalwellenform in einer Prüfgeschwindigkeit (Prüfzyklus). Beim Standardbetrieb eines IC-Prüfgeräts können im übrigen in einem Prüfzyklus entweder T2S oder T1R sowie entweder T2S oder T2R wirksam eingesetzt wer den.

Auf der Grundlage der Taktdaten und Flankendaten (Formatkontrolldaten) vom Wellenformspeicher 11 erzeugt der Taktgeber 3 einen Taktimpuls (der auch als Gatter signal GATE bezeichnet wird) sowie Hochauflösungs- Taktdaten (HR-Taktdaten). Üblicherweise bezeichnet der Taktimpuls (das Gattersignal) einen Anfangspunkt einer Prüfgeschwindigkeit (eines Prüfzyklus), während die HR- Taktdaten eine Zeitverzögerung von Setz- oder Rücksetz signal in bezug zum Taktimpuls festlegen. Der Taktgeber 3 weist die Taktimpulse und die HR-Taktdaten über den Echtzeit-Wählschalter 12 einem Setzsignalweg und einem Rücksetzsignalweg des Wellen-Formatierers 4 zu.

Im einzelnen erzeugt der Taktgeber 3 synchron zum (nicht dargestellten) Referenztakt das Gattersignal (den Taktimpuls) GATE, die Hochauflösungs-Taktdaten HR und das (nicht dargestellte) Gruppenauswahlsignal. Auf der Grundlage des Gruppenauswahlsignals wird entweder die Gruppe T1 oder die Gruppe T2 des Taktgebers ausge wählt. Wie bereits erwähnt, legt das Gattersignal GATE einen Referenzzeitpunkt (beispielsweise den Beginn je des Prüfzyklus) für die ansteigenden und abfallenden Flanken des Prüfsignals fest. Die HR-Taktdaten betref fen eine Verzögerungszeit der Flanken der Prüfsignalwellenform in bezug zum Gattersignal GATE. Die Verzögerungszeit, die durch die Taktdaten HR fest gelegt wird, umfaßt ein ganzzahliges Vielfaches des Re ferenztaktzyklus und einen Bruchteil des Referenztakt zyklus.

Der Echtzeit-Wählschalter 12 wählt für das Gattersignal GATE und die HR-Taktdaten einen Setzsignalweg oder einen Rücksetzsignalweg im Wellenformatierer 4 aus und führt sie diesem zu. In der Wahrheitstabelle gemäß Fig. 8 ist ein Beispiel für die Zuordnung des Taktimpul ses und der HR-Taktdaten durch den Echtzeit-Wählschal ter 12 dargestellt, das sich auf den Setzsignalweg be zieht. Dieselbe Zuordnung gilt auch für den Rücksetzsignalweg, was in der Zeichnung allerdings nicht dargestellt ist. Diese Tabelle zeigt, daß die lo gischen Kombinationen von GATE-T1 und GATE-T2 im linken Teil der Tabelle den Taktimpuls (GATE-SET) und die Taktdaten (HR-SET) im rechten Teil der Tabelle bestim men, die dem Setzsignalweg im Wellenformatierer 4 zuge führt werden sollen.

Wie sich der Tabelle gemäß Fig. 8 entnehmen läßt, sind der Taktimpuls (GATE-SET) und die Taktdaten HR "0", wenn die Gruppe T2 "0" ist und das Gattersignal (GATE- T2) der Gruppe T2 "0" ist. "0" steht hierbei für "nicht vorhanden", während "1" für "vorhanden" steht. Ist GATE-T1 "0" und GATE-T2 "1", so werden der Taktimpuls (GATE-SET) und die HR-Taktdaten der Gruppe T2 dem Wel lenformatierer 4 zugeführt. Wenn GATE-T1 "1" und GATE- T2 "0" ist, so werden der Taktimpuls (GATE-SET) und die HR-Taktdaten der Gruppe T1 dem Wellenformatierer 4 zu geführt. Sind GATE-T1 und GATE-T2 "1", so werden der Taktimpuls (GATE-SET) und die kleineren Taktdaten HR-T1 bzw. HR-T2 an den Wellenformatierer 4 gesandt.

Der Wellenformatierer 4 erzeugt ein Setzsignal im Setz signalweg und ein Rücksetzsignal im Rücksetzsignalweg. In Fig. 5 bildet der Setzsignalweg die obere Hälfte des Wellenformatierers 4 und der Rücksetzsignalweg die un tere Hälfte des Wellenformatierers 4. Das Setz- und das Rücksetzsignal werden einer Setz-/Rücksetz-Flip-Flop- Schaltung 13 zugeführt. Sowohl der Setz- als auch der Rücksetzsignalweg enthalten eine Grobverzögerungsschal tung 14 und eine Feinverzögerungsschaltung 18, einen Impulsschalter 16, einen Akkumulator 17 sowie ein UND- Gatter 15. Die Grobverzögerungsschaltung 14 erzeugt eine Verzögerungszeit, die durch den ganzzahligen Teil der HR-Taktdaten bestimmt wird. Die Feinverzögerungs schaltung 18 fügt dem Ausgangssignal der Grobverzöge rungsschaltung 14 eine Verzögerungszeit hinzu, die durch den Bruchteil der HR-Taktdaten festgelegt wird. Falls nötig, liefert der Impulsschalter 16 zum Aus gleich von Abweichungen (Taktunterschieden) zwischen den Prüfkanälen an den Akkumulator 17 eine Verzöge rungszeit.

Als Grobverzögerungsschaltung 14 dient beispielsweise ein Rückzähler zum Zählen der Zahl der durch den ganz zahligen Teil der Taktdaten bestimmten Referenztaktim pulse. Der ganzzahlige Teil der Taktdaten entspricht den höheren Bits des Ausgangssignals des Akkumulators 17. Die Grobverzögerungsschaltung 14 erzeugt somit ein Setzsignal, das um ein ganzzahliges Vielfaches des durch die HR-Taktdaten festgelegten Referenztaktzyklus verzögert ist. Das UND-Gatter 15 dient zur Taktrück stellung für das vom Verzögerungsschalter 14 kommende Setzsignal.

Auf der Grundlage des den höheren Bits der HR-Taktdaten entsprechenden Bruchteil s der Verzögerungsdaten fügt die Feinverzögerungsschaltung 18 dem Setzsignal der Grobverzögerungsschaltung 14 eine Verzögerungszeit hinzu, die kürzer ist als ein Zyklus des Referenztakts. Bei der Feinverzögerungsschaltung 18 handelt es sich um eine Analog-Verzögerungsschaltung, die beispielsweise aus in Reihe geschalteten CMOS-Gattern besteht. Das Setzsignal mit einer durch die HR-Taktdaten bestimmten Verzögerungszeit wird somit der Setz/Rücksetz-Flip- Flop-Schaltung 13 zugeführt, um eine ansteigende Flanke des Prüfsignals zu erzeugen. In der gleichen Weise wird das Rücksetzsignal, das ebenfalls eine durch die HR- Taktdaten bestimmte Verzögerungszeit aufweist, zur Setz/Rücksetz-Flip-Flop-Schaltung 13 gesandt, um eine abfallende Flanke des Prüfsignals zu erzeugen.

Bei den obigen Ausführungen ist zu beachten, daß ein IC-Prüfgerät kein Signal erzeugen kann, dessen Zeitin tervall kürzer ist als ein Zyklus des Referenztakts. Ein Grund hierfür besteht darin, daß jeder einzelne Vorgang im IC-Prüfgerät mit dem Referenztakt synchroni siert ist, so daß ein Signal mit einer Wiederholungsge schwindigkeit, die geringer ist als die des Referenz takts, vom System nicht erkannt werden kann. Im Hin blick auf die synchronisierte Arbeitsweise des Prüfsy stems ist der Referenztakt die kleinste Zeiteinheit. Werden dementsprechend demselben Setzsignalweg zwei Setzsignale mit einem Zeitintervall zugeführt, das ge ringer ist als der Referenztaktzyklus, so können auf der Grundlage dieser Setzsignale die gewünschten Flan ken des Prüfsignals nicht zuverlässig erzeugt werden. Dasselbe gilt auch für die Rücksetzsignale im Rücksetz signalweg.

Fig. 6 zeigt eine Taktübersicht für die Arbeitsschritte des IC-Prüfgeräts gemäß Fig. 5. Bei diesem Beispiel weist die Prüfgeschwindigkeit (Prüfzyklus) RATE gemäß Fig. 6(A) eine zeitliche Länge von vier Zyklen des Refe renztakts REFCLK gemäß Fig. 6(B) auf. Beim Muster gemäß Fig. 6(C) handelt es sich um ein vom Benutzer festgeleg tes Prüfmuster. Das vom Benutzer festgelegte Prüfmuster weist im ersten Prüfzyklus die Setzflankendaten T1S auf, die vom Taktgeber für die Gruppe T1 verarbeitet werden, sowie die Rücksetzflankendaten T2R, die vom Taktgeber für die Gruppe T2 verarbeitet werden. Im zweiten Prüfzyklus zeigt das Prüfmuster die Setzflan kendaten T2S, die vom Taktgeber für die Gruppe T2 ver arbeitet werden, sowie die Rücksetzflankendaten T1R, die vom Taktgeber für die Gruppe T1 verarbeitet werden. Die Zuordnung der Taktflanken (Flankendaten) und Takt gebergruppen kann vom Benutzer des IC-Prüfgeräts frei festgelegt werden, vorausgesetzt, daß pro Prüfzyklus eine Flanke einer Taktgebergruppe zugeordnet wird.

Das GATE SET gemäß Fig. 6(D) ist in diesem Fall ein Aus gangssignal der Grobverzögerungsschaltung 14 im Setzsi gnalweg des Wellenformatierers 4, das eine Verzögerung um ein ganzzahliges Vielfaches des Referenztaktzyklus aufweist. Der Bruchteil der HR-Taktdaten gemäß Fig. 6(E) legt eine Feinverzögerungszeit fest, die kürzer ist als ein Zyklus des Referenztakts. Die Feinverzögerungszeit wird von der Feinverzögerungsschaltung 18 mit dem GATE SET gemäß Fig. 6(D) addiert, wodurch man das Setzsignal gemäß Fig. 6(F) erhält.

In ähnlicher Weise steht das GATE RES gemäß Fig. 6(G) in diesem Fall für ein Ausgangssignal der Grobverzöge rungsschaltung im Rücksetzsignalweg des Wellenforma tierers gemäß Fig. 5, das um ein ganzzahliges Vielfaches des Referenztaktzyklus verzögert ist. Der Bruchteil der HR-Taktdaten gemäß Fig. 6(H) legt eine Feinverzögerungs zeit fest, die kürzer ist als ein Zyklus des Referenz takts. Die Feinverzögerungszeit wird durch die Feinver zögerungsschaltung mit der GATE RES gemäß Fig. 6(G) ad diert, wodurch man das Rücksetzsignal gemäß Fig. 6(I) erhält.

Auf der Grundlage der in der beschriebenen Weise er zeugten Setz- und Rücksetzsignale liefert die Flip- Flop-Schaltung 13 ein Ausgangssignal (Prüfsignal) gemäß Fig. 6(J) mit der vom Benutzer festgelegten Flankentakt gebung. Die Setz- und Rücksetzsignale im zweiten Prüfzyklus werden in ähnlicher Weise erzeugt. Da bei diesem Beispiel die Impulsintervalle im Setzsignalweg bzw. Rücksetzsignalweg länger sind, als der Referenz taktzyklus, erhält man am Ausgang der Flip-Flop-Schal tung 13 die gewünschten Taktflanken des Prüfsignals.

Beim herkömmlichen Halbleiterprüfsystem gemäß den Fig. 4 bis 6 treten bei der Erzeugung eines Prüfsignals mit den gewünschten Flankendaten dann Probleme auf, wenn ein System, beispielsweise im Stift-Multiplexmodus, mit hoher Geschwindigkeit arbeitet. Wenn beispielsweise das Zeitintervall zwischen zwei Flanken im selben Weg (Setzsignalweg oder Rücksetzsignalweg) kürzer ist als ein Zyklus des Referenztakts, so kann das System derar tige Flanken aus den oben genannten Gründen nicht ein wandfrei erzeugen.

Zur umfassenden Bewertung eines Hochgeschwindigkeits- IC-Bauelements werden Einzelstift-IC-Prüfgeräte verwen det, die zur Erzeugung eines Hochgeschwindigkeits-Prüf musters in einem Stift-Multiplexmodus arbeiten. Bei ei nem solchen Stift-Multiplexmodus werden Prüfsignalflan ken für eine Vielzahl von Prüfkanälen (Stiften des Bau elements) so kombiniert, daß die Wiederholungsrate (die Anzahl der Flanken) des Prüfsignals proportional zur Anzahl der miteinander kombinierten Prüfkanäle an steigt.

In Fig. 7 ist eine Takt-Beziehung im Stift-Multiplexmo dus bei herkömmlichen IC-Prüfgeräten dargestellt. Bei diesem Beispiel wird davon ausgegangen, daß der Prüfzy klus (Prüfgeschweite RATE) in der höchst möglichen Ge schwindigkeit eingestellt wird, in der der Prüfzyklus beinahe dem Referenztaktzyklus entspricht. Wie in den Fig. 7(A) und 7(B) dargestellt, weisen dabei der Prüfzy klus RATE und der Referenztakt REFCLK im wesentlichen dieselben Zeitlängen auf. Das gewünschte Ausgangssignal OUT ist in Fig. 7(C) dargestellt, wobei die Taktflanken für zwei Prüfkanäle (ungerader Kanal O und gerader Ka nal E) miteinander kombiniert werden.

Bei diesem Beispiel werden in der mit a_F und a_L be zeichneten ersten Hälfte des ersten Prüfzyklus die Taktflanken T1O und T3O des ungeraden Prüfgerätkanals (Stiftes) verwendet. In der mit b_F und b_L bezeichneten zweiten Hälfte des ersten Prüfzyklus werden die Takt flanken T1E und T3E des geraden Prüfgerätkanals (Stiftes) eingesetzt. Außerdem zeigt Fig. 7(C) die erste Taktflanke T1O des zweiten Prüfzyklus. Die Taktflanken T1O und T3O sind jeweils der ersten Hälfte a_F und der zweiten Hälfte a_L der erste Hälfte des Prüfzyklus zuge ordnet. Die Taktflanken T1E und T3E sind jeweils der ersten Hälfte b_F bzw. der zweiten Hälfte b_L der zweiten Hälfte des Prüfzyklus zugeordnet. Die Bezugszeichen T1 und T3 bezeichnen zwei Taktgebergruppen, wie in Fig. 5 durch T1 und T2 dargestellt.

Wie sich Fig. 7(C) entnehmen läßt, kommt es bei diesem Beispiel dazu, daß der Zeitintervall K zwischen den beiden ansteigenden Flanken (Setzsignalen) T3O und T1O kürzer ist, als eine Zyklusperiode des Referenztakts. Da Signale, die im selben Signalweg (in diesem Fall im Setzsignalweg) mit einem Zeitintervall aufeinanderfol gen, das kürzer ist als der Referenztaktzyklus, wie be reits beschrieben nicht erkennbar sind, kann das IC- Prüfgerät das gewünschte Prüfsignal gemäß Fig. 7(C) nicht erzeugen. Es werden also Halbleiterprüfsysteme benötigt, bei denen dieses Problem nicht auftritt, so daß auf der Grundlage von beliebigen, vom Benutzer vor gegebenen Zeiteinstellungen ein Prüfsignal mit den ge wünschten Taktflanken erzeugt werden kann.

Es ist daher eine Aufgabe der vorliegenden Erfindung, ein Halbleiterprüfsystem vorzusehen, bei dem ein Prüfsignal mit einem Zeitintervall zwischen den in der selben Richtung verlaufenden Taktflanken erzeugt werden kann, welches kürzer ist als ein Zyklus des Referenz takts.

Es ist weiterhin eine Aufgabe der vorliegenden Erfin dung, ein Halbleiterprüfsystem vorzusehen, das in der Lage ist, ein Hochgeschwindigkeitsprüfsignal zu erzeu gen, indem es die Taktflanken einer Vielzahl von Prüfkanälen miteinander kombiniert.

Außerdem besteht eine Aufgabe der vorliegenden Erfin dung darin, ein Halbleiterprüfsystem vorzusehen, das vom Benutzer vorgenommene ungeeignete Einstellungen der Flankendaten erkennen und die Flankendaten so zuordnen kann, daß eine gewünschte Flanke in einem anderen Si gnalweg des Prüfsystems erzeugt wird.

Weiterhin ist es Aufgabe der vorliegenden Erfindung, ein Halbleiterprüfsystem vorzusehen, das ein ge wünschtes Prüfmuster in einem Stift-Multiplexmodus auch dann erzeugen kann, wenn die vom Benutzer eingestellten Flankendaten ungeeignet sind.

Bei der vorliegenden Erfindung werden Flankendaten er mittelt, die anzeigen, ob die derzeitigen Flankendaten dieselben sind wie die vorhergehenden Flankendaten, und die in diesem Fall die gerade vorliegende Musterflanke von dem vom Benutzer vorgegebenen Zeitpunkt entfernen und an einen Zeitpunkt verschieben, an dem eine tatsächliche Veränderung der Flanke in der Prüfsignalwellenform auftritt. Hierdurch wird das Auf treten einer Situation, in der das Zeitintervall im selben Signalweg kleiner ist als der Referenztakt, ver hindert.

Das Halbleiterprüfsystem gemäß der vorliegenden Erfin dung zum Prüfen einer Halbleitervorrichtung umfaßt einen Wellenformspeicher zur Speicherung von Flanken daten, die die Flanken einer Prüfsignalwellenform be stimmen, welche auf der Grundlage eines Prüfprogramms an ein zu prüfendes Halbleiterbauelement geleitet wird, einen Taktgeber zur Erzeugung von Taktdaten und Taktim pulsen für jeden Prüfzyklus, einen Wellenformatierer zur Erzeugung eines Setz- und eines Rücksetzsignals zur Erzeugung der Prüfsignalwellenform in Abhängigkeit von den vom Taktgeber kommenden Taktdaten und dem Taktim puls sowie einen zwischen dem Wellenformspeicher und dem Taktgeber vorgesehenen virtuellen Taktgeber zum Er kennen einer Beziehung zwischen vorherigen Flankendaten und gegenwärtigen Flankendaten aus dem Wellenformspei cher, die jeweils dem Setz- und dem Rücksetzsignal ent sprechen, sowie zum Entfernen der gegenwärtigen Flan kendaten, wenn die gegenwärtigen Flankendaten den vor herigen Flankendaten entsprechen, und zum Zuweisen der gegenwärtigen Flankendaten auf einen Zeitpunkt, an dem eine tatsächliche Flankenveränderung der Prüfsignalwel lenform erfolgt.

Es folgt eine kurze Beschreibung der Zeichnung. In der Zeichnung zeigen

Fig. 1 ein Blockschema eines Beispiels für die Anordnung des Halbleiterprüfsystems gemäß der vorliegenden Erfindung;

Fig. 2A und 2B Taktübersichten, die eine Beziehung zwi schen der Wellenform und der Taktgebung im Stift-Multiplexmodus des Halbleiter prüfsystems gemäß der vorliegenden Erfin dung aufzeigen;

Fig. 3 eine Taktübersicht, die die Vorgänge zur Erzeugung der Taktflanken im Halbleiter prüfsystem gemäß der vorliegenden Erfin dung darstellt;

Fig. 4 ein Blockschema des grundlegenden Aufbaus eines Halbleiterprüfsystems mit gemeinsa men Prüfmitteln herkömmlicher Bauart;

Fig. 5 ein Blockschema des grundlegenden Aufbaus eines Einzelstift-Halbleiterprüfsystems herkömmlicher Bauart;

Fig. 6 eine Taktübersicht für die Beziehungen zwischen Wellenformen und Taktgebung im Einzelstift-Halbleiterprüfsystem gemäß Fig. 5;

Fig. 7 eine Taktübersicht für die Beziehungen zwischen Wellenformen und Taktgebung im Stift-Multiplexmodus des Halbleiterprüf systems gemäß Fig. 5;

Fig. 8 eine Wahrheitstabelle für die Zuordnung der Taktimpulse und der Taktdaten zum Wellenformatierer im Halbleiterprüfsystem gemäß Fig. 5;

Fig. 9 eine Wahrheitstabelle für die Ermittlung der Beziehung zwischen Flankendaten des vorhergehenden und des gegenwärtigen Zy klus durch den Flankendetektor gemäß der vorliegenden Erfindung;

Fig. 10 eine Wahrheitstabelle für die Umwandlung von Flankenfreigabesignalen in Flanken nummern durch den virtuellen Taktgeber gemäß der vorliegenden Erfindung und

Fig. 11 eine Wahrheitstabelle für die Darstellung der Reihenfolge, in der die Flankendaten vom virtuellen Taktgeber gemäß der vor liegenden Erfindung ausgewählt werden.

Es folgt eine kurze Beschreibung der bevorzugten Aus führungsbeispiele. Ein Ausführungsbeispiel der vorlie genden Erfindung ist in Fig. 1 dargestellt. Das Halblei terprüfsystem gemäß der vorliegenden Erfindung umfaßt einen virtuellen Taktgeber 19, der zwischen dem Wellen formspeicher (WFM) 11 und dem Taktgeber 3 angeordnet ist. Der weitere Aufbau des Prüfsystems entspricht im wesentlichen dem des herkömmlichen Beispiels gemäß Fig. 5.

Beim vorliegenden Ausführungsbeispiel hat der virtuelle Taktgeber 19 die folgende Funktion: Zuerst ermittelt der virtuelle Taktgeber 19 für jeden Setzsignalweg und Rücksetzsignalweg die Beziehung zwischen den vorherigen Flankendaten und den gegenwärtigen Flankendaten im vom Benutzer vorgegebenen Muster. Wenn die gegenwärtigen Flankendaten mit den vorherigen Flankendaten überein stimmen, so wird das gegenwärtige Flankenmuster von dem vom Benutzer vorgegebenen Zeitpunkt entfernt und an einen Zeitpunkt verschoben, an dem ein tatsächlicher Flankenwechsel in der Prüfsignalwellenform erfolgt. Wenn die Flanke in der genannten Weise verschoben wird, so ändert sich der Flankentyp (Setz- oder Rücksetz flanke) von Setz- zu Rücksetzflanke oder umgekehrt.

Wie sich der Taktübersicht gemäß Fig. 7 außerdem entneh men läßt, kommt es beim herkömmlichen Prüfsystem inso fern zu Problemen, als dieses nicht in der Lage ist, die vom Benutzer festgelegten Flanken des Prüfsignals zu erzeugen, wenn eine bestimmte Situation im Stift- Multiplexmodus auftritt. Wie bereits angemerkt, erhöht sich beim Stift-Multiplexmodus die Wiederho lungsgeschwindigkeit des Prüfmusters, indem die Takt flanken einer Vielzahl von Prüfkanälen (Stiften) ab wechselnd miteinander kombiniert werden. Beim Beispiel gemäß Fig. 7 werden die Taktflanken von zwei Prüfstiften (Prüfkanälen) miteinander kombiniert, um ein Prüfsignal zu erzeugen, das doppelt so schnell ist wie das Prüfsi gnal eines einzigen Kanals.

Beim Stift-Multiplexmodus ist das Prüfsystem jedoch nicht in der Lage, die gewünschten Flanken zu erzeugen, wenn die beiden Flanken desselben Typs (die beispiels weise im Wellenformatierer denselben Signalweg benöti gen) voneinander durch weniger als einen Referenztakt zyklus getrennt sind. Dies ist darauf zurückzuführen, daß das gesamte Prüfsystem, wie bereits erwähnt, mit dem Referenztakt synchronisiert ist. Im Beispiel gemäß Fig. 7(C) wird die Setzflanke T1O im zweiten Zyklus vom Prüfsystem nicht einwandfrei erzeugt, weil das In tervall K zwischen den beiden Setzflanken (Setzsignalen) T3O und T1O kürzer ist als der Referenz taktzyklus gemäß Fig. 7(B).

Beim Beispiel gemäß Fig. 7(C) sind im übrigen die Flan kendaten des geradzahligen Stifts T3E (Rücksetzflanke) nicht einsetzbar, da die vorherigen Daten T1E bereits die Rücksetzflanke beschreiben. Derartige nutzlose Flanken können vom Benutzer vorgegeben werden, da bei diesem Prüfsystem jede Flankentakteinstellung möglich ist, solange in einem Prüfzyklus eine Flanke pro Takt gebergruppe vorgegeben wird. Wären die Flankendaten T3E bei T1O als Setzflanke und nicht als Rücksetzflanke an gegeben, so würde das oben beschriebene Problem hier nicht auftreten, da die Setzflanken von verschiedenen (geraden und ungeraden) Setzsignalwegen weiterverarbei tet werden.

Vor diesem Hintergrund wird der virtuelle Taktgeber 19 gemäß der vorliegenden Erfindung zur Lösung der bei herkömmlichen Halbleiterprüfsystemen auftretenden Pro bleme eingesetzt. Der virtuelle Taktgeber 19 umfaßt die folgenden Elemente:

(A) Einen Flankendetektor 20 zur Feststellung, ob Flankendaten zweier benachbarter Flanken aus dem Wellenformspeicher (WFM) 11 innerhalb eines Prüfzy klus (Prüfgeschwindigkeit) identisch sind oder nicht. Sind beide identisch, so wird die zweite Flanke als nutzlos eingestuft. Unterscheiden sie sich voneinander, so wird die zweite Flanke als nützlich eingestuft, d. h. sie entspricht einer tatsächlichen Veränderung der Wellenform. Wird eine solche nützliche Flanke ermittelt, so erzeugt der Flankendetektor 20 ein Freigabesignal (ENA).
B) Einen ENA-VT-Konverter 25 zum Umwandeln des Freiga besignals vom Flankendetektor 20 in virtuelle Takt signale (Flankendatennummern), die Musterflanken für eine tatsächliche Veränderung der Prüfsignalwellen form anzeigen.
C) Einen Flankenzeiger (EDGE-PTR) 27, der den Flanken punkt (Auswahlsignal) des nächsten Prüfzyklus an zeigt. Der Flankenzeiger 27 umfaßt einen ENA-CNT- Konverter 26 zum Zählen der Zahl der Freigabesignale und einen Akkumulator zum Addieren der gezählten Da ten zu den Daten des letzten Prüfzyklus.
D) Einen Wählschalter 30 zum Auswählen der Ausgangsda ten vom ENA-VT-Konverter 25 auf der Grundlage des Ausgangssignals vom Flankenzeiger 27 und zum Über mitteln der ausgewählten Flankendatennummer an den Taktgeber 3.
E) Einen Wählschalter 35 zum Auswählen entweder des Setzbefehls oder des Rücksetzbefehls vom Wellenform speicher 11 und zur Weiterleitung des gewählten Be fehls an den Taktgeber 3.

Der Flankendetektor 20 kann als Vergleichsschaltung Übereinstimmungsschaltung) ausgeführt sein, die das vorherige Flankensignal mit dem gegenwärtigen Flankensignal vom Wellenformspeicher 11 vergleicht. Die Flip-Flop-Schaltung 22 speichert zeitweise die letzten Daten des vorhergehenden Prüfzyklus und stellt die Taktgebung beim Betrieb des Flankendetektors 20 ein. Der Flankendetektor 20 vergleicht das gegenwärtige Setzsignal mit dem vorherigen Setzsignal (PS) und das gegenwärtige Rücksetzsignal mit dem vorherigen Rück setzsignal (PR). Wenn keine Übereinstimmung vorhanden ist, so stellt der Flankendetektor ein Freigabesignal (ENA) auf "1", um anzuzeigen, daß die gegenwärtigen Flankendaten benutzt werden sollen. Falls sich eine Übereinstimmung ergibt, so setzt der Flankendetektor das ENA-Signal auf "0", was anzeigt, daß die gegen wärtigen Flankendaten nutzlos sind.

Die vom Flankendetektor 20 ermittelte Beziehung zwi schen den Flankensignalen (-daten) und den ENA-Signalen ist in der Wahrheitstabelle gemäß Fig. 9 dargestellt. In der Wahrheitstabelle gemäß Fig. 9 wird das ENA-Signal auf "0" gesetzt, wenn sowohl das vorherige Setzsignal PS als auch das gegenwärtige Setzsignal S "1" sind, da dann das Prüfmuster durch das gegenwärtige Setzsignal (Setzflankendaten) S nicht wirklich verändert wird. In ähnlicher Weise wird das ENA-Signal auf "0" gesetzt, wenn das vorherige Rücksetzsignal PR und das gegenwär tige Rücksetzsignal R "1" sind, da auch hier das Prüf muster durch das gegenwärtige Rücksetzsignal (Rücksetzflankendaten) R nicht wirklich verändert wird. In Tabelle 2 wird davon ausgegangen, daß das Setz- und das Rücksetzsignal nicht gleichzeitig auf "1" einge stellt werden. Wenn eine solche Einstellung ermittelt wird, so wird das ENA-Signal auf "X", d. h. "wirkungslos", gestellt.

Das ENA-Signal wird entsprechend jedem Setz- und Rück setzsignal (Flankendaten) erzeugt. So werden beispiels weise gemäß Fig. 1 Freigabeausgangssignale ENA0-ENA3 ge mäß den Flankendaten T1O, T3O, T1E bzw. T3E erzeugt. In Fig. 1 beziehen sich die Bezugszeichen T1 und T3 auf zwei Taktgebergruppen t1 und t3 im Taktgeber 3. Außer dem betreffen die Bezugszeichen O und E bei den Flankendaten einen ungeraden Prüfkanal (Prüfstift) und einen geraden Prüfkanal (Prüfstift).

Der ENA-VT-Konverter 25 empfängt vom Flankendetektor 20 ENA-Signale und ordnet den entsprechenden Setz- und Rücksetzsignalflankendaten Flankennummern zu. Wenn dann der Flankendetektor 20 ENA-Signale (ENA0, ENA1, ENA2 oder ENA3) mit dem Wert "1" liefert, so werden am ent sprechenden Ausgangsanschluß (VT1, VT2, VT3, VT4) des Konverters 25 Daten mit den entsprechenden Flankennum mern (0, 1, 2, 3) geliefert. Bei dieser Anordnung be sieht sich das ENA-Signal "1" vom Flankendetektor 20 auf die Flankendaten, die das Prüfmuster tatsächlich verändern. Somit werden an den Ausgangsanschlüssen (VT1, VT2, VT3, VT4) des Konverters 25 die nutzlosen Flankensignale von ihren ursprünglichen Zeitpunkten entfernt und nur die wirklich notwendigen Flanken fest gelegt. Der ENA-VT-Konverter 25 kann aus einer Vielzahl von Gatterschaltern bestehen.

Fig. 10 zeigt eine Wahrheitstabelle, der sich die Bezie hung zwischen den Freigabesignalen ENA und den vom Kon verter 25 gemäß der vorliegenden Erfindung festzule genden Flankennummern an den Ausgangsanschlüssen VT1- VT3 entnehmen läßt. Wie sich der Wahrheitstabelle ent nehmen läßt, werden am ENA-VT-Konverter 25 die Flanken nummern der Vielzahl von VT-Ausgangsanschlüssen auf der Grundlage der ENA-Signale "1" zugeordnet. So werden für ENA0-ENA3 Ausgangssignale 1, 1, 0, 1 den Anschlüssen VT1-VT4 beispielsweise die Flankennummern 0, 1, 3, X (keine Nummer) zugeteilt.

Der ENA-CNT-Konverter 26 zählt die Nummern der tatsäch lich notwendigen Flankensignale (Daten) auf der Grund lage der vom Flankendetektor 20 kommenden Flankenfrei gabesignale ENA. Wie sich Fig. 10 entnehmen läßt, zeigt eine mit EDGCNT bezeichnete Spalte die Nummern der Flanken, die durch Zählen der Zahl der Freigabesignale ENA0-ENA3 "1" ermittelt wurden.

Der Flankenzeiger 27 erzeugt ein Auswahlsignal zur Aus wahl des Ausgangsanschlusses VT durch den Wählschalter 30 für den nächsten Prüfzyklus. Der Flankenzeiger 27 besteht aus dem ENA-CNT-Konverter 26 und dem Akkumula tor. Der Akkumulator erhält die Zahl der Flankensi gnale; die mit tatsächlichen Veränderungen der Flanken im Prüfsignal zusammenhängen, vom ENA-CNT-Konverter 26. Das Ausgangssignal vom Akkumulator wird dem Wählschal ter 30 als Auswahlsignal zugeführt. Der ENA-CNT-Konver ter 26 kann aus einem Zähler bestehen und der Akkumu lator kann von einem Impulsschalter und einem Addierer gebildet werden, wie in Fig. 1 dargestellt.

Der Flankenzeiger 27 addiert die vorherigen Zähldaten zu den gegenwärtigen Zähldaten und bestimmt so den für den nächsten Prüfzyklus zu wählenden VT-Anschluß. Auf der Grundlage des Auswahlsignals vom Flankenzeiger 27 wählt der Wählschalter 30 den bestimmten VT-Anschluß des ENA-VT-Konverters 25, um die Flankennummer an den Taktgeber 3 weiterzuleiten.

Die Beziehung zwischen dem Ausgangssignal des Flanken zeigers 27 und den durch die Flankennummer, die von den Anschlüssen VT0-VT3 bestimmt wird, zu spezifizierenden Flankendaten ist in der Wahrheitstabelle gemäß Fig. 11 dargestellt. Wie sich der Tabelle entnehmen läßt, wer den bei einem Auswahlsignal "0" vom Flankenzeiger 27 die tatsächlichen Flankendaten in der Reihenfolge VT1, VT2, VT3 und VT4 aktiviert. In ähnlicher Weise werden bei einer Anzeige "1" vom Flankenzeiger 27 die tatsäch lichen Flankendaten in der Reihenfolge VT4, VT1, VT2 und VT3 aktiviert. Zeigt das Auswahlsignal "2" an, so werden die tatsächlichen Flankendaten in der Reihen folge VT3, VT4, VT1 und VT2 aktiviert und bei einer An zeige "3" des Flankenzeigers erfolgt die Aktivierung der tatsächlichen Flankendaten in der Reihenfolge VT2, VT3, VT4 und VT1.

Es folgt eine Beschreibung der Arbeitsweise des Halb leiterprüfsystems gemäß der vorliegenden Erfindung. Vor Beginn der Prüfmustererzeugung erhält der Taktgeber 3 einen Satz von Taktdaten vom Wellenformspeicher durch eine (nicht dargestellte) Prüfgerät-Vielfachleitung.

Die Taktdaten für jede Flanke werden aus einem ganz zahligen Teil, der eine Verzögerungszeit in Form eines ganzzahligen Vielfachen des Referenztaktzyklus dar stellt, und einem Bruchteil, der eine Verzögerungszeit darstellt, die kürzer ist als ein Zyklus des Referenztaktes, gebildet. Wie in Fig. 5 dargestellt, wird auf der Grundlage der vom VT-Auswahlsignal be stimmten Flankennummer das Setz- bzw. Rücksetzsignal mit der vorgeschriebenen Verzögerungszeit vom Wellen formatierer erzeugt.

Die Fig. 2A und 23 zeigen Taktdiagramme, die ein Bei spiel für die Arbeitsweise des Halbleiterprüfsystems gemäß der vorliegenden Erfindung wiedergeben. Da dieses Beispiel einen Stift-Multiplexmodus für zwei Kanäle (Stifte) betrifft, enthalten die Flankendaten, d. h. die Formatkontrolldaten (FCDATA) in einem Prüfzyklus (RATE) zwei Taktflanken für einen ungeraden und zwei Taktflan ken für einen geraden Kanal. Die Formatkontrolldaten FCDATA vom Wellenformspeicher 11 werden vom Flanken detektor 20 im virtuellen Taktgeber 19 gemäß Fig. 1 emp fangen.

Beim Beispiel gemäß Fig. 2A werden vom Benutzer Muster flanken T1OR, T3OS, T1ES und T3ER als Formatkontrollda ten (FCDATA) im ersten Prüfzyklus (RATE) festgelegt. Dabei betrifft T1OR ein Rücksetzsignal im ungeraden Ka nal, T3OS ein Setzsignal im ungeraden Kanal, T1ES ein Setzsignal im geraden Kanal und T3ER ein Rücksetzsignal im geraden Kanal. Geht man davon aus, daß die erste Flanke im zweiten Prüfzyklus T1OS ist (ein Setzsignal im ungeraden Kanal), so entspricht die beabsichtigte Signalwellenform der Darstellung gemäß Fig. 2B.

Es wird weiterhin davon ausgegangen, daß der Referenz taktzyklus dem Prüfzyklus entspricht. Unter diesen Um ständen ist - ähnlich der Situation gemäß Fig. 7(C) - der Zeitintervall zwischen zwei durch T3OS und T1OS festgelegten Setzsignalen kürzer als der Referenztakt zyklus. Da die beiden Setzsignale vom selben Setzsi gnalweg im ungeraden Kanal erzeugt werden müssen und der Zeitintervall zwischen den beiden Signalen kürzer ist als der Referenztaktzyklus, ist es dem Prüfsystem nicht möglich, derartige Taktflanken zu erzeugen.

Die Flankendaten T1ES betreffen im übrigen ein Setzsi gnal, das den vorherigen Flankendaten T3OS entspricht. Die Flankendaten T1ES sind somit nutzlos, da diese Flankendaten nicht zu irgendwelchen tatsächlichen Ver änderungen der Prüfsignalwellenform beitragen. Außerdem werden aufgrund dieser nutzlosen Flankendaten Signale desselben Typs (in diesem Fall Setzsignale aufgrund T3OS und T1OS) demselben Kanal (d. h. dem ungeraden Ka nal) zugeordnet, wodurch die Erzeugung der vorgegebenen Wellenform unmöglich wird.

Der virtuelle Taktgeber 19 gemäß Fig. l löst die in den Situationen gemäß Fig. 2A bzw. Fig. 7(C) auftretenden Probleme. Eine der Situation gemäß Fig. 2A identische Situation ist in Fig. 3(A) dargestellt. Zur Lösung die ses Problems werden die Flankendaten T1E, die den Flan kendaten T3E entsprechen (wobei sich beide auf Rück setzflanken im geraden Kanal beziehen) in Fig. 2 durch den virtuellen Taktgeber 19 entdeckt und vom vorgegebe nen Zeitpunkt entfernt. Der virtuelle Taktgeber 19 ver schiebt die Flanke T1E außerdem auf den Zeitpunkt der Flanke T3E, wie sich Fig. 3(B) entnehmen läßt.

Dementsprechend wird auch die Flanke T3E auf den Zeit punkt von T1O im nächsten Prüfzyklus verschoben. Somit wird das erste Setzsignal im zweiten Prüfzyklus nicht dem ungeraden Kanal in Fig. 3(A), sondern dem geraden Kanal in Fig. 3(B) zugeordnet. Da Flanken gleichen Typs (in diesem Fall Setzsignale) durch verschiedene Signal wege weitergeleitet werden (die Flanke T3O durch den Setzsignalweg im ungeraden Kanal, die Flanke T3E durch den Setzsignalweg im geraden Kanal), kann die vorgese hene Wellenform fehlerfrei erzeugt werden, obwohl der Zeitintervall zwischen den beiden Flanken kürzer ist als der Referenztaktzyklus.

Bei dieser Erfindung erhält der Prüfkanal mit der unge raden Nummer die Flankendaten T1O und T3O und der Prüfkanal mit der geraden Nummer die Flankendaten T1E und T3E. Es können zwar drei oder mehr Kanäle miteinan der kombiniert werden; beim Ausführungsbeispiel eines Betriebs im Stift-Multiplexmodus gemäß den Fig. 1 bis 3 werden jedoch nur zwei Prüfkanäle miteinander kombi niert. Jeder Prüfkanal umfaßt den Wellenformatierer ge mäß Fig. 5. Die Ausgangssignale der beiden Wellenforma tierer werden zu einem (nicht dargestellten) Reihensi gnal kombiniert. Für den Einsatz des virtuellen Taktge bers 19 wird die durch den Benutzer für einen Prüfzy klus RATE festgelegte Reihenfolge der Flanken bestimmt. T1O, T3O, T1E und T3E stellen eine solche Reihenfolge von Flanken dar; diese Reihenfolge bleibt während aller Arbeitsschritte unverändert.

Prüfmusterdaten A, B, C. . . für den ungeraden Kanal (Stift) und Prüfmusterdaten A, B, C. . . für den geraden Kanal (Stift) werden dem Wellenformspeicher 11 zuge führt und dort gespeichert. Auf der Grundlage der Prüf musterdaten liefert der Wellenformspeicher vor Inbe triebnahme die Taktdaten an den Mustergenerator 3. Auf der Grundlage der Prüfmusterdaten liefert der Wellen formspeicher 11 außerdem die einem Setzsignal (S) und einem Rücksetzsignal (R) entsprechenden Formatkontroll daten (Flankendaten) für jede Flanke an den Flankende tektor 20. So werden im einzelnen Flankendaten T1OS und T1OR, Flankendaten T3OS und T3OR, Flankendaten T1ES und TIER und Flankendaten T3ES und T3ER an den Flankende tektor 20 gesendet. Die Informationen bezüglich der Setz- und Rücksetzsignale werden auch dem Wählschalter 35 zugeführt, wodurch der Flankentyp (Setz- oder Rück setzflanke) für die vom Wählschalter 30 auszuwählende Flanke im Taktgeber 3 festgelegt wird.

Der Flankendetektor 20 vergleicht die Flankendaten mit den vorherigen Flankendaten und ermittelt so, ob die selben Setzflanken oder dieselben Rücksetzflanken in den vom Benutzer festgelegten Flankendaten vorkommen. Eine solche Beziehung ist in der Wahrheitstabelle gemäß Fig. 9 dargestellt. Wenn die vom Benutzer festgelegten Flankendaten eine tatsächliche Veränderung der Wellen form beinhalten, so wird das Freigabesignal ENA auf "1" gestellt. Falls die vom Benutzer vorgegebenen Flanken daten eine nutzlose Flanke, wie etwa T1ES in Fig. 2, enthalten, so wird das Freigabesignal ENA auf "0" ge stellt. Der Flankendetektor 20 erzeugt so für die Flan kendaten gemäß Fig. 3(A) Signale ENA1-ENA3 gemäß Fig. 3 (E).

Nach Empfang des vom Flankendetektor 20 erzeugten ENA- Signals weist der ENA-VT-Konverter 25 auf der Grundlage der gerade bestimmten Flankenreihenfolge Flankennummern zu, etwa "0" für T1O, "1" für T3O, "2" für T1E und "3" für T3E. Die Flankennummer wird allerdings nur dem VT- Anschluß zugeordnet, der den Flankendaten entspricht, welche einer tatsächliche Veränderung der Prüfsignalwellenform entsprechen. Diejenigen Flankenda ten, die keine tatsächliche Veränderung der Wellenform betreffen, erhalten hingegen keine Flankennummer. Die genannte Beziehung ist in der Wahrheitstabelle gemäß Fig. 10 dargestellt. Der ENA-VT-Konverter 25 erzeugt so mit an den Anschlüssen VT1-VT3, wie in Fig. 3(F) darge stellt, die Flankennummern für die Flankendaten gemäß Fig. 3(A).

Die in Fig. 3(E) dargestellten ENA-Signale werden auch dem Flankenzeiger 27 gemäß Fig. 1 zugeführt. Der ENA- CNT-Konverter 26 zählt die Zahl der Flanken, die tatsächlich die Prüfsignalwellenform verändern. Die ermittelten Daten sind in Fig. 3(C) für die Flankendaten gemäß Fig. 3(A) dargestellt. Die vom ENA-CNT-Konverter 26 ermittelten Daten werden vom Akkumulator im Flanken zeiger 27 mit den vorherigen Daten addiert. Das resul tierende Ausgangssignal (Auswahlsignal) des Flankenzei gers 27 ist in Fig. 3(D) dargestellt. Das Auswahlsignal im ersten Prüfzyklus ist "0". Für den zweiten bis sech sten Prüfzyklus ist das Auswahlsignal "3", "2", "0" bzw. "3", wie in Fig. 3(D) dargestellt.

Auf der Grundlage der Auswahlsignale vom Flankenzeiger 27 weist der Auswahlschalter 30 dem Taktgeber 3 die entsprechenden VT-Signale zu. Da das erste Auswahlsi gnal vom Flankenzeiger "0" ist, werden vom Auswahl schalter Ausgangssignale VT1-VT3 mit den Flankennummern "0", "1" bzw. "3" ausgewählt. In Reaktion auf die Flan kennummern vom Auswahlschalter 30 erzeugt der Takt schalter 3 Taktdaten gemäß Fig. 3(G) und Formatkontroll daten gemäß Fig. 3(H).

Der Taktgeber 3 empfängt auch Daten zum Flankentyp (Setz- oder Rücksetzflanke) entsprechend den Flankenda ten T1O, T3O, T1E und T3E durch den Wählschalter 35. Auf der Grundlage der bezeichneten Flankennummern und der Flankentypdaten erzeugt dann der Taktgeber 3 Setz- und Rücksetzsignale zur Erzeugung aufsteigender und ab fallender Flanken des Prüfsignals.

Auf der Grundlage der vom Benutzer festgelegten Flankendaten gemäß Fig. 3(I), die zur Erzeugung einer Wellenform gemäß Fig. 3(A) führen sollen, kann vom Prüf system gemäß der vorliegenden Erfindung die Ausgangs wellenform gemäß Fig. 3(J) erzeugt werden. Bei der vor liegenden Erfindung werden die vom Benutzer vorgegebe nen Flanken gemäß Fig. 3(I) vom Prüfsystem in Flanken gemäß Fig. 3(K) verwandelt, wodurch es möglich wird, die gewünschte Wellenform zu erzeugen.

Die vorliegende Erfindung wurde bisher in bezug auf Beispiele erläutert, bei denen die Flankendaten für zwei Prüfkanäle im Multiplexmodus miteinander kombi niert werden. Allerdings kann die Idee der vorliegenden Erfindung auch auf einen Stift-Multiplexmodus für drei oder mehr Prüfkanäle angewandt werden.

Ein Halbleiterprüfsystem gemäß der vorliegenden Erfin dung ist in der Lage, ein Prüfsignal zu erzeugen, bei dem ein Zeitintervall zwischen den in derselben Rich tung verlaufenden Taktflanken kürzer ist als ein Zyklus des Referenztaktes. Das Halbleiterprüfsystem kann hier durch ein Hochgeschwindigkeitsprüfsignal erzeugen, in dem es Taktflanken einer Vielzahl von Prüfkanälen mit einander kombiniert. Das Halbleiterprüfsystem kann vom Benutzer vorgegebene ungeeignete Angaben zu den Flan kendaten erkennen und die Flankendaten so verschieben, daß eine gewünschte Flanke in einem anderen Prüfweg des Prüfsystems erzeugt wird.

Obwohl nur ein bevorzugtes Ausführungsbeispiel darge stellt und beschrieben wurde, so sind doch im Hinblick auf die obigen Ausführungen viele Abwandlungen und Va riationen der vorliegenden Erfindung möglich, die im Geltungsbereich der beigefügten Ansprüche liegen und den Rahmen der Erfindung nicht überschreiten.

Claims

1. Halbleiterprüfsystem zur Prüfung eines Halbleiter bauelements, enthaltend
einen Wellenformspeicher zur Speicherung von Flankendaten, die die Flanken einer Prüfsignalwel lenform bestimmen, welche auf der Grundlage eines Prüfprogramms an ein zu prüfendes Halbleiterbauele ment geleitet wird;
einen Taktgeber zur Erzeugung von Taktdaten und Tak timpulsen für jeden Prüfzyklus, wobei die Taktim pulse eine Zeitreferenz des Prüfzyklus und die Takt daten eine Verzögerungszeit gegenüber dem Taktimpuls darstellen und die Taktdaten im Taktgeber auf der Grundlage des Prüfprogramms erzeugt und gespeichert werden;
einen Wellenformatierer zur Erzeugung eines Setz- und eines Rücksetzsignals zur Erzeugung der Prüfsi gnalwellenform in Abhängigkeit von den vom Taktgeber kommenden Taktdaten und dem Taktimpuls; sowie
einen zwischen dem Wellenformspeicher und dem Takt geber vorgesehenen virtuellen Taktgeber zum Erkennen einer Beziehung zwischen vorherigen Flankendaten und gegenwärtigen Flankendaten aus dem Wellenformspei cher, die jeweils dem Setz- und dem Rücksetzsignal entsprechen, sowie zum Entfernen der gegenwärtigen Flankendaten, wenn die gegenwärtigen Flankendaten den vorherigen Flankendaten entsprechen, und zum Zu weisen der gegenwärtigen Flankendaten auf einen Zeitpunkt, an dem eine tatsächliche Flankenverände rung der Prüfsignalwellenform erfolgt.

2. Halbleiterprüfsystem gemäß Anspruch 1, wobei der Flankentyp von einer Setzflanke zu einer Rücksetz flanke bzw. umgekehrt wechselt, sofern der virtuelle Taktgeber die gegenwärtigen Flankendaten auf den Zeitpunkt eines tatsächlichen Wechsels der Prüfsi gnalwellenform verschiebt

3. Halbleiterprüfsystem nach Anspruch 1, weiterhin ent haltend einen Echtzeit-Wählschalter zum wahlweisen Weiterleiten des Taktimpulses und der Taktdaten vom Taktgeber an den Wellenformatierer.

4. Halbleiterprüfsystem nach Anspruch 1, wobei das Prüfsystem in einem Stift-Multiplexmodus arbeitet, in dem eine Vielzahl von Prüfkanälen in Art einer Parallel-Reihen-Umwandlung so kombiniert werden, daß die Prüfsignalwellenform in Reihenform entsteht, wo bei die Wiederholungsgeschwindigkeit proportional zur Anzahl der multiplizierten Prüfkanäle größer ist als die ursprüngliche Wiederholungsgeschwindigkeit.

5. Halbleiterprüfsystem gemäß Anspruch 1, wobei das Prüfsystem ein Einstift-Prüfsystem ist, bei dem für jeden Prüfkanal gesondert von den anderen Prüfkanä len Hardware- und Softwaremittel vorgesehen sind, so daß die Prüfparameter für jeden Kanal unabhängig von den anderen Kanälen festgelegt werden können.

6. Halbleiterprüfsystem nach Anspruch 1, wobei der vir tuelle Taktgeber die folgenden Bestandteile enthält:
einen Flankendetektor 20 zur Feststellung, ob Flankendaten zweier benachbarter Flanken aus dem Wellenformspeicher identisch sind oder nicht, und zur Erzeugung eines Freigabesignals, wenn die beiden Flanken sich unterscheiden;
einen Konverter zum Umwandeln des Freigabesignals vom Flankendetektor in Flankennummern, die Muster flanken für eine tatsächliche Veränderung der Prüf signalwellenform anzeigen;
einen Flankenzeiger zur Erzeugung eines Auswahlsi gnals für die Flankendatennummern für den nächsten Prüfzyklus;
einen ersten Wählschalter zum Auswählen der Flanken datennummern vom Konverter auf der Grundlage des Auswahlsignals vom Flankenzeiger und zum übermitteln der ausgewählten Flankendatennummer an den Taktge ber; sowie
einen zweiten Wählschalter zum Auswählen entweder des Setzbefehls oder des Rücksetzbefehls vom Wellen formspeicher und zur Weiterleitung des gewählten Be fehls an den Taktgeber.

7. Halbleiterprüfsystem gemäß Anspruch 6, wobei der Flankenzeiger einen Zähler zum Zählen der Zahl der vom Flankendetektor kommenden Freigabesignale und einen Akkumulator zum Addieren der gezählten Daten zu den Daten des letzten Prüfzyklus umfaßt.

8. Halbleiterprüfsystem nach Anspruch 1, wobei die Taktdaten aus einem ganzzahligen Teil, der eine Ver zögerungszeit darstellt, welche ein ganzzahliges Vielfaches eines Zyklus des Referenztaktes ist, so wie aus einem Bruchteil besteht, der eine Verzöge rungszeit darstellt, welche kürzer ist als ein Zy klus des Referenztaktes.

9. Halbleiterprüfsystem nach Anspruch 1, wobei der Wel lenformatierer die folgenden Bestandteile umfaßt:
einen Setzsignalweg zur Erzeugung des Setzsignals, enthaltend eine Grobverzögerungsschaltung zur Verzö gerung eines Eingangssignals um ein ganzzahliges Vielfaches eines Zyklus des Referenztaktes und eine Feinverzögerungsschaltung zur Verzögerung eines Ein gangssignals um einen Bruchteil eines Zyklus des Re ferenztaktes;
einen Rücksetzsignalweg zur Erzeugung eines Rück setzsignals, enthaltend eine Grobverzögerungsschal tung zur Verzögerung eines Eingangssignals um ein ganzzahliges Vielfaches eines Zyklus des Re ferenztaktes und eine Feinverzögerungsschaltung zur Verzögerung eines Eingangssignals um einen Bruchteil eines Zyklus des Referenztaktes; sowie
einen Flip-Flop-Schaltung zum Empfang des Setzsi gnals vom Setzsignalweg und des Rücksetzsignals vom Rücksetzsignalweg zur Erzeugung der Prüfsignal wellenform.

10. Halbleiterprüfsystem nach Anspruch 1, weiterhin ent haltend einen Steuersender zum Empfang eines Aus gangssignals vom Wellenformatierer und zur Erzeugung einer Prüfsignalwellenform mit vorbestimmter Ampli tude.