DE60122960T2

DE60122960T2 - Digitale eingebaute Selbsttestschaltungsanordnung für Phasenregelschleife

Info

Publication number: DE60122960T2
Application number: DE2001622960
Authority: DE
Inventors: Pramodchandran N. Plano Variyam; Hari Allen Balachandran
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 2000-04-20
Filing date: 2001-04-20
Publication date: 2007-03-29
Anticipated expiration: 2021-04-21
Also published as: DE60122960D1; EP1148340A3; JP2002006003A; EP1148340A2; EP1148340B1

Description

GEBIET DER ERFINDUNG
Die vorliegende Erfindung betrifft eine eingebaute Selbsttest-Schaltungsanordnung (BIST-Schaltungsanordnung) und insbesondere eine vollständig digitale eingebaute Selbsttestschaltung für Phasenregelschleifen.
HINTERGRUND DER ERFINDUNG
Phasenregelschleifen (PLL) werden für eine Vielzahl von Anwendungen in Mischsignalsystemen und digitalen Systemen verwendet. Einige der typischen Anwendungen umfassen (1) das Erzeugen von Takten verschiedener Frequenzen anhand eines Referenztakts, (2) das Erzeugen eines Takts mit geringen Schwankungen, (3) das Extrahieren eines datensynchronen Takts anhand seriell übermittelter Daten und (4) das Erzeugen eines stabilen Takts anhand eines rauschbehafteten Taktsignals. Streng gesteuerte Funktionsweiseparameter sind für den zufrieden stellenden Betrieb von Mischsignal-Schaltungsanordnungen oder von digitalen Schaltungsanordnungen, in die die PLL eingebettet ist, unbedingt notwendig. Wenn PLL als Bausteine für das Bereitstellen von Taktsignalen in Mischsignal-Schaltungsanordnungen verwendet werden, müssen die von der PLL erzeugten Taktsignale besonders stabil sein.
Idealerweise sollten, wie in 1 dargestellt ist, die Impulsbreite P, die Periode T und die Frequenz eines Taktsignals von Zyklus zu Zyklus gleich bleiben. Infolge in der PLL-Schaltung und in der Nähe von dieser erzeugten Rauschens kann die Periode jedoch um einen Mittelwert variieren. Fluktuationen der Periode eines Taktsignals in Bezug auf eine ideale Basis sind als Schwankungen bekannt. Weil Rauschen die Ursache dieser Fluktuationen ist, kann angenommen werden, dass die Schwankungen ein zufälliges statistisches Phänomen Gaußscher Natur sind. 2 zeigt einen schwankungsbehafteten Takt im Vergleich mit einem idealen schwankungsfreien Takt.
Unter der Annahme, dass n Periodenmessungen an einem Takt ausgeführt werden, können die gemessenen Perioden durch [T₁, T₂, ... T_n] dargestellt werden. Die mittlere Periode des Takts (T) ist durch die Gleichung
gegeben.
Die Standardabweichung der Periode ist als quadratisch gemittelte ("Root Mean Square – RMS") Schwankung bekannt. Die RMS-Schwankung ist durch die Gleichung
gegeben.
Die Spitze-Spitze-Schwankung ist durch die Gleichung Jpktopk = max[T1, ..., Tn] – min[T1, ..., Tn] (3)gegeben.
Die Schwankung und das Einschaltverhältnis sind zwei wichtige Parameter des PLL-Ausgabetakts, wobei das Einschaltverhältnis des Taktsignals als das Verhältnis der Impulsbreite zur Periode definiert ist:
Viele kommerzielle automatische Testgeräte (ATE), wie A580, Catalyst u.a. von Teradyne^TM, weisen eine Schaltung zum Digitalisieren zeitlicher Schwankungen (TJD-Schaltung) zum Messen dieser Parameter während Produktionstests auf. Die TJD-Schaltung kann die Zeiten, zu denen ein bestimmtes Ereignis, wie das Ansteigen oder Abfallen einer Taktflanke, auftritt, sehr genau erfassen. Diese Ereignisse werden in einem Array gespeichert, das unter Verwendung der Gleichungen 1–4 nachverarbeitet werden kann, um verschiedene Taktparameter zu berechnen. Verschiedene Verfahren zum Messen der Taktparameter unter Verwendung der TJD-Schaltung sind detailliert in "Test Technique Note MS30: Analog Jitter Demodulation", Teradyne Inc. (1991) beschrieben.
Wenngleich TJD-Schaltungen im Bereich unterhalb von Nanosekunden recht genau sind, sind sie kostspielig. Daher ist es nicht möglich, diese TJD-Schaltungen in kostengünstige Produktionstestgeräte, wie die kostengünstigen Produktionstestgeräte der V-Reihe von Texas Instruments^TM, aufzunehmen. Dementsprechend wird die TJD-Schaltung in kostengünstigen Produktionstestgeräten gemeinhin nicht vorgefunden.
Ein anderer Ansatz verwendet das Aufnehmen von eingebauten Selbsttest-Schaltungsanordnungen (BIST-Schaltungsanordnungen). Eine BIST-Schaltung implementiert die Funktionen eines ATEs auf dem Chip durch Anlegen des Testsignals an die getestete Schaltung ("Circuit under Test – CUT") und durch Analysieren ihres Ansprechens, um zu prüfen, ob die Schaltung richtig funktioniert. Infolge der Fortschritte in der Prozesstechnologie nehmen die Kosten für das Implementieren weiterer Funktionen in eine integrierte Schaltung ab. Die Verwendung einer BIST-Schaltungsanordnung vermindert diesen Vorteil durch Verringern der Produktionstestzeit und durch Ermöglichen der Verwendung kostengünstiger Testgeräte beim Produktionstesten. Dadurch verringert die BIST-Schaltungsanordnung die Kosten von Produktionstests integrierter Schaltungen.
Ein anderer Ansatz, der in US-A-5 663 991 offenbart ist, beschreibt ein BIST-Schema für das Messen der Spitze-Spitze-Schwankungen einer PLL-Schaltung. Ein schwankungsarmer Takt wird als eine Referenz für das Charakterisieren der Schwankungen der PLL verwendet. Eine Verzögerungskette wird unter Verwendung einer Kette von Invertierern verwirklicht, um den Referenztakt zu verzögern und die Position der schwankungsbehafteten PLL-Taktflanke zu finden. Wie es erforderlich ist, steuert ein Kalibrierungssystem mit analogen Teilen die Verzögerungen der Invertierer. Weil parametrische Spezifikationen der analogen Teile infolge von Prozessvariationen von den erwarteten Werten abweichen können, muss die Kalibrierungsschaltungsanordnung zum Garantieren einer genauen Messung der PLL-Schwankungen getestet werden, um festzustellen, ob sie den Spezifikationen entspricht. Leider beinhaltet dieses Patent keine Schaltungsanordnung oder ein Verfahren zum Testen der Kalibrierungsschaltungsanordnung. Demgemäß ist die Genauigkeit oder der Mangel davon gewöhnlich ein Problem beim vorliegenden Ansatz. Weiterhin erfordert dieser Ansatz einen schwankungsarmen Takt, der als ein Referenztakt für das Charakterisieren der Schwankungen der PLL verwendet wird.
Sunter u.a. präsentieren ein anderes BIST-Schema zum Messen von PLL-Spezifikationen in der Veröffentlichung "BIST for Phase-Locked Loops in Digital Applications", International Test Conference, IEEE Computer Society Press, S. 532–540 (1999). Sie verwenden auch einen schwankungsarmen Takt als Referenz für das Messen von PLL-Schwankungen. Das BIST-Schema verwendet eine Kette von Invertierern 10–24 zum Verzögern des Referenztakts, wie in 3 dargestellt ist. Ein Abschnitt der Verzögerungskette wird unter Verwendung einer digitalen Logik identifiziert, so dass die Gesamtverzögerung dieses Abschnitts gleich der Spitze-Spitze-Schwankung oder der RMS-Schwankung der PLL ist. Es werden dann zwei Ringoszillatoren durch Verbinden (1) aller Invertierer 10–16 vom Anfang der Verzögerungskette bis zum Anfang des identifizierten Abschnitts der Verzögerungskette (T₁) oder (2) aller Invertierer 10–24 vom Anfang der Verzögerungskette bis zum Ende des identifizierten Abschnitts der Verzögerungskette (T₂) gebildet. Dieses BIST-Schema ermöglicht die Messung der Periode dieser Ringoszillatoren, wobei die Spitze-Spitze- und die RMS-Schwankung durch die Differenz zwischen diesen Perioden gegeben sind. Die Verzögerungen der Invertierer während der Schwankungsmessung können jedoch infolge der Wechselwirkung zwischen der Verzögerungskette und der PLL von denjenigen, wenn sie als Ringoszillator geschaltet sind, abweichen. Demgemäß weist diese Anordnung die Tendenz auf, zu ungenauen Schwankungsmessungen zu führen.
Weiterhin nehmen die vorstehend beschriebenen BIST-Schemata die Verfügbarkeit eines schwankungsarmen Referenztakts an. Kostengünstige Testgeräte weisen jedoch häufig keine schwankungsarmen Takte auf. Wenn schwankungsarme Referenztakte verwendet werden, muss das Taktsignal weiterhin sorgfältig zur PLL geführt werden, weil Schwankungen auf dem Weg zur PLL in das Taktsignal injiziert werden können. Zusätzlich ist das Verwenden von auf dem Chip vorhandenen Oszillatoren zum Erzeugen des Taktsignals nicht zu empfehlen, weil ihre Frequenz und ihre Schwankungen die BIST-Ergebnisse beeinflussen können. Weiterhin sind andere vorgeschlagene Lösungen zu kostspielig und erfordern einen erheblichen Eingriff des Verkäufers in die jeweilige Entwurfsumgebung.
Demgemäß besteht ein Bedarf an einem kostengünstigen, vollständig digitalen BIST-Schema zum Messen von PLL-Schwankungen im Bereich unterhalb von Nanosekunden, welches weder externe Referenztakte noch auf dem Chip vorhandene Oszillatoren einschließt.
ZUSAMMENFASSUNG DER ERFINDUNG
Zum Lösen der vorstehend erörterten Mängel der BIST-Schaltungen, welche Schwankungen messen, lehrt die vorliegende Erfindung einen integrierten Schaltungschip mit einer eingebauten Schaltung zum Messen von Schwankungsfehlern eines von einer Phasenregelschleife ausgegebenen Taktsignals. Die Schaltung beinhaltet einen Kurzimpulsgenerator, der ein Kurzimpulssignal erzeugt, welches die gleiche Frequenz wie das von der Phasenregelschleife ausgegebene Taktsignal aufweist. Demgemäß erzeugt eine Verzögerungskette, die mehrere Verzögerungselemente aufweist, N verzögerte Impulse anhand des Kurzimpulssignals. Ein Trefferimpulsgenerator empfängt die N verzögerten Impulse und vergleicht jeden verzögerten Impuls 2^k Mal mit dem von der Phasenregelschleife ausgegebenen Taktsignal, so dass der Trefferimpulsgenerator auch einen Trefferimpuls erzeugt, wenn beide Signale hoch sind. Er erzeugt auch einen Trefferzählwert, der die Anzahl der Trefferimpulse darstellt. Nachdem jeder der N verzögerten Impulse 2^k Mal mit dem Taktsignal verglichen wurde, vergleicht ein Vergleicher einen vorgegebenen Satz von Schwellenwerten entsprechend der kumulativen Schwankungsverteilung für ein PLL-Taktsignal mit dem Trefferzählwert. Wenn der Trefferzählwert und einer von dem vorgegebenen Satz von Schwellenwerten einander entsprechen, speichert die Speichereinheit den Wert von N. Eine Verarbeitungseinheit berechnet den Fehler des PLL-Taktsignals unter Verwendung jedes gespeicherten Werts von N, der sich direkt auf die im PLL-Taktsignal vorgefundene kumulative Schwankungsverteilung bezieht.
Vorteile der vorliegenden Erfindung umfassen eine wirksame, modulare, testbare BIST-Schaltung, die weniger Zeit für das Testen benötigt, sie sind jedoch nicht auf diese beschränkt. Weil weiterhin die BIST-Lösung gemäß der vorliegenden Erfindung vollständig digital ist, kann sie unter Verwendung digitaler Standardtesttechniken getestet werden. Für weitere Einsparungen kann diese BIST-Schaltung zusammen mit anderen Tests eingesetzt werden. Demgemäß kann ein erhebliches Maß an Produktionstestzeit für integrierte Mischsignalschaltungen, die teure Mischsignal-ATEs verwenden, eingespart werden.
Der wichtigste Vorteil der vorliegenden Erfindung besteht darin, dass der externe Referenztakt nicht erforderlich ist. Demgemäß ermöglicht eine BIST-Schaltung gemäß der vorliegenden Erfindung ein PLL-Testen in kostengünstigen Testgeräten, was in Übereinstimmung mit den gegenwärtigen und künftigen technologischen Anforderungen des Testens von Halbleitern ist. Dies gilt insbesondere deswegen, weil Halbleiterhersteller zu einem kostengünstigen Testen übergehen und kostengünstige Testgeräte, bei denen externe Referenztakts geringe Schwankungen aufweisen, möglicherweise nicht leicht verfügbar sind.
KURZBESCHREIBUNG DER ZEICHNUNG
Für ein vollständigeres Verständnis der vorliegenden Erfindung und ihrer Vorteile wird nun auf die folgende Beschreibung in Zusammenhang mit der anliegenden Zeichnung Bezug genommen, worin gleiche Bezugszahlen gleiche Merkmale angeben und wobei
1 ein Zeitablaufdiagramm eines Taktsignals ohne Schwankungen ist,
2 ein Zeitablaufdiagramm von zwei Taktsignalen ist, wobei eines Schwankungen aufweist und eines keine Schwankungen aufweist,
3 eine bekannte Ausführungsform einer BIST-Schaltung zum Messen von PLL-Schwankungen zeigt,
4 eine Ausführungsform der BIST-Schaltung gemäß der vorliegenden Erfindung zeigt,
5 ein Zeitablaufdiagramm ist, in dem die Gaußverteilung von Schwankungen in einem Taktsignal dargestellt ist,
6 ein Zeitablaufdiagramm eines Vergleichs zwischen einem schwankungsbehafteten Signal und der kumulativen Verteilungsfunktion ist,
7 eine kumulative Verteilung von PLL-Schwankungen zeigt,
8 eine weitere Ausführungsform der BIST-Schaltung gemäß der vorliegenden Erfindung zeigt,
9 ein Zeitablaufdiagramm für vier Signale in der BIST-Schaltung aus 8 ist,
10 ein Zeitablaufdiagramm für die von der Verzögerungskette erzeugten Kurzimpulssignale ist,
11 ein Zeitablaufdiagramm für drei zusätzliche Signale in der BIST-Schaltung aus 8 ist, und
12 ein Flussdiagramm für den Prozess des Messens von Schwankungen in einem Taktsignal gemäß der vorliegenden Erfindung ist.
DETAILLIERTE BESCHREIBUNG BEVORZUGTER AUSFÜHRUNGSFORMEN
4 zeigt eine Ausführungsform einer gemäß den Lehren der vorliegenden Erfindung aufgebauten vollständig digitalen eingebauten Selbsttestschaltung (BIST-Schaltung) für Phasenregelschleifen (PLL) zum Messen von PLL-Schwankungen unterhalb von Nanosekunden. Die Schaltung 100 weist einen Kurzimpulsgenerator 104 auf, der einen kurzen Impuls mit der gleichen Frequenz wie der PLL-Takt, der dem Eingang 102 zugeführt wird, erzeugt.
Eine Verzögerungskette 106 weist mehrere Verzögerungselemente zum Erzeugen von N gegenüber dem Kurzimpulssignal verzögerten Impulsen auf, wie gezeigt ist. Ein Multiplexer 108 empfängt an seinen Eingängen N verzögerte Impulse. Ein Multiplexerzähler 112 mit einem Zählwert von 1 bis N steuert den Multiplexer 108, so dass der Multiplexerzählwert bestimmt, welcher der N verzögerten Impulse am Ausgang des Multiplexers 108 erscheint. Ein Trefferimpulsgenerator 114 empfängt das Ausgangssignal des Multiplexers 108 und das von der Phasenregelschleife ausgegebene Taktsignal und erzeugt einen Trefferimpuls, wenn beide Signale hoch sind. Ein Trefferzähler 116 zählt die Anzahl der Trefferimpulse, wodurch ein Trefferzählwert erzeugt wird. Ein Vergleicher 118 vergleicht einen vorgegebenen Satz von Schwellenwerten mit dem Trefferzählwert. Wenn der Trefferzählwert und einer von dem vorgegebenen Satz von Schwellenwerten gleich sind, sendet der Vergleicher 118 ein Signal zu einer Speichereinheit 120, um den Wert des Multiplexerzählwerts 112 zu speichern. Ein statistischer Zähler 110 mit einem Zählwert von 1 bis 2^k ist so mit dem Multiplexerzähler 112 und dem Trefferimpulsgenerator 114 verbunden, dass jeder der N verzögerten Impulse 2^k Mal mit dem von der Phasenregelschleife ausgegebenen Taktsignal verglichen wird. Eine Verarbeitungseinheit 122 ist mit der Speichereinheit 120 verbunden, um den Fehler eines von der Phasenregelschleife ausgegebenen Taktsignals, einschließlich der quadratisch gemittelten Schwankung des von der Phasenregelschleife ausgegebenen Taktsignals, geteilt durch die Periode, der Spitze-Spitze-Schwankung für das von der Phasenregelschleife ausgegebene Taktsignal, geteilt durch die Periode, und des Einschaltverhältnisses zu berechnen.
Beim Betrieb verwendet die Schaltung 100 die Wahrscheinlichkeitsverteilung der Schwankung und vorgegebene statistische Werte, um den Fehler des Taktsignals der Phasenregelschleife zu bestimmen. Insbesondere wird, wie in 5 dargestellt ist, angenommen, dass die Schwankung einer Gaußverteilung folgt. Daher kann die ansteigende Flanke des Taktsignals irgendwo zwischen T1 und T2 liegen. Die Wahrscheinlichkeit, dass die Flanke zu irgendeiner Zeit auftritt, ist durch die Wahrscheinlichkeitsverteilung der Schwankung gegeben. Falls die Schwankung einer Gaußverteilung folgt, ist die Wahrscheinlichkeitsverteilung normal, wobei der Mittelwert T und die Standardabweichung gleich der RMS-Schwankung ist.
6 zeigt, dass die Häufigkeit, mit der der Takt "hoch" ist, zur kumulativen Verteilungsfunktion der Wahrscheinlichkeitsverteilung der Schwankung proportional ist. Unter der Annahme, dass der Takt zur Zeit T1 während 1000 Taktzyklen beobachtet wird, ist das Taktsignal 200 Mal "hoch" und 800 Mal "niedrig". Zur Zeit T2 ist das Taktsignal 700 Mal "hoch" und 300 Mal "niedrig". Demgemäß kann die kumulative Wahrscheinlichkeitsfunktion der Schwankungsverteilung durch die Verwendung der Anzahl der Verzögerungen in der Verzögerungskette 106 abgeleitet werden.
7 zeigt eine Auftragung der Häufigkeit, mit der der Takt am Ende jeder Verzögerung "hoch" ist, gegen die Anzahl der Verzögerungen bis zu diesem Punkt. Die Verwendung der Verzögerungskette 106 mit Verzögerungen gleicher Beträge sorgt dafür, dass die Verzögerung eines Abschnitts dieser Kette proportional zur Anzahl der Verzögerungen in diesem Abschnitt ist. Unter der Annahme, dass der Verzögerungspunkt 1000 Mal abgetastet wird, stellt der Punkt n₁ die Anzahl der Verzögerungen bis zu einem Punkt dar, an dem das erste "Hoch" aufgetreten ist, und der Punkt n₂ die Anzahl der Verzögerungen bis zu einem Punkt dar, an dem 500 "Hochs" aufgetreten sind. Der Punkt n₃ stellt die Anzahl der Verzögerungen bis zu einem Punkt dar, an dem 841 "Hochs" aufgetreten sind, und der Punkt n₄ stellt die Anzahl der Verzögerungen bis zu einem Punkt dar, an dem 1000 "Hochs" aufgetreten sind. Die Punkte n₅ und n₆ sind die Anzahl der Verzögerungen bis zu einem Punkt, an dem 500 "Hochs" aufgetreten sind. Unter der Annahme einer Gaußschen Schwankungsverteilung sind verschiedene Taktparameter durch diese Gleichungen gegeben:
Wenngleich die einzelnen Pufferverzögerungen nicht genau gesteuert werden können, kann das Verhältnis der Pufferverzögerungen gesteuert werden. Daher werden die Taktparameter als ein Verhältnis zu der Periode erhalten. Falls es erforderlich ist, das Verhältnis in absolute Zeiteinheiten umzuwandeln, kann die mittlere PLL-Taktperiode unter Verwendung eines ATEs gemessen werden.
Angesichts der Tatsache, dass der statistische Zähler 110 mit einem Zählwert von 1 bis 2^k so implementiert ist, dass für jedes der N verzögerten Kurzimpulssignale eine Abtastung 2^k Mal auftritt, beziehen sich die Werte n₁–n₆ auf 2^k, wie in der nachstehenden Tabelle dargestellt ist:

- Tabelle 1 –
Wenn der statistische Zähler 110 den Maximalwert erreicht, wird ein Signal ausgegeben, das den Trefferzähler 116 zurücksetzt und den Multiplexerzähler 112 inkrementiert, um die nächste Verzögerungspufferausgabe auszuwählen.
Vorteile der vorliegenden Erfindung bestehen darin, dass weder ein Referenztaktgeber mit geringen Schwankungen noch Ringoszillatoren erforderlich sind, sie sind jedoch nicht auf diese beschränkt. Weil frühere Techniken Flankenschwankungen der PLL gemessen haben, sind Flankenschwankungen als die Schwankungen in Bezug auf einen vollkommen schwankungsfreien Referenztakt definiert. Demgemäß bietet die vorliegende Erfindung genauere Messergebnisse als frühere Techniken.
8 zeigt eine andere Ausführungsform einer gemäß den Lehren der vorliegenden Erfindung aufgebauten vollständig digitalen eingebauten Selbsttestschaltung (BIST-Schaltung) für Phasenregelschleifen (PLL) zum Messen von PLL-Schwankungen unterhalb von Nanosekunden. Die Schaltung 200 weist einen Kurzimpulsgenerator auf, der einen Verzögerungsblock A 204 und einen Verzögerungsblock B 206 aufweist, die mit einem UND-Gatter 208 verbunden sind. Sie erzeugt einen kurzen Impuls mit der gleichen Frequenz wie der PLL-Takt, der dem Eingang 202 zugeführt wird. Eine Verzögerungskette 210 weist mehrere Verzögerungselemente 212–218 zum Erzeugen von N gegenüber dem Kurzimpulssignal verzögerten Impulsen auf, wie gezeigt ist.
Ein Multiplexer 220 empfängt an seinen Eingängen N verzögerte Impulse. Ein Multiplexerzähler 222 mit einem Zählwert von 1 bis N steuert den Multiplexer 220, so dass der Multiplexerzählwert bestimmt, welcher der N verzögerten Impulse am Ausgang des Multiplexers 220 erscheint. Das UND-Gatter 224 empfängt das Ausgangssignal des Multiplexers 108 und das von der Phasenregelschleife ausgegebene Taktsignal und erzeugt einen Trefferimpuls, wenn beide Signale hoch sind. Ein Trefferzähler 226 zählt die Anzahl der Trefferimpulse, wodurch ein Trefferzählwert erzeugt wird. Ein Invertierer 228 empfängt den Trefferzählwert. Der invertierte und der nicht invertierte Trefferzählwert werden einem zweiten Multiplexer 230 zugeführt. Die Ausgabe des Multiplexers 230 wird zusammen mit einem vorgegebenen Satz von Schwellenwerten einem UND-Gatter 232 zugeführt, so dass, wenn der Trefferzählwert mit dem vorgegebenen Schwellenwert übereinstimmt, ein Steuersignal zu einer Speichereinheit 240 gesendet wird, um den Multiplexerzählwert 222 zu speichern.
Das Steuersignal wird auch zu einem Register 234 gesendet und mit einem anderen Register 236 verglichen, das den Wert des Abtastwerts aufweist, der invertiert werden muss (in diesem Fall 5 oder die Binärzahl "101 "). Ein UND-Gatter 238 vergleicht beide Werte in den Registern 234 und 236. Wenn die Ausgabe des UND-Gatters 238 "hoch" ist, wird der invertierte Trefferzählwert durch den Multiplexer 230 geführt. Der Vergleicher 118 vergleicht einen vorgegebenen Satz von Schwellenwerten mit dem Trefferzählwert. Ein statistischer Zähler 244 mit einem Zählwert von 1 bis 2^k ist so mit dem Multiplexerzähler 222 und dem UND-Gatter 224 verbunden, dass jeder der N verzögerten Impulse 2^k Mal mit dem von der Phasenregelschleife ausgegebenen Taktsignal verglichen wird. Eine Verarbeitungseinheit 242 ist mit der Speichereinheit 240 verbunden, um den Fehler eines von der Phasenregelschleife ausgegebenen Taktsignals, einschließlich der quadratisch gemittelten Schwankung des von der Phasenregelschleife ausgegebenen Taktsignals, geteilt durch die Periode, der Spitze-Spitze-Schwankung für das von der Phasenregelschleife ausgegebene Taktsignal, geteilt durch die Periode, und des Einschaltverhältnisses zu berechnen.
Beim Betrieb wird ein kurzer Impuls vom PLL-Ausgang unter Verwendung des Verzögerungsblocks A 204 und des Verzögerungsblocks B 206, die mit einem UND-Gatter 208 verbunden sind, erzeugt. Die Verzögerung jedes Blocks 204 und 206 wird während der Entwurfsphase der PLL und der Schaltung 200 vorbestimmt. Die Verzögerung des Blocks B ist um δ höher als die Verzögerung des Blocks A. Delta δ muss typischerweise gleich 1/100 der Periode sein. Falls die Periode des getesteten PLL-Takts beispielsweise 100 ns ist, ist Delta demgemäß 1 ns. Nach dieser Hypothese kann die Verzögerung des Blocks A 204 75 ns sein, und die Verzögerung des Blocks B 206 ist demgemäß 76 ns (75 ns + 1 ns). Wie dargestellt ist, sind diese beiden verzögerten Takte durch ein Logikgatter miteinander verknüpft, um das Kurzimpulssignal zu erzeugen. Die Wahrheitstabelle des Logikblocks, der die kurzen Impulse anhand der verzögerten Takte erzeugt, ist in der nachstehenden Tabelle dargestellt:
- Tabelle 2 –
9 zeigt verschiedene Wellenformen von dem Kurzimpulsgenerator aus 8.
Die kurzen Impulse werden verzögert, indem sie durch die Verzögerungskette 210 aus nicht invertierenden Puffern geführt werden. Die Verzögerungskette 210 kann auch unter Verwendung einer Übertragungsleitungsstruktur in dem IC verwirklicht werden. 11 zeigt N verzögerte Kurzimpulssignale. Die einzelnen Ausgaben jedes Puffers können unter Verwendung eines Multiplexers 220 ausgewählt werden. Das Steuersignal für den Multiplexer 220 wird durch einen m-Bit-Zähler 222 bereitgestellt, wobei m = [log₂N] ist. Abhängig von dem vom Multiplexer 220 bereitgestellten Steuersignal, wird eine geeignete Ausgabe des Puffers an den Ausgang des Multiplexers 220 weitergeleitet. Die Ausgabe des Multiplexers 220 wird unter Verwendung des UND-Gatters 224 mit der PLL-Taktausgabe verglichen. Falls das PLL-Taktsignal während des Impulses hoch ist, wird das Trefferimpulssignal auf einen hohen Pegel gelegt, wodurch der Trefferzähler 226 inkrementiert wird.
Ein statistischer Zähler 244 mit einem Zählwert von 1 bis 2^k wird so implementiert, dass für jedes der N verzögerten Kurzimpulssignale eine Abtastung 2^k Mal geschieht. Der Wert von 2^k wird so festgelegt, dass eine große Anzahl von Taktzyklen verwendet wird, um die Merkmale der Schwankungsverteilung zu bestimmen. Es wird empfohlen, dass der statistische Zähler 244 mindestens ein 10-Bit-Zähler ist. Wenn der statistische Zähler 244 seinen Maximalwert erreicht, wird ein Signal STAT_MAX ausgegeben, welches den Trefferzähler 226 zurücksetzt und den Multiplexerzähler 222 inkrementiert, um die nächste Ausgabe des Verzögerungspuffers auszuwählen.
11 zeigt ein Zeitablaufdiagramm für den Betrieb dieses Teils der Schaltung 200. Wie dargestellt, werden von der ansteigenden Flanke des schwankungsbehafteten PLL-Takts CLK erzeugte Impulse unter Verwendung der Verzögerungskette 210 mit einer konstanten Verzögerung D verzögert. Das UND-Gatter 224 erzeugt ein Signal HIT_PULSE, falls CLK während der verzögerten Impulse hoch ist. Wie dargestellt ist, ist CLK infolge der Schwankungen nur während 3 Impulse von MUX_OUT hoch und während der anderen zwei Impulse niedrig. Daher wird der Trefferzähler 226 während der 5 Taktimpulse nur 3 Mal inkrementiert. Falls dieser Prozess ausgeführt wird, bis der statistische Zähler 244 sättigt, ist der Inhalt des Trefferzählers 226 zur kumulativen Verteilungsfunktion der Schwankungen proportional.
Wenn der statistische Zähler seinen Maximalwert 2^K erreicht, wodurch STAT_MAX auf einen hohen Pegel gelegt wird, wird der Inhalt des Trefferzählers 226 mit einem vorgegebenen Schwellenwert T verglichen. Dieser vorgegebene Schwellenwert T beruht auf der vorstehend in Bezug auf 7 und Tabelle 1 erklärten Theorie. Falls der Wert des Trefferzählers 226 größer oder gleich dem vorgegebenen Schwellenwert T ist, wird der Wert des Multiplexerzählers 222 in der Speichereinheit 240 gespeichert. Zum Messen der drei Taktparameter, nämlich der RMS-Schwankung, der Spitze-Spitze-Schwankung und des Einschaltverhältnisses, wird der Trefferzähler 226 sequenziell mit 6 verschiedenen Schwellenwerten verglichen, wie in Tabelle 1 dargestellt ist. Während des Übergangs an der abfallenden Flanke, wo n₅ mit 2^k × 0,5 Treffern korreliert, wird der Inhalt des Trefferzählers 226 invertiert, bevor er mit dem Schwellenwert T verglichen wird. Unter der Annahme, dass der statistische Zähler k Bits hat, sind diese Schwellenwerte in Tabelle 1 angegeben. Die aufgezeichneten Werte des Multiplexerzählers 222 können herausgescannt werden, um die Taktparameter unter Verwendung der vorstehend angeführten Gleichungen 5–7 zu berechnen.
Vorteile der vorliegenden Erfindung umfassen eine wirksame, modulare, testbare BIST-Schaltung, die weniger Zeit für das Testen benötigt, sie sind jedoch nicht auf diese beschränkt. Typischerweise wird die Testzeit für das Messen von Schwankungen im Bereich von einigen 10 Pikosekunden unter Verwendung von TJD in Mischsignal-Testgeräten von Teradyne^TM als etwa 100 ms geschätzt. Die Testzeit für das BIST-Schema gemäß der vorliegenden Erfindung beträgt in etwa 200 × 2000 Taktzyklen. Unter der Annahme eines 20-MHz-Takts ergeben sich hieraus 20 ms.
Der wichtigste Vorteil der vorliegenden Erfindung besteht darin, dass der externe Referenztakt nicht erforderlich ist. Demgemäß ermöglicht eine BIST-Schaltung gemäß der vorliegenden Erfindung ein PLL-Testen in kostengünstigen Testgeräten, was in Übereinstimmung mit den gegenwärtigen und künftigen technologischen Anforderungen des Testens von Halbleitern ist. Dies gilt insbesondere deswegen, weil Halbleiterhersteller zu einem kostengünstigen Testen übergehen und kostengünstige Testgeräte, bei denen externe Referenztakts geringe Schwankungen aufweisen, möglicherweise nicht leicht verfügbar sind.
Eine übliche Frage bei jedem BIST-Schema besteht darin, wie sich die BIST-Schaltung testen lässt. Weil die BIST-Lösung gemäß der vorliegenden Erfindung vollständig digital ist, kann sie unter Verwendung digitaler Standardtesttechniken getestet werden. Falls ein parametrischer Fehler in der Art einer beeinträchtigten Verzögerung in der Verzögerungskette 210 auftritt, kann ein Wegverzögerungstesten, das Verzögerungen in einigen 100 Pikosekunden prüfen kann, implementiert werden, um diesen Fehler zu erkennen.
Für weitere Einsparungen kann diese BIST-Schaltung zusammen mit anderen Tests eingesetzt werden. Demgemäß kann ein erhebliches Maß an Produktionstestzeit für integrierte Mischsignalschaltungen, die teure Mischsignal-ATEs verwenden, eingespart werden.
Weiterhin erleichtert eine BIST-Schaltung gemäß der vorliegenden Erfindung das PLL-Testen an kostengünstigen Testgeräten. Viele IC in ASIC werden gegenwärtig unter Verwendung von V-Reihen- oder VLCLT-Testgeräten getestet. Diese Testgeräte können PLL-Parameter, wie Schwankungen und das Einschaltverhältnis, nicht messen. Sie messen lediglich die PLL-Frequenz während des Produktionstestens. Weil die Frequenz der für IC benötigten PLL-Taktsignale zunimmt, werden PLL-Spezifikationen, wie Schwankungen und das Einschaltverhältnis, für die Leistungsfähigkeit dieser IC entscheidend. BIST-Schaltungen gemäß der vorliegenden Erfindung helfen ihnen, ihre PLL unter Verwendung kostengünstiger Testgeräte auf Schwankungen und das Einschaltverhältnis zu testen.
Bei einer spezifischen Temperatur und bei spezifischen Versorgungsspannungsbedingungen kann das Verhältnis der Verzögerungen in der Verzögerungskette 210 streng gesteuert werden. Unter der Annahme, dass das Verhältnis bis zu 6 Bits genau gesteuert werden kann, sind die Schwankungen gleich 10 Pufferverzögerungen, und die Taktperiode ist gleich 200 Pufferverzögerungen. Dadurch beträgt der Fehler in den Schwankungsmessungen nur 3,17 %, was mit anderen Ansätzen zu vergleichen ist, welche eine Fehlerschwankungsmessung von ~50 % im Pikosekundenbereich schätzen.
12 zeigt ein Verfahren zum Messen von Schwankungen von Phasenregelschleifen-(PLL)-Takten unterhalb von Nanosekunden gemäß den Lehren der vorliegenden Erfindung. In Schritt 100 wird ein periodischer Zug kurzer Impulse vom PLL-Ausgang erzeugt. Schritt 112 schreibt vor, dass Reihen von N verzögerten Signalen von dem Kurzimpulssignal von Schritt 100 erzeugt werden sollten. In Schritt 114 werden Variablen für den Multiplexerzähler, den Trefferzähler, den statistischen Zähler und den Zustand festgelegt, wie dargestellt ist. In Schritt 116 wird das ursprüngliche Taktsignal mit einem der N verzögerten Signale verglichen. Falls, wie durch Schritt 118 angegeben ist, sowohl das Taktsignal als auch der verzögerte Impuls hoch sind, wird ein Treffersignal erzeugt und, wie in Schritt 120 dargestellt ist, der Trefferzähler inkrementiert. In Schritt 122 wird der statistische Zähler inkrementiert. Schritt 124 stellt fest, ob die maximale Anzahl des statistischen Zählwerts erreicht worden ist. Falls dies nicht der Fall ist, werden die Schritte 118–124 wiederholt. Falls dies der Fall ist, wird in Schritt 126 festgestellt, ob der Zustand der abfallenden Flanke der kumulativen Verteilung der Schwankungen in dem Taktsignal entspricht. Gemäß der vorliegenden Ausführungsform entspricht dieser Zustand dem fünften Abtastpunkt n₅ (siehe 7). Falls dies der Fall ist, muss der Trefferzählwert vor dem Vergleich mit einem vorgegebenen Schwellenwert invertiert werden, wie in Schritt 130 angegeben ist. Andernfalls wird der Trefferzählwert mit dem vorgegebenen Schwellenwert verglichen, wie in Schritt 128 angegeben ist. Falls der vorgegebene Schwellenwert nicht erreicht wurde, werden der Multiplexerzählwert und der Zustand inkrementiert, wie in Schritt 134 dargestellt ist. Falls der vorgegebene Schwellenwert überschritten worden ist, schreibt Schritt 132 vor, dass der Zustand inkrementiert wird, und der Multiplexerzählwert wird in einer Speichereinheit gespeichert, und der Schwellenwert wird zum nächsten vorgegebenen Wert geändert. Anschließend werden in Schritt 134 der Multiplexerzählwert und der Zustand auch inkrementiert. Während Schritt 136 wird die Zustandsvariable mit dem Maximalwert von Zuständen zum Messen von Schwankungen verglichen. Gemäß der vorliegenden Ausführungsform ist dieser Maximalwert sieben, was dem Punkt n₇ entspricht (siehe 7). Falls der Maximalwert erreicht wurde, wird der Fehler in Schritt 138 berechnet, und die Unterroutine endet in Schritt 140, und die Schritte 116–136 werden andernfalls wiederholt.
Zusammenfassend sei bemerkt, dass in Schritt 100 ein Kurzimpulssignal anhand des PLL-Taktsignals erzeugt wird. Schritt 112 gibt an, dass N verzögerte Signale anhand des Kurzimpulssignals unter Verwendung eines Multiplexers und eines Multiplexerzählers erzeugt werden. Jedes der N verzögerten Signale wird in den Schritten 116–136 2^k Mal mit dem PLL-Taktsignal verglichen, wobei 2^k eine vorgegebene Zahl ist. Wenn das Taktsignal und das verzögerte Signal beide hoch sind, wird ein Trefferzählwert durch den Trefferzähler erzeugt. Insbesondere wird während der Schritte 126–132 festgestellt, ob der Trefferzählwert und der vorgegebene Schwellenwert gleich sind, und es wird als Ergebnis der Multiplexerzählwert gespeichert. Schwankungsparameter werden in Schritt 138 unter Verwendung der gespeicherten Multiplexerzählerwerte berechnet.
Die Aufmerksamkeit des Lesers wird auf alle Veröffentlichungen und Dokumente, die gleichzeitig mit dieser Anmeldung eingereicht werden und die der öffentlichen Einsicht mit dieser Anmeldung zugänglich sind, und den Inhalt all dieser Veröffentlichungen und Dokumente gerichtet.
Alle Merkmale, die in dieser Anmeldung offenbart wurden (einschließlich aller anliegenden Ansprüche, der Zusammenfassung und der Zeichnung), können durch alternative Merkmale ersetzt werden, die demselben, einem entsprechenden oder einem ähnlichen Zweck dienen, soweit nicht ausdrücklich etwas anderes erwähnt wird. Demgemäß ist jedes offenbarte Merkmal, soweit nicht ausdrücklich etwas anderes erwähnt wird, nur ein Beispiel für eine allgemeine Reihe gleichwertiger oder ähnlicher Merkmale.
Die Begriffe und Ausdrücke, die in der vorstehenden Beschreibung verwendet wurden, werden darin zur Beschreibung und nicht einschränkend verwendet, und diese Begriffe und Ausdrücke sollen gleichwertige Ausgestaltungen der dargestellten und beschriebenen Merkmale oder Teile davon nicht ausschließen, wobei zu verstehen ist, dass der Schutzumfang der Erfindung nur durch die folgenden Ansprüche definiert und eingeschränkt ist.
Die Entität jitter ist
Die Architektur rtl von Jitter ist

Claims

Integrierte Schaltung mit einer eingebauten Selbsttestschaltung zum Messen von Schwankungsfehlern eines von einer Phasenregelschleife ausgegebenen Taktsignals, welche aufweist: einen Kurzimpulsgenerator (104), der so geschaltet ist, dass er das von der Phasenregelschleife ausgegebene Taktsignal empfängt, um ein Kurzimpulssignal zu erzeugen, das die gleiche Frequenz aufweist wie das von der Phasenregelschleife ausgegebene Taktsignal, eine Verzögerungskette (106), die geschaltet ist, um das Kurzimpulssignal zu empfangen, welche mehrere Verzögerungselemente aufweist, um N verzögerte Impulse anhand des Kurzimpulssignals zu erzeugen, einen Trefferimpulsgenerator (114), der geschaltet ist, um die N verzögerten Impulse zu empfangen, um jeden der N verzögerten Impulse 2^k Mal mit dem von der Phasenregelschleife ausgegebenen Taktsignal zu vergleichen, wobei k eine vorgegebene Zahl ist, und um einen Trefferimpuls zu erzeugen, wenn beide Signale hoch sind, und um einen Trefferzählwert zu erzeugen, wobei der Trefferzählwert die Anzahl der Trefferimpulse ist, einen ersten Vergleicher (118), der geschaltet ist, um den Trefferzählwert und mindestens einen vorgegebenen Schwellenwert zu empfangen, um den Trefferzählwert für jeden der N verzögerten Impulse mit dem mindestens einen vorgegebenen Schwellenwert zu vergleichen, eine Speichereinheit (120), die mit dem ersten Vergleicher (118) und dem Trefferimpulsgenerator (114) verbunden ist, so dass, wenn der Trefferzählwert und einer von dem vorgegebenen Satz von Schwellenwerten einander entsprechen, die Speichereinheit den Wert von N speichert, und eine Verarbeitungseinheit (122), die mit der Speichereinheit (120) verbunden ist, um den Fehler des von der Phasenregelschleife ausgegebenen Taktsignals unter Verwendung jedes gespeicherten Werts von N für jeden entsprechenden vorgegebenen Schwellenwert zu berechnen.
Integrierter Schaltungschip mit einer eingebauten Schaltung zum Messen des Schwankungsfehlers eines von einer Phasenregelschleife ausgegebenen Taktsignals nach Anspruch 1, wobei der Trefferimpulsgenerator (114) aufweist: einen Multiplexer (220) mit mehreren Eingängen und einem Ausgang, wobei die mehreren Eingänge geschaltet sind, um die N verzögerten Impulse zu empfangen, einen ersten Zähler (222) mit einem Zählwert von 1 bis N, wobei der erste Zähler geschaltet ist, um einen Multiplexerzählwert zu erzeugen, wobei der Multiplexerzählwert bestimmt, welcher der N verzögerten Impulse am Ausgang des Multiplexers (220) erscheint, einen zweiten Vergleicher, der geschaltet ist, um das Multiplexerausgangssignal und das von der Phasenregelschleife ausgegebene Taktsignal zu empfangen, um einen Trefferimpuls zu erzeugen, wenn beide Signale hoch sind, und einen zweiten Zähler, der mit dem Trefferimpulsgenerator verbunden ist, um einen Trefferzählwert zu erzeugen.
Integrierter Schaltungschip mit einer eingebauten Schaltung zum Messen von Schwankungsfehlern eines von einer Phasenregelschleife ausgegebenen Taktsignals nach Anspruch 1, wobei der Kurzimpulsgenerator (104) aufweist: eine erste Verzögerungsvorrichtung (204) mit einem Eingang und einem Ausgang, wobei der Eingang geschaltet ist, um das von der Phasenregelschleife ausgegebene Taktsignal zu empfangen, eine zweite Verzögerungsvorrichtung (206) mit einem Eingang und einem Ausgang, wobei der Eingang geschaltet ist, um das von der Phasenregelschleife ausgegebene Taktsignal zu empfangen, wobei die Verzögerung der zweiten Verzögerungsvorrichtung größer ist als die Verzögerung der ersten Verzögerungsvorrichtung, und ein UND-Gatter (208) mit einem Ausgang, einem invertierenden und einem nicht invertierenden Eingang, wobei der nicht invertierende Eingang mit dem Ausgang der ersten Verzögerungsvorrichtung verbunden ist, der invertierende Eingang mit dem Ausgang der zweiten Verzögerungsvorrichtung verbunden ist und der Ausgang des UND-Gatters das Kurzimpulssignal bereitstellt.
Integrierter Schaltungschip mit einer eingebauten Schaltung zum Messen von Schwankungsfehlern eines von einer Phasenregelschleife ausgegebenen Taktsignals nach Anspruch 2, wobei der zweite Vergleicher ein UND-Gatter (224) mit einem ersten und einem zweiten Eingang und einem Ausgang aufweist, der erste Eingang mit dem Ausgang des Multiplexers (220) verbunden ist, der zweite Eingang geschaltet ist, um das von der Phasenregelschleife ausgegebene Taktsignal zu empfangen, und das UND-Gatter geschaltet ist, um den Trefferimpuls am Ausgang zu erzeugen.
Integrierter Schaltungschip mit einer eingebauten Schaltung zum Messen von Schwankungsfehlern eines von einer Phasenregelschleife ausgegebenen Taktsignals nach Anspruch 2, wobei der zweite Vergleicher aufweist: einen Invertierer (228) mit einem Eingang und einem Ausgang, wobei der Eingang mit dem Ausgang des Trefferzählers (226) verbunden ist, einen zweiten Multiplexer (230) mit einem Steuereingang, einem ersten und einem zweiten Eingang sowie einem Ausgang, wobei der erste Eingang mit dem Ausgang des Invertierers (228) verbunden ist und der zweite Eingang mit dem Ausgang des Trefferzählers (226) verbunden ist, und ein UND-Gatter (232) mit einem ersten und einem zweiten Eingang und einem Ausgang, wobei der erste Eingang mit dem Ausgang des zweiten Multiplexers (230) verbunden ist und der zweite Eingang geschaltet ist, um den vorgegebenen Schwellenwert (T) zu empfangen.
Integrierter Schaltungschip mit einer eingebauten Schaltung zum Messen von Schwankungsfehlern eines von einer Phasenregelschleife ausgegebenen Taktsignals nach Anspruch 1, wobei der Fehlerwert der quadratisch gemittelte Wert der Schwankung für das von der Phasenregelschleife ausgegebene Taktsignal, geteilt durch die Periode, ist.
Integrierter Schaltungschip mit einer eingebauten Schaltung zum Messen von Schwankungsfehlern eines von einer Phasenregelschleife ausgegebenen Taktsignals nach Anspruch 1, wobei der Fehlerwert die Spitze-Spitze-Schwankung für das von der Phasenregelschleife ausgegebene Taktsignal, dividiert durch die Periode, ist.
Integrierter Schaltungschip mit einer eingebauten Schaltung zum Messen von Schwankungsfehlern eines von einer Phasenregelschleife ausgegebenen Taktsignals nach Anspruch 1, wobei der Fehlerwert das Einschaltverhältnis ist.
Integrierter Schaltungschip mit einer eingebauten Schaltung zum Messen von Fehlern eines von einer Phasenregelschleife ausgegebenen Taktsignals nach Anspruch 1, wobei N > 1000 ist.
Integrierter Schaltungschip mit einer eingebauten Schaltung zum Messen von Schwankungsfehlern eines von einer Phasenregelschleife ausgegebenen Taktsignals nach Anspruch 1, wobei 2^k > 1000 ist.
Integrierter Schaltungschip mit einer eingebauten Schaltung zum Messen von Schwankungsfehlern eines von einer Phasenregelschleife ausgegebenen Taktsignals nach Anspruch 1, wobei die Anzahl der vorgegebenen Schwellenwerte, entsprechend sechs Punkten n₁–n₆, welche eineinhalb Perioden der kumulativen Schwankungsverteilung für das von der Phasenregelschleife ausgegebene Taktsignal abbilden, sechs ist, wobei n₁ den Punkt darstellt, an dem der Schwellenwert zu Beginn der ansteigenden Flanke der ersten Periode der kumulativen Verteilung 1 ist, n₂ den Punkt darstellt, an dem der Schwellenwert an der ansteigenden Flanke der ersten Periode der kumulativen Verteilung 2^k × 0,5 ist, n₃ den Punkt darstellt, an dem der Schwellenwert an der ansteigenden Flanke der ersten Periode der kumulativen Verteilung 2^k × 0,84 ist, n₄ den Punkt darstellt, an dem der Schwellenwert an der ansteigenden Flanke der ersten Periode der kumulativen Verteilung 2^k ist, n₅ den Punkt darstellt, an dem der Schwellenwert an der abfallenden Flanke der kumulativen Verteilung 2^k × 0,5 ist, und n₆ den Punkt darstellt, an dem der Schwellenwert an der ansteigenden Flanke der zweiten Periode der kumulativen Verteilung 2^k × 0,5 ist.
Integrierter Schaltungschip mit einer eingebauten Schaltung zum Messen von Schwankungsfehlern eines von einer Phasenregelschleife ausgegebenen Taktsignals nach Anspruch 11, wobei der Fehlerwert (n₃ – n₂)/(n₆ – n₂) ist, wobei (n₃ – n₂) den quadratisch gemittelten Wert der Schwankung des von der Phasenregelschleife ausgegebenen Taktsignals darstellt und (n₆ – n₂) die Periode des von der Phasenregelschleife ausgegebenen Taktsignals darstellt.
Integrierter Schaltungschip mit einer eingebauten Schaltung zum Messen von Schwankungsfehlern eines von einer Phasenregelschleife ausgegebenen Taktsignals nach Anspruch 11, wobei der Fehlerwert (n₄ – n₁)/(n₆ – n₂) ist, wobei (n₄ – n₁) die Spitze-Spitze-Schwankung des von der Phasenregelschleife ausgegebenen Taktsignals darstellt und (n₆ – n₂) die Periode des von der Phasenregelschleife ausgegebenen Taktsignals darstellt.
Integrierter Schaltungschip mit einer eingebauten Schaltung zum Messen von Schwankungsfehlern eines von einer Phasenregelschleife ausgegebenen Taktsignals nach Anspruch 13, wobei jeder Impuls von den mehreren N verzögerten Impulsen kleiner ist als ein Zehntel der Spitze-Spitze-Schwankung des von der Phasenregelschleife ausgegebenen Taktsignals.
Integrierter Schaltungschip mit einer eingebauten Schaltung zum Messen von Schwankungsfehlern eines von einer Phasenregelschleife ausgegebenen Taktsignals nach Anspruch 11, wobei das Einschaltverhältnis (n₅ – n₂)/(n₆ – n₂) ist, wobei (n₅ – n₂) die durchschnittliche Ausgangsimpulsbreite des von der Phasenregelschleife ausgegebenen Taktsignals darstellt und (n₆ – n₂) die Periode des von der Phasenregelschleife ausgegebenen Taktsignals darstellt.
Verfahren zum Messen von Schwankungen in einem Signal mit den folgenden Schritten: Erzeugen eines Kurzimpulssignals anhand des Signals, Erzeugen N verzögerter Signale anhand des Kurzimpulssignals unter Verwendung eines Multiplexers und eines Multiplexerzählers, 2^k maliges Vergleichen von jedem der N verzögerten Signale mit dem Signal, wobei 2^k eine vorgegebene Zahl ist, Erzeugen eines Trefferzählwerts mit einem Trefferzähler, wenn sowohl das Taktsignal als auch das verzögerte Signal hoch sind, Vergleichen des Trefferzählwerts für jedes der N verzögerten Signale mit einem vorgegebenen Schwellenwert, Speichern des Multiplexerzählerwerts, wenn der Trefferzählwert und der vorgegebene Schwellenwert gleich sind, und Berechnen des Fehlers anhand der gespeicherten Multiplexerzählerwerte.
Verfahren nach Anspruch 16, wobei der Fehler den quadratisch gemittelten Wert der Schwankungen für das von der Phasenregelschleife ausgegebene Taktsignal, dividiert durch die Periode, einschließt.
Verfahren nach Anspruch 16, wobei der Fehler die Spitze-Spitze-Schwankung für das von der Phasenregelschleife ausgegebene Taktsignal, dividiert durch die Periode, einschließt.
Verfahren nach Anspruch 16, wobei der Fehler das Einschaltverhältnis einschließt.