DE102007027070B4

DE102007027070B4 - Elektronische Vorrichtung und Verfahren zur chipintegrierten Messung von Jitter

Info

Publication number: DE102007027070B4
Application number: DE102007027070A
Authority: DE
Inventors: Franz Hermann
Original assignee: Texas Instruments Deutschland GmbH
Current assignee: Texas Instruments Deutschland GmbH
Priority date: 2007-06-12
Filing date: 2007-06-12
Publication date: 2009-10-15
Anticipated expiration: 2027-06-13
Also published as: US7705581B2; DE102007027070A1; US20080309319A1

Abstract

Integrierte elektronische Vorrichtung zur digitalen Signalverarbeitung, umfassend
einen Referenztakteingang für den Empfang eines Referenztakts,
einen Phasenregelkreis (PLL), wobei der Referenztakteingang mit dem Eingang des Phasenregelkreises verbunden ist,
einen mit dem Phasenregelkreis gekoppelten Phaseninterpolator (PI) zur schrittweisen Verschiebung einer Phase eines Ausgangstaktsignals des PLL, um ein verschobenes Ausgangstaktsignal (PHI_out) zu erzeugen,
eine Logikstufe zur mehrfachen Bestimmung des Zustands des Referenztaktsignals (REF_CLK) während einer Flanke des verschobenen Ausgangstaktsignals (PHI_out) für jede Phasenverschiebung,
ein Speichermittel zur Speicherung von Informationen darüber, ob der bestimmte Zustand des Referenztaktsignals (REF_CLK) für eine Phase des verschobenen Ausgangstaktsignals (PHI_out) stabil ist, und
eine Schnittstelle, die so konfiguriert ist, dass sie die gespeicherten Informationen zur Bestimmung des Jitters des verschobenen Ausgangstaktsignals (PHI_OUT) auslesen kann.

Description

Die vorliegende Erfindung betrifft allgemein eine integrierte elektronische Vorrichtung zur digitalen Signalverarbeitung. Die vorliegende Erfindung betrifft die Messung von Phasenjitter eines Referenztakts in einem Phasenregelkreis (PLL).
Der Einsatz von automatischen Prüfeinrichtungen (ATE) für Halbleiter ist für die Prüfung von Bauelementen in integrierten Schaltungen weit verbreitet. Zur Messung des Jitters eines Taktsignals unter Verwendung einer ATE muss die ATE ein Präzisions-Zeitmesssystem oder eine wiederholbare Signalflankenplatzierung bereitstellen. Allgemein können alle Zeitmesseinheiten, die die Zeitspanne messen können, auch PLL-Jitter messen. Die Genauigkeit hängt von der Wiederholbarkeit und der Präzision der Zeitmesseinheit ab. Man kann Jitter auch durch das Analysieren von Flankenplatzierungsergebnissen messen. In diesem Fall hängt die Genauigkeit von der Flankenplatzierungsauflösung und von der Flankenplatzierungswiederholbarkeit ab.
Das Zeitmesssystem in einer ATE ist manchmal jedoch nicht genau genug, um Jitter in dem unteren ps-Bereich zu messen, oder es gibt überhaupt kein Zeitmesssystem in der ATE. Wenn eine ATE ein Zeitmesssystem aufweist, ist es häufig der Fall, dass es lediglich ein Zeitmesssystem gibt, das von mehreren Stellen gemeinsam für Multi-Site-Prüfungen verwendet werden muss, wodurch Multi-Site-Prüfungen schwierig durchzuführen sind. Des Weiteren ist es in einigen Prüfsystemen nicht möglich, die Flankenplatzierungszeitsteuerung präzise zu steuern, und die Genauigkeit der Flankenplatzierung reicht häufig für die Messung von Jitter nicht aus. Systeme mit einem genauen Zeitmesssystem oder einer genauen Flankenplatzierung sind normalerweise sehr teuer, und die vorgegebene Last für die Vorrichtung ist häufig nicht gleich der Impedanz des Messsystems. Dies kann zusätzlichen Jitter einbringen und die Messergebnisse beeinflussen.
Aus US 6,397,042 B1 ist eine integrierte elektronische Vorrichtung zur digitalen Signalverarbeitung bekannt. Diese Vorrichtung weist einen Referenztakteingang für den Empfang eines Referenztakts, einen Phasenregelkreis, wobei der Referenztakteingang mit dem Eingang des Phasenregelkreises verbunden ist und einen mit dem Phasenregelkreis gekoppelten Phaseninterpolator zur schrittweisen Verschiebung einer Phase eines Ausgangstaktsignals des Phasenregelkreises, um ein verschobenes Ausgangstaktsignal zu erzeugen, auf.
Aus DE 101 97 038 T1 ist eine Vorrichtung zur Bestimmung des Jitters einer elektronischen Schaltung bekannt. Dabei wird ein Signal abgetastet, wobei der Abtastzeitpunkt variiert wird, wenn das Signal mehrmals abgetastet wurde. Anschließend wird das abgetastete Signal mit einem Bezugswert verglichen. Es wird erfaßt, wie oft das abgetastete Signal bei den verschiedenen Abtastzeitpunkten größer oder gleich dem Bezugswert war, um daraus den Jitter zu bestimmen.
Mit den aus den genannten Dokumenten bekannten Vorrichtungen ist eine genaue Bestimmung des Jitters im unteren Pikosekundenbereich jedoch nicht möglich.
Es ist ein Ziel der vorliegenden Erfindung, ein Prüfmesssystem bereitzustellen, das genau, kostengünstig und hochpräzise ist und für Multi-Site-Prüfungen verwendet werden kann.
Die vorliegende Erfindung stellt eine integrierte elektronische Vorrichtung zur digitalen Signalverarbeitung bereit. Die Vorrichtung umfasst einen Referenztakteingang für den Empfang eines Referenztakts und einen Phasenregelkreis. Ein mit dem Phasenregelkreis (PLL) gekoppelter Phaseninterpolator ist so konfiguriert, dass er eine Phase eines Ausgangstaktsignals der PLL schrittweise verschiebt, um ein verschobenes Ausgangstaktsignal zu erzeugen. Eine Logikstufe bestimmt dann mehrfach für jede Phasenverschiebung den Zustand des Referenztaktsignals während einer Flanke des verschobenen Ausgangssignals, ein Speichermittel zur Speicherung von Informationen darüber, ob der bestimmte Zustand des Referenztaktsignals für eine Phase des verschobenen Ausgangstaktsignals stabil ist, und eine Schnittstelle, die so konfiguriert ist, dass sie die gespeicherten Informationen zur Bestimmung des Jitters des verschobenen Ausgangstaktsignals auslesen kann. Die Phase des PLL-Ausgangstaktsignals kann unter Verwendung des Phaseninterpolators in kleinen Schritten (von 0° bis 360°) verschoben werden. Der Signalzustand wird für jeden Phaseninterpolatorschritt verglichen, um festzustellen, ob der Logikpegel hoch oder niedrig ist. Der Hoch-Niedrig-Vergleich kann für jeden Schritt mehrfach durchgeführt werden, so häufig, wie es die Spezifikation der geprüften Vorrichtung erfordert. Somit wird keine externe Messeinrichtung benötigt, was bedeutet, dass die vorliegende Erfindung eine kostengünstige Lösung bereitstellt, die gleichzeitig genau und hochpräzise ist und für Multi-Site-Prüfungen verwendet werden kann.
Vorzugsweise umfasst die Vorrichtung ein Speichermittel zur Speicherung eines ersten Logikwerts, wenn der Zustand des Referenztaktsignals für alle mehrfachen, sich auf eine Phase des verschobenen Ausgangstaktsignals beziehenden Messungen gleich ist, und ein Speichermittel zur Speicherung eines zweiten Logikwerts, wenn der Zustand des Referenztaktsignals für alle mehrfachen, sich auf eine Phase des verschobenen Ausgangstaktsignals beziehenden Messungen nicht gleich ist.
Wenn das Logikvergleichsergebnis ergibt, dass das Referenztaktsignal stabil niedrig oder hoch ist, kann der erste Logikwert, zum Beispiel 0, in dem Speichermittel gespeichert werden. Wenn das Logikvergleichsergebnis jedoch ergibt, dass das Referenztaktsignal instabil ist, kann der zweite Logikwert, zum Beispiel 1, in dem Speichermittel gespeichert werden. Dies kann für jeden Phaseninterpolatorschritt zwischen 0° und 360° durchgeführt werden. Die Schnittstelle kann eine serielle Schnittstelle sein, die das in dem Speichermittel gespeicherte Bitmuster ausliest und Jitterwerte des verschobenen Ausgangstaktsignals berechnet. Die Verwendung einer seriellen Schnittstelle bedeutet, dass die Jitterwerte über einen seriellen Bus ausgelesen werden können.
Die vorliegende Erfindung stellt ebenfalls ein Verfahren zur Bestimmung des Jitters eines Phasenregelkreises bereit. Das Verfahren umfasst die Erzeugung eines Taktsignals durch einen Phasenregelkreis in einer integrierten Schaltung, die Erzeugung eines verschobenen Ausgangstaktsignals mit mehreren, eine Periode des Taktsignals umspannenden Phasen, die mehrfache Bestimmung des Zustands eines Referenztaktsignals während der Flanken des verschobenen Ausgangstaktsignals für jede Phase des verschobenen Ausgangssignals, die Speicherung eines ersten Logikwerts, wenn der Zustand des Referenztaktsignals für alle mehrfachen, sich auf eine Phase des verschobenen Ausgangstaktsignals beziehenden Messungen gleich ist, die Speicherung eines zweiten Logikwerts, wenn der Zustand des Referenztaktsignals für alle mehrfachen, sich auf eine Phase des verschobenen Ausgangstaktsignals beziehenden Messungen nicht gleich ist, und die Bestimmung des Phasenjitters des verschobenen Ausgangstaktsignals der PLL basierend auf den zweiten Logikwerten.
Dieses Verfahren gestattet die Messung des Phasenjitters des verschobenen Ausgangstaktsignals ohne externe Messung, wodurch sich die Vorteile eines chipintegrierten Messsystems ergeben, das genau und hochpräzise ist und für Multi-Site-Prüfungen verwendet werden kann, während dessen Einsatz gleichzeitig kostengünstig ist.
Weitere Vorteile und Merkmale der Erfindung ergeben sich aus der untenstehenden Beschreibung einer bevorzugten Ausführungsform und aus der beigefügten Zeichnung. Es zeigt:
1 ein vereinfachtes schematisches Schaltbild einer integrierten elektronischen Vorrichtung zur digitalen Signalverarbeitung gemäß der Erfindung.
1 zeigt ein vereinfachtes schematisches Schaubild einer integrierten elektronischen Vorrichtung. Ein Referenztakteingang ist so konfiguriert, dass er ein Referenztaktsignal REF_CLK empfängt. Der Referenztakteingang ist mit dem Eingang eines Phasenregelkreises PLL verbunden. Der Phasenregelkreis PLL umfasst die Standardbauelemente eines analogen Phasenregelkreises zur Erzeugung eines Taktsignals, einschließlich eines Phasen/Frequenzdetektors PFD, einer Ladungspumpe CP und eines Schleifenfilters LF sowie eines spannungsgesteuerten Oszillators VCO, der einen Ausgang mit einem Eingang des Phasenregelkreises in einer Rückkopplungsschleife rückgekoppelt hat. Der Ausgang des Phasenregelkreises PLL; d. h. der Ausgang des spannungsgesteuerten Oszillators VCO, ist mit einem Phaseninterpolator PI gekoppelt, dessen Ausgang mit einem Logikanalysemodul verbunden ist. Das Logikanalysemodul ist mit einem Speicher sowie mit dem Referenztakteingang verbunden. An dem Ausgang des Speichers wird eine serielle Schnittstelle für das Lesen von in dem Speicher gespeicherten Informationen bereitgestellt.
Im Betrieb empfängt der Phasenregelkreis PLL das Referenztaktsignal REF_CLK an seinem Eingang und erzeugt ein Taktsignal. In der Figur ist schematisch gezeigt, dass der Ausgang des spannungsgesteuerten Oszillators VCO 8 feste Ausgangsphasen hat. Der Phaseninterpolator PI verschiebt dann die Phase des Ausgangstaktsignals des Phasenregelkreises PLL in kleinen Schritten von 0–360°. Der Phaseninterpolator PI erzeugt ein verschobenes Ausgangstaktsignal PHI_OUT mit mehreren, eine Periode des Taktsignals umspannenden Phasen. Bei jedem Phaseninterpolatorschritt; d. h. bei jedem Schritt des Verschiebens des von dem Phasenregelkreis PLL ausgegebenen Taktsignals durch den Phaseninterpolator PI wird der Zustand des Referenztaktsignals REF_CLK während den Flanken des verschobenen Ausgangstaktsignals PHI_OUT durch das Logikanalysemodul bestimmt. Das Logikanalysemodul bestimmt, ob der Logikpegel des Referenztaktsignals REF_CLK niedrig oder hoch ist. Die Bestimmung des Zustands des Referenztaktsignals REF_CLK wird für jede Phase des verschobenen Ausgangssignals mehrfach durchgeführt. Die Anzahl der benötigten Bestimmungen des Zustands des Referenztaktsignals REF_CLK bei jedem Phaseninterpolatorschritt wird durch die Spezifikation der getesteten Vorrichtung festgelegt.
Wenn das Logikanalysemodul feststellt, dass der Zustand des Referenztaktsignals REF_CLK für alle mehrfachen, sich auf eine Phase des verschobenen Ausgangstaktsignals PHI_OUT beziehenden Messungen gleich (stabil niedrig oder hoch) ist, dann wird zum Beispiel eine 0 in dem Speicher gespeichert. Wenn der Zustand des Referenztaktsignals REF_CLK für alle mehrfachen, sich auf eine Phase des verschobenen Ausgangstaktsignals PHI_OUT beziehenden Messungen nicht gleich und somit instabil ist, wird eine 1 in dem Speicher gespeichert. Dies wird für jeden Phaseninterpolatorschritt (0° bis 360°) durchgeführt.
Das Bitmuster wird in dem Speicher gespeichert, und die Bitmusterinformationen werden durch die serielle Schnittstelle ausgelesen. Zur Berechnung des Phasenjitters des verschobenen Ausgangstaktsignals PHI_OUT wird der Zählwert zwischen dem ersten instabilen Zustand des Referenztakts REF_CLK (der ersten in dem Speicher gespeicherten 1) und dem letzten instabilen Zustand des Referenztakts REF_CLK (der letzten in dem Speicher gespeicherten 1) mit der Interpolatorschrittbreite multipliziert. Die maximale Auflösung der Phasenjitterberechnung wird durch die Phaseninterpolatorschrittbreite bestimmt, und das Referenztaktsignal REF_CLK muss weniger Jitter als das von dem Phaseninterpolator PI ausgegebene, verschobene Taktsignal PHI_OUT haben.
Zur Messung von Phasenjitter der PLL muss der Referenztakt REF_CLK weniger Jitter als das verschobene Ausgangstaktsignal PHI_OUT haben. Wenn der PLL als Jitterreiniger arbeitet, und somit der Phasenjitter des verschobenen Ausgangstaktsignals PHI_OUT geringer als der des Referenztaktsignals REF_CLK ist, kann der Phasenjitter des Referenztakts REF_CLK gemessen werden.

Claims

Integrierte elektronische Vorrichtung zur digitalen Signalverarbeitung, umfassend einen Referenztakteingang für den Empfang eines Referenztakts, einen Phasenregelkreis (PLL), wobei der Referenztakteingang mit dem Eingang des Phasenregelkreises verbunden ist, einen mit dem Phasenregelkreis gekoppelten Phaseninterpolator (PI) zur schrittweisen Verschiebung einer Phase eines Ausgangstaktsignals des PLL, um ein verschobenes Ausgangstaktsignal (PHI_out) zu erzeugen, eine Logikstufe zur mehrfachen Bestimmung des Zustands des Referenztaktsignals (REF_CLK) während einer Flanke des verschobenen Ausgangstaktsignals (PHI_out) für jede Phasenverschiebung, ein Speichermittel zur Speicherung von Informationen darüber, ob der bestimmte Zustand des Referenztaktsignals (REF_CLK) für eine Phase des verschobenen Ausgangstaktsignals (PHI_out) stabil ist, und eine Schnittstelle, die so konfiguriert ist, dass sie die gespeicherten Informationen zur Bestimmung des Jitters des verschobenen Ausgangstaktsignals (PHI_OUT) auslesen kann.
Integrierte elektronische Vorrichtung gemäß Anspruch 1, umfassend ein Speichermittel zur Speicherung eines ersten Logikwerts, wenn der Zustand des Referenztaktsignals für alle mehrfachen, sich auf eine Phase des verschobenen Ausgangstaktsignals beziehenden Messungen gleich ist, und ein Speichermittel zur Speicherung eines zweiten Logikwerts, wenn der Zustand des Referenztaktsignals für alle mehrfachen, sich auf eine Phase des verschobenen Ausgangstaktsignals beziehenden Messungen nicht gleich ist.
Integrierte elektronische Vorrichtung gemäß Anspruch 1 oder 2, bei dem die Schnittstelle eine serielle Schnittstelle ist.
Verfahren zur Bestimmung des Jitters eines Phasenregelkreises mit den Schritten: Erzeugen eines Taktsignals durch einen Phasenregelkreis in einer integrierten Schaltung, wobei der Phasenregelkreis ein Referenztaktsignal empfängt, um hieraus ein Ausgangstaktsignal zu erzeugen, Erzeugen eines verschobenen Ausgangstaktsignals mit mehreren, eine Periode des Referenztaktsignals umspannenden Phasen, mehrfaches Bestimmen des Zustands des Referenztaktsignals während der Flanken des verschobenen Ausgangstaktsignals für jede Phase des verschobenen Ausgangstaktsignals, Speichern eines ersten Logikwerts, wenn der Zustand des Referenztaktsignals für alle mehrfachen, sich auf eine Phase des verschobenen Ausgangstaktsignals beziehenden Messungen gleich ist, Speichern eines zweiten Logikwerts, wenn der Zustand des Referenztaktsignals für alle mehrfachen, sich auf eine Phase des verschobenen Ausgangstaktsignals beziehenden Messungen nicht gleich ist, und Bestimmen des Phasenjitters des verschobenen Ausgangstaktsignals der PLL basierend auf den zweiten Logikwerten.