-
HINTERGRUND DER ERFINDUNG
-
Feld der Erfindung:
-
Die
vorliegende Erfindung bezieht sich im Allgemeinen auf Diagnose- und Prüfungausrüstungen
zur Analyse von Hochgeschwindigkeits-Datenbitströmen und im Besonderen auf Geräte und Methoden,
die u. a. in der Lage sind, die analoge Eingangsleistung eines Hochgeschwindigkeits-Datenkommunikationsempfängers zu
messen.
-
Beschreibung der verbundenen Disziplin:
-
Der
Frequenzgang ist ein allgemeines Messmittel zur Diagnose und Analyse
eines Kommunikationskanals. Unter anderem definiert der Frequenzgang
eines Kommunikationskanals die analoge Bandbreite, welche die Kanalkapazität begrenzt.
Das Verständnis
des Frequenzgangs ist ein wesentliches Element zur Diagnose von
Problemen mit Einzelgeräten
und Gesamtsystemen.
-
Gegenwärtig existieren
kommerziell verfügbare
Instrumente, die als Netzwerkanalysegeräte oder Vektor-Netzwerkanalysegeräte bekannt
sind. Diese Analysegeräte
messen den Frequenzgang direkt aus dem in der Prüfung befindlichen Kanal. Diese
Geräte
geben typischerweise Sinuswellen mit verschiedenen Frequenzen aus
und messen den Sinuswellen-Leistungsausgang eines Prüflings.
-
Das
Analysegerät
kann dann das Verhältnis
der Eingangsleistung zur Ausgangsleistung gegen die Frequenz für den Prüfling anzeigen.
-
Es
ist bekannt, eine ähnliche
Funktionalität
aus separaten Geräten
oder Instrumenten wie z. B. einem Synthesizer (Sinuswellengenerator)
und einem RF-Leistungsmesser für
einen manuellere Prüfung
herzustellen. Leistungsmesser können
in dieser Applikation auch durch Spektrums-Analysatoren ersetzt
werden. Der Leistungsmesser kann die Ausgangsleistung eines Gerätes messen.
In allen Fällen
erzeugt das Prüfsystem eine
Sinuswelle mit bekannter Amplitude und gibt diese in den Prüfling. Der
Prüfling
gibt dann eine Sinuswelle an das Prüfsystem zurück, und das Prüfsystem
berechnet das Verhältnis
zwischen Eingangs- und Ausgangsleistung und stellt dieses dar.
EP0269309 stellt einen Schaltkreis
für die
Bestimmungen von Frequenzgängen dar.
-
Jedoch
prüft keines
der vorgenannten Systeme oder Analysegeräte den echten Eingangsfrequenzgang
eines Entscheidungsschaltkreises. Das Ziel eines Entscheidungsschaltkreises
besteht z. B. darin, das Eingangssignal digital abzutasten und eine
logische Eins oder Null als Ergebnis der Entscheidung auszugeben.
Dies ist kompatibel zur Messung des Ausgangs einer Sinuswelle bei
einer mit einem Leistungsmesser vorzunehmenden Leistungsmessung.
Außerdem
sind Entscheidungsschaltkreise häufig
hoch in andere Funktionen integriert, einschließlich serielle bis parallele
Schieberegister, welche die binären
Entscheidungen in Multibit-Parallelworte zusammenfassen, die ihrerseits
nicht in einen Leistungsmesser zur Leistungsmessung eingegeben werden
können.
-
Daher
besteht gegenwärtig
ein dringender Bedarf an der Fähigkeit
zur Messung des analogen Frequenzgangs des Prüflings, so dass eine geeignete
Messung dieses Punkts eines Digitalempfängers vorgenommen werden kann.
Es besteht daher immer noch das Bedürfnis der Fähigkeit zur Messung solcher
digitalen Empfänger
in Sendegeräten
und reinen Empfangsgeräten.
-
ZUSAMMENFASSUNG DER ERFINDUNG
-
Ein
Frequenzgang-Messschaltkreis umfasst einen Generationsschaltkreis,
der in der Lage ist, ein Eingangssignal zu liefern, das eine Spannung
und programmierbare Frequenzeigenschaften aufweist. An den Generationsschaltkreis
ist ein Entscheidungsschaltkreis gekoppelt, der dazu in der Lage
ist, das Eingangssignal in vorbestimmten Intervallen als Antwort
auf ein Abtast-Taktsignal abzutasten und die Amplitudeneigenschaften
des Eingangssignals in Relation zu einem variablen Schwellensignal
zu bestimmen. An den Entscheidungsschaltkreis ist ein Steuerschaltkreis
angekoppelt, der dazu in der Lage ist, die Frequenzgangeigenschaften
des Eingangssignals bei vari ierenden Frequenzen und Schwellspannungen
in Reaktion auf das Frequenzsteuersignal zu bestimmen.
-
Eine
Frequenzgang-Messmethode beinhaltet den Empfang eines Eingangssignals
zum Abtasten. Anschließend
erfolgt eine Abtastung der Spannungseigenschaften des Eingangssignals
in Relation zu einem Schwellspannungswert bei einer korrespondierenden
Frequenz. Dies kann z. B. durch den Vergleich der Eingangssignalspannung
mit einem Schwellspannungswert erreicht werden. Anschließend erfolgt
eine Einstellung des Schwellspannungswertes an die korrespondierende
Frequenz. Danach erfolgt eine Abtastung der Spannungseigenschaften
des Eingangssignals in Relation zur eingestellten Schwellspannungswert
bei der korrespondierenden Frequenz. Dies kann z. B. durch den Vergleich
der Eingangssignalspannung mit dem eingestellten Schwellspannungswert
erreicht werden. Nach Durchführung
des Vergleichs der eingestellten Spannungen werden die vorherigen
Abtast- und Einstelloperationen wiederholt, bis die Eingangsspannung
und die Schwellspannungen sich überschneiden.
Dann werden die Überschneidungswerte
in Relation zur korrespondierenden Frequenz aufgezeichnet. Ein wesentliches
Ziel der vorliegenden Erfindung besteht darin, eine Methode und
ein Gerät
zur Messung einer analogen Eingangsfrequenzgangs am Entscheidungspunkt
eines digitalen Empfängers
herzustellen.
-
Die
vorliegende Erfindung hat das zusätzliche Ziel, eine Methode
und ein Gerät
zur Messung eines analogen Eingangsfrequenzgangs am Entscheidungspunkt
eines digitalen Empfängers
bereitzustellen, der in vorhandene digitale Empfänger integriert werden kann.
-
Ein
zusätzliches
Ziel dieser Erfindung ist die Bereitstellung einer Methode und eines
Gerätes
zur Messung des analogen Eingangsfrequenzgangs am Entscheidungspunkt
eines digitalen Empfängers,
wobei ein solches Gerät
und die Methode zu dessen Verwendung aus einem Standalone-Prüfgerät besteht,
das wenige oder gar keine Modifikationen an gegenwärtig bestehenden
digitalen Empfängern
benötigt.
-
Ein
von der vorliegenden Erfindung gebotener Vorteil ist die Fähigkeit
zur Messung eines analogen Eingangsfrequenzgangs am Entscheidungspunkt
eines digitalen Empfängers.
Ein weiterer von der vorliegenden Erfindung gebotener Vorteil ist
die Bereitstellung einer Methode und eines Gerätes zur Messung des analogen
Eingangsfrequenzgangs am Entscheidungspunkt eines digitalen Empfängers unter
Verwendung eines separaten Messinstruments, das nur geringe Veränderungen
am digitalen Empfänger
benötigt.
-
In
einer exemplarischen Ausgestaltung gibt es verschiedene Mechanismen
zur Messung der minimalen und maximalen Amplitude einer Eingangssinuswelle.
In der exemplarischen Ausgestaltung werden die maximalen und minimalen
Amplituden durch Verschieben der Entscheidungs-Schwellspannung des
Entscheidungsschaltkreises und anschließender Messung der Änderung
in der resultierenden Entscheidung bestimmt. Es wird geschätzt, dass
als Ergebnis der Durchführung
der Methode der vorliegenden Erfindung dass die Messung synchron
oder asynchron zur Abtastrate des Entscheidungsschaltkreises durchgeführt werden
kann. (Anm. d. Übersetzers:
Ausgangssatz grammatisch falsch)
-
Der
asynchrone Modus der exemplarischen Ausgestaltung verwendet eine
Abtastung der angewandten Sinuswelle mit bekannter Amplitude. In
diesem Fall, wenn sich der Entscheidungspunkt "innerhalb" der Amplitude der Sinuswelle befindet,
sind die Ausgangsentscheidungen nominal zu 50% wahr und zu 50% falsch.
Wenn die Schwellspannung jedoch über
den angewendeten Sinuswelleneingang verschoben wurde, sind alle
angewendeten Signalspannungen unter dem Schwellwert, so dass alle
logisch falschen Werte ausgegeben werden. Wenn analog dazu die Schwellspannung
unter den angewendeten Sinuswelleneingang verschoben wurde, sind
alle angewendeten Signalspannungen über dem Schwellwert, so dass
alle logisch richtigen Werte ausgegeben werden. Durch Verschieben
der Schwellspannung auf eine sehr hohe Spannung und anchließende stufenweise
Absenkung auf den Punkt, an dem keine logisch falschen Werte mehr
empfangen werden, kann die maximale Amplitude gemessen werden. Analog
dazu kann durch Verschieben der Schwellspannung auf eine sehr niedrige
Spannung und anschließende
stufenweise Anhebung auf den Punkt, an dem keine logisch richtigen
Werte mehr empfangen werden, die minimal angewendete Sinuswellenamplitude
gemessen werden. Ausgestaltungen, die asynchrones Abtasten verwenden,
können
auf einfache Weise sowohl niedrige als auch hohe Frequenzgänge außerhalb
des vom Prüfling
unterstützten
entscheidungsbildenden Frequenzbereichs messen. Ausgestaltungen,
die synchrones Ab tasten verwenden (so, dass die angewendete Sinuswellenfrequenz – in einigen
Oktaven – zur
Abtastrate des Entscheidungsschaltkreises synchron ist) schränken die
Flexibilität
der angewendeten Sinuswellenstimulation ein und erschweren die Einrichtung.
Außerdem
müssen
synchrone Einrichtungen die Abtastzeit über den angewendeten Sinuswelleneingangsfrequenz
abstufen, um weiter herauszufinden, wo die Maxima und Minima der
Eingangssinuswelle auftreten. In Fällen, in denen der Entscheidungsschaltkreis
nur mit einer sehr schmalbandigen Eingangsfrequenz arbeitet (d.
h. bei einer Frequenz), würde
eine asynchrone Abtastung die breitbandigsten Ergebnisse hervorrufen.
-
KURZBESCHREIBUNG DER ZEICHNUNGEN
-
Für ein besseres
Verständnis
der Ziele und Vorteile der vorliegenden Erfindung muss auf die nachfolgenden
detaillierten Beschreibungen der Erfindung Bezug genommen werden,
die zu den jeweiligen Abbildungen gehören, in denen gleiche Teile
gleiche Referenznummern gegeben werden und für die:
-
1 ein
schematisches Blockdiagramm eines erfindungsgemäßen Frequenzgangschaltkreises darstellt,
der in einem asynchronen Modus arbeitet;
-
2 ein
schematisches Blockdiagramm eines erfindungsgemäßen Frequenzgangschaltkreises darstellt,
der in einem synchronen Modus arbeitet;
-
3 ein
Zeitdiagramm darstellt, welches den Ausgang des Schaltkreises der
vorliegenden Erfindung darstellt, wenn sie in einem asynchronen
Modus arbeitet, und
-
4 ein
Zeitdiagramm darstellt, welches den Ausgang des Schaltkreises der
vorliegenden Erfindung darstellt, wenn sie in einem synchronen Modus
arbeitet.
-
DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
-
Eine
beispielhafte Ausgestaltung der vorliegenden Erfindung wird nun
mit größerer Genauigkeit
und mit Bezug auf die 1–4 beschrieben.
Die vorliegende Erfindung kann in vielen verschiedenen Formen ausgestaltet
werden und darf nicht als auf die hier dargestellten exemplarischen
Ausgestaltungen beschränkt
ausgelegt werden; diese Ausgestaltungen sind angeführt, damit
diese Bekanntgabe sorgfältig
und vollständig
ist und die Erfindung sachkundigen Personen vollständig beschreibt.
-
Personen
mit grundlegendem Verständnis
der Sache werden verstehen, dass der Frequenzgang eines Systems
die Grafik des Verhältnisses
des Ausgangs eines Systems im Vergleich zum Eingang des Systems
gegenüber
der Frequenz des Eingangs darstellt. Eine solche Grafik kann mit
herkömmlichen
Systemen nicht erstellt werden, da der Ausgang eines Entscheidungspunktes
eines digitalen Empfängers
nicht als ein analoger Ausgang zugänglich ist, der zur Durchführung von
Leistungsmessungen bereit ist. Statt dessen muss der Entscheidungsschaltkreis
selbst verwendet werden, um die Messung direkt am Entscheidungspunkt durchzuführen. Dies
wird durch die Stimulation des Eingangs eines Entscheidungsschaltkreises
mit einer Sinuswelle einer bestimmten Frequenz und anschließender Steuerung
der Entscheidungsschwellenspannung nach oben und unten durchgeführt, um
herauszufinden, welche Schwellenspannungen dem Maximum und dem Minimum
der Eingangsstimulans entspricht. Dieses Ergebnis stellt die Amplitude
des empfangenen Signals am Eingang zum Entscheidungsschaltkreis
dar und kann anschließend
gegen die bekannte angewendete Sinuswellenamplitude (die bekannt
sein kann, weil sie kalibriert ist) für alle Frequenzen von Interesse
ausgegeben werden. Es gibt mehrere Mechanismen, die einem Entscheidungsschaltkreis
die Messung des Maximums und des Minimums der Eingangssinuswelle
ermöglichen.
Diese schließen
die Verschiebung der Entscheidungsschwellspannung des Entscheidungsschaltkreises
und die Messung der Änderung
in daraus resultierenden Entscheidungen ein. Dies kann synchron
oder asynchron zur Abtastrate des Entscheidungsschaltkreises erfolgen.
-
1 stellt
ein schematisches Blockdiagramm eines erfindungsgemäßen Frequenzgangschaltkreises 20 dar,
der in einem asynchronen Modus arbeitet. Der Frequenzgang-Messschaltkreis 20 beinhaltet
einen programmierbaren Frequenz-Sinuswellengenerator 22,
der ein Eingangssignal 23 liefert, zum Beispiel eine Sinuswelle,
zu einem ersten Eingang eines Entscheidungsschaltkreises 25,
der auch als Prüfling 25 bezeichnet wird.
Das Eingangssignal 23 hat eine Amplitude Vin.
Zur Durchführung
der erfindungsgemäßen Berechnungen muss
Vin ein bekannter Wert sein. Vin kann
während
einer Kalibrierungs- oder Initialisierungsphase des Frequenzgang-Messschaltkreises 20 oder
eines größerem Schaltkreises
oder Systems, von dem der Frequenzmessschaltkreis 20 ein
Teil darstellt, gemessen werden. Der Entscheidungsschaltkreis 25 beinhaltet
einen Komparator 24 mit einem ersten Eingang und einem
zweiten Eingang, sowie einen Signalspeicher oder einen Speicherbaustein 125,
zum Beispiel ein Flip-Flop des Typs D. Das Eingangssignal 23 ist
an den ersten (d. h. positiven) Eingang des Komparators 24 gekoppelt.
Der zweite (d. h. negative) Eingang des Komparators 24 ist
an ein Schwellsteuersignal 29 gekoppelt, das von einem
Schwellsteuerschaltkreis 28 zur Verfügung gestellt wird. Ein Abtast-Taktgenerator 26,
zum Beispiel ein kommerziell verfügbarer Synthesizer oder ein
anderer geeigneter Frequenzoszillator stellt das Abtast-Taktsignal 27 zur
Verfügung,
das an den Trigger- oder
den Takteingang (CLK) des Speicherbausteins 125 und des
Zählers 34 gekoppelt
ist. Das Abtast-Taktsignal 27 beschaltet den Speicherbaustein 125 des
Entscheidungsschaltkreises 25, und lässt dadurch den Speicherbaustein 125 das
Eingangssignal 23 abtasten und das logische Ergebnis (z.
B. logische Eins oder logische Null) an den ersten Eingang des Logik-Gates
(z. B. exklusiv ODER) übermitteln.
Das logische Ergebnis ist die vom Komparator 24 zur Verfügung gestellte
Ausgabe, die aus dem Wert des Vergleichs zwischen dem Wert der Amplitude
des Eingangssignals VIN und der angewendeten
Wert der Schwellspannung 29 besteht. Wenn in einer exemplarischen
Ausgestaltung die Amplitude des Eingangssignals 23 größer ist
als der Wert des Schwellsignals 29, wird am Ausgang des
Entscheidungsschaltkreises 126 eine logische Eins zur Verfügung gestellt.
-
Die
Frequenz des Abtast-Taktsignals 27 kann auf eine beliebige
Frequenz eingestellt werden, die sich ausreichend vom Eingangssignal 23 unterscheidet,
auf eine Sinuswelle oder eine Oktave dieser Sinuswellenfrequenz
(Eingangssinuswelle 23). In einer beispielhaften Ausgestaltung
ist die Frequenz des Abtast-Taktsignals 27 auf 9/100 der Datenfrequenz
gestellt. Diese Restriktion stellt sicher, dass es zu einer gleichmäßigen Verteilung
von Abtastungen zu verschiedenen Phasen der Eingangssinuswelle 23 kommt,
die die Anforderung erfüllt,
dass die Taktung asynchron zu sein hat. Wenn die Abtast-Taktsignale
zu dicht beieinander liegen, kann die Abtastung nur an einer Phase
des Eingangssignals 23 verweilen und ein falsches Ergebnis
erzeugen. Wenn Frequenzgangmessungen neben der Frequenz gewünscht werden,
die für
die Eingangs-Abtasttaktung verwendet wird, kann die Frequenz des
Abtast-Taktsignals 27 verschoben werden, um ein ausreichendes asynchrones
Verhalten sicherzustellen. Die Höhe
der Frequenzabweichung zwischen der Eingangssinuswelle 23 und
dem Abtasttaktsignal 27 (oder einer beliebigen Oktave)
hängt davon
ab, wie lange jede Messung dauert. Für sehr kurze Messungen wird
eine Frequenz mit wesentlich weniger Bezug benötigt. Für längere Messungen können engere
Taktfrequenzen verwendet werden. Ein Schwellsteuerschaltkreis 28,
zum Beispiel ein D/A-Wandler und ein Betriebsverstärker/Puffer,
der zur Umwandlung digitaler Werte in die gewünschten analogen Schwellwerte
verwendet wird, stellt einem zweiten Eingang des Komparators 24 ein
Schwellsteuersignal 29 zur Verfügung. Die Größe (z. B.
die Spannung) des von dem Schwellsteuerschaltkreis 28 zur
Verfügung gestellten
Signals wird von einem eingestellten Schwellsignal 38 gesteuert.
Das Schwellsteuerspannungssignal 29 kann in Abhängigkeit
von der gesuchten Messung variiert werden.
-
In
der Applikation wird die auf den Entscheidungsschaltkreis 25 angewendete
Schwellspannung 29 auf einen höheren Pegel gestellt als jeder
Teil der angelegten Spannungspegels des Eingangssignals 23.
Zu diesem Zeitpunkt sollte der Entscheidungsschaltkreis 126 nur
Nullen ausgeben, die angeben, dass zu allen von dem Abtasttaktsignal 27 definierten
Abtastzeiten der Eingangssinuswelle 23 unterhalb der angelegten Schwelle 29 liegen.
Anschließend
wird die Schwellsignalspannung 29 in kleinen Inkrementen
gesenkt, bis der Entscheidungsschaltkreis 126 nicht mehr
nur Nullen ausgibt. Diese Spannung wird als Vhi definiert.
-
Ein
Prozessor oder Steuerschaltkreis 30, zum Beispiel ein Mikroprozessor,
Mikrocontroller, eine dedizierte Hardware (z. B. ASIC) oder ein
auf einem oder mehreren Prozessoren ausgeführter Softwarecode stellt den
Spannungspegel des Schwellsteuersignals 29 durch Anlegen
eines Stell-Schwellsignals 38 an den Schwellsteuerschaltkreis 38 ein.
Um Vlow zu definieren, stellt der Steuerschaltkreis 30 das
Stell-Schwellsignal 38 auf einen niedrigen Wert, z. B.
zweimal niedriger als die erwartete Vlow des
Signals. Dieser Wert ist so niedrig, dass der Ausgang des Entscheidungsschaltkreises 126 immer
eine logische Eins ist.
-
Sobald
dieser Schritt abgeschlossen ist, steigert der Steuerschaltkreis 30 die
vom Schwellsteuerschaltkreis 28 angelegte Spannung in Inkrementen,
bis der Entscheidungsschaltkreis 126 nicht länger nur
Einsen ausgibt. Diese Schwellspannung wird als die Vlow betrachtet.
Die Amplitude der vor dem Entscheidungsschaltkreis 25 angelegten
Spannung, Vout, wird dann als Vhi minus
Vlow berechnet und kann vom Steuerschaltkreis 30 als
die Frequenz des Eingangssignals 23 als Verhältnis von
Vout/Vin ausgegeben
werden. Dieser gesamte Prozess wird dann für alle Sinuswellenfrequenzen
von Interesse wiederholt. So können
zum Beispiel für
einen Eingang von 12,5 Gbit/sec für einen Hochleistungs-Bitfehlerraten-Entscheidungsschaltkreis
die Frequenzen von Interesse zwischen 1 MHz und 26 GHz liegen.
-
Um
zu bestimmen, wann der Entscheidungsschaltkreis 126 nicht
länger
nur Einsen oder nur Nullen generiert, wird ein Ein-Bit-Komparator
(in Form eines Exklusiv-ODER-Gates) 32 verwendet. Der erste
Eingang in das Exklusiv-ODER-Gate 32 ist an den Ausgang 126 des
Entscheidungsschaltkreises 25 gekoppelt. Der zweite Eingang
in das Exklusiv-ODER-Gate 32 ist
an den Ausgang 31 des Vergleichspegel-Steuerschaltkreises 30 gekoppelt.
Der Ausgang des Exklusiv-ODER-Gates 33 ist eine logische
Eins, wenn die zwei Eingangssignale nicht übereinstimmen. Dies bedeutet,
dass ein Vergleichspegel-Steuerschaltkreis 30 einstellen
kann, welcher Logikpegel ein Aktivierungssignal 33 für den wartenden
nachgeschalteten Zähler 34 produziert.
Wenn der Ausgang des Vergleichspegel-Steuerschaltkreises 31 eine
Eins ist, würde
jede Ausgabe einer logischen Null aus dem Entscheidungsschaltkreis 25 gezählt. Wenn
alternativ dazu der Ausgang des Vergleichspegel-Steuerschaltkreises 31 eine
Null ist, würde
jede Ausgabe einer logischen Eins aus dem Entscheidungsschaltkreis 25 gezählt. Auf
diese Weise kann der Steuerschaltkreis 30 den Zählwert im
Zähler 35 über wachen, um
festzustellen, wann der geeignete Schwellwert erreicht ist.
-
In
einer alternativen Ausgestaltung kann der Steuerschaltkreis 30 die
Abtasttaktfrequenz direkt steuern. Nach dem Durchschreiten aller
Sinuswellenfrequenzen von Interesse und nach dem Messen der Vlow- and Vhi-Signale
kann der Steuerschaltkreis 30 eine Grafik anzeigen (unter
dem Steuerschaltkreis 30 dargestellt) oder den Frequenzgang
des Eingangs zum Entscheidungsschaltkreis in tabellarischer Form
darstellen.
-
2 stellt
ein schematisches Blockdiagramm einer alternativen Ausgestaltung
eines erfindungsgemäßen Frequenzgang-Messschaltkreises 40 dar,
der zur Arbeit in einem synchronen Modus konfiguriert ist. Im Synchronmodus
können
die Frequenz des Eingangssignals 123 und die Frequenz des
Abtast-Taktsignals 127 die gleiche sein.
-
Wie
bereits erwähnt,
ist diese etwas mehr darin eingebunden, eine synchrone Gangmessung
durchzuführen,
und sie ist etwas stärker
limitiert. Die synchrone Ausgestaltung ist jedoch wichtig und unter
einigen Umständen
erforderlich. Dies ist zum Beispiel der Fall, wenn die Frequenz
des Abtast-Taktsignals 127 und die Frequenz des Eingangsdatensignal 123 sich
aufeinander beziehen müssen,
wie im Falle eines eingebauten Taktgebers und einer Datenwiederherstellungseinheit.
-
In
der synchronen Ausgestaltung 40 ist ein Sinuswellen- und
Taktgeneratorschaltkreis 122 als erster Eingang (an Komparator 24)
an den Entscheidungsschaltkreis oder Prüfling 25 gekoppelt.
Die synchrone Ausgestaltung 40 schließt außerdem einen Steuerstromkreis 28,
einen Steuerstromkreis 30 und einen Zähler 34 ein; diese
führen
alle analoge Funktionen für
die vorher beschriebene asynchrone Ausgestaltung 20 aus
und sind in einer Weise miteinander verbunden, die der vorher beschriebenen
asynchronen Ausgestaltung 20 entspricht, mit der Ausnahme
der Unterschiede, die von einer synchronen anstelle von einer asynchronen
Taktgebung definiert werden.
-
In
der synchronen Ausgestaltung 40 wird das Eingangs-Sinuswellensignal 123 einer
bekannten einfallenden Amplitude zusammen mit einem korrespondierenden
synchronen Abtast-Taktsignal 127 durch den Sinuswellen-
und Taktgenerator 122 als Antwort auf das eingestellte
Frequenzsteuersignal 37 generiert. Das Verhältnis zwischen
der Frequenz des Abtast-Taktsignals 127 und der Frequenz
des Eingangssignals 123 (z. B. Sinuswelle) kann eine Oktave
(höher)
oder ein harmonischer (niedrigerer) ganzzahliger Wert sein. So kann z.
B. das Eingangssignal 123 mit einem Leistungsteiler aufgeteilt
und dann ein Geteiltdurch-N-Schaltkreis verwendet werden, um ein
niederfrequentes Abtust-Taktsignal 127 zu erzeugen, das
auf die Taktung (CLK) angewendet werden würde, oder einen Eingang für den Speicherbaustein 125 des
Entscheidungsschaltkreises 25 aktiviert, der für die Abtastung
des Ausgangssignals des Komparators 24 verantwortlich ist,
der dem Ergebnis des Vergleichs des Eingangssignals 123 und
des Schwellspannungswerts 29 entspricht. (Anm. d. Übers.: Bezüge im Ausgangssatz
unklar) In einer nicht dargestellten alternativen Ausgestaltung
können
zwei Taktgeneratoren zur Verfügung
gestellt sein, die eine gemeinsame Sperrbezugsfrequenz unterstützen, z.
B. 10 MHz.
-
Die
Messung von Vlow und Vhi in
der synchronen Messungsausgestaltung 40 erfordert außerdem,
dass die Phase des Abtust-Taktsignals 127 im Vergleich
zum Eingangssignal 123 eingestellt wird. Der Grund dafür ist, dass
alle Abtastungen des Entscheidungsschaltkreises 25 verglichen
mit dem Schwellsteuersignal 29 sich auf einer wiederholenden
Phase des Eingangssignals 123 befinden und alle möglichen
Phasen des Eingangssignals 123 durchlaufen werden müssen, um
die niedrigsten und höchsten
Punkte zu finden, an denen der Ausgang des Entscheidungsschaltkreises 126 sich
von nur Einsen in nur Nullen ändert,
um die Amplitude des Eingangssignals 123 zu dem Entscheidungsstromkreis 25 zu
bestimmen. Dieser zusätzliche
Durchlaufprozess, der in asynchronen Messungen nicht erforderlich
ist, wird aufgrund der Tatsache benötigt, dass die asynchronen
Messungen natürlich
Abtastungen an allen Phasen des Eingangssignals 123 vornehmen,
was eine zusätzliche
Komplikation für
die synchrone Applikation darstellt. Dies bedeutet, dass der Steuerschaltkreis 30 die
Schwellsteuerspannung 29 von einem hohen Pegel, an dem
der Entscheidungsschaltkreis 126 nur Nullen ausgibt, inkremental
zu niedrigeren Werten durchlaufen muss, bis der Entscheidungsschaltkreis 126 nicht
länger
nur Nullen ausgibt. Anschließend
muss der Steuerschaltkreis 30 diese Schwellwerte für alle Inkremente der
Phase des Eingans-Sinuswellensignals 123 reproduzieren
und, wenn die Messungen für
alle Phasen des Eingangs-Sinuswellensignals abgeschlossen sind,
den Speicher durchsuchen, um die höchsten und niedrigsten Schwellwerte
zu finden. Diese beiden Schwellwerte werden subtrahiert, um Vout für
den synchronen Fall zu bestimmen.
-
Nach
Durchführung
der vorgenannten Operationen kann der Steuerschaltkreis 30 das
Verhältnis
von Vout/Vin gegenüber allen
Frequenzen des Einganssignals 123 entweder grafisch oder
tabellarisch darstellen, um den Frequenzgang des Eingangs in den
Entscheidungsschaltkreis 25 zu zeigen.
-
3 stellt
ein Zeitdiagramm dar, welches den Ausgang des Schaltkreises der
vorliegenden Erfindung darstellt, wenn sie in einem asynchronen
Modus arbeitet. In diesem Zeitdiagramm 50 werden die Q-Ausgänge vom
Entscheidungsschaltkreis für
mehrere hohe, mittlere und niedrige Spannungsschwellen dargestellt.
Wenn, wie dargestellt, die angelegte Schwellspannung auf Vmin gesetzt ist, gibt die Q-Ausgabe des Entscheidungsschaltkreises
nur Einsen aus. Daher liegen alle Teile des Eingangssignals über den
Schwellwert. Ist die angelegte Schwellspannung auf Vmax gesetzt,
gibt der Entscheidungsschaltkreise nur Nullen aus. 3 zeigt
auch, dass alle Abtastungen des Eingangssignals unter der Schwellensteuerspannung
bei Vmax liegen.
-
Wenn
die Schwellsteuerspannung auf Vmid gesetzt
ist, gibt der Entscheidungsschaltkreis eine alternierende Sequenz
von Einsen und Nullen aus. Wie in der seitlichen Grafik gezeigt,
die der durchschnittlichen Tastverhältnismessung gegenüber der
Schwellsteuerspannung entspricht, und die davon abhängt, wo
genau sich die Schwelle Vmid im Vergleich
zu den Kanten der Eingangssinuswelle befindet, reicht das durchschnittliche Tastverhältnis des
Ausgangs des Entscheidungsschaltkreises von 0% bis 100%. In der
Mitte einer Sinuswelle beträgt
das durchschnittliche Tastverhältnis
z. B. nominal 50%.
-
4 stellt
ein Zeitdiagramm 60 dar, welches den Ausgang des Schaltkreises
der vorliegenden Erfindung darstellt, wenn sie in einem synchronen
Modus arbeitet. Wie gezeigt, definiert und identifiziert die synchrone
Ausgestaltung der vorliegenden Erfindung Vlo und
Vhi des Eingangssignals. Wie bereits erwähnt, müssen viele
Messungen bei jedem Zeitversatz Ti durchgeführt werden,
um die höchste
und die niedrigste im Eingangssignal vorkommende Spannung zu finden.
Bei jedem Zeitversatz innerhalb des Zyklus des Eingangssignals wird
das Schwell-Steuerspannungssignal ausgehend von Vmax,
wobei der Entscheidungsschaltkreis nur Nullen ausgibt, inkremental
gesenkt, bis der Entscheidungsschaltkreis nicht länger nur
Nullen ausgibt, durchfahren. Der Steuerschaltkreis ruft dann diesen
Spannungsschwellpegel ab. Sobald Messungen für alle Zeitversatzinkremente,
die einen Zyklus des angelegten Eingangssignals definieren, durchgeführt worden
sind, kann der Steuerschaltkreis die gemessenen Ergebnisse durchsuchen,
um den höchsten
und niedrigsten gemessenen Wert Vlo und
Vhi zu finden.
-
Bei
jedem gegebenen Zeitinkrement, und abhängig davon, wie die Schwellsteuerspannung
in Bezug auf das Eingangssignal eingestellt ist, variiert das Taktverhältnis des
Entscheidungsschaltkreises von 0% bis 100%. In diesem Fall, der
sich von dem asynchronen Fall unterscheidet, reicht die Variation
des Tastverhältnisses
in der kleinen Menge von Spannungsschwellen, die das Rauschen auf
der einzelnen Spur der Sinuswelle darstellen, wie in der seitlichen
Grafik in 4 dargestellt, vollständig von
0% bis 100%. Ein rauschendes Eingangssignal hat eine sanftere Steigung,
die sich über
ein Tastverhältnis
von 0% bis 100% erstreckt, wogegen ein sauberes (oder nicht rauschendes)
Eingangssignal eine sehr steile Steigung aufweist, die sich über ein
Tastverhältnis
von 0% bis 100% erstreckt.
-
Der
Steuerschaltkreis
30 ist erforderlich, um die Ergebnisse
der Frequenzgangmessung der vorliegenden Erfindung zu steuern, zu
messen, zu berechnen und darzustellen. Ein exemplarischer Pseudocode
für einen
Algorithmus, der zur Implementierung der notwendigen asynchronen
Messfunktionen verwendet werden kann, ist nachstehend dargestellt:
-
Sobald
dieser Algorithmus abgearbeitet wurde, enthält der Array "FreqResponse" alle Frequenzgänge, die
den Frequenzen von Interesse zwischen Fmin und Fmax bei einer durch
Fstep definierten Auflösung entsprechen.
-
Ein ähnlicher
Algorithmus besteht für
die synchrone Ausgestaltung
40 der vorliegenden Erfindung. Dieser
alternative Ansatz muss einen weiteren Schritt umfassen, mit dem
er alle Phasenversatze im Eingans-Sinuswellensignal durchsucht,
um die höchsten
und niedrigsten Signale zu finden. Ein Algorithmus, der die synchrone
Frequenzgangmessung-Funktionalität
der vorliegenden Erfindung implementiert, ist nachstehend aufgeführt:
-
Sobald
dieser Algorithmus abgearbeitet wurde, enthält der Array "FreqResponse" wieder alle Frequenzgänge, die
den Frequenzen von Interesse zwischen Fmin und Fmax bei einer durch
Fstep definierten Auflösung
entsprechen.
-
Zusammenfassend
stellt diese Erfindung exemplarische Methoden und Geräte zur Messung
des analogen Eingangsfrequenzgangs eines Entscheidungsschaltkreises
vor, indem der digitale Entscheidungspunkt verschoben wird und dabei
die Unterschiede in den resultierenden Entscheidungen gemessen werden,
um die Amplitude eines angelegten Eingangssignals zu messen. Das
Verschieben des Entscheidungspunktes kann sich auf eine Änderung
der Spannung (nach oben und unten) beschränken, wenn eine asynchrone
Abtastung verwendet wird, oder eine Änderung von Spannung und Zeit
umfassen, wenn eine synchrone Abtastung verwendet wird. Ein synchrones
oder asynchrones Messen ermöglicht
das Durchfahren des Eingangs-Sinuswellenschubs, um alle Frequenzen
von Interesse abzudecken und die gemessene Amplitude im Vergleich
zur angewendeten Amplitude auszugeben, um so den Frequenzgang zu
erhalten.
-
Die
vorangegangene detaillierte Beschreibung hat verschiedene erfindungsgemäße Ausgestaltungen der
Methode und des Gerätes
beschrieben; es ist jedoch zu beachten, dass die o. a. Beschreibung
nur illustrativer Natur ist und die hier dargelegte Erfindung nicht limitiert.
Die Erfindung wird daher nur durch die nachfolgenden Ansprüche limitiert.