DE102005013327A1 - Analogsignalverlaufsinformationen von binär abgetasteten Messungen - Google Patents

Analogsignalverlaufsinformationen von binär abgetasteten Messungen Download PDF

Info

Publication number
DE102005013327A1
DE102005013327A1 DE102005013327A DE102005013327A DE102005013327A1 DE 102005013327 A1 DE102005013327 A1 DE 102005013327A1 DE 102005013327 A DE102005013327 A DE 102005013327A DE 102005013327 A DE102005013327 A DE 102005013327A DE 102005013327 A1 DE102005013327 A1 DE 102005013327A1
Authority
DE
Germany
Prior art keywords
signal
binary
rates
threshold
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102005013327A
Other languages
English (en)
Inventor
Matthew M. San Jose Bruensteiner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies International Sales Pte Ltd
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Publication of DE102005013327A1 publication Critical patent/DE102005013327A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31708Analysis of signal quality
    • G01R31/3171BER [Bit Error Rate] test
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/25Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
    • G01R19/2506Arrangements for conditioning or analysing measured signals, e.g. for indicating peak values ; Details concerning sampling, digitizing or waveform capturing

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Dc Digital Transmission (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

Schaltungen, die bei einer binären Abtastung eines Signals Nullen oder Einsen zählen, können analoge Charakteristika des Signals messen. Anhand dieser Technik können relativ einfache Schaltungen Parametermessungen durchführen, die mit Binärabtasttechniken auf BER-Basis schwierig zu erzielen sind. Kostengünstige Binärabtastschaltungen können ferner Messungen durchführen, die zuvor eventuell ein komplexeres und kostspieligeres analoges Abtasten erforderten. Die neue Technik ist auf mit allen Merkmalen ausgestattete Testsysteme, kostengünstige Testschaltungen und auf einem Chip befindliche Testschaltungen anwendbar.

Description

  • Das binäre Abtasten bezieht sich üblicherweise auf ein periodisches Abtasten eines Signals, um das Signal auf eine zeitindexierte Serie von binären Werten (0 oder 1) zu reduzieren. Im Gegensatz dazu wird bei einem analogen Abtasten, wie es üblicherweise bei Oszilloskopen verwendet wird, ein Signal allgemein weniger häufig abgetastet, jedoch behält jeder Abtastwert Informationen über den analogen Pegel des Signals bei der Abtastung bei. Der analoge Pegel für jeden Abtastwert kann als digitaler Mehrbitwert aufgezeichnet werden, wobei das analoge Abtasten in diesem Fall eine Serie von Mehrbitwerten erzeugt, die sich an das analoge Signal annähern.
  • Ein Vorteil des binären Abtastens besteht darin, dass das binäre Abtasten allgemein eine höhere Abtastrate erzielen kann, als in der Praxis mit analogem Abtasten erzielt werden kann. Beispielsweise kann ein Binärabtastinstrument, z.B, ein Bitfehlerratentester (BERT – bit error rate tester), jedes Bit eines Signals einer hohen Datenrate abtasten, während derzeitige analoge Abtaster mit analogen Bandbreiten über mehrere GHz allgemein auf einige wenige tausend Abtastwerte pro Sekunde beschränkt sind. Analoge Abtaster können somit lediglich einen kleinen Bruchteil der Bits eines Signals einer hohen Datenrate erfassen.
  • Ein weiterer Vorteil des binären Abtastens besteht darin, dass eine Binärabtastschaltung für eine gegebene Testsignaldatenrate oft bei geringeren Kosten hergestellt werden kann als eine Analogabtastschaltung, die sich zur Messung des Signals eignet. Auf Grund der geringeren Kosten des binären Abtastens ist es wünschenswert, zu versuchen, die Fä higkeiten von Analogabtastsystemen unter Verwendung von Binärabtastsystemen zu reproduzieren.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, ein Testsystem sowie Verfahren mit verbesserten Charakteristika zu schaffen.
  • Diese Aufgabe wird durch ein Testsystem gemäß Anspruch 1 sowie durch Verfahren gemäß Anspruch 9 oder 14 gelöst.
  • Gemäß einem Aspekt der Erfindung kann ein Binärabtastsystem ein Signal abtasten, um Testdaten zu erzeugen, die analysiert werden, um Informationen über die analogen Charakteristika des Signals zu gewinnen. Beispielsweise kann ein Bitfehlertester oder alternativ dazu ein Zähler, der die Anzahl von Abtastwerten, die einen bestimmten Wert aufweisen, zählt, den Prozentsatz oder die Raten von Nullen oder Einsen messen, die in einem Signal für eine Bandbreite von Abtastschwellen und eine Bandbreite von Phasenversätzen gemessen werden. Ableitungen der gemessenen Rate geben dann die Dichte von Signalverläufen bei der Spannung und Phase, bei der die Ableitung genommen wurde, an, und graphische Darstellungen der Ableitung liefern ähnliche Informationen wie die, die bei einer Oszilloskopbahn bereitgestellt werden.
  • Ein spezifisches Ausführungsbeispiel der Erfindung ist ein Testsystem, das einen analogen Komparator, einen binären Abtaster und einen Zähler umfasst. Der analoge Komparator vergleicht ein Eingangssignal mit einem anpassbaren Schwellenpegel. Der binäre Abtaster, der einen einstellbaren Phasenparameter verwendet, der eine Abtastphase bestimmt, tastet ein Ausgangssignal von dem analogen Komparator ab. Der Zähler kann anschließend Abtastwerte von dem binären Abtaster, die einen ausgewählten Binärzustand aufweisen, zählen. Anschließend kann ein Verarbeitungssystem verwendet werden, um einen Satz von Zählwerten/Raten von dem Zähler zu analysieren, um ein analoges Charakteristikum des Ein gangssignals zu bestimmen. Die Analyse kann z.B. umfassen, dass eine Ableitung genommen wird oder dass eine Schwelle, die einer charakteristischen Spannung des Signals entspricht, identifiziert wird.
  • Ein weiteres spezifisches Ausführungsbeispiel der Erfindung ist ein Verfahren zum Analysieren eines Signals. Das Verfahren umfasst: Variieren einer Schwelle über eine erste Bandbreite; Variieren einer Phase über eine zweite Bandbreite; und Bestimmen, für jeden Wert der Schwelle und der Phase, einer Rate, bei der das Signal eine Spannung über der Schwelle aufweist, wenn es bei der Phase abgetastet wird. Eine Analyse der Raten kann dann ein analoges Charakteristikum des Signals ermitteln.
  • Ein weiteres spezifisches Ausführungsbeispiel der Erfindung ist ein weiteres Verfahren zum Analysieren eines Signals. Das Verfahren umfasst ein Abtasten des Signals mit einem binären Abtaster, der eine einstellbare Phase zum Abtasten und eine einstellbare Schwelle aufweist. Die einstellbare Schwelle trennt Pegel des Signals, die unterschiedlichen Binärzuständen von aus dem binären Abtaster ausgegebenen Abtastwerten entsprechen. Aus der Abtastung ermittelt das Verfahren Raten eines Ausgewählten der Binärzustände in den aus dem binären Abtaster ausgegebenen Abtastwerten. Jede der Raten wird vorzugsweise für eine eindeutige Kombination von Werten der einstellbaren Schwelle und der einstellbaren Phase ermittelt. Die Raten können anschließend analysiert werden, um ein analoges Charakteristikum des Signals zu ermitteln.
  • Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
  • 1 ein Blockdiagramm eines Systems, das eine Binärabtastung und Bitfehlerratenmessungen verwendet, um analoge Charakteristika eines Signals zu bestimmen;
  • 2 ein Blockdiagramm eines Systems gemäß einem Ausführungsbeispiel der Erfindung, das eine Binärabtastung und Wertzählungen verwendet, um analoge Charakteristika eines Signals zu bestimmen;
  • 3 ein Blockdiagramm einer Verzögerungsschaltung, die ein Taktsignal mit einer einstellbaren Phasenverzögerung vorsieht;
  • 4 eine graphische Darstellung, die veranschaulicht, wie die Rate von in einem Signal dargestellten Nullwerten davon abhängt, ob der Schwellenpegel Spannungen, die Null darstellen, von Spannungen, die Eins darstellen, trennt, wenn sich eine Phase zum Abtasten in der Anstiegszeit oder der Abfallzeit des Signals befindet;
  • 5 eine Veranschaulichung dessen, wie die Rate von Auftretensfällen von Nullen in einem Datensignal davon abhängt, ob der Schwellenpegel Spannungen, die Null darstellen, von Spannungen, die Eins darstellen, trennt;
  • 6 eine Veranschaulichung dessen, wie eine Ableitung der in 5 gezeigten Rate Bahnen bereitstellt, die analoge Charakteristika eines Signals angeben.
  • Eine Verwendung derselben Bezugssymbole in verschiedenen Figuren bedeutet ähnliche oder identische Posten.
  • Gemäß einem Aspekt der Erfindung kann ein Binärabtastsystem analoge Charakteristika von Hochfrequenzsignal oder Signalen einer hohen Datenrate analysieren. Für die Analyse bestimmt das Binärabtastsystem die Rate von Abtastwerten, die für eine spezifische Phase des Signals einen Spannungspegel über oder alternativ dazu unter einem Schwellenpegel (z.B. eine Rate von Abtastwerten, die einen Wert von Eins oder Null aufweisen) aufweisen. Die Ratenmessung wird anschließend für eine Bandbreite von Schwellenpegeln und Phasen wiederholt, um die Rate in Abhängigkeit von der Schwelle (d.h. Spannung) und der Phase (d.h. Zeit) zu bestimmen. Eine Ableitung der Ratenfunktion gibt die Dichte von Auftretensfällen des Signals innerhalb der Bandbreite der Spannung und der Zeit an und simuliert somit in einem Oszilloskop erzeugte Bahnen, wenn sie graphisch dargestellt wird. Die analogen Charakteristika des Signals können somit aus dem binären Abtasten ermittelt werden.
  • Bei einem verwandten Messvorgang bestimmen Binärabtasttechniken, die auf Bitfehlerverhältnismessungen (BER-Messungen, BER = bit error ratio) beruhen, analoge Charakteristika eines Signals wie z.B. eines Datensignals von einem im Test befindlichen System (SUT – system under test). 1 veranschaulicht ein System 100, das BER-basierte Techniken verwendet, um analoge Charakteristika eines SUT (nicht gezeigt) zu messen. Das System 100 umfasst einen Differenzverstärker oder Komparator 110, einen binären Abtaster 120, eine Variable-Verzögerung-Schaltung 130, eine Fehlervergleichsschaltung 140, einen Mustergenerator 150, einen Fehlerzähler 160 und einen Bitzähler 170. Während einer Messung erzeugt das im Test befindliche System ein Signal DATEN, das eine bekannte Serie von binären Werten darstellt, und das Signal DATEN wird in den Komparator 110 eingegeben. Der Komparator 110 vergleicht die analoge Spannung des Signals DATEN mit einem Schwellenpegel VT und erzeugt ein Ausgangssignal, das sich bei einer hohen Spannung oder einer niedrigen Spannung befindet, je nachdem, ob die analoge Spannung des Signals DATEN höher oder niedriger ist als der Schwellenpegel VT.
  • Ein binärer Abtaster 120 tastet das Ausgangssignal aus dem Komparator 110 ab und erzeugt ein binär abgetastetes Sig nal, das eine Datenfrequenz aufweist, die vorzugsweise dieselbe ist wie die Datenfrequenz des Signals DATEN. Alternativ dazu könnte die Datenfrequenz des Signals DATEN ein ganzzahliges Vielfaches der Abtastfrequenz sein, die der binäre Abtaster 120 verwendet. Um die Zeitgebung des Abtastens bei dem Ausführungsbeispiel der 1 zu steuern, empfängt eine Variable-Verzögerung-Schaltung 130 ein Taktsignal CLK, das die gewünschte Frequenz aufweist, und verzögert das Taktsignal CLK um eine Verzögerung, die ein Parameter Φ auswählt. Das verzögerte Taktsignal löst den binären Abtaster 120 aus und steuert dadurch die Frequenz und die Phase, bei der der binäre Abtaster 120 das Ausgangssignal aus dem Komparator 110 abtastet.
  • Die Fehlervergleichsschaltung 140 vergleicht das binäre abgetastete Signal aus dem Abtaster 120 mit einem binären Signal aus dem Mustergenerator 150. Das binäre Signal aus dem Mustergenerator 150 stellt eine Datenserie dar, die dieselbe ist wie die bekannte binäre Serie, die das Signal DATEN darstellen sollte, oder von derselben abgeleitet ist. Eine Differenz zwischen dem binären Abtastwert von dem Abtaster 120 und dem bekannten Signal von dem Mustergenerator 150 gibt einen Bitfehler in dem Signal DATEN für die verwendeten Parameter VT und Φ an. Die Fehlervergleichsschaltung 140 löst aus, dass der Fehlerzähler 160 die Fehler zählt, und das Taktsignal (oder das verzögerte Taktsignal) löst aus, dass der Bitzähler 170 die Gesamtanzahl von abgetasteten Bits zählt. Das Verhältnis des Fehlerzählwerts von dem Zähler 160 zu dem Bitzählwert von dem Bitzähler 170 gibt das Bitfehlerverhältnis (BER) an.
  • Ein Verarbeitungssystem 180 analysiert die BERs, die für eine Bandbreite von Schwellenpegeln VT und Taktphasen Φ gemessen werden. Ein Beobachten der Schwankung des BER, während der Schwellenpegel VT und die Abtastphase Φ variieren, gibt analoge Charakteristika von Signaldaten an. Wenn die Abtastphase Φ beispielsweise einer Zeit entspricht, wenn das Signal DATEN eventuell zwischen einem niedrigen Pegel (z.B. einer binären Null) und einem hohen Pegel (z.B. einer binären Eins) übergeht, ändert sich das BER dramatisch, wenn der Vergleichsschwellenpegel VT die charakteristischen Spannungspegel des Signals DATEN bei der abgetasteten Phase kreuzt. Somit können bei einer Serie von Werten der Phase Φ analoge Spannungspegel des Signals DATEN ermittelt werden, um Informationen zu liefern, die ähnlich den bei einer Oszilloskopbahn gelieferten Informationen sind.
  • Die in dem System 100 zur Verfügung stehenden Analysetechniken, wie sie oben beschrieben wurden, verwenden ein Signal DATEN, das eine bekannte binäre Serie darstellt, die eine Identifizierung von Fehlern und eine Messung des BER ermöglicht. Dementsprechend sind solche Analysetechniken während eines Normalbetriebs des zu testenden Systems eventuell nicht verfügbar, wenn die Werte des Signals DATEN nicht bekannt sind.
  • 2 veranschaulicht ein System 200 gemäß einem Ausführungsbeispiel der Erfindung, das analoge Charakteristika eines Signals DT messen kann, ohne eine spezifische Serie von Bits, die in dem Signal DT dargestellt werden, zu kennen. Das System 200 umfasst einen Differenzverstärker oder Komparator 110, einen binären Abtaster 120, eine Variable-Verzögerung-Schaltung 130, einen Zähler 240 und einen Datenprozessor 250. Im Vergleich zu dem System 100 erfordert das System 200 keinen Mustergenerator oder Fehlerkomparator, die bei dem oben beschriebenen BER-basierten System 100 vorliegen. Bei alternativen Ausführungsbeispielen kann das System 200 in einem mit allen Merkmalen ausgestatteten Testsystem, einer kostengünstigen Testschaltung zum Selbsttest für Schaltungen oder einer auf einem Chip befindlichen Testschaltung zum Selbsttesten eines Chips implementiert sein. Bei einem spezifischen Ausführungsbeispiel ist das System 200 eine kostengünstige Testschaltung, die als gedruckte Schaltungsanordnung implementiert ist.
  • Im Betrieb kann das System 200 einen Zählwert oder eine Rate von Abtastwerten eines Signals DT ermitteln, das eine Spannung unter (oder alternativ über) einem ausgewählten Schwellenpegel VT bei einer ausgewählten Phase Φ des Signals DT aufweist. Insbesondere vergleicht der Komparator 110 die Spannung des Signals DT mit dem Schwellenpegel VT und treibt ein Ausgangssignal hoch oder niedrig, je nachdem, ob das Signal DT eine Spannung aufweist, die höher oder niedriger liegt als der Schwellenpegel VT. Der binäre Abtaster 120 tastet das Ausgangssignal aus dem Komparator 110 bei einer Frequenz ab, die vorzugsweise der Datenrate des Signals DT entspricht, und einer Phase, die der Parameter Φ der variablen Verzögerung 130 auswählt. Das Ausgangssignal des Abtasters 120 aktiviert oder deaktiviert den Zähler 240, so dass der Zähler 240 zählt, wann die binären Abtastwerte Null oder Eins sind (entsprechend dem, ob das Signal DT unter oder über einem Schwellenpegel VT liegt).
  • Das System 200 kann unter Verwendung hinreichend bekannter Vorrichtungen implementiert sein. Bei einem exemplarischen Ausführungsbeispiel der Erfindung ist der Komparator 110 beispielsweise ein Differenzverstärker, und der binäre Abtaster 120 ist ein Hochgeschwindigkeits-D-Flip-Flop. Falls gewünscht, kann eine (nicht gezeigte) Demultiplexerschaltung im Anschluss an den binären Abtaster 120 enthalten sein und einen Hochfrequenz-Bitstrom von einem binären Abtaster 120 effektiv in einen parallelen Datenstrom einer niedrigeren Frequenz umwandeln. Mehrere parallel arbeitende Schaltungen einer niedrigeren Geschwindigkeit könnten dann den Zähler 240 und Teile des Datenprozessors 250 implementieren.
  • Die Verzögerungsschaltung 130 liefert vorzugsweise auf präzise Weise gesteuerte Verzögerungen, um Phaseneinstellungen bei dem Signal DT zu ermöglichen, das eine Frequenz von mehr als 1 GHz aufweisen kann. 3 veranschaulicht ein Ausführungsbeispiel einer geeigneten Verzögerungsschaltung 300. Die Verzögerungsschaltung 300 umfasst einen Puffer 310, der ein Eingangstaktsignal CLK an einen Phaseneinsteller 320 weiterleitet. Der Phaseneinsteller 320 liefert umfassendere Einstellungen der Phase, die der Parameter Φ auswählt, und kann unter Verwendung eines im Handel erhältlichen Phaseneinstellers, z.B. eines MC100EP195 von ON Semiconductor, Inc., implementiert werden. Um eine feinere Phasensteuerung zu liefern, führt ein zweiter Puffer 330 das Signal von dem Phaseneinsteller 320 einem Schaltungsblock 340 zu, der eine variable Kapazität liefert. Der Schaltungsblock 340 kann z.B. eine oder mehrere Varaktordioden umfassen, die eine Kapazität liefern, die Übergänge in dem Signal in einem Umfang, der von dem Parameter Φ abhängt, verlangsamt. Ein abschließender Puffer 350 treibt das verzögerte Taktsignal DCLK zu Zeiten, die von der Übergangsrate des Signals von dem Schaltungsblock 340 abhängen, hoch oder niedrig.
  • Der Datenprozessor 250 führt Analyseprozesse durch, die nachstehend näher beschrieben werden. Bei alternativen Ausführungsbeispielen der Erfindung kann der Datenprozessor 250 in zweckgebundener Hardware, in einer in einer Mikrosteuerung ausgeführten Firmware und/oder in einer in einem Computer oder einem externen System ausgeführten Software implementiert sein.
  • Das System 200 der 2 vergleicht das Abtasterausgangssignal nicht mit einem bekannten Signalverlauf, sondern zählt stattdessen die Anzahl von Nullen (oder Einsen) in einem Signal DT, die unbekannte Datenwerte darstellen. Das System 200 verwendet somit ein binäres Abtasten, jedoch nicht eine Bitfehlerratenmessung. Jedoch kann eine BER-Testschaltungsmessung die Rate von Nullen (oder von Einsen) bestimmen, wenn das durch den Mustergenerator 150 erzeugte „erwartete" Signal aus lauter Einsen (Nullen) besteht. Somit können nachfolgend beschriebene Analysetechniken angewendet werden, wenn entweder die Abtastschaltung 200 oder eine BER-Testschaltung verfügbar ist. Im Normalbetrieb muss das BER-Testsystem jedoch eine Synchronisation zwischen einem lokalen Mustergenerator und dem Eingangssignal aufrechterhalten, da ein BER-Testsystem ein Eingangssignal mit einem erwarteten Muster vergleicht. Somit sind viele BER-Schaltungen dafür ausgelegt, einen Synchronisationssuchmodus einzugeben, wenn das BER hoch ist, z.B. wenn das BER über 0,1 liegt. Damit ein BER-Tester in der Lage ist, alle Fähigkeiten des Testsystems 200 zu reproduzieren, muss der BER-Tester eine Deaktivierung des Synchronisationssuchmodus ermöglichen. Dagegen erfordert das Testsystem 200 keine Mustersynchronisation. Somit kann das System 200 auch dann arbeiten, wenn Abtastbedingungen ein hohes BER ergeben würden. Die Fähigkeit, Signale auch in Regionen eines hohen BER zu testen, mag bestimmte Analysen ermöglichen, die bei nicht-modifizierten BER-Testsystemen nicht möglich sind. Beispielsweise können Signaleigenschaften wie z.B. Anstiegszeit, Abfallzeit, durchschnittlicher 1-Pegel, durchschnittlicher 0-Pegel, maximale Spannung, Maskentest außerhalb des Augenzentrums, Überschwingen oder 1-Pegel-Welligkeit, Unterschwingen oder 0-Pegel-Welligkeit gemessen oder ermittelt werden.
  • Bei einem exemplarischen Ausführungsbeispiel ist der Zählwert in dem Zähler 240 des Systems 200 proportional zu der Rate (die hierin manchmal als Null-Rate bezeichnet wird) von Auftretensfällen dessen, dass das Signal DT bei der ausgewählten Phase Φ des Signals DT unter dem Schwellenpegel VT liegt. Das System 200 kann vergleichbare Null-Raten für andere Schwellenpegel und Phasen ermitteln, indem es die gewünschten Parameter VT und Φ für einen festgelegten Zeitraum einstellt und Nullen zählt. Alternativ dazu ist die Null-Rate gleich dem Verhältnis des Zählwerts aus dem Zähler 240 und eines passenden Zählwerts der Gesamtanzahl von Bits. Eine ähnliche Eins-Rate ist proportional zu einem Zählwert der Anzahl von Abtastwerten über dem Schwellenpegel VT, und die Summe der Eins-Rate und der Null-Rate sollte gleich der Bitrate oder der Frequenz des Signals DT sein. Gemäß einem Aspekt der Erfindung können analoge Cha rakteristika eines Signals aus Null-Raten oder Eins-Raten gewonnen werden, die durch ein binäres Abtasten des Signals unter Verwendung einer Bandbreite von Phasen und Schwellen ermittelt werden. Es folgt eine Beschreibung von Beispielen einer Verwendung der Null-Raten beim binären Abtasten, um analoge Charakteristika eines Signals zu ermitteln, auf ähnliche Weise könnten jedoch auch Eins-Raten verwendet werden.
  • 4 veranschaulicht eine graphische Darstellung 400 von Null-Raten als Funktion des Schwellenpegels VT bei einer festgelegten Abtastphase, die manchmal einem Signal DT entspricht, das zwischen einem hohen Pegel und einem niedrigen Pegel übergeht. Die graphische Darstellung 400 veranschaulicht, dass die Null-Rate Null ist, wenn der Schwellenpegel VT unter einer minimalen Spannung von V0MIN des Signals DT liegt, da alle Abtastwerte eine Spannung aufweisen, die größer als die oder gleich der Spannung V0MIN ist. Wenn der Schwellenpegel VT von der minimalen Spannung V0MIN auf eine maximale Spannung V0MAX der Spannungen, die einen Bitwert von Null darstellen, ansteigt, nimmt die Rate zu und bleibt dann gleichbleibend bei einer Rate 410, die der Wahrscheinlichkeit entspricht, dass das Signal DT zwei aufeinander folgende Bits lang bei einem Bitwert von Null stabil bleibt. Bei einem typischen Datensignal, das eine statistisch gleiche Chance aufweist, den binären Wert beizubehalten oder zu wechseln, liegt die erste Plateaurate 410 bei etwa 25 %, was der Möglichkeit entspricht, dass zwei aufeinander folgende Bits einen Wert von Null aufweisen. Für eine binäre Serie, die andere statistische Eigenschaften aufweist, entspricht der Pegel der ersten Plateaurate 410 jedoch eventuell nicht 25 %.
  • Die ausgewählte Phase für die graphische Darstellung 400 liegt nahe bei Übergängen zwischen aufeinander folgenden Bits. Insbesondere ist bei der ausgewählten Phase die durchschnittliche Spannung, wenn das Signal ansteigt, die Spannung VRAVE, und die durchschnittliche Spannung, wenn das Signal abfällt, ist die Spannung VFAVE. Die graphische Darstellung 400 veranschaulicht den Fall, bei dem die ausgewählte Phase früh im Anstieg oder Abstieg ist, so dass die durchschnittliche Anstiegsspannung VRAVE geringer ist als die durchschnittliche Abfallspannung VFAVE.
  • Wenn sich die Schwelle VT an die durchschnittliche Anstiegsspannung VRAVE annähert, nimmt die Null-Rate zu, da mehr der Fälle eines Spannungsanstiegs geringer werden als der Schwellenpegel VT. Eine zweite Plateaurate 420 tritt auf, wenn nahezu alle Abtastwerte der ansteigenden Spannung bei der ausgewählten Phase geringer sind als der Schwellenpegel VT. Diese Plateaurate würde für ein Signal, das eine binäre Serie darstellt, bei der die Wahrscheinlichkeit eines Wertes von Null 50 % beträgt, etwa 50 % entsprechen, für ein Signal, das andere statistische Eigenschaften aufweist, entspricht die Plateaurate 420 jedoch eventuell nicht 50 %.
  • Desgleichen gilt, dass, wenn sich der Schwellenpegel VT an die durchschnittliche abfallende Spannung VFAVE annähert, die Null-Rate zunimmt, da mehr der Fälle eines Spannungsabfalls weniger werden als der Schwellenpegel VT. Eine dritte Plateaurate 430 tritt auf, wenn nahezu alle Abtastwerte der abfallenden Spannung bei der ausgewählten Phase geringer sind als der Schwellenpegel VT. Für ein Signal, das eine binäre Serie darstellt, bei der die Wahrscheinlichkeit, dass es auf demselben Pegel verbleibt, gleich der Wahrscheinlichkeit ist, dass es zu dem anderen Pegel übergeht, beträgt diese Plateaurate 430 etwa 75 %, wenn das Signal jedoch andere statistische Eigenschaften aufweist, kann die Plateaurate 430 davon abweichen.
  • Die Null-Rate nimmt wieder zu, wenn der Schwellenpegel VT die minimale Spannung V1MIN, die den binären Wert 1 darstellt, überschreitet. Eine abschließende Plateaurate 440 von 100 % tritt auf, wenn der Schwellenpegel VT größer ist als die maximale Spannung V1MAX des Signals DT.
  • Ein Variieren der ausgewählten Phase und ein Wiederholen der Messungen der Raten für jeden einer Serie von Schwellenpegeln VT liefert die Null-Rate als Funktion einer zweidimensionalen Domäne. 5 veranschaulicht, wie die Domäne des Schwellenpegels VT und der Phase Φ in Regionen 510, 520, 530, 540 und 550 unterteilt werden kann. Die Region 510 entspricht einer Null-Rate, die nahezu Null ist, da die Schwellenspannung VT unter der minimalen Spannung des Signals liegt. Die Region 520 entspricht einer ersten Plateaurate, bei der der Schwellenpegel VT größer ist als nahezu alle Fälle, bei denen der Abtastwert einem stabilen niedrigen Pegel des Signals entspricht. Die Region 530 entspricht einer zweiten Plateaurate, bei der der Schwellenpegel VT größer ist als eine der durchschnittlichen Übergangsspannungen des Signals. Die Region 540 entspricht einer dritten Plateaurate, bei der der Schwellenpegel VT größer ist als beide durchschnittlichen Übergangsspannungen des Signals. Die Region 550 entspricht dem abschließenden Plateau, bei dem der Schwellenpegel VT größer ist als die maximale Spannung des Signals. Die Regionen 515, 525, 535 und 545 sind Regionen, bei denen die Rate von einem Plateau zu einem anderen übergeht.
  • Ein Verarbeiten der bei 5 dargestellten Daten kann ein Ergebnis liefern, das mit einer Oszilloskopmessung vergleichbar ist. Wenn beispielsweise bei einer gegebenen Abtastphase eine Null-Rate von 50 % bei einer Schwelle V1 beobachtet wird und eine Null-Rate von 51 % bei einer Schwelle V2, die größer ist als Schwelle V1, beobachtet wird, so muss 1 % der abgetasteten Signalverläufe bei der Abtastzeit/-phase Spannungen zwischen V1 und V2 gehabt haben. Allgemeiner gesagt ist die Dichte von Bahnen pro Spannung des Signals, wobei genau dies durch ein Oszilloskop gemessen wird, gleich der Ableitung der Null-Rate bezüglich einer Abtastschwelle. Wenn ein Satz von Null-Raten gegeben ist, den ein binärer Abtaster bei verschiedenen Auswahlen der Parameter Φ und VT erzeugte, können sich hinreichend bekannte numerische Techniken an die Ableitung annähern. Insbesondere liefern endliche Differenzen bei den Raten eine einfache Annäherung der Ableitung. Numerische Ableitungen sind inhärent rauschbehaftet, und somit können lange Abtastzeiten bevorzugt sein, um beim Schätzen der Bahndichte eine hohe Genauigkeit zu erhalten.
  • 6 veranschaulicht Bereiche 610 der Domäne des Schwellenpegels VT und der Phase Φ, wo die Ableitung der Ratenfunktion über einem minimalen Pegel von nicht-Null liegt. Die Bereiche 610 entsprechen Oszilloskopbahnen. Insbesondere bilden die Bereiche 610 das „Augen"-Muster, das Oszilloskopbahnen herkömmlicherweise während einer Analyse eines binären Signals bilden. Das Augenmuster stellt analoge Charakteristika des Signals dar, z.B. den minimalen und den maximalen Spannungspegel, die Null darstellen, den minimalen und den maximalen Spannungspegel, die Eins darstellen, die Dauer der ansteigenden Flanke, die Dauer der abfallenden Flanke und die allgemeine zeitliche Abhängigkeit des Anstiegs und des Abfalls von Spannungspegeln. (Die Dauer der ansteigenden und der abfallenden Flanke sind Signalparameter, die die Zeit darstellen, die für Übergänge zwischen binären Null- und Eins-Pegeln benötigt wird.) Wenn das Auge der Bahndichte, z.B. das in 6 Gezeigte, gegeben ist, können die Anstiegs- und Abfallzeiten unter Verwendung von Techniken, die für eine Oszilloskopanalyse entwickelt wurden, gemessen werden. Weitere Weiterentwicklungen der Analysetechniken, die den Umfang an erforderlichen Abtastdaten verringern, werden nachstehend näher beschrieben.
  • Die bei 6 veranschaulichten Messergebnisse hängen lediglich von der Ableitung oder dem Gradienten der Null-Raten (oder der Eins-Raten) ab, und es ist keine Kenntnis des ankommenden Musters oder von binären Serien erforderlich. Somit kann die Technik auf Betriebssysteme angewandt werden. Ferner kann ein System, das Analogsignalcharakteristika durch Auswertung der Null-Rate (oder Eins-Rate) ei nes binären abgetasteten Signals misst, eine Schaltungsanordnung verwenden, die einfacher ist als ein BER-Tester. Beispielsweise erfordert ein System wie z.B. das System 200 der 2, das Null-Raten (oder Eins-Raten) messen kann, nicht den Fehlerkomparator und lokalen Mustergenerator, die bei den Bitfehlermesssystemen wie z.B. dem System 100 der 1 verwendet werden.
  • Ein Vorteil der Verwendung von Null-Raten oder Eins-Raten für die Signalanalyse ist die Fähigkeit, Spannungen Vtop (obere Spannung) und Vbase (Basisspannung) zu ermitteln, die die durchschnittlichen Spannungen jeweiliger binärer Werte Eins und Null darstellen. Üblicherweise liefern Oszilloskope eingebaute Messungen der Spannungen Vtop und Vbase, auf Grund der Synchronisierungsanforderungen zwischen dem abgetasteten Signal und dem bekannten Muster können derartige Messungen bei der Verwendung von BER-Testern jedoch unpraktisch sein. Unter Verwendung einer Null-Zählung oder Eins-Zählung können die Spannungen Vtop und Vbase gemessen werden, indem eine Abtastphase bei dem Augenzentrum der Bahnen 610 ausgewählt wird und indem der Schwellenpegel VT lokalisiert wird, was 75 % bzw. 25 Null-Rate ergibt. Man sollte beachten, dass die Analyse, die die Spannungen Vtop und Vbase ermittelt, keine Ermittlung einer Ableitung oder der Bahndichte erfordert.
  • Die Dauer der ansteigenden Flanke von 20 % bis 80 % kann unter Verwendung der Spannungen Vtop und Vbase, die gemäß der obigen Beschreibung ermittelt werden, ermittelt werden. Ein Prozess zum Ermitteln der Dauer der ansteigenden Flanke von 20 % bis 80 % kann beispielsweise den Schwellenpegel VT anfänglich auf 0,8·Vbase + 0,2·Vtop einstellen und anschließend zur Rechten des Augenzentrums nach einer Phase Φ suchen, die eine Null-Rate ergibt, die gleich der Hälfte der Plateaurate 410 ist. Ein Subtrahieren der Bitperiode von dieser Phase Φ liefert den Anfangszeitpunkt tr1 der ansteigenden Flanke. Der Prozess kann anschließend den Schwellenpegel VT auf 0,2·Vbase + 0,8·Vtop einstellen und zur Linken des Augenzentrums nach einer Phase Φ suchen, die eine Null-Rate erzielt, die gleich dem Durchschnitt der Plateaurate 430 und der Plateaurate 440 ist. Dies identifiziert den letzten Zeitpunkt tr2 der ansteigenden Flanke. Die Dauer der ansteigenden Flanke ist die Differenz tr2 – tr1. Um die Dauer der ansteigenden Flanke von 10 % bis 90 zu finden, könnten beispielsweise auch andere VT-Werte verwendet werden. Außerdem ist es unkompliziert, den beschriebenen Prozess zu modifizieren, um ähnliche Dauern abfallender Flanken zu finden. Das Verfahren des Suchens nach der richtigen Null-Rate könnte anhand beliebiger von mehreren hinreichend bekannten Suchalgorithmen erfolgen. Die Verwendung von Suchalgorithmen und eine direkte Analyse der Null-Rate, ohne Ableitungen zu berechnen, verringert die Anzahl von Kombinationen der Phase Φ und des Schwellenpegels VT, die abgetastet werden müssen, um das gewünschte Messergebnis zu erreichen.
  • Eine weitere messbare Charakteristik eines analogen Signals ist ein Überschwingen oder Unterschwingen. Das Überschwingen und Unterschwingen sind Signalparameter, die das Ausmaß eines Nachschwingens, das bei einem Signalverlauf vorliegt, angeben. Da Nachschwingungsphänomene durch ein Signalverlaufsverhalten außerhalb des zentralen Augenbereichs gekennzeichnet sind, sind ein Mess-Überschwingen und -Unterschwingen anhand von BER-Techniken eventuell nicht praktisch, jedoch können Null- oder Eins-Zähltechniken diese Parameter messen. Um ein Überschwingen zu messen, kann das System beispielsweise Vtop bei verschiedenen Phasen Φ messen. Die Anzahl gemessener unterschiedlicher Phasen kann gemäß der Bandbreite des Signals DT ausgewählt werden. Die maximale Vtop, durch Vtop bei der Mittenphase geteilt, ist das Überschwingen.
  • Das Maskierungstesten ist eine weitere Verwendung sowohl von Oszilloskopen als auch von BER-Testern. Das Maskierungstesten erfordert eine Erfassung von Signalbahnen, die durch verbotene Regionen des Auges verlaufen. BER-Tester sind allgemein in der Lage, lediglich Masken innerhalb der zentralen Augenregion zu testen. Die Masken, die für wichtige Kommunikationsstandards wie z.B. Gigabit Ethernet und Fibre Channel spezifiziert sind, spezifizieren auch Maskenregionen über und unter dem Auge. Ein Testen bezüglich dieser Masken erfolgt üblicherweise mit einem Oszilloskop. Jedoch ermöglicht ein Null- oder Eins-Zählen ein Testen von Maskenregionen innerhalb und außerhalb des Bereichs des zentralen Auges unter Verwendung kostengünstiger Binärabtastschaltungen. Ein System, das einen Null- oder Eins-Zähler aufweist, kann über oder unter dem zentralen Auge testen, indem es einfach die Parameter VT und Φ so einstellt, dass sie Punkten in der Maskenregion über (und unter) dem Auge entsprechen, und Auftretensfälle von Einsen (oder Nullen) zählen, die auf Maskenausfälle hinweisen.
  • Obwohl die Erfindung unter Bezugnahme auf bestimmte Ausführungsbeispiele beschrieben wurde, ist die Beschreibung lediglich ein Beispiel der Anwendung der Erfindung und sollte nicht als Einschränkung verstanden werden. Obwohl sich die oben beschriebenen Ausführungsbeispiele auf die Analyse von binären Datensignalen konzentrierten, können beispielsweise ähnliche Techniken und Schaltungen andere Signale wie z.B. ein Taktsignal, ein RZ-codiertes Datensignal oder ein Mehrpegel-codiertes Datensignal analysieren. Verschiedene andere Anpassungen und Kombinationen von Merkmalen der offenbarten Ausführungsbeispiele fallen in den Schutzumfang der Erfindung, wie er durch die folgenden Patentansprüche definiert ist.

Claims (18)

  1. Testsystem, das folgende Merkmale aufweist: einen analogen Komparator (110), der verbunden ist, um ein Eingangssignal mit einem einstellbaren Schwellenpegel zu vergleichen; einen binären Abtaster (120), der verbunden ist, um ein Ausgangssignal aus dem analogen Komparator (110) abzutasten, wobei der binäre Abtaster (120) eine einstellbare Phase aufweist, die eine Phase des Signals, das abgetastet wird, bestimmt; und einen Zähler (240), der verbunden ist, um Abtastwerte aus dem binären Abtaster (120), die einen ausgewählten binären Zustand aufweisen, zu zählen.
  2. System gemäß Anspruch 1, das ferner ein Verarbeitungssystem (250) aufweist, das verbunden ist, um einen Satz von Zählwerten aus dem Zähler (240) zu analysieren, um ein analoges Charakteristikum des Eingangssignals zu bestimmen.
  3. System gemäß Anspruch 2, bei dem das Verarbeitungssystem (250) eine durchschnittliche Spannung, die einen binären Wert darstellt, bestimmt, indem es einen Pegel der einstellbaren Schwelle identifiziert, der einen Zählwert liefert, der eine Zielrate von Auftretensfällen des ausgewählten binären Zustands darstellt.
  4. System gemäß Anspruch 2 oder 3, bei dem das Verarbeitungssystem (250) einen Satz von gemessenen Zählwerten analysiert, die einer Bandbreite eines einstellbaren Schwellenpegels und einer Bandbreite der einstellbaren Phase entsprechen, um eine Darstellung der zeitlichen Abhängigkeit einer analogen Spannung des Eingangssignals zu erzeugen.
  5. System gemäß Anspruch 4, bei dem das Eingangssignal ein binäres Signal ist und die Darstellung ein Augenmuster umfasst, das ansteigende und abfallende Flanken des Eingangssignals angibt.
  6. System gemäß Anspruch 4 oder 5, bei dem das Verarbeitungssystem (250) eine Ableitung der gemessenen Zählwerte bestimmt.
  7. System gemäß einem der Ansprüche 1 bis 6, bei dem das Eingangssignal ein Muster aufweist, das in dem Testsystem (200) unbekannt ist.
  8. System gemäß Anspruch 7, bei dem das Eingangssignal eine Serie von binären Werten darstellt, die ein Muster aufweisen, das in dem Testsystem (200) unbekannt ist.
  9. Verfahren zum Bestimmen analoger Eigenschaften eines Signals, das folgende Schritte umfasst: Variieren einer Schwelle über eine erste Bandbreite; Variieren einer Phase über eine zweite Bandbreite; Bestimmen, für jeden Wert der Schwelle und der Phase, einer Rate, bei der das Signal eine Spannung über der Schwelle aufweist, wenn es bei der Phase abgetastet wird; und Analysieren der Raten, um ein analoges Charakteristikum des Signals zu bestimmen.
  10. Verfahren gemäß Anspruch 9, bei dem das Analysieren der Raten ein Bestimmen einer Durchschnittsspannung, die einen binären Wert des Signals darstellt; umfasst, indem ein Pegel der Schwelle identifiziert wird, der eine Zielrate von Auftretensfällen der Spannung, die bei der Abtastung über der Schwelle liegt, bereitstellt.
  11. Verfahren gemäß Anspruch 9 oder 10, bei dem das Analysieren der Raten ein Erzeugen einer Darstellung einer zeitlichen Abhängigkeit einer analogen Spannung des Signals umfasst.
  12. Verfahren gemäß Anspruch 11, bei dem das Signal ein binäres Signal ist und die Darstellung ein Augenmuster umfasst, das ansteigende und abfallende Flanken des Eingangssignals angibt.
  13. Verfahren gemäß Anspruch 11 oder 12, bei dem das Analysieren der Raten ein Bestimmen einer Ableitung der Raten bezüglich der einstellbaren Schwelle umfasst.
  14. Verfahren zum Analysieren eines Signals, das folgende Schritte umfasst: Abtasten des Signals mit einem binären Abtaster (120), der eine einstellbare Phase zum Abtasten und eine einstellbare Schwelle aufweist, wobei die einstellbare Schwelle Pegel des Signals, die verschiedenen binären Zuständen von Abtastwerten, die aus dem binären Abtaster (120) ausgegeben werden, entsprechen, trennt; Bestimmen von Raten eines Ausgewählten der binären Zustände bei den aus dem binären Abtaster (120) ausgegebenen Abtastwerten, wobei jede der Raten für eine eindeutige Kombination von Werten der einstellbaren Schwelle und der einstellbaren Phase bestimmt wird; und Analysieren der Raten, um ein analoges Charakteristikum des Signals zu bestimmen.
  15. Verfahren gemäß Anspruch 14, bei dem das Analysieren der Raten ein Bestimmen einer Durchschnittsspannung, die einen binären Wert des Signals darstellt, umfasst, indem ein Pegel der einstellbaren Schwelle identifiziert wird, der eine Zielrate von Auftretensfällen des ausgewählten binären Zustands bereitstellt.
  16. Verfahren gemäß Anspruch 14 oder 15, bei dem das Analysieren der Raten ein Erzeugen einer Darstellung einer zeitlichen Abhängigkeit einer analogen Spannung des Signals umfasst.
  17. Verfahren gemäß Anspruch 16, bei dem das Signal ein binäres Signal ist und die Darstellung ein Augenmuster umfasst, das ansteigende und abfallende Flanken des Eingangssignals angibt.
  18. Verfahren gemäß Anspruch 16 oder 17, bei dem das Analysieren der Raten ein Bestimmen einer Ableitung der Raten bezüglich der einstellbaren Schwelle umfasst.
DE102005013327A 2004-07-23 2005-03-22 Analogsignalverlaufsinformationen von binär abgetasteten Messungen Withdrawn DE102005013327A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/897,539 2004-07-23
US10/897,539 US20060020412A1 (en) 2004-07-23 2004-07-23 Analog waveform information from binary sampled measurements

Publications (1)

Publication Number Publication Date
DE102005013327A1 true DE102005013327A1 (de) 2006-02-16

Family

ID=35658352

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005013327A Withdrawn DE102005013327A1 (de) 2004-07-23 2005-03-22 Analogsignalverlaufsinformationen von binär abgetasteten Messungen

Country Status (4)

Country Link
US (1) US20060020412A1 (de)
JP (1) JP2006053140A (de)
CN (1) CN1725648B (de)
DE (1) DE102005013327A1 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4362425B2 (ja) * 2004-09-14 2009-11-11 Okiセミコンダクタ株式会社 データスライス回路
US7386767B1 (en) * 2004-10-05 2008-06-10 Altera Corporation Programmable bit error rate monitor for serial interface
US7332916B2 (en) * 2005-03-03 2008-02-19 Semiconductor Technology Academic Research Center On-chip signal waveform measurement apparatus for measuring signal waveforms at detection points on IC chip
WO2010007472A1 (en) * 2008-07-17 2010-01-21 Freescale Semiconductor, Inc. An integrated circuit die, an integrated circuit package and a method for connecting an integrated circuit die to an external device
US9136952B2 (en) * 2014-01-17 2015-09-15 Tektronix, Inc. Pulse amplitude modulation (PAM) bit error test and measurement
CN106330596A (zh) * 2015-07-03 2017-01-11 中兴通讯股份有限公司 一种检测信号的方法和装置
JP2020155848A (ja) 2019-03-19 2020-09-24 キオクシア株式会社 受信装置及び受信方法
CN111487447B (zh) * 2020-05-09 2022-06-28 深圳市鼎阳科技股份有限公司 一种用于实现快速测量的数字示波器
US11933823B1 (en) * 2022-10-07 2024-03-19 Texas Instruments Incorporated Methods and apparatus to compare voltages

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3783915T2 (de) * 1987-10-19 1993-08-19 Ibm Praediktive taktwiedergewinnungsschaltung.
US5757857A (en) * 1994-07-21 1998-05-26 The Regents Of The University Of California High speed self-adjusting clock recovery circuit with frequency detection
US6084931A (en) * 1997-10-31 2000-07-04 Motorola, Inc. Symbol synchronizer based on eye pattern characteristics having variable adaptation rate and adjustable jitter control, and method therefor
US6182022B1 (en) * 1998-01-26 2001-01-30 Hewlett-Packard Company Automated adaptive baselining and thresholding method and system
DE19914793A1 (de) * 1999-03-31 2000-10-26 Siemens Ag Verfahren und Anordnung zur Messung der Signalqualität in einem optischen Übertragungssystem
FR2797056B1 (fr) * 1999-07-28 2001-09-07 Inst Francais Du Petrole Methode d'analyse de signaux acquis pour pointer automatiquement sur eux au moins un instant significatif
US6430715B1 (en) * 1999-09-17 2002-08-06 Digital Lightwave, Inc. Protocol and bit rate independent test system
US6944692B2 (en) * 2001-09-13 2005-09-13 Sun Microsystems, Inc. Automated calibration of I/O over a multi-variable eye window
CN2586192Y (zh) * 2002-08-26 2003-11-12 上海仪器仪表研究所 正弦波相角闭环控制器
US7146099B2 (en) * 2002-11-05 2006-12-05 Siemens Communications, Inc. Method and apparatus for optical signal and noise analysis using pulse amplitude histogram
US7467336B2 (en) * 2004-02-02 2008-12-16 Synthesys Research, Inc Method and apparatus to measure and display data dependent eye diagrams

Also Published As

Publication number Publication date
US20060020412A1 (en) 2006-01-26
JP2006053140A (ja) 2006-02-23
CN1725648B (zh) 2010-05-26
CN1725648A (zh) 2006-01-25

Similar Documents

Publication Publication Date Title
DE102005013327A1 (de) Analogsignalverlaufsinformationen von binär abgetasteten Messungen
DE60132462T2 (de) Erfassung und auswertung von hochgeschwindigkeitsdatenströmen
DE60215722T2 (de) Vorrichtung und Verfahren zur auf Spektrumanalyse basierender Messung des Jitters serieller Daten
DE10116380B4 (de) Halbleiterprüfsystem
DE60311576T2 (de) Spektrale Jitter-Analyse mit Jitter-Modulation-Wellenform-Analyse
DE60103361T2 (de) Bitfehlerratenmessung
DE112007000253T5 (de) Prüfvorrichtung und Prüfverfahren
DE112008001172T5 (de) Prüfgerät und Prüfverfahren
DE112008001125T5 (de) Prüfgerät und Prüfverfahren
DE10114001A1 (de) Versorgungsstrom-Meßeinheit für ein Halbleiterprüfsystem sowie eine derartige Meßeinheit enthaltendes Halbleiterprüfsystem
DE10316568A1 (de) Jitter-Messschaltung
DE102014226136B3 (de) Messschaltung
DE102006001285A1 (de) Trennung einer zufälligen Jitterkomponente und einer deterministischen Jitterkomponente
DE112005002538T5 (de) Prüfvorrichtung und Prüfverfahren
DE112007003570T5 (de) Erfassungsgerät und Prüfgerät
DE3428580C2 (de)
US7301325B2 (en) Method and apparatus for creating performance limits from parametric measurements
DE10132241B4 (de) Verfahren und Vorrichtung zum Testen von Halbleiterbauelementen
DE10343301B4 (de) Verfahren und System zum Charakterisieren eines Jitter von wiederholten Mustern
DE60220432T2 (de) Vorrichtung und Verfahren zu einer Augenmustermessung von einem digitalen Signal
DE60122960T2 (de) Digitale eingebaute Selbsttestschaltungsanordnung für Phasenregelschleife
DE102006052842A1 (de) Jittermessvorrichtung, Jittermessverfahren und Prüfvorrichtung
DE102006052843A1 (de) Jittermessvorrichtung, Jittermessverfahren und Prüfvorrichtung
DE10231155A1 (de) Verfahren und Vorrichtung zur Analog-Digitalumwandlung unter Verwendung eines zeitvariierenden Referenzsignals
DE602005004174T2 (de) Verfahren und vorrichtung zur feststellung eines störeffekts in einem informationskanal

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: AVAGO TECHNOLOGIES FIBER IP (SINGAPORE) PTE. LTD.,

8139 Disposal/non-payment of the annual fee