DE112007000253T5 - Prüfvorrichtung und Prüfverfahren - Google Patents

Prüfvorrichtung und Prüfverfahren Download PDF

Info

Publication number
DE112007000253T5
DE112007000253T5 DE112007000253T DE112007000253T DE112007000253T5 DE 112007000253 T5 DE112007000253 T5 DE 112007000253T5 DE 112007000253 T DE112007000253 T DE 112007000253T DE 112007000253 T DE112007000253 T DE 112007000253T DE 112007000253 T5 DE112007000253 T5 DE 112007000253T5
Authority
DE
Germany
Prior art keywords
delay
clock
circuit
output signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112007000253T
Other languages
English (en)
Inventor
Masakatsu Suda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of DE112007000253T5 publication Critical patent/DE112007000253T5/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/3193Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/3193Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31932Comparators
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31727Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

Prüfvorrichtung, die eine geprüfte Vorrichtung prüft, welche aufweist:
eine Speicherschaltung, die einen Zählwert zum Einstellen einer Phase eines Abtasttakts, der einen Zeitpunkt des Erfassens eines Ausgangssignals der geprüften Vorrichtung anzeigt, speichert;
eine Takterzeugungsschaltung, die den Abtasttakt, der den Zeitpunkt des Erfassens des Ausgangssignals der geprüften Vorrichtung anzeigt, auf der Grundlage einer Versetzung entsprechend dem Zählwert und eines Bezugstakts der Prüfvorrichtung erzeugt;
eine erste Verzögerungsschaltung, die einen ersten Verzögerungstakt mit einer Frequenz gleich der Frequenz des Abtasttakts und eine voreingestellte Phasendifferenz in Beziehung zu dem Abtasttakt auf der Grundlage des Bezugstakts und der Versetzung ausgibt;
eine Phasenerfassungsschaltung, die eine Phasendifferenz zwischen dem ersten Verzögerungstakt und einem Übergangspunkt des Ausgangssignals der geprüften Vorrichtung erfasst und die den Zählwert in einer Richtung, in der die Phasendifferenz verringert wird, ändert;
eine Zeitpunkt-Vergleichsschaltung, die das Ausgangssignal der geprüften Vorrichtung gemäß einem Übergangszeitpunkt des Abtasttakts erfasst; und
eine Beurteilungsschaltung, die...

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich auf eine Prüfvorrichtung und ein Prüfverfahren. Insbesondere bezieht sich die vorliegende Erfindung auf eine Prüfvorrichtung und ein Prüfverfahren zum Erzeugen eines Abtasttakts und zum Erfassen eines von einer geprüften Vorrichtung auf der Grundlage des Zeitverhaltens des erzeugten Abtasttakts ausgegebenen Signals. Die vorliegende Patentanmeldung beansprucht die Priorität auf der Grundlage der japanischen Patentanmeldung Nr. 2006-016937 , die am 25. Januar 2006 eingereicht wurde und deren Inhalt hier einbezogen wird.
  • Stand der Technik
  • Wenn eine geprüfte Vorrichtung, die ein serielles Übertragungssignal ausgibt, geprüft wird, führt eine herkömmliche Prüfvorrichtung einen Taktdaten-Wiedergewinnungsprozess bei dem Ausgangssignal durch, um Abtasttakt-Zeitpunkte synchron mit dem Ausgangssignal zu erzeugen. Die Prüfvorrichtung erfasst das Ausgangssignal der geprüften Vorrichtung auf der Grundlage der erzeugten Abtasttakt-Zeitpunkte und beurteilt die Annehmbarkeit des Ausgangssignals. Die Prüfvorrichtung kann eine PLL(Phasenregelschleifen)-Schaltung für diesen Taktdaten-Wiedergewinnungsprozess verwenden, wie beispielsweise in D. C. Keezer, D. Minier, M. Paradis, "Modulator Extension of ATE to 5 Gbps", USA, 2004, INTERNATIONAL TEST CONFERENCE 2004 (ITC2004), Seiten 748–757 (Paper 26.3).
  • Zitierte Dokumente: D. C. Keezer, D. Minier, M. Paradis, "Modulator Extension of ATE to 5 Gbps", USA, 2004, INTERNATIONAL TEST CONFERENCE 2004 (ITC2004), Seiten 748–757 (Paper 26.3)
  • Offenbarung der Erfindung
  • Durch die Erfindung zu lösende Probleme
  • Die PLL-Schaltung benötigt jedoch eine lange Zeit, um die Frequenz des Abtasttakts zu stabilisieren. PLL-Schaltungen mit Hochgeschwindigkeitsansprechen enthalten Hochgeschwindigkeitsvorrichtung wie GsAs und sind daher äußerst kostenaufwendig. Daher ist es für eine herkömmliche Prüfvorrichtung zu teuer, ein Ausgangssignal mit einer hohen Taktrate zu erfassen. Weiterhin akkumuliert die PLL-Schaltung Zufallsjitter von dem Ausgangssignal, was den Abtasttakt beeinträchtigt. Dies erschwert die genaue Erfassung des Ausgangssignals, wenn eine herkömmliche Prüfvorrichtung die PLL-Schaltung für den Taktdaten-Wiedergewinnungsprozess verwendet.
  • Es ist daher eine Aufgabe eines Aspekts der Erfindung, eine Prüfvorrichtung und ein Prüfverfahren vorzusehen, die in der Lage sind, die vorgenannten, den Stand der Technik begleitenden Nachteile zu überwinden. Die vorstehende und andere Aufgaben können durch in den unabhängigen Ansprüchen beschriebene Kombinationen gelöst werden. Die abhängigen Ansprüche definieren weitere vorteilhafte und beispielhafte Kombinationen der Erfindung.
  • Mittel zum Lösen der Probleme
  • Gemäß einem ersten Aspekt der vorliegenden Erfindung ist eine Prüfvorrichtung, die eine geprüfte Vorrichtung prüft, vorgesehen, enthaltend eine Speicherschaltung, die einen Zählwert zum Einstellen einer Phase eines Abtasttakts, der einen Zeitpunkt des Erfassens eines Ausgangssignals der geprüften Vorrichtung anzeigt, speichert; eine Takterzeugungsschaltung, die den Abtasttakt, der den Zeitpunkt des Erfassens des Ausgangssignals der geprüften Vorrichtung anzeigt, auf der Grundlage einer Versetzung entsprechend dem Zählwert und eines Bezugstakts der Prüfvorrichtung erzeugt; eine erste Verzögerungsschaltung, die einen ersten Verzögerungstakt mit einer Frequenz gleich der Frequenz des Abtasttakts und eine voreingestellte Phasendifferenz in Beziehung zu dem Abtasttakt ausgibt auf der Grundlage des Bezugstakts und der Versetzung; eine Phasener fassungsschaltung, die eine Phasendifferenz zwischen dem ersten Verzögerungstakt und einem Übergangspunkt des Ausgangssignals der geprüften Vorrichtung erfasst und die den Zählwert in einer Richtung ändert, die die Phasendifferenz verringert; eine Zeitpunkt-Vergleichsschaltung, die das Ausgangssignal der geprüften Vorrichtung gemäß einem Übergangszeitpunkt des Abtasttakts erfasst; und eine Beurteilungsschaltung, die die Annehmbarkeit des Ausgangssignals der geprüften Vorrichtung durch Vergleichen des durch die Zeitpunkt-Vergleichsschaltung erfassten Ausgangssignals mit einem erwarteten Wert beurteilt.
  • Die Prüfvorrichtung kann weiterhin eine zweite Verzögerungsschaltung enthalten, die einen zweiten Verzögerungstakt mit einer Frequenz gleich der Frequenz des ersten Verzögerungstakts und mit einer voreingestellten Phasendifferenz, die kleiner als ein Zyklus des ersten Verzögerungstakts ist, in Beziehung zu dem ersten Verzögerungstakt ausgibt. Die Phasenerfassungsschaltung kann enthalten: ein erstes Flipflop, das das Ausgangssignal der geprüften Vorrichtung gemäß einem Übergangszeitpunkt des ersten Verzögerungstakts erfasst; ein zweites Flipflop, das das Ausgangssignal der geprüften Vorrichtung gemäß einem Übergangszeitpunkt des zweiten Verzögerungstakts erfasst; und eine Zählsteuerschaltung, die den in der Speicherschaltung gespeicherten Zählwert erhöht, wenn ein von dem ersten Flipflop erfasster Signalwert unterschiedlich gegenüber einem durch das zweite Flipflop erfassten Signalwert ist, und den in der Speicherschaltung gespeicherten Zählwert verringert, wenn der von dem ersten Flipflop erfasste Signalwert derselbe wie der von dem zweiten Flipflop erfasste Signalwert ist.
  • Die Phasenerfassungsschaltung kann weiterhin ein drittes Flipflop enthalten, das den von dem zweiten Flipflop erfassten Signalwert erfasst gemäß einem Übergangszeitpunkt des zweiten Verzögerungstakts, und die Zählsteuerschaltung braucht den Zählwert nicht zu ändern, wenn der von dem zweiten Flipflop erfasste Signalwert gleich dem von dem dritten Flipflop erfassten Signalwert ist. Die zweite Verzögerungsschaltung kann so eingestellt sein, dass sie den zweiten Verzögerungstakt, der in Beziehung auf den ersten Verzögerungstakt um einen halben Zyklus des Ausgangssignals der geprüften Vorrichtung verzögert ist, ausgibt. Die Prüfvorrichtung kann weiterhin eine Dämpfungsvorrichtung enthalten, die als die Versetzung einen Wert ausgibt, der durch Subtrahieren einer vorbestimmten Anzahl von aufeinanderfolgenden Bits von dem Zählwert, beginnend mit dem geringstwertigen Bit, erhalten wurde.
  • Die Takterzeugungsschaltung und die erste Verzögerungsschaltung können jeweils enthalten: eine Zykluserzeugungsschaltung, die ein zyklisches Signal mit einem Zyklus gleich dem Zyklus des Ausgangssignals der geprüften Vorrichtung auf der Grundlage des Bezugstakts ausgibt; eine erste Verzögerungserzeugungsschaltung, die das zyklische Signal um einen Betrag verzögert, der durch Addieren eines Verzögerungsbetrags auf der Grundlage der Versetzung zu einem Verzögerungsbetrag, der zum Einstellen des zyklischen Signals als ein Takt mit einer vorbestimmten Phase bezeichnet ist, erhalten wurde; und eine zweite Verzögerungserzeugungsschaltung, die das von der ersten Verzögerungserzeugungsschaltung verzögerte zyklische Signal um einen Betrag auf der Grundlage der Versetzung verzögert. Das von der zweiten Verzögerungserzeugungsschaltung ausgegebene Signal kann als der Abtasttakt oder der erste Verzögerungstakt gesetzt werden.
  • Jeweils die Takterzeugungsschaltung und die erste Verzögerungsschaltung können weiterhin ein Einstellregister enthalten, das einstellt, ob der Verzögerungsbetrag von jeweils der ersten Verzögerungserzeugungsschaltung und der zweiten Verzögerungserzeugungsschaltung sich gemäß der Versetzung ändert. Jeweils die Takterzeugungsschaltung und die erste Verzögerungsschaltung können weiterhin eine Verstärkungssteuerschaltung enthalten, die einen bezeichneten Wert für eine Änderungsrate des Verzögerungsbetrags von jeweils der ersten Verzögerungserzeugungsschaltung und der zweiten Verzögerungserzeugungsschaltung entsprechend einer Änderung der Versetzung einstellt.
  • Gemäß einem zweiten Aspekt der vorliegenden Erfindung ist ein Verfahren zum Prüfen einer geprüften Vorrichtung mit einer Prüfvorrichtung vorgesehen, das die Schritte aufweist: Speichern eines Zählwerts zum Einstellen einer Phase eines Abtasttakts, der einen Zeitpunkt des Erfassens eines Ausgangssignals der geprüften Vorrichtung anzeigt; Erzeugen des Abtasttakts, der den Zeitpunkt des Erfassens des Ausgangssignals der geprüften Vorrichtung anzeigt, auf der Grundlage einer Versetzung entsprechend dem Zählwert und einem Bezugstakt der Prüfvorrichtung; Ausgeben eines ersten Verzögerungstakts mit einer Frequenz gleich der Frequenz des Abtasttakts und einer voreingestellten Phasendifferenz in Beziehung auf den Abtasttakt, auf der Grundlage des Bezugstakts und der Versetzung; Erfassen einer Phasendifferenz zwischen dem ersten Verzögerungstakt und einem Übergangspunkt des Ausgangssignals der geprüften Vorrichtung und Ändern des Zählwerts in einer Richtung, die die Phasendifferenz verringert; Erfassen des Ausgangssignals der geprüften Vorrichtung gemäß einem Übergangszeitpunkt des Abtasttakts; und Beurteilen der Annehmbarkeit des Ausgangssignals der geprüften Vorrichtung durch Vergleichen des in dem Ausgangssignal-Erfassungsschritt erfassten Ausgangssignals mit einem erwarteten Wert.
  • Die Zusammenfassung beschreibt nicht notwendigerweise alle erforderlichen Merkmale der Ausführungsbeispiele der vorliegenden Erfindung. Die vorliegende Erfindung kann auch eine Unterkombination der vorbeschriebenen Merkmale sein. Die vorstehenden und anderen Merkmale und Vorteile der vorliegenden Erfindung werden augenscheinlich anhand der folgenden Beschreibung der Ausführungsbeispiele, die in Verbindung mit den begleitenden Zeichnungen gegeben werden.
  • Kurzbeschreibung der Zeichnungen
  • 1 zeigt eine Konfiguration einer Prüfvorrichtung 10 gemäß dem vorliegenden Ausführungsbeispiel zusammen mit einer DUT 100.
  • 2 zeigt eine beispielhafte Konfiguration der Phasenerfassungsschaltung 26.
  • 3A zeigt ein Beispiel für das Ausgangssignal; 3B zeigt ein Beispiel für den ersten Verzögerungstakt; 3C zeigt ein Beispiel für den zweiten Verzögerungstakt; und 3D zeigt ein Beispiel für den Abtasttakt.
  • 4 zeigt eine beispielhafte Konfiguration der Takterzeugungsschaltung 23, der ersten Verzögerungsschaltung 24 und der zweiten Verzögerungsschaltung 25.
  • 5 zeigt eine Konfiguration der Prüfvorrichtung 10 gemäß einer Modifikation des vorliegenden Ausführungsbeispiels zusammen mit der DUT 100.
  • Beste Art der Ausführung der Erfindung
  • Nachfolgend werden einige Ausführungsbeispiele der vorliegenden Erfindung beschrieben. Die Ausführungsbeispiele begrenzen die Erfindung entsprechend den Ansprüchen nicht, und alle Kombinationen der in den Ausführungsbeispielen beschriebenen Merkmale sind nicht notwendigerweise wesentlich für durch Aspekte der Erfindung vorgesehene Mittel.
  • 1 zeigt eine Konfiguration einer Prüfvorrichtung 10 gemäß dem vorliegenden Ausführungsbeispiel zusammen mit einer geprüften Vorrichtung 100 (nachfolgend als eine "DUT 100" bezeichnet). Die Prüfvorrichtung 10 führt einen Taktdaten-Wiedergewinnungsprozess bei dem Ausgangssignal der DUT 100 durch und erzeugt einen Abtasttakt synchron mit dem Ausgangssignal. Die Prüfvorrichtung 10 erfasst das Ausgangssignal auf der Grundlage der Zeitpunkte des erfassten Abtasttakts und beurteilt die Annehmbarkeit des Ausgangssignals.
  • Die Prüfvorrichtung 10 ist versehen mit einem Taktgenerator 11, einer Wellenform-Formungsschaltung 12, einem Treiber 13, einem Pegelkomparator 21, einer Speicherschaltung 22, einer Takterzeugungsschaltung 23, einer ersten Verzögerungsschaltung 24, einer zweiten Verzögerungsschaltung 25, einer Phasenerfassungsschaltung 26, einer Zeitpunkt-Vergleichsschaltung 27 und einer Beurteilungsschaltung 28. Der Taktgenerator 11 gibt einen auf der Grundlage eines Bezugstakts der Prüfvorrichtung 10 erzeugten Taktimpuls aus. Die Wellenform-Formungsschaltung 12 erzeugt ein Prüfsignal auf der Grundlage des Taktimpulses. Der Treiber 13 liefert das von der Wellenform-Formungsschaltung 12 erzeugte Prüfsignal zu der DUT 100. Die Prüfvorrichtung 10 kann mit mehreren Taktgeneratoren 11, Wellenform-Formungsschaltungen 12 und Treibern 13 versehen sein, um mehreren Eingangsanschlüssen der DUT 100 zu entsprechen.
  • Der Pegelkomparator 21 binarisiert mit einem vorgeschriebenen Pegel als einer Basis das von der DUT 100 als Antwort auf das Prüfsignal ausgegebene Signal. Die Speicherschaltung 22 speichert einen Zählwert zum Einstellen der Phase des Abtasttakts, der den Zeitpunkt anzeigt, zu welchem das Ausgangssignal der DUT 100 erfasst wird.
  • Die Takterzeugungsschaltung 23 erzeugt den Abtasttakt auf der Grundlage einer Versetzung entsprechend dem in der Speicherschaltung 22 gespeicherten Zählwert und des Bezugstakts der Prüfvorrichtung 10. Genauer gesagt, die Takterzeugungsschaltung 23 kann den Abtastakt auf der Grundlage des bezeichneten Verzögerungsbetrags und der Versetzung erzeugen. Die erste Verzögerungsschaltung 24 gibt einen ersten Verzögerungstakt auf der Grundlage der Versetzung entsprechend dem in der Speicherschaltung 22 gespeicherten Zählwert und des Bezugstakts aus. Der erste Verzögerungstakt hat dieselbe Frequenz wie der Abtasttakt und hat eine voreingestellte Phasendifferenz in Beziehung zu dem Abtasttakt. Die zweite Verzögerungsschaltung 25 gibt einen zweiten Verzögerungstakt aus, der dieselbe Frequenz wie der erste Verzögerungstakt hat und eine voreingestellte Phasendifferenz von weniger als einem Zyklus des ersten Ver zögerungstakts hat, in Beziehung zu dem ersten Verzögerungstakt. Beispielsweise erzeugt die zweite Verzögerungsschaltung 25 den zweiten Verzögerungstakt auf der Grundlage der Versetzung entsprechend dem in der Speicherschaltung 22 gespeicherten Zählwert und des Bezugstakts.
  • Die Phasenerfassungsschaltung 26 erfasst die Phasendifferenz zwischen dem ersten Verzögerungstakt und einem Übergangspunkt, an welchem das Ausgangssignal der DUT 100 übergeht. Die Phasenerfassungsschaltung 26 ändert den Zählwert in einer Richtung, in der die Phasendifferenz abnimmt. Wenn beispielsweise der Übergangspunkt des Ausgangssignals der DUT 100 vor dem ersten Verzögerungstakt ist, verringert die Phasenerfassungsschaltung 26 den in der Speicherschaltung 22 gespeicherten Zählwert. Wenn der Übergangspunkt des Ausgangssignals der DUT 100 hinter dem Verzögerungstakt ist, erhöht die Phasenerfassungsschaltung 26 den in der Speicherschaltung 22 gespeicherten Zählwert. Die Zeitpunkt-Vergleichsschaltung erfasst das Ausgangssignal der DUT 100 gemäß einem Übergangszeitpunkt des von der Takterzeugungsschaltung 23 ausgegebenen Abtasttakts. Die Beurteilungsschaltung 28 beurteilt die Annehmbarkeit des Ausgangssignals der DUT 100 durch Vergleichen des von der Zeitpunkt-Vergleichsschaltung 27 erfassten Ausgangssignals mit einem erwarteten Wert.
  • Auf diese Weise kann die Prüfvorrichtung 10 den Abtasttakt mit dem Ausgangssignal synchronisieren durch Einstellen der Phase des Abtasttakts in Abhängigkeit davon, ob der Übergangspunkt des Ausgangssignals vor oder hinter dem ersten Verzögerungstakt ist. Mit anderen Worten, die Prüfvorrichtung 10 kann den Abtasttakt mit dem Ausgangssignal durch einen Taktdaten-Wiedergewinnungsprozess unter Verwendung einer DLL (verzögerungsverriegelten Schleife) synchronisieren.
  • Der DLL-Prozess kann einen Abtasttakt erzeugen, der das Ausgangssignal ohne Verwendung einer Hochgeschwindigkeitsvorrichtung schnell verfolgen kann. Daher kann die Prüfvorrichtung 10 bei Verwendung des DLL-Prozesses die DUT 100 schnell prüfen und kann kostengünstig ausgebildet sein. Weiterhin kann der DLL-Prozess den Abtasttakt erzeugen, der schnell das Ausgangssignal verfolgen kann, ohne Akkumulieren des Zufallsjitters, das sich durch Verwendung des PLL-Prozesses ergibt. Daher kann die den DLL-Prozess verwendende Prüfvorrichtung 10 die DUT 100 genau prüfen.
  • 2 zeigt eine beispielhafte Konfiguration der Phasenerfassungsschaltung 26. Die Phasenerfassungsschaltung 26 kann ein erstes Flipflop 41, ein zweites Flipflop 42, ein drittes Flipflop 43 und eine Zählsteuerschaltung 44 enthalten. Das erste Flipflop 41 erfasst das Ausgangssignal der DUT 100 gemäß dem Übergangszeitpunkt des ersten Verzögerungstakts. Das zweite Flipflop 42 erfasst das Ausgangssignal der DUT 100 gemäß dem Übergangszeitpunkt des zweiten Verzögerungstakts. Das dritte Flipflop 43 erfasst den von dem zweiten Flipflop 42 erfassten Signalwert gemäß dem Übergangszeitpunkt des zweiten Verzögerungstakts. Mit anderen Worten, das dritte Flipflop 43 erfasst den Signalwert des Ausgangssignals der DUT 100 in einem vorhergehenden Zyklus.
  • Die Zählsteuerschaltung 44 erhöht den in der Speicherschaltung 22 gespeicherten Zählwert, wenn der von dem ersten Flipflop 41 erfasste Signalwert unter schiedlich gegenüber dem von dem zweiten Flipflop 42 erfassten Signalwert ist, und verringert den in der Speicherschaltung 22 gespeicherten Zählwert, wenn diese Werte einander gleich sind.
  • Die Zählsteuerschaltung 44 braucht den Zählwert nicht zu ändern, wenn der durch das zweite Flipflop 42 erfasste Signalwert gleich dem durch das dritte Flipflop 43 erfassten Signalwert ist. Mit anderen Worten, ungeachtet dessen, ob der durch das erste Flipflop 41 erfasste Signalwert gleich dem durch das zweite Flipflop 42 erfassten Signalwert ist, braucht die Zählsteuerschaltung 44 den Zählwert nicht zu ändern, solange wie der durch das zweite Flipflop 42 erfasste Signalwert gleich dem durch das dritte Flipflop 43 erfassten Signalwert ist.
  • Tabelle 1 zeigt ein Beispiel für die von der Zählsteuerschaltung 44 durchgeführte Steuerung zur Erhöhung und Verringerung des Zählwerts. In Tabelle 1 stellt PD1(n) den von dem ersten Flipflop 41 erfassten Signalwert dar, PD2(n) stellt den von dem zweiten Flipflop 42 erfassten Signalwert dar, und PD2(n – 1) stellt den von dem dritten Flipflop 43 erfassten Signalwert dar. Wie in Tabelle 1 gezeigt ist, ändert das zweite Flipflop 42 den Zählwert nicht, wenn PD2(n) = PD2(n – 1) ist. Wenn PD2(n) ≠ PD2(n – 1) ist, erhöht das zweite Flipflop 42 den Zählwert, wenn PD1(n) ≠ PD2(n) ist, und verringert den Zählwert, wenn PD1(n) = PD2(n) ist. Tabelle 1:
    PD1(n) PD2(n) PD2(n – 1) Zählwert erhöhen/verringern
    L L L keine Änderung
    L L H verringern
    L H L erhöhen
    L H H keine Änderung
    H L L keine Änderung
    H L H erhöhen
    H H L verringern
    H H H keine Änderung
  • Die 3A bis 3D zeigen Beispiele für das Ausgangssignale, den ersten Verzögerungstakt, den zweiten Verzögerungstakt und den Abtasttakt. 3A zeigt das Ausgangssignal, 3B zeigt den ersten Verzögerungstakt, 3C zeigt den zweiten Verzögerungstakt und 3D zeigt den Abtasttakt.
  • Die erste Verzögerungsschaltung 24 steuert den Zeitpunkt des ersten Verzögerungstakts so, dass er nahe den Übergangspunkten des Ausgangssignals positioniert ist. Die zweite Verzögerungsschaltung 25 verzögert den zweiten Verzögerungstakt in Beziehung auf den ersten Verzögerungstakt derart, dass die Phasendifferenz hierzwischen weniger als ein Zyklus des ersten Verzögerungstakts wird. Wenn der erste Verzögerungstakt und der zweite Verzögerungstakt in einer derartigen Beziehung sind und wenn der Signalwert des mit dem Zeitpunkt des ersten Verzögerungstakts erfassten Ausgangssignals unterschiedlich gegenüber dem Signalwert des mit dem Zeitpunkt des zweiten Verzögerungstakts erfassten Ausgangssignals ist, ist der Zeitpunkt des ersten Verzögerungstakts vor dem Übergangszeitpunkt des Ausgangssignals positioniert.
  • Demgemäß kann, wenn der Signalwert des mit dem Zeitpunkt des ersten Verzögerungstakts erfassten Ausgangssignals unterschiedlich gegenüber dem Signalwert des mit dem Zeitpunkt des zweiten Verzögerungstakts erfassten Ausgangssignals ist, die Phasenerfassungsschaltung 26 bestimmen, dass der Übergangspunkt des Ausgangssignals hinter dem ersten Verzögerungstakt ist.
  • Wenn andererseits der Signalwert des mit dem Zeitpunkt des ersten Verzögerungstakts erfassten Ausgangssignals gleich dem Signalwert des mit dem Zeitpunkt des zweiten Verzögerungstakts erfassten Ausgangssignals ist, ist der Zeitpunkt des ersten Verzögerungstakts hinter dem Übergangszeitpunkt des Ausgangssignals positioniert. Wenn demgemäß der Signalwert des mit dem Zeitpunkt des ersten Verzögerungstakts erfassten Ausgangssignals gleich dem Signalwert des mit dem Zeitpunkt des zweiten Verzögerungstakts erfassten Ausgangssignals ist, kann die Phasenerfassungsschaltung 26 bestimmen, dass der Übergangspunkt des Ausgangssignals vor dem ersten Verzögerungstakt ist.
  • Wenn der Übergangspunkt des Ausgangssignals so bestimmt ist, dass er hinter dem ersten Verzögerungstakt ist, erhöht die Phasenerfassungsschaltung 26 den in der Speicherschaltung 22 gespeicherten Zählwert. Eine Erhöhung der Zählwerte bewirkt eine Vergrößerung der Versetzung, so dass die erste Verzögerungsschaltung 24 die Phase des ersten Verzögerungstakts verzögert. Gleichzeitig verzögern die Takterzeugungsschaltung 23 und die zweite Verzögerungsschaltung 25 die Phase des Abtasttakts und des zweiten Verzögerungstakts um den einander gleichen Betrag.
  • Wenn der Übergangspunkt des Ausgangssignals so bestimmt wird, dass er vor dem ersten Verzögerungstakt ist, verringert die Phasenerfassungsschaltung 26 den in der Speicherschaltung 22 gespeicherten Zählwert. Eine Verringerung der Zählwerte bewirkt eine Abnahme der Versetzung, so dass die erste Verzögerungsschaltung 24 die Phase des ersten Verzögerungstakts vergrößert. Gleichzeitig vergrößern die Takterzeugungsschaltung 23 und die zweite Verzögerungsschaltung 25 die Phase des Abtasttakts und des zweiten Verzögerungstakts um den einander gleichen Betrag. Auf diese Weise kann die Phasenerfassungsschaltung 26 den Übergangszeitpunkt des ersten Verzögerungstakts so einstellen, dass er derselbe wie der Übergangszeitpunkt des Ausgangssignals ist.
  • Die Phasenerfassungsschaltung 26 kann erfassen, ob der erste Verzögerungstakt vor oder hinter dem Übergangspunkt des Ausgangssignals ist, indem der Signalwert des mit dem Zeitpunkt des ersten Verzögerungstakts erfassten Ausgangssignal und der Signalwert des mit dem Zeitpunkt des zweiten Verzögerungstakts erfassten Ausgangssignals verglichen wird. Daher kann die Phasenerfassungsschaltung 26 leicht die Phasenbeziehung zwischen dem Übergangspunkt des Ausgangssignals und dem ersten Verzögerungstakt beurteilen.
  • Anstelle des vorbeschriebenen Verfahrens kann die zweite Verzögerungsschaltung 25 den zweiten Verzögerungstakt so steuern, dass er vor dem ersten Verzögerungstakt ist und eine Phasendifferenz von weniger als einem Zyklus des ersten Verzögerungstakts hat, in Beziehung zu dem ersten Verzögerungstakt. In diesem Fall bestimmt die Phasenerfassungsschaltung 26, wenn der Signalwert des mit dem Zeitpunkt des ersten Verzögerungstakts erfassten Ausgangssignals gleich dem Signalwert des mit dem Zeitpunkt des zweiten Verzögerungstakts erfassten Ausgangssignals ist, dass der Übergangspunkt des Ausgangssignals vor dem ersten Verzögerungstakt ist, und verringert daher den Zählwert. Andererseits bestimmt die Phasenerfassungsschaltung 26, wenn der Signalwert des mit dem Zeitpunkt des ersten Verzögerungstakts erfassten Ausgangssignals gegenüber dem Signalwert des mit dem Zeitpunkt des zweiten Verzögerungssignals erfassten Ausgangssignals unterschiedlich ist, dass der Übergangspunkt des Ausgangssignals hinter dem ersten Verzögerungstakt ist, und erhöht daher den Zählwert.
  • Die zweite Verzögerungsschaltung 25 kann so eingestellt werden, dass der zweite Verzögerungstakt mit einer Phase, die sich von der Phase des ersten Verzögerungstakts um einen halben Zyklus des Ausgangssignals der DUT 100 unterscheidet, ausgegeben wird. Auf diese Weise zeigt der Übergangszeitpunkt des zweiten Verzögerungstakts den Zeitpunkt in der Mitte des Datenauges des Ausgangssignals an, so dass der Signalwert des Ausgangssignals mit Bestimmtheit erfasst werden kann. Als eine Folge kann die Phasenerfassungsschaltung 26 die Phasenbeziehung zwischen dem Übergangspunkt des Ausgangssignals und dem ersten Verzögerungstakt genau erfassen.
  • Obgleich die Phasenerfassungsschaltung 26 die Phasenbeziehung zwischen dem Übergangspunkt des Ausgangssignals und dem ersten Verzögerungstakt mit dem vorstehenden Verfahren erfassen kann, wenn der Signalwert des Ausgangssignals geändert wurde, kann die Phasenerfassungsschaltung 26 diese Phasenbeziehung nicht erfassen, wenn der Signalwert des Ausgangssignals sich nicht geändert hat. Daher braucht, wenn der Signalwert des mit dem Zeitpunkt des zweiten Verzögerungstakts erfassten Ausgangssignals gleich dem Signalwert des mit einem Zeitpunkt, der um einen Zyklus früher als der Zeitpunkt des zweiten Verzögerungstakts ist, erfassten Ausgangssignals ist, die Phasenerfassungsschaltung 26 den in den Speicherschaltung 22 gespeicherten Zählwert nicht zu ändern. Da die Phasenerfassungsschaltung 26 den Zählwert nicht ändert, wenn ein Übergangspunkt nicht vorhanden ist, kann der Zählwert genau aktualisiert werden.
  • Die Takterzeugungsschaltung 23 kann den Abtasttakt mit einer Phasendifferenz von einem halben Zyklus des Ausgangssignals in Bezug auf den ersten Verzögerungstakt erzeugen. Hierdurch kann die Zeitpunkt-Vergleichsschaltung 27 das Ausgangssignal in der Mitte des Datenauges des Ausgangssignals erfassen und kann daher den Fehler in der Annehmbarkeitsbeurteilung verringern. Die Takterzeugungsschaltung 23 kann die Phasendifferenz zwischen dem Abtasttakt und dem ersten Verzögerungstakt derart ändern, dass die Phase über die Zeit hin und her abgetastet wird. Auf diese Weise kann die Prüfvorrichtung 10 die Phase, bei der das Ausgangssignal erfasst wird, ändern, um eine Bereichsprüfung oder dergleichen durchzuführen.
  • Die Phasenerfassungsschaltung 26 kann den in der Speicherschaltung 22 gespeicherten Zählwert um vorgeschriebene Beträge ändern, wie einer Einheit von 1. In diesem Fall kann die Speicherschaltung 22 als die Versetzung einen Wert ausgeben, der durch Subtrahieren einer vorgeschriebenen Anzahl von aufeinanderfolgenden Bits von dem geringstwertigen Bit des Zählwerts aus erhalten wird. Hierdurch kann die Prüfvorrichtung 10 die Verstärkung des Phaseneinstellbetrags in Beziehung auf die Phasenänderung verringern und kann daher die Phase des Abtasttakts und dergleichen so halten, dass sie dieselbe in Beziehung auf eine Phasenänderung ist, bei der nur die niedrigeren Bits des Zählwerts geändert werden. Als eine Folge kann die Takterzeugungsschaltung 23 einen Abtasttakt mit einer stabilen Phase durch Sicherstellen einer ausreichenden Phasenspanne ausgeben. Die Speicherschaltung 22 kann den Anfangswert des Zählwerts so einstellen, dass er gleich der Hälfte des Zählbereichs ist. Auf diese Weise kann die Phase über einen weiten Bereich eingestellt werden, selbst wenn die Phase vor oder hinter dem Anfangszustand ist.
  • 4 zeigt eine beispielhafte Konfiguration der Takterzeugungsschaltung 23, der ersten Verzögerungsschaltung 24 und der zweiten Verzögerungsschaltung 25. Jeweils die Takterzeugungsschaltung 23, die erste Verzögerungsschaltung 24 und die zweite Verzögerungsschaltung 25 können eine Zykluserzeugungsschaltung 61, eine erste Verzögerungserzeugungsschaltung 62, eine zweite Verzögerungserzeugungsschaltung 63, ein Einstellregister 71, einen ersten Schalter 72, einen zweiten Schalter 73, eine Verstärkungssteuerschaltung 74, eine erste Dämpfungsvorrichtung 75, eine zweite Dämpfungsvorrichtung 76, eine Verzögerungsbetrags-Speicherschaltung 77 und eine Additionsschaltung 78 enthalten.
  • Die Zykluserzeugungsschaltung 61 gibt ein zyklisches Signal mit einem Zyklus, der identisch mit dem des Ausgangssignals der DUT 100 ist, auf der Grundlage des Bezugstakts aus. Die erste Verzögerungserzeugungsschaltung 62 verzögert das zyklische Signal um einen ersten Verzögerungsbetrag, der erhalten wird durch Addieren eines Verzögerungsbetrags auf der Grundlage der Versetzung zu einem Verzögerungsbetrag, der bezeichnet ist zum Setzen des zyklischen Signals als einen Takt mit einer vorbestimmten Phase. Die erste Verzögerungserzeugungsschaltung 62 kann eine kombinierte Verzögerungserzeugungsschaltung 81 und ein Erzeugungselement 82 für eine erste kleine Verzögerung enthalten. Die kombinierte Verzögerungserzeugungsschaltung 81 verzögert das zyklische Signal um einen Betrag, der gleich einer Zykluseinheit des Bezugstakts ist, aus den von der ersten Verzögerungserzeugungsschaltung 62 erzeugten Verzögerungsbeträgen. Das Erzeugungselement 82 für die erste kleine Verzögerung verzögert das zyklische Signal um einen Betrag, der geringer als ein Zyklus des Bezugstakts ist, aus den von der ersten Verzögerungserzeugungsschaltung 62 erzeugten Verzögerungsbeträgen.
  • Die zweite Verzögerungserzeugungsschaltung 63 verzögert das durch die erste Verzögerungserzeugungsschaltung 62 verzögerte zyklische Signal um einen zweiten Verzögerungsbetrag auf der Grundlage der Versetzung. Die zweite Verzögerungserzeugungsschaltung 63 kann ein Erzeugungselement 83 für eine zweite kleine Verzögerung enthalten. Das Verzögerungselement 83 für eine zweite kleine Verzögerung verzögert das durch die erste Verzögerungserzeugungsschaltung 62 verzögerte zyklische Signal um einen Betrag, der kleiner als ein Zyklus des Bezugstakts ist. Jeweils die Takterzeugungsschaltung 23, die erste Verzögerungsschaltung 24 und die zweite Verzögerungsschaltung 25 geben das Signal von der zweiten Verzögerungserzeugungsschaltung 63 als den Abtasttakt, den ersten Verzögerungstakt bzw. den zweiten Verzögerungstakt aus.
  • Das Einstellregister 71 setzt gemäß der Versetzung, ob die jeweiligen Verzögerungsbeträge der ersten Verzögerungserzeugungsschaltung 62 und der zweiten Verzögerungserzeugungsschaltung 63 geändert werden. Der erste Schalter 72 empfängt die Versetzung und einen Wert, der anzeigt, dass das Signal nicht um einen Betrag auf der Grundlage der Versetzung verzögert werden sollte. Dieser Wert ist ein Halbwert beispielsweise innerhalb des Schwankungsbereichs der Versetzung. Der erste Schalter 72 gibt entweder die Versetzung oder den vorgenannten Wert gemäß der von dem Einstellregister 71 empfangenen Einstellung aus. Auf diese Weise verzögert die erste Verzögerungserzeugungsschaltung 62 das Zyklussignal um einen Betrag entsprechend der Versetzung, wenn die Versetzung durch den ersten Schalter 72 ausgewählt ist, und verzögert nicht das zyklische Signal um einen Betrag entsprechend der Versetzung, wenn der Wert, der anzeigt, dass das Signal nicht verzögert werden sollte, durch den ersten Schalter 72 ausgewählt ist.
  • Der zweite Schalter 73 empfängt die Versetzung und einen Wert, der anzeigt, dass das Signal nicht um einen Betrag auf der Grundlage der Versetzung verzögert werden sollte. Dieser Wert ist beispielsweise ein Halbwert innerhalb des Schwankungsbereichs der Versetzung. Der erste Schalter 72 gibt entweder die Versetzung oder den vorgenannten Wert gemäß der von dem Einstellregister 71 empfangenen Einstellung aus. Auf diese Weise verzögert die zweite Verzögerungserzeugungsschaltung 63 das von der ersten Verzögerungserzeugungsschaltung 62 ausgegebene Signal um einen Betrag entsprechend der Versetzung, wenn die Versetzung durch den ersten Schalter 72 ausgewählt ist, und verzögert das von der ersten Verzögerungserzeugungsschaltung 62 ausgegebene Signal nicht um einen Betrag entsprechend der Versetzung, wenn der Wert, der anzeigt, dass das Signal nicht verzögert werden sollte, durch den ersten Schalter 72 ausgewählt ist.
  • Die Verstärkungssteuerschaltung 74 stellt einen bezeichneten Wert für die Änderungsrate des Verzögerungsbetrags jeweils in der ersten Verzögerungserzeugungsschaltung 62 und der zweiten Verzögerungserzeugungsschaltung 63 gemäß der Änderung in der Versetzung ein. Die erste Dämpfungsvorrichtung 75 empfängt die Versetzung über den ersten Schalter 72 und dämpft die Versetzung unter Verwendung der durch die Verstärkungssteuerschaltung 74 bezeichneten Verstärkung. Wenn die erste Dämpfungsvorrichtung 75 den Wert empfängt, der anzeigt, dass das Signal nicht um einen Betrag auf der Grundlage der Versetzung anstelle der Versetzung verzögert werden sollte, gibt die erste Dämpfungsvorrichtung 75 das Signal ohne Dämpfung dieses Wertes aus.
  • Die zweite Dämpfungsvorrichtung 76 empfängt die Versetzung über den zweiten Schalter 73 und dämpft die Versetzung unter Verwendung der durch die Verstärkungssteuerschaltung 74 bezeichneten Verstärkung. Wenn die zweite Dämpfungsvorrichtung 76 anstelle der Versetzung den Wert, der anzeigt, dass das Signal nicht um einen Betrag auf der Grundlage der Versetzung verzögert werden sollte, empfängt, gibt die zweite Dämpfungsvorrichtung 76 das Signal ohne Dämpfung dieses Wertes aus. Die erste Dämpfungsvorrichtung 75 und die zweite Dämpfungsvorrichtung 76 können als eine Bitrechtsverschiebeschaltung ausgebildet sein und die Versetzung so dämpfen, dass sie 1/2, 1/4, 1/8, ... ihres Ursprungswertes ist. Die Takterzeugungsschaltung 23, die erste Verzögerungsschaltung 24 und die zweite Verzögerungsschaltung 25 können jeweils einen Verstärker anstelle der ersten Dämp fungsvorrichtung 75 und der zweiten Dämpfungsvorrichtung 76 enthalten.
  • Die durch die zweite Dämpfungsvorrichtung 76 gedämpfte Versetzung oder der Wert, der anzeigt, dass das Signal nicht verzögert werden sollte, wird als der Verzögerungsbetrag zu der zweiten Verzögerungserzeugungsschaltung 63 geliefert. Die Verzögerungsbetrags-Speicherschaltung 77 speichert den Verzögerungsbetrag, der bezeichnet ist, um das zyklische Signal als einen Takt mit einer vorbestimmten Phase zu setzen, wie ein Verzögerungsbetrag gleich einer Zykluseinheit des zyklischen Signals auf der Grundlage des Prüfmusters. Die Additionsschaltung 78 addiert den bezeichneten, in der Verzögerungsbetrags-Speicherschaltung 77 gespeicherten Verzögerungsbetrag zu der in der ersten Dämpfungsschaltung 75 gedämpften Versetzung oder zu dem Wert, der anzeigt, dass das Signal nicht verzögert werden sollte, und liefert dieses Ergebnis zu der ersten Verzögerungserzeugungsschaltung 72 als den Verzögerungsbetrag.
  • Durch Verwendung der Takterzeugungsschaltung 23, der ersten Verzögerungsschaltung 24 und der vorbeschriebenen zweiten Verzögerungsschaltung 25 kann die erste Verzögerungserzeugungsschaltung 62 eine Verzögerung auf der Grundlage der Versetzung mit einem einen Zyklus des Bezugstakts überschreitenden Bereich erzeugen. Da jedoch die Versetzung über die Additionsschaltung 78 übertragen wird, hat die erste Verzögerungserzeugungsschaltung 62 eine relativ langsame Ansprechzeit. Um dieses Problem zu lösen, erzeugt die zweite Verzögerungserzeugungsschaltung 63 eine Verzögerung auf der Grundlage der Versetzung mit einem relativ kleinen Bereich, der kleiner als ein Zyklus des Bezugstakts ist. Hier wird die Versetzung zu der zweiten Verzögerungserzeugungsschaltung 63 ohne Durchgang durch die Additionsschaltung 78 und dergleichen übertragen, so dass die Ansprechzeit der zweiten Verzögerungserzeugungsschaltung 63 schnell ist.
  • Auf diese Weise kann die Prüfvorrichtung 10 die geeignetste Verzögerungssteuerung für den Typ von Jitter in dem Ausgangssignal der DUT 100, den Inhalt der Prüfung und dergleichen auswählen. Beispielsweise wählt die Prüfvorrichtung 10 die Verzögerung durch die erste Verzögerungserzeugungsschaltung 62 aus, wenn eine Phase eingestellt wird, um einer durch Temperaturänderung bewirkten Schwankung mit geringer Geschwindigkeit in dem Ausgangssignal zu entsprechen, und wählt die Verzögerung durch die zweite Verzögerungserzeugungsschaltung 63 aus, wenn eine Phase eingestellt wird, um einer durch gegenwärtige Störungen bewirkten Schwankung hoher Geschwindigkeit in dem Ausgangssignal zu entsprechen.
  • Die Takterzeugungsschaltung 23, die erste Verzögerungsschaltung 24 und die zweite Verzögerungsschaltung 25 können unabhängig einstellen, ob die erste Verzögerungserzeugungsschaltung 62 und die zweite Verzögerungserzeugungsschaltung 63 das Signal verzögern. Die Takterzeugungsschaltung 23, die erste Verzögerungsschaltung 24 und die zweite Verzögerungsschaltung 25 stellen die Verstärkung für die Versetzung entsprechend dem in der Speicherschaltung 22 gespeicherten Zählwert ein. Auf diese Weise kann die Prüfvorrichtung 10 die Phasenspanne auf den geeignetsten Wert einstellen und kann die Verfolgungsgeschwindigkeit gemäß dem Inhalt der Prüfung einstellen.
  • 5 zeigt eine Konfiguration der Prüfvorrichtung 10 gemäß einer Modifikation des vorliegenden Ausführungsbeispiels, zusammen mit der DUT 100. Die Komponenten der in 5 gezeigten Prüfvorrichtung 10, die im Wesentlichen dieselbe Funktion und Konfiguration wie in die 1 gezeigten Komponenten haben, sind mit denselben Bezugszahlen versehen, und die folgende Beschreibung lässt alle bis auf die unterschiedlichen Punkte weg.
  • Die Prüfvorrichtung 10 nach der vorliegenden Modifikation ist mit mehreren Schalterkreisen 91, mehreren Pegelkomparatoren 21, mehreren Zeitpunkt-Vergleichsschaltungen 27, Schalterkreisen 91 und einer Schaltersteuerschaltung 92 versehen. Die Schalterkreise 91 entsprechen jeweils einem der zwei oder mehr Anschlüsse der DUT 100 und geben einen durch Verzögern des Bezugstakts erhaltenen Taktimpuls aus. Die Pegelkomparatoren 21 binarisieren das Ausgangssignal der DUT 100. Die Zeitpunkt-Vergleichsschaltungen 27 erfassen das durch die Pegelkomparatoren 21 ausgegebene Ausgangssignal der DUT 100 auf der Grundlage des von dem Taktgenerator 11 ausgegebenen Taktimpulses. Die Schaltersteuerschaltung 92 steuert die mehreren Schalterkreise 91.
  • Die Schalterkreise 91 werden ein- oder ausgeschaltet, um den Taktgenerator 11 entsprechend einem Anschluss zu verwenden, der nicht das Ausgangssignal der DUT 100 empfängt als zumindest einer von der Takterzeugungsschaltung 23, der ersten Verzögerungsschaltung 24 und der zweiten Verzögerungsschaltung 25 entsprechend einem Anschluss, der das Ausgangssignal der DUT 100 empfängt. Beispielsweise verbinden die Schalterkreise 91 die Phasenerfassungsschaltung 26 mit dem Ausgangssignal von zwei Taktgeneratoren 11, die vorgesehen sind, um Anschlüssen zu entsprechen, die nicht das Ausgangssignal der DUT 100 empfangen. Auf diese Weise bewirken die Schalterkreise 91, dass diese zwei Taktgeneratoren 11 als die erste Verzögerungsschaltung 24 und die zweite Verzögerungsschaltung 25 wirken. Die Schaltersteuerschaltung 92 steuert das Schalten der Schalterkreise 91. Auf diese Weise kann die Prüfvorrichtung 10 nach der vorliegenden Modifikation wirksam die Materialien verwenden, die bereits in der Prüfvorrichtung 10 vorgesehen sind, um eine effizientere Vorrichtung zu bilden.
  • Während die Ausführungsbeispiele der vorliegenden Erfindung beschrieben wurden, ist der technische Bereich der Erfindung nicht auf die vorbeschriebenen Ausführungsbeispiele beschränkt. Es ist für den Fachmann augenscheinlich, dass verschiedene Änderungen und Verbesserungen zu den vorbeschriebenen Ausführungsbeispielen hinzugefügt werden können. Es ist auch anhand des Bereichs der Ansprüche augenscheinlich, dass die Ausführungsbeispiele, denen derartige Anderungen und/oder Verbesserungen hinzugefügt sind, in dem technischen Bereich der Erfindung enthalten sein können.
  • Zusammenfassung
  • Es ist eine Prüfvorrichtung (10) vorgesehen, die eine geprüfte Vorrichtung (100) prüft, enthaltend eine Speicherschaltung (22), die einen Zählwert zum Einstellen einer Phase eines Abtasttakts, der einen Zeitpunkt des Erfassens eines Ausgangssignals der geprüften Vorrichtung anzeigt, speichert; eine Takterzeugungsschaltung (23), die den Abtasttakt, der den Zeitpunkt des Erfassens des Ausgangssignals anzeigt, auf der Grundlage einer Versetzung entsprechend dem Zählwert und eines Bezugstakts erzeugt; eine erste Verzögerungsschaltung (24), die einen ersten Verzögerungstakt mit einer Frequenz gleich der Frequenz des Abtasttakts und eine voreingestellte Phasendifferenz in Beziehung auf den Abtasttakt auf der Grundlage des Bezugstakts und der Versetzung ausgibt; eine Phasenerfassungsschaltung (26), die eine Phasendifferenz zwischen dem ersten Verzögerungstakt und einem Übergangspunkt des Ausgangssignals erfasst und die den Zählwert in einer Richtung, in der die Phasendifferenz abnimmt, ändert; eine Zeitpunkt-Vergleichsschaltung (27), die das Ausgangssignal gemäß einem Übergangszeitpunkt des Abtasttakts erfasst; und eine Beurteilungsschaltung (28), die die Annehmbarkeit des Ausgangssignals durch Vergleichen des erfassten Ausgangssignals mit einem erwarteten Wert beurteilt.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - JP 2006-016937 [0001]
  • Zitierte Nicht-Patentliteratur
    • - D. C. Keezer, D. Minier, M. Paradis, "Modulator Extension of ATE to 5 Gbps", USA, 2004, INTERNATIONAL TEST CONFERENCE 2004 (ITC2004), Seiten 748–757 (Paper 26.3) [0002]
    • - D. C. Keezer, D. Minier, M. Paradis, "Modulator Extension of ATE to 5 Gbps", USA, 2004, INTERNATIONAL TEST CONFERENCE 2004 (ITC2004), Seiten 748–757 (Paper 26.3) [0003]

Claims (9)

  1. Prüfvorrichtung, die eine geprüfte Vorrichtung prüft, welche aufweist: eine Speicherschaltung, die einen Zählwert zum Einstellen einer Phase eines Abtasttakts, der einen Zeitpunkt des Erfassens eines Ausgangssignals der geprüften Vorrichtung anzeigt, speichert; eine Takterzeugungsschaltung, die den Abtasttakt, der den Zeitpunkt des Erfassens des Ausgangssignals der geprüften Vorrichtung anzeigt, auf der Grundlage einer Versetzung entsprechend dem Zählwert und eines Bezugstakts der Prüfvorrichtung erzeugt; eine erste Verzögerungsschaltung, die einen ersten Verzögerungstakt mit einer Frequenz gleich der Frequenz des Abtasttakts und eine voreingestellte Phasendifferenz in Beziehung zu dem Abtasttakt auf der Grundlage des Bezugstakts und der Versetzung ausgibt; eine Phasenerfassungsschaltung, die eine Phasendifferenz zwischen dem ersten Verzögerungstakt und einem Übergangspunkt des Ausgangssignals der geprüften Vorrichtung erfasst und die den Zählwert in einer Richtung, in der die Phasendifferenz verringert wird, ändert; eine Zeitpunkt-Vergleichsschaltung, die das Ausgangssignal der geprüften Vorrichtung gemäß einem Übergangszeitpunkt des Abtasttakts erfasst; und eine Beurteilungsschaltung, die die Annehmbarkeit des Ausgangssignals der geprüften Vorrichtung beurteilt durch Vergleichen des von der Zeitpunkt-Vergleichsschaltung erfassten Ausgangssignals mit einem erwarteten Wert.
  2. Prüfvorrichtung nach Anspruch 1, weiterhin aufweisend eine zweite Verzögerungsschaltung, die einen zweiten Verzögerungstakt mit einer Frequenz gleich der Frequenz des ersten Verzögerungstakts und mit einer voreingestellten Phasendifferenz, die kleiner als ein Zyklus des ersten Verzögerungstakts ist, in Beziehung zu dem ersten Verzögerungstakt ausgibt, wobei die Phasenerfassungsschaltung enthält: ein erstes Flipflop, das das Ausgangssignal der geprüften Vorrichtung gemäß einem Übergangszeitpunkt des ersten Verzögerungstakts erfasst; ein zweites Flipflop, das das Ausgangssignal der geprüften Vorrichtung gemäß einem Übergangszeitpunkt des zweiten Verzögerungstakts erfasst; und eine Zählsteuerschaltung, die den in der Speicherschaltung gespeicherten Zählwert erhöht, wenn ein durch das erste Flipflop erfasster Signalwert gegenüber einem durch das zweite Flipflop erfassten Signalwert unterschiedlich ist, und den in der Speicherschaltung gespeicherten Zählwert verringert, wenn der durch das erste Flipflop erfasste Signalwert derselbe wie der durch das zweite Flipflop erfasste Signalwert ist.
  3. Prüfvorrichtung nach Anspruch 2, bei der die Phasenerfassungsschaltung weiterhin ein drittes Flipflop enthält, das den durch das zweite Flipflop erfassten Signalwert erfasst ge mäß einem Übergangszeitpunkt des zweiten Verzögerungstakts, und die Zählsteuerschaltung den Zählwert nicht ändert, wenn der durch das zweite Flipflop erfasste Signalwert gleich dem durch das dritte Flipflop erfassten Signalwert ist.
  4. Prüfvorrichtung nach Anspruch 2, bei der die zweite Verzögerungsschaltung eingestellt ist, um den zweiten Verzögerungstakt, der in Beziehung zu dem ersten Verzögerungstakt um einen halben Zyklus des Ausgangssignals der geprüften Vorrichtung verzögert ist, auszugeben.
  5. Prüfvorrichtung nach Anspruch 1, weiterhin aufweisend eine Dämpfungsvorrichtung, die als die Versetzung einen Wert ausgibt, der durch Subtrahieren einer vorbestimmten Anzahl von aufeinanderfolgenden Bits von dem Zählwert, beginnend mit einem geringstwertigen Bit, erhalten ist.
  6. Prüfvorrichtung nach Anspruch 1, bei der die Takterzeugungsschaltung und die erste Verzögerungsschaltung jeweils enthalten: eine Zykluserzeugungsschaltung, die ein zyklisches Signal mit einem Zyklus gleich dem Zyklus des Ausgangssignals der geprüften Vorrichtung auf der Grundlage des Bezugstakts ausgibt; eine erste Verzögerungserzeugungsschaltung, die das zyklische Signal um einen Betrag verzögert, der durch Addieren eines Verzögerungsbetrags auf der Grundlage der Versetzung zu einem Verzögerungsbetrag, der bezeichnet ist zum Setzen des zyklischen Signals als einen Takt mit einer vorbestimmten Phase, erhalten wurde; und eine zweite Verzögerungserzeugungsschaltung, die das zyklische Signal, das durch die erste Verzögerungserzeugungsschaltung verzögert wurde, um einen Betrag auf der Grundlage der Versetzung verzögert, und das durch die zweite Verzögerungserzeugungsschaltung ausgegebene Signal als der Abtasttakt oder der erste Verzögerungstakt gesetzt wird.
  7. Prüfvorrichtung nach Anspruch 6, bei der jeweils die Takterzeugungsschaltung und die erste Verzögerungsschaltung weiterhin ein Einstellregister enthalten, das einstellt, ob der Verzögerungsbetrag von jeweils der ersten Verzögerungserzeugungsschaltung und der zweiten Verzögerungserzeugungsschaltung gemäß der Versetzung geändert wird.
  8. Prüfvorrichtung nach Anspruch 6, bei der jeweils die Takterzeugungsschaltung und die erste Verzögerungsschaltung weiterhin eine Verstärkungssteuerschaltung enthalten, die einen bezeichneten Wert für eine Änderungsrate des Verzögerungsbetrags von jeweils der ersten Verzögerungserzeugungsschaltung und der zweiten Verzögerungserzeugungsschaltung entsprechend einer Änderung der Versetzung einstellt.
  9. Verfahren zum Prüfen einer geprüften Vorrichtung mit einer Prüfvorrichtung, aufweisend die Schritte: Speichern eines Zählwerts zum Einstellen einer Phase eines Abtasttakts, der einen Zeitpunkt des Erfassens eines Ausgangssignals der geprüften Vorrichtung anzeigt; Erzeugen des Abtasttakts, der den Zeitpunkt des Erfassens des Ausgangssignals der geprüften Vorrichtung anzeigt, auf der Grundlage einer Versetzung entsprechend dem Zählwert und eines Bezugstakts der Prüfvorrichtung; Ausgeben eines ersten Verzögerungstakts mit einer Frequenz gleich der Frequenz des Abtasttakts und einer voreingestellten Phasendifferenz in Beziehung auf den Abtasttakt auf der Grundlage des Bezugstakts und der Versetzung; Erfassen einer Phasendifferenz zwischen dem ersten Verzögerungstakt und einem Übergangspunkt des Ausgangssignals der geprüften Vorrichtung und Ändern des Zählwerts in einer Richtung, in der die Phasendifferenz abnimmt; Erfassen des Ausgangssignals der geprüften Vorrichtung gemäß einem Übergangszeitpunkt des Abtasttakts; und Beurteilen der Annehmbarkeit des Ausgangssignals der geprüften Vorrichtung durch Vergleichen des in dem Ausgangssignal-Erfassungsschritt erfassten Ausgangssignals mit einem erwarteten Wert.
DE112007000253T 2006-01-25 2007-01-16 Prüfvorrichtung und Prüfverfahren Withdrawn DE112007000253T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006-016937 2006-01-25
JP2006016937 2006-01-25
PCT/JP2007/050464 WO2007086275A1 (ja) 2006-01-25 2007-01-16 試験装置および試験方法

Publications (1)

Publication Number Publication Date
DE112007000253T5 true DE112007000253T5 (de) 2008-11-13

Family

ID=38309070

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112007000253T Withdrawn DE112007000253T5 (de) 2006-01-25 2007-01-16 Prüfvorrichtung und Prüfverfahren

Country Status (5)

Country Link
US (1) US7908110B2 (de)
JP (1) JP4951534B2 (de)
KR (1) KR100944669B1 (de)
DE (1) DE112007000253T5 (de)
WO (1) WO2007086275A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111505378A (zh) * 2019-01-31 2020-08-07 睿宽智能科技有限公司 相位检测方法及其相位检测电路

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4967942B2 (ja) * 2007-09-12 2012-07-04 横河電機株式会社 半導体試験装置
US7900098B2 (en) * 2008-04-01 2011-03-01 Intel Corporation Receiver for recovering and retiming electromagnetically coupled data
US8094766B2 (en) * 2008-07-02 2012-01-10 Teradyne, Inc. Tracker circuit and method for automated test equipment systems
US7928782B2 (en) * 2009-01-28 2011-04-19 Micron Technology, Inc. Digital locked loops and methods with configurable operating parameters
US8489947B2 (en) * 2010-02-15 2013-07-16 Mentor Graphics Corporation Circuit and method for simultaneously measuring multiple changes in delay
US9134374B2 (en) * 2010-02-15 2015-09-15 Mentor Graphics Corporation Circuit and method for measuring delays between edges of signals of a circuit
WO2013100956A1 (en) * 2011-12-28 2013-07-04 Intel Corporation Memory timing optimization using pattern based signaling modulation
US8664983B1 (en) * 2012-03-22 2014-03-04 Altera Corporation Priority control phase shifts for clock signals
US9244126B2 (en) * 2013-11-06 2016-01-26 Teradyne, Inc. Automated test system with event detection capability
US9225322B2 (en) 2013-12-17 2015-12-29 Micron Technology, Inc. Apparatuses and methods for providing clock signals
JP2022139835A (ja) * 2021-03-12 2022-09-26 ソニーセミコンダクタソリューションズ株式会社 光源駆動回路および測距装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006016937A (ja) 2004-07-05 2006-01-19 Seiji Kawaguchi 免震建築工法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06148279A (ja) * 1992-10-30 1994-05-27 Yokogawa Hewlett Packard Ltd 電子デバイス試験・測定装置、およびそのタイミングならびに電圧レベル校正方法
JP3061737B2 (ja) * 1994-10-26 2000-07-10 日立電子エンジニアリング株式会社 Icテスタ
JP4130801B2 (ja) * 2001-06-13 2008-08-06 株式会社アドバンテスト 半導体デバイス試験装置、及び半導体デバイス試験方法
US7099424B1 (en) * 2001-08-28 2006-08-29 Rambus Inc. Clock data recovery with selectable phase control
JP4425537B2 (ja) * 2002-10-01 2010-03-03 株式会社アドバンテスト 試験装置、及び試験方法
KR101019833B1 (ko) * 2003-11-20 2011-03-04 주식회사 아도반테스토 타이밍 비교기, 데이터 샘플링 장치, 및 시험 장치
US7237167B2 (en) * 2004-02-06 2007-06-26 Advantest Corporation Testing apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006016937A (ja) 2004-07-05 2006-01-19 Seiji Kawaguchi 免震建築工法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
D. C. Keezer, D. Minier, M. Paradis, "Modulator Extension of ATE to 5 Gbps", USA, 2004, INTERNATIONAL TEST CONFERENCE 2004 (ITC2004), Seiten 748-757 (Paper 26.3)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111505378A (zh) * 2019-01-31 2020-08-07 睿宽智能科技有限公司 相位检测方法及其相位检测电路
CN111505378B (zh) * 2019-01-31 2022-07-19 睿宽智能科技有限公司 相位检测方法及其相位检测电路

Also Published As

Publication number Publication date
JPWO2007086275A1 (ja) 2009-06-18
KR20080091232A (ko) 2008-10-09
KR100944669B1 (ko) 2010-03-04
US20090228227A1 (en) 2009-09-10
US7908110B2 (en) 2011-03-15
JP4951534B2 (ja) 2012-06-13
WO2007086275A1 (ja) 2007-08-02

Similar Documents

Publication Publication Date Title
DE112007000253T5 (de) Prüfvorrichtung und Prüfverfahren
DE69905750T2 (de) Einrichtung und verfahren zum kalibrieren von laufzeitunterschieden
DE10116380B4 (de) Halbleiterprüfsystem
DE112005001517B4 (de) Synchronisation zwischen Niedrigfrequenz- und Hochfrequenzdigitalsignalen
DE4436494C2 (de) Prüfgerät für Halbleiter-ICs
DE112008001125T5 (de) Prüfgerät und Prüfverfahren
DE602005002931T2 (de) Prüfung eines Testobjekts mit Abtastung vom Taktsignal und vom Datensignal
DE212008000060U1 (de) Speichersystem mit fehlerfreien Strobesignalen
DE112005000210T5 (de) Impulsbreiten-Einstellschaltung, Impulsbreiten-Einstellverfahren und Halbleiterprüfvorrichtung
DE112006003595T5 (de) Prüfvorrichtung, Prüfverfahren und Programm
DE112007001946T5 (de) Lastschwankung-Kompensationsschaltung, elektronische Vorrichtung, Prüfvorrichtung, Taktgeneratorschaltung und Lastschwankungs-Kompensationsverfahren
DE10297437T5 (de) Prüfvorrichtung
DE10132241B4 (de) Verfahren und Vorrichtung zum Testen von Halbleiterbauelementen
DE112006000788T5 (de) Taktübertragungsvorrichtung und Prüfvorrichtung
DE10297436T5 (de) Zeitgenerator und Prüfvorrichtung
DE112007003570T5 (de) Erfassungsgerät und Prüfgerät
DE10393879T5 (de) Halbleitertestgerät
DE102005013327A1 (de) Analogsignalverlaufsinformationen von binär abgetasteten Messungen
DE10048895A1 (de) Testverfahren und -vorrichtung für quellensynchrone Signale
DE10393845T5 (de) Halbleitertestgerät
DE112004002615B4 (de) Verfahren zur Kalibrierung eines Zeitsteuertakts
DE19923243B4 (de) Halbleiterprüfsystem
DE10297457T5 (de) Zeiterzeugungsvorrichtung und Prüfvorrichtung
DE60122960T2 (de) Digitale eingebaute Selbsttestschaltungsanordnung für Phasenregelschleife
DE10023483C2 (de) Vorrichtung und Verfahren zum Einstellen der Verzögerung eines Eingangssignals

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: G01R 31/319 AFI20070116BHDE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20110802