DE19923243B4

DE19923243B4 - Halbleiterprüfsystem

Info

Publication number: DE19923243B4
Application number: DE19923243A
Authority: DE
Inventors: Katsumi Gyoda Ochiai; Noriyuki Ageo Masuda
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 1998-05-20
Filing date: 1999-05-20
Publication date: 2007-01-11
Anticipated expiration: 2019-05-21
Also published as: KR19990088284A; US6374392B1; TW428092B; KR100356725B1; DE19923243A1

Abstract

Halbleiterprüfsystem zur Prüfung eines Halbleiterbauelements, enthaltend
einen Wellenformspeicher (11) zur Speicherung von Flankendaten, die die Flanken einer Prüfsignalwellenform bestimmen, welche auf der Grundlage eines Prüfprogramms an ein zu prüfendes Halbleiterbauelement (9) geleitet wird;
einen ersten Taktgeber (3) zur Erzeugung von Taktdaten und Taktimpulsen für jeden Prüfzyklus, wobei die Taktimpulse eine Zeitreferenz des Prüfzyklus und die Taktdaten eine Verzögerungszeit gegenüber dem Taktimpuls darstellen und die Taktdaten im ersten Taktgeber (3) auf der Grundlage des Prüfprogramms erzeugt und gespeichert werden;
einen Wellenformatierer (4) zur Erzeugung eines Setz- und eines Rücksetzsignals zur Erzeugung der Prüfsignalwellenform in Abhängigkeit von den vom ersten Taktgeber (3) kommenden Taktdaten und dem Taktimpuls; sowie
einen zwischen dem Wellenformspeicher (11) und dem ersten Taktgeber (3) vorgesehenen zweiten Taktgeber (19) zum Erkennen von Flankentypen, die definiert sind durch vorherige Flankendaten und gegenwärtige Flankendaten aus dem Wellenformspeicher, die jeweils dem Setz- und dem Rücksetzsignal entsprechen, sowie zum...

Description

Die vorliegende Erfindung betrifft ein Halbleiterprüfsystem zum Hochgeschwindigkeitsprüfen von Halbleiterbauelementen und dabei insbesondere Halbleiterprüfsysteme, die in einem Stift-Multiplexmodus betrieben werden können, um Prüfsignale zu erzeugen, die die Wiederholungsgeschwindigkeit eines Referenztaktsignals um mehr als das Zweifache übertreffen, ohne daß dabei die für die herkömmliche Technologie typischen Einschränkungen gelten.
Das Halbleiterprüfsystem gemäß der vorliegenden Erfindung bezieht sich auf ein Prüfsystem, das in einem Stift-Multiplexmodus arbeitet. Im Stift-Multiplexmodus werden Prüfsignale einer Vielzahl von Prüfkanälen (Prüfstiften) in bestimmter zeitlicher Abfolge so miteinander kombiniert, daß das Prüfsignal zum Prüfen eines Halbleiterbauelements mit hoher Wiederholungsgeschwindigkeit erzeugt werden kann. Ein Stift-Multiplexmodus für Halbleiterprüfsysteme arbeitet somit in einer Weise, die der einer Parallel-Reihen-Umwandlung ähnelt.
Ein Stift-Multiplexmodus wird üblicherweise in einem Einzelstift-Prüfsystem eingesetzt. Ein derartiges Halbleiterprüfsystem wird auch als stiftweises Prüfsystem für integrierte Schaltkreise (ICs) bezeichnet, wobei ein stiftweises IC-Prüfsystem ein Halbleiterprüfsystem bezeichnet, bei dem die gesamte zur Erzeugung der Prüfparameter, also beispielsweise der Signale, benötigte Hardware für jeden Prüfkanal (Prüfstift) des IC-Prüfgeräts gesondert vorhanden ist. Dementsprechend können bei einem Einzelstift-IC-Prüfsystem für ein zu prüfendes Halbleiterbauelement (DUT) gesonderte Prüfparameter für jeden Stift dieses Bauelements eingestellt werden. Obwohl die vorliegende Erfindung bei einem Einzelstift-IC-Prüfgerät vorteilhaft eingesetzt werden kann, so ist sie doch auch bei anderen Arten von Halbleiterprüfsystemen anwendbar, etwa bei Halbleiterprüfsystemen, bei denen die Hardware für alle Kanäle gemeinsam genutzt wird.
Beim Prüfen von Halbleiterbauelementen, beispielsweise integrierten Schaltkreisen und LSIs mit Hilfe eines Halbleiterprüfsystems, etwa eines IC-Prüfgeräts, werden an den jeweiligen Prüfstift (Kanal) eines zu prüfenden IC-Halbleiterbauelements in einem vorbestimmten Prüftakt von einem IC-Prüfgerät erzeugte Prüfsignale gesandt. Das IC-Prüfgerät erhält von dem zu prüfenden IC-Hauelement in Antwort auf die Prüfsignale erzeugte Ausgangssignale. Die Ausgangssignale werden mit Hilfe von in einem vorbestimmten Takt ausgesandten Auswertsignalen ausgewertet und können dann mit den SOLL-Werten verglichen werden, um festzustellen, ob das IC-Bauelement die gewünschten Funktionen zufriedenstellend ausführt.
Üblicherweise wird die Taktgebung für die Prüfsignale und Auswertsignale relativ zu einer Prüfreihe bzw. einem Prüfzyklus des IC-Prüfgeräts festgelegt. Herkömmlicherweise werden die verschiedenen Takte der Prüfzyklen, Prüfsignale und Auswertsignale auf der Grundlage eines Referenztakts erzeugt. Der Referenztakt wird von einem hochkonstanten Oszillator, beispielsweise einem im IC-Prüfgerät vorgesehenen Kristall-Oszillator, erzeugt. Wenn die benötigte Taktauflösung eines IC-Prüfgeräts der höchsten Taktgeschwindigkeit (für einen Taktzyklus) des Referenztakt-Oszillators entspricht bzw. ein ganzzahliges Vielfaches dieser Geschwindigkeit beträgt, kann eine Variation der Taktsignale durch einfaches Dividieren durch einen Zähler oder Teiler erzielt werden.
Üblicherweise müssen die IC-Prüfgeräte allerdings eine Taktauflösung aufweisen, die diejenige der höchsten Taktgeschwindigkeit, d.h. die kürzeste Taktperiode des Referenz(System)-Taktes, übertrifft. So ist es beispielsweise in einem Fall, in der der Referenztaktzyklus eines IC-Prüfgeräts 10 ns (Nanosekunden) beträgt, das IC-Prüfgerät jedoch eine Taktauflösung von mindestens 0,3 ns aufweisen muß, nicht möglich, eine derartige Taktauflösung zu erzielen, indem man einfach den Referenztakt verwendet oder diesen dividiert.
Zur Erzeugung derartiger Taktsignale werden beim Stand der Technik derartige Takte durch Taktdaten in einem Prüfprogramm beschrieben. Zur Beschreibung der Takte, deren Auflösung die Referenztaktgeschwindigkeit übertrifft, werden die Taktdaten durch eine Kombination eines ganzzahligen Vielfachen des Referenztaktintervalls (ganzzahliger Teil) und eines Bruchteils des Referenztaktzyklus (Bruchteil) beschrieben. Diese Taktgebung wird in einem Taktspeicher gespeichert und für jeden Zyklus des Prüfzyklus abgerufen. Dabei werden dann auf der Grundlage der Taktdaten in jedem Prüfzyklus auf diesen Prüfzyklus, d.h. beispielsweise auf den Anfangspunkt jedes Zyklus, bezogene Prüfsignale und Auswertsignale erzeugt.
4 zeigt eine schematische Blockdarstellung eines Beispiels für ein herkömmliches Halbleiter-Prüfsystem. Das Ausführungsbeispiel gemäß 4 zeigt eine Grundkonfiguration eines Halbleiterprüfsystems mit einem Aufbau, bei dem die Hardware gemeinsam für alle Kanäle verwendet wird. Ein Mustergenerator 2 erzeugt ein Prüfmuster für ein DUT (zu prüfendes Bauelement) 9 sowie ein SOLL-Wert-Muster für einen Musterkomparator 7. Ein Taktgeber 3 erzeugt ein Taktimpulssignal für die Synchronisierung der Taktgebung im gesamten System und sendet das Taktimpulssignal an den Mustergenerator 2, den Musterkomparator 7, einen Wellenformatierer 4 und einen Analogkomparator 6.
Der Taktgeber 3 liefert den Taktimpuls (Prüfgeschwindigkeitsimpuls) und die Taktdaten für den Wellenformatierer 4. Auf der Grundlage der Musterdaten vom Mustergenerator 2 und der Taktimpulse und Taktdaten vom Taktgeber 3 bildet der Wellenformatierer 4 ein Prüfsignal mit einer bestimmten Wellenform und einem bestimmten Takt und sendet dieses Prüfsignal an einen Steuersender 5. Die Musterdaten werden auch als Format-Kontrolldaten (FCDATA) bezeichnet, welche die ansteigenden und abfallenden Flanken der Prüfsignal-Wellenform festlegen. Die Taktdaten (Taktsetzdaten) definieren die Taktgebung (die Zeitverzögerungen) der ansteigenden und abfallenden Flanken der Wellenformen relativ zum Prüfzyklus. Obwohl dies in 4 nicht dargestellt ist, enthält der Wellenformatierer 4 eine Setz-/Rücksetz-Flip-Flop-Schaltung zur Erzeugung des an den Steuersender 5 zu sendenden Prüfsignals. Der Steuersender 5 reguliert die Amplitude des Prüfsignals auf ein vorbestimmtes Niveau und sendet das Prüfsignal an das DUT 9.
Ein Antwortsignal des DUT 9 wird vom Analogkomparator 6 in einem vorbestimmten Auswerttakt mit einer Refe renzspannung verglichen. Das daraus resultierende Logiksignal wird an den Musterkomparator 7 gesandt, in dem ein Logikvergleich zwischen dem vom Analogkomparator 6 kommenden resultierenden Logikmuster und dem SOLL-Wertmuster vom Mustergenerator 2 durchgeführt wird. Der Musterkomparator 7 überprüft, ob die beiden Muster miteinander übereinstimmen oder nicht, und bestimmt so, ob das DUT 9 fehlerfrei oder fehlerhaft arbeitet. Wird ein Fehler entdeckt, so wird eine entsprechende Fehlerinformation an einen Fehlerspeicher 8 geleitet und zusammen mit der vom Mustergenerator 2 kommenden Information zur Fehleradresse des DUT 9 gespeichert, um später eine Fehleranalyse durchzuführen.
Zur Erzeugung aller für die Durchführung der genannten Arbeitsschritte notwendigen Signale ist zur Datenspeicherung in jedem Mustergenerator 2, dem Taktgeber 3 und dem Wellenformatierer 4 ein Speicher mit einer Datentafel vorgesehen. Die Daten in der Datentafel werden von einem Prüfprogramm erzeugt, das von einem Benutzer oder Programmierer auf der Grundlage der Spezifikation des DUT 9 erstellt wurde. Wie 4 zu entnehmen ist, wird das Prüfprogramm von einem Prüfprozessor 1 durch eine Prüfgerät-Vielfachleitung an jede Einheit im IC-Prüfgerät weitergeleitet. Der Prüfprozessor 1 kontrolliert dabei auf der Grundlage des Prüfprogramms alle Vorgänge im Prüfsystem. Die Tafel des Mustergenerators 2 enthält die Prüfmusterdaten für eine Vielzahl von Kanälen, wodurch jedem Anschlußstift 1 – n des DUT 9 die entsprechenden Musterdaten zugeordnet werden.
Der Speicher des Taktgebers 3 enthält eine Geschwindigkeitsfestlegungstafel und eine Taktfestlegungstafel. In der Geschwindigkeitsfestlegungstafel sind die Geschwin digkeitsdaten gespeichert, die die Prüfgeschwindigkeit bzw. den Prüfzyklus (der auch als "RATE" bezeichnet werden kann) anzeigen. In der Taktfestlegungstafel sind Taktdaten gespeichert, die die Taktgebung (Zeitverzögerung) der Flanken einer vom Wellenformatierer 4 zu erzeugenden Prüfsignal-Wellenform zeigen. So sind beispielsweise die Zeitverzögerungen unter Bezugnahme auf den Anfangspunkt des Prüfzyklus festgelegt. Derartige Geschwindigkeits- und Taktdaten werden vor dem Beginn des Prüfvorgangs vom Mustergenerator 2 an den Taktgeber 3 geliefert. Hingegen werden die Musterdaten, die die Flanken der Prüfsignal-Wellenform darstellen, in Echtzeit an den Taktgeber 3 gesandt.
Der Taktgeber erhält somit die Taktdaten (Taktfestlegungsdaten) vorab, während er die Musterdaten (Formatkontrolldaten FCDATA bzw. Flankendaten) während des Betriebs erhält. Auf der Grundlage von Takt- und Musterdaten werden vom Taktgeber 3 der Taktimpuls (Prüfgeschwindigkeitsimpuls) und die Taktdaten gebildet, die dem Wellenformatierer 4 zur Bildung der Prüfsignale zugeführt werden. Insgesamt werden also verschiedene Kombinationen der genannten Daten zur Erzeugung von komplexe Wellenformen aufweisenden Prüfsignalen eingesetzt.
Wie bereits angemerkt, muß ein modernes Halbleiter-Prüfsystem Prüfsignale mit einer Taktauflösung erzeugen, die den Referenztaktzyklus übertrifft. Die vom Taktgeber 3 erzeugten Verzögerungsdaten werden daher als eine Kombination eines ganzzahligen Vielfachen des Referenztaktzyklus (ganzzahliger Teil) und eines Bruchteils des Referenztaktzyklus (Bruchteil) angegeben. So enthalten die Daten des Bruchteils beispielsweise eine Verzögerungszeitauflösung von 1/2, 1/4, 1/8, 1/16 des Referenztaktzyklus. Im Rahmen der vorliegenden Erfindung können die Taktdaten auch als HR-Daten (Hochauflösungsdaten) bzw. als HR-Signal bezeichnet werden. Üblicherweise wird die Zeitverzögerung, die dem ganzzahligen Teil der HR-Taktdaten entspricht, durch ein Zählen der Daten des ganzzahligen Teils gebildet. Die dem Bruchteil der HR-Taktdaten entsprechende Verzögerungszeit wird durch eine analoge variable Verzögerungsschaltung erzeugt.
Die Datentafel des Wellenformatierers 4 enthält Daten über Wellenformtypen. Zu diesen Wellenformen gehören eine Rückkehr-zu-Null-Wellenform (RZ-Wellenform), eine Nicht-Rückkehr-zu-Null-Wellenform (NRZ-Wellenform) und eine exklusive ODER-Wellenform (EOR-Wellenform). Das Prüfsignal wird durch Kombination der vom Mustergenerator 2 erzeugten Musterdaten (Formatkontrolldaten bzw. Flankendaten) mit den vom Taktgeber 3 erzeugten Takt-(Geschwindigkeits)-Impulsen und Taktdaten (Verzögerungszeitdaten) und der vom Wellenformatierer 4 kommenden Wellendaten gebildet. Das Prüfsignal wird an den Steuersender 5 gesandt und erhält dabei eine vorbestimmte Amplitude.
Aufgrund der Fortschritte in der Halbleiter-IC-Technologie werden die zu prüfenden IC-Bauelemente immer komplizierter. Es handelt sich dabei um Hochgeschwindigkeitselemente mit hoher Dichte. Zum Prüfen solcher IC-Bauelemente muß ein IC-Prüfgerät in der Lage sein, komplizierte Prüfmuster mit hoher Geschwindigkeit zu erzeugen. Ein IC-Prüfgerät gemäß 4, bei dem dieselbe Hardware für alle Kanäle eingesetzt wird, arbeitet zwar rationell; dies jedoch nicht in einem zur Prüfung der aktuellen hoch komplexen und äußerst schnellen IC-Geräte ausreichendem Maße. In diesem Zusammenhang wird als IC-Prüfgerät mit gemeinsamer Hardware ein Prüfgerät bezeichnet, bei dem die vorhandenen Mittel, beispielsweise der Taktgeber und die Referenzspannungen, für alle Prüfkanäle (Prüfstifte) gemeinsam genutzt werden.
Ein IC-Prüfgerät mit Einzelstiftaufbau ist zum Prüfen solch komplexer und äußerst schneller IC-Vorrichtungen besser geeignet. Als Prüfgerät mit Einzelstiftaufbau wird hierbei ein Prüfgerät bezeichnet, bei dem Prüfparameter für jeden Stift des DUT 9 einzeln festgelegt werden können. Anders ausgedrückt, weist ein IC-Prüfgerät mit Einzelstiftaufbau für jeden Prüfstift (Kanal) unabhängig von den anderen Prüfstiften gesonderte Prüfmittel, etwa einen Taktgeber, auf.
Im Vergleich zum Prüfgerät mit gemeinsamen Prüfmitteln, bei dem die Prüfparameter für alle Anschlußstifte des DUT 9 gleich sind, ist das Einzelstift-Prüfgerät zum Prüfen von Hochgeschwindigkeits- LSIs besser geeignet, weil es hierbei einfacher ist, ein komplexes Prüfmuster und einen komplexen Takt zu erzeugen, da dieses Prüfgerät die Prüfparameter für jeden Anschlußstift des DUT 9 unabhängig von den Parametern der anderen Stifte erzeugen kann. Bei einem typischen Einzelstift-IC-Prüfgerät sind jedem Prüfstift, d.h. jedem Anschlußstift des DUT 9 ein Taktgeber 3 und ein Wellenformatierer 4 zugeordnet.
5 ist ein Blockschema, das ein Beispiel eines herkömmlichen Einzelstift-IC-Prüfgeräts zeigt. Das in 5 dargestellte Beispiel betrifft den Aufbau eines Prüfstifts zur Erzeugung eines Prüfsignals für einen Anschlußstift eines DUT. Das Einzelstift-Prüfgerät umfaßt einen Wellenformspeicher (WFM) 11, einen Taktgeber 3, einen Echtzeit-Wählschalter 12 und einen Wellenformatierer 4. Ehe ein Prüfsignal an das zu prüfende Bauelement (DUT) weitergeleitet wird, sendet der Wellenformatierer 4, wie in 4 dargestellt, das Prüfsignal zu dessen Amplitudenfestlegung an einen Steuersender.
Der Wellenformspeicher (WFM) 11 erhält vom Mustergenerator 2 Prüfmusterdaten und übermittelt Musterdaten und Taktdaten an einen Taktgeber 3. Die Musterdaten werden auch als Formatkontrolldaten (FCDATA) bzw. Flankendaten bezeichnet, welche die ansteigenden und abfallenden Flanken der Prüfsignalwellenform festlegen. Die Taktdaten (Taktfestlegungsdaten) bestimmen die Taktgebung (Zeitverzögerungen) der ansteigenden und abfallenden Flanken der Wellenformen relativ zum Prüfzyklus. Der Taktgeber 3 empfängt die Taktdaten (Taktfestlegungsdaten) vorab, während er die Musterdaten (Formatkontrolldaten FCDATA bzw. Flankendaten) während des Betriebs erhält.
Beim vorliegenden Beispiel werden zwei Gruppen (T1 und T2) von Flankendaten an den Taktgeber 3 gesandt, welche den Setz- und Rücksetztakten entsprechen. Es handelt sich dabei im einzelnen um eine Setzzeit T1S, eine Rücksetzzeit T1R, eine Setzzeit T2S und eine Rücksetzzeit T2R, wie in 5 dargestellt. Diese Setz- und Rücksetztakte werden letztendlich im Wellenformatierer 4 zur Erzeugung eines Prüfsignals eingesetzt, indem eine Setz-/Rücksetz-Flip-Flop-Schaltung im Wellenformatierer mit den festgelegten Takten betrieben wird. Anders ausgedrückt, bestimmen die Setz- und Rücksetztakte die Taktgebung der ansteigenden und abfallenden Flanken der Prüfsignalwellenform in einer Prüfgeschwindigkeit (Prüfzyklus). Beim Standardbetrieb eines IC-Prüfgeräts können im übrigen in einem Prüfzyklus entweder T1S oder T1R sowie entweder T2S oder T2R wirksam eingesetzt werden.
Auf der Grundlage der Taktdaten und Flankendaten (Formatkontrolldaten) vom Wellenformspeicher 11 erzeugt der Taktgeber 3 einen Taktimpuls (der auch als Gattersignal GATE bezeichnet wird) sowie Hochauflösungs-Taktdaten (HR-Taktdaten). Üblicherweise bezeichnet der Taktimpuls (das Gattersignal) einen Anfangspunkt einer Prüfgeschwindigkeit (eines Prüfzyklus), während die HR-Taktdaten eine Zeitverzögerung von Setz- oder Rücksetzsignal in bezug zum Taktimpuls festlegen. Der Taktgeber 3 weist die Taktimpulse und die HR-Taktdaten über den Echtzeit-Wählschalter 12 einem Setzsignalweg und einem Rücksetzsignalweg des Wellen-Formatierers 4 zu.
Im einzelnen erzeugt der Taktgeber 3 synchron zum (nicht dargestellten) Referenztakt das Gattersignal (den Taktimpuls) GATE, die Hochauflösungs-Taktdaten HR und das (nicht dargestellte) Gruppenauswahlsignal. Auf der Grundlage des Gruppenauswahlsignals wird entweder die Gruppe T1 oder die Gruppe T2 des Taktgebers ausgewählt. Wie bereits erwähnt, legt das Gattersignal GATE einen Referenzzeitpunkt (beispielsweise den Beginn jedes Prüfzyklus) für die ansteigenden und abfallenden Flanken des Prüfsignals fest. Die HR-Taktdaten betreffen eine Verzögerungszeit der Flanken der Prüfsignalwellenform in bezug zum Gattersignal GATE. Die Verzögerungszeit, die durch die Taktdaten HR festgelegt wird, umfaßt ein ganzzahliges Vielfaches des Re ferenztaktzyklus und einen Bruchteil des Referenztaktzyklus.
Der Echtzeit-Wählschalter 12 wählt für das Gattersignal GATE und die HR-Taktdaten einen Setzsignalweg oder einen Rücksetzsignalweg im Wellenformatierer 4 aus und führt sie diesem zu. In der Wahrheitstabelle gemäß 8 ist ein Beispiel für die Zuordnung des Taktimpulses und der HR-Taktdaten durch den Echtzeit-Wählschalter 12 dargestellt, das sich auf den Setzsignalweg bezieht. Dieselbe Zuordnung gilt auch für den Rücksetzsignalweg, was in der Zeichnung allerdings nicht dargestellt ist. Diese Tabelle zeigt, daß die logischen Kombinationen von GATE-T1 und GATE-T2 im linken Teil der Tabelle den Taktimpuls (GATE-SET) und die Taktdaten (HR-SET) im rechten Teil der Tabelle bestimmen, die dem Setzsignalweg im Wellenformatierer 4 zugeführt werden sollen.
Wie sich der Tabelle gemäß 8 entnehmen läßt, sind der Taktimpuls (GATE-SET) und die Taktdaten HR "0", wenn die Gruppe T2 "0" ist und das Gattersignal (GATE-T2) der Gruppe T2 "0" ist. "0" steht hierbei für "nicht vorhanden", während "1" für "vorhanden" steht. Ist GATE-T1 "0" und GATE-T2 "1", so werden der Taktimpuls (GATE-SET) und die HR-Taktdaten der Gruppe T2 dem Wellenformatierer 4 zugeführt. Wenn GATE-T1 "1" und GATE-T2 "0" ist, so werden der Taktimpuls (GATE-SET) und die HR-Taktdaten der Gruppe T1 dem Wellenformatierer 4 zugeführt. Sind GATE-T1 und GATE-T2 "1", so werden der Taktimpuls (GATE-SET) und die kleineren Taktdaten HR-T1 bzw. HR-T2 an den Wellenformatierer 4 gesandt.
Der Wellenformatierer 4 erzeugt ein Setzsignal im Setzsignalweg und ein Rücksetzsignal im Rücksetzsignalweg. In 5 bildet der Setzsignalweg die obere Hälfte des Wellenformatierers 4 und der Rücksetzsignalweg die untere Hälfte des Wellenformatierers 4. Das Setz- und das Rücksetzsignal werden einer Setz-/Rücksetz-Flip-Flop-Schaltung 13 zugeführt. Sowohl der Setz- als auch der Rücksetzsignalweg enthalten eine Grobverzögerungsschaltung 14 und eine Feinverzögerungsschaltung 18, einen Impulsschalter 16, einen Akkumulator 17 sowie ein UND-Gatter 15. Die Grobverzögerungsschaltung 14 erzeugt eine Verzögerungszeit, die durch den ganzzahligen Teil der HR-Taktdaten bestimmt wird. Die Feinverzögerungsschaltung 18 fügt dem Ausgangssignal der Grobverzögerungsschaltung 14 eine Verzögerungszeit hinzu, die durch den Bruchteil der HR-Taktdaten festgelegt wird. Falls nötig, liefert der Impulsschalter 16 zum Ausgleich von Abweichungen (Taktunterschieden) zwischen den Prüfkanälen an den Akkumulator 17 eine Verzögerungszeit.
Als Grobverzögerungsschaltung 14 dient beispielsweise ein Rückzähler zum Zählen der Zahl der durch den ganzzahligen Teil der Taktdaten bestimmten Referenztaktimpulse. Der ganzzahlige Teil der Taktdaten entspricht den höheren Bits des Ausgangssignals des Akkumulators 17. Die Grobverzögerungsschaltung 14 erzeugt somit ein Setzsignal, das um ein ganzzahliges Vielfaches des durch die HR-Taktdaten festgelegten Referenztaktzyklus verzögert ist. Das UND-Gatter 15 dient zur Taktrückstellung für das vom Verzögerungsschalter 14 kommende Setzsignal.
Auf der Grundlage des den niedrigeren Bits der HR-Taktdaten entsprechenden Bruchteils der Verzögerungsdaten fügt die Feinverzögerungsschaltung 18 dem Setzsignal der Gronverzögerungsschaltung 14 eine Verzögerungszeit hinzu, die kürzer ist als ein Zyklus des Referenztakts. Bei der Feinverzögerungsschaltung 18 handelt es sich um eine Analog-Verzögerungsschaltung, die beispielsweise aus in Reihe geschalteten CMOS-Gattern besteht. Das Setzsignal mit einer durch die HR-Taktdaten bestimmten Verzögerungszeit wird somit der Setz/Rücksetz-Flip-Flop-Schaltung 13 zugeführt, um eine ansteigende Flanke des Prüfsignals zu erzeugen. In der gleichen Weise wird das Rücksetzsignal, das ebenfalls eine durch die HR-Taktdaten bestimmte Verzögerungszeit aufweist, zur Setz/Rücksetz-Flip-Flop-Schaltung 13 gesandt, um eine abfallende Flanke des Prüfsignals zu erzeugen.
Bei den obigen Ausführungen ist zu beachten, daß ein IC-Prüfgerät kein Signal erzeugen kann, dessen Zeitintervall kürzer ist als ein Zyklus des Referenztakts. Ein Grund hierfür besteht darin, daß jeder einzelne Vorgang im IC-Prüfgerät mit dem Referenztakt synchronisiert ist, so daß ein Signal mit einer Wiederholungsgeschwindigkeit, die größer ist als die des Referenztakts, vom System nicht erkannt werden kann. Im Hinblick auf die synchronisierte Arbeitsweise des Prüfsystems ist der Referenztakt die kleinste Zeiteinheit. Werden dementsprechend demselben Setzsignalweg zwei Setzsignale mit einem Zeitintervall zugeführt, das geringer ist als der Referenztaktzyklus, so können auf der Grundlage dieser Setzsignale die gewünschten Flanken des Prüfsignals nicht zuverlässig erzeugt werden. Dasselbe gilt auch für die Rücksetzsignale im Rücksetzsignalweg.
6 zeigt eine Taktübersicht für die Arbeitsschritte des IC-Prüfgeräts gemäß 5. Bei diesem Beispiel weist die Prüfgeschwindigkeit (Prüfzyklus) RATE gemäß 6(A) eine zeitliche Länge von vier Zyklen des Referenztakts REFCLK gemäß 6(B) auf. Heim Muster gemäß 6(C) handelt es sich um ein vom Benutzer festgelegtes Prüfmuster. Das vom Benutzer festgelegte Prüfmuster weist im ersten Prüfzyklus die Setzflankendaten T1S auf, die vom Taktgeber für die Gruppe T1 verarbeitet werden, sowie die Rücksetzflankendaten T2R, die vom Taktgeber für die Gruppe T2 verarbeitet werden. Im zweiten Prüfzyklus zeigt das Prüfmuster die Setzflankendaten T2S, die vom Taktgeber für die Gruppe T2 verarbeitet werden, sowie die Rücksetzflankendaten T1R, die vom Taktgeber für die Gruppe T1 verarbeitet werden. Die Zuordnung der Taktflanken (Flankendaten) und Taktgebergruppen kann vom Benutzer des IC-Prüfgeräts frei festgelegt werden, vorausgesetzt, daß pro Prüfzyklus eine Flanke einer Taktgebergruppe zugeordnet wird.
Das GATE SET gemäß 6(D) ist in diesem Fall ein Ausgangssignal der Grobverzögerungsschaltung 14 im Setzsignalweg des Wellenformatierers 4, das eine Verzögerung um ein ganzzahliges Vielfaches des Referenztaktzyklus aufweist. Der Bruchteil der HR-Taktdaten gemäß 6(E) legt eine Feinverzögerungszeit fest, die kürzer ist als ein Zyklus des Referenztakts. Die Feinverzögerungszeit wird von der Feinverzögerungsschaltung 18 mit dem GATE SET gemäß 6(D) addiert, wodurch man das Setzsignal gemäß 6(F) erhält.
In ähnlicher Weise steht das GATE RES gemäß 6(G) in diesem Fall für ein Ausgangssignal der Grobverzöge rungsschaltung im Rücksetzsignalweg des Wellenformatierers gemäß 5, das um ein ganzzahliges Vielfaches des Referenztaktzyklus verzögert ist. Der Bruchteil der HR-Taktdaten gemäß 6(H) legt eine Feinverzögerungszeit fest, die kürzer ist als ein Zyklus des Referenztakts. Die Feinverzögerungszeit wird durch die Feinverzögerungsschaltung mit der GATE RES gemäß 6(G) addiert, wodurch man das Rücksetzsignal gemäß 6(I) erhält.
Auf der Grundlage der in der beschriebenen Weise erzeugten Setz- und Rücksetzsignale liefert die Flip-Flop-Schaltung 13 ein Ausgangssignal (Prüfsignal) gemäß 6(J) mit der vom Benutzer festgelegten Flankentaktgebung. Die Setz- und Rücksetzsignale im zweiten Prüfzyklus werden in ähnlicher Weise erzeugt. Da bei diesem Beispiel die Impulsintervalle im Setzsignalweg bzw. Rücksetzsignalweg länger sind, als der Referenztaktzyklus, erhält man am Ausgang der Flip-Flop-Schaltung 13 die gewünschten Taktflanken des Prüfsignals.
Beim herkömmlichen Halbleiterprüfsystem gemäß den 4 bis 6 treten bei der Erzeugung eines Prüfsignals mit den gewünschten Flankendaten dann Probleme auf, wenn ein System, beispielsweise im Stift-Multiplexmodus, mit hoher Geschwindigkeit arbeitet. Wenn beispielsweise das Zeitintervall zwischen zwei Flanken im selben Weg (Setzsignalweg oder Rücksetzsignalweg) kürzer ist als ein Zyklus des Referenztakts, so kann das System derartige Flanken aus den oben genannten Gründen nicht einwandfrei erzeugen.
Zur umfassenden Bewertung eines Hochgeschwindigkeits-IC-Bauelements werden Einzelstift-IC-Prüfgeräte verwen det, die zur Erzeugung eines Hochgeschwindigkeits-Prüfmusters in einem Stift-Multiplexmodus arbeiten. Bei einem solchen Stift-Multiplexmodus werden Prüfsignalflanken für eine Vielzahl von Prüfkanälen (Stiften des Bauelements) so kombiniert, daß die Wiederholungsrate (die Anzahl der Flanken) des Prüfsignals proportional zur Anzahl der miteinander kombinierten Prüfkanäle ansteigt.
In 7 ist eine Takt-Beziehung im Stift-Multiplexmodus bei herkömmlichen IC-Prüfgeräten dargestellt. Bei diesem Beispiel wird davon ausgegangen, daß der Prüfzyklus (Prüfgeschwindigkeit RATE) in der höchst möglichen Ge schwindigkeit eingestellt wird, in der der Prüfzyklus beinahe dem Referenztaktzyklus entspricht. Wie in den 7(A) und 7(B) dargestellt, weisen dabei der Prüfzyklus RATE und der Referenztakt REFCLK im wesentlichen dieselben Zeitlängen auf. Das gewünschte Ausgangssignal OUT ist in 7(C) dargestellt, wobei die Taktflanken für zwei Prüfkanäle (ungerader Kanal O und gerader Kanal E) miteinander kombiniert werden.
Bei diesem Beispiel werden in der mit a_F und a_L bezeichneten ersten Hälfte des ersten Prüfzyklus die Taktflanken T1O und T3O des ungeraden Prüfgerätkanals (Stiftes) verwendet. In der mit b_F und b_L bezeichneten zweiten Hälfte des ersten Prüfzyklus werden die Taktflanken T1E und T3E des geraden Prüfgerätkanals (Stiftes) eingesetzt. Außerdem zeigt 7(C) die erste Taktflanke T1O des zweiten Prüfzyklus. Die Taktflanken T1O und T3O sind jeweils der ersten Hälfte a_F und der zweiten Hälfte a_L der ersten Hälfte des Prüfzyklus zugeordnet. Die Taktflanken T1E und T3E sind jeweils der ersten Hälfte b_F bzw. der zweiten Hälfte b_L der zweiten Hälfte des Prüfzyklus zugeordnet. Die Bezugszeichen T1O und T3O bezeichnen zwei Taktgebergruppen, wie in 5 durch T1 und T2 dargestellt.
Wie sich 7(C) entnehmen läßt, kommt es bei diesem Beispiel dazu, daß der Zeitintervall K zwischen den beiden ansteigenden Flanken (Setzsignalen) T3O und T1O kürzer ist, als eine Zyklusperiode des Referenztakts. Da Signale, die im selben Signalweg (in diesem Fall im Setzsignalweg) mit einem Zeitintervall aufeinanderfolgen, das kürzer ist als der Referenztaktzyklus, wie bereits beschrieben nicht erkennbar sind, kann das IC-Prüfgerät das gewünschte Prüfsignal gemäß 7(C) nicht erzeugen. Es werden also Halbleiterprüfsysteme benötigt, bei denen dieses Problem nicht auftritt, so daß auf der Grundlage von beliebigen, vom Benutzer vorgegebenen Zeiteinstellungen ein Prüfsignal mit den gewünschten Taktflanken erzeugt werden kann.

DE 195 34 735 A1 beschreibt eine Taktflankenformungsschaltung für ein IC-Prüfsystem mit einer Mustererzeugungseinrichtung, die Musterdaten erzeugt, drei Logik-Verzögerungsschaltungen und der Formatsteuerungseinrichtung, die auf der Grundlage der Musterdaten und des Taktes CK Zeitverzögerungen erzeugen, und Logikschaltungen und variablen Verzögerungsschaltungen, die aus den Zeitverzögerungssignalen Setz- und Rücksetzsignale für ein Flipflop erzeugen.

US 5 406 132 A1 beschreibt einen Wellenformer für Halbleiter-Prüfgeräte. Dieser enthält einen Prüfmustergenerator, der Musterdaten erzeugt, und einen Wellenformgenerator, der Setz- und Rücksetzsignale für das Flipflop erzeugt. Ferner enthält der Wellenformer eine Freigabesignalerzeugungsschaltung, die Freigabedaten erzeugt. Diese geben an, welches der drei Taktsignale ACK, BCK oder CCK genutzt werden soll, wodurch die Flanken-Zeiteinstellung der Ausgangswellenform bestimmt wird.

Es ist eine Aufgabe der vorliegenden Erfindung, ein Halbleiterprüfsystem vorzusehen, bei dem ein Prüfsignal mit einem Zeitintervall zwischen den in derselben Richtung verlaufenden Taktflanken erzeugt werden kann, welches kürzer ist als ein Zyklus des Referenztakts. Diese Aufgabe wird von einem Halbleiterprüfsystem gemäß Anspruch 1 gelöst.

Bei der vorliegenden Erfindung werden Flankendaten ermittelt, die anzeigen, ob die derzeitigen Flankendaten dieselben sind wie die vorhergehenden Flankendaten, und die in diesem Fall die gerade vorliegende Musterflanke von dem vom Benutzer vorgegebenen Zeitpunkt entfernen und an einen Zeitpunkt verschieben, an dem eine tatsächliche Veränderung der Flanke in der Prüfsignalwellenform auftritt. Hierdurch wird das Auftreten einer Situation, in der das Zeitintervall im selben Signalweg kleiner ist als der Referenztakt, verhindert.

Das erfindungsgemäße Halbleiterprüfsystem ist in der Lage, vom Benutzer vorgenommene ungeeignete Einstellungen der Flankendaten zu erkennen und die Flankendaten so zuzuordnen, daß eine gewünschte Flanke in einem anderen Signalweg des Prüfsystems erzeugt wird.

Ferner kann das erfindungsgemäße Halbleiterprüfsystem ein gewünschtes Prüfmuster in einem Stift-Multiplexmodus auch dann erzeugen, wenn die vom Benutzer eingestellten Flankendaten ungeeignet sind.

Es folgt eine kurze Beschreibung der Zeichnung. In der Zeichnung zeigen
1 ein Blockschema eines Beispiels für die Anordnung des Halbleiterprüfsystems gemäß der vorliegenden Erfindung;
2A und 2B Taktübersichten, die eine Beziehung zwischen der Wellenform und der Taktgebung im Stift-Multiplexinodus des Halbleiterprüfsystems gemäß der vorliegenden Erfindung aufzeigen;
3 eine Taktübersicht, die die Vorgänge zur Erzeugung der Taktflanken im Halbleiterprüfsystem gemäß der vorliegenden Erfindung darstellt;
4 ein Blockschema des grundlegenden Aufbaus eines Halbleiterprüfsystems mit gemeinsamen Prüfmitteln herkömmlicher Bauart;
5 ein Blockschema des grundlegenden Aufbaus eines Einzelstift-Halbleiterprüfsystems herkömmlicher Bauart;
6 eine Taktübersicht für die Beziehungen zwischen Wellenformen und Taktgebung im Einzelstift-Halbleiterprüfsystem gemäß 5;
7 eine Taktübersicht für die Beziehungen zwischen Wellenformen und Taktgebung im Stift-Multiplexinodus des Halbleiterprüfsystems gemäß 5;
8 eine Wahrheitstabelle für die Zuordnung der Taktimpulse und der Taktdaten zum Wellenformatierer im Halbleiterprüfsystem gemäß 5;
9 eine Wahrheitstabelle für die Ermittlung der Beziehung zwischen Flankendaten des vorhergehenden und des gegenwärtigen Zyklus durch den Flankendetektor gemäß der vorliegenden Erfindung;
10 eine Wahrheitstabelle für die Umwandlung von Flankenfreigabesignalen in Flankennummern durch den virtuellen Taktgeber gemäß der vorliegenden Erfindung und
11 eine Wahrheitstabelle für die Darstellung der Reihenfolge, in der die Flankendaten vom virtuellen Taktgeber gemäß der vorliegenden Erfindung ausgewählt werden.
Es folgt eine kurze Beschreibung der bevorzugten Ausführungsbeispiele. Ein Ausführungsbeispiel der vorliegenden Erfindung ist in 1 dargestellt. Das Halbleiterprüfsystem gemäß der vorliegenden Erfindung umfaßt einen virtuellen Taktgeber 19 (zweiten Taktgeber), der zwischen dem Wellenformspeicher (WFM) 11 und dem Taktgeber 3 (erster Taktgeber) angeordnet ist. Der weitere Aufbau des Prüfsystems entspricht im wesentlichen dem des herkömmlichen Beispiels gemäß 5.
Beim vorliegenden Ausführungsbeispiel hat der virtuelle Taktgeber 19 die folgende Funktion: Zuerst ermittelt der virtuelle Taktgeber 19 für jeden Setzsignalweg und Rücksetzsignalweg die Beziehung zwischen den vorherigen Flankendaten und den gegenwärtigen Flankendaten im vom Benutzer vorgegebenen Muster. Wenn die gegenwärtigen Flankendaten mit den vorherigen Flankendaten übereinstimmen, so wird das gegenwärtige Flankenmuster von dem vom Benutzer vorgegebenen Zeitpunkt entfernt und an einen Zeitpunkt verschoben, an dem ein tatsächlicher Flankenwechsel in der Prüfsignalwellenform erfolgt. Wenn die Flanke in der genannten Weise verschoben wird, so ändert sich der Flankentyp (Setz- oder Rücksetzflanke) von Setz- zu Rücksetzflanke oder umgekehrt.
Wie sich der Taktübersicht gemäß 7 außerdem entnehmen läßt, kommt es beim herkömmlichen Prüfsystem insofern zu Problemen, als dieses nicht in der Lage ist, die vom Benutzer festgelegten Flanken des Prüfsignals zu erzeugen, wenn eine bestimmte Situation im Stift-Multiplexinodus auftritt. Wie bereits angemerkt, erhöht sich beim Stift-Multiplexinodus die Wiederholungsgeschwindigkeit des Prüfmusters, indem die Takt flanken einer Vielzahl von Prüfkanälen (Stiften) abwechselnd miteinander kombiniert werden. Beim Beispiel gemäß 7 werden die Taktflanken von zwei Prüfstiften (Prüfkanälen) miteinander kombiniert, um ein Prüfsignal zu erzeugen, das doppelt so schnell ist wie das Prüfsignal eines einzigen Kanals.
Heim Stift-Multiplexinodus ist das Prüfsystem jedoch nicht in der Lage, die gewünschten Flanken zu erzeugen, wenn die beiden Flanken desselben Typs (die beispielsweise im Wellenformatierer denselben Signalweg benötigen) voneinander durch weniger als einen Referenztaktzyklus getrennt sind. Dies ist darauf zurückzuführen, daß das gesamte Prüfsystem, wie bereits erwähnt, mit dem Referenztakt synchronisiert ist. Im Beispiel gemäß 7(C) wird die Setzflanke T1O im zweiten Zyklus vom Prüfsystem nicht einwandfrei erzeugt, weil das Intervall K zwischen den beiden Setzflanken (Setzsignalen) T3O und T1O kürzer ist als der Referenztaktzyklus gemäß 7(B).
Beim Beispiel gemäß 7(C) sind im übrigen die Flankendaten des geradzahligen Stifts T3E (Rücksetzflanke) nicht einsetzbar, da die vorherigen Daten T1E bereits die Rücksetzflanke beschreiben. Derartige nutzlose Flanken können vom Benutzer vorgegeben werden, da bei diesem Prüfsystem jede Flankentakteinstellung möglich ist, solange in einem Prüfzyklus eine Flanke pro Taktgebergruppe vorgegeben wird. Wären die Flankendaten T3E bei T1O als Setzflanke und nicht als Rücksetzflanke angegeben, so würde das oben beschriebene Problem hier nicht auftreten, da die Setzflanken von verschiedenen (geraden und ungeraden) Setzsignalwegen weiterverarbeitet werden.
Vor diesem Hintergrund wird der virtuelle Taktgeber 19 gemäß der vorliegenden Erfindung zur Lösung der bei herkömmlichen Halbleiterprüfsystemen auftretenden Probleme eingesetzt. Der virtuelle Taktgeber 19 umfaßt die folgenden Elemente:

(A) Einen Flankendetektor 20 zur Feststellung, ob Flankendaten zweier benachbarter Flanken aus dem Wellenformspeicher (WFM) 11 innerhalb eines Prüfzyklus (Prüfgeschwindigkeit) identisch sind oder nicht. Sind beide identisch, so wird die zweite Flanke als nutzlos eingestuft. Unterscheiden sie sich voneinander, so wird die zweite Flanke als nützlich eingestuft, d.h. sie entspricht einer tatsächlichen Veränderung der Wellenform. Wird eine solche nützliche Flanke ermittelt, so erzeugt der Flankendetektor 20 ein Freigabesignal (ENA).
B) Einen ENA-VT-Konverter 25 zum Umwandeln des Freigabesignals vom Flankendetektor 20 in virtuelle Taktsignale (Flankendatennummern), die Musterflanken für eine tatsächliche Veränderung der Prüfsignalwellenform anzeigen.
C) Einen Flankenzeiger (EDGE-PTR) 27, der den Flankenpunkt (Auswahlsignal) des nächsten Prüfzyklus anzeigt. Der Flankenzeiger 27 umfaßt einen ENA-CNT-Konverter 26 zum Zählen der Zahl der Freigabesignale und einen Akkumulator zum Addieren der gezählten Daten zu den Daten des letzten Prüfzyklus.
D) Einen Wählschalter 30 zum Auswählen der Ausgangsdaten vom ENA-VT-Konverter 25 auf der Grundlage des Ausgangssignals vom Flankenzeiger 27 und zum Übermitteln der ausgewählten Flankendatennummer an den Taktgeber 3.
E) Einen Wählschalter 35 zum Auswählen entweder des Setzbefehls oder des Rücksetzbefehls vom Wellenformspeicher 11 und zur Weiterleitung des gewählten Befehls an den Taktgeber 3.

Der Flankendetektor 20 kann als Vergleichsschaltung (Übereinstimmungsschaltung) ausgeführt sein, die das vorherige Flankensignal mit dem gegenwärtigen Flankensignal vom Wellenformspeicher 11 vergleicht. Die Flip-Flop-Schaltung 22 speichert zeitweise die letzten Daten des vorhergehenden Prüfzyklus und stellt die Taktgebung beim Betrieb des Flankendetektors 20 ein. Der Flankendetektor 20 vergleicht das gegenwärtige Setzsignal mit dem vorherigen Setzsignal (PS) und das gegenwärtige Rücksetzsignal mit dem vorherigen Rücksetzsignal (PR). Wenn keine Übereinstimmung vorhanden ist, so stellt der Flankendetektor ein Freigabesignal (ENA) auf "1", um anzuzeigen, daß die gegenwärtigen Flankendaten benutzt werden sollen. Falls sich eine Übereinstimmung ergibt, so setzt der Flankendetektor das ENA-Signal auf "0", was anzeigt, daß die gegenwärtigen Flankendaten nutzlos sind.
Die vom Flankendetektor 20 ermittelte Beziehung zwischen den Flankensignalen (-daten) und den ENA-Signalen ist in der Wahrheitstabelle gemäß 9 dargestellt. In der Wahrheitstabelle gemäß 9 wird das ENA-Signal auf "0" gesetzt, wenn sowohl das vorherige Setzsignal PS als auch das gegenwärtige Setzsignal S "1" sind, da dann das Prüfmuster durch das gegenwärtige Setzsignal (Setzflankendaten) S nicht wirklich verändert wird. In ähnlicher Weise wird das ENA-Signal auf "0" gesetzt, wenn das vorherige Rücksetzsignal PR und das gegenwärtige Rücksetzsignal R "1" sind, da auch hier das Prüfmuster durch das gegenwärtige Rücksetzsignal (Rücksetzflankendaten) R nicht wirklich verändert wird.
In der Tabelle der 9 wird davon ausgegangen, daß das Setz- und das Rücksetzsignal nicht gleichzeitig auf "1" eingestellt werden. Wenn eine solche Einstellung ermittelt wird, so wird das ENA-Signal auf "X", d.h. "wirkungslos", gestellt.
Das ENA-Signal wird entsprechend jedem Setz- und Rücksetzsignal (Flankendaten) erzeugt. So werden beispielsweise gemäß 1 Freigabeausgangssignale ENA0-ENA3 gemäß den Flankendaten T1O, T3O, T1E bzw. T3E erzeugt. In 1 beziehen sich die Bezugszeichen T1 und T3 auf zwei Taktgebergruppen t1 und t3 im Taktgeber 3. Außerdem betreffen die Bezugszeichen O und E bei den Flankendaten einen ungeraden Prüfkanal (Prüfstift) und einen geraden Prüfkanal (Prüfstift).
Der ENA-VT-Konverter 25 empfängt vom Flankendetektor 20 ENA-Signale und ordnet den entsprechenden Setz- und Rücksetzsignalflankendaten Flankennummern zu. Wenn dann der Flankendetektor 20 ENA-Signale (ENA0, ENA1, ENA2 oder ENA3) mit dem Wert "1" liefert, so werden am entsprechenden Ausgangsanschluß (VT1, VT2, VT3, VT4) des Konverters 25 Daten mit den entsprechenden Flankennummern (0, 1, 2, 3) geliefert. Bei dieser Anordnung bezieht sich das ENA-Signal "1" vom Flankendetektor 20 auf die Flankendaten, die das Prüfmuster tatsächlich verändern. Somit werden an den Ausgangsanschlüssen (VT1, VT2, VT3, VT4) des Konverters 25 die nutzlosen Flankensignale von ihren ursprünglichen Zeitpunkten entfernt und nur die wirklich notwendigen Flanken festgelegt. Der ENA-VT-Konverter 25 kann aus einer Vielzahl von Gatterschaltern bestehen.
10 zeigt eine Wahrheitstabelle, der sich die Beziehung zwischen den Freigabesignalen ENA und den vom Konverter 25 gemäß der vorliegenden Erfindung festzulegenden Flankennummern an den Ausgangsanschlüssen VT1-VT3 entnehmen läßt. Wie sich der Wahrheitstabelle entnehmen läßt, werden am ENA-VT-Konverter 25 die Flankennummern der Vielzahl von VT-Ausgangsanschlüssen auf der Grundlage der ENA-Signale "1" zugeordnet. So werden für ENA0-ENA3 Ausgangssignale 1, 1, 0, 1 den Anschlüssen VT1-VT4 beispielsweise die Flankennummern 0, 1, 3, X (keine Nummer) zugeteilt.
Der ENA-CNT-Konverter 26 zählt die Nummern der tatsächlich notwendigen Flankensignale (Daten) auf der Grundlage der vom Flankendetektor 20 kommenden Flankenfreigabesignale ENA. Wie sich 10 entnehmen läßt, zeigt eine mit EDGCNT bezeichnete Spalte die Nummern der Flanken, die durch Zählen der Zahl der Freigabesignale ENA0-ENA3 "1" ermittelt wurden.
Der Flankenzeiger 27 erzeugt ein Auswahlsignal zur Auswahl des Ausgangsanschlusses VT durch den Wählschalter 30 für den nächsten Prüfzyklus. Der Flankenzeiger 27 besteht aus dem ENA-CNT-Konverter 26 und dem Akkumulator. Der Akkumulator erhält die Zahl der Flankensignale, die mit tatsächlichen Veränderungen der Flanken im Prüfsignal zusammenhängen, vom ENA-CNT-Konverter 26. Das Ausgangssignal vom Akkumulator wird dem Wählschalter 30 als Auswahlsignal zugeführt. Der ENA-CNT-Konver ter 26 kann aus einem Zähler bestehen und der Akkumulator kann von einem Impulsschalter und einem Addierer gebildet werden, wie in 1 dargestellt.
Der Flankenzeiger 27 addiert die vorherigen Zähldaten zu den gegenwärtigen Zähldaten und bestimmt so den für den nächsten Prüfzyklus zu wählenden VT-Anschluß. Auf der Grundlage des Auswahlsignals vom Flankenzeiger 27 wählt der Wählschalter 30 den bestimmten VT-Anschluß des ENA-VT-Konverters 25, um die Flankennummer an den Taktgeber 3 weiterzuleiten.
Die Beziehung zwischen dem Ausgangssignal des Flankenzeigers 27 und den durch die Flankennummer, die von den Anschlüssen VT0-VT3 bestimmt wird, zu spezifizierenden Flankendaten ist in der Wahrheitstabelle gemäß 11 dargestellt. Wie sich der Tabelle entnehmen läßt, werden bei einem Auswahlsignal "0" vom Flankenzeiger 27 die tatsächlichen Flankendaten in der Reihenfolge VT1, VT2, VT3 und VT4 aktiviert. In ähnlicher Weise werden bei einer Anzeige "1" vom Flankenzeiger 27 die tatsächlichen Flankendaten in der Reihenfolge VT4, VT1, VT2 und VT3 aktiviert. Zeigt das Auswahlsignal "2" an, so werden die tatsächlichen Flankendaten in der Reihenfolge VT3, VT4, VT1 und VT2 aktiviert und bei einer Anzeige "3" des Flankenzeigers erfolgt die Aktivierung der tatsächlichen Flankendaten in der Reihenfolge VT2, VT3, VT4 und VT1.
Es folgt eine Beschreibung der Arbeitsweise des Halbleiterprüfsystems gemäß der vorliegenden Erfindung. Vor Beginn der Prüfmustererzeugung erhält der Taktgeber 3 einen Satz von Taktdaten vom Wellenformspeicher durch eine (nicht dargestellte) Prüfgerät-Vielfachleitung.
Die Taktdaten für jede Flanke werden aus einem ganzzahligen Teil, der eine Verzögerungszeit in Form eines ganzzahligen Vielfachen des Referenztaktzyklus darstellt, und einem Bruchteil, der eine Verzögerungszeit darstellt, die kürzer ist als ein Zyklus des Referenztaktes, gebildet. Wie in 5 dargestellt, wird auf der Grundlage der vom VT-Auswahlsignal bestimmten Flankennummer das Setz- bzw. Rücksetzsignal mit der vorgeschriebenen Verzögerungszeit vom Wellenformatierer erzeugt.
Die 2A und 2B zeigen Taktdiagramme, die ein Beispiel für die Arbeitsweise des Halbleiterprüfsystems gemäß der vorliegenden Erfindung wiedergeben. Da dieses Beispiel einen Stift-Multiplexinodus für zwei Kanäle (Stifte) betrifft, enthalten die Flankendaten, d.h. die Formatkontrolldaten (FCDATA) in einem Prüfzyklus (RATE) zwei Taktflanken für einen ungeraden und zwei Taktflanken für einen geraden Kanal. Die Formatkontrolldaten FCDATA vom Wellenformspeicher 11 werden vom Flankendetektor 20 im virtuellen Taktgeber 19 gemäß 1 empfangen.
Beim Beispiel gemäß 2A werden vom Benutzer Musterflanken T1OR, T3OS, T1ES und T3ER als Formatkontrolldaten (FCDATA) im ersten Prüfzyklus (RATE) festgelegt. Dabei betrifft T1OR ein Rücksetzsignal im ungeraden Kanal, T3OS ein Setzsignal im ungeraden Kanal, T1ES ein Setzsignal im geraden Kanal und T3ER ein Rücksetzsignal im geraden Kanal. Geht man davon aus, daß die erste Flanke im zweiten Prüfzyklus T1OS ist (ein Setzsignal im ungeraden Kanal), so entspricht die beabsichtigte Signalwellenform der Darstellung gemäß 2B.
Es wird weiterhin davon ausgegangen, daß der Referenztaktzyklus dem Prüfzyklus entspricht. Unter diesen Umständen ist – ähnlich der Situation gemäß 7(C) – das Zeitintervall zwischen zwei durch T3OS und T1OS festgelegten Setzsignalen kürzer als der Referenztaktzyklus. Da die beiden Setzsignale vom selben Setzsignalweg im ungeraden Kanal erzeugt werden müssen und das Zeitintervall zwischen den beiden Signalen kürzer ist als der Referenztaktzyklus, ist es dem Prüfsystem nicht möglich, derartige Taktflanken zu erzeugen.
Die Flankendaten T1ES betreffen im übrigen ein Setzsignal, das den vorherigen Flankendaten T3OS entspricht. Die Flankendaten T1ES sind somit nutzlos, da diese Flankendaten nicht zu irgendwelchen tatsächlichen Veränderungen der Prüfsignalwellenform beitragen. Außerdem werden aufgrund dieser nutzlosen Flankendaten Signale desselben Typs (in diesem Fall Setzsignale aufgrund T3OS und T1OS) demselben Kanal (d.h. dem ungeraden Kanal) zugeordnet, wodurch die Erzeugung der vorgegebenen Wellenform unmöglich wird.
Der virtuelle Taktgeber 19 gemäß 1 löst die in den Situationen gemäß 2A bzw. 7(C) auftretenden Probleme. Eine der Situation gemäß 2A identische Situation ist in 3(A) dargestellt. Zur Lösung dieses Problems werden die Flankendaten T1E, die den Flankendaten T3E entsprechen (wobei sich beide auf Rücksetzflanken im geraden Kanal beziehen) in 2 durch den virtuellen Taktgeber 19 entdeckt und vom vorgegebenen Zeitpunkt entfernt. Der virtuelle Taktgeber 19 verschiebt die Flanke T1E außerdem auf den Zeitpunkt der Flanke T3E, wie sich 3(B) entnehmen läßt.
Dementsprechend wird auch die Flanke T3E auf den Zeitpunkt von T1O im nächsten Prüfzyklus verschoben. Somit wird das erste Setzsignal im zweiten Prüfzyklus nicht dem ungeraden Kanal in 3(A), sondern dem geraden Kanal in 3(B) zugeordnet. Da Flanken gleichen Typs (in diesem Fall Setzsignale) durch verschiedene Signalwege weitergeleitet werden (die Flanke T3O durch den Setzsignalweg im ungeraden Kanal, die Flanke T3E durch den Setzsignalweg im geraden Kanal), kann die vorgesehene Wellenform fehlerfrei erzeugt werden, obwohl das Zeitintervall zwischen den beiden Flanken kürzer ist als der Referenztaktzyklus.
Bei dieser Erfindung erhält der Prüfkanal mit der ungeraden Nummer die Flankendaten T1O und T3O und der Prüfkanal mit der geraden Nummer die Flankendaten T1E und T3E. Es können zwar drei oder mehr Kanäle miteinander kombiniert werden; beim Ausführungsbeispiel eines Betriebs im Stift-Multiplexinodus gemäß den 1 bis 3 werden jedoch nur zwei Prüfkanäle miteinander kombiniert. Jeder Prüfkanal umfaßt den Wellenformatierer gemäß 5. Die Ausgangssignale der beiden Wellenformatierer werden zu einem (nicht dargestellten) Reihensignal kombiniert. Für den Einsatz des virtuellen Taktgebers 19 wird die durch den Benutzer für einen Prüfzyklus RATE festgelegte Reihenfolge der Flanken bestimmt. T1O, T3O, T1E und T3E stellen eine solche Reihenfolge von Flanken dar; diese Reihenfolge bleibt während aller Arbeitsschritte unverändert.
Prüfmusterdaten A, B, C ... für den ungeraden Kanal (Stift) und Prüfmusterdaten A, B, C ... für den geraden Kanal (Stift) werden dem Wellenformspeicher 11 zugeführt und dort gespeichert. Auf der Grundlage der Prüf musterdaten liefert der Wellenformspeicher vor Inbetriebnahme die Taktdaten an den Mustergenerator 3. Auf der Grundlage der Prüfmusterdaten liefert der Wellenformspeicher 11 außerdem die einem Setzsignal (S) und einem Rücksetzsignal (R) entsprechenden Formatkontrolldaten (Flankendaten) für jede Flanke an den Flankendetektor 20. So werden im einzelnen Flankendaten T1OS und T1OR, Flankendaten T3OS und T3OR, Flankendaten T1ES und T1ER und Flankendaten T3ES und T3ER an den Flankendetektor 20 gesendet. Die Informationen bezüglich der Setz- und Rücksetzsignale werden auch dem Wählschalter 35 zugeführt, wodurch der Flankentyp (Setz- oder Rücksetzflanke) für die vom Wählschalter 30 auszuwählende Flanke im Taktgeber 3 festgelegt wird.
Der Flankendetektor 20 vergleicht die Flankendaten mit den vorherigen Flankendaten und ermittelt so, ob dieselben Setzflanken oder dieselben Rücksetzflanken in den vom Benutzer festgelegten Flankendaten vorkommen. Eine solche Beziehung ist in der Wahrheitstabelle gemäß 9 dargestellt. Wenn die vom Benutzer festgelegten Flankendaten eine tatsächliche Veränderung der Wellenform beinhalten, so wird das Freigabesignal ENA auf "1" gestellt. Falls die vom Benutzer vorgegebenen Flankendaten eine nutzlose Flanke, wie etwa T1ES in 2, enthalten, so wird das Freigabesignal ENA auf "0" gestellt. Der Flankendetektor 20 erzeugt so für die Flankendaten gemäß 3(A) Signale ENA1-ENA3 gemäß 3(E).
Nach Empfang des vom Flankendetektor 20 erzeugten ENA-Signals weist der ENA-VT-Konverter 25 auf der Grundlage der gerade bestimmten Flankenreihenfolge Flankennummern zu, etwa "0" für T1O, "1" für T3O, "2" für T1E und "3" für T3E. Die Flankennummer wird allerdings nur dem VT-Anschluß zugeordnet, der den Flankendaten entspricht, welche einer tatsächliche Veränderung der Prüfsignalwellenform entsprechen. Diejenigen Flankendaten, die keine tatsächliche Veränderung der Wellenform betreffen, erhalten hingegen keine Flankennummer. Die genannte Beziehung ist in der Wahrheitstabelle gemäß 10 dargestellt. Der ENA-VT-Konverter 25 erzeugt somit an den Anschlüssen VT1-VT3, wie in 3(F) dargestellt, die Flankennummern für die Flankendaten gemäß 3(A).
Die in 3(E) dargestellten ENA-Signale werden auch dem Flankenzeiger 27 gemäß 1 zugeführt. Der ENA-CNT-Konverter 26 zählt die Zahl der Flanken, die tatsächlich die Prüfsignalwellenform verändern. Die ermittelten Daten sind in 3(C) für die Flankendaten gemäß 3(A) dargestellt. Die vom ENA-CNT-Konverter 26 ermittelten Daten werden vom Akkumulator im Flankenzeiger 27 mit den vorherigen Daten addiert. Das resultierende Ausgangssignal (Auswahlsignal) des Flankenzeigers 27 ist in 3(D) dargestellt. Das Auswahlsignal im ersten Prüfzyklus ist "0". Für den zweiten bis sechsten Prüfzyklus ist das Auswahlsignal "3", "2", "0" bzw. "3", wie in 3(D) dargestellt.
Auf der Grundlage der Auswahlsignale vom Flankenzeiger 27 weist der Auswahlschalter 30 dem Taktgeber 3 die entsprechenden VT-Signale zu. Da das erste Auswahlsignal vom Flankenzeiger "0" ist, werden vom Auswahlschalter Ausgangssignale VT1-VT3 mit den Flankennummern "0", "1" bzw. "3" ausgewählt. In Reaktion auf die Flankennummern vom Auswahlschalter 30 erzeugt der Takt schalter 3 Taktdaten gemäß 3(G) und Formatkontrolldaten gemäß 3(H).
Der Taktgeber 3 empfängt auch Daten zum Flankentyp (Setz- oder Rücksetzflanke) entsprechend den Flankendaten T1O, T3O, T1E und T3E durch den Wählschalter 35. Auf der Grundlage der bezeichneten Flankennummern und der Flankentypdaten erzeugt dann der Taktgeber 3 Setz- und Rücksetzsignale zur Erzeugung aufsteigender und abfallender Flanken des Prüfsignals.
Auf der Grundlage der vom Benutzer festgelegten Flankendaten gemäß 3(I), die zur Erzeugung einer Wellenform gemäß 3(A) führen sollen, kann vom Prüfsystem gemäß der vorliegenden Erfindung die Ausgangswellenform gemäß 3(J) erzeugt werden. Bei der vorliegenden Erfindung werden die vom Benutzer vorgegebenen Flanken gemäß 3(I) vom Prüfsystem in Flanken gemäß 3(K) verwandelt, wodurch es möglich wird, die gewünschte Wellenform zu erzeugen.
Die vorliegende Erfindung wurde bisher in bezug auf Beispiele erläutert, bei denen die Flankendaten für zwei Prüfkanäle im Multiplexmodus miteinander kombiniert werden. Allerdings kann die Idee der vorliegenden Erfindung auch auf einen Stift-Multiplexinodus für drei oder mehr Prüfkanäle angewandt werden.
Ein Halbleiterprüfsystem gemäß der vorliegenden Erfindung ist in der Lage, ein Prüfsignal zu erzeugen, bei dem ein Zeitintervall zwischen den in derselben Richtung verlaufenden Taktflanken kürzer ist als ein Zyklus des Referenztaktes. Das Halbleiterprüfsystem kann hierdurch ein Hochgeschwindigkeitsprüfsignal erzeugen, in dem es Taktflanken einer Vielzahl von Prüfkanälen miteinander kombiniert. Das Halbleiterprüfsystem kann vom Benutzer vorgegebene ungeeignete Angaben zu den Flankendaten erkennen und die Flankendaten so verschieben, daß eine gewünschte Flanke in einem anderen Prüfweg des Prüfsystems erzeugt wird.

Claims

Halbleiterprüfsystem zur Prüfung eines Halbleiterbauelements, enthaltend einen Wellenformspeicher (11) zur Speicherung von Flankendaten, die die Flanken einer Prüfsignalwellenform bestimmen, welche auf der Grundlage eines Prüfprogramms an ein zu prüfendes Halbleiterbauelement (9) geleitet wird; einen ersten Taktgeber (3) zur Erzeugung von Taktdaten und Taktimpulsen für jeden Prüfzyklus, wobei die Taktimpulse eine Zeitreferenz des Prüfzyklus und die Taktdaten eine Verzögerungszeit gegenüber dem Taktimpuls darstellen und die Taktdaten im ersten Taktgeber (3) auf der Grundlage des Prüfprogramms erzeugt und gespeichert werden; einen Wellenformatierer (4) zur Erzeugung eines Setz- und eines Rücksetzsignals zur Erzeugung der Prüfsignalwellenform in Abhängigkeit von den vom ersten Taktgeber (3) kommenden Taktdaten und dem Taktimpuls; sowie einen zwischen dem Wellenformspeicher (11) und dem ersten Taktgeber (3) vorgesehenen zweiten Taktgeber (19) zum Erkennen von Flankentypen, die definiert sind durch vorherige Flankendaten und gegenwärtige Flankendaten aus dem Wellenformspeicher, die jeweils dem Setz- und dem Rücksetzsignal entsprechen, sowie zum Entfernen der gegenwärtigen Flankendaten, wenn der Flankentyp in den gegenwärtigen Flankendaten dem der vorherigen Flankendaten entspricht, und zum Verschieben der gegenwärtigen Flankendaten auf einen Zeitpunkt, an dem eine tatsächliche Flankenveränderung der Prüfsignalwellenform erfolgt, wobei der Flankentyp von einer Setzflanke zu einer Rücksetzflanke bzw. umgekehrt wechselt, sofern der zweite Taktgeber die gegenwärtigen Flankendaten auf den Zeitpunkt eines tatsächlichen Wechsels der Prüfsignalwellenform verschiebt.
Halbleiterprüfsystem nach Anspruch 1, weiterhin enthaltend einen Echtzeit-Wählschalter (12) zum wahlweisen Weiterleiten des Taktimpulses und der Taktdaten vom ersten Taktgeber (3) an den Wellenformatierer (4).
Halbleiterprüfsystem nach Anspruch 1, wobei das Prüfsystem in einem Stift-Multiplexmodus arbeitet, in dem eine Vielzahl von Prüfkanälen in Art einer Parallel-Reihen-Umwandlung so kombiniert werden, daß die Prüfsignalwellenform in Reihenform entsteht, wobei die Wiederholungsgeschwindigkeit proportional zur Anzahl der multiplizierten Prüfkanäle größer ist als die ursprüngliche Wiederholungsgeschwindigkeit.
Halbleiterprüfsystem gemäß Anspruch 1, wobei das Prüfsystem ein Einstift-Prüfsystem ist, bei dem für jeden Prüfkanal gesondert von den anderen Prüfkanälen Hardware- und Softwaremittel vorgesehen sind, so daß die Prüfparameter für jeden Kanal unabhängig von den anderen Kanälen festgelegt werden können.
Halbleiterprüfsystem nach Anspruch 1, wobei der zweite Taktgeber die folgenden Bestandteile enthält: einen Flankendetektor (20) zur Feststellung, ob Flankendaten zweier benachbarter Flanken aus dem Wellenformspeicher (11) identisch sind oder nicht, und zur Erzeugung eines Freigabesignals, wenn die beiden Flanken sich unterscheiden; einen Konverter (25) zum Umwandeln des Freigabesignals vom Flankendetektor in Flankennummern, die Musterflanken für eine tatsächliche Veränderung der Prüfsignalwellenform anzeigen; einen Flankenzeiger (27) zur Erzeugung eines Auswahlsignals für die Flankendatennummern für den nächsten Prüfzyklus; einen ersten Wählschalter (30) zum Auswählen der Flankendatennummern vom Konverter auf der Grundlage des Auswahlsignals vom Flankenzeiger und zum Übermitteln der ausgewählten Flankendatennummer an den ersten Taktgeber (3); sowie einen zweiten Wählschalter (35) zum Auswählen entweder des Setzbefehls oder des Rücksetzbefehls vom Wellenformspeicher (11) und zur Weiterleitung des gewählten Befehls an den ersten Taktgeber (3).
Halbleiterprüfsystem gemäß Anspruch 5, wobei der Flankenzeiger (27) einen Zähler (26) zum Zählen der Zahl der vom Flankendetektor kommenden Freigabesignale und einen Akkumulator zum Addieren der gezählten Daten zu den Daten des letzten Prüfzyklus umfaßt.
Halbleiterprüfsystem nach Anspruch 1, wobei die Taktdaten aus einem ganzzahligen Teil, der eine Verzögerungszeit darstellt, welche ein ganzzahliges Vielfaches eines Zyklus des Referenztaktes (REFCLK) ist, sowie aus einem Bruchteil besteht, der eine Verzögerungszeit darstellt, welche kürzer ist als ein Zyklus des Referenztaktes (REFCLK).
Halbleiterprüfsystem nach Anspruch 1, wobei der Wellenformatierer die folgenden Bestandteile umfaßt: einen Setzsignalweg zur Erzeugung des Setzsignals, enthaltend eine Grobverzögerungsschaltung (14) zur Verzögerung eines Eingangssignals um ein ganzzahligen Vielfaches eines Zyklus des Referenztaktes und eine Feinverzögerungsschaltung (18) zur Verzögerung eines Eingangssignals um einen Bruchteil eines Zyklus des Referenztaktes; einen Rücksetzsignalweg zur Erzeugung eines Rücksetzsignals, enthaltend eine Grobverzögerungsschaltung (14) zur Verzögerung eines Eingangssignals um ein ganzzahliges Vielfaches eines Zyklus des Referenztaktes und eine Feinverzögerungsschaltung (18) zur Verzögerung eines Eingangssignals um einen Bruchteil eines Zyklus des Referenztaktes; sowie eine Flip-Flop-Schaltung (13) zum Empfang des Setzsignals vom Setzsignalweg und des Rücksetzsignals vom Rücksetzsignalweg zur Erzeugung der Prüfsignalwellenform.
Halbleiterprüfsystem nach Anspruch 1, weiterhin enthaltend einen Steuersender (5) zum Empfang eines Ausgangssignals vom Wellenformatierer (4) und zum Bereitstellen der Prüfsignalwellenform an das zu prüfende Halbleiterbauelement (9) mit vorbestimmter Amplitude.