DE10297488T5

DE10297488T5 - Halbleiterprüfer

Info

Publication number: DE10297488T5
Application number: DE10297488T
Authority: DE
Inventors: Hiroyasu Nakayama
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 2001-11-20
Filing date: 2002-11-20
Publication date: 2004-11-11
Also published as: JP2003156543A; US7015685B2; WO2003044549A1; US20050022088A1

Abstract

Halbleiterprüfer, geeignet zur Erzeugung eines Zeitsteuerkantenpulses einer verschiedenen Periode M, welche verschieden von einer Periode N, welche eine Prüfperiode (test rate) des Halbleiterprüfers ist, enthaltend: Periodenumformmittel geeignet zur Erzeugung des Zeitsteuerkantenpulses, dessen verschiedene Periode M verschieden ist von der Periode N der Prüfperiode (test rate) ohne Anwendung einer Mehrzahl von Zeitsteuersätzen (timing sets), welche in dem Halbleiterprüfer vorgesehen sind.

Description

Die vorliegende Erfindung betrifft einen Halbleiterprüfer zum Prüfen eines Prüflings (DUT = device under test) mit einer Mehrzahl von Anschlüssen (ports), deren Perioden (Frequenzen) verschieden sind. Insbesondere betrifft die vorliegenden Erfindung einen Halbleiter geeignet zur Generierung eines Prüfmusters, durch welches ein DUT mit einer Mehrzahl von Anschlüssen, deren Perioden verschieden sind, ohne eine Mehrzahl von Zeitspeichern (timing memories) zum Speichern endlicher Zeitsteuersätze (timing sets) geprüft werden kann.
Zusätzlich beansprucht die vorliegende Anmeldung die Vorteile und die Priorität von der japanischen Anmeldung Nr. 2001-354220, welche am 20. November 2001 angemeldet wurde, wobei der gesamte Inhalt dieser Anmeldung durch Bezugnahme in die folgende Anmeldung für jegliche Zwecke inkorporiert sein soll.
1 zeigt die schematische Konfiguration eines Halbleiterprüfers. Die Hauptkonfigurationselemente beinhalten einen Taktgeber (timing generator TG), einen Mustergenerator (pattern generator PG), einen Signalformformatierer (waveform formatter FC), eine Stiftelektronik (pin electronics PE) und einen logischen Komparator (logic comparator DC). Die Stiftelektronik PE beinhaltet einen Treiber (driver DR), einen Komparator (comparator CP), etc. Vorliegend werden, da Halbleiterprüfer prinzipiell öffentlich vorbekannt sind und technisch gut bekannt sind, die Signale oder Konfigurationselemente, abgesehen von den Hauptelementen, welche sich auf diese Erfindung beziehen, nicht näher beschrieben.
2 zeigt ein Beispiel eines DUT, welcher zwei Anschlüsse aufweist, welche verschiedene Perioden (zwei Arten von Perioden) benötigen. Der DUT enthält einen FIFO-Speicher und einen darin eingebauten PLL-Oszillator. Der eingebaute PLL-Oszillator erzeugt eine Taktfrequenz, welche resultiert aus dem Empfang eines Eingabetakte (input clock CLKIN) und Umformung desselben bei einer Rate (rate) von N/M, und liefert dieses an ein Wiedergewinnungstakteingabeterminal (retrieving clock Input terminal RCLK) des FIFO.
3 zeigt ein Zeitablaufdiagramm (timing chart), wobei der DUT in 2 geprüft wird mit einer Prüfperiode (test rate), welche als Periode N gesetzt wird in Übereinstimmung mit einem konventionellen Halbleiterprüfer.
Wie in 3 gezeigt ist es, da DATAIN und CLKIN mit der Periode M arbeiten, wenn die Prüfrate (test rate) unterbrochen (cut-out) ist bei der Einheit der Perio de N, unausweichlich verschiedene Zeitsteuersatzsignale (different timing set signals-TS signals) TS1 bis TS 8 für jeden Zyklus zu trennen und anzufügen. Allerdings, wegen einer einfachen Periode (kleinste gemeinsame mehrfache Periode P (least common multiple period P)) in dem Fall, in welchem die Periode M siebenmal und die Periode N achtmal eine Runde machen, wird ein Umlauf fertiggestellt mit acht der 8 der TS-Signale TS1 bis TS8. Allerdings sind in einem praktischen DUT-Test mehrere Periodenbedingungen erforderlich. Die Anzahl der zu benutzenden Zeitsteuersätze (number of TS), welche benötigt ist, ist (die kleinste gemeinsame mehrfache Perioden der Perioden M und N) durch die Periode N.
In der Zwischenzeit ist die Anzahl der TS, welche dem Halbleiterprüfer vorgegeben sind, endlich mit einer Anzahl von 1024. In Fällen, in welchen diese Bedingung überschritten wird, besteht das Problem, dass der Vorrichtungstest schwierig ist. Andernfalls ist es notwendig die Anzahl der TS zu erhöhen. Die Zeitsteuersätze sind gegeben in einem LSI für jeden einzelnen Prüfkanal. Außerdem ist eine Wechselbarkeit im Betrieb (on-the-fly) notwendig, und ist es notwendig, dass ein Betrieb bei einer maximalen Prüfrate möglich ist, beispielsweise 500 MHz. Entsprechend erzeugt die Erhöhung der Speicherkapazität der Zeitsteuersätze auf das zwei- oder vierfache der Kapazität ein Problem, dass die Anzahl der Prüfkanäle, welche in einem LSI eingebaut werden können, abnimmt. Außerdem führt die Erhöhung der Speicherkapazität zu einem Problem der hohen Kosten.
4 zeigt ein Ablaufdiagramm, in welchem ein Testmuster in Erwiderung (in response) zu den Perioden M und N generiert ist mit in einem verwendeten prakti schen Halbleiterprüfer vorgesehenen Zeitsteuersätzen. Die Prüfrate (test rate) des Halbleiterprüfers passt in die Periode N der DATAOUT-Seite, so dass CLKIN und DATAIN der Periode M benötigt ist, um ein Muster zu liefern, welches angewandt werden soll, welches verzögert worden ist durch einen vorbestimmten Betrag, so dass die Zeitsteuerkanten (timing edges) vorkommen sollten an jeweils vorbestimmten Positionen durch sequentiellen Wechsel der TS-Signale für jeden Umlauf bei Verwendung von acht TS, d.h. TS1 bis TS8.
5 zeigt ein Beispiel eines Testmusters in Erwiderung des Zeitablaufdiagramms in 4. Dies ist ein Testmusterausschnitt (test pattern cut out) mit der Prüfrate, welche als Periode N angenommen wurde. Hierin ist "NOP" eine Sequenzanweisung, welche angibt Fortzufahren zu der nächsten Adresse im Falle des Auftretens (performing) des Musters dieser Adresse, und "STOP" ist eine Anweisung, um die Erzeugung des Musters im Falle des Auftritts (performing) des Musters dieser Adresse zu vervollständigen. TS1 bis TS8 sind Verzögerungsdaten, welche den Verzögerungsbetrag bestimmen von jedem Startpunkt der Periode N für jede Zykluskante (cycle edge). Pulse bzw. Impulse (Pulses) werden erzeugt zu dem Zeitpunkt (at the timing), welcher verzögert worden ist bei einem vorbestimmten Betrag für jeden Zyklus auf der Basis der TS'e. Außerdem sind all diese gespeichert in einem Musterspeicher (Pattern memory), welcher nicht gezeigt ist, innerhalb des Mustergenerators PG.
6 zeigt ein Blockdiagramm eines Taktgebers TG, einen Signalformformatierer FC und einen herkömmlichen logischen Komparator DC, einen der Prüferkanäle darstellend. Außerdem sind die Prüferkanäle abhängig von der Systemkonfiguration und hunderte oder tausen de von Kanälen sind vorgesehen.
Der TG, welcher diese Erfindung betrifft, greift zu auf einen Zeitsteuersatzspeicher (timing set memory TSM) zum Speichern von Verzögerungsinformationen und liefert eine Vielzahl von Kantenpulsen (edge pulses TDT), welche das Ergebnis der verzögernden Zeitpulse sind mit variablen Verzögerungsmitteln d22 durch einen vorbestimmten Betrag in dem entsprechenden Zyklus, basierend auf einem Zeitsteuersatzsignal (timing set signal TTS), welches das Ergebnis des Empfangs eines Zeitsteuersatzsignals PGTS ist, welches den Zeitsteuersatz bestimmt von dem PG, gezeigt in 1 durch eine Prüfperiodenerzeugungseinheit 10. Außerdem gibt er einen Prüfratentakt (test rate clock TRATE) aus, welcher die Prüfrate angibt.
Der zu dieser Erfindung gehörige FC beinhaltet einen FIFO 42 und eine Formatiereinheit 44. Der FIFO 42 erhält ein Testmuster PAT1 von dem PG, speichert es in einem Speicher mit einer Prüftaktrate (rate clock RATECLK, und liefert FIFO-Ausgangsdaten 42s, welche das Ergebnis ist der Widergewinnung des in dem FIFO gespeicherten Inhaltes zu der Zeit des Prüfratentaktes TRATE zu der Formatiereinheit 44.
Die Formatiereinheit 44 erhält die Ausgangsdaten 42s des FIFO, und gibt einen Treiberpuls (drive pulse DRP) aus, der das Ergebnis des Empfangs einer vorbestimmten Anzahl von Kantenpulsen TDT ist und formatiert diese in eine vorbestimmte Signalform, welche angewandt werden soll, zu dem DUT über die Pinelektroniken (pin electronics).
Der DC, welcher zu dieser Erfindung gehört, enthält einen FIFO 52 und einem Komparator 54. Der FIFO 52 erhält ein erwartetes Wertemuster PAT2 von dem PG, speichert es in einem Puffer mit dem Prüftakt (rate clock RATECLK) und liefert FIFO-Ausgangsdaten 52s, welche das Ergebnis sind der Wiedergewinnung des in dem FIFO gespeicherten Inhaltes zu der Zeit des Prüfratentaktes TRATE zu dem Komparator 54.
Der Komparator 54 erhält die FIFO-Ausgangsdaten 52s, empfängt eine Mehrzahl von Kantenpulsen TDT als ein Ausblendsignal, und gibt ein Fehlsignal (fail Signal FL) aus, welches das Ergebnis ist der Beurteilung der Qualität des Komparatorsignals CPD, welches ein Erwiderungssignal von dem DUT unter einer vorbestimmten Vergleichsbedingung ist.
Entsprechend der herkömmlichen Konfiguration in 6 (wie oben beschrieben) ist es notwendig, ein Testmuster anzuwenden in 5 zu der Signalform des Ablaufdiagramms, welches in 4 gezeigt ist. Daher werden, selbst im Falle von zwei Arten von Perioden und in einem einfachen Fall, dass die kleinste gemeinsame Periodenmehrzahl P 8 beträgt (least common multiple period P = 8), 8 Zahlen von TSs gebraucht, d.h. TS1 bis TS8 gebraucht. Im Falle von drei Arten von Perioden bekommt die kleinste gemeinsame Periodenmehrzahl Periode P für die drei Arten von Perioden einen größeren Wert. Wenn die kleinste gemeinsame Periodenmehrzahl P 1024 übersteigt, wird die Prüfung unmöglich, und es ist notwendig den Zeitsteuerspeicher (timing memory) auf das zwei- oder vierfache erheblich zu erhöhen. In dieser Hinsicht hat der herkömmliche Halbleiterprüfer ein Anwendungsproblem, welches nicht vorteilhaft ist.
Daher ist es ein Ziel der vorliegenden Erfindung, einen Halbleiterprüfer bereitzustellen zum Prüfen einer Halbleitervorrichtung durch Generieren von Pulsen (beispielsweise anzuwendenden Signalformen (waveforms) von verschiedenen Wiederholungsperioden zu einem DUT, welcher Anschlüsse von verschiedenen Perioden (Frequenzen) ohne den Gebrauch mehrfacher Zeitspeicher zum Speichern (holding) von Zeitsteuersätzen (timing sets) ermöglicht.
Außerdem ist es eine Aufgabe der vorliegenden Erfindung einen Halbleiterprüfer bereitzustellen, welcher geeignet ist zur einfachen Herstellung von Pulsen (beispielsweise anzuwendenden Signalformen (waveforms to be applied), zu Zeiten deren Perioden (Frequenzen) verschieden sind.
Das erste Mittel zum Erreichen der obigen Ziele wird gezeigt werden.
Um die obigen Probleme zu lösen ist ein Halbleiterprüfer notwendig zur Generierung eines Zeitsteuerkantenpulses (timing edge pulse) einer verschiedenen Periode M, welche verschieden von einer Periode N ist, welche eine Prüfperiode (test rate) des Halbleiterprüfers ist, wobei dieser enthält:
Periodenumformmittel geeignet zur Generierung von Zeitsteuerkantenpulsen, deren verschiedene Periode M verschieden ist von der Periode N der Testrate ohne Anwendung einer Mehrzahl von Zeitsteuersätzen von in dem Halbleiterprüfer vorgesehenen Zeitsteuersätzen bzw. Zeitsteuersätzen (timing sets).
Entsprechend der Erfindung ist es möglich einen Halbleiterprüfer zu realisieren zum Prüfen einer Halbleitervorrichtung durch Generierung von Pulsen (beispielsweise Signalformen (waveforms)), welche angewendet werden sollen oder Ausblendsignale) von ver schiedenen Wiederholungsperioden zu einem DUT, welcher Anschlüsse von verschiedenen Perioden (Frequenzen) aufweist ohne Verwendung von mehrfachen Zeitspeichern, welche Zeitsteuersätze beinhalten.
Außerdem werden die zweiten Mittel zum Erreichen der obigen Ziele gezeigt werden.
Um die obigen Aufgaben zu lösen, enthält ein Halbleiterprüfer, welcher ausgestattet ist mit einer Mehrzahl von Zeitsteuersätzen, geeignet zur Beaufschlagung mit einem vorbestimmten Verzögerungsbetrag für den jeden Prüferkanal mit Referenzzeit, welche als Basispunkt angenommen wird, wo eine Prüfperiode (test rate) des Halbleiterprüfers genommen wird als Referenzzeit, und konfiguriert ist einen Zeitsteuerkantenpuls zu generieren, welcher verzögert ist durch einen vorbestimmten Betrag basierend auf den Zeitsteuersätzen, Periodenumformmittel geeignet zur Generierung eines Zeitsteuerkantenpulses, dessen verschiedene Periode M (different period M) verschieden ist von einer Periode N, welche eine Prüfrate des Halbleiterprüfers ist ohne Anwendung der Mehrzahl von Zeitsteuersätzen in Hinblick auf einen Prüferkanal zur Erzeugung von Zeitsteuerkantenpulsen (timing edge pulse).
Außerdem werden dritte Mittel zur Erzielung der obigen Ziele gezeigt werden.
Um die obigen Aufgaben zu lösen, enthält ein Halbleiterprüfer, ausgestattet mit einer Mehrzahl von Zeitsteuersätzen, geeignet zur Beaufschlagung eines vorbestimmten Verzögerungsbetrages für jeden Prüferkanal mit Referenzzeit/Referenzzeitsteuerung (timing) als Basispunkt, wobei eine Testperiode (test rate) des Halbleiterprüfers genommen ist als Referenzzeit (reference timing), und konfiguriert zur Generierung eines Zeitsteuerkantenpulses verzögert durch einen vorbestimmten Betrag basierend auf den Zeitsteuersätzen, verschiedene Periodenbestimmungsmittel geeignet zur Generierung eines Zeitsteuerkantenpulses dessen verschiedene Periode M verschieden ist von einer Periode N, welche eine Prüfrate (test rate) des Halbleiterprüfers ist, ohne abhängig zu sein von einem Zeitsteuersatzsignal PGTS zur Bestimmung einer Zeitsteuersatzanzahl (timing set number), welche generiert ist von einem Mustergenerator PG in Hinblick auf einen Prüferkanal zur Generierung des Zeitsteuerkantenpulses und zur Kontrolle der Bestimmung der verschiedenen Perioden M um unanhängig von außen zu sein.
Außerdem werden die vierten Mittel zur Erzielung der obigen Ziele gezeigt werden.
Der Halbleiterprüfer enthält eine Testperiodenerzeugungseinheit 10, wobei die Testperiodenerzeugungseinheit 10 einen Prüftakt RATECLK der Periode N generiert, welche bestimmt als Prüfperiode (test rate) des Halbleiterprüfers basierend auf dem Zeitsteuersatzsignal PGTS zur Bestimmung der Zeitsteuersatzanzahl (TS number) generiert von dem Mustergenerator PG und die Periodenumformmittel, die Prüfrate RATECLK der Periode N erhalten, gibt, ein Periodenumformtakt ausgibt, welcher umgeformt und generiert wurde mit der verschiedenen Periode M, und liefert den Periodenumformtakt TRATECLK zu einem Zeitsteuergenerator TG auf der nächsten Stufe des Prüferkanals.
Außerdem wird das fünfte Mittel zur Erzielung der obigen Ziele gezeigt werden.
Der Periodenumformtakt TRATECLK wird erzeugt, um einen Takt der verschiedenen Periode M durch Erhalt eines Verzögerungsbetrages einer Periodendifferenz zwischen der Periode N, der Prüfrate und der verschiedenen Periode M (M–N) und Anwendung einer vorbestimmten Verzögerung für jeden Takt der Prüfrate zu sein.
Außerdem werden sechste Mittel zur Erzielung der obigen Ziele gezeigt werden. Hier zeigt 8 die Mittel zur Erzielung der obigen Ziele, welche diese Erfindung betreffen.
Bezüglich eines Aspekts der Periodenumformmittel beinhalten diese Periodendifferenz Akkumulierungsmittel zur Generierung von Daten unter verschiedenen Perioden akkumulierten und gehaltenen Daten 108s), welche resultieren aus dem akkumulierenden Addieren einer Periodendifferenz zwischen der Periode N der Prüfrate und der verschiedenen Periode M (M–N), und Taktumformmittel für die verschiedene Periode (different period clock converting means) zur Ausgabe eines Periodenumformtaktes TRATECLK, welcher resultiert aus dem Empfang des Prüftaktes RATECLK der Periode N und dem Umformen des Prüftaktes RATECLK in die verschiedene Periode M durch Anwendung eines Verzögerungsbetrages in Erwiderung zu den Daten unter verschiedener Periode.
Weiterhin werden die siebenten Mittel zur Erreichung der obigen Ziele gezeigt werden. Hier zeigt 12 die Mittel zur Erreichen der obigen Ziele bezüglich dieser Erfindung.
Wenn ein Taktgeber TG des Prüferkanals einen Zeitsteuersatzspeicher TSM und darin enthaltene variable Verzögerungsmittel d22b enthält, die Periodenumform mittel Periodendifferenz Akkumulierungsmittel zur Erzeugung von Daten unter verschiedener Periode (akkumulierte und gehaltene Daten 108s) durch akkumulierendes Addieren einer Periodendifferenz zwischen der Periode N der Prüfrate und der verschiedenen Periode M (M–N) enthält, TS Addiermittel (beispielsweise Addierer 124) zur Ausgabe von Additionsverzögerungsdaten (Kantenpulsverzögerungsdaten 124s), welche resultieren aus dem Empfang von TS-Verzögerungsdaten TSMd wiedergewonnen durch Auswahl einer TS-Anzahl basierend auf dem Zeitsteuersatzsignal, ausgegeben von dem Zeitsteuersatzspeicher TSM und Daten unter verschiedener Periode und Addieren der TS-Verzögerungsdaten und Daten unter verschiedener Periode, und Verschachtelungsmitteln (z.B. Takt-Tor 118 (clock gate 118)) zur Ausgabe eines Verschachtelungstaktes 118s, wobei ein Takt eines Zyklus entfernt wird, wenn die Daten unter verschiedener Periode, was erzeugt wird durch Erhalt und akkumulierendes Addieren eines Prüftaktes RATECLK der Periode N, mit der verschiedenen Periode M zusammenpasst, und die Variablenverzögerungsmittel d22b einen Kantenpuls generieren, was von der Verzögerung des Verschachtelungstaktes 118s durch einen vorbestimmten Betrag basierend auf den Additionsverzögerungsdaten (Kantenpulsverzögerungsdaten 124s) basiert,
den Kantenpuls von dem TG ausgibt, und
den Kantenpuls TDT an einen Signalformformatierer FC weitergibt, welcher auf einer nächsten Stufe des TG's vorgesehen ist.
Weiterhin werden achte Mittel zur Erzielung der obigen Ziele gezeigt werden. Hierin zeigen 8 und 9 die Mittel zur Erreichung der obigen Ziele bezogen auf diese Erfindung.
In einem Aspekt der Periodendifferenzakkumulierungsmittel sind ein Referenzperiodenregister 110 (reference period register 110), ein Periodendifferentialregister 102, ein Addierer 104, ein Flip-Flop 108 und ein Komparator/Subtrahierer 112 enthalten,
wobei das Referenzperiodenregister 110 ein Register zum Halten der Referenzperiodendaten 110s der verschiedenen Periode M ist, das Periodendifferentialregister 102 ein Register für Periodendifferenzdaten 102s ist, welche eine Periodendifferenz (die verschiedene Periode M – die Periode N) ist,
der Addierer 104 vorgesehen ist zur Ausgabe akkumulierter und addierter Daten 104s als Ergebnis des Empfangs der Periodendifferenzdaten 102s und der Periodendifferenzdaten 112s akkumuliert und diese beiden addiert, und wobei
der Flip-Flop 108 vorgesehen ist, um akkumulierte und gehaltene Daten 108s zu liefern, wobei dies das Ergebnis des Empfangs der akkumulierten und addierten Daten 104s und Einrasten (larging) und Halten mit der Taktrate RATECKL zu dem Komparator/Subtrahierer 112 ist,
und der Komparator/Subtrahierer 112, welcher funktioniert als ein Komparator und Subtrahierer die akkumulierten und gehaltenen Daten 108s und die Referenzperiodendaten 110s erhält, die Periodendifferenzdaten 112s abzüglich der Referenzperiodendaten 110s kalkuliert und dies zu dem Addierer 104 liefert,
während Erzeugung eines Verschachtelungssignales COMP, welches das Ergebnis der Verschachtelung der Taktrate RATECLK durch einen vorbestimmten Wert und Lieferung desselben zu dem Takt-Tor 118, wenn die akkumulierten und gehaltenen Daten 108s gleich oder größer als die Referenzperiodendaten 110s sind.
Des Weiteren werden neunte Mittel zur Erzielung der obigen Ziele gezeigt werden.
In einem Aspekt der Mittel zur Bestimmung verschiedener Perioden werden die Verzögerungsdaten in Reaktion (in response) zu der verschiedenen Periode M zu dem Periodendifferenzregister 102 und dem Referenzperiodenregister 110 von außen, basierend auf der Kontrolle individuell unabhängig von dem Prüfmuster, gespeichert in dem Mustergenerator PG, gesetzt und kontrolliert.
Weiterhin werden die zehnten Mittel zur Erzielung der obigen Ziele gezeigt werden. Hier zeigen 8 und 9 die Mittel zur Erzielung der obigen Ziele bezüglich dieser Erfindung.
In einem Aspekt der Periodendifferenzakkumulierungsmittel sind ein Perioden-M-Register 103, eine Subtrahierer 105, ein Addierer 104, ein Flip-Flop 108 und Komparator/Subtrahierer 112 enthalten, wobei das Periode-M-Register 103 ein Register zum Halten der Daten der verschiedenen Periode M ist,
der Subtrahierer 105 zum Empfang der Daten der verschiedenen Periode M und der Daten der Periode N ist, welche die Prüfrate ist und die Periodendifferenz 102 berechnet, welche die Periodendifferenz von beiden (verschiedene Periode M – die Periode N) ist, und der Addierer 104 zur Ausgabe akkumulierter und addierter Daten 104s gegeben ist, wobei dies das Ergebnis des Empfangs der Periodendifferenzdaten 102s und der Periodendifferenzdaten 112s akkumuliert und addiert und diese beiden addiert, ist
und der Flip-Flop 108 zur Lieferung akkumulierter und gehaltener Daten 108s gegeben ist, wobei dies das Ergebnis des Empfangs der akkumulierten und addierten Daten 104s und dem Einrasten/Signalspeichern (lat ching) und Halten derselben mit dem Prüftakt RATECLK zu dem Komparator/Subtrahierer 112, und der Komparator/Subtrahierer 112, welcher als ein Komparator und Subtrahierer die akkumulierten und gehaltenen Daten 108s und die Referenzperiodendaten 110s empfängt, die Periodendifferenzdaten 112s (abzüglich) der Referenzperiodendaten 110s berechnet und diese an den Addierer 104 liefert,
während (while) der Generierung eines Verschachtelungssignals COMP als das Ergebnis der Verschachtelung der Taktrate RATECLK durch einen vorbestimmten Betrag und die Lieferung desselben zu dem Takt-Tor (clock gate) 118, wenn die akkumulierten und gehaltenen Daten 108s gleich oder größer als die Referenzperiodendaten 110s ist.
Außerdem werden zwölfte Mittel zur Erzielung der obigen Ziele gezeigt werden.
In einem Aspekt der Taktumformmittel für die verschiedene Periode werden die Verzögerungsdaten in Reaktion zu der verschiedenen Periode M zu dem Periode-M-Register 103 von außen, basierend auf der Kontrolle, individuell unabhängig von dem Prüfmuster, welches in dem Mustergenerator PG gespeichert ist, gesetzt und kontrolliert.
Außerdem werden die dreizehnten Mittel zur Erzielung der obigen Ziele gezeigt werden.
Die Bestimmungsmittel für die verschiedene Periode zum Setzen und Steuern (controlling) von außerhalb führen das Setzen und Kontrollieren/Steuern durch Anwendung eines Prüferbusses, welcher vorgesehen ist in dem Halbleiterprüfer, unabhängig von dem Prüfmuster, aus.
Weiterhin werden die vierzehnten Mittel zur Erzielung des obigen Ziels gezeigt werden.
In einem Aspekt der Periodenumformmittel ist mindestens ein Prüferkanal enthalten.
Die Zusammenfassung der Erfindung beschreibt nicht notwendigerweise alle notwendigen Merkmale der vorliegenden Erfindung. Die vorliegende Erfindung kann auch eine Unterkombination der oben beschriebenen Merkmale sein.
Die Erfindung wird nun anhand mehrerer Figuren erläutert.
1 zeigt einen schematischen Aufbau eines Halbleiterprüfers.
2 zeigt ein Beispiel eines herkömmlichen DUT, ausgestattet mit zwei verschiedenen Anschlüssen (zwei Arten von Perioden).
3 zeigt ein Ablaufdiagramm, worin der DUT in 2 geprüft wird mit einer Prüfperiode (test rate), welche gesetzt wird als Periode N in dem Stand der Technik.
4 zeigt ein Ablaufdiagramm, worin ein Prüfmuster in Reaktion zu dem Perioden M und N generiert wird, wobei Zeitsteuersätze angewandt werden, welche in einem praktischen Halbleitertester vorgesehen sind.
5 zeigt ein Beispiel des Prüfmusters in Reaktion zu dem Zeitablaufdiagramm in 4.
6 zeigt eine Hauptkonfiguration eines Halbleiterprüfers, welcher geeignet ist zur Generierung des Testmusters, einen der Prüfkanäle darstellend.
7 zeigt ein Hauptblockdiagramm (main block diagram), worin Periodenumformmittel entsprechend dieser Erfindung addiert sind und konfiguriert sind in Hinblick auf einen der Prüferkanäle.
8 zeigt ein Beispiel einer ersten internen Konfiguration der Periodenumformmittel dieser Erfindung.
9 zeigt ein Ablaufdiagramm, welches ein Betriebsbeispiel der Generierung von DATAIN in 3 zeigt, basierend auf dem Prüfmuster in 10.
10 zeigt ein Beispiel des Prüfmusters, welches durch Anwendung einer TS-Zahl, welche TS1 ist, hergestellt ist.
11 zeigt ein Beispiel einer zweiten internen Konfiguration der Periodenumformmittel dieser Erfindung.
12 zeigt ein Beispiel einer dritten internen Konfiguration der Periodenumformmittel dieser Erfindung.
13 zeigt ein Ablaufdiagramm, welches das in 12 gezeigte Funktionstüchtige darstellt.
14 zeigt ein Beispiel des internen Prinzipaufbaus der Periodenumformmittel.
Die Erfindung wird nun, basierend auf den bevorzugten Ausgestaltungen, beschrieben, welche jedoch nicht den Umfang der vorliegenden Erfindung begrenzen sollen, sondern die Erfindung exemplarisch darstellen sollen. Alle Merkmale sowie deren Kombinationen, welche in der Ausführungsform beschrieben sind, sind nicht notwendigerweise essenziell für die Erfindung.
Die vorliegende Erfindung wird hiernach beschrieben mit Bezugnahme auf 7, 8, 9, 10, 11, 12, 13 und 14. Außerdem werden Elemente in Reaktion zu (in response to) dem herkömmlichen Aufbau mit den selben Symbolen benannt und wiederholte Sachverhalte werden nicht beschrieben.
7 zeigt ein Hauptschaltbild, worin Periodenumformmittel 100 entsprechend dieser Erfindung konfiguriert sind um ergänzt zu werden in Hinblick auf einen der Prüferkanäle,
und die anderen Konfigurationselemente, d.h. ein Taktgeber TG, ein Signalformformatierer FC und ein logischer Komparator DC sind dieselben wie die der herkömmlichen Art, so dass sie hiernach nicht beschrieben werden. Hier wird diese Erfindung beschrieben mit solch spezifisch exemplarischen Werten wie der Periode M=8ns und der Periode N=7ns, welche angewandt werden. Zusätzlich wird die Prüfperiode (test rate) der Halbleitervorrichtung mit der Periode von Ins.
8 zeigt ein Beispiel einer ersten internen Konfiguration der Periodenumformmittel 100. Die internen Konfigurationselemente beinhalten ein Referenzperiodenregister 110, ein Periodendifferentialregister 102 (period differential register 102), einen Addierer 104, einen Flip-Flop 108, einen Komparator/Subtraktor 112, ein Takt-Tor (clock gate) 118 und eine Periodenerzeugungseinheit 120. Und das Prüfmuster in 10 ist ein Beispiel generiert durch Anwendung einer TS-Zahl, welche TS1 entspricht, und 9 zeigt ein Ablaufdiagramm, welches ein funktionsfähiges Beispiel der Erzeugung von DATAIN in 3, basierend auf dem Prüfmuster in 10, zeigt. Die nachfolgende Beschreibung setzt sich nun fort mit Bezug auf diese Zeichnungen.
Das Referenzperiodenregister 110 ist ein Register zum Halten von Referenzperiodendaten 110s von 7ns, welches die Periode N ist.
Das Periodendifferenzialregister 102 ist ein Register zum Halten von Periodendifferenzdaten 112s, welches die Differenz der Periode M – die Periode N ist. In anderen Worten, hält es einen solchen Wert wie 8ns–7ns=1.0ns.
Der Addierer 104, welcher ein Addierer von zwei Eingangsdaten ist, empfängt die Periodendifferenzdaten 102s und die Periodendifferenzdaten 112, welche von dem Komparator/Subtrahierer 112 ausgegeben werden, und gibt die akkumulierten und addierten Daten 104s aus, welche das Ergebnis der Addition dieser beiden darstellt.
Der Flip-Flop 108 empfängt die akkumulierten und addierten Daten 104s und gibt akkumulierte und gehaltene Daten 108s aus, welche durch RATECLK gelatched werden. Daher sind die Daten sequentiell akkumuliert und addiert für jedes gegebene RATECLK wie "1ns", "2ns", "3ns",..., "7ns" wie in 9 gezeigt. Dieser Output wird geliefert an den Komparator /Subtrahierer 112.
Der Komparator/Subtrahierer 112, welcher als Komparator und Subtrahierer arbeitet, empfängt die akkumulierten und gehaltenen Daten 108s an seinem Eingangsterminal A (input terminal A) und die Referenzperiodendaten 110s an seinem Eingangsterminal B (input terminal B), und gibt die akkumulierten und gehaltenen Daten 108s als die Periodendifferenzdaten 102s aus, wenn A–B<0 ist. Hierbei ist A in der Funktions formel der Datenbestand am Eingangsterminal A und B ist der Datenbestand am Eingangsterminal B. Der Komparator/Subtrahierer 112 gibt die nach dem Subtraktionsvorgang übrig gebliebenen Daten von A–B als Periodendifferenzdaten 112s, wenn A–B>=0 ist, weiter und generiert und liefert ein Verschachtelungssignal COMP (siehe B in 9) zu dem Takt-Tor (clock gate) 118. Folglich wird "Ins", wie gezeigt in A in 9, zu "7ns"–"1ns"="0ns" in dem folgenden Beispiel gezeigt durch C in 9.
Hier ist, wenn angenommen wird, dass der Wert der Periodendifferenzdaten 102s rangiert von "1ns" bis "1.01ns", die Restdaten (fraction data), welche "0.01ns" × der Anzahl der Zyklen beträgt, geliefert wird (is supplied to) an den Addierer 104 und die Periodenerzeugungseinheit 120 in dem Zyklus gezeigt durch C in 9 durch das Verschachtelungssignal COMP generiert wird.
Das Takt-Tor (clock gate 118) liefert RATECLK zu der Periodenerzeugungseinheit 120, da ein normaler Zyklus gegeben ist, wenn das Verschachtelungssignal COMP in Negation ist. Inzwischen, wie gezeigt durch B in 9, wird in dem Zyklus (Verschachtelungszyklus), wenn das Verschachtelungssignal COMP festgestellt ist, wie gezeigt durch E in 9, RATECLK von dem Zyklus entfernt. Der auf diese Weise ausgegebene Verschachtelungstakt 118s wird zu der Periodenerzeugungseinheit 120 geliefert. Außerdem, obwohl "a7" des Prüfmusters PAT1, gezeigt durch D in 9, nicht genutzt wird, wird das "b8"-Muster der DATAOUT-Seite gezeigt in 10, benötigt, so dass es notwendig ist, es einzufügen für einen Leerzyklus/Füllzyklus (dummy cycle). Entsprechend wird die Anzahl von durchschnittlichen geschachtelten Impulsen (average Pulses interleaved) umgeformt von der Anzahl der Impulse (Pulses) von 7ns zu der Anzahl der Pulse in Reaktion zu der Periode M von 8ns.
Die Periodenerzeugungseinheit 120 empfängt den eingegebenen Verschachtelungstakt 118s, formt ihn um in eine Pulsfolge (pulse sequence) einer einheitlichen Periode von 8ns, welche durch einen vorbestimmten Be trag verzögert ist, und gibt ihn aus. In anderen Worten empfängt die Periodenerzeugungseinheit 120 den eingegebenen Verschachtelungstakt 118s (interleaving clock 118s) und gibt ihn aus um sicherzustellen, dass der Periodenumformtakt TRATECLK verzögert durch einen vorbestimmten Betrag (basierend auf den Periodendifferenzdaten 112) ist, wie gezeigt durch F bis M in 9. D.h., dass sie zuerst den Verschachtelungstakt 118s durch 0ns an der Position gezeigt durch F in 9 verzögert und den Verzögerungstakt 118s durch 1ns an der Position gezeigt durch G in 9 verzögert, um 2ns an der Position gezeigt durch H in 9, um 3ns an der Position gezeigt durch J in 9 und in der selben Weise fortfährt den Verzögerungsbetrag sequentiell zu erhöhen und anschließend den Takt um 6ns an der Position gezeigt durch k in 9 verzögert,
und dann keinen Impuls (pulse) ausgibt, wo der Verschachtelungstakt 118s nicht gegeben ist dem Zyklus der Position gezeigt durch L in 9. Und an der Position gezeigt durch M in 9 ist der Verzögerungsvorgang wieder ausgeführt durch 0ns. Als Ergebnis der Wiederholung dieses Prozesses werden die Pulse (Impulse) umgeformt in eine Pulsfolge mit einer einheitlichen Periode, wobei dies die Periode M von 8ns ist. Außerdem zeigt 14 ein Beispiel eines internen Prinzipaufbaus der Periodenerzeugungseinheit 120 durch Bezugnahme.
Entsprechend der Konfiguration in 8, welche oben beschrieben wurde, ist es möglich, den Periodenumformtakt TRATECLK mit einer Periode von 8ns zu generieren, welcher unterschiedlich ist von der Periode von 7ns der Prüfrate durch den Zeitsteuersatz dessen Anzahl der Benutzung eins ist ohne Benutzung der Zeitsteuersätze TS1 bis TS8, welche nach dem Stand der Technik unterschiedlich sind für jeden Zyklus, wobei der Treibpuls DRP (drive pulse DRP) oder das Ausblendsignal auf dessen Basis erzeugt werden können. Außerdem wird nur wenn die ursprüngliche Versatzphase (original offset phase) bestimmt werden muss, der Zeitsteuersatz benutzt so oft wie einer benötigt ist und wenn die Bestimmung nicht notwendig ist und andere Zeitsteuersätze benutzt werden können, wird die Anzahl der Benutzungen des Zeitsteuersets gleich Null.
Entsprechend wird ein beachtlicher Vorteil zur Realisierung eines Halbleiterprüfers geeignet zur einfachen Prüfung eines DUT mit einer Vielzahl von Anschlüssen, deren Perioden unterschiedlich sind, erhalten, ohne eine Erhöhung der Kapazität der Zeitsteuersatzspeicher TSM, welche in dem TG vorgesehen sind. Zusätzlich wird ein beachtlicher Vorteil dadurch erhalten, dass der Bereich oder die Arten anwendbarer DUT-Produkte erweitert oder erhöht werden kann, weil eine Mehrzahl von Nummern der TS'e nicht notwendig sind.
Als Nächstes zeigt 11 ein Beispiel einer zweiten internen Konfiguration von Periodenumformmitteln/Periodenwandlermitteln (period conversion means) 100b, welche eine Modifikation der Hauptblockkonfiguration in 8 ist. Dies ist ein Konfigurationsbei spiel, zu welchem die Setzwerte (setting values) der Perioden M und N ohne Änderungen anwendbar sind. Die Prüfperiodendaten von /7ns", welche die Prüfrate des Halbleiterprüfers darstellt, wird ausgegeben von der Prüfperiodenerzeugungseinheit 10 (s. 1) und wird empfangen als Periode N mit "7ns".
Die Periodendifferentialausgabemittel (period differential output means) 102b beinhalten eine Einperiode-M-Register 103 und einen Subtrahierer 105. Der Setzwert des Periode-M-Registers 103 wird zu "8ns" gesetzt, dies entspricht der Periode M. Konsequenterweise werden die Periodendifferenzdaten 102s, welche die Ausgabe der Periodendifferentialausgabemittel 102 darstellen, ausgegeben in Daten von "1ns" auf welche die Subtraktion von M-N angewandt worden ist, so dass die Periodendifferenzdaten 102s entsprechend funktioniert wie das Periodendifferentialregister 102. Der selbe Betrieb wie in 7 kann auch in dieser Konfiguration realisiert werden, so dass es möglich ist einen vorbestimmten Periodenumformtakt TRATECLK auszugeben.
Außerdem sind die als Input empfangenen Prüfperiodendaten die Periode N, welche der Prüfrate entspricht. Da die Periode N (welche die Prüfrate der Halbleitervorrichtung ist) im Betrieb geändert werden kann (on-the-fly), ist ein Vorteil erzielt, dass es möglich ist, die verschiedene Periode M in der Form von synchroner Begleitung der dynamischen Wechsel der Testrate zu generieren.
Außerdem zeigt 12 ein Beispiel einer dritten internen Konfiguration von Periodenumformmitteln 100c, wobei dies ein modifiziertes Beispiel der Hauptblockkonfiguration in 8 ist. 13 zeigt ein Fluss diagramm (flowchart), welches den Betrieb des Konfigurationsbeispiels in 12 darstellt. Hier werden die TS-Verzögerungs-Daten TSMd des Zeitsteuersatzes in 13 als konstant "0.5ns" angenommen.
In diesem Ausführungsbeispiel werden die variablen Verzögerungsmittel d20, welche in der Periodenerzeugungseinheit 120 (gezeigt in 8) entfernt und vereinheitlicht zu der variablen Verzögerungseinheit 122 der TG-Seite als ein Stück. Ferner wird ein Addierer 124 vorgesehen in den Periodenumformmitteln 100c und der Kantenpuls (edge puls) TDT, welcher mit dem Verzögerungsbetrag des Zeitsteuersatzes beaufschlagt ist, wird generiert mit der Periode von 8ns durch das Ausgabeterminal des TG.
Der Zeitsteuersatzspeicher TSM, welcher in 12 gezeigt ist, empfängt das Zeitsteuersatzsignal TTS von der Prüfperiodenerzeugungseinheit 10 und liefert die TS-Verzögerungsdaten TSMd (s. F in 13) von "0.5ns", welche das Ergebnis der Wiedergewinnung der Verzögerungsinformation, basiert auf das Zeitablaufsatzsignal TTS, ist, zu dem Eingabeterminal B des Addierers 124.
Der Addierer 124 empfängt die Periodendifferenzdaten 112s an dem Eingabeterminal A und liefert die Kantenpulsverzögerungsdaten 124s, welche das Ergebnis der Addition beider Verzögerungsdaten sind, zu der variablen Verzögerungseinheit 122.
Wenn die variable Verzögerungseinheit 122 den Verschachtelungstakt 118s empfängt, generiert sie den Kantenpuls DTD (s. G und H in 13), verzögert durch den Verzögerungsbetrag in Reaktion zu den Kantenpulsverzögerungsdaten (edge pulse delay data) 124s durch die Variablen-Verzögerungs-Mittel d22b. Daher können mit der Periode von 8ns umgeformte DATAIN Signalformen (s. J in 13), welche auf den DUT angewandt werden sollen, über den FC geliefert werden. Außerdem ist die interne Konfiguration der Variablen-Verzögerungs-Einheit 122 auch die selbe wie die des internen Prinzipkonfigurationsbeispiels in 14.
Entsprechend des oben beschriebenen Konfigurationsbeispiels in 12 kann, da die beiden der Variablen-Verzögerungs-Mittel d20 und d22 in einem Stück zusammengefasst werden können, ein beachtlicher Vorteil dadurch erreicht werden, dass diese zu niedrigeren Kosten konfiguriert werden können.
Außerdem sollte (obwohl die vorliegende Erfindung beschrieben worden ist im Wege von exemplarischen Ausführungsformen) es verstanden werden, dass Fachleute (Durchschnittsfachleute) möglicherweise viele Änderungen und Ersetzungen machen könnten, ohne von dem Geist und dem Umfang der vorliegenden Erfindung sich zu entfernen, welche ausschließlich durch die beigefügten Patentansprüche definiert ist.
Zum Beispiel, obwohl der DUT dieser Ausführungsform beispielhaft ausgeführt worden ist durch eine einfache Konfiguration, wobei die Anzahl der Boards, welche verschiedene Perioden benötigen, zwei ist, kann ein Vorteil mit dieser Erfindung erzielt werden, dass sogar in Hinblick auf viele verschiedene Perioden über 3 diese Erfindung ausgeführt werden kann ohne Gebrauch vieler TS'e und neben dem anwendbaren Bereich des DUT kompliziert sind, ausgeweitet werden können.
Die Erfindung zeigt die unten beschriebenen Effekte der obigen Beschreibung. Wie offensichtlich ist von der obigen Beschreibung, ist es, entsprechend der vorliegenden Erfindung, möglich, auf eine einfache Weise den Periodenumformtakt TRATECLK zu generieren, dessen Periode verschieden ist von der Prüfperiode (test rate) des Halbleiterprüfers mit einem Zeitsteuersatz, dessen Anzahl der Nutzung einer ist ohne Benutzung der Zeitsteuersätze, welche unterschiedlich sind für jeden Zyklus, wie nach dem Stand der Technik. Entsprechend ist es ein beachtlicher Vorteil, dass es möglich ist, einen DUT, welcher eine Vielzahl von Boards enthält, deren Perioden unterschiedlich sind, auf eine einfache Weise zu prüfen, ohne dass die Kapazität des Zeitablaufspeichers erhöht werden muss.
Daher sind sowohl die technischen Effekte dieser Erfindung als auch die ökonomischen Effekte auf die Industrie signifikant.
Zusammenfassung
Ein Halbleiterprüfer zum Prüfen einer Halbleitervorrichtung durch Erzeugung von Pulsen von verschiedenen Wiederholungsperioden zu einem DUT, welcher Anschlüsse verschiedener Perioden (Frequenzen) aufweist, ohne dass der Gebrauch mehrfacher Zeitsteuerspeicher, welche Zeitsteuersätze halten, gebraucht werden. Der Halbleiterprüfer, welcher benötigt ist zur Erzeugung eines Zeitsteuerkantenpulses einer Periode M, welche verschieden ist von einer Prüfperiode N des Halbleiterprüfers, enthält Periodenumformmittel geeignet zur Erzeugung eines Zeitsteuerkantenpulses der Periode M, welche unterschiedlich von der Periode N der Prüfperiode ist, ohne Nutzung von Zeitsteuersätzen, welche der Halbleiterprüfer hat.
(9)

Claims

Halbleiterprüfer, geeignet zur Erzeugung eines Zeitsteuerkantenpulses einer verschiedenen Periode M, welche verschieden von einer Periode N, welche eine Prüfperiode (test rate) des Halbleiterprüfers ist, enthaltend: Periodenumformmittel geeignet zur Erzeugung des Zeitsteuerkantenpulses, dessen verschiedene Periode M verschieden ist von der Periode N der Prüfperiode (test rate) ohne Anwendung einer Mehrzahl von Zeitsteuersätzen (timing sets), welche in dem Halbleiterprüfer vorgesehen sind.
Halbleiterprüfer, versehen mit einer Mehrzahl von Zeitsteuersätzen, fähig dazu beaufschlagt zu werden mit einem vorgegebenen Verzögerungsbetrag für jeden Prüferkanal mit als Basispunkt angenommenen Referenzzeiten, wobei eine Prüfperiode des Halbleiterprüfers genommen ist als die Referenzzeit und konfiguriert zur Erzeugung eines Zeitsteuerkantenpulses, der verzögert durch einen vorbestimmten Betrag ist, welcher auf den Zeitsteuersätzen basiert, enthaltend: Periodenumformmittel geeignet zur Erzeugung eines Zeitsteuerkantenpulses, dessen verschiedene Periode M verschieden ist von einer Periode N, welche eine Prüfperiode (test rate) des Halbleiterprüfers ist, ohne Anwendung der Mehrzahl von Zeitsteuersätzen in Hinblick auf einen Prüferkanal zur Erzeugung der Zeitsteuerkantenpulse.
Halbleiterprüfer, versehen mit einer Mehrzahl von Zeitsteuersätzen, welche geeignet sind mit einem vorbestimmten Verzögerungsbetrag für jeden Prüferkanal ausgestattet zu sein, wobei eine Referenzzeit angenommen wird als ein Basispunkt, wobei eine Prüfperiode des Halbleiterprüfers angenommen ist als Referenzzeit und konfiguriert ist um einen Zeitsteuerkantenpuls zu erzeugen, welcher verzögert ist um einen vorbestimmten Betrag, welcher auf den Zeitsteuersätzen basiert, enthaltend: verschiedene Periodenbestimmungsmittel geeignet zur Erzeugung eines Zeitsteuerkantenpulses, dessen verschiedene Periode M verschieden ist von einer Periode N, welche eine Prüfperiode (test rate) des Halbleiterprüfers ist, ohne abhängig zu sein von einem Zeitsteuersatzsignal zur Bestimmung einer Zeitsteuersatzanzahl/-nummer, welche von einem Mustergenerator PG in Hinblick auf einen Prüferkanal zur Erzeugung des Zeitsteuerkantenpulses und zur Steuerung der Bestimmung der verschiedenen Periode M unabhängig von außen.
Halbleiterprüfer nach einem der Patentansprüche 1 bis 3, enthaltend eine Prüfperiodenerzeugungseinheit, worin, wenn die Prüfperiodenerzeugungseinheit eine Taktfrequenz der Periode N, welche die Prüfperiode (test rate) des Halbleiterprüfers ist, basierend auf dem Zeitsteuersignal zur Bestimmung der Zeitsteuernummer (TS Nummer), welche von dem Mustergenerator PG erzeugt ist, wobei die Periodenumformungsmittel die Taktfrequenz der Periode N enthält, einen Periodenumformtakt ausgibt, der umgeformt und generiert ist mit der verschiedenen Periode M und den Periodenumformtakt zu einem Taktgenerator TG liefert auf einer nächsten Stufe des Prüferkanals.
Halbleiterprüfer nach Patentanspruch 4, wobei der Periodenumformtakt generiert ist um ein Takt der verschiedenen Periode M zu sein durch Empfang eines Verzögerungsbetrages einer Periodendifferenz zwischen der Periode N der Prüfperiode (test rate) und der unterschiedlichen Periode M (M–N) und Anwendung einer vorbestimmten Verzögerung für jeden Takt der Prüfrate.
Halbleiterprüfer nach einem der Patentansprüche 1 bis 3, wobei die Periodenumformmittel enthalten: Periodendifferenzakkumulierungsmittel zur Datengenerierung unter verschiedenen Perioden, resultierend aus akkumulierendem Addieren einer Periodendifferenz zwischen der Periode N der Prüfperiode (test rate) und der verschiedenen Periode M (M–N); und verschiedenen Periodentaktumformmitteln zur Ausgabe eines Periodenumformtaktes, der sich ergibt durch Empfang der Taktfrequenz der Periode N und Umformung der Taktfrequenz in die verschiedene Periode M durch Anwendung eines Verzögerungsbetrages in Reaktion zu den Daten unter verschiedener Periode.
Halbleiterprüfer nach einem der Patentansprüche 1 bis 3, wobei ein Taktgeber TG des Prüferkanals einen Zeitsteuersatzspeicher TSM und variable Verzögerungsmittel darin enthält, wobei die Periodenum formmittel enthalten: Periodendifferenzakkumulierungsmittel zur Datengenerierung unter verschiedenen Perioden durch akkumulierendes Addieren einer Periodendifferenz zwischen der Periode N der Prüfperiode und der verschiedenen Periode M (M–N), TS-Addiermittel zur Ausgabe von Additionsverzögerungsdaten, welche resultieren aus Erhalt der TS-Verzögerungsdaten, wiedergewonnen durch Auswahl einer TS-Nummer auf Basis des Zeitsteuersignals, welches ausgegeben wurde von dem Zeitsteuersatzspeicher TSM und Daten unter verschiedener Periode und Addition der TS-Verzögerungsdaten und Daten unter verschiedenen Perioden; und Verschachtelungsmittel zur Ausgabe eines Verschachtelungstaktes, wenn ein Takt eines Zyklus entfernt wird, wenn die Daten unter verschiedener Periode, resultierend aus Empfang und akkumulierender Addition einer Taktfrequenz der Periode N, zu der verschiedenen Periode M, passt, und die variablen Verzögerungsmittel einen Kantenpuls generieren, der aus der Verzögerung des Verschachtelungstaktes durch einen vorbestimmten Betrag, basierend auf den Additionsverzögerungsdaten, resultiert, den Kantenpuls von dem TG ausgibt und den Kantenpuls weitergibt an einen Signalformformatierer FC, welcher auf einer nächsten Stufe des TG gegeben ist.