KR100305678B1 - 반도체장치의테스터 - Google Patents

반도체장치의테스터 Download PDF

Info

Publication number
KR100305678B1
KR100305678B1 KR1019980053644A KR19980053644A KR100305678B1 KR 100305678 B1 KR100305678 B1 KR 100305678B1 KR 1019980053644 A KR1019980053644 A KR 1019980053644A KR 19980053644 A KR19980053644 A KR 19980053644A KR 100305678 B1 KR100305678 B1 KR 100305678B1
Authority
KR
South Korea
Prior art keywords
output
level
signal
data
tester
Prior art date
Application number
KR1019980053644A
Other languages
English (en)
Other versions
KR20000038589A (ko
Inventor
윤진모
소병세
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980053644A priority Critical patent/KR100305678B1/ko
Priority to JP20198799A priority patent/JP4499211B2/ja
Priority to TW088120354A priority patent/TW565699B/zh
Priority to US09/454,339 priority patent/US6587976B1/en
Publication of KR20000038589A publication Critical patent/KR20000038589A/ko
Application granted granted Critical
Publication of KR100305678B1 publication Critical patent/KR100305678B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31937—Timing aspects, e.g. measuring propagation delay
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body

Abstract

본 발명은 반도체 장치의 테스터를 공개한다. 그 장치는 데이터 입/출력 핀들 및 제어신호 입력 핀을 구비한 반도체 장치를 테스트하기 위한 테스터에 있어서, 상기 데이터 입/출력 핀들로부터 출력되는 소정수의 데이터를 배타논리합하기 위한 소정수의 XOR게이트들, 상기 데이터 입/출력 핀들로부터 출력되는 소정수의 데이터를 비배타논리합하기 위한 소정수의 XNOR게이트들, 및 상기 XOR게이트들의 출력신호에 응답하여 세트되는 세트 입력단자와 상기 XNOR게이트들의 출력신호에 응답하여 리셋되는 리세트 입력단자를 가진 소정수의 SR플립플롭들로 구성되어 있다. 따라서, 반도체 장치의 데이터 입/출력 핀들로부터 출력되는 소정수의 데이터사이의 스큐를 측정할 수 있다.

Description

반도체 장치의 테스터
본 발명은 반도체 장치의 테스터(tester)에 관한 것으로, 특히 반도체 장치의 테스트시에 반도체 장치의 데이터 입/출력 핀들로부터 출력되는 데이터사이의 스큐(skew)를 측정할 수 있는 반도체 장치의 테스터에 관한 것이다.
종래의 테스터는 반도체 장치를 테스트시에 특정 핀의 출력 데이터의 천이를 검출하거나 또는 특정 핀의 데이터 출력 속도를 검출하는 것은 가능하였으나, 반도체 장치의 데이터 입/출력 핀들로부터 출력되는 데이터사이의 스큐를 측정할 수는 없었다.
그러나, 반도체 장치가 고속화됨은 물론, 반도체 장치를 채용하는 시스템이 고속화되어 감에 따라 반도체 장치의 데이터 입/출력 핀들로부터 출력되는 데이터간의 스큐를 줄이기 위한 노력이 이루어지고 있다. 만일 반도체 장치의 출력 데이터간의 스큐가 클 경우에 반도체 장치를 채용하는 시스템의 동작상에 오류가 발생하게 된다는 문제점이 있다.
이러한 문제점을 해결하기 위한 하나의 방법으로, 반도체 장치내에 데이터 스트로우브(data strobe) 핀을 두어 데이터 스큐(skew)를 줄이는 방법을 사용하였다. 그런데, 이 방법은 장치의 출력 데이터와 테스터에서 발생한 기대값을 비교하여 스트로우브 발생시점에서의 출력 데이터들의 천이만 판정할 뿐 두 출력 데이터사이의 스큐는 측정할 수 없다는 문제점이 있었다.
도1은 종래의 반도체 장치의 테스터의 블록도로서, 반도체 장치(100), 및 테스터(200)로 구성되어 있다. 반도체 장치(100)는 제어신호 입력 핀들과 데이터 입/출력 핀들로 구성되어 있고, 테스터(200)는 제어신호 입력 드라이버(10), 데이터 입력 드라이버들(12-1, 12-2, ..., 12-n), 비교 회로들(14-1, 14-2, ..., 14-n, 16-1, 16-2, ..., 16-n), 인버터들(18-1, 18-2, ..., 18-n), AND게이트들(20-1, 20-2, ..., 20-n, 22-1, 22-2, ..., 22-n, 26-1, 26-2, ..., 26-n), OR게이트들(24-1, 24-2, ..., 24-n), D플립플롭들(28-1, 28-2, ..., 28-n), 테스트 패턴 발생기(30), 및 타이밍 발생회로(32)로 구성되어 있다.
도1의 구성에서는 반도체 장치의 데이터 입/출력 핀이 공통인 경우를 나타낸 것으로, 반도체 장치의 데이터 입/출력 핀이 공통이 아닌 경우에는 데이터 입력 드라이버들은 데이터 입력 핀에 연결되고 비교회로들은 데이터 출력 핀에 연결되도록 구성하면 된다.
상술한 바와 같은 구성을 가진 테스터의 반도체 장치의 테스트 동작을 설명하면 다음과 같다.
먼저, 테스터가 제어신호 입력 드라이버(10)를 통하여 반도체 장치(100)의 제어신호 입력 핀과 테스트 패턴 발생기(30)로 제어신호를 입력한다. 그러면, 테스트 패턴 발생기(30)로부터 출력되는 테스트 패턴이 반도체 장치의 각각의 데이터 입출력 핀에 연결된 데이터 입력 드라이버들(12-1, 12-2, ..., 12-n)을 통하여 입력된다.
다음으로, 테스터가 제어신호 입력 드라이버(10)를 통하여 반도체 장치(100)의 제어신호 입력 핀과 테스트 패턴 발생기(30)로 제어신호를 입력한다. 그러면, 반도체 장치(100)는 입력된 테스트 패턴에 해당하는 데이터를 출력하고, 테스트 패턴 발생기(30)는 기대값을 출력한다. 비교 회로들(14-1, 14-2, ..., 14-n) 각각은 대응되는 입/출력 핀을 통하여 출력되는 전압이 전압(VOH)보다 높을 경우에 "하이"레벨의 신호를 발생하고, 비교 회로들(16-1, 16-2, ..., 16-n) 각각은 대응하는 입/출력 핀을 통하여 출력되는 전압이 전압(VOL)보다 낮을 경우에 "하이"레벨의 신호를 발생한다. AND게이트들(20-1, 20-2, ..., 20-n) 각각은 대응하는 비교 회로들(14-1, 14-2, ..., 14-n)의 출력신호와 테스트 패턴 발생기(30)로부터 출력되는 "하이"레벨의 값을 논리곱하여 "하이"레벨의 신호를 발생한다. AND게이트들(22-1, 22-2, ..., 22-n) 각각은 대응하는 비교 회로들(16-1, 16-2, ..., 16-n)의 출력신호와 테스트 패턴 발생기(30)로부터 출력되는 "로우"레벨의 신호를 인버터들(18-1, 18-2, ..., 18-n)에 의해서 반전한 "하이"레벨의 신호를 논리곱하여 "하이"레벨의 신호를 발생한다. 즉, 비교회로들(14-1, 14-2, ..., 14-n) 각각과 대응하는 AND게이트들(20-1, 20-2, ..., 20-n)은 입/출력 핀을 통하여 출력되는 "하이"레벨의 값을 검출하고, 비교회로들(16-1, 16-2, ..., 16-n) 각각과 대응하는 AND게이트들(22-1, 22-2, ..., 22-n)은 입/출력 핀을 통하여 출력되는 "로우"레벨의 값을 검출한다. OR게이트들(24-1, 24-2, ..., 24-n) 각각은 AND게이트들(20-1, 20-2, ..., 20-n)을 통하여 "하이"레벨의 값이 검출되거나, AND게이트들(22-1, 22-2, ..., 22-n)을 통하여 "로우"레벨의 값이 검출되면 "하이"레벨의 신호를 발생한다. 만일 OR게이트들(24-1, 24-2, ..., 24-n)의 출력신호가 "로우"레벨이면 불량인 것으로, "하이"레벨이면 정상인 것으로 판단한다. AND게이트들(26-1, 26-2, ..., 26-n) 각각은 테스트 패턴 발생기(30)로부터 발생되는 "하이"레벨의 신호(COM EN)와 OR게이트들(24-1, 24-2, ..., 24-n)로부터 출력되는 "하이"레벨 또는 "로우"레벨의 출력신호를 각각 논리곱하여 "하이"레벨 또는 "로우"레벨의 신호를 각각 발생한다. D플립플롭들(28-1, 28-2, ..., 28-n)은 타이밍 발생회로(32)로부터 발생되는 스트로우브(strobe) 신호에 응답하여 AND게이트들(26-1, 26-2, ..., 26-n)의 출력신호를 각각 출력신호들(OUT1, OUT2, ..., OUTn)로 발생한다. 즉, 스트로우브 신호의 발생시점에서 전압(VOH)보다 높을 경우에는 스트로우브 시점 이전에 데이터의 천이가 있었다고 판단하고, 전압(VOL)보다 낮을 경우에는 데이터의 천이가 발생하지 않았다고 판단한다.
따라서, 종래의 테스터는 스트로우브 신호의 발생 시점에서의 출력 데이터의 천이 발생 유무만 판단할 뿐 서로 다른 두 출력 데이터사이의 상대적인 천이는 측정할 수 없다는 문제점이 있었다.
본 발명의 목적은 반도체 장치의 입/출력 핀들로부터 출력되는 데이터사이의 데이터 스큐를 측정할 수 있는 테스터를 제공하는데 있다.
이와같은 목적을 달성하기 위한 본 발명의 테스터는 데이터 입/출력 핀들 및 제어신호 입력 핀을 구비한 반도체 장치를 테스트하기 위한 테스터에 있어서, 상기 데이터 입/출력 핀들로부터 출력되는 소정수의 데이터를 배타논리합하기 위한 제1신호 발생수단, 상기 데이터 입/출력 핀들로부터 출력되는 소정수의 데이터를 비배타논리합하기 위한 제2신호 발생수단, 및 상기 제1신호 발생수단의 출력신호에 응답하여 세트되고 상기 제2신호 발생수단의 출력신호에 응답하여 리셋되는 신호를 발생하는 제3신호 발생수단을 구비한 것을 특징으로 한다.
도1은 종래의 반도체 장치의 테스터의 블록도이다.
도2는 본 발명의 일실시예의 반도체 장치의 테스터의 블록도이다.
도3a ~d는 도2에 나타낸 테스터의 출력 데이터간의 스큐 측정방법을 설명하기 위한 동작 타이밍도이다.
도4는 본 발명의 다른 실시예의 반도체 장치의 테스터의 블록도이다.
도5a ~d는 도4에 나타낸 테스터의 출력 데이터간의 스큐 측정방법을 설명하기 위한 동작 타이밍도이다.
이하, 첨부한 도면을 참조하여 본 발명의 테스터를 설명하면 다음과 같다.
도2는 본 발명의 일실시예의 테스터의 블록도로서, 도1에 나타낸 테스터(200)의 구성에 XOR게이트들(42-1, 42-2, ..., 42-(n/2)), XNOR게이트들(44-1, 44-2, ..., 44-(n/2)), 및 SR플립플롭들(40-1, 40-2, ..., 40-(n/2))을 추가한 테스터(300)로 구성되어 있다.
즉, 도2에 나타낸 테스터의 구성은 반도체 장치(100)의 입/출력 핀으로부터 출력되는 두 개씩의 출력 데이터를 각각 입력하는 XOR게이트들(42-1, 42-2, ..., 42-(n/2))과 XNOR게이트들(44-1, 44-2, ..., 44-(n/2)), 및 XOR게이트들(42-1, 42-2, ..., 42-(n/2))의 출력신호가 인가되는 S(세트) 입력단자와 XNOR게이트들(44-1, 44-2, ..., 44-(n/2))의 출력신호가 인가되는 R(리세트) 입력단자를 가진 SR플립플롭들(40-1, 40-2, ..., 40-(n/2))을 도1에 나타낸 테스터(200)에 추가하여 구성되어 있다.
도2에 나타낸 테스터가 반도체 장치를 테스트하는 동작은 도1에 나타낸 종래의 테스터의 테스트 동작과 동일하므로 이에 관한 설명은 상술한 설명을 참고로 하기 바란다.
여기에서는, 반도체 장치의 데이터 입/출력 핀들사이의 데이터 스큐를 측정하는 방법에 대해서 설명하기로 한다.
테스터(300)가 제어신호 입력 드라이버를 통하여 반도체 장치(100)로 제어신호를 입력한다. 그러면, XOR게이트들(42-1, 42-2, ..., 42-n)은 두 개의 데이터 입/출력 핀들로부터 출력되는 데이터를 각각 입력하여 일치하면 "로우"레벨의 신호를 발생하고, 일치하지 않으면 "하이"레벨의 신호를 발생한다. XNOR게이트들(44-1, 44-2, ..., 44-n)은 두 개의 데이터 입/출력 핀으로부터 출력되는 데이터를 각각 입력하여 일치하지 않으면 "로우"레벨의 신호를 발생하고, 일치하면 "하이"레벨의 신호를 발생한다. SR플립플롭들(40-1, 40-2, ..., 40-n)은 S(세트)입력단자로 인가되는 신호가 "하이"레벨이고, R(리세트)입력단자로 인가되는 신호가 "로우"레벨이면 "하이"레벨의 신호를 발생하고, S(세트)입력단자로 인가되는 신호가 "로우"레벨이고, R(리세트)입력단자로 인가되는 신호가 "하이"레벨이면 "로우"레벨의 신호를 발생한다. 그리고, S입력단자와 R입력단자로 인가되는 신호가 모두 "로우"레벨이면 이전상태를 그대로 유지하고, 모두 "하이"레벨이면 애매모호한 상태가 된다.
도3a ~d는 도2에 나타낸 블록도의 동작을 설명하기 위한 동작 타이밍도이다.
도3a는 두 개의 데이터 입/출력 핀으로부터 출력되는 데이터(A, B)가 모두 "하이"레벨에서 "로우"레벨로 천이하는 경우의 동작을 설명하기 위한 것으로, 데이터(A)가 "하이"레벨에서 "로우"레벨로 천이하고, 데이터(B)가 소정시간 후에 "하이"레벨에서 "로우"레벨로 천이하면, 시점(t1)까지는 두 개의 데이터가 모두 "하이"레벨이므로 XOR게이트의 출력신호(C)는 "로우"레벨이 되고, XNOR게이트의 출력신호(D)는 "하이"레벨이 된다. 따라서, SR플립플롭의 출력신호(E)는 "로우"레벨이 된다. 그리고, 시점(t2)까지는 두 개의 데이터가 각각 "로우"레벨, "하이"레벨이므로 XOR게이트의 출력신호(C)는 "하이"레벨로 천이하고, XNOR게이트의 출력신호(D)는 "로우"레벨로 천이한다. 따라서, SR플립플롭의 출력신호(E)는 "하이"레벨이 된다. 그리고, 시점(t2)이후에는 두 개의 데이터가 모두 "로우"레벨로 천이하므로 XOR게이트의 출력신호(C)는 "로우"레벨로 천이하고, XNOR게이트의 출력신호(D)는 "하이"레벨로 천이한다. 그래서, SR플립플롭의 출력신호(E)는 "로우"레벨로 천이한다.
도3b는 두 개의 데이터 입/출력 핀으로부터 출력되는 데이터가 모두 "로우"레벨에서 "하이"레벨로 천이하는 경우의 동작을 설명하기 위한 동작 타이밍도로서, 데이터(A)가 "로우"레벨에서 "하이"레벨로 천이하고, 데이터(B)가 소정시간 후에 "로우"레벨에서 "하이"레벨로 천이하면, 시점(t1)까지는 데이터들이 모두 "로우"레벨이므로 XOR게이트의 출력신호(C)는 "로우"레벨이 되고, XNOR게이트의 출력신호(D)는 "하이"레벨이 된다. 따라서, SR플립플롭의 출력신호(E)는 "로우"레벨이 된다. 그리고, 시점(t2)까지는 데이터(A)가 "하이"레벨이고, 데이터(B)가 "로우"레벨이므로 XOR게이트의 출력신호(C)는 "하이"레벨로 천이하고, XNOR게이트의 출력신호(D)는 "로우"레벨로 천이한다. 따라서, SR플립플롭의 출력신호(E)는 "하이"레벨이 된다. 그리고, 시점(t2)이후에 데이터가 모두 "하이"레벨로 천이하므로 XOR게이트의 출력신호(C)는 "로우"레벨로 천이하고, XNOR게이트의 출력신호(D)는 "하이"레벨로 천이한다. 따라서, SR플립플롭의 출력신호(E)는 "로우"레벨이 된다.
즉, 도3a, b에 나타낸 바와 같이 두 개의 출력 데이터가 모두 동일한 상태로 천이하는 경우에는 SR플립플롭의 출력신호(E)가 인에이블되는 시점에서 디스에이블되는 시점까지의 시간을 측정하여 두 개의 출력 데이터의 스큐를 측정할 수 있다.
도3c는 두 개의 데이터 입/출력 핀으로부터 출력되는 데이터의 하나는 "하이"레벨에서 "로우"레벨로 천이하고, 다른 하나는 "로우"레벨에서 "하이"레벨로 천이하는 경우의 동작을 설명하기 위한 동작 타이밍도로서, 데이터(A)가 "하이"레벨에서 "로우"레벨로 천이하고, 데이터(B)가 소정시간 후에 "로우"레벨에서 "하이"레벨로 천이하면, 시점(t1)까지는 데이터(A)가 "하이"레벨이고, 데이터(B)가 "로우"레벨이므로 XOR게이트의 출력신호(C)는 "하이"레벨이 되고, XNOR게이트의 출력신호(D)는 "로우"레벨이 된다. 따라서, SR플립플롭의 출력신호(E)는 "하이"레벨이 된다. 그리고, 시점(t2)까지는 데이터가 모두 "로우"레벨이므로 XOR게이트의 출력신호(C)는 "로우"레벨이 되고, XNOR게이트의 출력신호(D)는 "하이"레벨이 된다. 따라서, SR플립플롭의 출력신호(E)는 "로우"레벨이 된다. 그리고, 시점(t2)이후에 데이터(A)가 "로우"레벨이고, 데이터(B)가 "하이"레벨로 천이하므로 XOR게이트의 출력신호(C)는 "하이"레벨이 되고 XNOR게이트의 출력신호(D)는 "로우"레벨이 된다. 따라서, SR플립플롭의 출력신호(E)는 "하이"레벨이 된다.
도3d는 두 개의 데이터 입/출력 핀으로부터 출력되는 데이터의 하나는 "로우"레벨에서 "하이"레벨로 천이하고, 다른 하나는 "하이"레벨에서 "로우"레벨로 천이하는 경우의 동작을 설명하기 위한 동작 타이밍도로서, 시점(t1)까지는 데이터(A)가 "로우"레벨이고, 데이터(B)가 "하이"레벨이므로 XOR게이트의 출력신호(C)는 "하이"레벨이 되고 XNOR게이트의 출력신호(D)는 "로우"레벨이 된다. 따라서, SR플립플롭의 출력신호(E)는 "하이"레벨이 된다. 시점(t2)까지는 데이터가 모두 "하이"레벨이므로 XOR게이트의 출력신호(C)는 "로우"레벨이 되고, XNOR게이트의 출력신호(D)는 "하이"레벨이 된다. 따라서, SR플립플롭의 출력신호(E)는 "로우"레벨이 된다. 시점(t2)이후에, 데이터(A)가 "하이"레벨이고, 데이터(B)가 "로우"레벨이므로 XOR게이트의 출력신호(E)는 "하이"레벨이 되고, XNOR게이트의 출력신호는 "로우"레벨이 된다. 따라서, SR플립플롭의 출력신호(E)는 "하이"레벨이 된다.
즉, 도3c, 3d에 나타낸 바와 같이 두 개의 출력 데이터가 서로 다른 상태로 천이하는 경우에는 SR플립플롭의 출력신호(E)가 디스에이블되는 시점에서 인에이블되는 시점까지의 시간을 측정하여 두 개의 출력 데이터의 스큐를 측정할 수 있다.
상술한 바와 같이 두 개의 입/출력 핀들로부터 출력되는 데이터사이의 스큐를 측정하기 위하여 두 개의 입/출력 핀들로부터 출력되는 데이터의 배타 논리합한 신호를 SR플립플롭의 S입력단자로 인가하고, 두 개의 입/출력 핀들로부터 출력되는 데이터의 비배타 논리합한 신호를 SR플립플롭의 R입력단자로 인가하여 SR플립플롭으로부터 출력되는 데이터의 인에이블 시점으로부터 디스에이블 시점까지의 시간을 측정함으로써 데이터 스큐를 측정할 수 있다.
도4는 본 발명의 다른 실시예의 테스터의 블록도로서, 도1에 나타낸 테스터(200)에 입/출력 핀으로부터 출력되는 세 개의 출력 데이터를 각각 입력하는 XOR게이트들(42-1, 42-2, ..., 42-(n/3))과 XNOR게이트들(44-1, 44-2, ..., 44-(n/3)), 및 XOR게이트들(42-1, 42-2, ..., 42-(n/3))의 출력신호가 각각 인가되는 S(세트) 입력단자와 XNOR게이트들(44-1, 44-2, ..., 44-(n/3))의 출력신호가 각각 인가되는 R(리세트) 입력단자를 가진 SR플립플롭들(40-1, 40-2, ..., 40-(n/3))을 추가한 테스터(400)로 구성되어 있다.
도4에 나타낸 테스터(400)의 반도체 장치의 테스트 동작은 도1에 나타낸 반도체 장치의 테스트 동작과 동일하다.
단지, 도4에 나타낸 테스터(400)는 반도체 장치의 세 개의 데이터 입/출력 핀으로부터 출력되는 데이터사이의 스큐를 측정하기 위하여 XOR게이트들(42-1, 42-2, ..., 42-n), 및 XNOR게이트들(44-1, 44-2, ..., 44-n)로 세 개의 데이터 입/출력 핀으로부터 출력되는 데이터를 인가하도록 구성한 것이 도1에 나타낸 테스터(200)의 구성과 상이하다.
도5a ~d는 도4에 나타낸 블록도의 동작을 설명하기 위한 동작 타이밍도로서, 도5a는 세 개의 데이터가 모두 "하이"레벨에서 "로우"레벨로 천이하는 경우의 동작을 설명하기 위한 것으로, 시점(t1)까지는 데이터(X, Y, Z)가 모두 "하이"레벨이므로 XOR게이트의 출력신호(C)는 "하이"레벨이 되고, XNOR게이트의 출력신호(D)는 "로우"레벨이 된다. 따라서, SR플립플롭의 출력신호(F)는 "하이"레벨이 된다. 그리고, 시점(t1)에서 시점(t2)까지는 데이터(X)가 "로우"레벨이고, 데이터(B, C)가 "하이"레벨이므로 XOR게이트의 출력신호(C)는 "로우"레벨이 되고 XNOR게이트의 출력신호(D)는 "하이"레벨이 된다. 따라서, SR플립플롭의 출력신호(F)는 "로우"레벨이 된다. 시점(t2)에서 시점(t3)까지는 데이터(X, Y)가 "로우"레벨이고, 데이터(Z)가 "하이"레벨이므로 XOR게이트의 출력신호(C)는 "하이"레벨이 되고 XNOR게이트의 출력신호(D)는 "로우"레벨이 된다. 따라서, SR플립플롭의 출력신호(F)는 "하이"레벨이 된다. 시점(t3)이후에는 데이터(X, Y, Z)가 모두 "로우"레벨이므로 XOR게이트의 출력신호(C)는 "로우"레벨이 되고 XNOR게이트의 출력신호(D)는 "하이"레벨이 된다. 따라서, SR플립플롭의 출력신호(F)는 "로우"레벨이 된다.
즉, 세 개의 데이터 입/출력 핀들사이의 데이터 스큐를 측정하는 경우에 테스터는 시점(t1)으로부터 시점(t2)까지의 시간과 시점(t2)로 부터 시점(t3)까지의 시간을 측정하면 된다.
도5b는 세 개의 데이터가 모두 "로우"레벨에서 "하이"레벨로 천이하는 경우의 동작을 설명하기 위한 것으로, 시점(t1)까지는 데이터(X, Y, Z)가 모두 "로우"레벨이므로 XOR게이트의 출력신호(C)는 "로우"레벨이 되고, XNOR게이트의 출력신호(D)는 "하이"레벨이 된다. 따라서, SR플립플롭의 출력신호(F)는 "로우"레벨이 된다. 그리고, 시점(t1)에서 시점(t2)까지는 데이터(X)가 "하이"레벨이고, 데이터(B, C)가 "로우"레벨이므로 XOR게이트의 출력신호(C)는 "하이"레벨이 되고 XNOR게이트의 출력신호(D)는 "로우"레벨이 된다. 따라서, SR플립플롭의 출력신호(F)는 "하이"레벨이 된다. 시점(t2)에서 시점(t3)까지는 데이터(X, Y)가 "하이"레벨이고, 데이터(Z)가 "로우"레벨이므로 XOR게이트의 출력신호(C)는 "로우"레벨이 되고 XNOR게이트의 출력신호(D)는 "하이"레벨이 된다. 따라서, SR플립플롭의 출력신호(F)는 "로우"레벨이 된다. 시점(t3)이후에는 데이터(X, Y, Z)가 모두 "하이"레벨이므로 XOR게이트의 출력신호(C)는 "하이"레벨이 되고 XNOR게이트의 출력신호(D)는 "로우"레벨이 된다. 따라서, SR플립플롭의 출력신호(F)는 "하이"레벨이 된다.
즉, 도5b의 경우와 마찬가지로 세 개의 데이터 입/출력 핀들사이의 데이터 스큐를 측정하는 경우에 테스터는 시점(t1)으로부터 시점(t2)까지의 시간과 시점(t2)으로부터 시점(t3)까지의 시간 또는 시점(t1)으로부터 시점(t3)까지의 시간을 측정하면 된다.
도5c는 데이터(X)가 "로우"레벨에서 "하이"레벨로 천이하고, 데이터(Y)가 "하이"레벨에서 "로우"레벨로 천이하고, 데이터(Z)가 "로우"레벨에서 "하이"레벨로 천이하는 경우의 동작을 설명하기 위한 것으로, 시점(t1)까지는 데이터(X, Y, Z)가 각각 "로우"레벨, "하이"레벨, "로우"레벨이므로 XOR게이트의 출력신호(C)는 "하이"레벨이 되고, XNOR게이트의 출력신호(D)는 "로우"레벨이 된다. 따라서, SR플립플롭의 출력신호(F)는 "하이"레벨이 된다. 시점(t1)에서 시점(t2)까지는 데이터(X, Y, Z)가 각각 "하이"레벨, "하이"레벨, "로우"레벨이므로 XOR게이트의 출력신호(C)는 "로우"레벨이 되고 XNOR게이트의 출력신호(D)는 "하이"레벨이 된다. 따라서, SR플립플롭의 출력신호(F)는 "로우"레벨이 된다. 시점(t2)에서 시점(t3)까지는 데이터(X, Y, Z)가 각각 "하이"레벨, "로우"레벨, "로우"레벨이므로 XOR게이트의 출력신호(C)는 "하이"레벨이 되고 XNOR게이트의 출력신호(D)는 "로우"레벨이 된다. 따라서, SR플립플롭의 출력신호(F)는 "하이"레벨이 된다. 그리고, 시점(t3) 이후에는 데이터(X, Y, Z)가 "하이"레벨, "로우"레벨, "하이"레벨이므로 XOR게이트의 출력신호(C)는 "로우"레벨이 되고 XNOR게이트의 출력신호(D)는 "하이"레벨이 된다. 따라서, SR플립플롭의 출력신호(F)는 "로우"레벨이 된다.
도5d의 경우는 데이터(X)가 "로우"레벨에서 "하이"레벨로 천이하고, 데이터(Y)가 "로우"레벨에서 "하이"레벨로 천이하고, 데이터(Z)가 "하이"레벨에서 "로우"레벨로 천이하는 경우의 동작 타이밍도로서, 도5c의 동작 타이밍도를 참고로 하면 쉽게 이해될 수 있을 것이다.
즉, 도5d의 경우에는 도5c의 경우와 동일한 출력신호(F)가 발생된다.
상술한 실시예에서는 두 개의 데이터 입/출력 핀들사이의 데이터 스큐와 세 개의 데이터 입/출력 핀들사이의 데이터 스큐를 측정하는 방법에 대하여 설명하였지만, 네 개 이상의 데이터 입/출력 핀들사이의 데이터 스큐를 측정하는 것으로 확장하여 구성할 수도 있다.
즉, 본 발명은 상술한 실시예에만 국한되지 않으며, 본 발명의 사상과 정신을 벗어나지 않는 범위내에서 다양한 변경과 수정이 가능하다.
따라서, 본 발명의 테스터는 반도체 장치의 데이터 입/출력 핀들사이의 데이터 스큐를 측정할 수 있다.
그래서, 본 발명의 반도체 장치를 채용하는 시스템의 성능을 향상시킬 수 있다.

Claims (18)

  1. 데이터 입/출력 핀들 및 제어신호 입력 핀을 구비한 반도체 장치를 테스트하기 위한 테스터에 있어서,
    상기 데이터 입/출력 핀들로부터 출력되는 두 개씩의 데이터의 상태가 동일하면 논리 로우 또는 하이중의 하나를 가지는 제1상태의 신호를, 상이하면 상기 제1상태와는 반대의 논리를 갖는 제2상태의 신호를 출력신호로서 발생하는 제1신호 발생수단;
    상기 데이터 입/출력 핀들로부터 출력되는 두 개씩의 데이터의 상태가 상이하면 논리 로우 또는 하이중의 하나를 가지는 제1상태의 신호를, 동일하면 상기 제1상태와는 반대의 논리를 갖는 제2상태의 신호를 출력신호로서 발생하는 제2신호 발생수단; 및
    상기 제1신호 발생수단의 출력신호에 응답하여 세트되고, 상기 제2신호 발생수단의 출력신호에 응답하여 리셋되어 상기 데이터 간의 스큐 정도를 나타내는 펄스폭을 갖는 신호를 발생하는 제3신호 발생수단을 구비한 것을 특징으로 하는 테스터.
  2. 제1항에 있어서, 상기 제1신호 발생수단은
    소정수의 배타 논리합 게이트들로 구성된 것을 특징으로 하는 테스터.
  3. 제1항에 있어서, 상기 제2신호 발생수단은
    소정수의 비배타 논리합 게이트들로 구성된 것을 특징으로 하는 테스터.
  4. 제1항에 있어서, 상기 제3신호 발생수단은
    소정수의 플립플롭들로 구성된 것을 특징으로 하는 테스터.
  5. 제4항에 있어서, 상기 소정수의 플립플롭들 각각의 출력신호의 인에이블 시점과 디스에이블 시점사이의 시간을 측정하는 것을 특징으로 하는 테스터.
  6. 제4항에 있어서, 상기 플립플롭들 각각은, SR플립플롭인 것을 특징으로 하는 테스터.
  7. 데이터 입/출력 핀들 및 제어신호 입력 핀을 구비한 반도체 장치를 테스트하기 위한 테스터에 있어서,
    상기 데이터 입/출력 핀들로부터 출력되는 세 개씩의 데이터를 배타논리합하기 위한 제1신호 발생수단;
    상기 데이터 입/출력 핀들로부터 출력되는 세 개씩의 데이터를 비배타논리합하기 위한 제2신호 발생수단; 및
    상기 제1신호 발생수단의 출력신호에 응답하여 세트되고 상기 제2신호 발생수단의 출력신호에 응답하여 리셋되는 신호를 발생하기 위한 제3신호 발생수단을 구비한 것을 특징으로 하는 테스터.
  8. 제7항에 있어서, 상기 제1신호 발생수단은
    소정수의 배타 논리합 게이트들을 구비한 것을 특징으로 하는 테스터.
  9. 제7항에 있어서, 상기 제2신호 발생수단은
    소정수의 비배타 논리합 게이트들을 구비한 것을 특징으로 하는 테스터.
  10. 제7항에 있어서, 상기 제3신호 발생수단은
    소정수의 플립플롭들을 구비한 것을 특징으로 하는 테스터.
  11. 제10항에 있어서, 상기 플립플롭들 각각은, SR플립플롭인 것을 특징으로 하는 테스터.
  12. 제10항에 있어서, 상기 소정수의 플립플롭들 각각의 출력신호들의 인에이블 시점과 디스에이블 시점사이의 시간을 측정하는 것을 특징으로 하는 테스터.
  13. 데이터 입/출력 핀들 및 제어신호 입력 핀을 구비한 반도체 장치를 테스트하기 위한 테스터에 있어서,
    상기 데이터 입/출력 핀들로부터 출력되는 소정수의 데이터를 배타논리합하기 위한 제1신호 발생수단;
    상기 데이터 입/출력 핀들로부터 출력되는 소정수의 데이터를 비배타논리합하기 위한 제2신호 발생수단; 및
    상기 제1신호 발생수단의 출력신호에 응답하여 세트되고 상기 제2신호 발생수단의 출력신호에 응답하여 리셋되는 신호를 발생하는 제3신호 발생수단을 구비한 것을 특징으로 하는 테스터.
  14. 제13항에 있어서, 상기 제1신호 발생수단은
    소정수의 배타 논리합 게이트들을 구비한 것을 특징으로 하는 테스터.
  15. 제13항에 있어서, 상기 제2신호 발생수단은
    소정수의 비배타 논리합 게이트들을 구비한 것을 특징으로 하는 테스터.
  16. 제13항에 있어서, 상기 제3신호 발생수단은, 소정수의 플립플롭들을 구비한 것을 특징으로 하는 테스터.
  17. 제16항에 있어서, 상기 플립플롭들 각각은, SR플립플롭인 것을 특징으로 하는 테스터.
  18. 제16항에 있어서, 상기 소정수의 플립플롭들 각각의 출력신호들의 인에이블 시점과 디스에이블 시점사이의 시간을 측정하는 것을 특징으로 하는 테스터.
KR1019980053644A 1998-12-08 1998-12-08 반도체장치의테스터 KR100305678B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019980053644A KR100305678B1 (ko) 1998-12-08 1998-12-08 반도체장치의테스터
JP20198799A JP4499211B2 (ja) 1998-12-08 1999-07-15 テスタ
TW088120354A TW565699B (en) 1998-12-08 1999-11-22 Semiconductor device tester for measuring skew between output pins of a semiconductor device
US09/454,339 US6587976B1 (en) 1998-12-08 1999-12-03 Semiconductor device tester for measuring skew between output pins of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980053644A KR100305678B1 (ko) 1998-12-08 1998-12-08 반도체장치의테스터

Publications (2)

Publication Number Publication Date
KR20000038589A KR20000038589A (ko) 2000-07-05
KR100305678B1 true KR100305678B1 (ko) 2001-11-30

Family

ID=19561799

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980053644A KR100305678B1 (ko) 1998-12-08 1998-12-08 반도체장치의테스터

Country Status (4)

Country Link
US (1) US6587976B1 (ko)
JP (1) JP4499211B2 (ko)
KR (1) KR100305678B1 (ko)
TW (1) TW565699B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6662126B2 (en) * 2001-08-14 2003-12-09 Sun Microsystems, Inc. Measuring skew using on-chip sampling
JP2003156543A (ja) * 2001-11-20 2003-05-30 Advantest Corp 半導体試験装置
JP4133172B2 (ja) * 2002-09-27 2008-08-13 シャープ株式会社 論理回路テスト装置
JP2005326203A (ja) * 2004-05-13 2005-11-24 Matsushita Electric Ind Co Ltd 半導体集積回路の実速度検査方法
US20110187059A1 (en) * 2010-02-04 2011-08-04 S & B Technical Products, Inc. Sealing Gasket for Corrugated Pipe
US9324455B2 (en) 2014-05-27 2016-04-26 Freescale Semiconductor, Inc. Apparatus for measuring signal skew of asynchronous flash memory controller

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5236381B2 (ko) * 1972-04-14 1977-09-14
JPS59186415A (ja) * 1983-04-08 1984-10-23 テクトロニクス・インコ−ポレイテツド スキユ−検出器
JPH0738013B2 (ja) * 1986-11-28 1995-04-26 日本電信電話株式会社 スキュー検出装置
GB2200465B (en) * 1987-01-16 1991-10-02 Teradyne Inc Automatic test equipment
JP2783543B2 (ja) * 1988-03-31 1998-08-06 株式会社東芝 位相差判別回路
US5231598A (en) * 1991-09-30 1993-07-27 National Semiconductor Corporation Direct digital synthesis measurement signal skew tester
US5436908A (en) * 1992-06-17 1995-07-25 National Semiconductor Corporation Common edge output skew detection circuit
JP2760284B2 (ja) * 1994-06-27 1998-05-28 日本電気株式会社 半導体集積回路装置
JPH08136618A (ja) * 1994-11-08 1996-05-31 Hitachi Ltd 半導体集積回路装置
JPH09166650A (ja) * 1995-12-18 1997-06-24 Hitachi Ltd 信号間スキュー診断方法および半導体集積回路
JP3331109B2 (ja) * 1996-01-23 2002-10-07 株式会社アドバンテスト 半導体試験装置の比較器
JPH09318704A (ja) * 1996-05-30 1997-12-12 Ando Electric Co Ltd Ｉｃ試験装置
US5991890A (en) * 1998-04-16 1999-11-23 Lsi Logic Corporation Device and method for characterizing signal skew

Also Published As

Publication number Publication date
TW565699B (en) 2003-12-11
KR20000038589A (ko) 2000-07-05
JP4499211B2 (ja) 2010-07-07
JP2000171528A (ja) 2000-06-23
US6587976B1 (en) 2003-07-01

Similar Documents

Publication Publication Date Title
KR100237504B1 (ko) 프로세스 모니터링 회로 및 그 모니터링 방법
KR100335683B1 (ko) 속도 관련 결함을 테스트하기 위해 멀티플렉서 스캔플립플롭을 이용하는 방법 및 장치
EP2385626A1 (en) Reducing instantaneous voltage droop during a scan shift operation
CA2157960A1 (en) Delay testing of high-performance digital components by a slow-speed tester
EP0010599B1 (en) Shift register latch circuit operable as a d-type edge trigger and counter comprising a plurality of such latch circuits
KR100415793B1 (ko) 반도체 집적 회로 장치 및 그 액세스 시간 평가 방법
JP2760284B2 (ja) 半導体集積回路装置
US3781670A (en) Ac performance test for large scale integrated circuit chips
Gillis et al. Delay test of chip I/Os using LSSD boundary scan
WO2001023902A1 (en) Enhancements in testing devices on burn-in boards
US5471152A (en) Storage element for delay testing
KR100305678B1 (ko) 반도체장치의테스터
US6889350B2 (en) Method and apparatus for testing an I/O buffer
US7406639B2 (en) Scan chain partition for reducing power in shift mode
US7240263B2 (en) Apparatus for performing stuck fault testings within an integrated circuit
US5473618A (en) Semiconductor integrated circuit having a built-in test circuit
US4876501A (en) Method and apparatus for high accuracy measurment of VLSI components
US6920597B2 (en) Uniform testing of tristate nets in logic BIST
JP2778443B2 (ja) スキャンパステスト回路の最適化方法
US6912681B1 (en) Circuit cell for test pattern generation and test pattern compression
US20080059853A1 (en) Semiconductor Integrated Circuit
KR900008788B1 (ko) 테이터 회로를 구비한 반도체 집적회로장치
US6768133B2 (en) Semiconductor device, test method for semiconductor device, and tester for semiconductor device
JP3519329B2 (ja) 半導体試験装置
US10911035B1 (en) Fixed-width pulse generator

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee