JPH0738013B2 - スキュー検出装置 - Google Patents

スキュー検出装置

Info

Publication number
JPH0738013B2
JPH0738013B2 JP62299037A JP29903787A JPH0738013B2 JP H0738013 B2 JPH0738013 B2 JP H0738013B2 JP 62299037 A JP62299037 A JP 62299037A JP 29903787 A JP29903787 A JP 29903787A JP H0738013 B2 JPH0738013 B2 JP H0738013B2
Authority
JP
Japan
Prior art keywords
circuit
skew
pulse
signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62299037A
Other languages
English (en)
Other versions
JPS63233382A (ja
Inventor
泰一 尾辻
直明 鳴海
雅明 丹野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Publication of JPS63233382A publication Critical patent/JPS63233382A/ja
Publication of JPH0738013B2 publication Critical patent/JPH0738013B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Phase Differences (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、2つの入力パルスの立上り、もしくは立下り
の時間ずれ、即ちタイミングスキューを検出するスキュ
ー検出装置に係り、特に複数の試験ピンを有する集積回
路試験装置等において、複数の試験ピンから発生される
パルス信号間のタイミングスキューの検出等に適したス
キュー検出装置に関する。
(従来技術) 集積回路の動作速度の向上とともに、集積回路試験装置
には試験タイミングの高精度化が要求されており、集積
回路試験装置が発生する複数の試験用パルス信号の間で
生ずるタイミングスキューを補正することが必要であ
り、そのため、高精度,高時間分解能なタイミングスキ
ュー検出装置が必要になっている。
従来技術においては、スキュー情報の取り込みを行うラ
ッチ回路に外部から印加するストローブ信号を介して、
2つの被測定パルス信号のタイミングを別個に検出して
スキューの有無を判定していた。第11図は集積回路試験
装置等で用いられている従来のスキュー検出装置の一例
を示す回路ブロック図である。この回路では、タイミン
グの比較を行う第1,第2のパルス信号a,bのうち、まず
第1のパルス信号aだけをコンパレータ20に加え、例え
ば第1のパルス信号aの中間レベルに設定した基準信号
cとの電圧レベルを比較し、比較結果を保持するために
次段に接続したラッチ回路21において、タイミング信号
源25から印加するストローブ信号dの印加タイミングを
ストローブタイミング制御回路26によって連続的に変化
させ、ラッチ回路21の出力端eの電圧がローからハイに
もしくはハイからローに変化するレベル遷移タイミング
を探り出し、このときのストローブタイミングを該パル
ス信号aの立上り、もしくは立下りタイミングを検出
し、続いて第2のパルス信号bの中間レベルに基準信号
cを設定し直した後に、スイッチ22を切り換えて第2の
パルス信号bをコンパレータ20に加え、第1のパルス信
号aのレベル遷移タイミングでラッチ回路21にストロー
ブ信号dを印加してコンパレータ20の出力結果を保持
し、このときにラッチ回路21の出力端eの論理レベルが
ロー、もしくはハイであればスキュー有りと判断し、中
間レベルであればスキュー無しと判断していた。即ち、
ラッチ回路21に外部から印加するストローブ信号dを介
して、2つのパルス信号a,bのタイミングスキューを検
出していた。又、ラッチ回路21が中間レベルを出力でき
ない場合には、例えばラッチ回路21の出力eとストロー
ブ信号dの論理積でパルス信号を発生する波形整形回路
23と、波形整形回路23の出力信号fをクロック入力とす
るカウンタ24を付加し、第2のパルス信号を複数回加
え、カウンタ24が計数した数が第2のパルス信号bを加
えた回数の半分、即ちスキューの検出を行った回数の半
分になった場合をスキュー無しと判断していた。
(発明が解決しようとする問題点) 上記の如く、従来技術においては、出力タイミングを任
意に設定できるラッチストローブ信号源やストローブタ
イミングを制御する回路が必要なため、装置の小型化が
困難であった。また、2つのパルス信号間のスキューを
一回のラッチストローブで直接検出することができない
ため、スキューを検出するまでに多大な時間を要する、
ストローブ信号のダイナミックなジッタが検出精度低下
要因となり高精度化に適さない、といった問題も有して
いた。
(発明の目的) 本発明は従来の問題点を解決し、ラッチ回路のストロー
ブ信号を外部から供給する必要がなく、かつ2つのパル
ス信号のタイミングスキューを一回のラッチストローブ
で直接検出することができる、簡単でかつ高精度なスキ
ュー検出装置を提供することを目的とする。
(問題点を解決するための手段) 上記目的を達成するために、本発明は互いに独立な2つ
の入力パルス信号の電圧レベルを個々に正規化する2つ
のレベル変換回路と、前記2つのレベル変換回路の出力
端子間の電位差を検出する差動増幅回路と、前記差動増
幅回路の2つの出力信号の極性が逆になるように入力さ
れた2つのラッチ回路と、一方の入力パルス信号の少な
くとも立上がり信号変化をもとに単一のパルス波を整形
するパルス整形回路とを備え、前記ラッチ回路は前記パ
ルス整形回路が出力する一方のパルス信号をストローブ
信号に用い、ストローブ信号印加時の前記差動増幅回路
の相補出力電圧を取り込み、リセット信号が印加される
まで保持することを特徴とする。
本発明におけるスキュー検出装置では、2つの被測定パ
ルス信号の電圧レベルを正規化した後に、両信号間の電
圧レベル差を差動増幅回路で直接検出し、一方の被測定
パルス信号の立上り、もしくは立下りと同期して生成し
たストローブパルスで前記差動増幅回路の検出結果をラ
ッチ回路に取り込み保持する。従って、ストローブのた
めの信号源を新たに必要とせず、パルスが入力される毎
にリアルタイムでタイミングスキューを検出することが
できる。
次に本発明の実施例について説明する。なお、実施例は
一つの例示であって、本発明の精神を逸脱しない範囲
で、種々の変更あるいは改良を行いうることは言うまで
もない。
(実施例) 第1図は本発明におけるスキュー検出装置の一例を示す
回路ブロック図であり、1a,1bは入力信号レベル変換回
路、2はスキュー検出用差動増幅回路、3a,3bはスキュ
ー情報保持用ラッチ回路、4はストローブ/リセットパ
ルス生成回路すなわちパルス整形回路、5は接続切換ス
イッチ、6はANDゲート、7はNANDゲート、8はインバ
ータ、9は遅延回路、a,bは被測定パルス信号、gはレ
ベル変換回路用基準信号、h,iはレベル変換回路の出
力、j,kは差動増幅回路の出力、m,nはラッチ回路の入
力、oはラッチストローブ信号、pはラッチリセット信
号、q,rはラッチ回路の出力、wはセレクトデータを示
す。また第2図は第1図の回路において、立上り時のス
キューを検出する場合の回路動作を説明する要部波形図
である。第1図,第2図に基づいて、以下に各構成要素
の機能と動作を説明する。
入力信号レベル変換回路1a,1bは、振幅や電圧レベルの
異なる2つの被測定レベル信号a,bの論理ローレベル同
志、及び論理ハイレベル同志を同一レベルに変換する機
能を有するものである。
第3図は本発明におけるスキュー検出装置の構成要素で
あるレベル変換回路の一実施例を示す。図において、Q1
〜Q3はnpnトランジスタ、R1〜R3は抵抗、aは被測定パ
ルス信号、gはレベル変換回路用基準信号、hはレベル
変換回路の出力、Vccはプルアップ電源、Veeはプルダウ
ン電源、Vcsはゲート電流制御用電源を示す。
例えば一方の被測定パルス信号aがCML(Current Mode
Logic)レベルで、他方の被測定レベル信号bが信号a
と振幅の異なるLCML(Lou Level Current Mode Logic)
レベルのときには、第3図に示したようなエミッタ結合
型のレベル変換回路を適用し、該レベル変換回路に与え
る基準信号g,を、入力される被測定パルス信号aの中間
レベルに設定することにより、ハイレベルはVccに、ロ
ーレベルは Vcc−(Vcs−Vbe−Vee)×R1/R2 に変換される。但しVccはプルアップ用電源電位、Vee
プルダウン用電源電位、Vbeは定電流源用トランジスタQ
3のベース−エミッタ間電圧、そしてVcsはトランジスタ
Q3のベース電位を各々表す。従って、Vcc,Vee,Vcs
各電位とR1,R2の各抵抗値を例えばLCML回路に用いられ
るそれらと同一の値に設定しておけば、両被測定パルス
信号とも同一のLCMLレベルに変換することができる。従
って該レベル変換回路の出力信号hとiとの間ではパル
スの立上り、及び立下りのずれ、即ちスキューによって
のみ電圧レベル差が生じる。
入力信号レベル変換回路1a,1bの出力レベル差を次段の
差動増幅回路2によって増幅すると、差動増幅回路2の
出力端j,kには第2図のごとくスキューが生じている間
だけ、相補的に増幅されたパルス信号が得られる。
第4図は本発明の構成要素であるラッチ回路の一実施例
を示す。図において、Q4〜Q11はnpnトランジスタ、Vcc
はプルアップ電源、Veeはプルダウン電源、Vcsはゲート
電流制御用電源、R4〜R6は抵抗、m,nは差動入力、qは
出力、vはLCML回路第2レベル用基準信号を示す。
しかして差動増幅回路2の次段に接続される2つのラッ
チ回路3a,3bに、例えば第4図に示した差動増幅型のラ
ッチ回路3を適用し、差動増幅回路2のj,kを、ラッチ
回路の入力端m,nに極性が逆になるように各々接続す
る。そして、被測定パルス信号a,bのうち一方の立上り
と同期させてラッチ回路3a,3bにストローブ信号oを加
えれば、パルス信号a,bの間で生じているスキューの極
性に応じてラッチ回路3a,3bの出力は相補的に論理ロー
レベルもしくは論理ハイレベルに固定される。たとえば
上記の例に従って、第1図のラッチ回路部に第4図のラ
ッチ回路を導入し、立上り時のスキューを検出する場
合、第2図のごとく、被測定パルス信号a(レベル変換
回路1aの出力h)の立上りのタイミングが被測定パルス
信号b(レベル変換回路1bの出力i)のそれに比して遅
い場合にはラッチ回路3aの出力qが論理ハイレベルとな
り、逆の場合にはラッチ回路3bの出力rが論理ハイレベ
ルとなる。
一方、被測定パルス信号a及びbの間にスキューが生じ
ていなければ、差動増幅回路の出力j,kはともに中間レ
ベルのままでパルス信号は生成されないため、ラッチ回
路3a,3bの出力q,rは第2図のごとく、ともにストローブ
信号oが印加される前に確定していた状態のままであ
る。従って、ストローブ信号oを印加する以前に例えば
第1図に示したリセット端子pにリセット信号を加えて
ラッチ回路3aと3bの出力q,rをともに論理ローレベルに
設定しておけば、ストローブ信号印加後も同一の論理ロ
ーレベルに固定される。
従ってラッチ回路3aと3bの出力レベルが互いに相補的で
あるかどうかでスキューの有無が判定でき、さらにラッ
チ回路3aと3bのいずれの出力が論理ハイレベルになって
いるかでスキューの極性、即ち2つの被測定パルス信号
a,bのどちらの位相が進んでいるかも判断できる。
立下り時のスキューは被測定パルス信号a,bのうちの一
方の被測定パルス信号の立下りと同期させたストローブ
信号を加えることにより、上述した立上り時のスキュー
と同様に検出できる。
スキューの検出に必要となる、被測定パルス信号の立上
り、及び立下りと同期のとれたストローブ信号は、例え
ば第1図に示したストローブ/リセットパルス生成回路
4を設置することによって自己生成でき、外部から供給
する必要はない。このストローブ/リセットパルス生成
回路はANDゲート6,NANDゲート7,インバータ8及び遅延
回路9からなり、被測定パルス信号aと、この信号aを
インバータ8で反転し遅延回路9で必要な時間δtだけ
遅延した信号とAND、およびNANDをとることによって、
各々被測定パルス信号の立上り,立下りに同期した2つ
のパルス信号を生成でき、一方をストローブ信号に、他
方をリセット信号に用いれば、常に被測定パルス信号と
同期したストローブ/リセット信号が得られる。このス
トローブ/リセットパルス生成回路において得られるパ
ルス幅は、上記遅延時間δtで決まるので、使用するラ
ッチ回路のストローブパルスに対する応答特性に応じて
δtを設定すればよい。上記ANDをとることによって生
成したパルス信号をストローブ信号に用いれば、立上り
時のタイミングスキューが検出でき、NANDで生成したパ
ルス信号をストローブ信号に用いれば、立下り時のタイ
ミングスキューが検出できる。例えば第1図に示したよ
うに、切換スイッチ5を付加し、ストローブ/リセット
パルス生成回路が生成する2つのパルス信号とラッチ回
路のストローブ入力o,リセット入力pとの接続をセレク
トデータwに応じて切り換えることにより、被測定パル
ス信号の立上り時のスキューと立下り時のスキューのど
ちらでも検出することができる。
さらに、このストローブ/リセットパルス生成回路は、
リセット信号を被測定パルス信号の1周期の中で自動生
成できるため、被測定パルス信号が繰返し信号であって
も特別な制御信号を外部から印加することなく、個々の
立上り、あるいは立下りのエッッジ毎にリアルタイムで
スキューを検出することができる。第5図は本発明にお
けるスキュー検出装置の他の実施例を示す回路ブロック
図である。図において10a,10bはカウンタ回路を示し、
それら以外の符号は全て第1図と同一のものを示す。し
かして上記の場合、例えば第5図に示すごとく、ラッチ
回路の出力q,rを各々クロック信号とするカウンタ10a,1
0bを接続することにより、正方向のスキュー検出回数と
負方向のスキュー検出回数を個々に記憶することができ
る。従って、被測定パルス信号の繰返し回数との間で統
計的にスキューの有無、並びにスキューの極性を判断す
ることも可能なため、波形のジッタが問題となるような
微小時間領域でも高精度にスキューを検出することがで
きる。
第6図は本発明におけるスキュー検出装置の他の実施例
を示す回路ブロック図である。11はNORゲート、12はセ
ット/リセットフリップフロップ、13はアップ/ダウン
カウンタ、14はスキュー検出回路、sはNORゲートの出
力、uはセット/リセットフリップフロップの出力、x,
yは各々セット/リセットフリップフロップのセット入
力,リセット入力を示し、それら以外の符号は全て第1
図と同一のものを示す。しかしてラッチ回路3a,3bの出
力q,rを入力とするNORゲート11と、ラッチ回路3aの出力
qをセット入力、ラッチ回路3bの出力rをリセット入力
とするセット/リセットフリップフロップ12と、クロッ
クの立上りのエッジでカウント動作を行うアップ/ダウ
ンカウンタ13とを付加し、NORゲート11の出力s、及び
セット/リセットフリップフロップ12の出力uを各々ア
ップ/ダウンカウンタ13のクロック入力、及びアップ/
ダウン制御信号入力としている。例えば、アップ/ダウ
ン制御信号がハイレベルのときにカウントアップ、ロー
レベルのときにカウントダウンを行う場合には、正方向
のスキューでカウントアップ、負方向のスキューでカウ
ントダウンが行われる。従ってこの場合、スキュー検出
動作の開始前にアップ/ダウンカウンタ13を予めリセッ
トして、出力データをゼロに設定しておけば、該アップ
/ダウンカウンタの出力データが正の値なら正方向のス
キューが多く、出力データが負の値なら負方向のスキュ
ーが多いことがわかる。出力データがゼロなら正,負両
方向のスキューが同数であるか、ともにゼロであること
を示す。出力データの極性は符号ビットに割当てられて
いる最上位ビットを見ればわかるので、被測定信号のパ
タン数、言い換えればスキューの検出回数に関係なくス
キューの極性を出力データの最上位1ビットのみで判定
することが可能である。また、この回路ではスキューの
大きさが被測定パルス信号が有するジッタ量と同程度に
小さくなると、カウンタの出力データの絶対値は全測定
回数から減少し始め、スキューの大きさが小さくなるに
つれカウンタの出力データはゼロに近づく。従って被測
定パルス信号が有するジッタ量より小さいスキューに対
しては、カウンタの出力データの絶対値でスキューの大
小を判断することも可能である。
次いで、本発明のさらに他の実施例について説明する。
第7図は本発明におけるスキュー検出装置の他の実施例
を示す回路ブロック図であり、1a,1bは入力信号レベル
変換回路、2はスキュー検出用差動増幅回路、3a,3bは
スキュー情報保持用ラッチ回路、4′はストローブパル
ス生成回路、5′は接続切換スイッチである。また第8
図は第7図の回路において、立上り時のスキューを検出
する場合の回路動作を説明する要部波形図である。第7
図,第8図に基づいて、以下に各構成要素の機能と動作
を説明する。
入力信号レベル変換回路1a,1bは、振幅や電圧レベルの
異なる2つの被測定パルス信号a,bの論理ローレベル同
志、及び論理ハイレベル同志を同一レベルに変換する機
能を有するものである。第1図の実施例と同様に、例え
ば一方の被測定パルス信号aがCML(Current Mode Logi
c)レベルで、他方の被測定パルス信号bが信号aと振
幅の異なるLCML(Lou Level Current Mode Logic)レベ
ルのときには、第3図に示したようなエミッタ結合型の
レベル変換回路を適用し、両被測定パルス信号a,bとも
同一のLCMLレベルに変換することができる。従って該レ
ベル変換回路の出力信号hとiの間ではパルスの立上
り、及び立下りのずれ、即ちスキューによってのみ電圧
レベル差が生じる。
入力信号レベル変換回路1a,1bの出力レベル差を次段の
差動増幅回路2によって増幅すると、差動増幅回路2の
出力端j,kには第8図のごとくスキューが生じている間
だけ、相補的に増幅されたパルス信号が得られる。
差動増幅回路2の次段に接続される2つのラッチ回路3
a,3bに、例えば第4図に示した差動増幅型のラッチ回路
3を適用し、差動増幅回路2の出力j,kを、ラッチ回路
3の入力端m,nに極性が逆になるように各々接続する。
第1図の実施例と同様に、第7図のラッチ回路部に第4
図のラッチ回路を導入し、立上り時のスキューを検出す
る場合、第8図のごとく、被測定パルス信号a(レベル
変換回路1aの出力h)の立上りのタイミングが被測定パ
ルス信号b(レベル変換回路1bの出力i)のそれに比し
て遅い場合にはラッチ回路3aの出力qが論理ハイレベル
となり、逆の場合にはラッチ回路3bの出力rが論理ハイ
レベルとなる。
一方、被測定パルス信号a及びbの間にスキューが生じ
ていなければ、差動増幅回路の出力端j,kはともに中間
レベルのままでパルス信号は生成されないため、ラッチ
回路3a,3bの出力q,rは第8図のごとく、ともにストロー
ブ信号oが印加される前に確定していた状態のままであ
る。従って、ストローブ信号oを印加する以前に例えば
第7図の中で示したリセット端子pにリセット信号を加
えてラッチ回路3a,3bの出力q,rをともに論理ローレベル
に設定しておけば、ストローブ信号印加後も同一の論理
ローレベルに固定される。
従ってラッチ回路3a,3bの出力レベルが互いに相補的で
あるかどうかでスキューの有無が判定でき、さらにラッ
チ回路3aと3bのいずれの出力が論理ハイレベルになって
いるかでスキューの極性、即ち2つの被測定パルス信号
a,bのどちらかの位相が進んでいるかも判断できる。
立下り時のスキューは被測定パルス信号a,bのうちの一
方の被測定パルス信号の立下りと同期させたストローブ
信号を加えることにより、上述した立上り時のスキュー
と同様に検出できる。
スキューの検出に必要となる、被測定パルス信号の立上
り、及び立下りと同期のとれたストローブ信号は、例え
ば第7図に示したストローブパルス生成回路4′を設置
することによって自己生成でき、外部から供給する必要
はない。このストローブパルス生成回路4′は第1図の
ストローブ/リセットパルス生成回路と同じ構成からな
り、各々被測定パルス信号a,bの立上り,立下りに同期
した2つのパルス信号を生成でき、いずれか一方をスト
ローブ信号に用いれば、常に被測定パルス信号の立上
り、もしくは立下りと同期したストローブ信号が得られ
る。このストローブパルス生成回路4′において得られ
るパルス幅は、上記遅延時間δtで決まるので、使用す
るラッチ回路のストローブパルスに対する応答特性に応
じてδtを設定すればよい。上記ANDをとることによっ
て生成したパルス信号をストローブ信号に用いれば、立
上り時のタイミングスキューが検出でき、NANDで生成し
たパルス信号をストローブ信号に用いれば、立下り時の
タイミングスキューが検出できる。例えば第7図に示し
たように、切換スイッチ5′を付加し、ストローブパル
ス生成回路4′が生成する2つのパルス信号のいずれか
とラッチ回路のストローブ入力oとの接続をセレクトデ
ータwに応じて切り換えることにより、被測定パルス信
号の立上り時のスキューと立下り時のスキューのどちら
でも検出することができる。
第7図の回路構成では上述したように被測定パルス信号
の立上り、もしくは立下り毎にスキュー検出結果が得ら
れるNRZ信号(Non Return-to-Zero)が得られるが、例
えば第9図に示す本発明の他の実施例の如く、ANDゲー
ト15a,15bによってラッチ回路の出力q,rの各々と被測定
パルス信号とのANDをとることによってRZ信号(Return-
to-Zero)出力q′,r′を得ることも可能である。この
場合、信号q′,r′を各々クロック信号とするカウンタ
10a,10bを接続することにより、正方向のスキュー検出
回数と負方向のスキュー検出回数を個々に記憶すること
ができる。従って、被測定パルス信号の繰返し回数との
間で統計的にスキューの有無、並びにスキューの極性を
判断することも可能なため、波形のジッタが問題となる
ような微小時間領域でも高精度にスキューを検出するこ
とができる。
また、第10図は本発明の他の実施例であり、ラッチ回路
3a,3bの出力q,rを入力とするORゲート11′と、ORゲート
11′の出力sと被測定パルス信号aを入力とするANDゲ
ート16と、ラッチ回路3aの出力qをセット入力、ラッチ
回路3bの出力rをリセット入力とするセット/リセット
フリップフロップ12と、クロックの立上りのエッジでカ
ウント動作を行うアップ/ダウンカウンタ13とを付加
し、ANDゲート16の出力s′、及びセット/リセットフ
リップフロップ12の出力uを各々アップ/ダウンカウン
タ13のクロック入力、及びアップ/ダウン制御信号入力
としている。ANDゲート16の出力信号s′は、正負いず
れの極性でもスキューが生じているときにはRZ信号とな
る。しかして例えば、アップ/ダウン制御信号がハイレ
ベルのときにカウントアップ、ローレベルのときにカウ
ントダウンを行う場合には、正方向のスキューでカウン
トアップ、負方向のスキューでカウントダウンが行われ
る。従ってこの場合、第6図の実施例と同様に、スキュ
ー検出動作の開始前にアップ/ダウンカウンタ13を予め
リセットして、出力データをゼロに設定しておけば、該
アップ/ダウンカウンタの出力データが正の値なら正方
向のスキューが多く、出力データが負の値ならば負方向
のスキューが多いことがわかる。出力データがゼロなら
正,負両方向のスキューが同数であるか、ともにゼロで
あることを示す。出力データの極性は符号ビットに割当
てられている最上位ビットを見ればわかるので、被測定
信号のパタン数、言い換えればスキュー検出回数に関係
なくスキューの極性を出力データの最上位1ビットのみ
で判定することが可能である。また、本回路ではスキュ
ーの大きさが被測定パルス信号が有するジッタ量と同程
度に小さくなると、カウンタの出力データの絶対値は全
測定回数から減少し始め、スキューの大きさが小さくな
るにつれカウンタの出力データはゼロに近づく。従って
被測定パルス信号が有するジッタ量より小さいスキュー
に対しては、カウンタの出力データの絶対値でスキュー
の大小を判断することも可能である。
なお、以上説明した実施例において、第1図,第5図お
よび第6図の実施例はパルス数をカウントしてスキュー
の有無の評価に、また、第7図,第8図,第9図および
第10図の実施例はスキュー幅を測定するのに適した実施
例である。
(発明の効果) 以上の説明から明らかな如く、本発明によれば、互いに
独立な2つの入力パルス信号の電圧レベルを個々に正規
化する2つのレベル変換回路と、前記2つのレベル変換
回路の出力端子間の電位差を検出する差動増幅回路と、
前記差動増幅回路の2つの出力信号の極性が逆になるよ
うに入力された2つのラッチ回路と、一方の入力パルス
信号の少なくとも立上がり信号変化をもとに単一のパル
ス波を整形するパルス整形回路とを備え、前記ラッチ回
路は前記パルス整形回路が出力する一方のパルス信号を
ストローブ信号に用い、ストローブ信号印加時の前記差
動増幅回路の相補出力電圧を取り込み、リセット信号が
印加されるまで保持することにより従来のようにスキュ
ー情報を保持するラッチ回路のストローブ信号用とし
て、信号源やストローブタイミング制御回路を設置する
必要がなく、かつ2つのパルス信号間のタイミングスキ
ューを直接実時間で検出することができる。また、本発
明の構成要素であるストローブ/リセットパルス生成回
路あるいはストローブパルス生成回路はわずか数個の論
理ゲートで実現できるため、回路規模にも問題にならな
い。例えばLCML回路で構成した場合、カウンタ回路を付
加しない基本構成では約50個のトランジスタと約15個の
抵抗で実現でき、例えば10ビットのカウンタを2つ付加
してもトランジスタ数は約700個程度で実現できるの
で、500ゲート規模のマスタスライス1チップで実現で
きる。また、被測定パルス信号の立上り、あるいは立下
りと同期してストローブパルスを内部生成していること
から、検出精度低下要因となるラッチストローブタイミ
ングのばらつきがほとんど除去できるため、高精度化が
実現できる。例えば、本発明に超高速バイポーラプロセ
ス技術SST(Super Self−aligned Process Technolog
y)を適用した場合、時間分解能2ps、絶対精度±10ps程
度の性能を実現できる。
【図面の簡単な説明】
第1図は本発明におけるスキュー検出装置の一実施例を
示す回路ブロック図、第2図は第1図に示した回路の動
作を説明する要部波形図、第3図は本発明におけるスキ
ュー検出装置の構成要素であるレベル変換回路の一実施
例を示す図、第4図は本発明におけるスキュー検出装置
の一構成要素であるラッチ回路の一実施例を示す図、第
5図は本発明におけるスキュー検出装置の他の実施例を
示す回路ブロック図、第6図は本発明におけるスキュー
検出装置の他の実施例を示す回路ブロック図、第7図は
本発明におけるスキュー検出装置の他の実施例を示す回
路ブロック図、第8図は第7図に示すた回路の動作を説
明する要部波形図、第9図および第10図は本発明におけ
るスキュー検出装置の他の実施例を示す回路ブロック
図、第11図は従来のスキュー検出装置の一例を示す回路
ブロック図を示す。 1a,1b……入力信号レベル変換回路 2……差動増幅回路 3……差動増幅型ラッチ回路 3a,3b……ラッチ回路 4……ストローブ/リセットパルス生成回路 4′……ストローブパルス生成回路 5,5′……接続切換スイッチ 6……ANDゲート 7……NANDゲート 8……インバータ 9……遅延回路 10a,10b……カウンタ回路 11……NORゲート 11′……ORゲート 12……セット/リセットフリップフロップ 13……アップ/ダウンカウンタ 14……スキュー検出回路本体 15a,15b……ANDゲート 16……ANDゲート 20……コンパレータ 21……ラッチ回路 22……切換スイッチ 23……波形整形用AND回路 24……カウンタ 25……ストローブ信号源 26……ストローブタイミング制御回路 Q1〜Q3……npnトランジスタ R1〜R3……抵抗 Q4〜Q11……npnトランジスタ R4〜R6……抵抗 Vcc……プルアップ電源 Vee……プルダウン電源 Vcs……ゲート電流制御用電源

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】互いに独立な2つの入力パルス信号の電圧
    レベルを個々に正規化する2つのレベル変換回路と、前
    記2つのレベル変換回路の出力端子間の電位差を検出す
    る差動増幅回路と、前記差動増幅回路の2つの出力信号
    の極性が逆になるように入力された2つのラッチ回路
    と、一方の入力パルス信号の少なくとも立上がり信号変
    化をもとに単一のパルス波を整形するパルス整形回路と
    を備え、前記ラッチ回路は前記パルス整形回路が出力す
    る一方のパルス信号をストローブ信号に用い、ストロー
    ブ信号印加時の前記差動増幅回路の相補出力電圧を取り
    込み、リセット信号が印加されるまで保持することを特
    徴とするスキュー検出装置。
  2. 【請求項2】入力パルス信号の立上り,立下りの信号変
    化をもとに立上り,立下りのタイミング毎にそれぞれ独
    立に単一のパルス波を整形するパルス整形回路を備え、
    前記入力パルスの立下りのタイミング毎に前記パルス整
    形回路で整形されたパルス波をリセット信号として用い
    ることを特徴とする特許請求の範囲第1項記載のスキュ
    ー検出装置。
  3. 【請求項3】外部から供給されるリセット信号を用いる
    ことを特徴とする特許請求の範囲第1項記載のスキュー
    検出装置。
JP62299037A 1986-11-28 1987-11-27 スキュー検出装置 Expired - Lifetime JPH0738013B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP61-282103 1986-11-28
JP28210386 1986-11-28

Publications (2)

Publication Number Publication Date
JPS63233382A JPS63233382A (ja) 1988-09-29
JPH0738013B2 true JPH0738013B2 (ja) 1995-04-26

Family

ID=17648163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62299037A Expired - Lifetime JPH0738013B2 (ja) 1986-11-28 1987-11-27 スキュー検出装置

Country Status (1)

Country Link
JP (1) JPH0738013B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5321632A (en) * 1991-02-26 1994-06-14 Nippon Telegraph And Telephone Corporation Method and apparatus for measuring the length of a transmission line in accordance with a reflected waveform
JP3331109B2 (ja) * 1996-01-23 2002-10-07 株式会社アドバンテスト 半導体試験装置の比較器
KR100305678B1 (ko) * 1998-12-08 2001-11-30 윤종용 반도체장치의테스터

Also Published As

Publication number Publication date
JPS63233382A (ja) 1988-09-29

Similar Documents

Publication Publication Date Title
US5097147A (en) Limited amplitude signal trigger circuit
US5264745A (en) Recovering phase and data from distorted duty cycles caused by ECL-to-CMOS translator
JPH0129093B2 (ja)
US4524291A (en) Transition detector circuit
US5471159A (en) Setup or hold violation triggering
US3593160A (en) Clock-synchronizing circuits
JP3506917B2 (ja) 位相比較器
JPH0342810B2 (ja)
JPH0738013B2 (ja) スキュー検出装置
EP1226447B1 (en) High resolution skew detection apparatus and method
US4423337A (en) Gate circuit for a universal counter
EP0053487B1 (en) Test apparatus for signal timing measurement
JP2911130B2 (ja) 位相差検出装置
JPH01194709A (ja) 位相判別回路
KR930004087B1 (ko) 디지탈 신호 천이 검출회로
KR940009816B1 (ko) 임의의 펄스폭 검출방법
JPH01226212A (ja) 入力データ−クロック間の位相調整用回路
KR900009251Y1 (ko) 특정 정보 검출용 게이트 신호 발생회로
JPS5824220Y2 (ja) グリツチ検出器
JPH04307372A (ja) エッジ検出回路装置
US3464017A (en) Electrical square wave generating circuit
JP2531570Y2 (ja) 誤り検出器
KR100200710B1 (ko) 하드디스크 드라이브의 기록 주파수 판별회로
KR100266001B1 (ko) 카운터 회로
JP2001015684A (ja) 半導体集積回路

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080426

Year of fee payment: 13