CN111505378A - 相位检测方法及其相位检测电路 - Google Patents

相位检测方法及其相位检测电路 Download PDF

Info

Publication number
CN111505378A
CN111505378A CN201910098631.4A CN201910098631A CN111505378A CN 111505378 A CN111505378 A CN 111505378A CN 201910098631 A CN201910098631 A CN 201910098631A CN 111505378 A CN111505378 A CN 111505378A
Authority
CN
China
Prior art keywords
signal
circuit
phase
frequency
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910098631.4A
Other languages
English (en)
Other versions
CN111505378B (zh
Inventor
张柏坚
王荣諆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Xinsheng Intelligent Technology Co ltd
Ruikuan Intelligent Technology Co ltd
Original Assignee
Jiangsu Xinsheng Intelligent Technology Co ltd
Ruikuan Intelligent Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Xinsheng Intelligent Technology Co ltd, Ruikuan Intelligent Technology Co ltd filed Critical Jiangsu Xinsheng Intelligent Technology Co ltd
Priority to CN201910098631.4A priority Critical patent/CN111505378B/zh
Publication of CN111505378A publication Critical patent/CN111505378A/zh
Application granted granted Critical
Publication of CN111505378B publication Critical patent/CN111505378B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R25/00—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents

Abstract

本发明涉及一种相位检测方法及其相位检测电路，尤指一种通过简单电路，于取得相同频率、且具相位差的输入讯号与输出讯号后产生一新的倍频讯号，供与一相位相同、且频率相同的参考讯号比较，进一步并通过过滤倍频讯号与参考讯号的相位差是否在可接受范围内，判断其相位是否正确，同时完成频率周期的量测，藉以解决如DLL/DL电路仅能进行频率周期测试的问题，进一步能做90度的相位移测试，可以有效的提升检测的准确率，同时能运行时的检测，而能快速的测试。

Description

相位检测方法及其相位检测电路
技术领域
本发明隶属相位检测的技术领域，具体而言是指一种相位检测方法及其相位检测电路。
背景技术
由于半导体装置线路的尺寸微细化和复杂度均越来越惊人，使得半导体装置的深次微米和奈米设计中出现了新的缺陷类型，因此仅开发和使用功能性向量已经无法满足对产品测试的实际需求。如要维持半导体装置能达到要求的质量等级，需对于半导体装置进行更多型态的测试，甚至需要对于该半导体装置在制作完成后，需要进行全面性的测试，以确保该半导体装置的良率；
以半导体装置而言，其延迟锁相电路【Delay Locked Loop,以下简称DLL】/延迟线电路【Delay line,以下简称DL】是一种用来延迟输入讯号，以产生预期要的相位移输出讯号的电路，而在现今半导体装置的动态随机存取内存【Dynamic RAM,以下简称DRAM】与闪存【NAND flash】的主控端都需要DLL/DL电路来相位移双向数据控制引脚【Bi-directionalData Strobe，以下简称DQS】做为双倍数据率同步动态随机存取内存【Double Data Rate，以下简称DDR】模式下的数据取样讯号；
然而目前并无教示或建议于运行时可以全面性进行的相位检测方案，而相近似的方案仅仅是在检测确定该半导体装置的DLL/DL电路能在输入端输入讯号的频率周期下，其输出端能产生相同周期的讯号，并不能确定该讯号的相位移是否为90度；
换言之，现有技术只能量测该输出讯号的频率周期是否等于输入周期，故只能确定DLL/DL电路有输出频率，并无法量测出其是否相位移90度，而半导体装置的DLL/DL电路的关键功能是要做相位移，因此若不能量测其相位移，也就不能确定该DLL/DL电路功能的正确性，而如何解决前述问题，是业界的重要课题，也是本发明所探讨者。
于是，本发明即基于上述需求与问题深入探讨，并藉由本发明人多年从事相关开发的经验，而积极寻求解决之道，经不断努力的研究与发展，终于成功的发展出一种相位检测方法及其相位检测电路，其能有效解决现有无法有效量测相位移所造成的不便与困扰。
发明内容
因此，本发明的主要目的是在提供一种相位检测方法及其相位检测电路，藉以解决DLL/DL电路仅能进行频率周期测试的问题，进一步能做90度的相位移测试，且能提升检测的准确率。
本发明的主要目的是在提供一种相位检测方法及其相位检测电路，其能运行时的检测，而能有效、且快速的测试。
为此，本发明主要通过下列的技术手段，来具体实现上述的各项目的与效能，供一测试机台量测一半导体装置的一待测电路的频率周期及/或相位移，其包含有；
一倍频电路，其具有两输入端，其中一输入端可与一待测电路的输入端并联，供接收一输入讯号输入，而倍频电路的另一输入端与前该测电路的输出端连接，供接收一经待测电路而产生一具有相位差的输出讯号输入，且该倍频电路可将该输入讯号与该输出讯号结合后产生一组二倍倍频讯号；
一比较电路，其具有两输入端，其中一输入端连接该倍频电路的输出端，供接收该倍频讯号，而另一输入端则可供输入一参考讯号，令该比较电路可比较两个输入讯号的相位差异；
一突波过滤器，其具有一连接比较电路输出端的输入端，该突波过滤器可以通过预设的容许值将经过比较电路输入的比较讯号过滤掉其超出容许值的讯号突波；
一判读输出器，其具有一连接该突波过滤器输出端的输入端，令其依规则判读结果，并回报测试机台。
进一步的，该半导体装置可以是动态随机存取内存。
进一步的，该半导体装置可以是闪存。
进一步的，该半导体装置的待测电路可以是延迟锁相电路。
进一步的，该半导体装置的待测电路可以是延迟线电路。
进一步的，该输入讯号与具相位差的讯号结合后产生一个与该输入讯号的相位相同的二倍倍频讯号。
本发明一种相位检测方法，供一测试机台量测一半导体装置的一待测电路的频率周期及/或相位移，其包含以下步骤：
取得两个讯号，其中一个讯号是从外部电路而来的输入讯号，另一个讯号是该输入讯号通过一待测电路后产生的具相位差的讯号；结合该输入讯号与该具相位差的讯号而产生一倍频讯号；把该倍频讯号与一频率及相位相同的参考讯号相比；过滤参考讯号与倍频讯号的相位差是否在接受范围内；及回报过滤后的结果。
进一步的，该输入讯号与具相位差的讯号结合后产生一个与该输入讯号的相位相同的二倍倍频讯号。
藉此，通过前述技术手段的具体实现，使本发明能通过电路极为简单的相位检测电路，供于取得相同频率、且具相位差的输入讯号与输出讯号后产生一新的倍频讯号，供与一相位相同、且频率相同的参考讯号比较，进一步并通过过滤倍频讯号与参考讯号的相位差是否在可接受范围内，判断其相位是否正确，同时完成频率周期的量测，藉以解决如DLL/DL电路仅能进行频率周期测试的问题，进一步能做90度的相位移测试，可以有效的提升检测的准确率，且在运行时能检测，进而快速的测试，并能增加其附加价值，也能提高其经济效益。
附图说明
图1是本发明的相位检测电路的架构示意图，供说明其主要配置状态。
图2是本发明的相位检测电路实际应用于一半导体装置的DLL/DL电路时的架构示意图。
图3是本发明的相位检测方法的流程示意图。
图4是本发明于实际运作时的时序示意图，供说明其量测合格的状态。
图5是本发明于实际运作时的另一时序示意图，供说明其量测不合格的状态。
图中标记对应的名称：10、相位检测电路，12、倍频电路，14、比较电路，16、突波过滤器，18、判读输出器，20、待测电路。
具体实施方式
本发明的一种相位检测方法及其相位检测电路的构成，如图1、图2所示，其中图1是本发明相位检测电路的架构、图2是应用本发明相位检测电路于实际应用的架构。如图所示，该相位检测电路(10)包含有一倍频电路(12)、一接于输出端的比较电路(14)、一接于比较电路(14)输出端的突波过滤器(16)【Glitch Filter】及一设于突波过滤器(16)输出端的判读输出器(18)【Result report】；
其中该倍频电路(12)具有两输入端，供取得两输入讯号。其中一输入端可与一待测电路(20)【如DLL/DL电路】的输入端并联【如图2所示】，供接收一输入讯号【DLY_input】输入。而倍频电路(12)的另一输入端与前述待测电路(20)的输出端【如图2所示】连接，供接收一经待测电路(20)而产生一具有相位差【Phase】的输出讯号【DLY_output】输入，以利用该倍频电路(12)的简单电路将前述两个输入讯号结合后产生一新的倍频讯号，若输入该倍频电路(12)的输入讯号【DLY_input】与输出讯号【DLY_output】的二输入讯号的相位差为90度时，则该倍频电路(12)会产生一个新的相位与输出讯号【DLY_output】接近的二倍倍频讯号【clock_2x】。
而该比较电路(14)具有两输入端。其中一输入端连接前述倍频电路(12)的输出端，供接收该倍频电路(12)输出的二倍倍频讯号【clock_2x】。另一输入端则可供输入一参考讯号【reference_clock】，以利用该比较电路(14)进一步比较两个输入讯号的相位差异。另该突波过滤器(16)的输入端连接前述比较电路(14)的输出端，用以通过预设的容许值将该经过比较电路(14)输入的比较讯号过滤掉其未超出容许值的讯号突波【Glitch】。再者，该判读输出器(18)的输入端连接前述的突波过滤器(16)的输出端，用以依默认的规则判读结果，例如当突波过滤器(16)过滤时其讯号突波在容许值范围内时，则输出一无突波的过滤讯号【如图3所示】，供该判读输出器(18)读取后判读为合格，该判读输出器(18)并将该合格结果收集后由输出端输出回报给测试机台。反之当突波过滤器(16)过滤时其讯号突波超出容许值范围时，则输出一具突波的过滤讯号【如图4所示】，供该判读输出器(18)读取后判读为不合格，该判读输出器(18)并将该不合格结果收集后由输出端输出回报给测试机台。
藉此，组构成一种电路简单、且量测准确率高的相位检测电路。
图3所示为本发明相位检测方法的流程图。图4、图5显示根据这些实施例的不同状态的时序图。
(a)、步骤S101、取得两个输入讯号。一个是从外部电路直接而来的输入讯号。另一个是该输入讯号通过一待测电路后产生具相位差的讯号。准备一个欲输入待测电路(20)的DLL/DL电路频率为F的频率输入讯号【DLY_input】。准备一个将该输入讯号输入至该相位检测电路(10)后产生相位移后的频率输出讯号【DLY_output】。若待测电路(20)的DLL/DL电路正常运作时为90度相位差，则该输出讯号为该输入讯号的90度相位，并将该输入讯号与该输出讯号同时输入该相位检测电路(10)的倍频电路(12)。
(b)、步骤S102、结合该输入讯号及该具相位差的讯号产生一倍频讯号：通过该倍频电路(12)将前述的输入讯号与该具相位差的讯号结合，若如前述该输出讯号与该输入讯号为90度相位差时，则产生一个二倍频【2xF】、且相位与输入讯号接近的二倍倍频讯号【clock_2x】。
(c)、步骤S103、比较该倍频讯号与一频率及相位与该倍频讯号相同的参考讯号。准备一与倍频讯号频率及相位相同的参考讯号【Reference_clock】，并通过该相位检测电路(10)的比较电路(14)把倍频电路(12)输出的倍频讯号与该参考讯号相比。
(d)、步骤S104、过滤参考讯号与倍频讯号的相位差是否在接受范围内。根据预设的突波容许值，通过该相位检测电路(10)的突波过滤器(16)过滤该参考讯号与该倍频讯号的相位差是否在可接受的范围内。若输入讯号与输出讯号为90度相位差，则如图4所示，倍频讯号与参考讯号应该是相等，或产生可接受的讯号突波【如图4的Sig_diff】。于过滤后形成无突波讯号【如图4的Sig_filter】。反之，当倍频讯号与参考讯号不相等，则产生超出可接受的讯号突波【如图5的Sig_diff】，并于过滤后形成序列突波讯号【如图5的Sig_filter】。
(e)、步骤S105、回报过滤后的结果。该相位检测电路(10)的判读输出器(18)于取得突波过滤器(16)的过滤讯号后，如过滤后的讯号为无突波讯号【如图4的Sig_filter】，则判断为合格。反之，如过滤后的讯号为突波讯号【如图5的Sig_filter】，则判断为不合格。该判读输出器(18)将前述合格或不合格的讯号回报给该测试机台，然后结束整个相位检测的量测流程。
经由上述的说明，本发明通过电路极为简单的相位检测电路(10)从外部电路取得输入讯号，使该输入讯号通过待测电路后产生有相同频率且具相位差的讯号，结合这两个讯号而产生一新的倍频讯号。把倍频讯号与一相位及频率相同的参考讯号相比。进一步通过过滤倍频讯号与参考讯号的相位差是否在可接受范围内，判断其相位是否正确，同时完成频率周期的量测，藉以解决如DLL/DL电路仅能进行频率周期测试的问题，进一步能做90度的相位移测试，可以有效的提升检测的准确率，同时能运行时的检测，而能快速的测试，故可大幅增进其实用性。
综上所述，可以理解到本发明为一创意极佳的发明创作，除了有效解决先前技艺所面临的问题，更大幅增进功效，且在相同的技术领域中未见相同或近似的产品创作或公开使用，同时具有功效的增进，故本发明已符合发明专利有关「新颖性」与「进步性」的要件，乃依法提出发明专利的申请。

Claims (8)

1.一种相位检测电路，其特征在于，供一测试机台量测一半导体装置的一待测电路的频率周期及/或相位移，其包含；
一倍频电路，其具有两输入端，其中一输入端可与一待测电路的输入端并联，供接收一输入讯号输入，而倍频电路的另一输入端与前待测电路的输出端连接，供接收一经待测电路而产生一具有相位差的讯号，且该倍频电路可将该输入讯号与该具相位差的讯号结合后产生一倍频讯号；
一比较电路，其具有两输入端，其中一输入端连接该倍频电路的输出端而可接收该倍频讯号，另一输入端可接收一参考讯号，该比较电路可把该输入讯号与该具相位差的讯号相比；
一突波过滤器，其具有一连接比较电路输出端的输入端，该突波过滤器可以通过预设的容许值将经过比较电路输入的比较讯号过滤掉其未超出容许值的讯号突波，其中该容许值可供调整；
一判读输出器，其具有一连接该突波过滤器输出端的输入端，令其依规则判读结果，并回报测试机台。
2.如权利要求1所述的相位检测电路，其特征在于，该半导体装置可以是动态随机存取内存。
3.如权利要求1所述的相位检测电路，其特征在于，该半导体装置可以是闪存。
4.如权利要求1或2或3所述的相位检测电路，其特征在于，该半导体装置的待测电路可以是延迟锁相电路。
5.如权利要求1或2或3所述的相位检测电路，其特征在于，该半导体装置的待测电路可以是延迟线电路。
6.如权利要求1所述的相位检测电路，其特征在于，该输入讯号与具相位差的讯号结合后产生一个与该输入讯号的相位相同的二倍倍频讯号。
7.一种相位检测方法，其特征在于，供一测试机台量测一半导体装置的一待测电路的频率周期及/或相位移，其包含以下步骤：
取得两个讯号，其中一个讯号是从外部电路而来的输入讯号，另一个讯号是该输入讯号通过一待测电路后产生的具相位差的讯号；
结合该输入讯号与该具相位差的讯号而产生一倍频讯号；
把该倍频讯号与一频率及相位相同的参考讯号相比；
过滤参考讯号与倍频讯号的相位差是否在接受范围内；及
回报过滤后的结果。
8.如权利要求7所述的相位检测方法，其特征在于，该输入讯号与具相位差的讯号结合后产生一个与该输入讯号的相位相同的二倍倍频讯号。
CN201910098631.4A 2019-01-31 2019-01-31 相位检测方法及其相位检测电路 Active CN111505378B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910098631.4A CN111505378B (zh) 2019-01-31 2019-01-31 相位检测方法及其相位检测电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910098631.4A CN111505378B (zh) 2019-01-31 2019-01-31 相位检测方法及其相位检测电路

Publications (2)

Publication Number Publication Date
CN111505378A true CN111505378A (zh) 2020-08-07
CN111505378B CN111505378B (zh) 2022-07-19

Family

ID=71867110

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910098631.4A Active CN111505378B (zh) 2019-01-31 2019-01-31 相位检测方法及其相位检测电路

Country Status (1)

Country Link
CN (1) CN111505378B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08167890A (ja) * 1994-12-13 1996-06-25 Toshiba Corp クロック信号発生回路及び半導体装置
TW546923B (en) * 2001-12-05 2003-08-11 Wei-Ren Chen Frequency synthesizing circuit
CN1571280A (zh) * 2003-07-14 2005-01-26 扬智科技股份有限公司 以多相位低频讯号产生高频讯号的方法及相关装置
US20060150047A1 (en) * 2004-12-30 2006-07-06 Wolfgang Nikutta Apparatus and method for generating a high-frequency signal
CN101032075A (zh) * 2004-09-30 2007-09-05 摩托罗拉公司 用于频率合成的方法和设备
CN101051456A (zh) * 2007-01-31 2007-10-10 张建平 音频相位检测和自动校正设备
US20070296466A1 (en) * 2006-06-09 2007-12-27 Francisco Fernandez System and method for pre-charged linear phase-frequency detector
DE112007000253T5 (de) * 2006-01-25 2008-11-13 Advantest Corp. Prüfvorrichtung und Prüfverfahren
TW201210202A (en) * 2010-08-24 2012-03-01 Genesys Logic Inc Transceiver system having phase and frequency detector and method thereof
CN105959247A (zh) * 2016-05-26 2016-09-21 北京中电华大电子设计有限责任公司 一种时钟相位自适应的解调电路
CN106353596A (zh) * 2016-09-23 2017-01-25 西北大学 一种低频弦波信号相位差测量方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08167890A (ja) * 1994-12-13 1996-06-25 Toshiba Corp クロック信号発生回路及び半導体装置
TW546923B (en) * 2001-12-05 2003-08-11 Wei-Ren Chen Frequency synthesizing circuit
CN1571280A (zh) * 2003-07-14 2005-01-26 扬智科技股份有限公司 以多相位低频讯号产生高频讯号的方法及相关装置
CN101032075A (zh) * 2004-09-30 2007-09-05 摩托罗拉公司 用于频率合成的方法和设备
US20060150047A1 (en) * 2004-12-30 2006-07-06 Wolfgang Nikutta Apparatus and method for generating a high-frequency signal
DE112007000253T5 (de) * 2006-01-25 2008-11-13 Advantest Corp. Prüfvorrichtung und Prüfverfahren
US20070296466A1 (en) * 2006-06-09 2007-12-27 Francisco Fernandez System and method for pre-charged linear phase-frequency detector
CN101051456A (zh) * 2007-01-31 2007-10-10 张建平 音频相位检测和自动校正设备
TW201210202A (en) * 2010-08-24 2012-03-01 Genesys Logic Inc Transceiver system having phase and frequency detector and method thereof
CN105959247A (zh) * 2016-05-26 2016-09-21 北京中电华大电子设计有限责任公司 一种时钟相位自适应的解调电路
CN106353596A (zh) * 2016-09-23 2017-01-25 西北大学 一种低频弦波信号相位差测量方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
A. WIBERG ETC: "Microwave-photonic frequency multiplication utilizing optical four-wave mixing and fiber Bragg gratings", 《JOURNAL OF LIGHTWAVE TECHNOLOGY》 *
张烈山等: "基于改进相位生成载波解调的水表面声波激光相干探测", 《中国激光》 *
曹玉梅: "基于延迟锁相环和锁频环结构的全数字同步倍频器", 《电子器件》 *

Also Published As

Publication number Publication date
CN111505378B (zh) 2022-07-19

Similar Documents

Publication Publication Date Title
US8035407B2 (en) Bist DDR memory interface circuit and method for testing the same
US7574632B2 (en) Strobe technique for time stamping a digital signal
US9229057B2 (en) Pattern synthesis apparatus and semiconductor test system having the same
US7355387B2 (en) System and method for testing integrated circuit timing margins
US20170163268A1 (en) Delay circuit, dll circuit, and fault recovery method of delay circuit
US8542003B2 (en) Test apparatus to test a data signal and a clock signal output from a device under test
JP2009501480A (ja) 送受信システムの試験方法及び装置
EP1927204A2 (en) Strobe technique for time stamping a digital signal
US20090013228A1 (en) Bist ddr memory interface circuit and method for testing the same
US20130151185A1 (en) Semiconductor device
US6865698B2 (en) Method and apparatus for testing semiconductor devices
CN112925682B (zh) 具有内建自测试逻辑的测试装置及方法
US7945404B2 (en) Clock jitter measurement circuit and integrated circuit having the same
CN116384306A (zh) 时序仿真验证方法、验证装置、电子设备和可读存储介质
US20060129866A1 (en) Test validation of an integrated device
US7479777B2 (en) Circuitry and method to measure a duty cycle of a clock signal
CN111505378B (zh) 相位检测方法及其相位检测电路
US20100072977A1 (en) Electronic device and test method of electronic device
TWI684768B (zh) 相位檢測方法及其相位檢測電路
CN113495225B (zh) 一种电源稳定性测试方法、系统及设备
US20170163250A1 (en) Delay circuit and test method of delay circuit
WO2022082917A1 (zh) 一种高速信号频率测量与信号完整性的测试方法
US8793545B2 (en) Apparatus and method for clock glitch detection during at-speed testing
KR100996091B1 (ko) 테스트 모드에서 내부 검출 신호들을 출력하는 반도체메모리 장치
US10511313B1 (en) Phase-detecting method and circuit for testing a delay locked loop/delay line

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant