DE10393879T5

DE10393879T5 - Halbleitertestgerät

Info

Publication number: DE10393879T5
Application number: DE10393879T
Authority: DE
Inventors: Hideyuki Oshima
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 2002-12-27
Filing date: 2003-12-26
Publication date: 2005-10-20
Also published as: JP4319146B2; JPWO2004061465A1; KR20050085898A; CN1732388A; WO2004061465A1; US20050149801A1; US7078889B2; CN100422756C

Abstract

Halbleitertestgerät umfassend:
einen ersten Zeitinterpolator, der einen Takt aufnimmt, der aus einem Prüfling ausgegeben wird, den Takt unter Verwendung einer Vielzahl von Abtastimpulsen erhält, die festgelegte Zeitablaufintervalle aufweisen, sie als zeitserielle Pegeldaten ausgibt, selektiv Pegeldaten aufnimmt, die für einen Flankenzeitablauf einer ansteigenden Flanke und/oder einer fallenden Flanke der Pegeldaten hinweisend sind, und Positionsdaten ausgibt, die für einen Flankenzeitablauf der ausgewählten Pegeldaten hinweisend sind;
einen zweiten Zeitinterpolator, der Ausgabedaten aufnimmt, die aus dem Prüfling ausgegeben werden, die Ausgabedaten unter Verwendung einer Vielzahl von Abtastimpulsen erhält, die festgelegte Zeitablaufintervalle aufweisen, und sie als zeitserielle Pegeldaten ausgibt;
einen Digitalfilter, der die Positionsdaten, die aus dem ersten Zeitinterpolator ausgegeben werden, aufnimmt und festhält und einen Rückgewinnungstakt, der für einen festgelegten Flankenzeitablauf hinweisend ist, aus einem oder mehreren Sätzen von Positionsdaten ausgibt; und
eine Datenauswahlschaltung, die die zeitseriellen Pegeldaten aufnimmt, die aus dem zweiten Zeitinterpolator ausgegeben werden, die Pegeldaten mit einem...

Description

Halbleitertestgerät
Technisches Gebiet
Die vorliegende Erfindung betrifft ein Halbleitertestgerät, das durch Vergleichen von Ausgabedaten, die vom Prüfling ausgegeben werden, mit festgelegten Erwartungswertedaten entscheidet, ob ein Prüfling in Ordnung oder fehlerhaft ist, und insbesondere ein Halbleitertestgerät, das für einen Test eines Hochgeschwindigkeitsbauelements geeignet ist, wie es beispielsweise durch ein Bauelement vom ODR-Typ (Octal Data Rate) typisiert ist, welches Daten mit einer Datenrate eines internen Takts ausgibt, dessen Geschwindigkeit größer ist als die eines Systemtakts des Bauelements.
Technischer Hintergrund
Im Allgemeinen gibt ein Halbleitertestgerät (LSI-Tester), das einen Test eines Halbleiterbauelements durchführt, ein festgelegtes Testmustersignal in einen Prüfling (DUT) als ein Testobjekt ein, vergleicht Ausgabedaten, die von einem Prüfling ausgegeben werden, mit einem festgelegten Erwartungswertemustersignal und beurteilt eine Übereinstimmung oder Nichtübereinstimmung, wodurch die Qualität des Prüflings festgestellt und beurteilt wird.
Dieser Typ von Halbleitertestgerät wird nun unter Bezugnahme auf 8 beschrieben werden. Diese Skizze ist ein Blockdiagramm, die den schematischen Aufbau eines herkömmlichen allgemeinen Halbleitertestgeräts (LSI-Tester) zeigt.
Wie es in der Skizze gezeigt ist, weist der herkömmliche LSI-Tester 110 einen Pegelkomparator 111 auf, der Ausgabedaten aus dem Prüfling (DUT) 101 mit einer Vergleichsspannung bezüglich des Pegels vergleicht, einen Mustergenerator 112, der die Ausgabedaten aus dem Prüfling 101 mit einem festgelegten Erwartungswert vergleicht, einen Flip-Flop 121, der verwendet wird, um die Ausgabedaten aus dem Prüfling 101 in dem Musterkomparator 112 mit einem festgelegten Zeitablauf einzugeben.
Beim herkömmlichen Halbleitertestgerät, das solch einen Aufbau aufweist, wird zuerst ein festgelegtes Testmustersignal aus einem nicht dargestellten Mustergenerator in den Prüfling 101 und ein es wird ein festgelegtes Signal als Ausgabedaten aus dem Prüfling 101 ausgegeben. Die Ausgabedaten aus dem Prüfling 101 werden in den Pegelkomparator 111 eingegeben. Die in den Pegelkomparator 111 eingegebene Ausgabe wird mit einer Vergleichsspannung bezüglich des Pegels verglichen und an das Flip-Flop ausgegeben.
Im Flip-Flop 121 wird ein Signal aus dem Pegelkomparator 111 als Eingabedaten festgehalten, ein Abtastimpuls aus einem nicht dargestellten Zeitablaufgenerator wird als ein Taktsignal verwendet und Ausgabedaten werden mit einem festgelegten Zeitablauf ausgegeben. Die Ausgabedaten, die aus dem Flip-Flop 121 ausgegeben werden, werden in den Musterkomparator 112 eingegeben und mit festgelegten Erwartungswertedaten verglichen, die aus dem Mustergenerator im LSI-Tester ausgegeben werden, und ein Vergleichsergebnis wird ausgegeben. Auf der Grundlage dieses Vergleichsergebnisses wird eine Übereinstimmung oder Nichtübereinstimmung zwischen den Ausgabedaten und dem Erwartungswert festgestellt und die Qualität (Bestehen/Versagen) des Prüflings 102 wird beurteilt.
Wie es oben beschrieben wurde, werden beim herkömmlichen Halbleitertestgerät (LSI-Tester) die Ausgabedaten, die aus dem Prüfling ausgegeben werden, mit einem Zeitablauf einem Abtastimpuls erfasst, der mit einem im Tester vorher eingestellten Zeitablauf ausgegeben wird, und dieser Abtastimpuls wird als ein aus dem Zeitablaufgenerator ausgegebenes Zeitablaufsignal verwendet, das unabhängig vom Prüfling bereitgestellt wird. Beim herkömmlichen Halbleitertestgerät, das Ausgabedaten des Prüflings durch Verwendung des unabhängigen Zeitablaufsignals erfasst, das vom Tester auf diese An und Weise ausgegeben wird, tritt ein Problem auf, dass im Prüfling ein interner Takt erzeugt wird, der schneller ist als ein Systemtakt, und dass es unmöglich ist, mit dem Test eines Hochgeschwindigkeitsbauelements zurechtzukommen, das Ausgabedaten mit einem Zeitablauf dieses internen Takts ausgibt.
In den letzten Jahren war der Fortschritt bei der Zunahme der Geschwindigkeit von LSIs beträchtlich und es wird ein neues Halbleiterbauelement angeboten, das beispielsweise durch ein Bauelement vom ODR-Typ (Octal Data Rate) typisiert ist, um die Geschwindigkeit der Datenübertragung zu steigern. Bei diesem Typ von Bauelement, wie es in 9 gezeigt ist, wird durch eine PLL-Schaltung oder dergleichen ein interner Takt erzeugt, der eine Frequenz aufweist, die das n-fache des Systemtakts eines Bauelements 101 beträgt, und es werden Daten mit einem Zeitablauf des internen Takts ausgegeben, der schneller ist als der Systemtakt. Beispielsweise wird beim Bauelement vom ODR-Typ der interne Takt erzeugt, der das Vierfache des Systemtakts beträgt, und es werden Daten mit DDR (Double Data Rate) in Synchronisation mit beiden Flanken ausgegeben, d. h. einer ansteigenden Flanke und einer abfallenden Flanke dieses Takts. Im Ergebnis wird eine Datenausgabe mit einer Datenrate realisiert, die das Achtfache der des Systemtakts beträgt. Das DDR ist ein Modus, der eine Datenübertragung mit dem Zeitablauf sowohl der ansteigenden Flanke als auch der abfallenden Flanke eines jeden Taktsignals ausführt und im Vergleich zu einem SDR-Modus (Single Data Rate), der eine Datenübertragung lediglich an der ansteigenden Flanke (oder abfallenden Flanke) des Takts ausführt, doppelte Datenübertragung mit dem gleichen Taktzyklus ermöglicht.
Im Fall, dass in Bezug auf solch ein Bauelement ein Test ausgeführt wird, müssen Daten mit den Zeitabläufen sowohl der ansteigenden Flanke als auch der abfallenden Flanke eines Systemtakts des Bauelements und mit einer Datenrate eines internen Takts erfasst werden, der mit einer Frequenz ausgegeben wird, die ein mehrfaches der des Systemtakts beträgt.
Wie es oben beschrieben wurde, werden jedoch beim herkömmlichen Halbleitertestgerät Ausgabedaten aus dem Prüfling unter Verwendung eines aus einem Zeitablaufgenerator ausgegeben Zeitablaufsignals erfasst, das unabhängig vom Prüfling bereitgestellt wird. Deshalb ist es unmöglich, Ausgabedaten mit den Flankenzeitabläufen eines Takts zu erfassen, der aus dem Prüfling ausgegeben wird, und sie mit einer Datenrate eines internen Takts mit einer Frequenz zu erfassen, die das mehrfache der eines Systemtakts beträgt.
Das heißt, mit dem Aufbau des herkömmlichen Halbleitertestgeräts kann kein Test in Bezug auf ein Bauelement durchgeführt werden, das Daten mit Flankenzeitabläufen eines Systemtakts und mit einer Datenrate eines internen Takts ausgibt, der schneller ist als ein Systemtakt.
Die vorliegende Erfindung wird vorgeschlagen, um solch ein Problem des Stands der Technik zu lösen und es ist eine Aufgabe der vorliegenden Erfindung, ein Halbleitertestgerät bereitzustellen, das einen Test eines Prüflings ermöglicht, der Daten mit Flankenzeitabläufen eines Systemtakts und mit einer Datenrate eines internen Takts ausgibt, der schneller ist als ein Systemtakt, beispielsweise ein Hochgeschwindigkeitsbauelement, wie es durch ein Bauelement vom ODR-Typ (Octal Data Rate) typisiert wird, durch Erfassen eines Systemtakts, der aus dem Prüfling ausgegeben wird, und Erfassen eines Rückgewinnungstakts, der eine Frequenz eines internen Takts aufweist, der schneller ist als der Systemtakt, mit dem Zeitablauf einer ansteigenden Flanke oder dem Zeitablauf einer abfallenden Flanke des Systemtakts.
Offenlegung der Erfindung
Um dieses Ziel zu erreichen, umfasst ein erfindungsgemäßes Halbleitertestgerät, wie es in Anspruch 1 beschrieben ist, einen ersten Zeitinterpolator, der einen Takt aufnimmt, der aus einem Prüfling ausgegeben wird, den Takt unter Verwendung einer Vielzahl von Abtastimpulsen erhält, die festgelegte Zeitablaufintervalle aufweisen, sie als zeitserielle Pegeldaten ausgibt, selektiv Pegeldaten aufnimmt, die für einen Flankenzeitablauf einer ansteigenden Flanke und/oder einer fallenden Flanke der Pegeldaten hinweisend sind, und Positionsdaten ausgibt, die für einen Flankenzeitablauf der ausgewählten Pegeldaten hinweisend sind; einen zweiten Zeitinterpolator, der Ausgabedaten aufnimmt, die aus dem Prüfling ausgegeben werden, die Ausgabedaten unter Verwendung einer Vielzahl von Abtastimpulsen erhält, die festgelegte Zeitablaufintervalle aufweisen, und sie als zeitserielle Pegeldaten ausgibt; einen Digitalfilter, der die Positionsdaten, die aus dem ersten Zeitinterpolator ausgegeben werden, aufnimmt und festhält und einen Rückgewinnungstakt, der für einen festgelegten Flankenzeitablauf hinweisend ist, aus einem oder mehreren Sätzen von Positionsdaten ausgibt; und eine Datenauswahlschaltung, die die zeitseriellen Pegeldaten aufnimmt, die aus dem zweiten Zeitinterpolator ausgegeben werden, die Pegeldaten mit einem Flankenzeitablauf des Rückgewinnungstakts auswählt, der aus dem Digitalfilter ausgegeben wird, und sie als Messdaten des Prüflings ausgibt.
Gemäß dem Halbleitertestgerät der vorliegenden Erfindung, die solch einen Aufbau aufweist, können zuerst, da die ersten und zweiten Zeitinterpolatoren bereitgestellt werden, ein Takt und Ausgabedaten, die aus dem Prüfling ausgegeben werden, als zeitserielle Pegeldaten erhalten werden. Diese zeitseriellen Pegeldaten sind auf einen Flankenzeitablauf hinweisend, der ein Signaländerungspunkt des Takts (und der Ausgabedaten) des Prüflings ist. Deshalb können durch Eingabe des Systemtaktsignals, das aus dem Prüfling ausgegeben wird, in den Zeitinterpolator und Erfassen der Pegeldaten und der Positionsdaten, die für diesen Flankenzeitablauf hinweisend sind, die Positionsdaten als ein Zeitablaufsignal verwendet werden, das benutzt wird, um die Ausgabedaten des Prüflings zu erhalten.
Bei der vorliegenden Erfindung ist insbesondere ein Flankenselektor vorgesehen, und die zeitseriellen Pegeldaten, die durch den Zeitinterpolator erhalten werden, können selektiv als Pegeldaten ausgegeben werden, die für einen Zeitablauf einer ➀ ansteigenden Flanke eines Takts oder einer ➁ fallenden Flanke oder Zeitabläufen ➂ sowohl der ansteigenden Flanke als auch der abfallenden Flanke hinweisend sind. Im Ergebnis können die Ausgabedaten mit den Flankenzeitabläufen sowohl der ansteigenden Flanke als auch der fallenden Flanke des Takts des Prüflings abgerufen werden, wodurch auch ein Bauelement vom DDR-Typ bewältigt werden kann.
Darüber hinaus können durch Ermöglichung selektiver Ausgabe der Pegeldaten im Einklang mit der ansteigenden und der fallenden Flanke des Takts die Ausgabedaten nur unter Verwendung der ansteigenden Flanke (oder fallenden Flanke) abgerufen werden, wenn die Genauigkeit der fallenden Flanke (oder der ansteigenden Flanke) beispielsweise bei einem Bauelement vom DDR-Typ dürftig ist.
Darüber hinaus können beim erfindungsgemäßen Testgerät durch weiteres Bereitstellung eines Digitalfilters Positionsdaten eines Takts, die durch den Zeitinterpolator erhalten werden, festgehalten, gespeichert und als ein Rückgewinnungstakt ausgegeben werden, der so korrigiert ist, dass er einen gewünschten Zeitablauf aufweist, beispielsweise eine Frequenz, die das mehrfache der des Systemtakts beträgt.
Durch den ersten Zeitinterpolator können Pegeldaten und Positionsdaten erhalten werden, die für den Flankenzeitablauf eines Takts hinweisend sind. Wenn jedoch beispielsweise der Prüfling Daten im Einklang mit einem internen Takt ausgibt, der eine Frequenz aufweist, die das n-fache der eines Systemtakts beträgt, kann in n Zyklen nur eine ansteigende Flanke oder fallende Flanke erfasst werden, auch wenn ein Flankenzeitablauf des Systemtakts, der eine 1/n Frequenz aufweist, erhalten wird und ein Signaländerungspunkt (eine ansteigende Flanke oder eine abfallende Flanke) kann nicht in einem anderen Zyklus erfasst werden. Im Ergebnis kann die Zeitablaufflanke eines internen Takts, der die n-fache Frequenz aufweist, nur einmal in n Zyklen erfasst werden.
Darüber hinaus weist ein Taktsignal, das aus dem Prüfling ausgegeben wird, Jittern auf und ein Flankenzeitablauf, der durch die erhaltenen Pegeldaten hinweisend ist, und Positionsdaten werden in manchen Fällen kein Zeitablauf, der als ein Zeitablaufsignal adäquat ist, das verwendet wird, um Testdaten zu erfassen.
Demgemäß ist es durch Eingeben und Speichern von Positionsdaten des Systemtakts des Prüflings, die durch den Zeitinterpolator erhalten werden, im Digitalfilter möglich, ein Taktsignal auszugeben, das für einen Flankenzeitablauf entsprechend dem internen Takt hinweisend ist, der eine Frequenz aufweist, die das n-fache der des Systemtakts beträgt, und das zudem ein Rückgewinnungstakt ist, der auf einen akkuraten und adäquaten Zeitablauf korrigiert ist. Darüber hinaus können durch Bereitstellen einer Datenauswahlschaltung, die Ausgabedaten des Prüflings mit diesem Rückgewinnungstakt auswählt, der als ein Auswahlsignal verwendet wird, die zeitseriellen Pegeldaten der Ausgabedaten, die durch den Zeitinterpolator erhalten werden, ausgewählt und als Messdaten ausgegeben werden, die mit festgelegten Erwartungswertdaten verglichen werden.
Im Ergebnis kann, auch wenn die Ausgabedaten, die aus dem Prüfling ausgegeben werden, auf der Grundlage des internen Takts ausgegeben werden, der schneller ist als der Systemtakt, der aus diesem Bauelement ausgegeben wird, und auch wenn der Systemtakt infolge von Jittern schwankt, ein Rückgewinnungstakt mit einer gewünschten Frequenz ausgegeben werden, der für einen adäquaten Flankenzeitablauf hinweisend ist.
Wie es oben beschrieben wurde, kann gemäß dem erfindungsgemäßen Halbleitertestgerät ein gewünschter Rückgewinnungstakt erhalten werden, der nicht durch eine Frequenz oder Jittern des Systemtakts des Prüflings beeinträchtigt wird, Ausgabedaten des Prüflings können in einem Fall eines Halbleiterbauelements, wie etwa einem Bauelement vom ODR-Typ, dessen Geschwindigkeit gesteigert ist, durch Verwendung dieses Rückgewinnungstakts abgerufen werden und ein akkurater Test kann leicht und sicher ausgeführt werden.
Im Speziellen umfasst der erste Zeitinterpolator, wie es in Anspruch 2 beschrieben wird, eine Vielzahl von Reihenschaltungen umfasst, die Takte aufnehmen, die aus dem Prüfling ausgegeben werden, und die miteinander parallel verbunden sind; ferner eine Verzögerungsschaltung, die der Reihe nach Abtastimpulse verzögert um festgelegte Zeitablaufintervalle in die Vielzahl von Reihenschaltungen eingibt und zeitserielle Pegeldaten aus den Reihenschaltungen ausgibt; ferner einen Flankenselektor, der selektiv Pegeldaten, die für eine ansteigende Flanke hinweisend sind, Pegeldaten, die für eine abfallende Flanke hinweisend sind oder Pegeldaten ausgibt, die sowohl für eine ansteigende Flanke als auch eine abfallende Flanke der zeitseriellen Pegeldaten hinweisend sind, die aus der Vielzahl von Reihenschaltungen ausgegeben werden; und ferner einen Kodierer, der Pegeldaten aufnimmt, die durch den Flankenselektor ausgewählt werden, sie in Positionsdaten kodiert, die für einen Flankenzeitablauf hinweisend sind, und sie ausgibt, wobei ferner der Digitalfilter einen oder mehrere Register umfasst, die miteinander in Reihe verbunden sind, die der Reihe nach die Positionsdaten speichern, die aus dem ersten Zeitinterpolator ausgegeben werden, und die gespeicherten Positionsdaten mit einem festgelegten Zeitablauf ausgibt und einen Rückgewinnungstakt, der für einen festgelegten Flankenzeitablauf hinweisend ist, aus einem oder mehreren Sätzen von Positionsdaten ausgibt, die aus den Registern ausgegeben werden, wobei ferner der zweite Zeitinterpolator eine Vielzahl von Reihenschaltungen umfasst, die miteinander parallel verbunden sind, die Ausgabedaten aufnehmen, die aus dem Prüfling ausgegeben werden; und ferner eine Verzögerungsschaltung, die der Reihe nach Abtastimpulse verzögert um festgelegte Zeitablaufintervalle in die Vielzahl von Reihenschaltungen eingibt und zeitserielle Pegeldaten aus den Reihenschaltungen ausgibt; und wobei ferner die Datenauswahlschaltung einen Selektor umfasst, der einen Satz von Daten aus den zeitseriellen Pegeldaten auswählt, die aus dem zweiten Zeitinterpolator mit dem Rückgewinnungstakt eingegeben werden, der aus dem Digitalfilter ausgegeben wird, der als ein Auswahlsignal verwendet wird, und ihn als Messdaten des Prüflings ausgibt.
Darüber hinaus umfasst der Flankenselektor, wie es in Anspruch 3 beschrieben ist, eine oder mehrere Selektorschaltungen, die folgendes umfassen: eine erste UND-Schaltung, die eine invertierte Ausgabe einer Reihenschaltung und eine nicht invertierte Ausgabe einer Reihenschaltung auf einer nächsten Stufe aufnehmen; eine zweite UND-Schaltung, die eine nicht invertierte Ausgabe einer Reihenschaltung und eine invertierte Ausgabe einer Reihenschaltung auf einer nächsten Stufe aufnimmt; eine ODER-Schaltung, die Ausgaben der ersten und der zweiten UND-Schaltung aufnimmt; und einen Selektor, der eine oder mehrere Ausgaben der ersten UND-Schaltung, der zweiten UND-Schaltung und der ODER-Schaltung auswählt.
Gemäß dem erfindungsgemäßen Halbleitertest, das den oben beschriebenen Aufbau aufweist, können der erste und der zweite Zeitinterpolator, die den Flankenselektor, den Digitalfilter und die Datenauswahlschaltung enthalten, leicht unter Verwendung bestehender Mittel, wie etwa der Reihenschaltungen, der Verzögerungsschaltung, dem Kodierer, den Registern, dem Selektor, den UND-Schaltungen, der ODER-Schaltung oder dergleichen aufgebaut werden. Im Ergebnis kann das erfindungsgemäße Halbleitertestgerät unter Verwendung eines einfachen Ausbaus ohne Komplikationen, einer Steigerung der Größe, einer Steigerung der Kosten und anderem eines LSI-Testers realisiert werden.
Zusätzlich kann in Bezug auf das erfindungsgemäße Halbleitertestgerät, das aus den Reihenschaltungen der Verzögerungsschaltung und den Registern aufgebaut ist, wie es oben beschrieben wurde, eine Bitbreite (die Zahl der Reihenschaltungen oder Register) oder eine Auflösung (Verzögerungsbetrag der Verzögerungsschaltung) der zeitseriellen Pegeldaten oder der Positionsdaten in den Zeitinterpolatoren und im Digitalfilter auf beliebige Werte gesetzt werden, durch Veränderung der Zahl von Reihenschaltungen oder Registern und eines Verzögerungsbetrags der Verzögerungsschaltung. Im Ergebnis werden verschiedene Einstellungen ermöglicht, was eine Datenrate, eine Jitterbreite oder dergleichen betrifft, und das Halbleitertestgerät mit der hohen Vielseitigkeit und Zweckmäßigkeit kann realisiert werden, das mit jeder An von LSI umgehen kann. ' Es gilt zu beachten, dass die Reihenschaltungen und die Register, die in den Zeitinterpolatoren und im Digitalfilter enthalten sind, leicht unter Verwendung bestehender Schaltungen, wie etwa Flipflops oder Auffangregistern aufgebaut werden können. Es ist jedoch genauso gut möglich, irgendeine Schaltungsstruktur einzunehmen, was die Flipflops oder die Auffangregister anbelangt, solange Ausgabedaten aus dem Prüfling mit festgelegten Zeitablaufintervallen erfasst und als zeitserielle Pegeldaten ausgegeben werden, und solange Positionsdaten, die für einen Flankenzeitablauf hinweisend ist, festgehalten, gespeichert und mit einem festgelegten Zeitablauf ausgegeben werden können.
Darüber hinaus weist das erfindungsgemäße Halbleitertestgerät, wie es in Anspruch 4 beschrieben ist, einen Aufbau auf, bei dem der Digitalfilter eine Flankenerfassungsschaltung umfasst, die die Anwesenheit/Abwesenheit einer Flanke der Positionsdaten feststellt, die aus dem ersten Zeitinterpolator eingegeben werden, und die Positionsdaten ausgibt, die im Register gespeichert sind, wenn die Flanke festgestellt wird.
Gemäß dem erfindungsgemäßen Halbleitertestgerät, das solch einen Aufbau aufweist, können durch Bereitstellen der Flankenerfassungsschaltung nur die Positionsdaten, deren Flanke für einen Signaländerungspunkt hinweisend ist, in den Positionsdaten von Takten erfasst werden, die durch den ersten Zeitinterpolator erfasst, in den Registern als Positionsdaten gespeichert werden, die eine Referenz eines Rückgewinnungstakts sein können, und ausgegeben werden.
Beispielsweise beträgt in einem Fall eines Systemtakts eines Bauelements vom ODR-Typ seine Datenrate 1/8 der Datenrate der Ausgabedaten. Deshalb wird, wenn nur die Positionsdaten der ansteigenden oder abfallenden Flanke des Systemtakts verwendet werden, die durch den ersten Zeitinterpolator erfasst werden, ein Signaländerungspunkt (eine ansteigende Flanke und eine fallende Flanke) einmal in acht ansteigenden und abfallenden Flanken der Ausgabedaten erfasst und die Ausgabedaten, die mit einer achtfachen Datenrate ausgegeben werden, können nicht erfasst werden.
Demgemäß ist bei der vorliegenden Erfindung eine Flankenerfassungsschaltung vorgesehen, die die Anwesenheit/Abwesenheit einer Flanke von zu erfassenden Positionsdaten feststellt, die Positionsdaten, deren Flanke erfasst wird, werden in den Registern gespeichert, und ein Rückgewinnungstakt wird mit einer Frequenzzeitablauf eines internen Takts auf der Grundlage dieser Positionsdaten ausgegeben. Im Ergebnis kann ein Flankenzeitablauf eines Systemtakts des Prüflings mit einer festgelegten Frequenz ausgegeben werden und ein Rückgewinnungstakt gemäß einer Datenrate der Ausgabedaten aus dem Prüfling kann ausgegeben werden.
Darüber hinaus kann durch Ausgeben des Rückgewinnungstakts auf der Grundlage der Positionsdaten des Systemtakts, dessen Flanke auf diese Art und Weise erfasst wird, der Rückgewinnungstakt, der für einen korrekten Zeitablauf hinweisend ist, der den Flankenzeitablauf des tatsächlichen Systemtakts widerspiegelt, ausgegeben werden, auch wenn ein Mittelwert der erfassten Positionsdaten erhalten und als Rückgewinnungstakt ausgegeben wird, wodurch weiter der akkurate und zuverlässige Test durchgeführt wird.
Darüber hinaus sind, wie es in Anspruch 5 beschrieben ist, die Register des Digitalfilters so aufgebaut, dass sie Positionsdaten mit einem festgelegten Zeitablauf ausgeben, ungeachtet der Anwesenheit/Abwesenheit einer Flanke der Positionsdaten, die durch die Flankenerfassungsschaltung festgestellt wird.
Gemäß dem Halbleitertestgerät der vorliegenden Erfindung, das den oben beschriebenen Aufbau aufweist, können die Positionsdaten eines Takts, wenn die Flanke, die für einen Signaländerungspunkt der Positionsdaten des Takts, der durch den ersten Zeitinterpolator erfasst wird, nicht erfasst wird, die in einem vorherigen Zyklus gespeichert werden, mit einem festgelegten Zeitablauf auf der Grundlage dieser Positionsdaten im vorherigen Zyklus ausgegeben werden. Von den Positionsdaten des Takts, die aus dem ersten Zeitinterpolator ausgegeben werden, können nur die Positionsdaten, deren Flanke erfasst worden ist, in den Registern gespeichert werden und als eine Referenz des Rückgewinnungstakts verwendet werden, wie beim oben erwähnten Anspruch 4. Wenn jedoch die Flanke der Positionsdaten nicht erfasst wird, infolge einer Beeinträchtigung, beispielsweise Jittern, ist ein Betrag der zu erfassenden Positionsdaten klein oder ein Zyklus, in dem Positionsdaten erfasst werden können, kann in einigen Fällen nicht fest eingestellt werden. Deshalb müssen, wenn ein Mittelwert einer Vielzahl von Sätzen von Positionsdaten erhalten wird und der Rückgewinnungstakt ausgegeben wird, viele Register bereitgestellt werden, um den akkuraten Rückgewinnungstakt auszugeben. Demgemäß werden bei der vorliegenden Erfindung, wenn die Flanke der zu erfassenden Positionsdaten nicht festgestellt wird, die Positionsdaten, die bereits in einem vorherigen Zyklus gespeichert worden sind und deren Flanke erfasst worden ist, aus den Registern ausgegeben und der Rückgewinnungstakt kann auf der Grundlage dieser Positionsdaten ausgegeben werden.
Im Ergebnis kann ein Zyklus zur Erfassung von Positionsdaten fest eingestellt werden, während ein Flankenzeitablauf der tatsächlich erfassten Positionsdaten widergespiegelt wird, kann die Zahl der einzustellenden Register optimiert werden und das zuverlässige Halbleitertestgerät mit einem einfachen Ausbau kann ohne Komplikationen, einer Steigerung der Größe, einer Steigerung der Kosten und anderem des Testausbaus realisiert werden.
Im Übrigen ist es möglich, wenn die Flanke der Positionsdaten des Takts des ersten Zeitinterpolators nicht erfasst werden kann, umzustellen, auch wenn die Positionsdaten, die in einem vorherigen Zyklus gespeichert werden, als Referenz des Rückgewinnungstakts ausgegeben werden. Im Ergebnis können beispielsweise nur unter Verwendung des tatsächlichen Flankenzeitablaufs des Takts des Prüflings die Positionsdaten selektiv gemäß einem Testinhalt oder dergleichen eingenommen werden. Beispielsweise werden die einzigen Positionsdaten, deren Flanke erfasst wird, ausgewählt, wenn ein weiterer akkurater Funktionstest, eine Jitteranalyse oder dergleichen ausgeführt wird und die Positionsdaten in einem vorherigen Zyklus, die bereits gespeichert worden sind, werden zudem verwendet, wenn ein Logiktest durchgeführt wird, der die Ausgabedaten oder die Taktdaten des Prüflings auf der Grundlage eines Mittelwerts in einem festen Zyklus überprüft.
Darüber hinaus umfasst der Digitalfilter, wie es in Anspruch 6 beschrieben ist, wenn die zwei oder mehreren Register bereitgestellt werden, eine Schaltung zur Mittelwertberechnung, die die Positionsdaten aufnimmt, die aus jedem der zwei oder mehr Register ausgegeben werden, einen Mittelwert der Flankenzeitabläufe errechnet, die durch jeweilige Sätze von Positionsdaten indiziert sind, und den Mittelwert als einen Rückgewinnungstakt ausgibt.
Gemäß dem Halbleitertestgerät der vorliegenden Erfindung, das solch einen Aufbau aufweist, können durch Breitstellen der Vielzahl von Registern und der Schaltung zur Mittelwertberechnung, die Positionsdaten eines jeden Registers zum Digitalfilter aufnimmt, die Positionsdaten, die aus dem Zeitinterpolator ausgegeben werden, in der Vielzahl von Registern gespeichert werden, es kann ein Mittelwert der Vielzahl von Sätzen von Positionsdaten errechnet werden, und er kann als der Rückgewinnungstakt ausgegeben werden. Im Ergebnis kann der Mittelwert der Flankenzeitabläufe, die durch die Vielzahl von Sätzen von Positionsdaten indiziert werden, als der Rückgewinnungstakt gemäß der vorliegenden Erfindung verwendet werden, er kann als ein korrektes und adäquates Zeitablaufsignal verwendet werden, das den Flankezeitablauf des tatsächlichen Systemtakts eines jeden Prüflings widerspiegelt. Auch wenn die Flanke des Takts nicht erfasst werden kann oder wenn der Flankenzeitablauf infolge von Jittern schwankt, kann der Rückgewinnungstakt, der akkurat für den Flankenzeitablauf des Takts des Prüflings hinweisend ist, erfasst werden.
Zusätzlich umfasst der Digitalfilter, wie es in Anspruch 7 beschrieben ist, einen Mittelwertwechselschalter, der einzelne der Positionsdaten, die aus einem Register unter den zwei oder mehr Registern ausgegeben werden, und den Mittelwert auswählt, der aus der Schaltung zur Mittelwertberechnung ausgegeben wird, und sie als einen Rückgewinnungstakt ausgibt.
Gemäß dem Halbleitertestgerät der vorliegenden Erfindung, das solch einen Aufbau aufweist, können durch Bereitstellung des Mittelwertwechselschalters, die Positionsdaten, die aus einem spezifischen Register ausgegeben werden, und der Mittelwert der Positionsdaten der Vielzahl von Registern selektiv geschaltet werde und als der Rückgewinnungstakt aus dem Digitalfilter ausgegeben werden.
Im Ergebnis kann der Rückgewinnungstakt selektiv gemäß einem Testinhalt oder dergleichen verwendet werden. Beispielsweise wird der Mittelwert der Vielzahl von Registern als der Rückgewinnungstakt ausgegeben, wenn ein Funktionstest ausgeführt wird, wobei Zeitablaufschwankungen infolge von Jittern in Betracht gezogen werden, und die Positionsdaten, die aus einem Register unter der Vielzahl von Registern ausgegeben werden, als der Rückgewinnungstakt verwendet werden, wenn ein Logiktest ausgeführt wird, der den Systemtakt oder die Ausgabedaten des Prüflings selbst überprüft, ungeachtet von Zeitablaufschwankungen infolge von Jittern. Demgemäß kann das Halbleitertestgerät realisiert werden, das in der Vielseitigkeit und der Erweiterbarkeit überlegen ist.
Darüber hinaus umfasst der Digitalfilter, wie es in Anspruch 8 beschrieben ist, eine Zeitablaufkorrekturschaltung, die einen festgelegten Korrekturwert zu den Positionsdaten hinzuaddiert, die aus dem Register ausgegeben werden, einen Flankenzeitablauf korrigiert, der durch die Positionsdaten indiziert wird, und ihn als einen Rückgewinnungstakt ausgibt.
Gemäß dem Halbleitertestgerät der vorliegenden Erfindung, das solch einen Aufbau aufweist, kann durch Bereitstellung der Zeitablaufkorrekturschaltung ein Einstellwert (Korrekturwert), der eine Einrichtzeit, eine Haltezeit oder dergleichen in Betracht zieht, zu de Positionsdaten hinzuaddiert werden, die aus einem Register ausgegeben werden, oder zum Mittelwert der Positionsdaten, die aus den zwei oder mehr Registern ausgegeben werden, und der Rückgewinnungstakt kann korrigiert ausgegeben werden, so dass er einen adäquaten Zeitablauf aufweist.
Im Allgemeinen muss, um die Ausgabedaten durch Verwendung des Taktsignals stabil zu erfassen, eine Einrichtzeit (oder eine Haltezeit) der Ausgabedaten in Bezug auf den Takt berücksichtigt werden. Demgemäß ist es bei der vorliegenden Erfindung durch Bereitstellung der Zeitablaufkorrekturschaltung, die eine Einstellwert der Einrichtzeit oder der Haltezeit zu den Positionsdaten hinzuaddiert, die aus den Registern des Digitalfilters ausgegeben werden, möglich, den Rückgewinnungstakt so korrigiert auszugeben, dass er einen adäquaten Flankenzeitablauf aufweist, während die Einrichtzeit oder die Haltezeit der Ausgabedaten berücksichtigt werden. Im Ergebnis können zeitserielle Pegeldaten, die aus den Zeitinterpolatoren ausgegeben werden, unter Verwendung des Rückgewinnungstakts erfasst werden, der korrigiert wird, so dass er einen genaueren Zeitablauf aufweist, wodurch ein genaueres und zuverlässiges Halbleitertestgerät bereitgestellt wird.
Darüber hinaus umfasst das erfindungsgemäße Halbleitertestgerät, wie es in Anspruch 9 beschrieben ist, eine Jittererfassungsschaltung, die eine Vielzahl von Rückgewinnungstakten aufnimmt, die aus dem Digitalfilter ausgegeben werden, eine Phasendifferenz zwischen Flankenzeitabläufen erfasst, die durch die jeweiligen Rückgewinnungstakte indiziert werden, und ein Jittern des Takts des Prüflings erfasst.
Gemäß dem Halbleitertestgerät der vorliegenden Erfindung, das solch einen Aufbau aufweist, kann durch Bereitstellen der Jittererfassungsschaltung, die eine Vielzahl von Rückgewinnungstakten aufnimmt, eine Phasendifferenz zwischen den Rückgewinnungstakten durch Anwenden des Subtraktionsvorgangs auf die Positionsdaten erfasst werden, die für Flankenzeitabläufe der jeweiligen Rückgewinnungstakte hinweisend sind. Darüber hinaus kann eine Verteilung der Phasendifferenz erhalten werden, die durch die Jittererfassungsschaltung 60 erfasst wird, und sie kann als Verteilungsdaten ausgegeben werden, die Unregelmäßigkeiten oder eine Ausdehnung der Phasendifferenzen zeigen.
Diese Phasendifferenzen der Rückgewinnungstakte indizieren ein Jittern des Taktsignals gebündelt auf die Ausgabedaten des Prüflings 1 und Jitteranalyse der Ausgabedaten des Prüflings 1 und des gebündelten Takts können durch Erfassung der Phasendifferenz zwischen den Rückgewinnungstakten und ihren Verteilungsdaten durchgeführt werden.
Im Ergebnis kann bei diesem Ausführungsbeispiel die hochgenaue Jitteranalyse des Takts (oder der Ausgabedaten) des Prüflings leicht, korrekt und zuverlässig ausgeführt werden, ohne ein Problem zu erzeugen, wie etwa einen Fehler infolge eines Betriebs beispielsweise eines Oszilloskops, oder Schwierigkeiten beim Messvorgang, was beobachtet werden kann, wen beispielsweise ein bestehendes Jittermessgerät verwendet wird.
Zusätzlich umfasst das erfindungsgemäße Halbleitertestgerät, wie es in Anspruch 10 beschrieben ist, das darüber hinaus einen Bus, der die ersten und zweiten Zeitinterpolatoren miteinander verbindet und Daten, die aus den ersten und zweiten Zeitinterpolatoren ausgegeben werden, auf eine festgelegte Datenauswahlschaltung verteilt.
Durch Annahme solch eines Aufbaus können beim erfindungsgemäßen Halbleitertestgerät zeitserielle Pegeldaten, die aus jedem der ersten und zweiten Y Zeitinterpolatoren ausgegeben werden, separat über den Bus in die Datenauswahlschaltung eingegeben werden, ein gewünschter Takt kann gewünschten Ausgabedaten zugeordnet werden und in die Datenauswahlschaltung eingegeben werden, wodurch Messdaten erhalten werden. Im Ergebnis können, auch wenn die Vielzahl von ersten und zweiten Zeitinterpolatoren und Datenauswahlschaltungen gemäß dem Prüfling bereitgestellt werden, jeder Takt und Ausgabedaten beliebig kombiniert und Messdaten abgerufen werden, wodurch ein LSI-Tester mit der höheren Vielseitigkeit und Zweckmäßigkeit realisiert wird.
Kurze Beschreibung der Zeichnung
1 ist ein Blockdiagramm, das einen Aufbau eines Halbleitertestgeräts gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
2 ist ein Signaldiagramm, das ein Funktionsbeispiel eines Halte-Flanke-Modus zum Erfassen von Ausgabedaten zeigt, die im Einklang mit einem internen Takt mit einem Zeitablauf eines Rückgewinnungstakts ausgegeben werden, der aus einem Systemtakt eines Prüflings erhalten wird;
3 ist ein Signaldiagramm eines Funktionsbeispiels eines Halte-Flanke-Modus, das ein Beispiel zeigt, bei dem SDR: ansteigende Flanke als Modus eines Flankenselektors ausgewählt ist.
4 ist ein Signaldiagramm eines Funktionsbeispiels eines Halte-Flanke-Modus, das ein Beispiel zeigt, bei dem DDR: beide Flanken als Modus des Flankenselektors ausgewählt ist.
Die 5 sind Signaldiagramme im Fall des Erfassens von Ausgabedaten mit einem Flankenzeitablauf eines Systemtakts, wenn ein Moduswechselschalter des Digitalfilters zu direkte Flanke umgeschaltet wird, wobei (a) ein Beispiel des Erfassens von Daten mit einer ansteigenden Flanke eines Flankenzeitablaufs zeigt und (b) ein Beispiel des Erfassens von Daten sowohl mit einer ansteigenden Flanke als auch einer abfallenden Flanke desselben zeigt;
Die 6 sind Signaldiagramme, die ein Beispiel des Erfassens eines Rückgewinnungstakts mit ansteigenden und abfallenden Flankenzeitabläufen eines Systemtakts im Digitalfilter durch Verändern eines Modus des Flankenselektors zu SDR: ansteigende Flanke zeigen;
7 ist ein Blockdiagramm, das einen Aufbau eines Hableitertestgeräts gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung zeigt;
8 ist ein Blockdiagramm, das einen schematischen Aufbau eines herkömmlichen allgemeinen Hableitertestgeräts zeigt; Und
9 ist ein Blockdiagramm, das einen schematischen Aufbau eines Hableiterbauelements zeigt, das Daten mit einer Datenrate eines internen Takts ausgibt, der schneller als ein Systemtakt ist.
Bester Modus zur Ausführung der Erfindung
Bevorzugte Ausführungsbeispiele eines erfindungsgemäßen Halbleitertestgeräts wird nun im Folgenden unter Bezugnahme auf die beigefügte Zeichnung beschrieben werden.
[Erstes Ausführungsbeispiel]
Ein erstes Ausführungsbeispiel eines erfindungsgemäßen Halbleitertestgeräts wird nun unter Bezugnahme auf die 1 bis 6 beschrieben werden.
1 ist ein Blockdiagramm, das einen Aufbau eines Halbleitertestgeräts gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung zeigt. Wie es in der Skizze gezeigt ist, umfasst das Halbleitertestgerät gemäß diesem Ausführungsbeispiel einen LSI-Tester 10, der eines Funktionstest eines Prüflings (DUT) 1 ausführt, wobei der LSI-Tester 10 Ausgabedaten erfasst, die aus dem Prüfling 1 als Messdaten ausgegeben werden, und die Eignung des Prüflings 1 wird durch Vergleichen der Messdaten mit festgelegten Erwartungswertdaten beurteilt.
Der Prüfling 1 gibt nach Empfang eines Signals aus einem nicht dargestellten Mustergenerators oder dergleichen festgelegte Ausgabedaten aus und gibt ein Taktsignal aus (Systemtakt).
Als der LSI, der daraus auf diese An und Weise Takte ausgibt, gibt es beispielsweise den oben beschriebenen LSI, der „RapidIO" (eingetragenes Warenzeichen) oder „HyperTransport" (eingetragenes Warenzeichen) nutzt, einen Brücken-LSI, der verwendet wird, um ein Bussystem aus einem PCI-Bus in „RapidIO" oder dergleichen umzuwandeln, und das Testgerät gemäß diesem Ausführungsbeispiel kann einen Test solch eines Bauelements durchführen.
Darüber hinaus stellt der Prüfling 1 gemäß diesem Ausführungsbeispiel, wie das in 9 gezeigte Bauelement, ein Bauelement dar, das durch Verwendung einer PLL-Schaltung oder dergleichen einen internen Takt erzeugt, der eine Frequenz aufweist, die das n-fache der eines Systemtakts beträgt, und Daten mit einem Zeitablauf des internen Takts ausgibt, der schneller als der Systemtakt ist.
Als dieser Typ von Bauelement gibt es beispielsweise ein Bauelement vom ODR-Typ. Das Bauelement vom ODR-Typ erzeugt einen internen Takt, der das Vierfache eines Systemtakts beträgt, und gibt Daten in Synchronisation sowohl mit einer ansteigenden Flanke als auch einer abfallenden Flanke dieses internen Takts aus (DDR: Double Data Rate), wodurch eine Datenausgabe mit einer Datenrate realisiert wird, die das Achtfache der des Systemtakts beträgt. Beim Halbleitertestgerät gemäß diesem Ausführungsbeispiel kann in Bezug auf solch ein Bauelement vom ODR-Typ ein korrekter Test durchgeführt werden.
Der LSI-Tester 10 ruft einen Rückgewinnungstakt ab, der für einen korrekten Flankenzeitablauf mit einer gewünschten Frequenz aus einem Systemtakt des Prüflings 1 hinweisend ist, durch Eingabe eines Takts und Ausgabedaten, die aus dem Prüfling 1 ausgegeben werden, in jeden Kanal (jede Source-Synchronous- Schaltung), erfasst Ausgabedaten mit einem Zeitablauf, der durch den Rückgewinnungstakt indiziert wird, wodurch sie als Messdaten ausgegeben werden.
Im Speziellen umfasst der LSI-Tester 10, wie es in 1 gezeigt ist, eine taktseitige Source-Synchronous-Schaltung (Taktrückgewinnungsschaltung) 10a, die ein Taktsignal aufnimmt, das aus dem Prüfling 1 ausgegeben wird, und umfasst zudem datenseitige Source-Synchronous-Schaltungen 10b, 10c,... 10n (nicht gezeigt), die Ausgabedaten aufnehmen, die aus dem Prüfling 1 ausgegeben werden.
Die jeweiligen Source-Synchronous-Schaltungen 10a, 10b, 10c ... weisen den gleichen Aufbau auf, mit der Ausnahme, dass auf der Taktseite ein Digitalfilter 40 vorgesehen ist, und können einen Takt oder Ausgabedaten, die vom Prüfling 1 ausgegeben werden, unter Verwendung einer Vielzahl von Abtastimpulsen erfassen, die festgelegte Zeitablaufintervalle aufweisen, können sie als zeitserielle Pegeldaten ausgeben und Ausgabedaten mit einem Flankenzeitablauf des Takts des Prüflings 1 unter Verwendung der zeitseriellen Pegeldaten ausgewählt und eingeholt werden.
Jede der Source-Synchronous-Schaltungen 10a, 10b, 10c ... verarbeitet jeden Takt und alle Ausgabedaten, die aus dem Prüfling 1 pro Pin ausgegeben werden, und diesen Schaltungen sind Schaltungen, die im Wesentlichen den gleichen Aufbau aufweisen, eins zu eins zugeordnet.
Bei diesem Ausführungsbeispiel ist, wie es in 1 gezeigt ist, auf der Taktseite des Prüflings eine Source-Synchronous-Schaltung 10a vorgesehen und auf der Ausgabedatenseite des Prüflings 1 sind 1 bis n Source-Synchronous-Schaltungen 10b, 10c ... vorgesehen. Die taktseitige Source-Synchronous-Schaltung 10a stellt eine Taktrückgewinnungsschaltung dar, die im Unterschied zu den datenseitigen Source-Synchronous-Schaltungen 10b, 10c ... einen Digitalfilter 40 enthält.
Darüber hinaus sind die jeweiligen Source-Synchronous-Schaltungen 10a, 10b, l0c ... über einen Zeitinterpolatorbus 50 miteinander verbunden und unter der Steuerung des Zeitinterpolatorbusses 50 werden Signale zwischen festgelegten Kanälen (Source-Synchronous-Schaltungen) eingegeben/ausgegeben, wie später beschrieben werden wird.
Die jeweiligen Source-Synchronous-Schaltungen sowohl auf der Taktseite als auch auf der Ausgabeseite weisen im Wesentlichen den gleichen Aufbau auf, wie es in 1 gezeigt ist. Im Speziellen umfasst jede Schaltung einen Pegelkomparator 11 und einen Musterkomparator 12 sowie einen Zeitinterpolator 20 und einen Digitalfilter 40.
Der Pegelkomparator 11 nimmt ein Ausgabesignal (Takt oder Ausgabedaten) aus dem Prüfling 1 auf, vergleicht es mit einer festgelegten Vergleichsspannung bezüglich des Pegels und gibt ein Signal an den Zeitinterpolator 20 aus, wie beim herkömmlichen LSI-Tester.
Der Musterkomparator 12 vergleicht die Ausgabedaten des Prüflings 1, die durch einen Selektor 30 ausgewählt werden, über den Zeitinterpolator 20 und den Digitalfilter 40 mit einem festgelegten Erwartungswert und gibt ein Testergebnis aus.
Der Zeitinterpolator 20 erfasst einen Takt oder Ausgabedaten, die aus dem Prüfling 1 ausgegeben werden, unter Verwendung einer Vielzahl von Abtastimpulsen, die festgelegte Zeitablaufintervalle aufweisen, und gibt sie als zeitserielle Pegeldaten aus.
Im Speziellen umfasst der Zeitinterpolator 20 Flipflops 21a bis 21n als eine Vielzahl von Reihenschaltungen, eine Verzögerungsschaltung 22, einen Flankenselektor 23 und einen Kodierer 28.
Die Vielzahl von Flipflops 21a bis 21n werden aus Flipflopgruppen gebildet, die bei diesem Ausführungsbeispiel parallel miteinander verbunden sind, und jedes Flipflop empfängt ein Ausgabesignal (Takt oder Ausgabedaten), die vom Prüfling 1 ausgegeben werden, über den Pegelkomparator 11 als Eingabedaten. Darüber hinaus gibt sie Daten aus, die mit einem festgelegten Zeitablauf eingegeben werden, unter Verwendung des Abtastimpulses, der über die Verzögerungsschaltung 22 als ein Taktsignal eingegeben wird.
Es gilt zu beachten, dass das erste Flipflop 21a in der Vielzahl von Flipflops 21a bis 21n für einen Anfangswert verwendet wird und dass Ausgabedaten des zweiten und der folgenden Flipflops 21b bis 21n in den später beschriebenen Selektor 30 eingegeben werden.
Hier kann die Vielzahl von in jedem Zeitinterpolator 20 enthaltener Reihenschaltungen aus anderen Reihenschaltungen aufgebaut sein als den Flipflops 21a bis 21n in diesem Ausführungsbeispiel, beispielsweise Auffangregistern.
Durch Bereitstellung der Auffangregister als die Reihenschaltungen im Zeitinterpolator 20 kann der gleiche Vorteil wie der dieses Ausführungsbeispiels demonstriert werden.
Zusätzlich ist es möglich, was die im Zeitinterpolator 20 enthaltene Reihenschaltung anbelangt, neben den Flipflops 21a bis 21n, den Auffangregistern und anderen irgendeine Schaltungskonfiguration anzunehmen, solange der Takt und die Ausgabedaten aus dem Prüfling 1 mit festgelegten Zeitablaufintervallen erfasst werden können und sie als zeitserielle Pegeldaten ausgegeben werden können.
Die Verzögerungsschaltung 22 gibt der Reihe nach die Abtastimpulse verzögert um festgelegte Zeitablaufintervalle in Taktanschlüsse der Vielzahl von Flipflops 21a bis 21n ein und gibt die zeitseriellen Pegeldaten aus den Flipflops 21a bis 21n aus.
Hier kann die Zahl der Vielzahl von Flipflops 21a bis 21n und der Verzögerungsbetrag der Verzögerungsschaltung 22 beliebig festgesetzt und verändert werden und die Bitbreite (Zahl der Reihenschaltungen) oder die Auflösung (Verzögerungsbetrag der Verzögerungsschaltung) der durch den Zeitinterpolator 20 erfassten zeitseriellen Pegeldaten auf gewünschte Werte eingestellt werden.
Im Ergebnis können die zu erfassenden zeitseriellen Pegeldaten auf vielerlei Weise gemäß einer Datenrate oder einer Jitterbreite des Prüflings 1 als ein Testobjekt eingestellt werden, wodurch jeder LSI bewältigt werden kann.
Darüber hinaus können die Abtastimpulse, die in die Flipflops 21a bis 21n eingegeben werden, auf einen beliebigen Zeitablauf und eine beliebige Frequenz eingestellt werden und verschiedene Eingabezeitabläufe oder Verzögerungsbeträge können in Abhängigkeit von der Taktseite und der Ausgabedatenseite eingestellt werden. Bei diesem Ausführungsbeispiel können durch Bereitstellung eines Zeitablaufgenerators oder dergleichen gemäß einem jeden der Kanäle 10a bis 10n der Source-Synchronous-Schaltungen die Abtastimpulse in Abhängigkeit von der Taktseite und der Ausgabedatenseite unabhängig eingegeben werden (siehe das in 1 gezeigte STRB). Im Ergebnis ist es möglich, die Abtastimpulse auf einen passenden Zeitablauf gemäß einer Phasendifferenz des Takts und der Ausgabedaten, die vom Prüfling 1 ausgegeben werden, einzustellen. Der Takt und die Ausgabedaten, die vom Prüfling 1 ausgegeben werden, müssen nicht notwendigerweise immer miteinander in Bezug auf die Phase übereinstimmen und eine Einstellzeit kann beispielsweise in einigen Fällen minus oder plus sein. Deshalb ist es in solch einem Fall durch Änderung des Zeitablaufs der Abtastimpulse in Abhängigkeit von der Taktseite und der Ausgabedatenseite möglich, die auszugebenden Abtastimpulse mit einem passenden Zeitablauf zum Takt und zu den Ausgabedaten eingestellt werden, die eine Phasendifferenz aufweisen.
Der Flankenselektor 23 nimmt die zeitseriellen Pegeldaten, die aus den Flipflops 21a bis 21n ausgegeben werden, auf und gib selektiv Pegeldaten, die für eine ansteigende Flanke dieser Pegeldaten hinweisend sind, Pegeldaten, die für eine abfallende Flanke derselben hinweisend sind, oder Pegeldaten aus, die für eine ansteigende Flanke und für eine abfallende Flanke derselben sind.
Im Speziellen umfasst der Flankenselektor 23 bei diesem Ausführungsbeispiel eine Vielzahl von Selektorschaltungsgruppen, von denen jede zwei UND-Schaltungen 24 und 25, eine ODER-Schaltung 26 und einen Selektor 27 gemäß den Ausgaben der Flipflops 21a bis 21n enthält.
Wie es in 1 gezeigt ist, ist die erste UND-Schaltung 24 (24a bis 24n) eine UND-Schaltung, die eine invertierte Ausgabe eines Flipflops (beispielsweise 21a) in der Vielzahl Flipflops 21a bis 21n und eine nicht invertierte Ausgabe eines Flipflops (beispielsweise 21b) auf der nächsten Stufe aufnimmt. Eine Ausgabe aus dieser ersten UND-Schaltung 24 wird als Pegeldaten für SDR (SDR: Modus mit ansteigender Flanke) ausgewählt, die für eine ansteigende Flanke des Takts hinweisend sind.
Wie es in 1 gezeigt ist, ist die zweite UND-Schaltung 25 (25a bis 25n) eine UND-Schaltung, die eine nicht invertierte Ausgabe aus einem Flipflop (beispielsweise 21a) in der Vielzahl von Flipflops 21a bis 21n und eine invertierte Ausgabe aus einem Flipflop auf der nächsten Stufe aufnimmt. Eine Ausgabe aus dieser zweiten UND-Schaltung 25 wird als Pegeldaten für SDR (SDR: Modus mit abfallender Flanke) ausgewählt, die für eine ansteigende abfallende Flanke des Takts sind.
Wie es in 1 gezeigt ist, ist die ODER-Schaltung 26 (26a bis 26n) eine ODER-Schaltung, die Ausgaben aus der ersten und zweiten UND-Schaltung 24 und 25 aufnimmt. Eine Ausgabe aus dieser ODER-Schaltung 26 wird als Pegeldaten für DDR (DDR: Modus mit beiden Flanken) ausgewählt.
Wie es in 1 gezeigt ist, ist der Selektor 27 (27a bis 27n) eine Auswahlschaltung, die aus einem Multiplexer oder dergleichen aufgebaut ist, der die jeweiligen Ausgaben aus der ersten UND-Schaltung 24, der zweiten UND-Schaltung 25 und der ODER-Schaltung 26 aufnimmt, auswählt und eine der Ausgaben durch Umschalten eines Flankenauswahlsignals ausgibt.
Durch Bereitstellung solch eines Flankenselektors 23 wird, wenn die zeitseriellen Pegeldaten, die durch Verwendung einer Vielzahl von Abtastimpulsen erfasst werden, über eine Vielzahl von Flipflops 21a bis 21n eingegeben werden, ein Modus ➀ einer Ausgabe aus der ersten UND-Schaltung 24 (die ansteigende Flanke alleine; SDR: Modus mit ansteigender Flanke), ➁ einer Ausgabe aus der zweiten UND-Schaltung 25 (die fallende Flanke alleine; SDR: Modus mit fallender Flanke) und ➂ einer Ausgabe aus der ODER-Schaltung 26 (sowohl die ansteigende Flanke als auch die abfallende Flanke; DDR: Modus mit beiden Flanken) ausgewählt und durch eine Auswahl der Selektoren 27a bis 27n ausgegeben und es wird ein Flankenzeitablauf, der durch die ausgewählten Pegeldaten indiziert wird, von einem Kodierer 28 auf der nächsten Stufe kodiert.
Es gilt zu beachten, dass eine Vielzahl von Auswahlschaltungsgruppen, die den Flankenselektor 23 aufbauen, so konfiguriert sind, dass sie Ausgaben aus einem Flipflop und einem Flipflop auf der nächsten Stufe aus Ausgaben aus der Vielzahl von Flipflops 21a bis 21n aufnimmt, und daher die Pegeldaten, die durch die Selektoren 27a bis 27n ausgewählt und ausgegeben werden, Daten sind, die um 1 Bit kleiner sind, als Pegeldaten, die aus den Flipflops 21a bis 21n ausgegeben werden. Wenn beispielsweise die fünf Flipflops 21a bis 21e Pegeldaten entsprechend fünf Bit ausgeben, sind die Pegeldaten, die durch den Flankenselektor 23 ausgewählt und ausgegeben werden, Daten, die aus vier Bits bestehen, die über die vier Selektoren 27a bis 27d ausgegeben werden.
Deshalb ist die Zahl der jeweiligen Schaltungen, die im Flankenselektor 23 enthalten sind, d. h. die ersten UND-Schaltungen 24a bis 24n, die zweiten UND-Schaltungen 25a bis 25n, die ODER-Schaltungen 26a bis 26n und die Selektoren 27a bis 27n, die um eins kleinere Zahl als die jeweilige Zahl der Flipflops 21a bis 21n (1 bis n-1).
Der Kodierer 28 ist so konfiguriert, dass er zeitserielle Pegeldaten aufnimmt, die aus der Vielzahl von Selektoren 27a bis 27b des Flankenselektors 23 ausgegeben werden, die Pegeldaten kodiert und sie ausgibt. Im Speziellen werden Daten, die der Reihe nach aus den Flipflops 21a bis 21n mit festen Intervallen ausgegeben werden, der Reihe nach in den Kodierer 28 über die jeweiligen Selektoren 27a bis 27n des Flankenselektors 23 eingegeben, das Kodieren wird mit einem Zeitablauf ausgeführt, bei dem alle Datensätze geliefert werden, und dessen Ergebnis wird ausgegeben.
Im Ergebnis werden die zeitseriellen Pegeldaten, die aus den Flipflops 21a bis 21n ausgegeben werden, über den Flankenselektor 23 ausgewählt, und die ausgewählten Pegeldaten werden als kodierte Positionsdaten ausgegeben.
Da die durch den Kodierer 28 der Source-Synchronous-Schaltung 10a auf der Taktseite kodierten Positionsdaten in den Digitalfilter 40 eingegeben werden, kann bei diesem Ausführungsbeispiel ein Rückgewinnungstakt erfasst werden, der für einen Flankenzeitablauf eines Systemtakts des Prüflings 1 hinweisend ist.
Darüber hinaus werden bei der Source-Synchronous-Schaltung 10b, 10c ... auf der Ausgabedatenseite die zeitseriellen Pegeldaten, die aus den Flipflops 21a bis 21n ausgegeben werden, direkt in den Selektor 30 als Eingabedaten eingegeben, es wird ein Satz von Daten in den Pegeldaten, die in diesen ausgabedatenseitigen Selektor 30 eingegeben werden, durch den Rückgewinnungstakt ausgewählt, der aus dem Digitalfilter 40 ausgewählt wird, und der ausgewählte eine Satz von Daten wird als Messdaten des Prüflings 1 ausgegeben.
Es gilt zu beachten, dass der Flankenselektor 23 und der Kodierer 28 bei den Source-Synchronous-Schaltungen 10b, 10c ... auf der Ausgabedatenseite bei diesem Ausführungsbeispiel nicht verwendet werden (siehe 1). Deshalb können, was den Zeitinterpolator 20 auf der Ausgabedatenseite anbelangt, der Flankenselektor 28 beseitigt werden.
Der Selektor 30 ist eine Datenauswahlschaltung, die die zeitseriellen Pegeldaten aufnimmt, die aus der Vielzahl von Flipflops 21a bis 21n als Eingabedaten ausgegeben werden, und nimmt den Rückgewinnungstakt, der aus dem Digitalfilter 40 ausgegeben wird, oder die Positionsdaten auf, die aus dem Kodierer 28 als ein Auswahlsignal ausgegeben werden. Darüber hinaus werden, mit einem Flankenzeitablauf der durch den Rückgewinnungstakt (oder die Positionsdaten des Kodierers 28) indiziert ist, d. h. einem Flankenzeitablauf des Systemtakts des Prüflings 1, Ausgabedaten des Prüflings 1 mit einem Frequenzzeitablauf des internen Takts, der schneller als der Systemtakt ist, ausgewählt und sie werden als Messdaten des Prüflings 1 erfasst.
Im Speziellen ist der Selektor 30 aus einem Multiplexer oder dergleichen aufgebaut und jeweilige Ausgaben der Flipflops 21b bis 21n mit der Ausnahme des Flipflops 21a für einen Anfangswert in der Vielzahl von Flipflops werden direkt mit der Dateneingabeseite des Selektors 30 verbunden und ein Zeitinterpolatorbus 50 wird mit einem Auswahlsignalanschluss desselben verbunden.
Darüber hinaus werden die zeitseriellen Pegeldaten, die aus den Flipflops 21a bis 21n auf der Ausgabedatenseite ausgegeben werden, direkt in den Selektor 30 auf der Ausgabeseite als Eingabedaten eingegeben, ohne den Flankenselektor 23 und den Kodierer 28 zwischenzuschalten, und der Rückgewinnungstakt, der durch den Digitalfilter 40 auf der Taktseite erfasst wird, oder die Positionsdaten, die durch den Kodierer 28 auf der Taktseite erfasst werden, werden durch eine Steuerung des Zeitinterpolatorbusses 50 selektiv als Auswahlsignal eingegeben.
Im Ergebnis wird beim Selektor 30 auf der Ausgabedatenseite ein Satz von Daten in den zeitseriellen Pegeldaten, die aus den Flipflops 21a bis 21n des ausgabedatenseitigen Zeitinterpolators 20 ausgegeben werden, mit dem Rückgewinnungsakt aus dem Digitalfilter 40 oder den Positionsdaten aus dem Kodierer 28 ausgewählt, die als ein Auswahlsignal verwendet werden.
Zusätzlich werden die Ausgabedaten des Prüflings 1, die durch diesen Selektor 30 ausgewählt werden, an einen Musterkomparator 12 ausgegeben und durch den Musterkomparator 12 mit einem festgelegten Erwartungswert verglichen und es wird ein Testergebnis ausgegeben.
Das Umschalten des Auswahlsignals dieses Selektors 30 wird durch einen Wechselschalter des später beschriebenen Digitalfilters 40 ausgeführt.
Andererseits werden die zeitseriellen Pegeldaten, die aus den Flipflops 21a bis 21n auf der Taktseite ausgegeben werden, direkt in den Selektor 30 auf der Taktseite als Eingabedaten eingegeben, ohne den Flankenselektor 23 und den Kodierer 28 zwischenzuschalten, und die Positionsdaten, die durch den Kodierer 28 auf der Taktseite erfasst werden, oder der Rückgewinnungstakt, der durch den Digitalfilter 40 auf der Taktseite erfasst wird, werden selektiv als ein Auswahlsignal durch eine Steuerung des Wechselschalters 47 des oben beschriebenen Digitalfilters 40 eingegeben.
Im Ergebnis wird im Selektor 30 auf der Taktseite der Systemtakt des Prüflings 1 als Daten ausgewählt und der Takt des Prüflings 1, der als die zeitseriellen Pegeldaten erfasst wird, die aus den Flipflops 21a bis 21n der taktseitigen Zeitinterpolators 20 ausgegeben werden, kann unter Verwendung der Pegeldaten abgerufen werden, die für einen Flankenzeitablauf hinweisend sind, der ein Signaländerungspunkt des Takts dieses Bauelements ist, während der Rückgewinnungstakt aus dem Digitalfilter 40 oder die Positionsdaten aus dem Kodierer 28 als ein Auswahlsignal verwendet werden. Deshalb können, wenn ein Erwartungswert in Bezug auf den Takt des Prüflings 1 festgesetzt wird, die Taktdaten, die über den Selektor 30 ausgegeben werden, durch den Musterkomparator 12 auf der Taktseite mit dem festgelegten Erwartungswert verglichen werden.
Hier können, was die jeweiligen Selektoren 30 auf der Taktseite und der Ausgabedatenseite betrifft, die Auswahlsignale, die eingegeben werden sollen, durch die Steuerung des Zeitinterpolatorbusses 50 umgeschaltet werden und es kann ein gewünschter Selektor 30 verwendet werden.
Im Speziellen wird, wenn der Selektor 30 auf der Ausgabedatenseite verwendet wird um die Ausgabedaten aus dem Prüfling 1 mit dem Erwartungswert zu vergleichen, der Rückgewinnungstakt des Digitalfilters 40 oder ein Signal aus dem Kodierer 28 auf der Taktseite in den Selektor 30 auf der Ausgabedatenseite als das Auswahlsignal über den Zeitinterpolatorbus 50 eingegeben werden. In diesem Fall wird der Selektor 30 auf der Taktseite (und der Musterkomparator 12) nicht verwendet.
Andererseits wird, wenn der Selektor 30 auf der Taktseite verwendet wird, um den Takt des Prüflings 1 mit dem Erwartungswert zu vergleichen, der Rückgewinnungsakt des Digitalfilters 40 oder das Signal aus dem Kodierer 28 auf der Taktseite durch die Steuerung des Zeitinterpolatorbusses 50 nicht in den Selektor 30 auf der Ausgabedatenseite eingegeben. In diesem Fall wird der Selektor 30 auf der Ausgabedatenseite (und der Musterkomparator 12) nicht verwendet.
Auf diese Art und Weise wird bei diesem Ausführungsbeispiel das Ausgabesignal aus dem Zeitinterpolator 20 selektiv in jeden Selektor 30 auf der Taktseite oder der Ausgabedatenseite gemäß einem Testinhalt oder dergleichen eingegeben. Im Ergebnis kann das Bereitstellen des Selektors 30 in wenigstens einer der Source-Synchronous-Schaltungen auf der Taktseite und der Ausgabedatenseite in Abhängigkeit von einem Testinhalt oder dergleichen ausreichen und einer der Selektoren 30 auf der Taktseite und der Ausgabedatenseite kann beseitigt werden.
Der Digitalfilter 40 wird in der Source-Synchronous-Schaltung 10a auf der Taktseite bereitgestellt und sie nimmt Positionsdaten des Takts, der aus dem Kodierer 28 des Zeitinterpolators 20 auf der Taktseite ausgegeben wird und hält diese fest und gibt einen Rückgewinnungstakt aus, der für einen festgelegten Flankenzeitablauf aus einem oder mehreren Sätzen von Positionsdaten hinweisend ist. Im Speziellen umfasst der Digitalfilter 40 eine Vielzahl von Registern 41 (41a bis 41n), eine Flankenerfassungsschaltung 42, einen Flankenwechselschalter 43, eine Schaltung 44 zur Mittelwertberechnung, einen Mittelwertwechselschalter 45, eine Zeitablaufkorrekturschaltung 46 und einen Moduswechselschalter.
Wie es in 1 gezeigt ist, ist die Vielzahl von Registern 41a bis 41n aus einer festgelegten Zahl (1 bis n) Registergruppen aufgebaut, die miteinander in Reihe verbunden sind, die der Reihe nach Positionsdaten speichern, die aus dem Kodierer 28 des Zeitinterpolators 20 auf der Taktseite ausgegeben werden, und die die gespeicherten Positionsdaten mit einem festgelegten Zeitablauf ausgeben. Wenn der Kodierer 28 Positionsdaten ausgibt, die aus drei Bits bestehen, nimmt beispielsweise jedes der Register 41a bis 41n die Positionsdaten, die aus drei Bits bestehen, auf und speichert sie und nimmt ein festgelegtes Auslösesignal auf, wodurch die gespeicherten Drei-Bit-Positionsdaten ausgegeben werden.
Im genauer zu sein, was die Register 41a bis 41n anbelangt, die Positionsdaten des Kodierers 28 werden zuerst in das Register 41a auf der vordersten Stufe eingegeben und gespeichert und diese Positionsdaten werden mit einem festgelegten Zeitablauf ausgegeben und der Reihe nach in die Register 41b bis 41n auf der nächsten Stufe eingegeben, die miteinander in Reihe verbunden sind. Die Positionsdaten, die aus dem Register n auf der letzten Stufe ausgegeben werden, werden in die später beschriebene Schaltung 44 zur Mittelwertberechnung eingegeben.
Zusätzlich werden die Positionsdaten, die aus jedem der Register 41a bis 41n ausgegeben werden, in die Register der nächsten Stufe und gleichzeitig auch in die Schaltung 44 zur Mittelwertberechnung eingegeben. Im Ergebnis wird in der Schaltung 44 zur Mittelwertberechnung ein Mittelwert der Flankenzeitabläufe berechnet, die durch die Positionsdaten der jeweiligen Register 41a bis 41n indiziert werden.
Darüber hinaus werden die Positionsdaten, die aus dem Register 41a auf der vordersten Stufe ausgegeben werden, auch in den später beschriebenen Mittelwertwechselschalter 45 eingegeben. Im Ergebnis wird eines vom Mittelwert der Positionsdaten, der aus der Schaltung 44 zur Berechnung von Mittelwerten ausgegeben wird, und den Positionsdaten, die aus dem Register 41a auf der vordersten Stufe ausgegeben werden, ausgewählt.
Es gilt zu beachten, dass die Zahl der Register 41a bis 41n gemäß diesem Ausführungsbeispiel beliebig festgesetzt und verändert werden kann und dass die Zahl der Sätze von Positionsdaten, die erfasst werden können, und eine Auflösung des Mittelwerts der Positionsdaten im Einklang mit der Zahl der Register 41a bis 41n eingestellt werden kann.
Das heißt, was die Register 41a bis 41n anbelangt, kann das Bereitstellen wenigstens eines Registers 41a, das die Positionsdaten aufnimmt, die aus dem Zeitinterpolator ausgegeben werden, ausreichen und die Zahl der Register kann auf eine optimale Zahl gemäß einer Datenrate, einer Jitterbreite oder dergleichen des Prüflings 1 als Testobjekt festgesetzt werden.
Darüber hinaus werden Abtastimpulse in die Register 41a bis 41n mit einem festgelegten Zeitablauf eingegeben und die Positionsdaten werden mit einem beliebigen Zeitablauf ausgegeben.
Die Flankenerfassungsschaltung 42 stellt die Anwesenheit/Abwesenheit einer Flanke der Positionsdateneingabe aus dem Kodierer 28 des Zeitinterpolators 20 fest. Wenn die Flanke festgestellt wird, speichert diese Schaltung darüber hinaus die Positionsdaten von denen die Flanke festgestellt worden ist im Register 41a auf der vordersten Stufe und gibt die Positionsdaten aus, die bereits in jedem der Register 41a bis 41n gespeichert worden sind.
Aus den Positionsdaten des Takts, der durch den Zeitinterpolator 20 in einem festen Zyklus gemäß einer Frequenz des Takts erfasst wird, wird ein Signaländerungspunkt (die ansteigende Flanke oder die fallende Flanke) festgestellt. Deshalb werden, wenn die Positionsdaten unter Verwendung der Abtastimpulse, die schneller sind als der Taktzyklus, in jedem der Register 41a bis 41n erfasst werden, auch Daten erhalten, in denen der Signaländerungspunkt (die ansteigende Flanke oder die abfallende Flanke) nicht existiert. In solch einem Fall wird in den Positionsdaten kein Flankenzeitablauf indiziert. Auch wenn solche Positionsdaten in den Registern 41a bis 41n gespeichert werden, kann deshalb der Flankenzeitablauf des Takts nicht aus diesen Positionsdaten erfasst werden.
Auf diese Weise werden beim vorliegenden Ausführungsbeispiel durch Bereitstellen der Flankenerfassungsschaltung 42, die die Anwesenheit/Abwesenheit einer Flanke der Positionsdaten feststellt, die vom Kodierer 28 ausgegeben werden, nur Positionsdaten, von denen eine Flanke festgestellt wird, der Reihe nach in den Registern 41a bis 41n gespeichert und ausgegeben und der Rückgewinnungstakt wird auf der Grundlage dieser Positionsdaten erhalten.
Im Speziellen nimmt die Flankenerfassungsschaltung 42 die Positionsdaten aus dem Kodierer 28 auf und stellt die Anwesenheit/Abwesenheit einer Flanke in diesen Positionsdaten fest. Darüber hinaus wird, wenn eine Flanke der Positionsdaten festgestellt wird, ein Abtastsignal an das Register 41a auf der vordersten Stufe ausgegeben (das in 1 gezeigte „E") und das Register 41a auf der vordersten Stufe wird dazu veranlasst, in einen Zustand der Abtastung der Dateneingabe einzutreten. Im Ergebnis werden die Positionsdaten, von denen die Flanke festgestellt wird, im Register 41a auf der vordersten Stufe gespeichert. Wenn die Flanke der Positionsdaten nicht festgestellt wird, gibt andererseits die Flankenerfassungsschaltung 42 das Abtastsignal nicht aus. Wenn die Flanke der Positionsdaten nicht festgestellt wird, tritt deshalb das Register 41a auf der vordersten Stufe in einen Zustand der Sperrung der Dateneingabe ein und die Positionsdaten, von denen die Flanke nicht festgestellt wird, werden nicht im Register 41a gespeichert.
Dann gibt die Flankenerfassungsschaltung 42 des Weiteren das Abtastsignal in einen Impulsgeber 42a ein (das in 2 gezeigte „P"), konvertiert es in ein Auslösesignal, das in jedes der Register 41a bis 41n eingegeben wird, und gibt dieses Auslösesignal in jedes der Register 41a bis 41n ein und gibt die Positionsdaten, die in jedem der Register 41 bis 41n gespeichert sind, mit einem festgelegten Zeitablauf aus.
Im Ergebnis werden von den Positionsdaten, die durch den Zeitinterpolator 20 erfasst werden, lediglich die Positionsdaten, von denen die Flanke, die für einen Signaländerungspunkt hinweisend ist, festgestellt wird, in den Registern 41a bis 41n als Positionsdaten gespeichert, die eine Referenz des Taktzyklus sein können, und ausgegeben. Zusätzlich wird, wenn die Flanke der Positionsdaten nicht festgestellt wird, die Flanke der Positionsdaten in anschließenden Zyklen festgestellt und die Positionsdaten, die in jedem der Register 41a bis 41n gespeichert sind, werden ausgegeben.
Auch wenn die Flanke des Systemtakts des Prüflings 1 nicht festgestellt wird, kann der Rückgewinnungstakt durch Bereitstellen solch einer Flankenerfassungsschaltung 42 auf der Grundlage der bereits gespeicherten Positionsdaten erfasst werden und der korrekte Rückgewinnungstakt kann stabil ausgegeben werden, auch im Fall des Einholens von Daten mit einem Zeitablauf, der schneller ist als eine Frequenz des Systemtakts.
Des Weiteren ist es durch Bereitstellen der Flankenerfassungsschaltung 42 auf diese An und Weise und Ausgeben des Rückgewinnungstakts auf der Grundlage lediglich der Positionsdaten, von denen die Flanke festgestellt wird, möglich, den Rückgewinnungstakt auszugeben, der für den korrekten Zeitablauf hinweisend ist, der einen aktuellen Flankenzeitablauf des Systemtakts widerspiegelt, wenn ein Mittelwert der Positionsdaten durch die später beschriebene Schaltung 44 zur Mittelwertberechnung erhalten und er als der Rückgewinnungstakt ausgegeben wird.
Die Flankenwechselschaltung 43 ist ein Schaltmittel, das mit der Flankenerfassungsschaltung 42 verbunden ist und selektiv das Auslösesignal schaltet, das in jedes der Register 41a bis 41n über den Impulsgeber 42a der Flankenerfassungsschaltung 42 eingegeben wird, und ferner der Abtastimpuls, der aus der Verzögerungsschaltung 22 des Zeitinterpolators 20 ausgegeben wird.
Wenn nur die Positionsdaten, von denen die Flanke festgestellt wird, durch die Steuerung der oben beschriebenen Flankenerfassungsschaltung 42 im Register gespeichert wird und sie als eine Referenz des Rückgewinnungstakts verwendet werden, kann die Flanke der Positionsdaten in einigen Fällen nicht im Einklang mit einer Taktfrequenz festgestellt werden und die Menge der zu erfassenden Positionsdaten wird klein. Demgemäß kann der Abtastimpuls, der mit einem festgelegten Zeitablauf ausgegeben wird, bei diesem Ausführungsbeispiel durch Bereitstellung des Flankenwechselschalters 43, der ein Signalumschaltmittel sein kann, in die Register 41a bis 41n eingegeben werden und die festgelegten Positionsdaten können der Reihe nach ausgegeben werden und der Rückgewinnungstakt kann ungeachtet der Anwesenheit/Abwesenheit der Flanke der zu erfassenden Positionsdaten erfasst werden.
Im Speziellen schaltet der Flankenwechselschalter 43 einen Modus zur Eingabe des Auslösesignals, das aus dem Impulsgeber 42a der oben beschriebenen Flankenerfassungsschaltung 42 als ein Zeitablaufsignal (Auslösesignal) ausgegeben wird, das verwendet wird, um die Positionsdaten auszugeben, die in den Registern 41a bis 41n gespeichert sind (➀ der in 2 gezeigte Flankensynchronisiermodus) und einen Modus zur Eingabe des Abtastimpulses, der aus der Verzögerungsschaltung 22 des Zeitinterpolators 20 ausgegeben wird (➁ der in der selben Skizze gezeigte kontinuierlicher Modus).
Darüber hinaus kann durch Umschalten dieses Flankenwechselschalters 43 und Auswahl der Abtastung der Verzögerungsschaltung 22 (➁ kontinuierlicher Modus) ein Abtastsignal, das aus der Verzögerungsschaltung 22 des Zeitinterpolators 20 mit einem festgelegten Zeitablauf ausgegeben wird, in die Register 41a bis 41n eingegeben werden und die Positionsdaten können aus jedem der Register 41a bis 41n ausgegeben werden, ungeachtet von der Anwesenheit/Abwesenheit der Flankenfeststellung.
In diesem ➁ kontinuierlichen Modus werden, da das Abtastsignal nicht in das Register 41a auf der vordersten Stufe eingegeben wird, die Positionsdaten, die im Register 41a gespeichert werden, festgehalten wie sie sind und die Positionsdaten, die aus den Registern 41a bis 41n-1 auf der vorherigen Stufe ausgegeben werden, werden in den Registern 41b bis 41n auf der nächsten und folgender Stufen gespeichert. Wenn die Flanke der Positionsdaten festgestellt wird, speichern deshalb die jeweiligen Register 41a bis 41n der reihe nach die Positionsdaten davon und geben sie aus, wie beim Beispiel der oben beschriebenen Flankenerfassungsschaltung 42. Wenn die Flanke der Positionsdaten nicht festgestellt wird, werden die bereits im vorherigen Zyklus gespeicherten Positionsdaten der Reihe nach ausgegeben und in den Registern der nächsten Stufe gespeichert. Im Ergebnis werden in diesem ➁ kontinuierlichen Modus die Positionsdaten, die für den Flankenzeitablauf hinweisend sind, der Reihe nach mit einem Zeitablauf des Abtastimpulses der Verzögerungsschaltung 22 ausgegeben, ungeachtet der Anwesenheit/Abwesenheit der Flankenfeststellung der Positionsdaten.
Wie es oben beschrieben wurde, ist es bei diesem Ausführungsbeispiel durch Bereitstellen des Flankenwechselschalters 43, wenn die Flanke der Positionsdaten aus dem Zeitinterpolator 20 nicht festgestellt wird, möglich, das Sperren einer Ausgabe der Positionsdaten aus dem Register 41, das eine Referenz des Bezugstakts (➀ Flankensynchronisiermodus) sein kann, oder das Sperren der Ausgabe der Positionsdaten auszuwählen, die im vorherigen Zyklus im Register gespeichert wurden (➁ kontinuierlicher Modus). Im Ergebnis ist es möglich, selektiv die Positionsdaten im Einklang mit einem Testinhalt oder dergleichen zu übernehmen. Beispielsweise wird im Fall des Ausführens eines weiteren präzisen Funktionstests oder einer Jitteranalyse oder dergleichen nur unter Verwendung eines aktuellen Flankenzeitablaufs des Systemtakts des Prüflings 1 (➀ Flankensynchronisiermodus) nur die Positionsdaten ausgewählt, von denen die Flanke festgestellt wird, und die bereits im vorherigen Zyklus gespeicherten Positionsdaten werden zudem im Fall des Durchführens eines Logiktests verwendet, der Ausgabedaten oder Taktdaten des Prüflings untersucht, aus einem Mittelwert mit einem festen Zyklus (➁ kontinuierlicher Modus).
Die Schaltung 44 zur Mittelwertberechnung nimmt die Positionsdaten auf, die aus jedem aus der Vielzahl von Registern 41a bis 41n ausgegeben werden, errechnet einen Mittelwert des Flankenzeitablaufs, der durch den jeweiligen Satz von Positionsdaten indiziert wird, und gibt diesen Mittelwert als einen Rückgewinnungstakt aus. Im Speziellen umfasst die Schaltung 44 zur Mittelwertberechnung eine Additionsschaltung 44a, die die Positionsdaten aufnimmt, die aus den Registern 41a bis 41n ausgegeben werden, und alle Sätze von Positionsdaten addiert, und ferner eine Divisionsschaltung 44b, die ein Additionsergebnis dieser Additionsschaltung 44a durch die Zahl der Register (n) teilt.
Durch Bereitstellen solch einer Schaltung 44 zur Mittelwertberechnung kann ein Mittelwert einer Vielzahl von Sätzen von Positionsdaten, die in den jeweiligen Registern 41a bis 41n gespeichert werden, errechnet werden und dieser Mittelwert kann als der Rückgewinnungstakt ausgegeben werden. Im Ergebnis kann der Rückgewinnungstakt als ein akkurates und adäquates Zeitablaufsignal verwendet werden, das einen Flankenzeitablauf eines aktuellen Takts eines jeden Prüflings widerspiegelt. Darüber hinaus kann, auch wenn eine Flanke des Takts nicht festgestellt werden kann oder wenn ein Flankenzeitablauf infolge Jitterns schwankt, der weitere akkurate Rückgewinnungstakt auf der Grundlage des Mittelwerts erhalten werden.
Der Mittelwertwechselschalter 45 wählt den Mittelwert, der aus der Schaltung 44 zur Mittelwertberechnung ausgegeben wird, oder die Positionsdaten aus, die aus einer aus der Vielzahl von Registern 41 ausgegeben werden, und gibt sie als einen Rückgewinnungstakt.
Um genau zu sein, ist der Mittelwertwechselschalter 45 bei diesem Ausführungsbeispiel selektiv mit der Ausgabeseite der Schaltung 44 zur Mittelwertberechnung und mit der Ausgabeseite des Registers 41a auf der vordersten Stufe verbunden und kann das Ausgeben des Mittelwerts der Vielzahl von Sätzen von Positionsdaten (➀ der in 2 gezeigte Glättungsmodus) oder das Ausgeben von Positionsdaten schalten, die aus dem Register 41a auf der vordersten Stufe ausgegeben werden, d. h. Positionsdaten, die im momentanen Testzyklus erhalten werden (➁ der in der selben Skizze gezeigte Abtastmodus).
Im Ergebnis können die Positionsdaten, die aus einem speziellen Register (Register 41a auf der vordersten Stufe bei diesem Ausführungsbeispiel) ausgegeben werden, und der Mittelwert der Positionsdaten der Vielzahl von Registern selektiv als ein Rückgewinnungstakt ausgegeben werden, der aus dem Digitalfilter 40 ausgegeben wird, wodurch eine selektive Verwendung des Rückgewinnungstakts in Abhängigkeit von einem Testinhalt oder dergleichen ermöglicht wird. Beispielsweise wird der Mittelwert der Vielzahl von Registern als der Rückgewinnungstakt ausgegeben (➀ Glättungsmodus), wenn ein Funktionstest durchgeführt wird, der Zeitablaufschwankungen infolge von Jittern in Bezug auf den Systemtakt des Prüflings berücksichtigt, und die Positionsdaten, die aus einem Register (Register 41a auf der vordersten Stufe) in der Vielzahl von Registern ausgegeben werden, als Rückgewinnungstakt verwendet werden (➁ Abtastmodus), wenn ein Logiktest durchgeführt wird, der die Taktdaten des Prüflings selbst ungeachtet von Zeitablaufschwankungen infolge von Jittern untersucht.
Die Zeitablaufkorrekturschaltung 46 addiert einen festgelegten Korrekturwert zu den Positionsdaten, die über den Mittelwertwechselschalter 45 ausgegeben werden, korrigiert einen Flankenzeitablauf der durch die Positionsdaten indiziert wird, und gibt ein Ergebnis als einen Rückgewinnungstakt aus. Um genau zu sein, die Zeitablaufkorrekturschaltung 46 ist, wie es in 1 gezeigt ist, mit der Ausgabeseite des Mittelwertwechselschalters 45 verbunden und addiert einen festgelegten Korrekturwert, der in einem Korrekturwertregister (Tsd Thd Reg) 46a gespeichert ist, zu den Positionsdaten, die aus dem Mittelwertwechselschalter 45 ausgegeben werden.
Die Positionsdaten, die aus dieser Zeitablaufkorrekturschaltung 46 ausgegeben werden, dienen als ein Rückgewinnungstakt, der schließlich aus dem Digitalfilter 40 ausgegeben wird.
Der Korrekturwert, der im Korrekturwertregister 46a gespeichert wird, ist ein Einstellwert, der verwendet wird, um eine Einrichtzeit und eine Haltezeit der Ausgabedaten des Prüflings 1 einzustellen. Im Allgemeinen muss, um die Ausgabedaten unter Verwendung eines Taktsignals stabil zu erhalten eine Einrichtzeit und eine Haltezeit der Ausgabedaten in Bezug auf den Takt berücksichtigt werden. Demgemäß kann bei diesem Ausführungsbeispiel der Korrekturwert, der für Einstellwerte der Einrichtzeit und der Haltezeit hinweisend ist, im Korrekturwertregister 46a gespeichert werden und der Einstellwert der Einrichtzeit und der Haltezeit kann durch die Zeitablaufkorrekturschaltungen 46 zu den Positionsdaten, die aus einem Register (Register 41a auf der vordersten Stufe) ausgegeben werden, oder zum Mittelwert der Positionsdaten aller Register 41a bis 41n addiert werden.
Hier kann der Einstellwert der Einrichtzeit und der Haltezeit gemäß einer Auflösung der Pegeldaten festgesetzt werden, die durch den Zeitinterpolator 20 erhalten werden.
Wenn beispielsweise der Takt des Prüflings 1 unter Verwendung des Abtastimpulses erhalten wird, der aus acht Bit zusammengesetzt ist, kann der Einstellwert als ein Wert festgesetzt werden, der einen Flankenzeitablauf der Positionsdaten um eine beliebige Bitzahl innerhalb eines Bereichs des Abtastimpulses von acht Bit verschiebt. Im Speziellen kann „0", „+1", „-2" oder dergleichen als Einstellwert festgesetzt werden und es ist möglich, den Flankenzeitablauf der Positionsdaten zu korrigieren, beispielsweise um ein Bit zu verzögern oder denselben um zwei Bits zu eilen, im Bereich einem Abtastimpuls von beispielsweise acht Bit auf der Grundlage solch eines Einstellwerts. Im Ergebnis kann die Einrichtzeit oder die Haltezeit der Ausgabedaten berücksichtigt werden und der Rückgewinnungstakt kann korrigiert, um einen adäquaten Zeitablauf aufzuweisen, ausgegeben werden.
Der Rückgewinnungstakt, der aus dieser Zeitablaufkorrekturschaltung 46 ausgegeben wird, wird in den Selektor 30 als ein Auswahlsignal eingegeben und die zeitseriellen Pegeldaten, die aus dem Zeitinterpolator 20 ausgegeben werden, können unter Verwendung des korrigierten Rückgewinnungstakts erhalten werden, so dass es einen adäquaten Zeitablauf aufweist.
Der Moduswechselschalter 47 ist ein Schaltmittel zum Auswählen der Positionsdaten, die aus dem Kodierer 28 auf der Taktseite ausgegeben werden, oder des Rückgewinnungstakts, der aus der Zeitablaufkorrekturschaltung 46 des Digitalfilters 40 ausgegeben wird, und zu deren Ausgabe an den Selektor 30 auf der Taktseite und auf der Ausgabedatenseite als ein Auswahlsignal.
Im Speziellen kann der Moduswechselschalter 47 bei diesem Ausführungsbeispiel selektiv mit der Ausgabeseite des Kodierers 28 auf der Taktseite und mit der Ausgabeseite der Zeitablaufkorrekturschaltung 46 des Digitalfilters 40 verbunden sein und kann das Erhalten von Positionsdaten des Kodierers 28 (➀ das in 1 gezeigte Direkte Flanke) und das Erhalten eines Rückgewinnungstakts umschalten, der durch den Digitalfilter 40 erfasst wird (➁ das in der selben Skizze gezeigte Halte Flanke). Durch Schalten dieses Moduswechselschalters 47 kann im Fall eines Bauelements, das Ausgabedaten mit einem Zeitablauf des Systemtakts des Bauelements ausgibt, wie bei einem regulären Bauelement vom SDR-Typ, ➀ Direkte Flanke ausgewählt werden und im Fall des Testens des Bauelements, das Ausgabedaten mit einer Datenrate eines internen Takts ausgibt, der schneller ist als der Systemtakt des Bauelements, wie bei einem Bauelement vom ODR-Typ, ➁ Halte Flanke ausgewählt werden.
Es gilt zu beachten, dass der oben beschriebene Digitalfilter 40 bei diesem Ausführungsbeispiel nur in der Source-Synchronous-Schaltung 10a auf der Taktseite aber nicht in den Source-Synchronous-Schaltungen 10b, 10c ... auf der Datenseite vorgesehen ist. Der Digitalfilter 40 kann jedoch in den Source-Synchronous-Schaltungen 10b, 10c ... auf der Ausgabedatenseite bereitgestellt werden. Dadurch dass dies getan wird, können die Source-Synchronous-Schaltungen auf der Taktseite und auf der Ausgabedatenseite vollständig den gleichen Aufbau aufweisen. Beispielsweise kann die Vielzahl von Source-Synchronous-Schaltungen, die pro Pin kompatibel sind, in einem LSI-Tester alle den gleichen Aufbau aufweisen, eine Takt oder Ausgabedatenseite des Prüflings kann einem beliebigen Kanal einer jeden Source-Synchronous-Schaltung zugeordnet werden, eine Zuordnungsoperation kann leicht und effizient ausgeführt werden und ein Datenpin und ein Taktpin kann beliebig ausgetauscht und festgesetzt werden.
Wenn der Digitalfilter 40 auch in den Source-Synchronous-Schaltungen 10b, 10c ... auf der Ausgabedatenseite bereitgestellt wird, kann jedoch ein Test an einem Bauelement durchgeführt werden, bei dem der Takt auf die Ausgabedaten in einem Bauelement gebündelt wird und die Ausgabedaten mit einem Flankenzeitablauf des gebündelten Takts ausgegeben werden, wie es beispielsweise durch einen SERDES (Serialisierer und Deserialisierer) typisiert wird, durch Rückgewinnung des gebündelten Takts unter Verwendung des Digitalfilters 40.
Der Zeitinterpolatorbus 50 ist eine Übertragungsleitung, die die Source-Synchronous-Schaltung 10a auf der Taktseite mit jeder der Source-Synchronous-Schaltungen 10b, 10c ... auf der Ausgabedatenseite verbindet. Wie es in 1 gezeigt ist, verbindet der Zeitinterpolatorbus 50 gemäß diesem Ausführungsbeispiel einen Auswahlanschluss des Selektors 30 eines jeden Kanals (Source-Synchronous- Schaltung) auf der Ausgabedatenseite mit einer Ausgabe der Zeitablaufkorrekturschaltung 46 des Digitalfilters 40 und einem Ausgabeanschluss des Kodierers 28 auf der Taktseite und führt eine Schaltsteuerung aus, um den Rückgewinnungstakt des Digitalfilters 40 oder die Positionsdaten des taktseitigen Kodierers 28 als ein Auswahlsignal in irgendeinen Selektor 30 eines jeden Kanals auf der Ausgabedatenseite einzugeben.
Im Übrigen, obwohl es in 1 nicht gezeigt ist, ist die Vielzahl von Zeitinterpolatorbussen 50, die Daten auf die Vielzahl von Source-Synchronous-Schaltungen verteilen, gemäß den jeweiligen Source-Synchronous-Schaltungen (jeweiligen Kanälen) vorgesehen.
Darüber hinaus wird im Vorhinein eine Information darüber gegeben, ob der Rückgewinnungstakt des Digitalfilters 40 oder das Signal des taktseitigen Kodierers 28 in den Selektor 30 irgendeines Kanals als Auswahlsignal eingegeben wird. Deshalb kann der Schalter im Vorhinein im Einklang mit dieser Information auf AN/AUS gestellt werden, bevor das Testgerät verwendet wird. Darüber hinaus kann, was diese AN/AUS-Steuerinformation betrifft, in ein nicht dargestelltes Steuerregister oder dergleichen geschrieben werden.
Durch Bereitstellen solch eines Zeitinterpolatorbusses 50 kann der Rückgewinnungstakt, der durch den Digitalfilter 40 auf der Taktseite erhalten wird, in einen gewünschten Selektor 30 auf der Ausgabedatenseite als ein Auswahlsignal eingegeben werden. Im Ergebnis können Ausgabedaten, die durch einen gewünschten Kanal erhalten werden, als Messdaten erfasst werden.
Deshalb können, auch wenn die Vielzahl von Source-Synchronous-Schaltungen, die die Selektoren 30 enthalten, gemäß einem Aufbau, einer Datenrate, einer Jitterbreite und anderem des Prüflings 1 bereitgestellt werden, die Taktdaten und die Ausgabedaten beliebig kombiniert werden und die Messdaten können abgerufen werden. Wenn beispielsweise eine Vielzahl von Sätzen von Takten und Ausgabedaten aus dem Prüfling 1 geliefert wird, ein Taktpin und ein Datenpin beliebig ausgetauscht werden, wie „Takt 1 und Ausgabedaten 1" oder „Takt 2 und Ausgabedaten 2". In diesem Fall können die Messdaten unabhängig erhalten werden, wie etwa die „Ausgabedaten 1" mit einem Zeitablauf des „Takt 1" und etwa die „Ausgabedaten 2" mit einem Zeitablauf des „Takt 2".
Es gilt zu beachten, dass der Rückgewinnungstakt des Digitalfilters 40 oder die Positionsdaten des taktseitigen Kodierers 28 direkt als ein Auswahlsignal in den Selektor 30 auf der Taktseite über den Moduswechselschalter 47 eingegeben, ohne den Zeitinterpolatorbus 50 zu verwenden. Im Ergebnis kann beispielsweise das Signal des „Takt 1" als die Messdaten mit dem Zeitablauf des „Takt 1" erhalten werden.
Eine Testoperation im Halbleitertestgerät gemäß diesem Ausführungsbeispiel, das den obigen Aufbau aufweist, wird nun beschrieben werden.
Zuerst werden, wenn ein festgelegtes Mustersignal aus einem nicht dargestellten Mustergenerator, der im Testgerät vorgesehen ist, in den Prüfling 1 eingegeben wird, ein festgelegter Takt (Systemtakt) und Ausgabedaten entsprechend einem Mustersignal aus dem Prüfling 1 eingegeben.
Der Takt und die Ausgabedaten, die aus dem Prüfling 1 ausgegeben werden, werden in jede der Source-Synchronous-Schaltungen 10a, 10b, 10c ... eingegeben, die mit jedem Ausgabeanschluss verbunden sind.
Der Takt und die Ausgabedaten, die in jede der Source-Synchronous-Schaltungen eingegeben werden, werden in den Pegelkomparator 11 eingegeben, mit einer Vergleichsspannung in Bezug auf den Pegel verglichen und dann in jeden Zeitinterpolator 20 eingegeben.
Das Signal (der Takt oder die Ausgabedaten), die in jeden Zeitinterpolator 20 eingegeben werden, werden zuerst in eine Vielzahl von Flipflops 21a bis 21n eingegeben, die miteinander parallel verbunden sind. Dann werden durch die Verzögerungsschaltung 22 Abtastimpulse mit festgelegten Zeitablaufintervallen in Taktanschlüsse der jeweiligen Flipflops 21a bis 21n eingegeben, in die der Takt oder die Ausgabedaten eingegeben werden. Im Ergebnis werden der eingegebene Takt oder die eingegebenen Ausgabedaten als zeitserielle Pegeldaten erhalten und aus den jeweiligen Flipflops 21a bis 21n ausgegeben.
Dann werden in der Source-Synchronous-Schaltung 10a auf der Taktseite die die zeitseriellen Pegeldaten, die aus den Flipflops 21a bis 21n ausgegeben werden, in den Flankenselektor 23 eingegeben.
Die Pegeldaten, die in den Flankenselektor 23 eingegeben werden, werden über die ersten und zweiten UND-Schaltungen 24 und 25 und die ODER-Schaltung 26 in jeden aus der Vielzahl von Selektoren 27a bis 27n eingegeben, und ein Signal wird ausgewählt und durch Schalten des Flankenauswahlsignals ausgegeben. Die Pegeldaten, die aus den Selektoren 27a bis 27n ausgegeben werden, werden als Pegeldaten ausgegeben, die hinweisend sind für irgendeinen Zeitablauf ➀ der ansteigenden Flanke alleine (Ausgabe aus der ersten UND-Schaltung 24), ➁ der abfallenden Flanke alleine (Ausgabe aus der zweiten UND-Schaltung 25) und ➂ sowohl der ansteigenden Flanke als auch der abfallenden Flanke (Ausgabe aus der ODER-Schaltung 26), die durch die Pegeldaten indiziert wird.
Die Pegeldaten, die durch diesen Flankenselektor 23 erhalten werden, werden in den Kodierer 28 eingegeben und sie werden kodiert.
Die Pegeldaten, die durch den Kodierer 28 kodiert werden, werden Positionsdaten, die für einen Flankenzeitablauf (➀ der ansteigenden Flanke, ➁ der abfallenden Flanke und ➂ sowohl der ansteigenden Flanke als auch der abfallenden Flanke) des Systemtakts des Prüflings 1 hinweisend sind. Darüber hinaus werden diese Positionsdaten in den Digitalfilter 40 eingegeben und als ein Rückgewinnungstakt erhalten, der korrigiert wird, so dass er einen Adäquaten Zeitablauf aufweist.
Es gilt zu beachten, dass die zeitseriellen Pegeldaten, die aus den Flipflops 21a bis 21n ausgegeben werden, direkt in den Selektor 30 auf der Taktseite als Eingabedaten eingegeben werden und Taktdaten erfasst werden und die Eignung im Musterkomparator 12 beurteilt werden kann, wenn der Takt einen Erwartungswert aufweist.
Im Digitalfilter 40 werden die Positionsdaten des Systemtakts, die aus dem Kodierer 28 ausgegeben werden, in das Register 41a auf der vordersten Stufe eingegeben und der Reihe nach in die Register 41b bis 41n auf der nächsten Stufe eingegeben.
Zuerst werden die Positionsdaten in die Flankenerfassungsschaltung 42 eingegeben und es wird eine Anwesenheit/Abwesenheit einer Flanke erfasst. Zu diesem Zeitpunkt wird ein Modus ausgewählt, um ein Abtastsignal einzugeben, welches aus der Flankenerfassungsschaltung 42 ausgegeben wird (➀ der in 2 gezeigte Flankensynchronisiermodus), oder ein Abtastsignal einzugeben, das aus der Verzögerungsschaltung 22 des Zeitinterpolators 20 ausgegeben wird (➁ der in der selben Skizze gezeigte kontinuierliche Modus), durch Schalten des Flankenwechselschalters 43 als ein Zeitablaufsignal (Auslösesignal), das verwendet wird, um die Positionsdaten auszugeben, die in den Registern 41a bis 41n gespeichert sind.
Wenn ➀ Flankensynchronisiermodus ausgewählt wird, nimmt die Flankenerfassungsschaltung 42 die Positionsdaten aus dem Kodierer 28 auf und stellt die Anwesenheit/Abwesenheit einer Flanke fest. Wenn die Flanke der Positionsdaten festgestellt wird, wird das Abtastsignal in das Register 41a auf der vordersten Stufe eingegeben. Im Ergebnis werden nur die Positionsdaten, von denen die Flanke festgestellt worden ist, im Register 41a auf der vordersten Stufe gespeichert.
Dann konvertiert die Flankenerfassungsschaltung 42 das Abtastsignal über den Impulsgeber 42a in ein Auslösesignal, gibt dieses Auslösesignal in jedes der Register 41a bis 41n ein und gibt die Positionsdaten aus, die in jedem der Register 41a bis 41n gespeichert sind.
Im Ergebnis werden von den Positionsdaten, die durch den Zeitinterpolator 20 erhalten werden, nur die Positionsdaten, von denen die Flanke, die für einen Signaländerungspunkt hinweisend ist, festgestellt wird, der Reihe nach als Positionsdaten, die eine Referenz für den Rückgewinnungstakt sein können, an die Register ausgegeben und in diesen gespeichert. Wenn die Flanke der Positionsdaten nicht festgestellt wird, werden die Positionsdaten, die in jedem der Register 41a bis 41n gespeichert sind, durch Erfassung der Flanke der Positionsdaten in anschließenden Zyklen ausgegeben.
Andererseits wird, wenn ➁ kontinuierlicher Modus ausgewählt wird, ein Abtastsignal aus der Verzögerungsschaltung 22 des Zeitinterpolators 20 in die Register 41a bis 41n eingegeben, ungeachtet der Anwesenheit/Abwesenheit der Flankenfeststellung in der Flankenerfassungsschaltung.
Dann werden in jedem der Register 41a bis 41n, wenn die Flanke der Positionsdaten des Systemtakts festgestellt wird, diese Positionsdaten der Reihe nach gespeichert und ausgegeben, wie im oben erwähnten Fall bei der Flankenerfassungsschaltung 42. Wenn die Flanke der Positionsdaten nicht festgestellt wird, werden die bereits in einem vorherigen Zyklus gespeicherten Positionsdaten ausgegeben und in den Registern auf der nächsten Stufe gespeichert.
Im Ergebnis werden im ➁ kontinuierlichen Modus die Positionsdaten, die auf den Flankenzeitablauf hinweisen, kontinuierlich mit einem Zeitablauf der Abtastimpalse der Verzögerungsschaltung 22 ausgegeben, ungeachtet der Anwesenheit/Abwesenheit der Flankenerfassung der Positionsdaten, in jedem der Register 41a bis 41n gespeichert und ausgegeben.
Die Positionsdaten, die aus den Registern 41a bis 41n ausgegeben werden, werden in die Schaltung 44 zur Mittelwertberechnung eingegeben und es wird ein Mittelwert der Flankenzeitabläufe, die durch jeweilige Sätze von Positionsdaten indiziert sind, errechnet.
Anschließend wird das Ausgeben des Mittelwerts, der aus der Schaltung 44 zur Mittelwertberechnung ausgegeben wird (➀ Glättungsmodus) oder das Ausgeben der Positionsdaten, die aus dem Register 41a auf der vordersten Stufe wie sie sind ausgegeben werden (➁ Abtastmodus) geschaltet, durch Umschalten des Mittelwertwechselschalters 45 und eine von beiden Positionsdaten werden an die Zeitablaufkorrekturschaltung 46 ausgegeben.
Die Zeitablaufkorrekturschaltung 46 addiert einen Einstellwert (Korrekturwert) einer Einrichtzeit oder einer Haltezeit hinzu, der im Korrekturwerteregister 46a gespeichert ist, und gibt die Positionsdaten als einen Rückgewinnungstakt aus, der korrigiert ist, so dass er einen adäquaten Zeitablauf aufweist.
Dann wird der Rückgewinnungstakt, der aus dieser Zeitablaufkorrekturschaltung 46 ausgegeben wird, über den Moduswechselschalter 47 und dem Zeitinterpolatorbus 50 einer festgelegten Source-Synchronous-Schaltung auf der Ausgabedatenseite zugeführt und in einen entsprechenden Selektor 30 auf der Ausgabedatenseite als ein Auswahlsignal eingegeben.
Wenn durch Schalten des Moduswechselschalters 47 ➀ Direkte Flanke ausgewählt wird, werden zuerst die Positionsdaten, die aus dem Kodierer 28 auf der Taktseite ausgegeben werden, als das Auswahlsignal des Selektors 30 auf der Ausgabedatenseite über den Zeitinterpolatorbus 50 eingegeben. Im Ergebnis werden im Selektor 30 auf der Ausgabedatenseite Ausgabedaten des Bauelements mit einem Zeitablauf des Systemtakts, der aus dem Prüfling 1 ausgegeben wird, ausgewählt.
Auf der Ausgabedatenseite werden die zeitseriellen Pegeldaten, die durch die Flipflops 21a bis 21n erhalten werden, direkt in den Selektor 30 als Eingabedaten eingegeben, mit der Ausnahme der Daten des Flipflops 21a für einen Anfangswert. Im Selektor 30 auf der Ausgabedatenseite werden Zeitablaufdaten aus dem Kodierer 28 auf der Taktseite als ein Auswahlsignal verwendet und ein Satz von Daten wird aus den zeitseriellen Pegeldaten ausgewählt, die für die Ausgabedaten hinweisend sind, und diese Daten werden als Messdaten ausgegeben.
Im Ergebnis ist es in diesem Modus (➀ Direkte Flanke) möglich, einen Test eines Bauelements vom SDR-Typ durchzuführen, das Ausgabedaten mit einem Zeitablauf des Systemtakts des Bauelements ausgibt.
Wenn andererseits durch Schalten des Moduswechselschalters ➁ Halte Flanke ausgewählt wird, wird der Rückgewinnungstakt, der aus dem Digitalfilter 40 auf der Taktseite ausgegeben wird, als ein Auswahlsignal des Selektors 30 auf der Ausgabedatenseite über der Zeitinterpolatorbus 50 eingegeben. Im Ergebnis wird im Selektor 30 auf der Ausgabeseite der Rückgewinnungstakt, der durch den Digitalfilter 40 erhalten wird, als ein Auswahlsignal verwendet und die Ausgabedaten des Prüflings 1 werden mit einem Flankenzeitablauf ausgewählt, der durch den Rückgewinnungstakt indiziert ist.
Deshalb ist es in diesem Modus (➁ Halte Flanke) möglich, ein Bauelement zu testen, aus dem die Ausgabedaten mit einer Datenrate eines internen Takts ausgegeben werden, die schneller ist als die eines Systemtakts des Bauelements, wie bei einem Bauelement vom ODR-Typ.
Die Ausgabedaten, die durch den Selektor 30 auf der Ausgabedatenseite ausgewählt und ausgegeben werden, werden in den Musterkomparator 12 eingegeben und mit festgelegten Erwartungswertedaten verglichen, die aus dem Mustergenerator im Tester ausgegeben werden, und es wird ein Vergleichsergebnis ausgegeben.
Dann wird auf der Grundlage dieses Vergleichsergebnisses eine Übereinstimmung oder eine Nichtübereinstimmung zwischen den Ausgabedaten und dem Erwartungswert festgestellt und die Eignung (Bestehen/Versagen) des Prüflings 1 beurteilt. Das heißt, Bestehen wird festgestellt, wenn die Ausgabe des Selektors 30 mit dem Erwartungswert übereinstimmt, und Versagen wird festgestellt, wenn sie nicht miteinander übereinstimmen.
Gleicherweise werden im Selektor 30 auf der Taktseite die zeitseriellen Pegeldaten des Takts durch die Flipflops 21a bis 21n direkt in den Selektor 30 auf der Taktseite als Eingabedaten eingegeben, mit der Ausnahme von Daten des Flipflops 21a für einen Anfangswert. Im Selektor 30 auf de Taktseite werden deshalb die Positionsdaten (➀ Direkte Flanke) aus dem Kodierer 28 auf der Taktseite oder der Rückgewinnungstakt (➁ Halte Flanke) aus dem Digitalfilter 40 als ein Auswahlsignal verwendet, es wird ein Satz von Daten aus den zeitseriellen Pegeldaten ausgewählt, der für den Systemtakt hinweisend ist, und diese Daten werden als Messdaten des Takts verwendet.
Im Ergebnis kann durch Eingeben der Daten, die aus dem Selektor 30 auf der Taktseite ausgegeben werden, in den Musterkomparator 12 der Systemtakt des Prüflings 1 mit festgelegten Erwartungswertedaten verglichen werden, es kann eine Übereinstimmung oder eine Nichtübereinstimmung zwischen den Taktdaten und einem Erwartungswert auf der Grundlage eines Ergebnisses des Vergleichs mit dem Erwartungswert festgestellt werden und die Eignung (Bestehen/Versagen) des Prüflings 1 kann nur durch Verwendung des Taktsignals beurteilt werden.
[Ausführungsbeispiele]
Konkrete Ausführungsbeispiele werden nun im Folgenden unter Bezugnahme auf die 2 bis 6 beschrieben werden.
[Grundlegende Funktionsweise im Halte-Flanke-Modus]
Zuerst wird unter Bezugnahme auf 2 eine Beschreibung gegeben werden, was eine grundlegende Funktionsweise betrifft, wenn Ausgabedaten des Prüflings 1 unter Verwendung eines Rückgewinnungstakts erhalten werden, der durch den Digitalfilter 40 im Halbleitertestgerät gemäß diesem Ausführungsbeispiel erfasst wird. 2 ist ein Signaldiagramm, das ein Beispiel der Funktionsweise des Halte-Flanke-Modus zeigt, um Ausgabedaten zu erhalten, die im Einklang mit einem internen Takt mit einem Zeitablauf eines Rückgewinnungstakts ausgegeben werden, der aus einem Systemtakt des Prüflings 1 erhalten wird.
Beim in 2 gezeigten Beispiel ist der Prüfling 1 ein Bauelement vom ODR-Typ, aus dem Daten in Synchronisation sowohl mit einer ansteigenden Flanke als auch mit einer abfallenden Flanke des internen Takts ausgegeben werden, der eine Frequenz aufweist, die das Vierfache der des Systemtakts beträgt, und Ausgabedaten werden mit einer Datenrate ausgegeben, die das Achtfache der des Systemtakts beträgt. Deshalb ist dies bei einem Testgerät gemäß diesem Ausführungsbeispiel ein Beispiel für das Ausführen eines Tests im Halte-Flanke-Modus unter Verwendung des Rückgewinnungstakts.
Im Zeitinterpolator 20 einer jeden Source-Synchronous-Schaltung werden der Systemtakt und die Ausgabedaten, die aus dem Prüfling 1 ausgegeben werden, als Pegeldaten erhalten, in denen die Zahl der Bits „4" beträgt mit einer Frequenz des Zeitablaufs des internen Takts des Prüflings 1. Darüber hinaus wird SDR: ansteigende Flanke im Flankenselektor 23 des Zeitinterpolators 20 ausgewählt, der Flankenwechselschalter 43 wird auf ➀ kontinuierlicher Modus gesetzt, der Mittelwertwechselschalter 46 wird auf ➀ Glättungsmodus festgesetzt und der Moduswechselschalter 47 wird auf ➁ Halte Flanke (siehe 1) im Digitalfilter 40 festgesetzt.
Wie es in 2 gezeigt ist, wird eine ansteigende Flanke des Takts, was den Systemtakt betrifft, der aus dem Prüfling 1 ausgegeben wird, nur mit einem Abtastimpuls mit vier Bit durch die Flipflops 21a bis 21n auf der Taktseite erhalten (SDR: ansteigende Flanke).
Das Beispiel in dieser Skizze zeigt einen Fall, bei dem der Flankenzeitablauf mit dem sich der Systemtakt von „L" zu „H" ändert, auf der Grundlage einer Position eines dritten Bits in dem Abtastimpuls mit vier Bit erhalten.
Dieser Systemtakt wird zuerst in die Flipflops 21a bis 21n eingegeben und Pegeldaten von beispielsweise „0011" („H" ab einer Position des Bits Nummer „ 3") wird erfasst. Dann werden diese Pegeldaten über den Flankenselektor 23 ausgewählt und durch den Kodierer 28 in Positionsdaten kodiert (beispielsweise „10"), die für die Bitnummer „3" hinweisend sind. Im Ergebnis werden Zeitablaufdaten, die aus dem Zeitinterpolator 20 ausgegeben werden, zu Positionsdaten „10", die beispielsweise für die Bitnummer „3" hinweisend sind.
Diese Positionsdaten werden der Reihe nach in die Register 41a bis 41n des Digitalfilters 40 eingegeben.
Im Digitalfilter 40 wird durch den Flankenwechselschalter 43 ➁ kontinuierlicher Modus ausgewählt. Wenn eine Flanke der Positionsdaten festgestellt wird, werden diese Positionsdaten ausgegeben, Wenn keine Flanke festgestellt wird, werden Positionsdaten in einem vorherigen Zyklus ausgegeben. Die Positionsdaten (beispielsweise „10", die auf die Bitnummer „3" hinweisen, werden der Reihe nach in den Registern 41a bis 41n gespeichert und daraus ausgegeben, beginnend ab dem Register 41a auf der vordersten Stufe.
Des Weiteren wählt der Mittelwertwechselschalter 46 im Digitalfilter 40 den Glättungsmodus, es wird ein Mittelwert von n Sätzen von Positionsdaten, die aus den n Registern ausgegeben werden, berechnet und „10", das für den Mittelwert der Bitnummer „3" hinweisend ist, wird ausgegeben.
Durch die Zeitablaufkorrekturschaltung 46 wird ein Einstellwert einer Einrichtzeit zu diesem Mittelwert hinzuaddiert. Das in 2 gezeigte Beispiel entspricht einem Fall, bei dem die Einrichtzeit „0" hinzuaddiert wird und die Positionsdaten nach der Korrektur beispielsweise „10" werden.
Dann werden diese Positionsdaten als ein Rückgewinnungstakt ausgegeben und über den Zeitinterpolatorbus 50 in jeden Selektor 30 auf der Ausgabedatenseite eingegeben.
Im Selektor 30 auf der Ausgabedatenseite werden Ausgabedaten des Prüflings 1, die durch die Flipflops 21a bis 21n des Zeitinterpolators erhalten werden, zuerst direkt in jeden Eingabeanschluss eingegeben. Zum selben Zeitpunkt wird der Rückgewinnungstakt als ein Auswahlsignal aus dem Digitalfilter 40 in jeden Selektor 30 auf der Ausgabedatenseite eingegeben.
Im Ergebnis werden im Selektor 30 auf der Ausgabedatenseite Daten des Eingabeanschlusses entsprechend „10" (Bitnummer „3"), die durch den Rückgewinnungstakt indiziert sind, mit dem Zyklus des internen Takts ausgewählt (herausgeholt), während der Rückgewinnungstakt als ein Auswahlsignal verwendet wird, wie es n 2 gezeigt ist, und dadurch werden festgelegte Daten „H" oder „L" aus dem Selektor 30 ausgegeben.
Dann werden die Daten, die aus diesem Selektor 30 ausgegeben werden, durch den Musterkomparator 12 mit einem festgelegten Erwartungswert verglichen und dessen Ergebnis (das in 2 gezeigte Bestehen/Versagen) wird in einem nicht dargestellten Fehleranalysespeicher gespeichert.
[Halte-Flanke-Modus]
Nun wird, was ein Ausführungsbeispiel betrifft, wenn der Flankenselektor 23 auf der Taktseite in den in 2 gezeigten Halte-Flanke-Modus geschaltet wird, unter Bezugnahme auf die 3 und 4 eine Beschreibung gegeben werden. Die 3 und 4 sind Signaldiagramme, die Beispiele der Funktionsweise des Halte-Flanke-Modus wie in 2 zeigen, wobei 3 einen Fall zeigt, wenn SDR: ansteigende Flanke als ein Modus des Flankenselektors 23 ausgewählt ist, und 4 zeigt einen Fall, wenn DDR: beide Flanken ausgewählt ist. Es gilt zu beachten, dass Ausgabedaten mit einem Abtastimpuls erfasst werden, der in den Beispielen von 3 und 4 die Bitzahl „4" aufweist, wie bei der in 2 dargestellten grundlegenden Funktionsweise, aber die Bitzahl des Abtastimpulses kann beliebig verändert werden.
Zuerst werden, wie es in 3 gezeigt ist, wenn das Auswahlsignal des Selektors 27a bis 27n des Flankenselektors 23 geschaltet ist und eine Ausgabe der ersten UND-Schaltung 24 ausgewählt ist (SDR: ansteigende Flanke), Positionsdaten, die nur den Zeitablauf einer ansteigenden Flanke des Systemtakts des Prüflings 1 aufweisen, erfasst. Beim in 3 gezeigten Beispiel wird der Flankenzeitablauf, mit dem „L" des Takts zu „H" verändert wird, an einer Position eines „dritten Bits" im Abtastimpuls mit vier Bit in einem ersten Zyklus des Systemtakts erfasst.
Darüber hinaus werden Positionsdaten, die für dieses „dritte Bit" hinweisend sind, im Digitalfilter 40 gespeichert und mit einem Frequenzzeitablauf des internen Takts ausgegeben und diese Positionsdaten werden in jeden Selektor 30 auf der Ausgabedatenseite als ein Rückgewinnungstakt eingegeben.
Wenn durch den Flankenselektor 23 auf diese An und Weise SDR: ansteigende Flanke ausgewählt wird, werden die Daten nur mit einem ansteigenden Flankenzeitablauf des Systemtakts erhalten werden. Es gilt zu beachten, dass das Erfassen von Positionsdaten nur mit einer fallenden Flanke des Systemtakts (SDR: fallende Flanke) gleich ist zum Erfassen von Positionsdaten nur mit einer ansteigenden Flanke.
Dann werden, wie es in 4 gezeigt ist, wenn das Auswahlsignal der Selektoren 27a bis 27n des Flankenselektors 23 geschaltet ist und eine Ausgabe der ODER- Schaltung 26 ausgewählt ist (DDR: Beide Flanken), Positionsdaten mit Zeitabläufen sowohl einer ansteigenden Flanke als auch einer fallenden Flanke des Systemtakts des Prüflings 1 erhalten. Beim in 4 gezeigten Beispiel wird ein Flankenzeitablauf, mit dem der Takt von „L" bis „H" geändert wird, an einer Position des „dritten Bits" in dem Abtastimpuls mit vier Bit erhalten, und wird ein Flankenzeitzeitablauf, mit dem der Takt von „H" bis „L" geändert wird, an einer Position des „zweiten Bits" in dem Abtastimpuls mit vier Bit im erste Zyklus des Systemtakts erfasst.
Dann werden die Positionsdaten (beispielsweise „10"), die für das „dritte Bit" der ansteigenden Flanke hinweisend sind, und die Positionsdaten (beispielsweise „01"), die für das „zweite Bit" der fallenden Flanke hinweisend sind, der Reihe nach im Digitalfilter 40 gespeichert und mit dem Frequenzzeitablauf des internen Takts ausgegeben. Anschließend werden diese Positionsdaten in jeden Selektor 30 auf der Ausgabedatenseite als ein Rückgewinnungstakt eingegeben.
Bei diesem DDR: beide Flanken, was die Ausgabedaten des Prüflings 1 betrifft, wie es in 4 gezeigt ist, werden die Ausgabedaten mit den ansteigenden und abfallenden Flankenzeitabläufen „des dritten Bits" im ersten und zweiten Zyklus des internen Takts erfasst und die Ausgabedaten werden mit den ansteigenden und abfallenden Flankenzeitabläufen des „zweiten Bits" im dritten und vierten Zyklus erhalten. Deshalb wird in diesem Fall im Vergleich zum in 3 gezeigten Beispiel von SDR: ansteigende Flanke (oder fallende Flanke) eine Datenerfassung mit der weiter verbesserten Ortungsleistung ermöglicht.
[Direkt-Flanke-Modus]
Nun wird, was ein Ausführungsbeispiel betrifft, bei dem der Moduswechselschaiter 47 des Digitalfilters 40 im Testgerät gemäß diesem Ausführungsbeispiel auf direkte Flanke geschaltet ist, unter Bezugnahme auf die 5 eine Beschreibung gegeben. Die 5 sind Signaldiagramme im Fall des Erfassens von Ausgabedaten mit einem Flankenzeitablauf des Systemtakts, wenn der Moduswechselschalter 40 auf direkte Flanke geschaltet ist, wobei (a) ein Beispiel des Erfassens von Daten mit einem ansteigenden Flankenzeitablauf des Takts zeigt und (b) ein Beispiel des Erfassens von Daten sowohl mit ansteigenden als auch abfallenden Flanken zeigt.
Im Testgerät gemäß diesem Ausführungsbeispiel werden durch Schalten des Moduswechselschalters 47 auf direkte Flanke Positionsdaten, die durch den Kodierer 28 auf der Taktseite erhalten werden, in den Selektor auf der Ausgabedatenseite eingegeben und es ist möglich, einen Test eines Bauelements durchzuführen, aus der Ausgabedaten mit dem Zeitablauf synchronisiert mit dem Systemtakt des Bauelements durchzuführen, wie bei einem regulären Bauelement vom SDR- oder DDR-Typ.
Zuerst wird, wie es in 5(a) gezeigt ist, wenn Ausgabedaten mit einem Zeitablauf einer ansteigenden Flanke des Takts in Bezug auf das Bauelement vom SDR-Typ erhalten werden, das Auswahlsignal des Selektors 27a bis 27n des Flankenselektors 23 geschaltet und eine Ausgabe der ersten UND-Schaltung 24 wird ausgewählt (SDR: ansteigende Flanke). Im Ergebnis werden Ausgabedaten des Prüflings 1 mit einem Zeitablauf der ansteigenden Flanke des Takts des Prüflings 1 erhalten.
Beim in 5(a) gezeigten Beispiel werden die Ausgabedaten mit einem Zeitablauf einer Position eines „dritten Bits" in einem Abtastimpuls mit acht Bit in einem ersten Zyklus erhalten und die Ausgabedaten werden gleicherweise mit einem Zeitablauf des „dritten Bits" in einem zweiten Zyklus erhalten.
Im Übrigen wird, wenn die Ausgabedaten mit einem Zeitablauf der fallenden Flanke des Takts in Bezug auf das Bauelement vom SDR-Typ erhalten werden, die Datenerfassung gleicherweise durch Schalten des Auswahlsignals der Selektoren 27a bis 27n des Flankenselektors 23 und Auswählen einer Ausgabe der zweiten UND-Schaltung 25 (SDR: fallende Flanke) ermöglicht wird.
Darüber hinaus wird, wenn die Ausgabedaten mit den Flankenzeitabläufen sowohl der ansteigenden Flanke als auch der fallenden Flanke des Systemtakts in Bezug auf das Bauelement vom DDR-Typ erfasst werden, das Auswahlsignal der Selektoren 27a bis 27n des Flankenselektors 23 geschaltet und eine Ausgabe der ODER-Schaltung 26 wird ausgewählt (DDR: beide Flanken). Im Ergebnis werden die Ausgabedaten des Prüflings 1 mit den Zeitabläufen sowohl der ansteigenden als auch der fallenden Flanke des Takts des Prüflings 1 erhalten.
Beim in 5(b) gezeigten Beispiel werden die Ausgabedaten im Fall der ansteigenden Flanke des Takts mit einem Zeitablauf eines „dritten Bits" erhalten und sie werden zudem mit einem Zeitablauf einer Position des „dritten Bits" des Abtastimpulses mit vier Bit mit der fallenden Flanke im ersten Zyklus erhalten.
Gleicherweise werden die Ausgabedaten im Fall der ansteigenden Flanke des Takts mit einem Zeitablauf des „dritten Bits" in vier Bits erhalten und sie werden zudem im Fall der fallenden Flanke in einem zweiten Zyklus mit einem Zeitablauf der Position des „dritten Bits" erhalten. Im Ergebnis können die Ausgabedaten des regulären Bauelements vom DDR-Typ mit dem DDR-Zeitablauf synchronisiert mit dem Systemtakt erhalten werden.
Es gilt zu beachten, dass der Test natürlich unter Verwendung des Rückgewinnungstakts, der durch den Digitalfilter 40 erhalten wird, am oben beschriebenen regulären Bauelement vom SDR- oder DDR-Typ durchgeführt werden kann. Unter Verwendung des Rückgewinnungstakts, der durch den Digitalfilter 40 erhalten wird, können Daten, was das Bauelement vom DDR-Typ betrifft, nur durch Verwendung des akkuraten Flankenzeitablaufs erfasst werden, im Fall des Bauelements, bei dem die ansteigende oder abfallende Flanke des Systemtakts beispielsweise dürftig ist.
Wenn beispielsweise die Genauigkeit der fallenden Flanke des Systemtakts dürftig ist, wie es in 6(a) gezeigt ist, wenn Daten mit dem Zeitablauf dieser fallenden Flanke erhalten werden, wird ein Ergebnis fehlerhaft, auch wenn der Zeitablauf der Daten normal ist.
Demgemäß wird der Flankenselektor 23 in diesem Fall auf SDR: Modus mit ansteigender Flanke geschaltet und der Rückgewinnungstakt wird im Digitalfilter 40 mit dem ansteigenden Flankenzeitablauf des Systemtakts erhalten. Dann können die Ausgabedaten durch Erfassung der Ausgabedaten mit dem Flankenzeitablauf dieses Rückgewinnungstakts mit einer Datenrate von DDR mit dem Zeitablauf der akkuraten ansteigenden Flanke des Systemtakts erfasst, wie es in 6(b) gezeigt ist.
Wie es oben beschrieben wurde, können gemäß dem Halbleitertestgerät dieses Ausführungsbeispiels zuerst durch Bereitstellung des Zeitinterpolators 20 an jedem Kanal der Source-Synchronous-Schaltung der Takt und die Ausgabedaten, die aus dem Prüfling 1 ausgegeben werden, als zeitserielle Pegeldaten erhalten werden. Diese zeitseriellen Pegeldaten sind auf einen Flankenzeitablauf hinweisend, der ein Signaländerungspunkt des Takts (und der Ausgabedaten) des Prüflings 1 ist. Deshalb können durch Eingabe des Systemtaktsignals, das aus dem Prüfling 1 ausgegeben wird, in den Zeitinterpolator 20 und Erfassen der Pegeldaten und der Positionsdaten, die für diesen Flankenzeitablauf hinweisend sind, diese Positionsdaten als ein Zeitablaufsignal verwendet werden, das benutzt wird, um die Ausgabedaten des Prüflings 1 zu erhalten.
Zusätzlich ist insbesondere bei diesem Ausführungsbeispiel der Zeitinterpolator 20 auf der Taktseite mit dem Flankenselektor 23 versehen und die zeitseriellen Pegeldaten, die durch den Zeitinterpolator 20 erhalten werden, können selektiv als Pegeldaten ausgegeben werden, die für einen Zeitablauf einer ansteigenden Flanke des Takts oder einen Zeitablauf einer fallenden Flanke desselben oder Zeitabläufen sowohl der ansteigenden Flanke als auch der abfallenden Flanke desselben hinweisend sind. Im Ergebnis können die Ausgabedaten mit den Flankenzeitabläufen sowohl der ansteigenden Flanke als auch der fallenden Flanke des Takts des Prüflings 1 abgerufen werden, wodurch das Bauelement vom DDR-Typ bewältigt werden kann.
Darüber hinaus können bei diesem Ausführungsbeispiel durch Bereitstellung des Digitalfilters 40 in der Source-Synchronous-Schaltung 10a auf der Taktseite Positionsdaten des Takts, die durch den Zeitinterpolator 20 erhalten werden, festgehalten und gespeichert werden und sie können als ein Rückgewinnungstakt ausgegeben werden, der so korrigiert ist, dass er einen gewünschten Zeitablauf aufweist, bei einer Frequenz, die das mehrfache der des Systemtakts beträgt.
Im Zeitinterpolator 20 auf der Taktseite können die Pegeldaten erhalten werden, die für den Flankenzeitablauf des Takts hinweisend sind. Wenn der Prüfling 1 ein Bauelement vom ODR-Typ ist, der Daten mit den Zeitabläufen sowohl der ansteigenden Flanke als auch der abfallenden Flanke des internen Takts ausgibt, der eine Frequenz aufweist, die das vierfache der des Systemtakts beträgt, wird jedoch, wie es oben beschrieben wurde, die ansteigende Flanke (oder die fallende Flanke) nur einmal von achtmal erfasst, auch wenn der Zeitablauf der ansteigenden Flanke (oder fallenden Flanke) des Systemtakts, der eine ¼ Frequenz aufweist, erhalten wird. Darüber hinaus kann ein Signaländerungspunkt (ansteigende oder fallende Flanke) in irgendeinem anderen Zyklus nicht erfasst werden und die Zeitablaufflanke des internen Takts, der eine vierfache Frequenz aufweist, wird dadurch nur einmal von achtmal erhalten. Darüber hinaus weist das Taktsignal, das aus dem Prüfling 1 ausgegeben wird, Jittern auf und der Flankenzeitablauf, der durch die Positionsdaten des Takts indiziert werden, werden in einigen Fällen kein Flankenzeitablauf der als ein Zeitablaufsignal adäquat ist, das verwendet wird, um Testdaten zu erhalten.
Demgemäß ist es durch Eingeben und Speichern der Positionsdaten des Systemtakts des Prüflings 1, die durch den Zeitinterpolator 20 auf der Taktseite erhalten werden, im Digitalfilter 40 möglich, den Rückgewinnungstakt auszugeben, der ein Taktsignal ist, das für einen Flankenzeitablauf entsprechend dem internen Takt hinweisend ist, der eine Frequenz aufweist, die das n-fache der des Systemtakts beträgt, und korrigiert ist, so dass er einen akkuraten und adäquaten Zeitablauf aufweist.
Zusätzlich können durch Bereitstellen des Selektors (Datenauswahlschaltung) 30, der Ausgabedaten des Prüflings 1 durch Verwendung dieses Rückgewinnungstakts als ein Auswahlsignal auswählt, die zeitseriellen Pegeldaten der Ausgabedaten, die durch den Zeitinterpolator 20 erhalten werden, ausgewählt und als Messdaten ausgegeben werden, die mit festgelegten Erwartungswertdaten verglichen werden.
Im Ergebnis kann, auch wenn die Ausgabedaten, die aus dem Prüfling 1 ausgegeben werden, auf der Grundlage des internen Takts ausgegeben werden, der schneller ist als der Systemtakt, der aus diesem Bauelement ausgegeben wird, und auch wenn der Systemtakt infolge von Jittern schwankt, der Rückgewinnungstakt mit einer gewünschten Frequenz ausgegeben werden, die für einen adäquaten Flankenzeitablauf hinweisend ist.
Wie es oben beschrieben wurde, kann gemäß dem Halbleitertestgerät dieses Ausführungsbeispiels ein gewünschter Rückgewinnungstakt erhalten werden, der nicht durch eine Frequenz oder Jittern des Systemtakts des Prüflings 1 beeinträchtigt wird, Ausgabedaten des Prüflings 1 können in einem Fall eines Halbleiterbauelements, wie etwa einem Bauelement vom ODR-Typ, dessen Geschwindigkeit gesteigert ist, durch Verwendung dieses Rückgewinnungstakts abgerufen werden und ein akkurater Test kann leicht und sicher ausgeführt werden.
[Zweites Ausführungsbeispiel]
Ein zweites Ausführungsbeispiel des erfindungsgemäßen Halbleitertestgeräts wird nun unter Bezugnahme auf 7 beschrieben werden.
7 ist ein Blockdiagramm, das einen Aufbau eines Halbleitertestgeräts gemäß dem zweiten Ausführungsbeispiel der vorliegenden Erfindung zeigt. Wie es in der Skizze gezeigt ist, ist das Halbleitertestgerät gemäß diesem Ausführungsbeispiel ein modifiziertes Ausführungsbeispiel des oben beschriebenen ersten Ausführungsbeispiels und es wird darüber hinaus eine Jittererfassungsschaltung 60 in der Source-Synchronous-Schaltung (Taktrückgewinnungsschaltung) 10a auf der Taktseite im ersten Ausführungsbeispiel bereitgestellt.
Deshalb sind alle anderen Bauteile die gleichen wie beim ersten Ausführungsbeispiel und gleiche Bezugsnummern bezeichnen gleiche Bauteile, womit die detaillierte Beschreibung weggelassen wird.
Die Jittererfassungsschaltung 60 nimmt Positionsdaten auf, die eine Referenz des Rückgewinnungstakts sein können, die aus den Registern 41a bis 41n des Digitalfilters 40 ausgegeben werden, und erfasst eine Phasendifferenz von Flankenzeitabläufen, die durch Positionsdaten indiziert werden, wodurch die Phasendifferenz als ein Jittern eines Takts (Systemtakt) des Prüflings 1 erhalten und analysiert wird. Um genau zu sein, die Jittererfassungsschaltung 60 umfasst eine Subtraktionsschaltung 61, ein Jittergrenzwertregister 62 und eine Vergleichbeurteilungsschaltung 63.
Die Subtraktionsschaltung 61 nimmt aus dem Digitalfilter 40 zwei Sätze von Positionsdaten auf, die miteinander im Gegensatz stehen, und berechnet eine Phasendifferenz der Flankenzeitabläufe, die durch die jeweiligen Sätze von Positionsdaten indiziert werden.
Die Positionsdaten (Rückgewinnungstakt), die durch den Digitalfilter 40 erhalten werden, indizieren einen Flankenzeitablauf des Takts des Prüflings 1 und Subtrahieren dieser Sätze von Positionsdaten voneinander kann eine Phasendifferenz der Positionsdaten erhalten, d. h. eine Jitterbreite des Takts des Prüflings 1.
Wenn beispielsweise Ausgabedaten, die aus dem Prüfling 1 ausgegeben werden, durch einen Abtastimpuls mit sieben Bit erfasst werden, werden sieben Typen von Positionsdaten erhalten, die für ihren Flankenzeitablauf hinweisend sind, beispielsweise werden „-3, -2, -1, 0, +1, +2 und +3" erhalten. Deshalb werden, wenn diese Sätze von Positionsdaten voneinander subtrahiert werden, 13 Typen von Phasendifferenzen erhalten, d. h. „-6, -5, -4, -3, -2, -1, 0, +1, +2, +3, +4, +5 und +6". Darüber hinaus kann beispielsweise, wenn Positionsdaten, bei denen eine Position des Flankenzeitablaufs für die Bitnummer „-2" hinweisend ist, und Positionsdaten, bei denen eine Position des Flankenzeitablaufs für die Bitnummer „+1" hinweisend ist, in die Subtraktionsschaltung 61 eingegeben werden, die Anwendung des Subtraktionsvorgangs dieser Sätze von Positionsdaten den folgenden Ausdruck erhalten. „+1" – „ 2" = „+3"
Deshalb wird eine Phasendifferenz der Positionsdaten mit „+3" errechnet.
Eine auf diese An und Weise durch die Subtraktionsschaltung 61 errechnete Phasendifferenz ist für eine Jitterbreite der Ausgabedaten des Prüflings 1 hinweisend und das Erfassen dieser Phasendifferenz ermöglicht die Jitteranalyse des Prüflings 1.
Hier, bei diesem Ausführungsbeispiel, ist die Subtraktionsschaltung 61 mit der Ausgabeseite des Registers 41a auf der vordersten Stufe des Digitalfilters 40 verbunden und zudem selektiv mit einem der Register 41b bis 41n auf der nächsten Stufe und mit der Ausgabeseite der Schaltung 44 zur Mittelwertberechnung über einen Jitterselektor 61a verbunden.
Im Ergebnis kann die Subtraktionsschaltung 61 zwischen einem Fall, dass die Positionsdaten, die aus dem Register 41a auf der vordersten Stufe und aus einem der Register 41b bis 41n auf der nächsten Stufe ausgegeben werden, eingegeben werden, um dem Subtraktionsvorgang unterzogen zu werden (➀ das in 7 gezeigte Zyklus zu Zyklus Jittern), und einem Fall geschaltet werden, dass die Positionsdaten des Registers 41a auf der vordersten Stufe und die Positionsdaten, die für einen Mittelwert hinweisend sind, der durch die Schaltung 44 zur Mittelwertberechnung berechnet wird, dem Subtraktionsvorgang unterzogen werden (➁ das in 7 gezeigte Zyklus zu Glättung Jittern).
Das Jittergrenzwertregister 62 speichert einen festgelegten Jittergrenzwert, der mit einer Phasendifferenz verglichen wird, die durch die Subtraktionsschaltung 61 errechnet wird.
Die Vergleichsbeurteilungsschaltung 63 vergleicht eine Phasendifferenz, die durch die Subtraktionsschaltung 61 erhalten wird, mit einem Jittergrenzwert, der im Jittergrenzwertregister 62 gespeichert ist, und beurteilt seine Eignung (Bestehen/Versagen). Wenn beispielsweise die Phasendifferenz, die durch die Subtraktionsschaltung 61 errechnet wird, den Jittergrenzwert überschreitet, wird „Versagen" festgestellt. Wenn die Phasendifferenz nicht den Jittergrenzwert überschreitet, wird „Bestehen" festgestellt.
Dann wird ein durch diese Vergleichsbeurteilungsschaltung 63 erhaltenes Beurteilungsergebnis beispielsweise im Fehleranalysespeicher gespeichert, wie beim Eignungsbeurteilungsergebnis beim Musterkomparator 12, der in Verbindung mit dem ersten Ausführungsbeispiel beschrieben wurde.
Bei diesem Ausführungsbeispiel wird an einem Eingabeteil des Fehleranalysespeichers oder dergleichen, wie es in 7 gezeigt ist, ein Beurteilungswechselschalter 64 bereitgestellt und es kann ein Modus zum Speichern des Eignungsbeurteilungsergebnisses im Musterkomparator 12 (➀ der in 7 gezeigte Daten Exp Modus) in einen Modus zum "Speichern des Beurteilungsergebnisses der Vergleichsbeurteilungsschaltung 63 (➁ der in der gleichen Zeichnung gezeigte Jitter Fehler Modus) geschaltet werden und umgekehrt, was den Fehleranalysespeicher oder dergleichen anbelangt.
Wie es oben beschrieben wurde, gemäß dem Halbleitertestgerät dieses Ausführungsbeispiels, kann durch Bereitstellen der Jittererfassungsschaltung 60, die eine Vielzahl von Rückgewinnungstakten aufnimmt, eine Phasendifferenz zwischen den Rückgewinnungstakten durch Anwenden des Subtraktionsvorgangs auf die Positionsdaten erfasst werden, die für Flankenzeitabläufe der jeweiligen Rückgewinnungstakte hinweisend sind. Darüber hinaus kann eine Verteilung der Phasendifferenz erhalten werden, die durch die Jittererfassungsschaltung 60 erfasst wird, und sie kann als Verteilungsdaten ausgegeben werden, die Unregelmäßigkeiten oder eine Ausdehnung der Phasendifferenzen zeigen.
Diese Phasendifferenzen der Rückgewinnungstakte indizieren ein Jittern des Taktsignals gebündelt auf die Ausgabedaten des Prüflings 1 und Jitteranalyse der Ausgabedaten des Prüflings 1 und des gebündelten Takts können durch Erfassung der Phasendifferenz zwischen den Rückgewinnungstakten und ihren Verteilungsdaten durchgeführt werden.
Im Ergebnis kann bei diesem Ausführungsbeispiel die hochgenaue Jitteranalyse des Takts (oder der Ausgabedaten) des Prüflings leicht, korrekt und zuverlässig ausgeführt werden, ohne ein Problem zu erzeugen, wie etwa einen Fehler infolge eines Betriebs beispielsweise eines Oszilloskops, oder Schwierigkeiten beim Messvorgang, was beobachtet werden kann, wen beispielsweise ein bestehendes Jittermessgerät verwendet wird.
Obwohl das obige die bevorzugten Ausführungsbeispiel des erfindungsgemäßen Halbleitertestgeräts beschrieben hat, ist das erfindungsgemäße Halbleitertestgerät nicht nur auf die vorhin erwähnten Ausführungsbeispiele beschränkt und es muss nicht erwähnt werden, dass innerhalb des Umfangs der vorliegenden Erfindung verschiedene Variationen ausgeführt werden können.
Beispielsweise sind, obwohl das Testgerät, das die Jittererfassungsschaltung enthält, die Jittern des Prüflings erfasst und analysiert, beschrieben worden ist, Mittel zum Erfassen und Analysieren von Jittern nicht auf die Jittererfassungsschaltung beschränkt, die beim zweiten Ausführungsbeispiel beschrieben worden ist, und es kann irgendein anderes Mittel zur Jitteranalyse bereitgestellt werden.
Beispielsweise ist es möglich, eine Phasendifferenzverteilungsschaltung bereitzustellen, die eine Phasendifferenz zwischen Rückgewinnungstakten aufnimmt, die durch die Jittererfassungsschaltung erfasst wird, die im zweiten Ausführungsbeispiel beschrieben wurde, und sie als Verteilungsdaten des Jittern der Ausgabedaten aus dem zu LSI-Prüfling auszugeben.
Darüber hinaus ist es möglich, eine Jitterverteilungsschaltung bereitzustellen, die Positionsdaten, die aus dem Zeitinterpolator ausgegeben werden, der beim ersten und zweiten Ausführungsbeispiel beschrieben wurde, und einen entsprechenden Rückgewinnungstakt aufnimmt, der aus dem Digitalfilter ausgegeben wird, eine Phasendifferenz zwischen den Flankenzeitabläufen erfasst, die durch die Positionsdaten und den Rückgewinnungstakt indiziert sind, und sie als Verteilungsdaten des Jitterns des Takts oder der Ausgabedaten des Prüflings ausgibt.
Das heißt, die Taktrückgewinnungsschaltung, die das erfindungsgemäße Halbleitertestgerät ausbaut, kann durch Kombinationen irgendwelcher Schaltungen, Geräte und anderem erhalten werden, solange sie den Zeitinterpolator umfasst, der Ausgabedaten des Prüflings als zeitserielle Pegeldaten erfasst, und ferner den Digitalfilter, der eine Rückgewinnungstakt auf der Grundlage der Pegeldaten erfassen und ausgeben kann, die durch den Zeitinterpolator erfasst werden, und eine Anwendung, eine Aufgabe und anderes, was das Halbleitertestgerät betrifft, ist nicht besonders eingeschränkt.
Industrielle Anwendbarkeit
Wie es oben beschrieben wurde, kann gemäß dem erfindungsgemäßen Halbleitertestgerät durch Bereitstellen des Zeitinterpolators und des Digitalfilters ein Systemtakt, der aus dem Prüfling ausgegeben wird, erfasst werden und ein Rückgewinnungstakt, der eine Frequenz eines internen Takts aufweist, der schneller ist als ein Systemtakt, kann mit einem Zeitablauf einer ansteigenden Flanke oder einer fallenden Flanke des Systemtakts erhalten werden.
Im Ergebnis ist es möglich, einen Test eines Prüflings sicher durchzuführen, aus dem Daten mit einem Flankenzeitablauf des Systemtakts des Prüflings und mit einer Datenrate des internen Takts ausgegeben werden, der schneller ist als der Systemtakt, und es kann ein Halbleitertestgerät bereitgestellt werden, das für einen Test eines Hochgeschwindigkeitsbauelements geeignet ist, wie es durch ein Bauelement vom ODR-Typ typisiert wird.
Zusammenfassung
Ein Rückgewinnungstakt, der mit einem internen Takt synchronisiert ist, der schneller ist als ein Systemtakt, wird mit einem Flankenzeitablauf des Systemtakts erhalten, der aus einem Prüfling ausgegeben wird. Die vorliegende Erfindung ist so aufgebaut, dass sie folgendes umfasst: einen Zeitinterpolator 20, der Flipflops 21a bis 21n enthält, die Systemtakte des Prüflings 1 aufnehmen, eine Verzögerungsshaltung 22, die der Reihe nach Abtastimpulse verzögert um festgelegte Zeitintervalle zu den FF 21 aufnimmt und zeitserielle Pegeldaten ausgibt, und einen Kodierer 28, der die zeitseriellen Pegeldaten aufnimmt, die aus den FF 21 ausgegeben werden, und kodiert sie in Positionsdaten, die für einen Flankenzeitablauf hinweisend sind; ferner einen Digitalfilter 40, der eine Vielzahl von Registern 41a bis 41n enthält, die der Reihe nach die Positionsdaten des Kodierers 28 speichern und mit einem festgelegten Zeitablauf ausgeben, und die Positionsdaten aus dem Register 41 als ein Rückgewinnungstakt ausgibt; und ferner einen datenseitigen Selektor 30, der Ausgabedaten des Prüflings 1 mit dem Rückgewinnungstakt auswählt, der als ein Auswahlsignal verwendet wird.

Claims

Halbleitertestgerät umfassend: einen ersten Zeitinterpolator, der einen Takt aufnimmt, der aus einem Prüfling ausgegeben wird, den Takt unter Verwendung einer Vielzahl von Abtastimpulsen erhält, die festgelegte Zeitablaufintervalle aufweisen, sie als zeitserielle Pegeldaten ausgibt, selektiv Pegeldaten aufnimmt, die für einen Flankenzeitablauf einer ansteigenden Flanke und/oder einer fallenden Flanke der Pegeldaten hinweisend sind, und Positionsdaten ausgibt, die für einen Flankenzeitablauf der ausgewählten Pegeldaten hinweisend sind; einen zweiten Zeitinterpolator, der Ausgabedaten aufnimmt, die aus dem Prüfling ausgegeben werden, die Ausgabedaten unter Verwendung einer Vielzahl von Abtastimpulsen erhält, die festgelegte Zeitablaufintervalle aufweisen, und sie als zeitserielle Pegeldaten ausgibt; einen Digitalfilter, der die Positionsdaten, die aus dem ersten Zeitinterpolator ausgegeben werden, aufnimmt und festhält und einen Rückgewinnungstakt, der für einen festgelegten Flankenzeitablauf hinweisend ist, aus einem oder mehreren Sätzen von Positionsdaten ausgibt; und eine Datenauswahlschaltung, die die zeitseriellen Pegeldaten aufnimmt, die aus dem zweiten Zeitinterpolator ausgegeben werden, die Pegeldaten mit einem Flankenzeitablauf des Rückgewinnungstakts auswählt, der aus dem Digitalfilter ausgegeben wird, und sie als Messdaten des Prüflings ausgibt.
Halbleitertestgerät nach Anspruch 1, wobei der erste Zeitinterpolator eine Vielzahl von Reihenschaltungen umfasst, die Takte aufnehmen, die aus dem Prüfling ausgegeben werden, und die miteinander parallel verbunden sind; ferner eine Verzögerungsschaltung, die der Reihe nach Abtastimpulse verzögert um festgelegte Zeitablaufintervalle in die Vielzahl von Reihenschaltungen eingibt und zeitserielle Pegeldaten aus den Reihenschaltungen ausgibt; ferner einen Flankenselektor, der selektiv Pegeldaten, die für eine ansteigende Flanke hinweisend sind, Pegeldaten, die für eine abfallende Flanke hinweisend sind oder Pegeldaten ausgibt, die sowohl für eine ansteigende Flanke als auch eine abfallende Flanke der zeitseriellen Pegeldaten hinweisend sind, die aus der Vielzahl von Reihenschaltungen ausgegeben werden; und ferner einen Kodierer, der Pegeldaten aufnimmt, die durch den Flankenselektor ausgewählt werden, sie in Positionsdaten kodiert, die für einen Flankenzeitablauf hinweisend sind, und sie ausgibt, wobei ferner der Digitalfilter einen oder mehrere Register umfasst, die miteinander in Reihe verbunden sind, die der Reihe nach die Positionsdaten speichern, die aus dem ersten Zeitinterpolator ausgegeben werden, und die gespeicherten Positionsdaten mit einem festgelegten Zeitablauf ausgibt und einen Rückgewinnungstakt, der für einen festgelegten Flankenzeitablauf hinweisend ist, aus einem oder mehreren Sätzen von Positionsdaten ausgibt, die aus den Registern ausgegeben werden, wobei ferner der zweite Zeitinterpolator eine Vielzahl von Reihenschaltungen umfasst, die miteinander parallel verbunden sind, die Ausgabedaten aufnehmen, die aus dem Prüfling ausgegeben werden; und ferner eine Verzögerungsschaltung, die der Reihe nach Abtastimpulse verzögert um festgelegte Zeitablaufintervalle in die Vielzahl von Reihenschaltungen eingibt und zeitserielle Pegeldaten aus den Reihenschaltungen ausgibt; und wobei ferner die Datenauswahlschaltung einen Selektor umfasst, der einen Satz von Daten aus den zeitseriellen Pegeldaten auswählt, die aus dem zweiten Zeitinterpolator mit dem Rückgewinnungstakt eingegeben werden, der aus dem Digitalfilter ausgegeben wird, der als ein Auswahlsignal verwendet wird, und ihn als Messdaten des Prüflings ausgibt.
Halbleitertestgerät nach Anspruch 2, wobei der Flankenselektor eine oder mehrere Selektorschaltungen umfasst, die folgendes umfassen: eine erste UND-Schaltung, die eine invertierte Ausgabe einer Reihenschaltung und eine nicht invertierte Ausgabe einer Reihenschaltung auf einer nächsten Stufe aufnehmen; eine zweite UND-Schaltung, die eine nicht invertierte Ausgabe einer Reihenschaltung und eine invertierte Ausgabe einer Reihenschaltung auf einer nächsten Stufe aufnimmt; eine ODER-Schaltung, die Ausgaben der ersten und der zweiten UND-Schaltung aufnimmt; und einen Selektor, der eine oder mehrere Ausgaben der ersten UND-Schaltung, der zweiten UND-Schaltung und der ODER-Schaltung auswählt.
Halbleitertestgerät nach Anspruch 2 oder 3, wobei der Digitalfilter eine Flankenerfassungsschaltung umfasst, die die Anwesenheit/Abwesenheit einer Flanke der Positionsdaten feststellt, die aus dem ersten Zeitinterpolator eingegeben werden, und die Positionsdaten ausgibt, die im Register gespeichert sind, wenn die Flanke festgestellt wird.
Halbleitertestgerät nach Anspruch 4, wobei das Register des Digitalfilters die gespeicherten Positionsdaten mit einem festgelegten Zeitablauf ausgibt, ungeachtet der Anwesenheit/Abwesenheit einer Flanke der Positionsdaten, die durch die Flankenerfassungsschaltung festgestellt wird.
Halbleitertestgerät nach den Ansprüchen 2 bis 5, wobei, wenn die zwei oder mehreren Register bereitgestellt werden, der Digitalfilter eine Schaltung zur Mittelwertberechnung umfasst, die die Positionsdaten aufnimmt, die aus jedem der zwei oder mehr Register ausgegeben werden, einen Mittelwert der Flankenzeitabläufe errechnet, die durch jeweilige Sätze von Positionsdaten indiziert sind, und den Mittelwert als einen Rückgewinnungstakt ausgibt.
Halbleitertestgerät nach Anspruch 6, wobei der Digitalfilter einen Mittelwertwechselschalter umfasst, der einzelne der Positionsdaten, die aus einem Register unter den zwei oder mehr Registern ausgegeben werden, und den Mittelwert auswählt, der aus der Schaltung zur Mittelwertberechnung ausgegeben wird, und sie als einen Rückgewinnungstakt ausgibt.
Halbleitertestgerät nach den Ansprüchen 2 bis 7, wobei der Digitalfilter eine Zeitablaufkorrekturschaltung umfasst, die einen festgelegten Korrekturwert zu den Positionsdaten hinzuaddiert, die aus dem Register ausgegeben werden, einen Flankenzeitablauf korrigiert, der durch die Positionsdaten indiziert wird, und ihn als einen Rückgewinnungstakt ausgibt.
Halbleitertestgerät nach den Ansprüchen 1 bis 8, das darüber hinaus eine Jittererfassungsschaltung umfasst, die eine Vielzahl von Rückgewinnungstakten aufnimmt, die aus dem Digitalfilter ausgegeben werden, eine Phasendifferenz zwischen Flankenzeitabläufen erfasst, die durch die jeweiligen Rückgewinnungstakte indiziert werden, und ein Jittern des Takts des Prüflings erfasst.
Halbleitertestgerät nach den Ansprüchen 1 bis 9, das darüber hinaus einen Bus umfasst, der die ersten und zweiten Zeitinterpolatoren miteinander verbindet und Daten, die aus den ersten und zweiten Zeitinterpolatoren ausgegeben werden, auf eine festgelegte Datenauswahlschaltung verteilt.