JP4896450B2 - 記憶装置 - Google Patents

記憶装置 Download PDF

Info

Publication number
JP4896450B2
JP4896450B2 JP2005193002A JP2005193002A JP4896450B2 JP 4896450 B2 JP4896450 B2 JP 4896450B2 JP 2005193002 A JP2005193002 A JP 2005193002A JP 2005193002 A JP2005193002 A JP 2005193002A JP 4896450 B2 JP4896450 B2 JP 4896450B2
Authority
JP
Japan
Prior art keywords
data
command
memory card
host device
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2005193002A
Other languages
English (en)
Other versions
JP2007011788A (ja
Inventor
隆文 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2005193002A priority Critical patent/JP4896450B2/ja
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to US11/476,853 priority patent/US7831794B2/en
Priority to CN201410490030.5A priority patent/CN104239265B/zh
Priority to CNA200610094293XA priority patent/CN1892635A/zh
Publication of JP2007011788A publication Critical patent/JP2007011788A/ja
Priority to US12/351,883 priority patent/US7886123B2/en
Priority to US12/351,889 priority patent/US7890729B2/en
Priority to US13/005,910 priority patent/US8924678B2/en
Application granted granted Critical
Publication of JP4896450B2 publication Critical patent/JP4896450B2/ja
Priority to US14/508,380 priority patent/US9465545B2/en
Priority to US15/263,950 priority patent/US9857991B2/en
Priority to US15/816,767 priority patent/US10198191B2/en
Priority to US16/232,114 priority patent/US10732850B2/en
Priority to US16/906,006 priority patent/US11016672B2/en
Priority to US17/236,073 priority patent/US11550478B2/en
Priority to US18/076,618 priority patent/US11922022B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1433—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a module or a part of a module
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2206/00—Indexing scheme related to dedicated interfaces for computers
    • G06F2206/10—Indexing scheme related to storage interfaces for computers, indexing schema related to group G06F3/06
    • G06F2206/1014—One time programmable [OTP] memory, e.g. PROM, WORM
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Information Transfer Systems (AREA)
  • Read Only Memory (AREA)

Description

本発明は、不揮発性メモリを備えた記憶装置に関する。
例えばデジタルカメラや携帯電話などのデータ記憶媒体として小型のメモリカードが開発されている。このメモリカードは、デジタルカメラや携帯電話などのホスト機器に装着された状態において、ホスト機器とデータの送受信が可能とされている。このメモリカードの一種として、記憶回路にフラッシュメモリを使用したＳＤＴＭ（Secure Digital）メモリカードが知られている。
このＳＤＴＭメモリカードにおいて、近年、書き込み／読み出し速度の高速化が要求されており、メモリカードバスのバス転送速度の高速化も求められている。ＳＤＴＭメモリカードでは、物理仕様Ver.1.1によりメモリカードバスの転送クロックの高速化（２５ＭＨｚ→５０ＭＨｚ）が規定され、より高速なデータ転送が可能となっている。
今後さらに高速なデータ転送が要求されることが予想されるが、そのためには、（１）転送クロックのさらなる高速化、（２）データ転送幅（現在では、最大で４ビットパラレル）を増やす、といった手段が考えられる。
しかし、（１）の転送クロックの高速化は、ノイズの影響が増大し、或いは高速化されたクロックよってタイミング規定が厳しくなるなどの問題がある。また、（２）のバス幅の増加は、ＳＤＴＭメモリカードの入出力ピン数が増えるため、コストの増大につながるなどの問題がある。
この種の関連技術として、バス上でストリームデータの転送を効率よく行う技術が開示されている（特許文献１参照）。
特開２００１−２１６２５８号公報
本発明は、データ転送速度を向上させることが可能な記憶装置を提供することを目的とする。
本発明の一視点に係る記憶装置は、データを格納する不揮発性メモリと、クロック信号を受信するためのクロックラインと、データを送受信するためのデータラインと、
コマンドを受信するためのコマンドラインと、前記クロックライン、前記データライン、及び前記コマンドラインに接続されたコントローラとを具備する。前記コントローラは、第１の転送モードにおいて、前記クロック信号の立ち上がりエッジと立ち下がりエッジとの一方に応答して、データを前記データラインを介して外部に送信し、第２の転送モードにおいて、前記クロック信号の立ち上がりエッジと立ち下がりエッジとの両方に応答して、データを前記データラインを介して外部に送信し、前記クロック信号の立ち上がりエッジと立ち下がりエッジとの一方に応答して、コマンドを前記コマンドラインを介して外部から受信し、前記データラインのデータを送受信している間に、前記コマンドラインのコマンドを受信することが可能である。
本発明によれば、データ転送速度を向上させることが可能な記憶装置を提供することができる。
以下、本発明の実施の形態について図面を参照して説明する。なお、以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
図１は、本発明の一実施形態に係るメモリカード１００の構成を示す概略図である。メモリカード１００は、例えばＳＤＴＭメモリカードから構成される。このメモリカード１００は、通常、ホスト機器２００に装着されて使用され、ホスト機器２００に対して一種の外部記憶装置として用いられる。ホスト機器２００としては、画像データ、音楽データ或いはＩＤデータなどの各種データを処理するパーソナルコンピュータやデジタルスチルカメラ等を含む情報処理装置が挙げられる。
メモリカード１００は、ホスト機器２００との間でデータの送受信を行う。このメモリカード１００は、フラッシュメモリ１１、このフラッシュメモリ１１を制御するカードコントローラ１２、及びコネクタ１３（ピン１乃至ピン９を含む）を備えている。
コネクタ１３は、メモリカード１００がホスト機器２００に装着された状態で、ホスト機器２００と電気的に接続される。コネクタ１３に含まれるピン１乃至ピン９に対する信号の割り当ては、例えば図２に示すようになっている。データＤＡＴ０，ＤＡＴ１，ＤＡＴ２，ＤＡＴ３はそれぞれ、ピン７，ピン８，ピン９，ピン１に割り当てられている。また、ピン１は、カード検出信号ＣＤにも割り当てられている。コマンドＣＭＤと、このコマンドＣＭＤに対するメモリカード１００の応答信号であるレスポンスＲＥＳは、ピン２に割り当てられている。クロック信号ＣＬＫは、ピン５に割り当てられている。電源電圧ＶＤＤはピン４に、接地電圧ＶＳＳ１はピン３に、接地電圧ＶＳＳ２はピン６に割り当てられている。
フラッシュメモリ１１は、不揮発性半導体メモリであり、複数のＮＡＮＤ型のＥＥＰＲＯＭにより構成される。ホスト機器２００から送信されたデータなどは、このフラッシュメモリ１１に記憶される。
図３は、図１に示したメモリカード１００の構成を示すブロック図である。コネクタ１３は、バス１４を介してカードコントローラ１２に接続されている。バス１４は、ＣＬＫライン、ＣＭＤ／ＲＥＳライン、ＤＡＴ０ライン、ＤＡＴ１ライン、ＤＡＴ２ライン、ＣＤ／ＤＡＴ３ライン、ＶＤＤライン、ＶＳＳ１ライン、及びＶＳＳ２ラインを含む。カードコントローラ１２は、例えば８ビットのバス２２を介してフラッシュメモリ１１と接続されている。
カードコントローラ１２は、ホストインタフェース回路１５、コマンド制御回路１６、データ制御回路１７、ＭＰＵ（Micro processing unit）１８、ＲＯＭ（Read Only Memory）１９、ＲＡＭ（Random Access Memory）２０、及びメモリインタフェース回路２１を備えている。
ホストインタフェース回路１５は、コネクタ１３を介してホスト機器２００と接続されており、ＭＰＵ１８の制御のもと、所定のプロトコルに従ってコマンド或いは各種データ等の送受信を行う機能ブロックである。
コマンド制御回路１６は、ホスト機器２００から送信されるコマンドＣＭＤを受け取り、このコマンドＣＭＤを解釈する。また、コマンド制御回路１６は、コマンドＣＭＤに対する応答信号であるレスポンスＲＥＳを生成し、このレスポンスＲＥＳをホスト機器２００に送信する。コマンド制御回路１６の具体的な動作は後述する。
データ制御回路１７は、ホスト機器２００から送信されるコマンドＣＭＤに基づいて、データの送受信を行う。また、データ制御回路１７は、メモリカード１００の動作状態などを示すステータスデータ（ＳＴＡＴＵＳ）を生成し、このステータスデータをホスト機器２００に送信する。データ制御回路１７の具体的な動作は後述する。
ＭＰＵ１８は、メモリカード１００全体の動作を制御するものである。ＭＰＵ１８は、例えばメモリカード１００が電源供給を受けたときに、ＲＯＭ１９に格納されているファームウェア（制御プログラム）をＲＡＭ２０に読み出して所定の処理を実行することにより、各種のテーブルをＲＡＭ２０に作成する。また、ＭＰＵ１８は、ホスト機器２００から書き込みコマンド、読み出しコマンド、或いは消去コマンド等を受け取り、フラッシュメモリ１１に対して所定の処理を実行したり、データ転送処理を制御したりする。
ＲＯＭ１９は、ＭＰＵ１８により使用される制御プログラムなどを格納するメモリである。ＲＡＭ２０は、ＭＰＵ１８の作業エリアとして使用され、制御プログラムや各種のテーブルを記憶するメモリである。メモリインタフェース回路２１は、カードコントローラ１２とフラッシュメモリ１１との間のインタフェース処理を行う機能ブロックである。
次に、メモリカード１００におけるデータ転送の動作モードについて説明する。図４は、データ転送の動作モードを説明するための図である。メモリカード１００の動作モードには、ＳＤモードとＳＰＩモードとがある。さらに、ＳＤモードのデータ転送には、データＤＡＴ０のみを用いる１ビットモードと、データＤＡＴ０〜ＤＡＴ３を用いる４ビットモードとの２つがある。これらの動作モードは、ホスト機器２００から供給されるバス幅変更コマンドによって設定される。
ここで、４ビット幅単位でデータ転送を行うＳＤモード（４ビットモード）では、データ用の４つのピン１，ピン７，ピン８，ピン９が全てデータ転送に使用される。一方、１ビット幅単位でデータ転送を行うＳＤモード（１ビットモード）では、ピン７のみがデータ転送に使用され、データ用のピン８，ピン９は使用されない。また、ピン１は、例えばメモリカード１００からホスト機器２００への非同期割り込み等のために使用される。
ＳＰＩモードは、ピン７がメモリカード１００からホスト機器２００へのデータ信号線（ＤＡＴＡ ＯＵＴ）に用いられる。ピン２は、ホスト機器２００からメモリカード１００へのデータ信号線（ＤＡＴＡ ＩＮ）に用いられる。ピン８，ピン９は、使用されない。また、ＳＰＩモードでは、ピン１がホスト機器２００からメモリカード１００へのチップセレクト信号ＣＳの送信に用いられる。
本実施形態では、メモリカード１００の動作モードとしてＳＤモード（４ビットモード）を例に説明するが、ＳＤモード（１ビットモード）、ＳＰＩモードである場合にも本実施形態を適用可能なことは勿論である。
次に、このように構成されたメモリカード１００の動作を説明する。初めに、メモリカード１００のデータ書き込み動作について説明する。図５は、データ書き込み動作を示すタイミングチャートである。また、図５には、バス１４上のコマンド及びデータ等を示している。
データ転送は、１つのデータブロック（例えば、５１２バイト）単位で行われる。また、１つのデータブロックには、例えば、１０バイトの冗長部（ＲＡ）が付加されて送信される。この冗長部（ＲＡ）には、エラー検出を行うためのＣＲＣ（Cyclic Redundancy Check）コード等が含まれる。このＣＲＣコードは、カードコントローラ１２が備えるＣＲＣ回路（図示せず）により生成される。また、ＣＲＣ回路は、ＣＲＣコードに基づいて、エラー検出を行う。
また、データ転送には、１つのブロック単位でデータ転送を行うシングルデータブロック転送と、複数のブロック単位でデータ転送を行うマルチデータブロック転送とがある。本実施形態では、マルチブロックリード動作（multiple block read operation）、及びマルチブロックライト動作（multiple block write operation）を例に説明するが、シングルブロックデータ転送に適用することも可能である。
先ず、ホスト機器２００は、データ書き込みを開始するために、ライトコマンド（Ｗ−ＣＭＤ）をメモリカード１００に送信する。メモリカード１００は、このライトコマンド（Ｗ−ＣＭＤ）を受け取る。そして、コマンド制御回路１６は、ライトコマンド（Ｗ−ＣＭＤ）を解釈し、このライトコマンド（Ｗ−ＣＭＤ）に対するレスポンス（ＲＥＳ）を生成する。このレスポンス（ＲＥＳ）は、ホスト機器２００に送信される。
次に、ホスト機器２００は、ブロックデータをメモリカード１００に送信する。コマンド制御回路１６は、ブロックデータを受け取った旨を示すレスポンス（ＲＥＳ）を生成する。さらに、データ制御回路１７は、ホスト機器２００から送信されたブロックデータをフラッシュメモリ１１に書き込む。また、データ制御回路１７は、フラッシュメモリ１１にデータを書き込んでいる間、ローレベルのビシー信号（ｂｕｓｙ）を生成する。このビシー信号（ｂｕｓｙ）は、ＤＡＴ０ラインを介してホスト機器２００に送信される。
同様に、ホスト機器２００から送信された複数のデータブロックのマルチブロックライト動作（multiple block write operation）が行われる。
次に、ホスト機器２００は、データ書き込みを停止するために、ストップコマンド（Ｓ−ＣＭＤ）をメモリカード１００に送信する。メモリカード１００は、このストップコマンド（Ｓ−ＣＭＤ）を受け取る。そして、コマンド制御回路１６は、ストップコマンド（Ｓ−ＣＭＤ）を解釈し、このストップコマンド（Ｓ−ＣＭＤ）に対するレスポンス（ＲＥＳ）を生成する。このレスポンス（ＲＥＳ）は、ホスト機器２００に送信される。このようしして、メモリカード１００は、データストップ動作（data stop operation）を実行する。その後、メモリカード１００は、データ転送を終了する。
次に、メモリカード１００のデータ読み出し動作について説明する。図６は、データ読み出し動作を示すタイミングチャートである。また、図６には、バス１４上のコマンド及びデータ等を示している。
先ず、ホスト機器２００は、データ読み出しを開始するために、リードコマンド（Ｒ−ＣＭＤ）を発効し、このリードコマンド（Ｒ−ＣＭＤ）をメモリカード１００に送信する。メモリカード１００は、このリードコマンド（Ｒ−ＣＭＤ）を受け取る。そして、コマンド制御回路１６は、このリードコマンド（Ｒ−ＣＭＤ）を解釈し、このリードコマンド（Ｒ−ＣＭＤ）に対するレスポンス（ＲＥＳ）を生成する。このレスポンス（ＲＥＳ）は、コマンド制御回路１６により、ホスト機器２００に送信される。
次に、データ制御回路１７は、フラッシュメモリ１１からデータブロック（data block）を読み出す。このデータブロックは、ホスト機器２００に送信される。同様に、複数のデータブロックがホスト機器２００に送信される。
次に、ホスト機器２００は、データ読み出し動作を停止するために、ストップコマンド（Ｓ−ＣＭＤ）をメモリカード１００に送信する。メモリカード１００は、このストップコマンド（Ｓ−ＣＭＤ）を受け取る。そして、コマンド制御回路１６は、ストップコマンド（Ｓ−ＣＭＤ）を解釈し、このストップコマンド（Ｓ−ＣＭＤ）に対するレスポンス（ＲＥＳ）を生成する。このレスポンス（ＲＥＳ）は、ホスト機器２００に送信される。このようにして、メモリカード１００は、データストップ動作（data stop operation）を実行する。その後、メモリカード１００は、データ転送を終了する。
次に、データ転送及びコマンド／レスポンス転送の動作について説明する。本実施形態では、データ転送は、クロック信号ＣＬＫの立ち上がりと立ち下がりとの両エッジを使用したダブルエッジ転送により行われる。一方、コマンド／レスポンス転送は、クロック信号ＣＬＫの立ち上がり（或いは、立ち下がり）エッジを使用したシングルエッジ転送により行われる。
図７は、データ転送及びコマンド／レスポンス転送のタイミングチャートである。また、図７には、バス１４上のコマンド及びデータ等を示している。なお、図７において、“ｔＣＹＣ”は、クロックサイクルタイムを示している。“ｔＬＣＹＣ”は、ローレベルのクロックタイムを示している。“ｔＨＣＹＣ”は、ハイレベルのクロックタイムを示している。
先ず、ホスト機器２００からメモリカード１００にデータが入力される書き込み動作（ＤＡＴ０〜３（入力））について説明する。ホスト機器２００は、クロック信号ＣＬＫの立ち上がりと立ち下がりとの両エッジを用いてデータを送信する。この際、ホスト機器２００は、所定のプロトコルに従ったセットアップタイムｔＤVＳとホールドタイムｔＤVＨとを満足するように、データ転送を行う。データ制御回路１７は、ホスト機器２００からダブルエッジ転送により送信されたデータを、クロック信号ＣＬＫの立ち上がりと立ち下がりとの両エッジで取り込む。そして、この取り込んだデータをフラッシュメモリ１１に書き込む。
次に、メモリカード１００からホスト機器２００にデータが出力される読み出し動作（ＤＡＴ０〜３（出力））について説明する。データ制御回路１７は、クロック信号ＣＬＫの立ち上がりと立ち下がりとの両エッジを用いてデータを送信する。この際、データ制御回路１７は、所定のプロトコルに従ったセットアップタイムｔＤＳとホールドタイムｔＤＨとを満足するように、データ転送を行う。ホスト機器２００は、メモリカード１００からダブルエッジ転送により送信されたデータを、クロック信号ＣＬＫの立ち上がりと立ち下がりとの両エッジで取り込む。
次に、ホスト機器２００からメモリカード１００へのコマンドＣＭＤ転送動作（ＣＭＤ（入力））について説明する。ホスト機器２００は、コマンドＣＭＤを発行する。そして、ホスト機器２００は、クロック信号ＣＬＫの立ち上がりエッジのみを用いてコマンドＣＭＤをメモリカード１００に送信する。この際、ホスト機器２００は、所定のプロトコルに従ったセットアップタイムｔＣVＳとホールドタイムｔＣVＨとを満足するように、コマンドＣＭＤの転送を行う。コマンド制御回路１６は、ホスト機器２００からシングルエッジ転送により送信されたコマンドＣＭＤを、クロック信号ＣＬＫの立ち上がりエッジのみを用いて取り込む。
次に、メモリカード１００からホスト機器２００へのレスポンスＲＥＳ転送動作（ＲＥＳ（出力））について説明する。コマンド制御回路１６は、ホスト機器２００から送信されたコマンドＣＭＤに対するレスポンスＲＥＳを生成する。そして、コマンド制御回路１６は、クロック信号ＣＬＫの立ち上がりエッジのみを用いてレスポンスＲＥＳをホスト機器２００に送信する。この際、コマンド制御回路１６は、所定のプロトコルに従ったセットアップタイムｔＣＳとホールドタイムｔＣＨとを満足するように、レスポンスＲＥＳ転送を行う。ホスト機器２００は、メモリカード１００からシングルエッジ転送により送信されたレスポンスＲＥＳを、クロック信号ＣＬＫの立ち上がりエッジのみを用いて取り込む。
このように、本実施形態では、コマンド／レスポンスをクロック信号ＣＬＫの立ち上がりエッジのみを用いて転送する。一方、データをクロック信号ＣＬＫの立ち上がりと立ち下がりとの両エッジを用いて転送する。
このようにしてデータ転送及びコマンド／レスポンス転送を行うことにより、複雑な処理が要求され、かつタイミング条件の厳しいＣＭＤラインの信号は、従来と同様の回路を使用することができ、かつ回路の実装が容易となる。さらに、マルチブロックデータ転送などで、実用上のデータ転送速度を決めるＤＡＴ０〜３ラインに対しては、クロック信号ＣＬＫの２倍の速度での転送が可能になり、実用上のデータ転送速度が大きく向上する。なお、マルチブロック転送の場合、ＣＭＤラインは、プロトコルの最初のコマンド及びレスポンスの転送に用いられるだけなので、実用上のデータ転送速度には大きな影響はない。
次に、データ転送をクロック信号ＣＬＫの立ち上がりエッジのみを用いて行うシングルエッジモードと、データ転送をクロック信号ＣＬＫの立ち上がりと立ち下がりとの両エッジを用いて行うダブルエッジモードとの切り替え動作について説明する。この切り替え動作は、ホスト機器２００が発行するスイッチコマンド（ＳＷ−ＣＭＤ）によって行われる。
スイッチコマンド（ＳＷ−ＣＭＤ）は、例えばチェックファンクションとセットファンクションとの２つのモードで使用することができる。例えばモード０は、チェックファンクションとして使用され、モード１はセットファンクションとして使用される。モードは、コマンド中の図示せぬモードビットにデータ“０”又は“１”を設定することにより切り替えられる。
ホスト機器２００がメモリカード１００をアクセスする場合、ホスト機器２００は、当該ホスト機器２００に接続されているメモリカード１００がどのような仕様であるかを認識する必要がある。このため、ホスト機器２００は、メモリカード１００の仕様を認識するため、スイッチコマンド（ＳＷ−ＣＭＤ）をモード０のチェックファンクションに設定してメモリカード１００に供給し、メモリカード１００から返送されたステータスデータ（ＳＴＡＴＵＳ）によりメモリカード１００の仕様を認識する。
次に、メモリカード１００がダブルエッジモードをサポートしている場合、ホスト機器２００は、スイッチコマンド（ＳＷ−ＣＭＤ）をモード１のセットファンクションに設定してメモリカード１００に供給し、メモリカード１００の機能（本実施形態では、ダブルエッジモード）を設定する。以後、ホスト機器２００は、メモリカード１００に対してダブルエッジモードでのデータ転送を実行する。
次に、スイッチコマンド（ＳＷ−ＣＭＤ）に対してメモリカード１００から返送されるステータスデータ（ＳＴＡＴＵＳ）について説明する。メモリカード１００は、モード０（チェックファンクション）のスイッチコマンド（ＳＷ−ＣＭＤ）を受け取ると、ホスト機器２００に対してステータスデータ（ＳＴＡＴＵＳ）を返送する。図８は、スイッチコマンド（ＳＷ−ＣＭＤ）に対するステータスデータ（ＳＴＡＴＵＳ）のデータフィールドの一例を示す図である。
ステータスデータ（ＳＴＡＴＵＳ）は、例えば６個のファンクショングループ１〜ファンクショングループ６を含む。ファンクショングループ１〜ファンクショングループ６には、メモリカード１００の拡張機能のサポート状況を示すデータがセットされる。
例えばフィールドＦ２のファンクショングループ６には、メモリカード１００のＩＣカード機能のサポート状況を示すデータがセットされる。フィールドＦ１には、このメモリカード１００にサポートされた拡張機能を使用する場合の最大消費電流を示すデータがセットされる。フィールドＦ３のファンクショングループ５には、メモリカード１００の高速バスモードのサポート状況、さらにダブルエッジモードのサポート状況を示すデータがセットされる。
また、フィールドＦ４には、このコマンドステータスのデータ構造（フォーマット）のバージョンを示すデータがセットされる。すなわち、コマンドステータスはカードバージョンによってフォーマットが異なっているため、このフィールドＦ４にバージョンを示すデータが設定される。このフィールドＦ４のデータが例えば“０００００００１”である場合、モード０において、続くフィールドＦ５にデータ構造が定義される。
次に、モード１（セットファンクション）のスイッチコマンド（ＳＷ−ＣＭＤ）の構成について説明する。モード１のスイッチコマンド（ＳＷ−ＣＭＤ）は、拡張機能を設定するための例えば２４ビットデータ（bit０−２３）を含んでいる。Bit０−３には、ファンクショングループ６のデータが設定され、Bit４−７には、ファンクショングループ５のデータが設定される。
具体的には、ファンクショングループ６のBit０には、ＩＣカード機能を無効にするためのデータが設定される。ファンクショングループ６のBit１には、ＩＣカード機能を有効にするためのデータが設定される。
ファンクショングループ５のBit４には、通常バスモードである通常バスクロック（例えば、２５ＭＨｚ）かつシングルエッジモードに設定するためのデータが設定される。ファンクショングループ５のBit５には、高速バスクロック（例えば、５０ＭＨｚ）かつシングルエッジモードに設定するためのデータが設定される。ファンクショングループ５のBit６には、高速バスクロックかつダブルエッジモードに設定するためのデータが設定される。また、Bit８−２３には、ファンクショングループ１〜４のデータが設定される。
図９は、シングルエッジモードとダブルエッジモードとの切り替え動作を示すタイミングチャートである。メモリカード１００は、例えば、起動時のデフォルトとしてシングルエッジモードになっているものとする。先ず、ホスト機器２００は、モード０（チェックファンクション）のスイッチコマンド（ＳＷ−ＣＭＤ）を発行する。このスイッチコマンド（ＳＷ−ＣＭＤ）は、クロック信号ＣＬＫの立ち上がりエッジに同期してメモリカード１００に送信される。
メモリカード１００がスイッチコマンド（ＳＷ−ＣＭＤ）を受け取ると、コマンド制御回路１６は、スイッチコマンド（ＳＷ−ＣＭＤ）を解釈する。また、コマンド制御回路１６は、クロック信号ＣＬＫの立ち上がりエッジに同期して、レスポンスＲＥＳをホスト機器２００に送信する。
さらに、データ制御回路１７は、このメモリカード１００のダブルエッジモードのサポート情報を含むステータスデータ（ＳＴＡＴＵＳ）をホスト機器２００にＤＡＴラインを使用して送信する。このステータスデータを用いて、ホスト機器２００は、ダブルエッジモードのサポート状況を認識する。
ここで、メモリカード１００がダブルエッジモードをサポートしていない場合、以後、ホスト機器２００は、メモリカード１００に対してシングルエッジモードを実行する。
一方、メモリカード１００がダブルエッジモードをサポートしている場合、ホスト機器２００は、モード１（セットファンクション）のスイッチコマンド（ＳＷ−ＣＭＤ）を発行する。このスイッチコマンド（ＳＷ−ＣＭＤ）は、クロック信号ＣＬＫの立ち上がりエッジに同期してメモリカード１００に送信される。
メモリカード１００がスイッチコマンド（ＳＷ−ＣＭＤ）を受け取ると、コマンド制御回路１６は、スイッチコマンド（ＳＷ−ＣＭＤ）を解釈する。また、コマンド制御回路１６は、クロック信号ＣＬＫの立ち上がりエッジに同期して、レスポンスＲＥＳをホスト機器２００に送信する。
さらに、コマンド制御回路１６は、スイッチコマンド（ＳＷ−ＣＭＤ）に基づいて、メモリカード１００をダブルエッジモードに設定する。また、データ制御回路１７は、ダブルエッジモードへの切り替えを受け付けた旨のステータスデータ（ＳＴＡＴＵＳ）をホスト機器２００にＤＡＴラインを使用して送信する。
実際にメモリカード１００がダブルエッジモードに移行してクロック信号ＣＬＫのダブルエッジに同期してデータを送受信するのは、このモード１のスイッチコマンド（ＳＷ−ＣＭＤ）に対するステータスデータをメモリカード１００がホスト機器２００に送信した後の次のコマンドからになる。以後、ホスト機器２００は、メモリカード１００に対してダブルエッジモードを実行する。
このようにすることで、メモリカード１００内部回路のシングルエッジモードとダブルエッジモードとの切り替えタイミングが明確になり、回路の実装が容易になる。
次に、ホスト機器２００の構成について説明する。図１０は、ホスト機器２００の構成を示すブロック図である。ホスト機器２００は、ホスト制御回路２０１、電源回路２０２、コネクタ２０３、及びバス２０４を備えている。
ホスト制御回路２０１は、メモリカード１００との間で、コマンド及びデータの転送制御を実行する。コネクタ２０３は、バス２０４を介してホスト制御回路２０１に接続されている。また、コネクタ２０３は、コネクタ１３を介してメモリカード１００と電気的に接続される。
電源回路２０２は、電源電圧Ｖ、接地電圧ＶＳＳ１、及び接地電圧ＶＳＳ２を生成する。これら電源電圧Ｖ、接地電圧ＶＳＳ１、及び接地電圧ＶＳＳ２はそれぞれ、コネクタ２０３を介してメモリカード１００が備えるピン４、ピン３、及びピン６に供給される。
このように構成されたホスト機器２００の動作を説明する。図１１は、ホスト制御回路２０１の動作を示すフローチャートである。なお、メモリカード１００は、例えば、起動時のデフォルトとしてシングルエッジモードになっているものとする。
先ず、ホスト制御回路２０１は、メモリカード１００がダブルエッジモードをサポートしているか否かを確認するために、モード０のスイッチコマンドＳＷ−ＣＭＤを生成し、このスイッチコマンドＳＷ−ＣＭＤをメモリカード１００に送信する（ステップＳ１１ａ）。
次に、ホスト制御回路２０１は、モード０のスイッチコマンドＳＷ−ＣＭＤに対するステータスデータ（ＳＴＡＴＵＳ）がメモリカード１００から送信されたか否かを監視している（ステップＳ１１ｂ）。メモリカード１００からステータスデータ（ＳＴＡＴＵＳ）を受け取ると、ホスト制御回路２０１は、このステータスデータ（ＳＴＡＴＵＳ）を用いて、メモリカード１００がダブルエッジモードをサポートしているか否かを判定する（ステップＳ１１ｃ）。
メモリカード１００がダブルエッジモードをサポートしていない場合、ホスト制御回路２０１は、以後メモリカード１００に対してシングルエッジモードを実行する。すなわち、ホスト制御回路２０１は、クロック信号ＣＬＫのシングルエッジに同期して、コマンドおよびデータを送受信する（ステップＳ１１ｄ）。
一方、メモリカード１００がダブルエッジモードをサポートしている場合、ホスト制御回路２０１は、メモリカード１００をダブルエッジモードに切り替えるために、モード１のスイッチコマンドＳＷ−ＣＭＤを生成し、このスイッチコマンドＳＷ−ＣＭＤをメモリカード１００に送信する（ステップＳ１１ｅ）。
次に、ホスト制御回路２０１は、モード１のスイッチコマンドＳＷ−ＣＭＤに対するステータスデータ（ＳＴＡＴＵＳ）がメモリカード１００から送信されたか否かを監視している（ステップＳ１１ｆ）。メモリカード１００からステータスデータを受け取ると、ホスト制御回路２０１は、メモリカード１００がダブルエッジモードに切り替わったことを認識し、以後メモリカード１００に対してダブルエッジモードでデータ転送を行う。すなわち、ホスト制御回路２０１は、コマンドをクロック信号ＣＬＫのシングルエッジに同期して転送し、データをクロック信号ＣＬＫのダブルエッジに同期して転送する（ステップＳ１１ｇ）。
以上詳述したように本実施形態によれば、クロック信号ＣＬＫの速度を上げることなく、バス上のデータ転送速度を向上させることができる。また、ダブルエッジ転送にすることにより、同じクロック周波数で２倍のデータ転送速度を得ることができる。
また、ダブルエッジ転送するのはデータのみで、コマンドはシングルエッジ転送するようにしている。これにより、複雑な処理が要求され、かつタイミング条件の厳しいＣＭＤラインの信号は、従来と同様の回路を使用することができ、かつ回路の実装が容易となる。この結果、製造コストを低減することができる。
また、メモリカードの拡張機能を設定するためのスイッチコマンドの一部に本実施形態で説明したダブルエッジモードを設定するフィールドを設けている。このため、コマンドを増やすことなくシングルエッジモードとダブルエッジモードとの切り替えを行うことができる。
また、ホスト機器は、メモリカードに対してシングルエッジモードとダブルエッジモードとの切り替えを行うことができる。さらに、ホスト機器は、ダブルエッジモードをサポートしているメモリカードに対して、ダブルエッジ転送を行うことができる。
なお、本実施形態ではＳＤメモリカードを一例として説明したが、同様のバス構造を持つ他のメモリカードやメモリデバイスにも適用可能である。
この発明は、上記実施形態に限定されるものではなく、その他、本発明の要旨を変更しない範囲において種々変形して実施可能である。
本発明の一実施形態に係るメモリカード１００の構成を示す概略図。 メモリカード１００の信号ピンに対する信号割り当てを示す図。 図１に示したメモリカード１００の構成を示すブロック図。 メモリカード１００の各動作モードにおける信号ピンに対する信号割り当てを示す図。 メモリカード１００のデータ書き込み動作を示すタイミングチャート。 メモリカード１００のデータ読み出し動作を示すタイミングチャート。 メモリカード１００のデータ転送及びコマンド／レスポンス転送のタイミングチャート。 スイッチコマンド（ＳＷ−ＣＭＤ）に対するステータスデータ（ＳＴＡＴＵＳ）のデータフィールドの一例を示す図。 シングルエッジモードとダブルエッジモードとの切り替え動作を示すタイミングチャート。 図１に示したホスト機器２００の構成を示すブロック図。 ホスト制御回路２０１の動作を示すフローチャート。
符号の説明
１００…メモリカード、２００…ホスト機器、１１…フラッシュメモリ、１２…カードコントローラ、１３，２０３…コネクタ、１４，２２，２０４…バス、１５…ホストインタフェース回路、１６…コマンド制御回路、１７…データ制御回路、１８…ＭＰＵ、１９…ＲＯＭ、２０…ＲＡＭ、２１…メモリインタフェース回路、２０１…ホスト制御回路、２０２…電源回路。

Claims (6)

  1. データを格納する不揮発性メモリと、
    クロック信号を受信するためのクロックラインと、
    データを送受信するためのデータラインと、
    コマンドを受信するためのコマンドラインと、
    前記クロックライン、前記データライン、及び前記コマンドラインに接続されたコントローラとを具備し、
    前記コントローラは、
    第１の転送モードにおいて、前記クロック信号の立ち上がりエッジと立ち下がりエッジとの一方に応答して、データを前記データラインを介して外部に送信し、
    第２の転送モードにおいて、前記クロック信号の立ち上がりエッジと立ち下がりエッジとの両方に応答して、データを前記データラインを介して外部に送信し、
    前記クロック信号の立ち上がりエッジと立ち下がりエッジとの一方に応答して、コマンドを前記コマンドラインを介して外部から受信し、
    前記データラインのデータを送受信している間に、前記コマンドラインのコマンドを受信することが可能であることを特徴とする記憶装置。
  2. 前記コントローラは、外部から第１のコマンドを受信した場合に、前記第２の転送モードをサポートしているか否かを示す第１のステータスデータを前記データラインを介して外部に送信することを特徴とする請求項１に記載の記憶装置。
  3. 前記コントローラは、外部から受信した第２のコマンドに基づいて、前記第２の転送モードをセットすることを特徴とする請求項１又は２に記載の記憶装置。
  4. 前記コントローラは、前記第２の転送モードをセットしたことを示す第２のステータスデータを前記データラインを介して外部に送信することを特徴とする請求項３に記載の記憶装置。
  5. 前記コントローラは、外部から第３のコマンドを受信した場合に、データ転送動作を停止することを特徴とする請求項１乃至４のいずれかに記載の記憶装置。
  6. 前記コントローラは、外部からデータを受信した場合に、前記データラインを介してレスポンスを返し、外部からコマンドを受信した場合に、前記コマンドラインを介してレスポンスを返すことを特徴とする請求項１乃至５のいずれかに記載の記憶装置。
JP2005193002A 2005-06-30 2005-06-30 記憶装置 Expired - Lifetime JP4896450B2 (ja)

Priority Applications (14)

Application Number Priority Date Filing Date Title
JP2005193002A JP4896450B2 (ja) 2005-06-30 2005-06-30 記憶装置
US11/476,853 US7831794B2 (en) 2005-06-30 2006-06-29 Memory card and host device thereof
CN201410490030.5A CN104239265B (zh) 2005-06-30 2006-06-29 存储设备
CNA200610094293XA CN1892635A (zh) 2005-06-30 2006-06-29 存储卡及其主机设备
US12/351,883 US7886123B2 (en) 2005-06-30 2009-01-12 Memory card and host device thereof
US12/351,889 US7890729B2 (en) 2005-06-30 2009-01-12 Memory card and host device thereof
US13/005,910 US8924678B2 (en) 2005-06-30 2011-01-13 Memory card and host device thereof
US14/508,380 US9465545B2 (en) 2005-06-30 2014-10-07 Memory card and host device thereof
US15/263,950 US9857991B2 (en) 2005-06-30 2016-09-13 Memory card and host device thereof
US15/816,767 US10198191B2 (en) 2005-06-30 2017-11-17 Memory card and host device thereof
US16/232,114 US10732850B2 (en) 2005-06-30 2018-12-26 Memory card and host device thereof
US16/906,006 US11016672B2 (en) 2005-06-30 2020-06-19 Memory card and host device thereof
US17/236,073 US11550478B2 (en) 2005-06-30 2021-04-21 Method for transferring data on a memory card in synchonism with a rise edge and a fall edge of a clock signal
US18/076,618 US11922022B2 (en) 2005-06-30 2022-12-07 Method for transferring data on a memory card in synchronism with a rise edge and a fall edge of a clock signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005193002A JP4896450B2 (ja) 2005-06-30 2005-06-30 記憶装置

Publications (2)

Publication Number Publication Date
JP2007011788A JP2007011788A (ja) 2007-01-18
JP4896450B2 true JP4896450B2 (ja) 2012-03-14

Family

ID=37591192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005193002A Expired - Lifetime JP4896450B2 (ja) 2005-06-30 2005-06-30 記憶装置

Country Status (3)

Country Link
US (11) US7831794B2 (ja)
JP (1) JP4896450B2 (ja)
CN (2) CN104239265B (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080059768A1 (en) * 2006-07-06 2008-03-06 Macronix International Co., Ltd. Method and Apparatus for Communicating a Bit Per Half Clock Cycle over at Least One Pin of an SPI Bus
KR100823166B1 (ko) * 2006-12-04 2008-04-18 삼성전자주식회사 통신 속도가 향상된 메모리 카드 및 메모리 카드를포함하는 메모리 카드 시스템
KR100851545B1 (ko) * 2006-12-29 2008-08-11 삼성전자주식회사 커맨드 및 어드레스 핀을 갖는 낸드 플래시 메모리 및그것을 포함한 플래시 메모리 시스템
JP2009086988A (ja) * 2007-09-28 2009-04-23 Toshiba Corp メモリカード
JP2009176136A (ja) 2008-01-25 2009-08-06 Toshiba Corp 半導体記憶装置
CN101236776B (zh) * 2008-02-26 2011-06-29 北京芯技佳易微电子科技有限公司 一种串行接口快闪存储器及其设计方法
JP5106219B2 (ja) 2008-03-19 2012-12-26 株式会社東芝 メモリデバイス、ホストデバイス、メモリシステム、メモリデバイスの制御方法、ホストデバイスの制御方法、およびメモリシステムの制御方法
WO2010013340A1 (ja) * 2008-07-31 2010-02-04 富士通株式会社 データ転送装置、データ送信装置、データ受信装置およびデータ転送方法
US20100268897A1 (en) * 2009-04-16 2010-10-21 Keishi Okamoto Memory device and memory device controller
JP2010288233A (ja) * 2009-06-15 2010-12-24 Toshiba Corp 暗号処理装置
US20110258372A1 (en) * 2009-07-29 2011-10-20 Panasonic Corporation Memory device, host device, and memory system
JP2012198965A (ja) * 2011-03-22 2012-10-18 Toshiba Corp 不揮発性半導体記憶装置
JP6051979B2 (ja) * 2013-03-14 2016-12-27 セイコーエプソン株式会社 転送システムおよび印刷装置
KR102285789B1 (ko) * 2014-07-01 2021-08-04 삼성전자 주식회사 외장 저장 장치, 및 이의 기준 주파수를 설정하는 방법
JP6594105B2 (ja) * 2015-08-21 2019-10-23 キヤノン株式会社 電子機器、アクセサリー機器、その制御方法、および制御プログラム
JP2018073438A (ja) * 2016-10-24 2018-05-10 東芝メモリ株式会社 半導体記憶装置
KR102346918B1 (ko) * 2017-06-05 2022-01-04 키오시아 가부시키가이샤 메모리 카드, 호스트 기기, 메모리 카드용 커넥터 및 메모리 카드용 어댑터
KR102505920B1 (ko) * 2018-02-01 2023-03-06 에스케이하이닉스 주식회사 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 이의 동작 방법
CN111399613B (zh) * 2018-12-14 2023-03-03 华为技术有限公司 一种存储装置以及电子设备
CN111414322B (zh) * 2020-03-19 2021-10-22 江苏芯盛智能科技有限公司 一种Nand flash接口工作协议自适应方法、系统、设备及存储介质
JP7638712B2 (ja) * 2021-01-19 2025-03-04 キオクシア株式会社 リムーバブルメモリデバイス
JP7611715B2 (ja) * 2021-01-22 2025-01-10 キヤノン株式会社 電子機器、撮像装置およびそれらの制御方法
CN119806278B (zh) * 2024-12-31 2025-11-11 长沙金维集成电路股份有限公司 用于flash控制器的str/dtr模式实现方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7187572B2 (en) * 2002-06-28 2007-03-06 Rambus Inc. Early read after write operation memory device, system and method
US5950223A (en) * 1997-06-19 1999-09-07 Silicon Magic Corporation Dual-edge extended data out memory
US6076160A (en) * 1997-11-20 2000-06-13 Advanced Micro Devices, Inc. Hardware-based system for enabling data transfers between a CPU and chip set logic of a computer system on both edges of bus clock signal
KR100252057B1 (ko) * 1997-12-30 2000-05-01 윤종용 단일 및 이중 데이터 율 겸용 반도체 메모리 장치
JP3948141B2 (ja) * 1998-09-24 2007-07-25 富士通株式会社 半導体記憶装置及びその制御方法
US6279114B1 (en) * 1998-11-04 2001-08-21 Sandisk Corporation Voltage negotiation in a single host multiple cards system
US6317804B1 (en) * 1998-11-30 2001-11-13 Philips Semiconductors Inc. Concurrent serial interconnect for integrating functional blocks in an integrated circuit device
JP4047498B2 (ja) * 1999-08-25 2008-02-13 株式会社東芝 データ処理装置
JP4253097B2 (ja) * 1999-12-28 2009-04-08 東芝マイクロエレクトロニクス株式会社 半導体記憶装置及びそのデータ読み出し方法
JP2001216258A (ja) 2000-02-02 2001-08-10 Toshiba Corp データ処理装置およびバスサイクル制御方法
JP2002007321A (ja) * 2000-06-23 2002-01-11 Nec Kofu Ltd バス転送方式
US6820148B1 (en) * 2000-08-17 2004-11-16 Sandisk Corporation Multiple removable non-volatile memory cards serially communicating with a host
US6856373B2 (en) * 2000-08-29 2005-02-15 Fujitsu Display Technologies Corporation Liquid crystal display apparatus and reduction of electromagnetic interference
JP4059002B2 (ja) * 2001-06-13 2008-03-12 株式会社日立製作所 メモリ装置
DE60239570D1 (de) * 2001-07-25 2011-05-05 Sony Corp Schnittstellenvorrichtung
US6741497B2 (en) * 2001-08-30 2004-05-25 Micron Technology, Inc. Flash memory with RDRAM interface
JP4319146B2 (ja) * 2002-12-27 2009-08-26 株式会社アドバンテスト 半導体試験装置
CN1264166C (zh) * 2003-01-13 2006-07-12 扬智电子（上海）有限公司 一种利用双沿采样处理控制信号的非同步先入先出控制器
KR101000388B1 (ko) * 2003-05-15 2010-12-13 엘지전자 주식회사 이동 통신 시스템 및 이 이동 통신 시스템에서 신호를처리하는 방법
EP1631072A4 (en) * 2003-05-22 2007-12-26 Matsushita Electric Industrial Co Ltd FUNCTION MODULE CARD, HOST SETUP, AND CONTROL PROCEDURE THEREFOR
WO2005057400A1 (ja) * 2003-12-09 2005-06-23 Matsushita Electric Industrial Co., Ltd. 電子装置、その制御方法、ホスト装置及びその制御方法
JP2005250683A (ja) * 2004-03-02 2005-09-15 Renesas Technology Corp マイクロコンピュータ
US20060001494A1 (en) * 2004-07-02 2006-01-05 Bruno Garlepp Cascaded locked-loop circuits deriving high-frequency, low noise clock signals from a jittery, low-frequency reference
JP2007200504A (ja) * 2006-01-30 2007-08-09 Fujitsu Ltd 半導体メモリ、メモリコントローラ及び半導体メモリの制御方法

Also Published As

Publication number Publication date
US20200319802A1 (en) 2020-10-08
US20230106495A1 (en) 2023-04-06
US11016672B2 (en) 2021-05-25
US11922022B2 (en) 2024-03-05
US20150026396A1 (en) 2015-01-22
US10732850B2 (en) 2020-08-04
US9857991B2 (en) 2018-01-02
US7831794B2 (en) 2010-11-09
US20210240355A1 (en) 2021-08-05
US20160378358A1 (en) 2016-12-29
US20180074726A1 (en) 2018-03-15
US7886123B2 (en) 2011-02-08
CN104239265B (zh) 2019-11-19
CN1892635A (zh) 2007-01-10
JP2007011788A (ja) 2007-01-18
US20090125673A1 (en) 2009-05-14
US7890729B2 (en) 2011-02-15
US9465545B2 (en) 2016-10-11
US8924678B2 (en) 2014-12-30
US20190129625A1 (en) 2019-05-02
US20090125672A1 (en) 2009-05-14
US20070005923A1 (en) 2007-01-04
US10198191B2 (en) 2019-02-05
US11550478B2 (en) 2023-01-10
CN104239265A (zh) 2014-12-24
US20110113188A1 (en) 2011-05-12

Similar Documents

Publication Publication Date Title
US20230106495A1 (en) Memory card and host device thereof
US8176215B2 (en) Semiconductor memory device and control method for semiconductor memory device
US8555144B2 (en) Memory system, memory system controller, and a data processing method in a host apparatus
JP2006139556A (ja) メモリカード及びそのカードコントローラ
JP4817836B2 (ja) カードおよびホスト機器
JP4588427B2 (ja) メモリシステムおよびホストとメモリカードとの間のデータ伝送速度設定方法
KR100823166B1 (ko) 통신 속도가 향상된 메모리 카드 및 메모리 카드를포함하는 메모리 카드 시스템
JPWO2018186456A1 (ja) ホスト装置及びリムーバブルシステム
JP2004240795A (ja) 不揮発性記憶装置
JP4956143B2 (ja) 半導体メモリカード、ホスト装置、及びデータ転送方法
US20130019055A1 (en) Memory control device and method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111129

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111221

R151 Written notification of patent or utility model registration

Ref document number: 4896450

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150106

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term