JP2001216258A - データ処理装置およびバスサイクル制御方法 - Google Patents

データ処理装置およびバスサイクル制御方法

Info

Publication number
JP2001216258A
JP2001216258A JP2000025475A JP2000025475A JP2001216258A JP 2001216258 A JP2001216258 A JP 2001216258A JP 2000025475 A JP2000025475 A JP 2000025475A JP 2000025475 A JP2000025475 A JP 2000025475A JP 2001216258 A JP2001216258 A JP 2001216258A
Authority
JP
Japan
Prior art keywords
bus
bus cycle
data transfer
data
executed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000025475A
Other languages
English (en)
Inventor
Yasuhiro Ishibashi
泰博 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000025475A priority Critical patent/JP2001216258A/ja
Priority to US09/772,869 priority patent/US6721832B2/en
Publication of JP2001216258A publication Critical patent/JP2001216258A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices

Abstract

(57)【要約】 【課題】ＰＣＩバス上でＡＶストリームの転送を効率よ
く実行する。 【解決手段】ストリームアクセスでは、イニシエータ
は、アドレス／データ（ＡＤ）線にＩ／Ｏアドレスやメ
モリアドレスの代わりに有効なチャネル番号（ｃｈＮ
ｏ．）を出力し、またＣ／ＢＥ＃線にはストリームアク
セスを示すバス・コマンド（Ｓ）を出力する。データフ
ェーズでは、ｉｎ側のデバイスからｏｕｔ側のデバイス
へのデータ転送が実行される。データの送受信は、クロ
ックの立ち上がりおよび立ち下がりの両エッジに同期し
て行われる（ダブルエッジアクセス）。また、ＩＲＤＹ
＃，ＴＲＤＹ＃は無効化され、それらＩＲＤＹ＃，ＴＲ
ＤＹ＃を用いたウェイト制御のためのハンドシェイクは
実行されず、バイトイネーブルＢＥ＃に合わせてクロッ
ク同期でデータの転送が連続的に順次実行される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はデータ処理装置およ
びバスサイクル制御方法に関し、特にオーディオ／ビデ
オデータ、他のデータ、およびプログラム等の各種デー
タを扱うデータ処理装置およびその装置で用いられるバ
スサイクル制御方法に関する。
【０００２】
【従来の技術】近年、コンピュータ技術の発達に伴い、
マルチメディア対応のパーソナルコンピュータ、セット
トップボックス、デジタルＴＶ、ゲーム機などの各種デ
ジタル情報機器が開発されている。この種のデジタル情
報機器においては、放送メディア、通信メディア、スト
レージメディアなどの様々なメディアを扱う能力が要求
されている。
【０００３】このため、パーソナルコンピュータにおい
ては、通常のプログラム処理のための機能に加え、リア
ルタイム性が必要とされるＡＶ（オーディオ／ビデオ）
ストリームデータを扱うための機能が要求されている。
一方、セットトップボックス、デジタルＴＶ、ゲーム機
などのコンシューマＡＶ機器においては、ソフトウェア
制御を利用したインタラクティブなタイトル再生などに
対応するために、コンピュータデータ、つまりＡ／Ｖス
トリームデータ以外の他のデータやプログラムを扱うた
めの機能が要求されている。
【０００４】
【発明が解決しようとする課題】しかし、コンピュータ
で用いられているバスサイクルは、コンピュータデータ
を正確に受け渡すことを前提としたものであるため、広
いバンド幅を必要とするＡＶストリームの転送には適さ
なかった。例えば、ＰＣＩバスでは、マスタおよびター
ゲットは互いに相手からのレディー信号（ＩＲＤＹ，Ｔ
ＲＤＹ）の状態を監視しながら動作するので、そのため
にクロックサイクル毎にハンドシェイクを行うことが必
要とされている。ＰＣＩバスでは１クロックサイクルは
３０ｎｓ程度であるが（クロック周波数が３３ＭＨｚの
場合）、マスタおよびターゲットは、その間に相手から
のレディー信号の状態を調べ、さらに次のクロックサイ
クルにおける動作を決定するというハンドシェイク動作
を行うことが必要となるのである。
【０００５】このようなハンドシェイクの存在はコンピ
ュータデータの信頼性を確保できる反面、ＡＶストリー
ムについてはバンド幅の向上を阻害する要因となる。Ａ
Ｖデータはその特性上、データの一部が欠損したとして
も、利用者の視覚または聴覚に与える影響はほとんどな
いので、コンピュータデータほど高い信頼性を要求しな
いからである。
【０００６】また、ＰＣＩでは、アドレッシングのため
にＣＰＵのリソース（メモリアドレス、Ｉ／Ｏアドレス
など）が使用されており、ＰＣＩバス上のデバイス間で
直接データの受け渡しを行う方が効率的な場合であって
も、ＣＰＵやメモリを介在したデータ転送が行われるの
が通常である。ＣＰＵのリソース（メモリアドレス、Ｉ
／Ｏアドレスなど）を用いたアドレッシング方式は、ア
クセス対象のデバイスのレジスタ仕様などが明確である
ことが必要となるため、製造メーカなどが異なるデバイ
ス同士の直接的な通信には不適切だからである。
【０００７】一方、従来のＡＶ機器では、ＡＶストリー
ムの処理順に複数のデバイスを縦続接続することによっ
て、ＡＶストリームを扱うデバイス同士を物理的にピア
ツーピア（Ｐｅｅｒ ｔｏ Ｐｅｅｒ）接続していた。
よって、ＡＶストリームは、基本的に、ＣＰＵに入るこ
とはなかった。しかし、最近では、ＡＶストリームとイ
ンタラクティブ命令が融合されたタイトルの出現によ
り、必要に応じてＣＰＵでストリームを処理することが
要求され始めている。よって、今までのようにデバイス
間を物理的にＰｅｅｒ ｔｏ Ｐｅｅｒ接続することが
困難となりつつあり、柔軟な処理形態を実現しうるバス
接続への模索が始まりつつある。
【０００８】本発明はこのような事情に鑑みてなされた
ものであり、ＰＣＩバスのような既存のバス上でストリ
ームデータの転送を効率よく行うことが可能なデータ処
理装置およびバスサイクル制御方法を提供することを目
的とする。
【０００９】
【課題を解決するための手段】上述の課題を解決するた
め、本発明は、バスを介してデバイス間のデータ転送を
実行するデータ処理装置において、前記バスを介したデ
バイス間のデータ転送をハンドシェイクによって実行す
る第１のバスサイクルモードと、前記バスを介したデバ
イス間のデータ転送を前記ハンドシェイク無しで実行す
る第２のバスサイクルモードとを有し、ストリームデー
タの転送のために、デバイス間のデータ転送を前記第２
のバスサイクルモードで実行させる手段を具備すること
を特徴とする。
【００１０】このデータ処理装置においては、デバイス
間のデータ転送をハンドシェイクによって実行するとい
う通常の第１のバスサイクルモードに加え、そのバスサ
イクルの拡張モードとして、デバイス間のデータ転送を
ハンドシェイク無しで実行する第２のバスサイクルモー
ドが用意されており、ストリームデータの転送には第２
のバスサイクルモードが利用される。ハンドシェイクを
無くすことによりデータの信頼性は低下するものの、ハ
ンドシェイクに要する時間を本来のデータ送受信動作に
割り当てることができるので、ダブルエッジアクセスを
行うことが可能となる。また、ウェイトサイクルの挿入
が無くなるため、それによるバンド幅の向上も期待でき
る。したがって、信頼性よりも高速性が要求されるスト
リームデータの転送に好適なシステムを実現することが
可能となる。
【００１１】また、Ｉ／Ｏアドレスやメモリアドレスの
代わりに、バス上のデータ転送経路を示すチャネル番号
を用いることにより、転送相手のデバイスのレジスタ仕
様を知らずとも、デバイス間で直接的にデータ転送を行
うことが可能となる。
【００１２】また、バスサイクルの種別を示す通常のコ
マンドの他に第２のバスサイクルモードを示すコマンド
を追加することにより、バスサイクルを開始するマスタ
デバイスがそのコマンドをアドレスフェーズにてバス上
に出力するだけで、第２のバスサイクルモードの実行を
相手先のデバイスに指定することができる。
【００１３】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態を説明する。
【００１４】図１には、本発明の一実施形態に係るデー
タ処理装置のシステム構成が示されている。このデータ
処理装置はマルチメディア対応のコンピュータであり、
放送メディア、通信メディア、ストレージメディアなど
の様々なメディアを扱うことができる。また、このデー
タ処理装置は、プログラム処理機能とＡＶ（オーディオ
／ビデオ）ストリームデータを扱うための機能とを高い
次元で両立するために、その内部バスの機能拡張を図っ
ている。すなわち、本実施形態においては、内部バスと
してＰＣＩバス２００を使用しているが、ＰＣＩバス２
００上のバスサイクルとして、デバイス間のデータ転送
をハンドシェークを行いながら実行するという通常モー
ドの他に、ＡＶストリームデータ転送用の拡張モード
（以下、ストリームアクセス）を用意している。
【００１５】ストリームアクセスの詳細は図３以降で説
明するが、基本的には、ＰＣＩ仕様で規定された既存の
バストランザクションをそのまま利用しつつ、デバイス
間のデータ転送をハンドシェーク無しで行うように拡張
したものであり、ストリームアクセスでは一切のウェイ
ト制御は行われない。これにより、ハンドシェークに要
する動作時間を本来のデータ送受信動作に割り当てるこ
とができるので、ダブルエッジアクセスによるストリー
ムデータ転送を実現できる。なお、ＰＣＩバス２００自
体のバス構成はＰＣＩ仕様で規定された既存のものであ
る。
【００１６】（システム構成）以下、具体的なシステム
構成について説明する。このシステムには、図示のよう
に、ＣＰＵ１１、システムメモリ１２、およびＣＰＵイ
ンターフェイス（ホストブリッジ）１４が設けられてい
る。ＣＰＵ１１はシステム全体の動作を制御するための
ものであり、システムメモリ１２上のオペレーティング
システムや各種アプリケーションプログラム、およびデ
バイスドライバ等を実行する。ＣＰＵインターフェイス
１４はＣＰＵバスとＰＣＩバス２００間を双方向で接続
するバスブリッジであり、ＰＣＩデバイスの１つとして
機能する。このＣＰＵインターフェイス１４には、シス
テムメモリ１２をアクセス制御するためのメモリコント
ローラなども設けられている。
【００１７】ＰＣＩバス２００には、図示のように、メ
ディアプロセッサ１６、ＶＧＡコントローラ１７、ＣＡ
Ｓモジュール１８，ＰＣＭＣＩＡインターフェイス１
９、ＩＥＥＥ１３９４インターフェイス２１、およびＩ
／Ｏコントローラ２２などがＰＣＩデバイスとして接続
されている。
【００１８】メディアプロセッサ１６は、ＭＰＥＧ２デ
コード、ストリーム暗号化、ＮＴＳＣエンコード、２Ｄ
グラフィクス演算などの機能を有しており、ＡＶストリ
ームの復号再生処理などの制御はこのメディアプロセッ
サ１６によって実行される。ＶＧＡコントローラ１７は
本データ処理装置のディスプレイモニタを制御するため
のものである。ディスプレイモニタとしては、ＬＣＤや
外部ＣＲＴの他、ＴＶを用いることもできる。ＣＡＳモ
ジュール１８はＣＡＴＶ／サテライトチューナ２０を接
続するための専用インターフェイスである。また、ＣＡ
ＴＶ／サテライトチューナ２０は、ＰＣＭＣＩＡインタ
ーフェイス１９を介して接続することもできる。もちろ
ん、ＣＡＴＶ／サテライトチューナ２０をＰＣＩデバイ
スとして実現し、ＰＣＩバス２００に直接接続するよう
にしても良い。
【００１９】Ｉ／Ｏコントローラ２２はデジタルビデオ
信号を外部ＡＶ機器などに出力するためのインターフェ
イスを初め、各種周辺装置との通信のためのインターフ
ェイス（ＳＩＯインターフェイス、Ｉ２Ｃバスインター
フェイス、ＩＲ（赤外線）インターフェイス、ＵＳＢイ
ンターフェイス、ＩＤＥインターフェイス、ＭＩＤＩイ
ンターフェイス）を有している。ＤＶＤドライブやＨＤ
ＤなどのストレージデバイスはＩＤＥ／ＡＴＡＰＩイン
ターフェイスを介してＩ／Ｏコントローラ２２に接続さ
れる。
【００２０】（ＰＣＩバスサイクル）次に、図２を参照
して、ＰＣＩバス２００上で実行される通常のバスサイ
クルについて説明する。図２には、ライトトランザクシ
ョン時のバスサイクルの様子が示されている。
【００２１】まず、ＰＣＩバス２００に含まれる信号線
の意味について説明する。ＰＣＩバス２００には、クロ
ック信号（ＣＬＫ）線、バスサイクルの期間を示すフレ
ーム信号（ＦＲＡＭＥ＃）線、３２ビット幅のアドレス
／データ（ＡＤ）線、４ビット幅のコマンド／バイトイ
ネーブル信号（Ｃ／ＢＥ＃）線、マスタデバイス（イニ
シエータ）の準備状態を示すイニシエータ・レディー信
号（ＩＲＤＹ＃）線、ターゲットデバイスの準備状態を
示すターゲット・レディー信号（ＴＲＤＹ＃）線、およ
びターゲットデバイスが選択されたことを示すセレクト
信号（ＤＥＶＳＥＬ）線などが含まれている。記号＃は
アクティブ“Ｌ”の信号であることを示している。
【００２２】ＰＣＩバス２００のバスサイクルはアドレ
スフェーズとそれに後続する１以上のデータフェーズと
から構成される。まず、バスサイクルを開始するイニシ
エータ（マスタデバイス）によってフレーム信号（ＦＲ
ＡＭＥ＃）がアサートされ、アドレスフェーズが開始さ
れる。アドレスフェーズ中は、アドレス／データ（Ａ
Ｄ）線は有効なアドレス（Ｉ／Ｏアドレス、またはメモ
リアドレス）を含み、Ｃ／ＢＥ＃は有効なバス・コマン
ドを含む。バス・コマンドはバスサイクルの種別（Ｉ／
Ｏリードサイクル、Ｉ／Ｏライトサイクル、メモリライ
トサイクル、メモリリードサイクル、コンフィグレーシ
ョンサイクルなど）を示す。このアドレスフェーズの
後、データフェーズが開始される。
【００２３】データフェーズでは、アドレス／データ
（ＡＤ）線は有効なデータを含む。データの送受信は、
クロックＣＬＫの立ち上がりに同期して実行される（シ
ングルエッジアクセス）。また、各データフェーズ毎
（クロックサイクル）にＩＲＤＹ＃、ＴＲＤＹ＃のチェ
ックが行われ、これによりウェイトサイクルを挿入する
ことができる。図２においては、２番目のデータフェー
ズと３番目のデータフェーズとの間に、ターゲットによ
って３つのウェイトサイクルが挿入された場合が示され
ている。
【００２４】このように、通常モードにおいては、イニ
シエータとターゲットは互いにＩＲＤＹ＃、ＴＲＤＹ＃
をモニタしながら次のクロックサイクルにおける動作を
決定するというハンドシェイク形式で動作する。
【００２５】（バス・コマンドの拡張）図３には、アド
レスフェーズで指定可能なバス・コマンドとそれに対応
するバスサイクル種別（コマンドタイプ）との対応関係
が示されている。ＰＣＩ仕様では、アドレスフェーズで
出力されるコマンドによってバスサイクルの種別が決定
される。このコマンドには、“０１００”、“０１０
１”、“１０００”、“１００１”の４つが空いており
（予約）、本実施形態では、その内の一つが前述のスト
リームアクセス用に割り当てられる。図３では、“０１
００”をストリームアクセスを示す拡張コマンドとして
使用する場合が示されている。
【００２６】（チャネル）ストリームアクセスでは、Ｐ
ＣＩデバイスのアクセスはチャネル番号によって管理さ
れる。チャネル番号は、ストリームアクセスにおけるデ
ータ転送経路を示すものであり、同一チャネル番号が割
り当てられたＰＣＩデバイス間でストリームアクセスに
よるデータ転送が実行される。ストリームアクセスを実
行する場合、前述のデータフェーズでは、マスタデバイ
スは、Ｉ／Ｏアドレスまたはメモリアドレスの代わり
に、自身に割り当てられたチャネル番号をＡＤ上に出力
する。ＡＤ上のチャネル番号と同一のチャネル番号が割
り当てられたＰＣＩデバイスがターゲットデバイスとな
る。各ＰＣＩデバイスに対するチャネル割り当ては、ス
トリームデータの転送に先立ち予め実行される。また、
実際には、チャネル番号のみならず、送信側であるか受
信側であるかを示す情報も各ＰＣＩデバイスに割り当て
られる。
【００２７】図４では、デバイスＡがチャネル番号１の
送信側デバイス、デバイスＤがチャネル番号１の受信側
デバイスである。この場合、共にチャネル番号１が割り
当てられたデバイスＡとデバイスＤとがＰＣＩバス２０
０上で論理的にピアツーピア接続された形式となり、そ
の間のデータ転送がハンドシェイク無しで実行される。
この場合、送信側のデバイスＡは、受信側のデバイスＢ
の状態によらず投機的（一方的）にデータ送信を行う。
【００２８】また、一つの送信側デバイスに対して、そ
の送信側デバイスと同一チャネル番号の受信側デバイス
を複数設定することもできる。図４においては、デバイ
スＢをチャネル番号２の送信側デバイス、デバイスＣお
よびＥをチャネル番号２の受信側デバイスとした場合が
示されている。この場合、デバイスＢからのストリーム
データは、デバイスＣおよびデバイスＥにマルチキャス
トされる。
【００２９】（チャネルコントロールレジスタ）図５に
は、ストリームアクセスのサポートのためにＰＣＩデバ
イスに設けられるチャネルコントロールレジスタの内容
が示されている。
【００３０】チャネルコントロールレジスタはＰＣＩ仕
様で規定されたコンフィグレーション空間の一部に定義
されており、複数チャネル分の制御情報を持つことがで
きる。各チャネルの制御情報は、チャネルコントロール
情報（Ｃｈ Ｃｎｔ）、およびチャネル番号情報（Ｃｈ
Ｎｏ）を１組として構成される。チャネル番号情報の
設定は、ソフトウェアから構成されるバスマネージャに
よって行われる。バスマネージャはＯＳの一部にＡＶデ
ータ処理用のモジュールとして組み込んでも良いし、あ
るいは専用のユーティリティ／デバイスドライバとして
実現しても良い。
【００３１】チャネルコントロール情報には、該当する
チャネルの有効／無効を示すチャネルアベイラブル情報
（Ｃｈ．Ａｖａ）、該当するチャネルが入力チャネル
（受信側デバイス）であるか出力チャネル（送信側デバ
イス）であるかを示すＩ／Ｏ情報（Ｉｎ／Ｏｕｔ）など
が含まれている。
【００３２】どのノードが、どのチャネルに対して出力
／入力するかは、前述のバスマネージャ（ソフトウェ
ア）によるＣｏｎｆｉｇレジスタの設定によって決定さ
れる。バスマネージャ（ソフトウェア）によるＣｏｎｆ
ｉｇレジスタの設定（チャネルの制御情報の設定）は、
オペレーティングシステムの起動時に実行されるシステ
ム環境設定処理の中で行われる。
【００３３】（ストリームアクセス）図６には、ストリ
ームアクセス時のバスサイクルの様子が示されている。
まず、ストリームアクセスを開始するイニシエータ（マ
スタデバイス）によってフレーム信号（ＦＲＡＭＥ＃）
がアサートされ、アドレスフェーズが開始される。アド
レスフェーズにおいては、イニシエータは、アドレス／
データ（ＡＤ）線にＩ／Ｏアドレスやメモリアドレスの
代わりに有効なチャネル番号（ｃｈ Ｎｏ．）を出力
し、またＣ／ＢＥ＃線にはストリームアクセスを示すバ
ス・コマンド（Ｓ）を出力する。チャネル番号で指定さ
れたＰＣＩデバイスは、ＤＥＶＳＥＬ＃をアサートし、
自身がストリームアクセスのターゲットとして選択され
たことを表明する。このアドレスフェーズの後、必要に
応じてターンアラウンドの期間を得た後に、データフェ
ーズが開始される。
【００３４】データフェーズでは、ｏｕｔ側のデバイス
からｉｎ側のデバイスへのデータ転送が実行される。デ
ータ（Ｄ）の送受信は、クロックの立ち上がりおよび立
ち下がりの両エッジに同期して行われる（ダブルエッジ
アクセス）。また、ＩＲＤＹ＃，ＴＲＤＹ＃は無効化さ
れ、それらＩＲＤＹ＃，ＴＲＤＹ＃を用いたウェエイト
制御のためのハンドシェイクは実行されず、バイトイネ
ーブルＢＥ＃に合わせてクロック同期でデータの転送が
連続的に順次実行される。
【００３５】このように、ストリームアクセスはＰＣＩ
仕様の信号やプロトコルをそのまま使って実現されてい
る。ここで、ストリームアクセスを用いたＡＶストリー
ムの流れについて説明する。まず、図７を参照して、Ｃ
ＡＴＶ／サテライトチューナ（チューナモジュール）２
０で受信したＡＶストリームをデコードしてモニタに表
示する動作を説明する。ここでは、チューナモジュール
２０がＰＣＩデバイスとして機能する場合を想定する。
【００３６】まず、システム起動時には、バスマネージ
ャにより、チューナモジュール２０およびメディアプロ
セッサ１６に同一のチャネル番号が割り当てられ（ここ
では、チャネル１）、且つチューナモジュール２０につ
いてはチャネル１の送信側デバイス（ｏｕｔ）、メディ
アプロセッサ１６についてはチャネル１の受信側デバイ
ス（ｉｎ）の指定がなされる。
【００３７】そして、チューナモジュール２０がＡＶス
トリームの受信を開始すると、チューナモジュール２０
がイニシエータとしての動作を開始し、ストリームアク
セスのためのバスサイクルを実行する。ＡＶストリーム
はＭＰＥＧ２トランスポートストリームから構成されて
おり、このＭＰＥＧ２トランスポートストリームは、Ｐ
ＣＩバス２００上のストリームアクセスにより、システ
ムメモリ１２を介さずに、ＣＡＴＶ／サテライトチュー
ナ（チューナモジュール）２０からメディアプロセッサ
１６に直接的に転送される。メディアプロセッサ１６で
は、ＭＰＥＧ２トランスポートストリームのデコード再
生処理が順次実行される。
【００３８】なお、このデコード再生処理によって得ら
れた表示データはＶＧＡコントローラ１７を介してディ
スプレイモニタに表示される。メディアプロセッサ１６
とＶＧＡコントローラ１７との間には専用のビデオバス
が設けられているので（図１）、メディアプロセッサ１
６からＶＧＡコントローラ１７への表示データの転送は
そのビデオバスを介して実行することが好ましい。これ
は、ＰＣＩバス２００上のトラフィックをできるだけ少
なくするためである。
【００３９】次に、図８を参照して、ＤＶＤドライブ３
０からＡＶストリームを読み出し、それをデコードして
モニタに表示する場合を説明する。
【００４０】システム起動時には、バスマネージャによ
り、Ｉ／Ｏコントローラ（ＩＤＥ／ＡＴＡＰＩインター
フェイス）２２およびメディアプロセッサ１６に同一の
チャネル番号が割り当てられ（ここでは、チャネル
２）、且つＩＤＥ／ＡＴＡＰＩインターフェイスについ
てはチャネル２の送信側デバイス（ｏｕｔ）、メディア
プロセッサ１６についてはチャネル２の受信側デバイス
（ｉｎ）の指定がなされる。
【００４１】そして、バスマネージャがメディアプロセ
ッサ１６に対してＡＶストリームの受信及びデコードを
指示することにより、メディアプロセッサ１６がイニシ
エータとして動作し、ストリームアクセスのためのバス
サイクルを開始する。これにより、Ｉ／Ｏコントローラ
２２を介してＤＶＤドライブ３０からＡＶストリームが
読み出され、そのＡＶストリームがシステムメモリ１２
を介さずに、メディアプロセッサ１６に直接的に転送さ
れる。
【００４２】図９には、バスマネージャ１００とこれに
よって制御されるＰＣＩデバイスＡ，Ｂとの関係が示さ
れている。
【００４３】バスマネージャ１００は、ＡＶストリーム
の転送をストリームアクセスで実行させるための設定を
行うものであり、ＡＶストリームの転送時には、そのＡ
Ｖストリームの転送に係わる各ＰＣＩデバイスＡ，Ｂに
対してチャネル番号（ｃｈＮｏ．）および入出力チャネ
ル（ｉｎ／ｏｕｔ）の設定を行う。これにより、ＰＣＩ
デバイスＡ，Ｂ間で実行されるＰＣＩバスサイクルは通
常モードからストリームアクセスにモード変更され、ハ
ンドシェイク無しで、ダブルエッジアクセスによる高バ
ンド幅の転送が実行される。
【００４４】以上のように、本実施形態のシステムにお
いては、ＰＣＩバスサイクルの拡張により必要に応じて
バンド幅を高められるようにすることにより、ＡＶスト
リームとコンピュータデータの融合に好適なシステムを
実現することができる。また、本実施形態のシステム
は、コンピュータのみならず、セットトップボックス、
デジタルＴＶ、ゲーム機などの各種デジタル情報機器の
プラットフォームとして使用することができる。
【００４５】なお、本実施形態ではＰＣＩバスの拡張と
してストリームアクセスモードを実現したが、ＰＣＩバ
スに限らず、他のバスについても同様の拡張を行うこと
ができる。
【００４６】また、ＡＶストリームのみを扱うＰＣＩデ
バイスについては、データ転送を常にストリームアクセ
スで実行させるようにしてもよい。
【００４７】
【発明の効果】以上説明したように、本発明によれば、
ＰＣＩバスのような既存のバス上でストリームデータの
転送を効率よく行うことが可能となり、ＡＶストリーム
とコンピュータデータの融合に好適なシステムを実現で
きる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るデータ処理装置のシ
ステム構成を示すブロック図。
【図２】同実施形態で用いられるＰＣＩバスの標準的な
バスサイクルを説明するためのタイミングチャート。
【図３】同実施形態で用いられるバス・コマンドの定義
を説明するための図。
【図４】同実施形態で用いられるストリームアクセスの
原理を説明するための図。
【図５】同実施形態のシステムで使用されるチャネルコ
ントロールレジスタの内容を示す図。
【図６】同実施形態で用いられるストリームアクセス時
のバスサイクルを説明するためのタイミングチャート。
【図７】同実施形態のストリームアクセスを用いたＡＶ
ストリームのデータ転送の一例を示す図。
【図８】同実施形態のストリームアクセスを用いたＡＶ
ストリームのデータ転送の他の例を示す図。
【図９】同実施形態で用いられるバスマネージャとこれ
によって制御されるＰＣＩデバイスとの関係を示す図。
【符号の説明】
１１…ＣＰＵ １２…システムメモリ １６…メディアプロセッサ １７…ＶＧＡコントローラ ２０…ケーブル／サテライトチューナ ２１…ＩＥＥＥ１３９４インターフェイス ２２…Ｉ／Ｏコントローラ ２００…ＰＣＩバス

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 バスを介してデバイス間のデータ転送を
    実行するデータ処理装置において、 前記バスを介したデバイス間のデータ転送をハンドシェ
    イクによって実行する第１のバスサイクルモードと、前
    記バスを介したデバイス間のデータ転送を前記ハンドシ
    ェイク無しで実行する第２のバスサイクルモードとを有
    し、ストリームデータの転送のために、デバイス間のデ
    ータ転送を前記第２のバスサイクルモードで実行させる
    手段を具備することを特徴とするデータ処理装置。
  2. 【請求項２】 前記第１のバスサイクルモードは、バス
    サイクルを開始するマスタデバイスと、該マスタデバイ
    スから前記バスに出力されるＩ／Ｏまたはメモリアドレ
    スによって指定されたターゲットデバイスとの間で実行
    され、 前記第２のバスサイクルモードは、バスサイクルを開始
    するマスタデバイスが自身に割り当てられたチャネル番
    号を前記バス上に出力することにより、予め同一のチャ
    ネル番号が割り当てられたデバイス間で実行されること
    を特徴とする請求項１記載のデータ処理装置。
  3. 【請求項３】 前記第１のバスサイクルモードにおける
    データ転送は、クロックの立ち上がりおよび立ち下がり
    の一方のエッジに同期して実行され、 前記第２のバスサイクルモードにおけるデータ転送は、
    クロックの立ち上がりおよび立ち下がりの両エッジに同
    期して実行されることを特徴とする請求項１記載のデー
    タ処理装置。
  4. 【請求項４】 前記バスには、デバイス間のデータ転送
    をハンドシェイクで行うために必要なウェイト制御用の
    信号線が定義されており、 前記第２のバスサイクルモードでは、前記信号線を用い
    たウェイト制御を使用せずに、送信側のデバイスから受
    信側のデバイスへのデータ転送が投機的に実行されるこ
    とを特徴とする請求項１記載のデータ処理装置。
  5. 【請求項５】 前記バス上で実行されるバスサイクル
    は、バスサイクルの種別およびアドレスを指定するため
    のアドレスフェーズとそれに後続する１以上のデータフ
    ェーズとから構成され、 バスサイクルを開始するマスタデバイスがアドレスフェ
    ーズにて出力するコマンドによって、前記バス上で前記
    第１および第２のどちらのバスサイクルモードを実行す
    るかが決定されることを特徴とする請求項１記載のデー
    タ処理装置。
  6. 【請求項６】 バスを介してデバイス間のデータ転送を
    実行するデータ処理装置において、 ウェイト制御のためのレディー信号を用いることによ
    り、前記バスを介したデバイス間のデータ転送をハンド
    シェイク形式で実行する第１のバスサイクルモードと、
    前記レディー信号を使用せずに、前記バスを介したデバ
    イス間のデータ転送を前記ハンドシェイク無しで実行す
    る第２のバスサイクルモードとを有し、ストリームデー
    タの転送のために前記バス上で実行すべきバスサイクル
    を前記第２のバスサイクルモードに設定する手段を具備
    することを特徴とするデータ処理装置。
  7. 【請求項７】 バスサイクルの種別およびアドレスを指
    定するアドレスフェーズとそれに後続する１以上のデー
    タ転送フェーズとから構成されるバスサイクルの制御方
    法であって、 ストリームデータ転送のために拡張された拡張バスサイ
    クルモードの実行を示すコマンドを前記アドレスフェー
    ズにてバス上に出力し、 前記バス上で実行されるバスサイクルを、ウェイト制御
    のためのレディー信号を用いることによりデバイス間の
    データ転送をハンドシェイク形式で実行する標準バスサ
    イクルモードから、前記拡張バスサイクルモードに切り
    替え、 前記レディー信号を使用せずに、前記バスを介したデバ
    イス間のデータ転送を前記ハンドシェイク無しで実行さ
    せることを特徴とするバスサイクル制御方法。
  8. 【請求項８】 前記拡張バスサイクルモードは、同一チ
    ャネル番号が割り当てられたデバイス間で実行され、前
    記拡張バスサイクルモードを開始するバスマスタは、自
    身に割り当てられたチャネル番号を前記バス上に出力す
    ることによって、相手先となるターゲットデバイスを指
    定することを特徴とする請求項７記載のバスサイクル制
    御方法。
  9. 【請求項９】 前記標準バスサイクルモードにおけるデ
    ータ転送は、クロックの立ち上がりおよび立ち下がりの
    一方のエッジに同期して実行され、 前記拡張バスサイクルモードにおけるデータ転送は、ク
    ロックの立ち上がりおよび立ち下がりの両エッジに同期
    して実行されることを特徴とする請求項７記載のバスサ
    イクル制御方法。
JP2000025475A 2000-02-02 2000-02-02 データ処理装置およびバスサイクル制御方法 Pending JP2001216258A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000025475A JP2001216258A (ja) 2000-02-02 2000-02-02 データ処理装置およびバスサイクル制御方法
US09/772,869 US6721832B2 (en) 2000-02-02 2001-01-31 Data processing system and bus control method for stream data transfer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000025475A JP2001216258A (ja) 2000-02-02 2000-02-02 データ処理装置およびバスサイクル制御方法

Publications (1)

Publication Number Publication Date
JP2001216258A true JP2001216258A (ja) 2001-08-10

Family

ID=18551331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000025475A Pending JP2001216258A (ja) 2000-02-02 2000-02-02 データ処理装置およびバスサイクル制御方法

Country Status (2)

Country Link
US (1) US6721832B2 (ja)
JP (1) JP2001216258A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7831794B2 (en) 2005-06-30 2010-11-09 Kabushiki Kaisha Toshiba Memory card and host device thereof

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050063418A1 (en) * 2003-09-23 2005-03-24 Case Michael L. Tuner module utilizing device-specific controller
JP2009199344A (ja) * 2008-02-21 2009-09-03 Toshiba Corp データ処理装置
CN102207919A (zh) * 2010-03-30 2011-10-05 国际商业机器公司 加速数据传输的处理单元、芯片、计算设备和方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5029124A (en) * 1988-05-17 1991-07-02 Digital Equipment Corporation Method and apparatus for providing high speed parallel transfer of bursts of data
DE69132495T2 (de) * 1990-03-16 2001-06-13 Texas Instruments Inc Verteilter Verarbeitungsspeicher
US5717954A (en) * 1995-10-13 1998-02-10 Compaq Computer Corporation Locked exchange FIFO
EP0828394B1 (en) * 1996-09-06 2006-05-03 Samsung Electronics Co., Ltd. A device and method for converting data transfer rate in communication of digital audio/video data
US5974467A (en) * 1997-08-29 1999-10-26 Extreme Networks Protocol for communicating data between packet forwarding devices via an intermediate network interconnect device

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7831794B2 (en) 2005-06-30 2010-11-09 Kabushiki Kaisha Toshiba Memory card and host device thereof
US7886123B2 (en) 2005-06-30 2011-02-08 Kabushiki Kaisha Toshiba Memory card and host device thereof
US7890729B2 (en) 2005-06-30 2011-02-15 Kabushiki Kaisha Toshiba Memory card and host device thereof
US8924678B2 (en) 2005-06-30 2014-12-30 Kabushiki Kaisha Toshiba Memory card and host device thereof
US9465545B2 (en) 2005-06-30 2016-10-11 Kabushiki Kaisha Toshiba Memory card and host device thereof
US9857991B2 (en) 2005-06-30 2018-01-02 Toshiba Memory Corporation Memory card and host device thereof
US10198191B2 (en) 2005-06-30 2019-02-05 Toshiba Memory Corporation Memory card and host device thereof
US10732850B2 (en) 2005-06-30 2020-08-04 Toshiba Memory Corporation Memory card and host device thereof
US11016672B2 (en) 2005-06-30 2021-05-25 Toshiba Memory Coiporation Memory card and host device thereof
US11550478B2 (en) 2005-06-30 2023-01-10 Kioxia Corporation Method for transferring data on a memory card in synchonism with a rise edge and a fall edge of a clock signal
US11922022B2 (en) 2005-06-30 2024-03-05 Kioxia Corporation Method for transferring data on a memory card in synchronism with a rise edge and a fall edge of a clock signal

Also Published As

Publication number Publication date
US20010054125A1 (en) 2001-12-20
US6721832B2 (en) 2004-04-13

Similar Documents

Publication Publication Date Title
JP3926873B2 (ja) コンピュータシステム
US6237049B1 (en) Method and system for defining and discovering proxy functionality on a distributed audio video network
US20030191623A1 (en) Computer system capable of executing a remote operating system
JP2000032016A (ja) デジタル信号受信機、ネットワ―ク及びトランスポ―トストリ―ム送信方法
US6363428B1 (en) Apparatus for and method of separating header information from data in an IEEE 1394-1995 serial bus network
KR100381647B1 (ko) 데이터 전송 제어 장치 및 전자 기기
JP2001036588A (ja) データ転送制御装置及び電子機器
US7406570B2 (en) Multisystem network, and device and method for access to data storage
JPH10229410A (ja) データ処理装置、電子機器および通信システム
JP4703074B2 (ja) 電子ネットワークにおけるコンテクストを切り換える装置及び方法
US6041286A (en) Apparatus for and method of accurately obtaining the cycle time of completion of transmission of video frames within an isochronous stream of data transmitted over an IEEE 1394 serial bus network
US7130315B1 (en) Method of and apparatus for utilizing extended AV/C command and response frames including transaction label and common result/error code
US6813654B1 (en) Data processing apparatus having a flow control function for multi-cast transfer
KR100358090B1 (ko) 모듈라 텔레비젼용 하드디스크모듈 및 그것을 이용한 저장및 재생 방법
JP2001188753A (ja) メインメモリバッファを用いてコンピュータにおいて等時性データストリームを受信するシステム
JP2002368767A (ja) 信号処理装置および方法、記録媒体、並びにプログラム
JP2001216258A (ja) データ処理装置およびバスサイクル制御方法
US6681277B1 (en) Data processing apparatus and data transfer control method
US6728810B1 (en) Data processing apparatus and bus control method therefor
JPH11177588A (ja) 電子機器及びデータ通信方法
US20110239012A1 (en) Image processing device
JP3606145B2 (ja) データ転送制御装置及び電子機器
Wetzel et al. Consumer Applications of the IEEE 1394 Serial Bus, and a 1394/DV Video Editing System
JP2002152210A (ja) コントロール機器、ネットワークシステム、機器認識方法及び記録媒体
KR100320210B1 (ko) 디지털 티브이 시스템의 버스 구조