JP2001188753A - メインメモリバッファを用いてコンピュータにおいて等時性データストリームを受信するシステム - Google Patents

メインメモリバッファを用いてコンピュータにおいて等時性データストリームを受信するシステム

Info

Publication number
JP2001188753A
JP2001188753A JP2000304226A JP2000304226A JP2001188753A JP 2001188753 A JP2001188753 A JP 2001188753A JP 2000304226 A JP2000304226 A JP 2000304226A JP 2000304226 A JP2000304226 A JP 2000304226A JP 2001188753 A JP2001188753 A JP 2001188753A
Authority
JP
Japan
Prior art keywords
buffer
data stream
computer system
bus
isochronous data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000304226A
Other languages
English (en)
Inventor
Augusto C Cardoso Jr
シー． カルドソ ジュニア オーガスト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
B2C2 Inc
Original Assignee
B2C2 Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by B2C2 Inc filed Critical B2C2 Inc
Publication of JP2001188753A publication Critical patent/JP2001188753A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Radio Relay Systems (AREA)

Abstract

(57)【要約】 【課題】 多数回のプロセッサ割り込みを生じることな
く、コンピュータシステム内にあるアプリケーションに
等時性ストリームを伝送できる方法およびコンピュータ
システムを提供すること。 【解決手段】 本発明の方法は、コンピュータシステム
のメインメモリ内に等時性データストリームをバッファ
リングする等時性データストリームを受信する方法であ
って、コンピュータシステム内のインターフェース内に
おいて等時性データストリームを受信する工程と、イン
ターフェース内の等時性データストリームを復調して、
等時性データストリームを変調アナログ形式からデジタ
ル形式に変換する工程と、コンピュータシステム内のプ
ロセッサに割り込みをかけることなく、等時性データス
トリームをインターフェースからコンピュータシステム
のメインメモリ内のバッファ内に転送する工程と、デー
タを、バッファから、コンピュータシステム上のアプリ
ケーションプログラムと通信するドライバを介して渡す
工程と、を包含する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、コンピュータシス
テムおよびデータ送信に関する。より具体的には、本発
明は、コンピュータシステムにおいて等時性データスト
リームを受信する方法および装置であって、このコンピ
ュータシステムが、この等時性データストリームを、プ
ロセッサに割り込みをかけることなく、コンピュータシ
ステムのメインメモリ内にあるバッファ内に伝送する、
方法および装置に関する。
【０００２】
【従来の技術】近年のコンピュータネットワーク技術に
おける進歩によって、コンピュータネットワークを介し
てデータをコンピュータシステムに供給する速度が速く
なった。速度が速くなった分、コンピュータシステムの
ユーザに対して、ストリーミングビデオおよび高速イン
ターネットアクセスのような新しいサービスを提供する
ことが可能になった。残念なことに、このようなサービ
スを提供するためには、現存のコンピュータシステム設
計を超えるコンピュータシステム性能が必要である。
【０００３】
【発明が解決しようとする課題】具体的な問題の１つ
は、衛星のような遠隔送信機から「等時性（ｉｓｏｃｈ
ｒｏｎｏｕｓ）」データストリームを受信するとにに生
じる問題である。コンピュータネットワークを介した他
のタイプのデータ送信とは異なり、等時性データストリ
ームは、そのコンピュータシステムが追加分のデータを
受け入れることができるかどうかに関わらず、ある固定
されたレートで流れ込んでくる。
【０００４】これにより、等時性データストリームを処
理できるようにコンピュータシステムを設計することは
非常に困難である。アプリケーションがそのデータを見
る前にそのデータが失われないように、等時性データは
何らかの方法でバッファリングされなければならない。
しかし、データを処理するのに十分な時間をアプリケー
ションに与えるために十分な量のデータを受け入れられ
るようにするには、バッファはかなり大きくなければな
らない。結果的に、インターフェースカード内部で等時
性データをバッファリングするのに十分なメモリを提供
することにより、インターフェースカードのコストが大
幅に高くなり得る。
【０００５】さらに、従来のコンピュータシステムにお
いて、インターフェースカードからコンピュータシステ
ム内のアプリケーションに等時性データストリームを伝
送すると、各データパケットを伝送する毎にプロセッサ
割り込みが生じる。これは、そのコンピュータシステム
の性能を大幅に低下させ得る。なぜなら、１回の割り込
み毎に多数のプロセッササイクルが消費され、等時性デ
ータストリームを１度に１パケットずつ伝送するために
は多数回の割り込みが必要になるからである。
【０００６】データをバッファリングするためにインタ
ーフェースカードの内部に大量のメモリを提供すること
によるコストを生じることなく、等時性データストリー
ムをバッファリングできるコンピュータシステムが必要
とされている。
【０００７】さらに、多数回のプロセッサ割り込みを生
じることなく、コンピュータシステム内にあるアプリケ
ーションに等時性ストリームを伝送できるコンピュータ
システムが必要とされている。
【０００８】
【課題を解決するための手段】本発明の方法は、コンピ
ュータシステムのメインメモリ内に等時性データストリ
ームをバッファリングする等時性データストリームを受
信する方法であって、コンピュータシステム内のインタ
ーフェース内において等時性データストリームを受信す
る工程と、該インターフェース内の該等時性データスト
リームを復調して、該等時性データストリームを変調ア
ナログ形式からデジタル形式に変換する工程と、該コン
ピュータシステム内のプロセッサに割り込みをかけるこ
となく、該等時性データストリームを該インターフェー
スから該コンピュータシステムの該メインメモリ内のバ
ッファ内に転送する工程と、データを、該バッファか
ら、該コンピュータシステム上のアプリケーションプロ
グラムと通信するドライバを介して渡す工程とを包含す
る。
【０００９】本発明の方法は、前記バッファが、前記コ
ンピュータシステム内のオペレーティングシステムのシ
ステム領域内に存在してもよい。
【００１０】本発明の方法は、前記等時性データストリ
ームが、衛星から受信されてもよい。
【００１１】本発明の方法は、前記データを前記バッフ
ァから前記ドライバを介して渡す工程が、周期的タイマ
割り込み状態で該ドライバに対してトラッピングする工
程と、該データをパーシングして、どのタイプのデータ
が受信されているかを決定する工程と、該データを前記
アプリケーションプログラムに送信する工程と、をさら
に包含してもよい。
【００１２】本発明の方法は、前記等時性データストリ
ームを前記インターフェースから前記バッファ内に転送
する工程が、該等時性データストリームをバスを介して
ダイレクトメモリアクセス（ＤＭＡ）によって伝送する
工程を包含してもよい。
【００１３】本発明の方法は、前記等時性データストリ
ームを前記インターフェースから前記バッファ内に転送
する工程が、該インターフェース内のローカルバッファ
が満たされるまで待機する工程と、該インターフェース
においてバス上の制御を要求する工程と、該インターフ
ェースにおいて該バス上のマスターステータス許可を得
る工程と、データを、該ローカルバッファから該バスを
介して前記メインメモリ内の前記バッファ内に伝送する
工程と、をさらに包含してもよい。
【００１４】本発明の方法は、前記等時性データストリ
ームを受信する工程が、第２のローカルバッファから前
記メインメモリ内の前記バッファへとデータを伝送して
いる間に、前記ローカルバッファ内において該等時性デ
ータストリームを受信する工程と、該ローカルバッファ
から該メインメモリ内の該バッファにデータを伝送して
いる間に、該第２のローカルバッファ内において該等時
性データストリームを受信する工程と、のうちの１つを
包含してもよい。
【００１５】本発明の方法は、前記メインメモリ内の前
記バッファは、ファーストインファーストアウト（ＦＩ
ＦＯ）バッファとして構成されてもよい。
【００１６】本発明の方法は、コンピュータシステム初
期化処理の間に、前記メインメモリ内に前記バッファを
割り当てる工程をさらに包含してもよい。
【００１７】本発明の方法は、コンピュータシステムの
メインメモリ内に等時性伝送をバッファリングする等時
性伝送の受信方法であって、コンピュータシステム初期
化処理の間に、該メインメモリ内にバッファを割り当て
る工程であって、該バッファは、ファーストインファー
ストアウト（ＦＩＦＯ）バッファとして構成されてい
る、工程と、該コンピュータシステム内のインターフェ
ース内において等時性データストリームを受信する工程
であって、該等時性データストリームは衛星から受信さ
れる、工程と、該インターフェース内において該等時性
データストリームを復調して、該等時性データストリー
ムを変調アナログ形式からデジタル形式に変換する工程
と、該コンピュータシステム内のプロセッサに割り込み
をかけることなく、該等時性データストリームを該イン
ターフェースから該コンピュータシステムの該メインメ
モリ内の該バッファ内に転送する工程であって、該イン
ターフェース内のローカルバッファが満たされるまで待
機する工程と、該インターフェースにおいてバス上の制
御を要求する工程と、該インターフェースにおいて該バ
ス上のマスターステータス許可を得る工程と、データ
を、ダイレクトメモリアクセス（ＤＭＡ）によって、該
ローカルバッファから該バスを介して該メインメモリ内
の該バッファ内に伝送する工程と、によって転送され
る、工程と、データを、該バッファから、該コンピュー
タシステム上のアプリケーションプログラムと通信する
ドライバを介して渡す工程であって、該工程は、周期的
タイマ割り込み状態で該ドライバに対してトラップする
工程と、該データを該アプリケーションプログラムに送
信する工程と、によって行われる、工程と、を包含す
る。
【００１８】本発明の方法は、前記等時性データストリ
ームを受信する工程が、第２のローカルバッファから前
記メインメモリ内の前記バッファにデータを伝送してい
る間に、前記ローカルバッファ内において該等時性デー
タストリームを受信する工程と、該ローカルバッファか
ら該メインメモリ内の該バッファにデータを伝送してい
る間に、該第２のローカルバッファ内において該等時性
データストリームを受信する工程と、の１つをを包含し
てもよい。
【００１９】本発明の方法は、前記メインメモリ内の前
記バッファは、前記コンピュータシステム内のオペレー
ティングシステムのシステム領域内に存在してもよい。
【００２０】本発明の装置は、等時性データストリーム
を受信して、該等時性データストリームをコンピュータ
システム内にあるメインメモリ内のバッファに転送する
ように構成されたコンピュータシステム内の装置であっ
て、該等時性データストリームを受信する該コンピュー
タシステム内のインターフェースモジュールと、該等時
性データストリームを復調して、該等時性データストリ
ームを変調アナログ形式からデジタル形式に変換する、
該インターフェースモジュール内の復調器と、該インタ
ーフェースモジュール内にあり該復調器に接続されたロ
ーカルバッファであって、該等時性データストリームか
らある単位のデータを記憶するローカルバッファと、該
インターフェースモジュール内のバスインターフェース
であって、該コンピュータシステム内のバスを介した通
信を促進するように構成されたバスインターフェース
と、該インターフェースモジュール内のコントローラで
あって、該コンピュータシステム内のプロセッサに割り
込みをかけることなく、ある単位のデータを該ローカル
バッファから該バスを介して該コンピュータシステム内
の該メインメモリ内の該バッファに移動させるためのＤ
ＭＡ処理を行うように構成されたコントローラと、を備
える。
【００２１】本発明の装置は、前記コントローラは、前
記ローカルバッファが満たされるまで待機し、バスの上
の制御を要求し、該バス上のマスターステータス許可を
受け、データを、該ローカルバッファから該バスを介し
て前記メインメモリの前記バッファ内に伝送する、こと
により、前記ＤＭＡ処理を実行するように構成されても
よい。
【００２２】本発明の装置は、前記データ単位は、１回
のブロック転送処理において前記バスを介して伝送でき
るデータ量であってもよい。
【００２３】本発明の装置は、前記インターフェースモ
ジュール内にあり前記復調器に接続され、前記等時性デ
ータストリームからのある単位のデータを記憶するため
の第２のローカルバッファをさらに備え、該第２のロー
カルバッファは、前記ローカルバッファから前記バスを
介してデータが伝送されている間に、該等時性データス
トリームからロードされ、該ローカルバッファは、該第
２のローカルバッファから該バスを介してデータが伝送
されている間に、該等時性データストリームからロード
されてもよい。
【００２４】本発明の装置は、前記等時性データストリ
ームが衛星から受信されてもよい。
【００２５】本発明の装置は、前記メインメモリ内の前
記バッファは、前記コンピュータシステムの該メインメ
モリ内のオペレーティングシステムのシステム領域内に
存在してもよい。
【００２６】本発明のコンピュータシステムは、等時性
データストリームを受信するように構成されたコンピュ
ータシステムであって、プロセッサと、メインメモリ
と、該プロセッサに接続されたバスと、該等時性データ
ストリームを受信する該コンピュータシステム内のイン
ターフェースモジュールと、該等時性データストリーム
を復調して、該等時性データストリームを変調アナログ
形式からデジタル形式に変換する、復調器と、該復調器
に接続されたローカルバッファであって、該等時性デー
タストリームからのある単位のデータを記憶するローカ
ルバッファと、該インターフェースモジュール内のバス
インターフェースであって、該バスを介した通信を促進
するように構成されたバスインターフェースと、該イン
ターフェースモジュール内のコントローラであって、該
プロセッサに割り込みをかけることなく、ある単位のデ
ータを該ローカルバッファから該バスを介して該メイン
メモリ内のバッファに移動させるためのＤＭＡ処理を行
うように構成されたコントローラと、を備える。
【００２７】本発明のコンピュータシステムは、前記コ
ントローラが、前記ローカルバッファが満たされるまで
待機し、前記バス上の制御を要求し、該バス上のマスタ
ーステータス許可を受け、データを、該ローカルバッフ
ァから該バスを介して前記メインメモリ内の前記バッフ
ァ内に伝送する、ことにより、前記ＤＭＡ処理を行うよ
うに構成されてもよい。
【００２８】本発明のコンピュータシステムは、前記等
時性データストリームが衛星から受信されてもよい。本
発明のコンピュータシステムは、前記プロセッサが、周
期的タイマ割り込み状態でドライバに対してトラップ
し、前記バッファからのデータをパーシングして、どの
タイプのデータを受信しているのかを決定し、該データ
をアプリケーションプログラムに送信する、ように構成
されてもよい。
【００２９】本発明のコンピュータシステムは、前記イ
ンターフェースモジュール内にあり、前記復調器に接続
され、前記等時性データストリームからある単位のデー
タを記憶するための第２のローカルバッファをさらに備
え、該第２のローカルバッファは、前記ローカルバッフ
ァから前記バスを介してデータが伝送されている間に、
該等時性データストリームからロードされ、該ローカル
バッファは、該第２のローカルバッファから該バスを介
してデータが伝送されている間に、該等時性データスト
リームからロードされてもよい。
【００３０】本発明のコンピュータシステムは、前記メ
インメモリ内の前記バッファは、ファーストインファー
ストアウト（ＦＩＦＯ）バッファとして構成されてもよ
い。
【００３１】本発明のコンピュータシステムは、コンピ
ュータシステム初期化処理の間に、前記メインメモリ内
に前記バッファを割り当てるメカニズムをさらに備え
た、請求項１９に記載のコンピュータシステム。
【００３２】本発明のコンピュータシステムは、前記メ
インメモリ内の前記バッファは、前記コンピュータシス
テムの該メインメモリ内のオペレーティングシステムの
システム領域内に存在してもよい。
【００３３】本発明のコンピュータシステムは、等時性
データストリームを受信するように構成されたコンピュ
ータシステムであって、プロセッサと、メインメモリ
と、該等時性データストリームからのデータを格納する
ためのファーストインファーストアウト（ＦＩＦＯ）バ
ッファとして構成されている、該メインメモリ内のバッ
ファと、コンピュータシステム初期化処理の間に、該メ
インメモリ内に該バッファを割り当てるメカニズムと、
該プロセッサに接続されたバスと、該等時性データスト
リームを衛星から受信する該コンピュータシステム内の
インターフェースモジュールと、該インターフェースモ
ジュール内にあり、該等時性データストリームを復調し
て、該等時性データストリームを変調アナログ形式から
デジタル形式に変換する、復調器と、該インターフェー
スモジュール内にあり該復調器に接続されたローカルバ
ッファであって、該等時性データストリームからある単
位のデータを記憶するローカルバッファと、該インター
フェースモジュール内にあり該復調器に接続された第２
のローカルバッファであって、該等時性データストリー
ムからある単位のデータを記憶する第２のローカルバッ
ファと、該第２のローカルバッファは、該ローカルバッ
ファから該バスを介してデータが伝送されている間に、
該等時性データストリームからロードされ、該ローカル
バッファは、該第２のローカルバッファから該バスを介
してデータが伝送されている間に、該等時性データスト
リームからロードされ、該インターフェースモジュール
内のバスインターフェースであって、該バスを介した通
信を容易にするように構成されたバスインターフェース
と、該インターフェースモジュール内のコントローラで
あって、ある単位のデータを該ローカルバッファから該
バスを介して該メインメモリ内の該バッファに移動させ
るためのＤＭＡ処理を実行するように構成されたコント
ローラと、をさらに備え、該コントローラは、該ローカ
ルバッファが満たされるまで待機し、該バスの制御を要
求し、該バス上でのマスターステータス許可を受け、デ
ータを、該ローカルバッファから該バスを介して該メイ
ンメモリ内の該バッファ内に伝送する、ように構成され
る。
【００３４】本発明のある実施形態は、等時性データス
トリームを受信するシステムであって、コンピュータシ
ステム内のメインメモリ内において等時性データストリ
ームをバッファリングするシステムを提供する。このシ
ステムは、コンピュータシステム内のインターフェース
内において等時性データストリームを受信することによ
って動作する。このシステムは、この等時性データスト
リームを復調して、等時性データストリームを変調アナ
ログ形式からデジタル形式に変換する。次に、このシス
テムは、プロセッサに割り込みをかけることなく、等時
性データストリームをインターフェースからコンピュー
タシステムのメインメモリ内のバッファ内に転送する。
次に、このデータは、コンピュータシステム上のアプリ
ケーションプログラムと通信するドライバを介してバッ
ファから渡される。
【００３５】本発明のある実施形態において、メインメ
モリ内のバッファは、コンピュータシステムのオペレー
ティングシステム内のシステム領域内に存在する。
【００３６】本発明のある実施形態において、等時性デ
ータストリームは衛星から受信される。
【００３７】本発明のある実施形態において、ドライバ
を介してバッファからデータを渡す処理は、周期的タイ
マ割り込み状態でドライバに対してトラッピングをかけ
ることを含む。ドライバは、このデータを渡して、どの
タイプのデータを受信しているのかを決定し、このデー
タをアプリケーションプログラムに送信する。
【００３８】本発明のある実施形態において、インター
フェースから等時性データストリームを転送する処理
は、ダイレクトメモリアクセス（ＤＭＡ）を用いて行わ
れる。
【００３９】本発明のある実施形態において、インター
フェースからバッファ内へと等時性データストリームを
転送する処理は、インターフェース内にあるローカルバ
ッファが満たされるまで待機することを含む。バスマス
ターステータス許可を得ると、システムは、ローカルバ
ッファからバスを介してメインメモリ内のバッファ内に
データを伝送する。
【００４０】本発明のある実施形態において、等時性デ
ータストリームを受信する処理は、第２のローカルバッ
ファからメインメモリ内のバッファにデータが伝送され
ている間に、第２のローカルバッファ内に前記等時性デ
ータストリームを受信することを含む。この処理はま
た、ローカルバッファからメインメモリ内のバッファに
データが伝送されている間に、第２のローカルバッファ
内に等時性データストリームを受信することをも含む。
【００４１】本発明のある実施形態において、メインメ
モリ内のバッファはファーストインファーストアウト
（ＦＩＦＯ）バッファとして構成されている。
【００４２】本発明のある実施形態においては、コンピ
ュータシステム初期化処理の間に、前記メインメモリ内
にバッファを割り当てる。
【００４３】
【発明の実施の形態】本願は、１９９９年１０月４日に
出願された米国仮出願第６０／１５７，５５８号に基づ
く優先権を主張する。
【００４４】以下の説明は、当業者が本発明を実施する
ことを可能にするものであり、本発明を、特定の用途お
よびその要件のコンテキストにおいて説明するものであ
る。当業者であれば本明細書中に開示されている実施形
態に対する様々な改変例を為すことは容易であり、本明
細書中に規定する一般原理は本発明の趣旨および範囲を
逸脱することなく他の実施形態および用途に適用可能で
ある。従って、本発明の範囲は、ここに示される実施形
態に限定されるものではなく、本明細書中に開示されて
いる原理および特徴に見合う最大限の範囲である。
【００４５】この詳細な説明に記載されているデータ構
造およびコードは、典型的には、コンピュータ可読記憶
媒体に記憶される。このコンピュータ可読記憶媒体は、
コンピュータシステムによって用いられるコードおよび
／またはデータを記憶できる任意のデバイスまたは媒体
であり得る。例えば、以下に限定はされないが、ディス
クドライブ、磁気テープ、ＣＤ（コンパクトディスク）
およびＤＶＤ（デジタルビデオディスク）、ならびに、
発信媒体（信号を変調する搬送波があるものも、搬送波
がないものも含む）で具現化されたコンピュータ命令信
号等の磁気記憶デバイスおよび光学記憶デバイスが含ま
れる。この発信媒体は、例えば、インターネットのよう
な通信ネットワークを含み得る。
【００４６】（コンピュータシステム）図１は、本発明
の実施形態による、衛星１０１から等時性データストリ
ームを受信するコンピュータシステムを示す。衛星１０
１は、動画専門家グループ（ＭＰＥＧ）２転送ストリー
ム等の転送ストリームを送信する能力を有するあらゆる
タイプの放送衛星または通信衛星を含み得る。衛星１０
１からの信号を、衛星通信用受信アンテナ１０５で受信
する。衛星通信用受信アンテナ１０５は、インターフェ
ースモジュール１０３に接続されている。インターフェ
ースモジュール１０３は、衛星１０１からの信号をコン
ピュータシステムが操作できるデジタル形式に変換す
る。
【００４７】図１に示すコンピュータシステムは、ノー
スブリッジ１０２に接続されたプロセッサ１１２を含
む。プロセッサ１１２は、あらゆるタイプの汎用または
専用プロセッサであり、例えば、マイクロプロセッサ、
メインフレームコンピュータ、デジタル信号プロセッ
サ、グラフィカルスプロセッサまたはデバイスコントロ
ーラを含むが、これらに限定はされない。
【００４８】ノースブリッジ１０２は、プロセッサ１１
２をメモリ１０４およびバス１０６に接続する。メモリ
１０４は、コンピュータシステムの「メインメモリ」で
あり、そのコンピュータシステムのためのコードおよび
／またはデータを記憶するために使用される。メモリ１
０４は、あらゆるタイプの揮発性または不揮発性ランダ
ムアクセスメモリを含み得る。メモリ１０４は、バッフ
ァ１０７、ドライバ１０９およびアプリケーション１１
１を含む複数の部材を備えいてる。バッファ１０７は、
インターフェースモジュール１０３とアプリケーション
１１１との間の移行時にデータをバッファリングするた
めに使用されるメモリ１０４内のバッファである。バッ
ファ１０７は、ＦＩＦＯとして構成可能であることに留
意されたい。ドライバ１０９は、アプリケーション１１
１が、衛星１０１からの等時性データストリームにアク
セスするためのメカニズムである。アプリケーション１
１１は、等時性データストリームを参照するあらゆるタ
イプのアプリケーションを含み得る。これは、ＴＶチャ
ネルからストリーミングビデオを提供するアプリケーシ
ョン、オーディオ信号を提供するアプリケーション、ま
たは、高速なウェブブラウズ機能を提供するアプリケー
ションを含み得る。
【００４９】バス１０６は、ノースブリッジ１０２をサ
ウスブリッジ１１８に接続する。バス１０６は、ノース
ブリッジ１０２をコンピュータシステム内の他のデバイ
ス（例えば、周辺デバイスおよびメモリデバイス）に接
続するためのあらゆるタイプの通信チャネルを含み得
る。本発明のある実施形態において、バス１０６はＰＣ
Ｉバスである。
【００５０】サウスブリッジ１１８は、コンピュータシ
ステムの複数の構成要素を互いに接続するための回路構
成を含む。より具体的には、サウスブリッジ１１８は、
バス１０６を周辺バス１２０に接続する。
【００５１】周辺バス１２０は、サウスブリッジ１１８
をコンピュータシステム内の他のデバイス（例えば、周
辺デバイスおよびメモリデバイス）に接続するためのあ
らゆるタイプの通信チャネルを含み得る。本発明のある
実施形態において、周辺バス１２０は、ＩＳＡバスを含
む。周辺バス１２０は、ＢＩＯＳ１４２を含むＲＯＭ１
４０に接続される。周辺バス１２０は、さらに、Ｉ／Ｏ
回路１５０に接続されており、Ｉ／Ｏ回路１５０自体は
キーボード１５２およびマウス１５４に接続されてい
る。
【００５２】バス１０６はまた、グラフィカルスコント
ローラ１５６に接続されている。グラフィカルスコント
ローラ１５６は、コンピュータシステムにおいてグラフ
ィカルスイメージを処理するためのあらゆるタイプの処
理回路構成および／またはメモリを含み得る。グラフィ
カルスコントローラ１５６は、グラフィカルスイメージ
を表示するディスプレイ１５８に接続されている。ディ
スプレイ１５８を用いて、ＴＶチャネル１６０の形態の
生放送ビデオ供給信号を表示することが可能である。ま
た、ディスプレイ１５８を用いて、インターネット上の
ウェブサイトにアクセスするためのウェブブラウザ１６
２用のイメージを表示することもできる。
【００５３】図１に示すシステムは、概ね、以下のよう
に動作する。等時性データストリームが、衛星１０１か
ら衛星通信用受信アンテナ１０５へと間断無く流れ込ん
でくる。このデータストリームは、インターフェースモ
ジュール１０３を通り、バス１０６およびノースブリッ
ジ１０２を渡って、メモリ１０４内のバッファ１０７に
入る。このデータは、バッファ１０７から、ドライバ１
０９を通ってアプリケーション１１１に入る。アプリケ
ーション１１１は、そのデータを用いて様々なことがで
きる。このデータがグラフィカルイメージまたはビデオ
イメージで構成されている場合、アプリケーション１１
１は、このデータを、バス１０６、グラフィカルスコン
トローラ１５６を介してディスプレイ１５８に送信し、
コンピュータシステムのユーザがこれを見られるように
する。
【００５４】（インターフェースモジュール）図２は、
本発明の実施形態によるインターフェースモジュール１
０３の内部構造を示す。インターフェースモジュール１
０３は、チューナ２０２、復調器２０４、および、特定
用途向け集積回路（ＡＳＩＣ）２０６を含む。チューナ
２０２は、衛星からの信号を受信するようにチューニン
グできるあらゆるタイプの回路を含み得る。復調器２０
４は、チューナ２０２を介して衛星から受信した信号を
復調できるあらゆるタイプの回路を含み得る。復調器２
０４は、衛星からの信号をデジタル形式に変換する。デ
ジタル形式に変換された信号は、データライン２１５お
よび制御ライン２１７を介してＡＳＩＣ２０６に伝送さ
れる。
【００５５】ＡＳＩＣ２０６は、ＰＣＩバス１０６およ
び復調器２０４とインターフェースをとる回路構成、お
よび、インターフェースモジュール１０３の動作を制御
する回路構成を含む。より具体的には、ＡＳＩＣ２０６
は、ＰＣＩコア２０８、バッファ２１１、転送インター
フェース２１０、およびチューナ２０２を含む。ＰＣＩ
コア２０８は、ＰＣＩバス１０６とインターフェースを
とる標準的な回路構成を含む。
【００５６】バッファ２１１は、インターフェースモジ
ュール１０３とメモリ１０４内のバッファ１０７との間
の移行時にデータを記憶するために使用される小型のバ
ッファを含む。図示した実施形態の場合、バッファ２１
１は、「ピンポン」式に動作するＦＩＦＯ２１２および
２１３を含む。ＦＩＦＯ２１２において等時性データス
トリームによって満たされつつあるとき、ＦＩＦＯ２１
３の内容は、ＰＣＩバス１０６を介して、メモリ１０４
内のバッファ１０７に伝送される。ＦＩＦＯ２１３が等
時性データストリームによって満たされつつあるとき、
ＦＩＦＯ２１２の内容は、ＰＣＩバス１０６を介して、
バッファ１０７に伝送される。等時性データストリーム
を受信している間、ＦＩＦＯ２１２および２１３はこの
ようにして交互に動作する。本発明のある実施形態にお
いて、ＦＩＦＯ２１２および２１３は、等時性データス
トリームのうちの１パケット分のデータを記憶するだけ
のメモリしか持たない。別の実施形態においては、ＦＩ
ＦＯ２１２および２１３は、１回のブロック転送処理に
よってＰＣＩバス１０６を介して転送され得る量のデー
タだけを記憶するだけのメモリしか持たない。このよう
にＦＩＦＯ２１２および２１３の大きさを最小限に抑え
ておくことによって、インターフェースモジュール１０
３のコストを大幅に低減することができる。よって、本
発明では、アプリケーション１１１のための等時性デー
タストリームを記憶するのに、インターフェースモジュ
ール１０３内に設けられた大型のバッファではなく、メ
モリ１０４内のバッファ１０７を用いている。
【００５７】転送インターフェース２１０は、データラ
イン２１５および制御ライン２１７上において、転送パ
ケット信号（例えば、動画専門家グループ（ＭＰＥＧ）
２パケット）を受信するための回路構成を含む。転送イ
ンターフェース２１０はまた、バッファ書き込みアドレ
ス２０７を含む。バッファ書き込みアドレス２０７は、
等時性データストリームが書き込まれていくバッファ２
１１内のアドレスの記録をとるものである。
【００５８】コントローラ２０９は、インターフェース
モジュール１０３の動作を制御する複数の有限状態マシ
ンを含む。これらの有限状態マシンは、より詳細に後述
する。コントローラ２０９は、ＡＳＩＣ２０６内におい
て、転送インターフェース２１０、バッファ２１１およ
びＰＣＩコア２０８に直接接続されている。コントロー
ラ２０９は、Ｉ2Ｃバス２１４を介してチューナ２０２
および復調器２０４にも接続されている。
【００５９】（インターフェースモジュールのコントロ
ーラ）図３は、本発明の実施形態による、インターフェ
ースモジュール１０３内にあるコントローラ２０９の内
部構造を示す。コントローラ２０９は、マスター有限状
態マシン（ＦＳＭ）３０１、ターゲットＦＳＭ３１０、
およびレジスタ３０２を含む。大まかに言って、レジス
タ３０２は、コントローラ２０９のための制御およびス
テータスレジスタを含む。レジスタ３０２から制御信号
が発生し、これらの制御信号は、Ｉ2Ｃバス２１４を通
ってチューナ２０２および復調器２０４まで伝搬する。
その他の制御信号３１２もレジスタ３０２から発生す
る。これらその他の制御信号３１２は、インターフェー
スモジュール１０３内の他の構成要素を制御する。
【００６０】大まかに言って、ターゲットＦＳＭ３１０
は、インターフェースモジュール１０３がインターフェ
ースモジュール１０３内のＰＣＩターゲットとして機能
することを可能にするものである。これにより、インタ
ーフェースモジュール１０３は、ＰＣＩバス１０６上の
バスマスターのターゲットとしてＰＣＩバス１０６から
データを受信できるようになる。
【００６１】大まかに言って、マスターＦＳＭ３０１
は、インターフェースモジュール１０３がインターフェ
ースモジュール１０３内においてＰＣＩマスターとして
機能することを可能にするものである。マスターＦＳＭ
３０１は、バス１０６上におけるマスターステータスを
要求し、バス１０６を介したインターフェースモジュー
ル１０３からのデータ伝送を調整する。この目的のため
に、マスターＦＳＭ３０１は、制御ＦＳＭ３０４、カウ
ンタＦＳＭ３０６、およびデータ伝送ＦＳＭ３０８を含
む複数の有限状態マシンを備えている。制御ＦＳＭ３０
４は、転送インターフェース２１０からバッファ書き込
みアドレス２０７を受信する。ＦＩＦＯ２１２またはＦ
ＩＦＯ２１３が満たされると、制御ＦＳＭ３０４は、Ｆ
ＩＦＯ２１２またはＦＩＦＯ２１３の内容をメモリ１０
４内にあるバッファ１０７内に伝送する処理を開始す
る。カウンタＦＳＭ３０６は、バッファ読み出しアドレ
ス３１１を生成する。バッファ読み出しアドレス３１１
は、メモリ１０４内のバッファ１０７へと伝送するため
のデータが読み出されるバッファ２１１内のアドレスを
示す。データ伝送ＦＳＭ３０８は、ＰＣＩコア２０８と
通信して、ＰＣＩバス１０６を介したデータ伝送処理を
調整する。
【００６２】（等時性データを受信する処理）図４は、
本発明の実施形態による、等時性データストリームを受
信する処理を示すフローチャートである。このシステム
は、始めに、コンピュータシステムのメインメモリ内に
バッファを割り当てる（工程４０２）。これは、図１に
おいて、メモリ１０４内にバッファ１０７を割り当てる
ことに相当する。本発明のある実施形態において、バッ
ファ１０７は、このコンピュータシステム上で実行して
いるオペレーティングシステムのシステム空間内に割り
当てられる。ある実施形態において、バッファ１０７
は、システムブート処理中に、ロム１４０内にあるＢＩ
ＯＳ１４２にブートコードによって割り当てられる。
【００６３】次に、システムは、インターフェースモジ
ュール１０３内において、衛星１０１からの等時性デー
タストリームを含む信号を受信する（工程４０４）。こ
の信号は、インターフェースモジュール１０３内のチュ
ーナ２０２で受信される。次に、システムは、復調器２
０４を通すことによってこの信号を復調し（工程４０
６）、この信号をＦＩＦＯ２１２および２１３に渡す。
【００６４】システムは、ＦＩＦＯ２１２および２１３
が満たされるまで待機する（工程４０８）。１つのバッ
ファが満たされると、マスターＦＳＭ３０１は、バス１
０６の制御を要求する（工程４１０）。最終的にバス１
０６が解放されたときに、インターフェースモジュール
１０３は、バス１０６上でのマスターステータス許可
（ｇｒａｎｔ）を得る（工程４１２）。
【００６５】次に、インターフェースモジュール１０３
は、ダイレクトメモリアクセス（ＤＭＡ）によって、デ
ータを、ＦＩＦＯ２１２またはＦＩＦＯ２１３のいずれ
かからメモリ１０４内のバッファ１０７に伝送する（工
程４１４）。周知であるように、ＤＭＡ伝送は、伝送デ
ータをプロセッサ１１２に通すことなく行うことができ
る。
【００６６】メモリ１０４内のバッファ１０７にデータ
を記憶した後は、プロセッサ１１２が制御を引き継ぐ。
周期的に生じるシステムタイマ割り込みがかかると、プ
ロセッサ１１２は、ドライバ１０９にトラップする。ド
ライバ１０９は、バッファ１０７からアプリケーション
１１１にデータを送信する。本発明のある実施形態にお
いては、ドライバ１０９は、アプリケーション１１１と
通信する第２のドライバ（図示せず）にデータを送信す
る。本発明のある実施形態において、ドライバ１０９
は、データをパーシングして、どのタイプのデータを受
信しているのかを決定する。そのデータがヌルパケット
を含んでいる場合、このヌルパケットはアプリケーショ
ン１１１に送信されない。
【００６７】本発明のある実施形態によれば、等時性デ
ータストリームを受信するシステムであって、コンピュ
ータシステム内のメインメモリ内において等時性データ
ストリームをバッファリングするシステムが提供され
る。このシステムは、コンピュータシステム内のインタ
ーフェース内において等時性データストリームを受信す
ることによって動作する。このシステムは、この等時性
データストリームを復調して、前記等時性データストリ
ームを変調アナログ形式からデジタル形式に変換する。
次に、このシステムは、プロセッサに割り込みをかける
ことなく、前記等時性データストリームを前記インター
フェースから前記コンピュータシステムの前記メインメ
モリ内のバッファ内に転送する。次に、このデータは、
コンピュータシステム上のアプリケーションプログラム
と通信するドライバを介してバッファから渡される。
【００６８】本発明を衛星伝送信号を受信するシステム
に関連して説明したが、本発明は、等時性データストリ
ームを受信するあらゆるタイプのシステムに広く適用可
能であり、衛星からのデータを受信するシステムに限定
はされない。
【００６９】上記本発明の実施形態の説明は、例示およ
び説明のために行ったに過ぎない。これらの説明は、全
てを網羅したものでもないし、本発明を開示された形態
に限定するものでもない。従って、多数の改変例および
変形例が当業者には明白である。さらに、上記開示内容
は、本発明を限定するものではない。本発明の範囲は、
上掲の請求の範囲によって規定される。
【００７０】
【発明の効果】本発明により、データをバッファリング
するためにインターフェースカードの内部に大量のメモ
リを提供することによるコストを生じることなく、等時
性データストリームをバッファリングできるコンピュー
タシステムを提供することが可能になる。さらに、本発
明により、多数回のプロセッサ割り込みを生じることな
く、コンピュータシステム内にあるアプリケーションに
等時性ストリームを伝送できるコンピュータシステムを
提供することが可能になる。
【図面の簡単な説明】
【図１】図１は、本発明の実施形態による、衛星から等
時性データストリームを受信するコンピュータシステム
を示す。
【図２】図２は、本発明の実施形態による、衛星データ
を受信するインターフェースモジュールの内部構造を示
す。
【図３】本発明の実施形態による、インターフェースモ
ジュールのコントローラの内部構造を示す。
【図４】本発明の実施形態による、等時性データストリ
ームを受信する処理を示すフローチャートである。
【符号の説明】
１０３ インターフェイスモジュール１０３ １０４ メモリ ２１０ 転送インターフェイス １１２ プロセッサ
───────────────────────────────────────────────────── フロントページの続き (71)出願人 500461767 2020 Ｃｈａｌｌｅｎｇｅｒ Ｄｒｉｖ ｅ， Ｓｕｉｔｅ 101， Ａｌａｍｅｄ ａ， Ｃａｌｉｆｏｒｎｉａ 94501， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍ ｅｒｉｃａ

Claims (27)

    【特許請求の範囲】
  1. 【請求項１】 コンピュータシステムのメインメモリ内
    に等時性データストリームをバッファリングする等時性
    データストリームを受信する方法であって、 コンピュータシステム内のインターフェース内において
    等時性データストリームを受信する工程と、 該インターフェース内の該等時性データストリームを復
    調して、該等時性データストリームを変調アナログ形式
    からデジタル形式に変換する工程と、 該コンピュータシステム内のプロセッサに割り込みをか
    けることなく、該等時性データストリームを該インター
    フェースから該コンピュータシステムの該メインメモリ
    内のバッファ内に転送する工程と、 データを、該バッファから、該コンピュータシステム上
    のアプリケーションプログラムと通信するドライバを介
    して渡す工程と、を包含する、方法。
  2. 【請求項２】 前記バッファが、前記コンピュータシス
    テム内のオペレーティングシステムのシステム領域内に
    存在する、請求項１に記載の方法。
  3. 【請求項３】 前記等時性データストリームが、衛星か
    ら受信される、請求項１に記載の方法。
  4. 【請求項４】 前記データを前記バッファから前記ドラ
    イバを介して渡す工程が、 周期的タイマ割り込み状態で該ドライバに対してトラッ
    ピングする工程と、 該データをパーシングして、どのタイプのデータが受信
    されているかを決定する工程と、 該データを前記アプリケーションプログラムに送信する
    工程と、をさらに包含している、請求項１に記載の方
    法。
  5. 【請求項５】 前記等時性データストリームを前記イン
    ターフェースから前記バッファ内に転送する工程が、該
    等時性データストリームをバスを介してダイレクトメモ
    リアクセス（ＤＭＡ）によって伝送する工程を包含す
    る、請求項１に記載の方法。
  6. 【請求項６】 前記等時性データストリームを前記イン
    ターフェースから前記バッファ内に転送する工程が、 該インターフェース内のローカルバッファが満たされる
    まで待機する工程と、 該インターフェースにおいてバス上の制御を要求する工
    程と、 該インターフェースにおいて該バス上のマスターステー
    タス許可を得る工程と、 データを、該ローカルバッファから該バスを介して前記
    メインメモリ内の前記バッファ内に伝送する工程と、を
    さらに包含する、請求項５に記載の方法。
  7. 【請求項７】 前記等時性データストリームを受信する
    工程が、 第２のローカルバッファから前記メインメモリ内の前記
    バッファへとデータを伝送している間に、前記ローカル
    バッファ内において該等時性データストリームを受信す
    る工程と、 該ローカルバッファから該メインメモリ内の該バッファ
    にデータを伝送している間に、該第２のローカルバッフ
    ァ内において該等時性データストリームを受信する工程
    と、の１つを包含する、請求項１に記載の方法。
  8. 【請求項８】 前記メインメモリ内の前記バッファは、
    ファーストインファーストアウト（ＦＩＦＯ）バッファ
    として構成されている、請求項１に記載の方法。
  9. 【請求項９】 コンピュータシステム初期化処理の間
    に、前記メインメモリ内に前記バッファを割り当てる工
    程をさらに包含する、請求項１に記載の方法。
  10. 【請求項１０】 コンピュータシステムのメインメモリ
    内に等時性伝送をバッファリングする等時性伝送の受信
    方法であって、 コンピュータシステム初期化処理の間に、該メインメモ
    リ内にバッファを割り当てる工程であって、該バッファ
    は、ファーストインファーストアウト（ＦＩＦＯ）バッ
    ファとして構成されている、工程と、 該コンピュータシステム内のインターフェース内におい
    て等時性データストリームを受信する工程であって、該
    等時性データストリームは衛星から受信される、工程
    と、 該インターフェース内において該等時性データストリー
    ムを復調して、該等時性データストリームを変調アナロ
    グ形式からデジタル形式に変換する工程と、 該コンピュータシステム内のプロセッサに割り込みをか
    けることなく、該等時性データストリームを該インター
    フェースから該コンピュータシステムの該メインメモリ
    内の該バッファ内に転送する工程であって、 該インターフェース内のローカルバッファが満たされる
    まで待機する工程と、 該インターフェースにおいてバス上の制御を要求する工
    程と、 該インターフェースにおいて該バス上のマスターステー
    タス許可を得る工程と、 データを、ダイレクトメモリアクセス（ＤＭＡ）によっ
    て、該ローカルバッファから該バスを介して該メインメ
    モリ内の該バッファ内に伝送する工程と、によって転送
    される、工程と、 データを、該バッファから、該コンピュータシステム上
    のアプリケーションプログラムと通信するドライバを介
    して渡す工程であって、該工程は、 周期的タイマ割り込み状態で該ドライバに対してトラッ
    プする工程と、 該データを該アプリケーションプログラムに送信する工
    程と、によって行われる、工程と、を包含する、方法。
  11. 【請求項１１】 前記等時性データストリームを受信す
    る前記工程が、 第２のローカルバッファから前記メインメモリ内の前記
    バッファにデータを伝送している間に、前記ローカルバ
    ッファ内において該等時性データストリームを受信する
    工程と、 該ローカルバッファから該メインメモリ内の該バッファ
    にデータを伝送している間に、該第２のローカルバッフ
    ァ内において該等時性データストリームを受信する工程
    と、 の１つをを包含する、請求項１０に記載の方法。
  12. 【請求項１２】 前記メインメモリ内の前記バッファ
    は、前記コンピュータシステム内のオペレーティングシ
    ステムのシステム領域内に存在する、請求項１０に記載
    の方法。
  13. 【請求項１３】 等時性データストリームを受信して、
    該等時性データストリームをコンピュータシステム内に
    あるメインメモリ内のバッファに転送するように構成さ
    れたコンピュータシステム内の装置であって、 該等時性データストリームを受信する該コンピュータシ
    ステム内のインターフェースモジュールと、 該等時性データストリームを復調して、該等時性データ
    ストリームを変調アナログ形式からデジタル形式に変換
    する、該インターフェースモジュール内の復調器と、 該インターフェースモジュール内にあり該復調器に接続
    されたローカルバッファであって、該等時性データスト
    リームからある単位のデータを記憶するローカルバッフ
    ァと、 該インターフェースモジュール内のバスインターフェー
    スであって、該コンピュータシステム内のバスを介した
    通信を促進するように構成されたバスインターフェース
    と、 該インターフェースモジュール内のコントローラであっ
    て、該コンピュータシステム内のプロセッサに割り込み
    をかけることなく、ある単位のデータを該ローカルバッ
    ファから該バスを介して該コンピュータシステム内の該
    メインメモリ内の該バッファに移動させるためのＤＭＡ
    処理を行うように構成されたコントローラと、を備え
    た、装置。
  14. 【請求項１４】 前記コントローラは、 前記ローカルバッファが満たされるまで待機し、 バスの上の制御を要求し、 該バス上のマスターステータス許可を受け、 データを、該ローカルバッファから該バスを介して前記
    メインメモリの前記バッファ内に伝送する、ことによ
    り、前記ＤＭＡ処理を実行するように構成される、請求
    項１３に記載の装置。
  15. 【請求項１５】 前記データ単位は、１回のブロック転
    送処理において前記バスを介して伝送できるデータ量で
    ある、請求項１３に記載の装置。
  16. 【請求項１６】 前記インターフェースモジュール内に
    あり前記復調器に接続され、前記等時性データストリー
    ムからのある単位のデータを記憶するための第２のロー
    カルバッファをさらに備え、 該第２のローカルバッファは、前記ローカルバッファか
    ら前記バスを介してデータが伝送されている間に、該等
    時性データストリームからロードされ、 該ローカルバッファは、該第２のローカルバッファから
    該バスを介してデータが伝送されている間に、該等時性
    データストリームからロードされる、請求項１３に記載
    の装置。
  17. 【請求項１７】 前記等時性データストリームが衛星か
    ら受信される、請求項１３に記載の装置。
  18. 【請求項１８】 前記メインメモリ内の前記バッファ
    は、前記コンピュータシステムの該メインメモリ内のオ
    ペレーティングシステムのシステム領域内に存在する、
    請求項１３に記載の装置。
  19. 【請求項１９】 等時性データストリームを受信するよ
    うに構成されたコンピュータシステムであって、 プロセッサと、 メインメモリと、 該プロセッサに接続されたバスと、 該等時性データストリームを受信する該コンピュータシ
    ステム内のインターフェースモジュールと、 該等時性データストリームを復調して、該等時性データ
    ストリームを変調アナログ形式からデジタル形式に変換
    する、復調器と、 該復調器に接続されたローカルバッファであって、該等
    時性データストリームからのある単位のデータを記憶す
    るローカルバッファと、 該インターフェースモジュール内のバスインターフェー
    スであって、該バスを介した通信を促進するように構成
    されたバスインターフェースと、 該インターフェースモジュール内のコントローラであっ
    て、該プロセッサに割り込みをかけることなく、ある単
    位のデータを該ローカルバッファから該バスを介して該
    メインメモリ内のバッファに移動させるためのＤＭＡ処
    理を行うように構成されたコントローラと、を備えた、
    コンピュータシステム。
  20. 【請求項２０】 前記コントローラは、 前記ローカルバッファが満たされるまで待機し、 前記バス上の制御を要求し、 該バス上のマスターステータス許可を受け、 データを、該ローカルバッファから該バスを介して前記
    メインメモリ内の前記バッファ内に伝送する、ことによ
    り、前記ＤＭＡ処理を行うように構成される、請求項１
    ９に記載のコンピュータシステム。
  21. 【請求項２１】 前記等時性データストリームが衛星か
    ら受信される、請求項１９に記載のコンピュータシステ
    ム。
  22. 【請求項２２】 前記プロセッサは、 周期的タイマ割り込み状態でドライバに対してトラップ
    し、 前記バッファからのデータをパーシングして、どのタイ
    プのデータを受信しているのかを決定し、 該データをアプリケーションプログラムに送信する、よ
    うに構成されている、請求項１９に記載のコンピュータ
    システム。
  23. 【請求項２３】 前記インターフェースモジュール内に
    あり前記復調器に接続され、前記等時性データストリー
    ムからある単位のデータを記憶するための第２のローカ
    ルバッファをさらに備え、 該第２のローカルバッファは、前記ローカルバッファか
    ら前記バスを介してデータが伝送されている間に、該等
    時性データストリームからロードされ、 該ローカルバッファは、該第２のローカルバッファから
    該バスを介してデータが伝送されている間に、該等時性
    データストリームからロードされる、請求項１９に記載
    のコンピュータシステム。
  24. 【請求項２４】 前記メインメモリ内の前記バッファ
    は、ファーストインファーストアウト（ＦＩＦＯ）バッ
    ファとして構成されている、請求項１９に記載のコンピ
    ュータシステム。
  25. 【請求項２５】 コンピュータシステム初期化処理の間
    に、前記メインメモリ内に前記バッファを割り当てるメ
    カニズムをさらに備えた、請求項１９に記載のコンピュ
    ータシステム。
  26. 【請求項２６】 前記メインメモリ内の前記バッファ
    は、前記コンピュータシステムの該メインメモリ内のオ
    ペレーティングシステムのシステム領域内に存在する、
    請求項１９に記載のコンピュータシステム。
  27. 【請求項２７】 等時性データストリームを受信するよ
    うに構成されたコンピュータシステムであって、 プロセッサと、 メインメモリと、 該等時性データストリームからのデータを格納するため
    のファーストインファーストアウト（ＦＩＦＯ）バッフ
    ァとして構成されている、該メインメモリ内のバッファ
    と、 コンピュータシステム初期化処理の間に、該メインメモ
    リ内に該バッファを割り当てるメカニズムと、 該プロセッサに接続されたバスと、 該等時性データストリームを衛星から受信する該コンピ
    ュータシステム内のインターフェースモジュールと、 該インターフェースモジュール内にあり、該等時性デー
    タストリームを復調して、該等時性データストリームを
    変調アナログ形式からデジタル形式に変換する、復調器
    と、 該インターフェースモジュール内にあり該復調器に接続
    されたローカルバッファであって、該等時性データスト
    リームからある単位のデータを記憶するローカルバッフ
    ァと、 該インターフェースモジュール内にあり該復調器に接続
    された第２のローカルバッファであって、該等時性デー
    タストリームからある単位のデータを記憶する第２のロ
    ーカルバッファと、 該第２のローカルバッファは、該ローカルバッファから
    該バスを介してデータが伝送されている間に、該等時性
    データストリームからロードされ、 該ローカルバッファは、該第２のローカルバッファから
    該バスを介してデータが伝送されている間に、該等時性
    データストリームからロードされ、 該インターフェースモジュール内のバスインターフェー
    スであって、該バスを介した通信を容易にするように構
    成されたバスインターフェースと、 該インターフェースモジュール内のコントローラであっ
    て、ある単位のデータを該ローカルバッファから該バス
    を介して該メインメモリ内の該バッファに移動させるた
    めのＤＭＡ処理を実行するように構成されたコントロー
    ラと、をさらに備え、該コントローラは、 該ローカルバッファが満たされるまで待機し、 該バスの制御を要求し、 該バス上でのマスターステータス許可を受け、 データを、該ローカルバッファから該バスを介して該メ
    インメモリ内の該バッファ内に伝送する、ように構成さ
    れた、コンピュータシステム。
JP2000304226A 1999-10-04 2000-10-03 メインメモリバッファを用いてコンピュータにおいて等時性データストリームを受信するシステム Withdrawn JP2001188753A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US15755899P 1999-10-04 1999-10-04
US09/432.816 1999-11-02
US60/157.558 1999-11-02
US09/432,816 US6247071B1 (en) 1999-10-04 1999-11-02 System for receiving an isochronous data stream at a computer using a main memory buffer

Publications (1)

Publication Number Publication Date
JP2001188753A true JP2001188753A (ja) 2001-07-10

Family

ID=26854241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000304226A Withdrawn JP2001188753A (ja) 1999-10-04 2000-10-03 メインメモリバッファを用いてコンピュータにおいて等時性データストリームを受信するシステム

Country Status (7)

Country Link
US (1) US6247071B1 (ja)
JP (1) JP2001188753A (ja)
CN (1) CN1408087A (ja)
AU (1) AU7851600A (ja)
SG (1) SG101943A1 (ja)
TW (1) TW502169B (ja)
WO (1) WO2001025939A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003032508A (ja) * 2001-07-16 2003-01-31 Matsushita Electric Ind Co Ltd 機器間制御装置および方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6404771B1 (en) * 1998-06-17 2002-06-11 Advanced Micro Devices, Inc. Clock lead/lag extraction in an isochronous data bus
US6366970B1 (en) * 1999-04-01 2002-04-02 Ravisent Technologies, Inc. Optimal handling and manipulation of high-speed streaming media in a computing device
US6449702B1 (en) * 1999-12-30 2002-09-10 Intel Corporation Memory bandwidth utilization through multiple priority request policy for isochronous data streams
US7168069B1 (en) * 2000-07-12 2007-01-23 Stmicroelectronics, Inc. Dynamic generation of multimedia code for image processing
ATE468562T1 (de) * 2000-12-15 2010-06-15 Ibm Virtualisierung von e/a-adapterressourcen
US6647443B1 (en) * 2000-12-28 2003-11-11 Intel Corporation Multi-queue quality of service communication device
US7346716B2 (en) * 2003-11-25 2008-03-18 Intel Corporation Tracking progress of data streamer
JP2006338204A (ja) * 2005-05-31 2006-12-14 Toshiba Corp 情報処理装置、および省電力制御方法
US7774521B2 (en) * 2007-12-28 2010-08-10 Intel Corporation Method and apparatus for reducing power consumption for isochronous data transfers
US9246852B2 (en) * 2013-11-05 2016-01-26 National Instruments Corporation Lossless time based data acquisition and control in a distributed system
CN104506379B (zh) * 2014-12-12 2018-03-23 北京锐安科技有限公司 网络数据捕获方法和系统

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5862343A (en) * 1995-02-10 1999-01-19 National Semiconductor Corporation Circuit for logical stream sorting at CPU transfer time division for multiplexed (TDM) including bus interface circuitry
US5991520A (en) * 1996-02-02 1999-11-23 Sony Corporation Application programming interface for managing and automating data transfer operations between applications over a bus structure
US6101368A (en) * 1997-03-07 2000-08-08 General Instrument Corporation Bidirectional external device interface for communications receiver
US5996031A (en) * 1997-03-31 1999-11-30 Ericsson Inc. System and method for the real time switching of an isochronous data stream
US5958027A (en) * 1997-08-05 1999-09-28 Advanced Micro Devices, Inc. Method and system for optimizing the flow of isochronous data and clock rate information
US5944801A (en) * 1997-08-05 1999-08-31 Advanced Micro Devices, Inc. Isochronous buffers for MMx-equipped microprocessors
US6119243A (en) * 1998-07-06 2000-09-12 Intel Corp. Architecture for the isochronous transfer of information within a computer system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003032508A (ja) * 2001-07-16 2003-01-31 Matsushita Electric Ind Co Ltd 機器間制御装置および方法

Also Published As

Publication number Publication date
TW502169B (en) 2002-09-11
US6247071B1 (en) 2001-06-12
AU7851600A (en) 2001-05-10
WO2001025939A1 (en) 2001-04-12
CN1408087A (zh) 2003-04-02
SG101943A1 (en) 2004-02-27

Similar Documents

Publication Publication Date Title
US6425021B1 (en) System for transferring data packets of different context utilizing single interface and concurrently processing data packets of different contexts
KR100472908B1 (ko) 버스구조를통한데이터전송및버스관리를위한애플리케이션프로그래밍인터페이스
JP3466052B2 (ja) ビデオ・データ伝送方法
US5511165A (en) Method and apparatus for communicating data across a bus bridge upon request
US6947442B1 (en) Data transfer control device and electronic equipment
EP0597262B1 (en) Method and apparatus for gradually degrading video data
US6052744A (en) System and method for transferring concurrent multi-media streams over a loosely coupled I/O bus
US20070162639A1 (en) TCP-offload-engine based zero-copy sockets
US5655112A (en) Method and apparatus for enabling data paths on a remote bus
US7136355B2 (en) Transmission components for processing VLAN tag and priority packets supported by using single chip's buffer structure
JP2001188753A (ja) メインメモリバッファを用いてコンピュータにおいて等時性データストリームを受信するシステム
US7249204B2 (en) Data transfer control device electronic equipment and method data transfer control
JP4181688B2 (ja) データ通信システム及びデータ通信装置
JP4703074B2 (ja) 電子ネットワークにおけるコンテクストを切り換える装置及び方法
US6578109B1 (en) System and method for effectively implementing isochronous processor cache
US7003613B1 (en) System for transferring data using a USB host system with a dedicated processor
US20060265520A1 (en) Method and system for high speed network application
US6813654B1 (en) Data processing apparatus having a flow control function for multi-cast transfer
US6104876A (en) PCI bus master retry fixup
TWI235921B (en) System and method for effectively performing physical direct memory access operations
US7085855B1 (en) Data transfer control device and electronic equipment
US6721832B2 (en) Data processing system and bus control method for stream data transfer
JPH06168198A (ja) 情報処理システム
US20080126752A1 (en) Dual-processor communication
JP2000341306A (ja) データ処理装置およびそのバス制御方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20071204