CN1408087A

CN1408087A - 使用主内存缓冲器在计算机中接收同步数据流的系统

Info

Publication number: CN1408087A
Application number: CN00816692A
Authority: CN
Inventors: A·卡多索
Original assignee: B2C2 Inc
Current assignee: B2C2 Inc
Priority date: 1999-10-04
Filing date: 2000-10-03
Publication date: 2003-04-02
Also published as: TW502169B; AU7851600A; SG101943A1; JP2001188753A; WO2001025939A1; US6247071B1

Abstract

本发明实例提供了一个用于接收同步数据流(404)的系统，该系统对计算机系统内主内存的同步数据进行缓冲。该系统通过接收计算机系统内的接口内的同步数据流而运行。该系统解调同步数据流(406)，将同步数据流从调制的模拟形式转换为数字形式。然后，该系统将来自接口的同步数据流传递到计算机系统内的主内存(104)的缓冲器(408)中，而不中断处理器。然后，数据通过缓冲器经由一个与计算机系统上的应用程序(418)通信的驱动程序(109)而被传递。

Description

使用主内存缓冲器在计算机中接收同步数据流的系统

背景

发明的领域

本发明涉及到计算机系统和数据传送。更确切地说，本发明与一种用于在计算机系统中接收同步数据流的方法和装置有关，该计算机系统传送同步数据流到计算机系统主内存内的缓冲器，同时不中断处理器。

相关技术

近来，计算机网络技术的发展已经增加了可以将数据通过计算机网络提供给计算机系统的速度。这部分增加的速度使得给计算机系统用户提供新的服务(如：流式视频、快速的因特网访问)成为可能。不幸地是，提供这种服务所必需的计算机系统性能可能超过现有的计算机系统设计的性能极限。

在从远程发送器(如：卫星)接收同步数据流时遇到了一个值得注意的问题。和通过计算机网络传送的其它类型的数据传送不同，同步数据流以一个固定的速度连续不断地输送过来，而不管计算机系统是否能够容纳这部分额外的数据。

这给用于处理同步数据流的计算机系统的设计提出重大的挑战。必须用某种方法对同步数据进行缓冲，这样数据才不会在应用程序能够看到之前丢失。然而，为了容纳足够的数据使应用程序有足够的时间来处理数据，缓冲器不得不做得相当大。所以，在接口卡内提供足够的内存来缓冲同步数据会显著增加接口卡的成本。

另外，在常规计算机系统里，从接口卡向计算机系统里的应用程序传送同步数据流时，引起处理器中断来传送各个数据包。这非常妨碍计算机系统性能，因为各个中断占用大量的处理器周期，每次传送同步数据流一个数据包需要大量的中断。

所需要的是一种能够缓冲同步数据流同时不引起与在接口卡内提供大量内存来缓冲数据相关的成本增加的计算机系统。

另外，所需要的是一种能够向计算机系统里的应用程序传送同步数据流，同时不引起大量处理器中断的计算机系统。

概述

本发明的一个实施例，提供了一个用于接收同步数据流的系统，该系统是在计算机系统的主内存内缓冲同步数据流的系统。该系统通过接收计算机系统内的接口内的同步数据流而运行。该系统解调同步数据流，将同步数据流从调制的模拟方式转换成数字方式；然后，该系统将来自接口的同步数据流传递到计算机系统主内存里的缓冲器中，同时不中断处理器；然后，数据通过缓冲器经由一个与计算机系统上的应用程序通信的驱动程序而传递。

在本发明的一个实施例内，主内存里的缓冲器存在于计算机系统的操作系统中的系统空间里。

在本发明的一个实施例内，同步数据流是从卫星接收的。

在本发明的一个实施例内，从缓冲器通过驱动程序传递数据的过程涉及到捕获(trap)一个周期性的定时器中断上的驱动程序。该驱动程序分析收集到的数据，并确定出什么类型的数据正在被接收，然后将数据发送给应用程序。

在本发明的一个实施例内，从接口传递同步数据流的过程是采用直接内存访问(DMA)来完成的。

在本发明的一个实施例内，从接口向缓冲器传递同步数据流的过程涉及到等待，直到接口内部的本地缓冲器装满为止。当本地缓冲器装满后，该系统请求对接口处的一个总线进行控制。当接收到总线的主状态的认可时，该系统从本地缓冲器通过总线传送数据到主内存里的缓冲器中。

在本发明的一个实施例内，接收同步数据流的动作涉及到接收同步数据流到本地缓冲器里，同时数据从第二个本地缓冲器被传送到位于主内存里的缓冲器中。它也涉及到接收同步数据流到第二个本地缓冲器里，同时数据经由本地缓冲器被传送到位于主内存里的缓冲器中。

在本发明的一个实施例内，主内存里的缓冲器是被组织成先入先出(FIFO)型的缓冲器。

本发明的一个实施例是在计算机系统初始化设置过程中分配主内存里的缓冲器的。

附图的简要描述

图1是依照本发明的一个实施例的、从卫星接收同步数据流的计算机系统示意图。

图2是依照本发明的一个实施例的、一个接收卫星数据的接口模块的内部结构示意图。

图3是依照本发明的一个实施例的、一个用于接口模块的控制器的内部结构示意图。

图4是依照本发明的一个实施例的、接收同步数据流的过程流程示意图。

详细描述

为了使得本领域技术人员能够制造和实施本发明，给出了下面的描述，下面的描述在一个特殊的应用及其必要条件的上下文前后关系中被给出。各种各样的关于本文所揭示的实施例的变型对于本领域技术人员将会非常的显而易见，而且在这里所定义的一般原理可以被用于其它实施例和应用，同时不背离本发明的精神和范围(内涵和外延)。这样，不打算将本发明限制在所示的实施例，而是应该给予本发明最宽的、与这里所揭示的原理和特征一致的范围(外延)。

在这个详细描述里描述的数据结构和编码被典型地存储在计算机可读的存储介质上，该介质可以是能够存储代码和/或数据的、供计算机系统使用的任何装置或介质，该介质包括但不只限于磁的和光的存储装置如磁盘装置、磁带、CDs(光盘)和DVDs(数字化视频光盘)和包含在传送介质中(有或没有用于调制信号的载波)的计算机指令信号。例如：传送介质可以包括通信网络，如因特网。

计算机系统

图1为根据本发明的一个实施例，说明一个从卫星101上接收同步数据流的计算机系统。卫星101可以包括任何类型的、能够发送传送流(transport stream)的广播卫星或通信卫星，例如数字式的运动图像专家组(MPEG2)传送流。来自卫星101的信号在卫星抛物面天线105被接收，卫星抛物面天线105与接口模块103连接。接口模块103将来自卫星101的信号转化为可以被计算机系统处理的数字形式。

图1中所示的计算机系统包括处理器112，处理器112连接到北面的桥接器102上。处理器112可以包括任何类型的普通或专用的处理器，包括但不仅限于微处理器、大型计算机、数字信号处理器、图形处理器或装置控制器。

北面的桥接器102将处理器112与内存104和总线106连接。内存104是计算机系统的主内存，该主内存用于储存计算机的编码和/或数据。内存104可包括任何类型的易失性的和非易失性的随机存取存储器。内存104包含若干项，包括缓冲器107、驱动程序109和应用程序111。缓冲器107是内存104里用来缓冲在接口模块103和应用程序111之间传送的数据的缓冲器。特别指出缓冲器107可以被组织成先入先出(FIFO)型的。驱动程序109是一种机制，应用程序111可以通过该机制存取来自卫星101的同步数据流。应用程序111可以包括任何类型的、涉及到同步数据流的应用程序。这包括从电视频道提供流式的电视节目的应用程序、提供音频信号的应用程序、或提供快速网页浏览的应用程序。

总线106将北面的桥接器102与南面的桥接器118连接起来。总线106可以包括任何类型的、用来连接北面的桥接器102与计算机系统里其它装置的通信信道，包括外围设备和内存设备。在本发明的一个实施例里，总线106是PCI总线。

南面的桥接器118包括用来将计算机系统的组件连接到一起的电路系统。而且，南面的桥接器118将总线106连接到外部设备总线120。

外部设备总线120可以包括任何类型的、用来将南面的桥接器118与计算机系统里其它装置的通信信道，包括外围设备和内存设备。在本发明的一个实施例里，外部设备总线120包括一个ISA总线。外部设备总线120连接到ROM(只读存储器)140，该ROM(只读存储器)140包含BIOS(基本输入输出系统)142。外部设备总线120又与I/O(输入/输出)电路150连接。I/O(输入/输出)电路150本身连接到键盘152和鼠标154。

总线106连接到图形控制器156。图形控制器156可以包括任何类型、用来处理计算机系统里的图像的处理电路和/或内存。图形控制器156与显示器158连接，显示器158用来显示图像。显示器158可以用来显示以电视频道160形式传回的实况转播的电视。显示器158也可以用来显示网页浏览器162的图像，使得网页浏览器162可以访问因特网上的网站。

图1中所示的系统通常如下工作。同步数据流连续地从卫星101输送到卫星抛物面天线105。该数据流通过接口模块103，经由总线106和北面的桥接器102后，进入到内存104里的缓冲器107。数据经由缓冲器107后，通过驱动程序109，然后到达应用程序111。应用程序111可以用这些数据做许多事情。如果这些数据由图形的或视频的图像，应用程序111将数据通过总线106输送出去，通过图形控制器156，最后到达计算机系统用户用于观看的显示器158。

接口模块

图2是依照本发明一个实施例的、接口模块103的内部结构示意图。接口模块103包括调谐器202、解调器204和应用程序专用的集成电路(ASIC)206。调谐器202可以包括任何类型的、通过调谐而从卫星接收信号的电路。解调器204可以包括任何类型的、可以解调由调谐器202从卫星接收来的信号。解调器204将来自卫星的信号转化成数字形式，然后将该数字信号通过数据线215和控制线217传送到ASIC206。

ASIC206包括与PCI总线106和解调器204接口的电路，也包括控制接口模块103运行的电路。更明确地说，ASIC206包括PCI中心208、缓冲器211、传送接口210和调谐器202。PCI中心208包括与PCI总线106接口的标准电路。

缓冲器211包括用于存储在接口模块103和内存104里缓冲器107之间转送的数据的小缓冲器。在如图所示的实施例里，缓冲器211包括以“ping pong”方式运转的FIFOs(先入先出)型的缓冲器、212和213。当先入先出型的缓冲器212里填满了同步数据流时，先入先出型的缓冲器213里的内容通过PCI总线106被转移到内存104里的缓冲器107里。当先入先出型的缓冲器213里填满了同步数据流时，先入先出型的缓冲器212里的内容通过PCI总线106被转移到缓冲器107里。当同步数据流被接收到时，FIFOs(先入先出)型的缓冲器212和213就以这种方式进行交替。在本发明的一个实施例里，FIFOs(先入先出)型的缓冲器212和213只包括足够的、用来存储来自同步数据流的单一数据信息包的内存。在另一个实施例里，FIFOs(先入先出)型的缓冲器212和213只包含足够的、用来存储在一个数据块传送操作中通过总线106能够被传送的数据量的内存。通过这种将这些FIFOs(先入先出)型的212和213保持在这种最小的尺寸，可以很大程度上减小接口模块203的成本。因此，本发明使用内存104里的缓冲器107来存储应用程序111所用的同步数据流，而不是在接口模块103里使用大的缓冲器。

传送接口210包括用来接收在数据线215和控制线217上传送的信号信息包(例如：运动图像专家组(MPEG)2信息包)的电路。传送接口210也包括缓冲器写地址207，该缓冲器写地址保存同步数据流被写入到的、缓冲器211里的地址轨迹。

控制器209包括大量的控制接口模块103运转的有限状态机。下面更加详细地介绍这些有限状态机。控制器209直接与ASIC206里的转送接口210、缓冲器211和PCI中心208相连接。控制器209也通过I²C总线214与调谐器202和解调器204连接。

用于接口模块的控制器

图3是依照本发明的一个实施例的、接口模块103里的控制器209的内部结构示意图。控制器209包括主有限状态机(finite state machine，FSM)301、目标FSM310和寄存器302。寄存器302通常包括控制用于控制器209的状态寄存器。控制信号从寄存器302产生，通过I²C总线214传送到调谐器202和解调器204。其它的控制信号312也从寄存器302产生。这些其它的控制信号312控制接口模块103里的其它组件。

目标FSM310通常容许接口模块103担当在接口模块103里的一个PCI目标。这使得接口模块103作为PCI总线106上的主要总线的目标，可以接收来自PCI106总线的数据。

主FSM301通常容许接口模块103担当在接口模块103里的一个PCI控制者。主FSM301请求在总线106上的主要状态，并且协调通过总线106来自接口模块的数据传送。为实现这个目标，主FSM301包括大量的有限状态机，包括控制器FSM304、计数器FSM306和数据传送器FSM308。控制器FSM304来自传送接口210的缓冲器写地址207。当先入先出(FIFO)212缓冲器或先入先出(FIFO)213缓冲器填满后，控制器FSM306开始把先入先出(FIFO)212缓冲器或先入先出(FIFO)213缓冲器里的内容传送到内存104里的缓冲器107里。计数器FSM306产生一个缓冲器读地址311，该缓冲器读地址指向缓冲器211里的一个地址，为了被传送到内存104里的缓冲器107里，数据就是从该地址被读取的。数据传送器FSM308通过PCI总线106与PCI中心208进行通信，并协调数据传送操作。

接收同步数据的过程

图4是依照本发明的一个实施例的、接收同步数据流的过程流程示意图。该系统从分配计算机系统的主内存里的缓冲器开始(步骤402)。在图1中，这对应于分配内存104里的缓冲器107。在本发明的一个实施例里，缓冲器107被分配在计算机系统里运行的操作系统的系统空间里。在一个实施例里，在系统启动过程中被只读存储器140里的BIOS(基本输入输出系统)142里的启动代码对缓冲器107进行分配。

接下来，系统接收到一个包含有来自接口模块103里的卫星101的同步数据流的信号(步骤404)。这个信号被接口模块103里的调谐器202接收。该系统接着将该信号通过解调器204来解调这个信号(步骤406)，然后将该信号传送到先入先出(FIFOs)的缓冲器212和213。

系统处于等待状态，直到先入先出(FIFOs)的缓冲器212和213其中之一填满。当有一个缓冲器填满后，主FSM301请求对总线106的控制(步骤410)。当中线106终于处于空闲状态时，接口模块103接收到在总线106(步骤406)主状态的认可(步骤412)。

接下来，接口模块103使用直接内存存取(DMA)将来自FIFO212的，或FIFO213的数据传送到内存104里的缓冲器107里(步骤414)。再调用直接内存存取(DMA)传送而不必将所传送到数据通过处理器112就可完成。

一旦该数据被储存到内存104里的缓冲器107里，处理器112就接管该数据。在一个周期性系统定时器中断上，处理器112捕获(trapto)驱动程序119。驱动程序119将来自缓冲器107的数据发送给应用程序111。在本发明的一个实施例里，驱动程序109实际上将数据传送给一个第二个驱动程序(未示)，这个第二个驱动程序实际上与应用程序111通信。在本发明的一个实施例里，驱动程序109分析这些数据，确定什么类型的数据正在被接收。如果该数据包括一个空的数据包，这个空的数据包不会被发送给应用程序111。

注意即使本发明是依照用接收卫星传送系统的来描述的，本发明通常能够被应用于任何类型的、接收同步数据流的系统，并不仅限于接收来自卫星数据的系统。

前述的关于本发明实施例的已经进行的描述只是为了说明和描述的目的。它们并不打算是详尽的或是将本发明限制在所揭示的形式。因此，以上揭示内容并不打算限制本发明。本发明的范围(外延)是由附加的权利要求确定的。

Claims

1.一种接收同步数据流的、在计算机系统的主内存里缓冲同步数据流的方法，包括：

在计算机系统里的接口里接收同步数据流；

在接口里解调同步数据流，将同步数据流从调制的模拟形式转换成数字形式；

将来自接口的同步数据流转送到一个计算机系统的主要内存里的缓冲器里，同时不中断计算机系统里的处理器；

将来自缓冲器的数据通过与计算机系统上的应用程序通信的驱动程序而进行传递。

2.权利要求1的方法，其中，缓冲器存在于计算机系统内操作系统的系统空间里。

3.权利要求1的方法，其中，同步数据流是从卫星接收来的。

4.权利要求1的方法，其中，从缓冲器通过驱动程序传递数据进一步包括：

在一个周期性定时器中断上捕获驱动程序；

分析数据，确定出什么类型的数据正在被接收；和

将数据发送给应用程序。

5.权利要求1的方法，其中，从接口传递同步数据流到缓冲器的过程包括通过总线采用直接内存访问(DMA)方式传递同步数据流。

6.权利要求5的方法，其中，从接口向缓冲器传递同步数据流进一步包括：

等待，直到接口内部的本地缓冲器装满为止；

请求对接口处的一个总线进行控制；

接收接口处的一个总线主状态的认可；和

从本地缓冲器通过总线传送数据到主内存里的缓冲器中。

7.权利要求1的方法，其中，接收同步数据流包括下面两者之一：

接收同步数据流到本地缓冲器，同时数据被从一个第二个本地缓冲器传递给主内存里的缓冲器；

接收同步数据流到该第二个本地缓冲器，同时数据被从本地缓冲器传递给主内存里的缓冲器；

8.权利要求1的方法，其中，主内存里的缓冲器是被组织成先入先出(FIFO)型的缓冲器。

9.权利要求1的方法，进一步包括在计算机系统初始化设置操作过程中分配主内存里的缓冲器。

10.一种用于接收同步传送的方法，该方法在计算机系统的主内存里缓冲同步传送，包括：

在计算机系统初始化设置操作过程中，在主内存里分配一缓冲器；

其中，该缓冲器是被组织成先入先出型的缓冲器；

在计算机系统里的接口里接收同步数据流；

其中，同步数据流是从卫星接收来的；

在接口里解调同步数据流，将同步数据流调制的模拟形式转换成数字形式；

通过如下形式，从接口传送同步数据流到计算机系统的主内存里的缓冲器里，同时不中断计算机系统里的处理器：

等待，直到接口里的本地缓冲器满为止，

请求对接口处的总线进行控制，

接收接口处的一个总线主状态的认可，和

采用直接内存访问(DMA)方式从本地缓冲器通过总线传送数据到主内存里的缓冲器；和

通过如下方式经由一个与计算机系统上的应用程序通信的驱动程序从缓冲器传递数据：

在一个周期性定时器中断上捕获驱动程序，和

将数据发送给应用程序。

11.权利要求10的方法，其中，接收同步数据流，包括下面两者之一：

接收同步数据流到本地缓冲器，同时数据被从一个第二个本地缓冲器传递给主内存里的缓冲器；和

12.权利要求10的方法，其中，主内存里的缓冲器存在于计算机系统内操作系统的系统空间里。

13.一种计算机系统里的装置，该装置配置为用于接收同步数据流，同时传送同步数据流到计算机系统里的主内存里的缓冲器里，包括：

计算机系统里的一个接口模块，该模块用于接收同步数据流；

在接口模块里的一个解调器，该解调器解调同步数据流，将同步数据流从调制的模拟形式转换成数字形式；

在接口模块里的一个本地缓冲器，该本地缓冲器与解调器连接，用来储存来自同步数据流的数据单元；

在接口模块里的一个总线接口，配置为便于通过计算机系统里的总线进行通信；和

在接口模块里的一个控制器，该控制器配置为用于执行一个直接内存访问(DMA)操作，将数据单元从本地缓冲器通过总线转移到计算机系统里的主内存的缓冲器，而不中断计算机系统里的处理器。

14.权利要求13的装置，其中，配置控制器，来完成直接内存访问(DMA)操作，通过

等待，直到接口里的本地缓冲器被填满为止；

请求对总线进行控制；

接收总线上的主状态认可；和

通过总线将数据从本地缓冲器传送到主内存里的缓冲器。

15.权利要求13的装置，其中，数据单元是在一个单一时钟传递操作里可以传送的数据的数量；

16.权利要求13的装置，进一步包括一个接口模块里的第二个本地缓冲器，该第二个本地缓冲器与解调器连接，用来储存来自同步数据流的数据单元；

其中，该第二个本地缓冲器被同步数据流装填，而来自本地缓冲器的数据通过总线被传送；和

其中，本地缓冲器被同步数据流装填，而来自第二个本地缓冲器的数据通过总线被传送。

17.权利要求13的装置，其中，同步数据流是从卫星接收来的。

18.权利要求13的装置，其中，主内存里的缓冲器存在于计算机系统的主内存里的操作系统的系统空间里。

19.一个计算机系统，配置该系统用来接收同步数据流，包括：

一个处理器；

一个主内存；

一个与处理器连接的总线；

在计算机系统里的一个接口模块，该接口模块接收同步数据流；

一个解调器，该解调器解调同步数据流，将同步数据流从调制的模拟形式转换成数字形式；

一个本地缓冲器，该本地缓冲器与解调器连接，用来存储来自同步数据流的数据单元；

在接口模块里的一个总线接口，该总线接口配置为便于通过总线进行通信；

在接口模块里的一个控制器，该控制器配置为用于执行一个直接内存访问操作，将数据单元从本地缓冲器通过总线转移到主内存里的缓冲器，同时不中断所述处理器。

20.权利要求19的计算机系统，其中，控制器配置为通过如下步骤来执行直接内存访问操作：

等待，直到本地缓冲器被填满为止；

请求对总线进行控制；

接收总线主状态的认可；和

通过总线将数据从本地缓冲器传送到主内存里的缓冲器中。

21.权利要求19的计算机系统，其中，同步数据流是从卫星接收来的。

22.权利要求19的计算机系统，其中，配置处理器来：

在一个周期性定时器中断上捕获驱动程序；

分析来自缓冲器的数据，确定出什么类型的数据正在被接收；和

将数据发送给应用程序。

23.权利要求19的计算机系统，进一步包括一个在接口模块里的第二个本地缓冲器，该第二个本地缓冲器与解调器连接，用来储存来自同步数据流的数据单元；

其中，该第二个本地缓冲器被同步数据流装填，同时来自本地缓冲器的数据通过总线被传送；和

其中，本地缓冲器被同步数据流装填，同时来自第二个本地缓冲器的数据通过总线被传送。

24.权利要求19的计算机系统，其中，主内存里的缓冲器是被组织成先入先出(FIFO)型的缓冲器。

25.权利要求19的计算机系统，进一步包括一个机制，该机制在计算机系统初始化设置操作过程中分配主内存里的缓冲器。

26.权利要求19的计算机系统，其中，主内存里的缓冲器存在于计算机系统的主内存里的操作系统里的系统空间里。

27.一个计算机系统，该计算机系统配置为用于接收同步数据流，包括：

一个处理器；

一个主内存；

主内存里一个缓冲器，该缓冲器是被组织成先入先出(FIFO)型的，用来储存来自同步数据流的数据；

一种装置，该机制在计算机系统初始化设置过程中分配主内存里的缓冲器；

一个总线，该总线与处理器连接；

在计算机系统里的一个接口模块，该模块从卫星接收同步数据流；

接口模块里的一个解调器，该解调器解调同步数据流，将同步数据流从调制的模拟形式转换成数字形式；

接口模块里的一个本地缓冲器，该缓冲器与解调器连接，用来储存来自同步数据流的一个单元的数据；

接口模块里的一个第二个缓冲器，该缓冲器与解调器连接，用来储存来自同步数据流的一个单元的数据；

接口模块里的一个总线接口，该接口配置为便于通过总线来进行通信；和

接口模块里的一个控制器，该控制器配置为用于执行直接内存访问(DMA)操作，从而将一个数据单元从本地缓冲器通过总线转移到主内存里的缓冲器里；

其中，该控制器配置为：

等待，直到本地缓冲器被填满为止，

请求对总线进行控制，

接收总线主状态的认可，和

通过总线将数据从本地缓冲器传递到主内存里的缓冲器里。