JP2000341306A - データ処理装置およびそのバス制御方法 - Google Patents

データ処理装置およびそのバス制御方法

Info

Publication number
JP2000341306A
JP2000341306A JP11148413A JP14841399A JP2000341306A JP 2000341306 A JP2000341306 A JP 2000341306A JP 11148413 A JP11148413 A JP 11148413A JP 14841399 A JP14841399 A JP 14841399A JP 2000341306 A JP2000341306 A JP 2000341306A
Authority
JP
Japan
Prior art keywords
cycle
bus
data
bandwidth
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11148413A
Other languages
English (en)
Other versions
JP2000341306A5 (ja
JP3784994B2 (ja
Inventor
Yasuhiro Ishibashi
泰博 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP14841399A priority Critical patent/JP3784994B2/ja
Priority to US09/540,993 priority patent/US6728810B1/en
Publication of JP2000341306A publication Critical patent/JP2000341306A/ja
Publication of JP2000341306A5 publication Critical patent/JP2000341306A5/ja
Application granted granted Critical
Publication of JP3784994B2 publication Critical patent/JP3784994B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/40052High-speed IEEE 1394 serial bus
    • H04L12/40117Interconnection of audio or video/imaging devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/3625Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using a time dependent access
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G06F13/423Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with synchronous protocol
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/403Bus networks with centralised control, e.g. polling
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/403Bus networks with centralised control, e.g. polling
    • H04L12/4035Bus networks with centralised control, e.g. polling in which slots of a TDMA packet structure are assigned based on a contention resolution carried out at a master unit

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Small-Scale Networks (AREA)
  • Information Transfer Systems (AREA)

Abstract

(57)【要約】 【課題】内部バス上でノード間のデータ転送をピアツー
ピア形式で実現できるようにし、AVストリームとコン
ピュータデータの双方を扱うシステムの性能向上を図
る。 【解決手段】マルチメディアバス200は、帯域保証サ
イクルとイベントドリブン型のAsyncサイクルの2
つの転送モードが定義された内部バスである。帯域保証
サイクルでは、サイクルタイム毎に予約されたバンドを
用いることにより、ノード間のストリームデータ転送が
ピアツーピア形式で実行される。予約バンドを用いた帯
域保証サイクルの制御として、1)予約バンドサイクル
におけるデータ送信を受信ノードからの制御で停止させ
るフロー制御、2)Asyncサイクルでストリームア
クセスを実行する制御、3)予約バンドサイクル中でも
Asyncサイクルを受け付ける制御、の3つの制御方
法が用意されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はデータ処理装置およ
びそのバス制御方法に関し、特にオーディオ/ビデオデ
ータ、他のデータ、およびプログラム等の各種データを
扱うデータ処理装置およびそのバス制御方法に関する。
【0002】
【従来の技術】近年、コンピュータ技術の発達に伴い、
マルチメディア対応のパーソナルコンピュータ、セット
トップボックス、デジタルTV、ゲーム機などの各種デ
ジタル情報機器が開発されている。この種のデジタル情
報機器においては、放送メディア、通信メディア、スト
レージメディアなどの様々なメディアを扱う能力が要求
されている。
【0003】このため、パーソナルコンピュータにおい
ては、通常のプログラム処理のための機能に加え、リア
ルタイム性が必要とされるAV(オーディオ/ビデオ)
ストリームデータを扱うための機能が要求されている。
一方、セットトップボックス、デジタルTV、ゲーム機
などのコンシューマAV機器においては、ソフトウェア
制御を利用したインタラクティブなタイトル再生などに
対応するために、コンピュータデータ、つまりA/Vス
トリームデータ以外の他のデータやプログラムを扱うた
めの機能が要求されている。
【0004】
【発明が解決しようとする課題】しかし、従来のコンピ
ュータの内部バスでは、AVストリームとコンピュータ
データが同じものとして扱われていたため、高度なリア
ルタイム性を要求されるAVストリームを流すのには適
さなかった。例えば、AVデータとコンピュータデータ
が同時にバスを流れているとき、コンピュータデータの
トラフィックが突然大きくなった場合(例えばプリント
アウト時、ファイルアクセス時等)には、AVデータは
大きな伝送遅延を招くことになる。内部バス上ではAV
データとコンピュータデータとが区別されていないた
め、リアルタイム処理が必要なAVデータを優先的に流
すような処理を行うことが出来ないからである。
【0005】さらに、従来のコンピュータ機器のアーキ
テクチャでは、データ転送のレーテンシの保証が困難な
ため、内部バスに接続されるAVデバイス等にはレーテ
ンシ保証のため巨大なバッファを設けることが必要とさ
れた。また、DVDタイトルのような可変ビットレート
のストリームを扱う場合には、最大転送レート時でも受
信デバイス側のバッファがオーバーフローしないように
大きなバッファを搭載することが必要とされていた。こ
れは、コスト増大を引き起こす大きな要因となってい
る。
【0006】また、AVデータの転送のみを優先して行
うと、早急に処理を行うことがイベントが発生しても、
そのイベントに対する処理が遅滞してしまう危険もあ
る。
【0007】一方、従来のAV機器では、AVストリー
ムの処理順に複数のデバイスを縦続接続することによっ
て、AVストリームを扱うデバイス同士を物理的にピア
ツーピア(Peer to Peer)接続していた。
よって、AVストリームは、基本的に、CPUに入るこ
とはなかった。しかし、最近では、AVストリームとイ
ンタラクティブ命令が融合されたメディア(パイパーメ
ディア)の出現により、CPUでストリームを処理する
ことが要求され始めている。よって、今までのようにデ
バイス間を物理的にPeer to Peer接続する
ことが困難となりつつあり、バス接続への模索が始まり
つつある。
【0008】本発明はこのような事情に鑑みてなされた
ものであり、内部バス上でストリームデータの転送を効
率よく行えるようにし、AVストリームとコンピュータ
データの融合に好適なデータ処理装置およびそのバス制
御方法を提供することを目的とする。
【0009】
【課題を解決するための手段】上述の課題を解決するた
め、本発明のデータ処理装置は、サイクルタイム毎に所
定の予約帯域を割り当てることによってストリームデー
タを帯域保証した状態で転送することが可能な帯域保証
サイクルが転送モードとして定義された内部バスと、前
記内部バスに接続され、前記帯域保証サイクルを用いて
ストリームデータの送信/受信を行うことが可能な複数
のノードと、前記帯域保証サイクルで転送されるストリ
ームデータを受信している受信側ノードから前記内部バ
ス上に所定の信号を出力することによって、前記帯域保
証サイクルによって前記ストリームデータを送信してい
る送信側ノードに、前記ストリームデータの送信を停止
させる手段とを具備することを特徴とする。
【0010】このデータ処理装置においては、帯域保証
サイクルが転送モードとして定義された内部バスを使用
することにより、コンピュータデータのトラフィックに
関係なく、高度なリアルタイム性が要求されるストリー
ムデータの帯域を保証することができる。また、通常は
帯域保証サイクルの実行中はそのデータ転送を途中で停
止することは出来ないのが普通であるが、本発明では、
帯域保証サイクル中であっても、受信側ノードからの制
御によって送信側ノードからのストリームデータの送信
を停止させることができる。このように受信側ノードか
らの制御でストリームデータの送信を停止させる仕組み
を設けることにより、ストリーム処理の遅滞や、可変レ
ートストリームの受信などによって受信側ノードのバッ
ファがオーバーフローするような危険が生じた場合で
も、バッファのオーバーフローを未然に防止することが
できる。よって、必要最小限のバッファのみで内部バス
を介したリアルタイム転送を効率よく行うことができ
る。また、バス接続方式であるので、論理的なデータの
流れによってノード間の接続関係を柔軟に制御すること
ができる。
【0011】また、同一チャネル番号が割り当てられた
ノード間で前記帯域保証サイクルによるデータ転送がピ
アツーピア形式で実行されるように、前記内部バスに接
続された複数のノードそれぞれにチャネル番号を割り当
てることにより、内部バス上で論理的なピアツーピア接
続を実現することができる。これにより、内部バス上で
ピアツーピアによるデータ転送が可能となるので、ノー
ド間を物理的にピアツーピア接続することなく、内部バ
ス上で効率の良いデータ転送を行うことが可能となる。
【0012】また、本発明のデータ処理装置は、サイク
ルタイム毎に所定の予約帯域を割り当てることによって
ストリームデータを帯域保証した状態で転送することが
可能な帯域保証サイクルと、バスマスタからのバスアク
セス要求に応じて、前記予約帯域以外の期間中に転送サ
イクルを非同期で実行する非同期転送サイクルとが、転
送モードとして定義された内部バスと、前記内部バスに
接続され、前記帯域保証サイクルまたは非同期転送サイ
クルを用いてストリームデータの送信/受信を行うこと
が可能な複数のノードと、前記帯域保証サイクルを用い
てストリームデータを送信している送信側ノードからの
バスアクセス要求に応じて前記非同期転送サイクルのた
めのバス使用権を前記送信側ノードに割り当てる手段と
を具備し、前記送信側ノードから受信側ノードへの前記
ストリームデータの送信を、前記予約帯域以外の期間中
にも実行できるようにしたことを特徴とする。
【0013】この構成によれば、帯域保証サイクルのみ
ならず、必要に応じて、非同期転送サイクルをストリー
ムデータの送信に使用することができる。したがって、
たとえ受信放送番組の切り換えなどによってチューナか
ら送信すべきストリームデータが低帯域幅のデータから
高帯域幅のデータに切り換えられたような場合でも、帯
域保証サイクルに非同期転送サイクルを加えることによ
り、必要な帯域を広げることが可能となる。よって、送
信側ノードのバッファのオーバーフローなどの問題を未
然に防止することができる。
【0014】また、本発明のデータ処理装置は、サイク
ルタイム毎に所定の予約帯域を割り当てることによって
ストリームデータを帯域保証した状態で転送することが
可能な帯域保証サイクルと、バスマスタからのバスアク
セス要求に応じて、前記予約帯域以外の期間中に転送サ
イクルを非同期で実行する非同期転送サイクルとが、転
送モードとして定義された内部バスと、前記内部バスに
接続され、前記帯域保証サイクルまたは非同期転送サイ
クルを用いてストリームデータの送信/受信を行うこと
が可能な複数のノードと、前記内部バス上で前記帯域保
証サイクルが実行されている期間中に前記内部バス上の
ノードから前記バスアクセス要求が発行されたとき、前
記帯域保証サイクル中に前記非同期転送サイクルを挿入
し、前記非同期転送サイクルの終了後に前記帯域保証サ
イクルの残りの部分を実行するように制御する制御手段
とを具備することを特徴とする。
【0015】これにより、帯域保証サイクル中であって
も非同期転送サイクルを受付ることができるようにな
り、AVデータの帯域保証とイベントに対する高速レス
ポンスとの両立を図ることが可能となる。
【0016】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態を説明する。
【0017】図1には、本発明の一実施形態に係るデー
タ処理装置のシステム構成が示されている。このデータ
処理装置はマルチメディア対応のコンピュータであり、
放送メディア、通信メディア、ストレージメディアなど
の様々なメディアを扱うことができる。また、このデー
タ処理装置は、プログラム処理機能とAV(オーディオ
/ビデオ)ストリームデータを扱うための機能とを高い
次元で両立するために、イベントドリブン型の非同期デ
ータ転送(Asynchronous転送)を行う通常
の内部バス(Async Bus)100に加え、マル
チメディアバス(Multimedia Bus)20
0を有している。マルチメディアバス200は帯域保証
サイクルとイベントドリブン型の非同期転送サイクルの
2つの転送モードが定義された内部バスであり、このマ
ルチメディアバス200を使用することにより、コンピ
ュータデータとAVストリームデータの双方を効率よく
転送することができる。帯域保証サイクルの詳細は図2
以降で説明するが、基本的には、サイクルタイム毎にデ
ータ転送に使用するための所定の時間を予約帯域として
割り当てることにより、ストリームデータを帯域保証し
た状態で転送する転送モードを意味している。
【0018】(システム構成)以下、具体的なシステム
構成について説明する。このシステムには、図示のよう
に、CPU11、システムメモリ12、3Dグラフィク
スアクセラレータ13、およびCPUインターフェイス
14が設けられている。CPU11、システムメモリ1
2、および3Dグラフィクスアクセラレータ13はCP
Uインターフェイス14によって相互接続されており、
プログラム実行処理や3Dグラフィクス演算処理などは
これらユニットによって実行される。CPUインターフ
ェイス14はホストバスブリッジであり、CPUバスと
Async Bus100を双方向で接続する。Asy
nc Bus100には、I/Oコントローラ22が接
続されている。I/Oコントローラ22はデジタルビデ
オ信号を外部AV機器などに出力するためのインターフ
ェイスを初め、各種周辺装置との通信のためのインター
フェイス(SIOインターフェイス、ICバスインタ
ーフェイス、IR(赤外線)インターフェイス、USB
インターフェイス、IDEインターフェイス、MIDI
インターフェイス)を有している。DVDドライブやH
DDなどのストレージデバイスはIDEインターフェイ
スを介してI/Oコントローラ22に接続される。
【0019】また、マルチメディアバス200には、図
示のように、マルチメディアバスマネージャ15、メデ
ィアプロセッサ16、CASモジュール18,PCMC
IAインターフェイス19、IEEE1394インター
フェイス21などが接続されている。これらマルチメデ
ィアバスマネージャ15、メディアプロセッサ16、C
ASモジュール18、PCMCIAインターフェイス1
9、およびIEEE1394インターフェイス21は、
それぞれマルチメディアバス200を介してデータ転送
を行うノードであり、前述の帯域保証サイクルおよび非
同期転送サイクルを利用することができる。
【0020】マルチメディアバスマネージャ15はマル
チメディアバス200の管理ノードであり、マルチメデ
ィアバス200上で帯域保証サイクルおよび非同期転送
サイクルを行うための制御を行う。具体的には、帯域保
証サイクルで使用する予約バンドの管理、サイクルタイ
ムの管理、バス調停などがマルチメディアバスマネージ
ャ15によって実行される。また、マルチメディアバス
マネージャ15には、マルチメディアバス200とCP
Uインターフェイス14を双方向で接続するための機能
も設けられており、マルチメディアバス200上のノー
ドから転送されるAVストリームをCPU11に送った
り、DVDドライブからシステムメモリ12上に読み出
されたAVストリームをマルチメディアバス200上の
ノードに送信する事ができる。
【0021】メディアプロセッサ16は、MPEG2デ
コード、ストリーム暗号化、NTSCエンコード、2D
グラフィクス演算などの機能を有しており、AVストリ
ームの再生表示などの制御はこのメディアプロセッサ1
6によって実行される。CASモジュール18はCAT
V/サテライトチューナ20を接続するための専用イン
ターフェイスである。また、CATV/サテライトチュ
ーナ20は、PCMCIAインターフェイス19を介し
て接続することもできる。
【0022】ここで、マルチメディアバス200の基本
的な利用形態について説明する。
【0023】まず、CATV/サテライトチューナ20
で受信した映像データをモニタに表示しながら、ストレ
ージデバイスおよび外部の1394機器に送信する場合
を説明する。
【0024】映像データはMPEG2トランスポートス
トリームから構成されており、このMPEG2トランス
ポートストリームは、CASモジュール18またはPC
MCIAインターフェイス19からメディアプロセッサ
16に送信される。この場合、送信側ノードとなるCA
Sモジュール18またはPCMCIAインターフェイス
19と、受信側ノードとなるメディアプロセッサ16に
は、同一のチャネル番号(例えばチャネル番号1)が割
り当てられる。そして、前述の帯域保証サイクルによ
り、送信側ノードから受信側ノードにピアツーピア形式
でMPEG2トランスポートストリームが送信される。
メディアプロセッサ16では、MPEG2トランスポー
トストリームのデコードおよび表示再生処理と、MPE
G2トランスポートストリームを不正コピーから保護す
るための暗号化処理とが並行して実行される。暗号化さ
れたストリームデータは、順次、メディアプロセッサ1
6からマルチメディアバスマネージャ15および139
4インターフェイス21に送信される。この場合、送信
側ノードとなるメディアプロセッサ16と、受信側ノー
ドとなるマルチメディアバスマネージャ15および13
94インターフェイス21には、同一のチャネル番号
(例えばチャネル番号2)が割り当てられる。これによ
り、メディアプロセッサ16からマルチメディアバスマ
ネージャ15へのデータ転送、およびメディアプロセッ
サ16から1394インターフェイス21へのデータ転
送が、それぞれピアツーピア形式で行われる。また、こ
のチャネル番号2のストリーム転送は、チャネル番号1
のストリーム転送と時分割で並行して行われる。
【0025】暗号化されたストリームはマルチメディア
バスマネージャ15、CPUインターフェイス14を介
してシステムメモリ12に一旦ロードされた後、I/O
コントローラ22を介してストレージデバイスに記録さ
れる。また、これと同時に、1394インターフェイス
21から外部の1394機器に暗号化ストリームが送信
される。
【0026】(マルチメディアバス)次に、マルチメデ
ィアバス200の具体的な転送制御方法について説明す
る。
【0027】1)サイクルタイム 図2に示されているように、マルチメディアバス200
上へのアクセスは、時間を一定の間隔単位で分割して行
う。この一定の間隔をサイクルタイム(Cycle T
ime)と呼ぶ。
【0028】2)転送モード マルチメディアバス200には、前述の2つの転送モー
ドを実現するために、2つのバンドが存在する。一つは
予約バンド、もう一つはAsynchronousバン
ド(以下、Asyncバンドと称する)である。予約バ
ンドは、帯域保証転送のためにサイクルタイム中に予約
されたバンドである。この予約バンドを用いた転送サイ
クルが前述の帯域保証サイクル(以下、予約バンドサイ
クル)であり、Asyncバンドを用いた転送サイクル
が前述の非同期転送サイクル(以下、Asyncサイク
ル)である。
【0029】ただし、予約バンドとAsyncバンドが
明確に時間で分かれているのではなく、予約された帯域
を処理しているバンドが予約バンド、予約バンド以外の
期間中に、アクセス要求に従って随時実行される転送サ
イクルがAsyncバンドとなる。
【0030】3)チャネル マルチメディアバス200ではすべてのアクセスはチャ
ネルによって管理されており、複数チャネルの転送を時
分割で行うことができる。図2には、チャネル1の予約
バンド幅として2タイムスロットの時間が予約されてい
る場合の例が示されている。2タイムスロットは必ずし
も時間的に連続している必要はなく、1サイクルタイム
内に割り当てられればよい。
【0031】4)アクセスの種類 アクセスの種類は、以下の3種類である。 a)ストリームアクセス ストリームアクセスでは、各チャネルに対し、送信側ノ
ードと受信側ノードが指定され、チャネル以外のアドレ
スは使用されない。また、通常のPCIバストランザク
ションのような受信側からのウェイトコントロールも行
われない。このストリームアクセスの様子を図3に示
す。図3では、ノードAがチャネル番号1の送信側ノー
ド、ノードDがチャネル番号1の受信側ノードである。
この場合、共にチャネル番号1が割り当てられたノード
AとノードDとがマルチメディアバス200上で論理的
にピアツーピア接続された形式となり、ノードAとノー
ドDと間のデータ転送がそれらノード間で直接的に実行
される。また、一つの送信側ノードに対して、その送信
側ノードと同一チャネル番号の受信側ノードを複数設定
することもできる。図3においては、ノードBをチャネ
ル番号2の送信側ノード、ノードCおよびノードEをチ
ャネル番号2の受信側ノードとした場合が示されてい
る。この場合、ノードBからのストリームデータは、ノ
ードCおよびノードEにマルチキャストされる。本実施
形態では、予約バンドサイクルでは、常に、ストリーム
アクセスが用いられる。また、ストリームアクセスは、
Asyncサイクルでも利用することができる。
【0032】b)シングルアクセス Asyncサイクルでのみ利用されるアクセスであり、
アドレスおよびコマンド転送フェーズとそれに後続する
1回のデータ転送フェーズから構成される。
【0033】c)バーストアクセス Asyncサイクルでのみ利用されるアクセスであり、
アドレスおよびコマンド転送フェーズとそれに後続する
複数のデータ転送フェーズから構成される。
【0034】(チャネルコントロールレジスタ)図4に
は、マルチメディアバス200上の各ノードに設けられ
るチャネルコントロールレジスタの内容が示されてい
る。
【0035】チャネルコントロールレジスタはコンフィ
グ空間に定義されており、複数チャネル分の制御情報を
持つことができる。各チャネルの制御情報は、チャネル
コントロール情報(Ch Cnt)、チャネル番号情報
(Ch No)、必要帯域情報(Necessity)
を1組として構成される。必要帯域情報はストリーム転
送に必要な帯域を示すものであり、この情報は該ノード
のドライバ(ソフトウェア)によって送受信すべきスト
リーム毎に設定される。チャネル番号情報は、管理ノー
ドによって設定されたチャネル番号を示す。チャネルコ
ントロール情報には、該当するチャネルの有効/無効を
示すチャネルアベイラブル情報(Ch.Ava)、該当
するチャネルが入力チャネル(受信側ノード)であるか
出力チャネル(送信側ノード)であるかを示すI/O情
報(In/Out)などが含まれている。
【0036】どのノードが、どのチャネルに対して出力
/入力するかは、管理ノードがアクセス開始前にCon
figレジスタを使って通知する。
【0037】(予約バンドサイクルの制御)本実施形態
では、予約バンドサイクルの転送制御方法として以下の
3つの方法が用意されている。
【0038】1)予約バンドサイクルのフロー制御:
受信側ノードからの制御により、ストリームアクセスを
停止させる 2)Asyncサイクルを用いたストリームアクセス制
御: 送信側ノードからの要求により、Asyncサイ
クルでストリームアクセスを行う 3)Asyncサイクルの挿入制御: 予約バンドサイ
クル処理中でもAsyncサイクルを受付け、Asyn
cサイクルを予約バンドサイクル中に挿入する 以下、個々の制御方法について具体的に説明する。
【0039】(予約バンドサイクルのフロー制御)ま
ず、図5を参照して、予約バンドサイクルのフロー制御
の原理について説明する。図5(A)は、3タイムスロ
ット分の予約バンドを用いてストリームアクセスを行う
場合のタイミングチャートである。予約バンドサイクル
処理中に受信側ノードからマルチメディアバス200上
にディスコネクト信号(Disconnect)が出力
されると、図5(B)に示されているように、そのディ
スコネクト信号に応答して送信側ノードは現在のストリ
ームアクセスを停止し、ストリームデータの送信を中断
する。そして、次のサイクルタイムが来ると、送信側ノ
ードは、後続するストリームデータを送信するためのス
トリームアクセスを開始する。
【0040】このように受信側ノードからの制御でスト
リームアクセスを停止させる仕組みを設けることによ
り、ストリーム処理の遅滞や、可変レートストリームの
受信などによって受信側ノードのバッファがオーバーフ
ローするような危険が生じた場合でも、バッファのオー
バーフローを未然に防止することができる。よって、必
要最小限のバッファのみで必要なリアルタイム転送を効
率よく行うことができる。
【0041】図6には、フロー制御のための具体的なタ
イミングが示されている。
【0042】ここでは、まず、マルチメディアバス20
0に含まれる信号線の意味について説明する。マルチメ
ディアバス200には、クロック信号CLK線、3ビッ
ト幅のチャネル番号/バイトイネーブル信号(ch_N
um/BE ̄)線、32ビット幅のデータ(Data)
線、ディスクコネクト信号(Disconnect ̄)
線、バスリクエスト信号(Access REQ ̄)
線、バスグラント信号(Access GNT ̄)線、
レディー信号(Ready ̄)線が含まれている。
【0043】チャネル番号/バイトイネーブル信号(c
h_Num/BE ̄)は、アクセス開始時においてはこ
れからアクセスを開始すべきチャネル番号を示し、アク
セス時にはデータ(Data)線上のデータの有効バイ
トレーンを示す。チャネル番号は、予約バンドサイクル
では管理ノードによって出力され、またAsyncサイ
クルではバス使用権を獲得したバスマスタノードによっ
て出力される。
【0044】ディスクコネクト信号(Disconne
ct ̄)は現在のストリームアクセスからノードを切り
離すための切り離し信号であり、転送サイクルの終結を
示す。ストリームアクセス中に送信ノードからのストリ
ームデータ送信を停止させる場合には、このディスクコ
ネクト信号(Disconnect ̄)は受信ノードか
ら出力される。また、通常はストリームアクセスの終結
を示すために、管理ノードからディスクコネクト信号
(Disconnect ̄)が出力される。
【0045】アクセスリクエスト信号(Access
REQ ̄)およびアクセスグラント信号(Access
GNT ̄)は、Asyncサイクルのためのバス使用
権の調停を行うために使用される。バス調停を行う管理
ノードと各ノードとの間には、一対のアクセスリクエス
ト信号(Access REQ ̄)およびアクセスグラ
ント信号(Access GNT ̄)が設けられてい
る。アクセス要求はAccessREQ信号を使って行
われる。バスをアクセスしたいノードはAccessR
EQをアサートする。アクセス要求の調停は管理ノード
で行われる。アクセス許可はAccessGNTによっ
て通知される。AccessGNTは遅くともDisc
onnectがアサートされるのと同時にアサートされ
る。よって、アクセスを要求しているノードはDisc
onnectと、AccessGNTをCLKでラッチ
し、Disconnectがアサートされているとき、
AccessGNTがアサートされたノードがバスの使
用権を得る(マスターノード)。
【0046】ストリームアクセスにおいては、各ノード
は、自身のチャネル番号がチャネル番号/バイトイネー
ブル信号(ch_Num/BE ̄)によって指定された
ときにクロックCLKに合わせてデータを入出力でき
る。チャネル番号はDisconnect信号(アクセ
スサイクルの終了を示す)がアサートされたクロックか
ら3番目のクロックの立ち上がりエッジから出力され、
4目のクロックの立ち上がりエッジでラッチされる。予
約バンドサイクルでは、管理ノードがマスタとなるた
め、ストリームアクセスを要求するAccessREQ
はアサートが禁止される。また、ストリームアクセスモ
ードではReady ̄信号によるWaitコントロール
は行われない。
【0047】予約バンドサイクルのストリームアクセス
中において、受信ノードは受信バッファの容量が少なく
なると、Disconnect信号をアサートする。D
isconnect信号のアサートにより、送信ノード
はストリーム送信を停止する。これにより、実行中のス
トリームアクセスは終了する。この後、前述したように
Disconnect信号(アクセスサイクルの終了を
示す)がアサートされたクロックから3番目のクロック
の立ち上がりエッジで、次にアクセスを実行すべきチャ
ネル番号が管理ノードから出力される。
【0048】Disconnect信号を用いたフロー
制御を実現するためのハードウェア構成の一例を図7に
示す。
【0049】図7(A)に示されているように、各ノー
ドの受信部には、FIFOバッファ111、受信回路1
12、オーバーフロー検出回路113が設けられてい
る。FIFOバッファ111は、マルチメディアバス2
00を介して授受するデータを一時的に蓄積する緩衝用
の入出力バッファであり、受信時には、マルチメディア
バス200および受信回路112を介して入力されたス
トリームデータがFIFOバッファ111に順に書き込
まれる。FIFOバッファ111に蓄積されたストリー
ムデータは内部処理回路に読み出されて処理される。オ
ーバーフロー検出回路113は、FIFOバッファ11
1の蓄積データ量が所定のしきい値を越えたか否かを検
出するためのものであり、FIFOバッファ111の蓄
積データ量が所定のしきい値を越えた場合には、FIF
Oバッファ111のオーバーフローを防止するために、
Disconnect信号を発生する。
【0050】図7(B)は、各ノードの送信部の構成で
ある。送信時には、外部から入力したストリームデータ
がFIFOバッファ111に入力される。そしてそのス
トリームデータがFIFOバッファ111から読み出さ
れ、送信回路114を介してマルチメディアバス200
上に出力される。ストリームデータを送信している期間
中、送信停止回路115はDisconnect信号を
監視する。ストリームデータ送信中にDisconne
ct信号がアサートされると、送信停止回路115は送
信回路114を制御してストリームデータの送信を停止
させる。
【0051】図8は、各ノードに設けられたチャネル検
出部の構成である。
【0052】チャネル検出回路116は、Discon
nect信号がアサートされてから3番目のクロックで
マルチメディアバス200上に出力されるチャネル番号
をラッチし、チャネルコントロールレジスタに設定され
た自身のチャネル番号と比較する。自身のチャネル番号
が指定された場合には、チャネル検出回路116は、ス
トリームアクセスによるデータ入出力を開始するために
送信回路または受信回路を制御する。
【0053】次に、図9を参照して、フロー制御の具体
例な適用例を説明する。
【0054】ここでは、DVD−ROMドライブ30か
ら可変ビットレートのDVDタイトルを読み出して、メ
ディアプロセッサ16に再生させる場合を想定する。可
変ビットレートのDVDタイトルはDVDメディアにフ
ァイルとして記録されているので、まず、CPU11の
制御の下、DVDタイトルのファイルがDVD−ROM
ドライブ30からシステムメモリ12上に読み出され
る。そして、マルチメディアバスマネージャ15を送信
ノードとし、メディアプロセッサ16を受信ノードとす
るストリームアクセスが予約バンドサイクルによって実
行される。メディアプロセッサ16の受信バッファの蓄
積データ量が所定値を越えると、メディアプロセッサ1
6からDisconnect信号が出力される。これよ
り、マルチメディアバスマネージャ15による現在のス
トリームアクセスは停止される。これにより、最大転送
レート時においても受信バッファのオーバーフローを招
くことが無くなるので、必要最小限の受信バッファでス
トリーム転送を行うことができる。
【0055】(Asyncサイクルを用いたストリーム
アクセス制御)次に、図10を参照して、Asyncサ
イクルを用いたストリームアクセス制御の原理について
説明する。
【0056】図10(A)は、2タイムスロット分の予
約バンドを用いてストリームアクセスを行う場合のタイ
ミングチャートである。Asyncサイクルを用いたス
トリームアクセス制御を用いると、Asyncサイクル
でストリームアクセスを行うことができる。このため、
図10(B)に示されているように、予約バンド以外の
期間にストリームアクセスを行うことができる。Asy
ncサイクルの実行はは、送信ノードからのバスリクエ
ストが受け付けられた場合に許可される。
【0057】図11には、Asyncサイクルを用いた
ストリームアクセスのための具体的なタイミングが示さ
れている。
【0058】予約バンドサイクル処理を実行している送
信ノードは、その送信バッファの蓄積データ量が所定値
を越えると、AsyncサイクルのバスリクエストAc
cess REQを発生する。管理ノードからGNTが
与えられると、送信ノードは、管理ノードによってDi
sconnect信号(アクセスサイクルの終了を示
す)がアサートされたクロックから3番目のクロックの
立ち上がりエッジで、現在の予約バンドサイクルのチャ
ネル番号と同じチャネル番号を指定することにより、A
syncサイクルでストリームアクセスを行う。これに
より、予約バンド以外の期間にストリームアクセスを実
行することができる。
【0059】Asyncサイクルを用いたストリームア
クセス制御を実現するためのハードウェア構成の一例を
図12に示す。
【0060】送信時には、外部から入力したストリーム
データがFIFOバッファ111に入力される。そして
そのストリームデータがFIFOバッファ111から読
み出され、送信回路114を介してマルチメディアバス
200上に出力される。オーバーフロー検出回路201
は、FIFOバッファ111の蓄積データ量が所定値を
越えると、Async・リクエスト制御回路202を制
御して、バスリクエストAccess REQを発生さ
せる。Async・リクエスト制御回路202は、管理
ノードからのGNTによってバス使用権を獲得すると、
チャネル番号出力回路203を制御し、Disconn
ect信号によって現在のアクセスサイクルが終結され
てから3番目のクロックの立ち上がりエッジで、現在の
予約バンドサイクルのチャネル番号と同じチャネル番号
を出力させる。
【0061】次に、図13を参照して、Asyncサイ
クルによるストリームアクセスの具体的な適用例を説明
する。
【0062】予約バンドサイクルでストリームデータ送
信を行っている送信ノードが処理すべきストリームのト
ラフィックが変わり、必要な帯域が変わったとき(たと
えば、チューナの番組切り換えによって送信すべきスト
リームが標準映像のSDデータから高精細映像のHDデ
ータに切り換えられたとき)は、送信ノードおよび受信
ノードそれぞれの帯域の割り当ては変更される。この場
合、該当するノードのドライバあるいはノード自体がN
ecessityを書き替えるが、サイクルタイムの変
わり目で予約バンド幅を動的に変更することは実際上困
難である。
【0063】このため、送信すべきストリームがSDデ
ータからHDデータに切り換えられたときは、図13
(A)の状態から図13(B)の状態に移行し、予約バ
ンド幅が拡大されるまでの間は、予約バンドサイクルと
Asyncサイクルの双方を用いてストリームアクセス
を行う。予約バンド幅が拡大されたた後は、再び図13
(A)の状態に戻り、予約バンドサイクルのみでストリ
ームアクセスを行う。これにより、必要な帯域が急に変
化しても、送信側ノードのバッファのオーバーフローな
どの問題を未然に防ぐことができる。
【0064】(Asyncサイクルの挿入制御)次に、
図14を参照して、Asyncサイクル挿入制御の原理
を説明する。Asyncサイクルのアクセスリクエスト
は随時(予約バンドサイクル処理中中でも)受け付けら
れる。予約バンドサイクル処理中にAsyncサイクル
のアクセスリクエストが発生しなかった場合には、図1
4(A)に示すように、予約バンドサイクルは通常通り
実行される。予約バンドサイクル処理中にAsyncサ
イクルのアクセスリクエストが受け付けられると、図1
4(B)に示されているように、予約バンドサイクルに
よるストリームアクセスは中断され、Asyncアクセ
スを実行する。中断されたストリームアクセスは、As
yncアクセス終了後再開される。予約バンドとして予
約されたストリームアクセスの帯域は同一タイムサイク
ル内に必ず実行される。
【0065】図15は、複数のチャネルのストリームア
クセスが時分割で並行処理されている場合におけるAs
yncサイクルの挿入制御の様子を示されている。ここ
では、チャネル番号3の予約バンドサイクル中にAsy
ncサイクルが挿入されている。
【0066】図16には、Asyncサイクル挿入のた
めの具体的なタイミングが示されている。
【0067】各ノードは、CPU11に処理させたいイ
ベントやマルチメディアバス200上の他のノードに通
知したいイベントが発生すると、アクセスリクエストA
ccess REQを発生する。アクセスリクエストの
調停は管理ノードによって行われ、アクセス許可はGN
Tによって通知される。管理ノードは、予約バンドサイ
クル処理中にAsyncサイクルを受け付ける場合に
は、GNTを通知した後、Disconnect信号を
発生する。アクセスを要求していたノードは、Disc
onnect信号を発生時のGNT信号の状態によって
アクセス要求が許可されたか否かを判断する。アクセス
許可された場合には、アクセスを要求していたノード
は、バスマスタとなり、Asyncサイクルを実行す
る。Asyncサイクルでは、バスマスタは、ブロード
キャストを示すチャネル番号(0)を出力した後、ター
ゲットノードのノードID、アドレス、コマンドなどを
出力し、データのリード/ライト転送を行う。チャネル
番号(0)はシングルアクセス/バーストアクセスのみ
で使用されるチャネル番号である。
【0068】Asyncサイクルが終了すると、バスマ
スタは、Disconnect信号を発生する。管理ノ
ードは、中断した予約バンドサイクルを再開するため
に、中断した予約バンドサイクルのチャネル番号をマル
チメディアバス200上に出力する。これにより、中断
された予約バンドサイクルが再開される。もちろん、R
edyによってAsyncサイクルの終了を検知した時
に、管理ノードがDisconnect信号を発生する
ようにしても良い。
【0069】次に、図17のフローチャートを参照し
て、管理ノードによって実行されるAsync受付可否
判断処理の手順について説明する。
【0070】前述したように、マルチメディアバス20
0では、予約バンドサイクルは必ず実行される。予約バ
ンドの実際の幅はすべてクロック数で管理される。As
yncを受け付けるかどうかを決定するアルゴリズムは
以下の通りである。
【0071】まず、管理ノードは、1サイクルタイム内
の総クロック数(TC)を取得する(ステップS1
1)。例えば、サイクルタイムが125usでクロック
が50MHzの場合は、TC=6250となる。次に、
管理ノードは、1サイクルタイム内における予約バンド
の総バンド幅(クロック数で表現される:IC)を取得
する(ステップS12)。次いで、管理ノードは、アク
セスリクエストを受けた時点までに実行したAsync
サイクルの合計クロック数(TA)を取得する(ステッ
プS13)。そして、管理ノードは、現在のサイクルタ
イムの残りクロック数(TC−IC−TA)がAsyn
cサイクル(シングルアクセス)に要する最大クロック
数(MA)以上であるか否かを判断し(ステップS1
4)、最大器ロック数(MA)以上であればGNTを返
し、Asyncサイクルの実行を許可する(ステップS
15)。一方、残りクロック数が最大クロック数(M
A)よりも少なければ、GNTは返さず、Asyncサ
イクルの実行を禁止する(ステップS16)。このよう
な制御により、予約バンドによる帯域保証を維持しつ
つ、Asyncサイクルのリクエストに対する応答性を
向上させることができる。
【0072】以上のように、本実施形態のシステムにお
いては、コンピュータの内部バスとして帯域保証サイク
ルとイベントドリブン型の非同期転送サイクルの2つの
転送モードが定義されたマルチメディアバス200を使
用することにより、AVストリームとコンピュータデー
タの融合に好適なシステムを実現することができる。ま
た、本実施形態のシステムは、コンピュータのみなら
ず、セットトップボックス、デジタルTV、ゲーム機な
どの各種デジタル情報機器のプラットフォームとして使
用することができる。
【0073】
【発明の効果】以上説明したように、本発明によれば、
内部バス上でリアルタイム転送を効率よく行うことがで
きる新たなバス制御方式を用いることにより、AVスト
リームとコンピュータデータの融合に好適なシステムを
実現することができる。特に、1)予約バンドサイクル
におけるデータ送信を受信ノードからの制御で停止させ
るフロー制御、2)Asyncサイクルでストリームア
クセスを実行する制御、3)予約バンドサイクル中でも
Asyncサイクルを受け付ける制御、を用いることに
より、帯域保証した状態で、より柔軟なデータ転送が行
うことが可能となる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係るデータ処理装置のシ
ステム構成を示すブロック図。
【図2】同実施形態のマルチメディアバス制御で用いら
れるサイクルタイムを説明するための図。
【図3】同実施形態のマルチメディアバス制御で用いら
れるストリームアクセスを説明するための図。
【図4】同実施形態のシステムで使用されるチャネルコ
ントロールレジスタの内容を示す図。
【図5】同実施形態で用いられる予約バンドサイクルフ
ロー制御の原理を説明するための図。
【図6】図5のフロー制御のための具体的なタイミング
を示す図。
【図7】図5のフロー制御を実現するためのハードウェ
ア構成の一例を示す図。
【図8】同実施形態の各ノードに用意されたチャネル検
出部の構成を示す図。
【図9】図5のフロー制御の適用例を説明するための
図。
【図10】同実施形態で用いられるAsyncストリー
ムアクセス制御の原理を説明するための図。
【図11】図10のAsyncストリームアクセス制御
のための具体的なタイミングを示す図。
【図12】図10のAsyncストリームアクセス制御
を実現するためのハードウェア構成の一例を示す図。
【図13】図10のAsyncストリームアクセス制御
の適用例を説明するための図。
【図14】同実施形態で用いられるAsyncサイクル
挿入制御の原理を説明するための図。
【図15】同実施形態のマルチメディアバス上で複数チ
ャネルのストリームアクセスが時分割で並行処理されて
いる場合におけるAsyncサイクル挿入制御の様子を
示す図。
【図16】図14のAsyncサイクル挿入制御のため
の具体的なタイミングを示す図。
【図17】同実施形態の管理ノードによって実行される
Async受付可否判断処理の手順を示すフローチャー
ト。
【符号の説明】
11…CPU 12…システムメモリ 15…マルチメディアバスマネージャ(管理ノード) 16…メディアプロセッサ 20…ケーブル/サテライトチューナ 21…IEEE1394インターフェイス 100…Asyncバス 200…マルチメディアバス

Claims (16)

    【特許請求の範囲】
  1. 【請求項1】 サイクルタイム毎に所定の予約帯域を割
    り当てることによってストリームデータを帯域保証した
    状態で転送することが可能な帯域保証サイクルが転送モ
    ードとして定義された内部バスと、 前記内部バスに接続され、前記帯域保証サイクルを用い
    てストリームデータの送信/受信を行うことが可能な複
    数のノードと、 前記帯域保証サイクルで転送されるストリームデータを
    受信している受信側ノードから前記内部バス上に所定の
    信号を出力することによって、前記帯域保証サイクルに
    よって前記ストリームデータを送信している送信側ノー
    ドに、前記ストリームデータの送信を停止させる手段と
    を具備することを特徴とするデータ処理装置。
  2. 【請求項2】 前記ストリームデータの送信が停止され
    た前記送信ノードは、次のサイクルタイムを待って、前
    記帯域保証サイクルによるストリームデータの送信を再
    開することを特徴とする請求項1記載のデータ処理装
    置。
  3. 【請求項3】 前記内部バスには、現在実行中のバスサ
    イクルの終結を示すための信号線が含まれており、 前記帯域保証サイクルで転送されるストリームデータを
    受信している受信側ノードは、前記信号線をアクティブ
    にすることによって、前記送信ノードによるストリーム
    データの送信を停止させることを特徴とする請求項1記
    載のデータ処理装置。
  4. 【請求項4】 前記受信側ノードは、前記内部バスから
    受信したストリームデータを一時的に蓄積するための受
    信バッファと、前記受信バッファの蓄積データ量が所定
    値を越えたか否かを検出する手段とを具備し、前記受信
    バッファの蓄積データ量が所定値を越えたとき、前記内
    部バス上に前記所定の信号を出力するように構成されて
    いることを特徴とする請求項1記載のデータ処理装置。
  5. 【請求項5】 前記帯域保証サイクルは、同一チャネル
    番号が割り当てられた送信側ノードと受信側ノードとの
    間でピアツーピア形式で直接的に実行されることを特徴
    とする請求項1記載のデータ処理装置。
  6. 【請求項6】 サイクルタイム毎に所定の予約帯域を割
    り当てることによってストリームデータを帯域保証した
    状態で転送することが可能な帯域保証サイクルが転送モ
    ードとして定義された内部バスと、 前記内部バスに接続され、前記帯域保証サイクルを用い
    てストリームデータの送信/受信を行うことが可能な複
    数のノードと、 同一チャネル番号が割り当てられたノード間で前記帯域
    保証サイクルによるデータ転送がピアツーピア形式で実
    行されるように、前記内部バスに接続された複数のノー
    ドそれぞれにチャネル番号を割り当てる手段と、 前記帯域保証サイクルで転送されるストリームデータを
    受信している受信側ノードから前記内部バス上に所定の
    信号を出力することによって、前記帯域保証サイクルに
    よって前記ストリームデータを送信している送信側ノー
    ドに、前記ストリームデータの送信を停止させる手段を
    具備することを特徴とするデータ処理装置。
  7. 【請求項7】 サイクルタイム毎に所定の予約帯域を割
    り当てることによってストリームデータを帯域保証した
    状態で転送することが可能な帯域保証サイクルと、バス
    マスタからのバスアクセス要求に応じて、前記予約帯域
    以外の期間中に転送サイクルを非同期で実行する非同期
    転送サイクルとが、転送モードとして定義された内部バ
    スと、 前記内部バスに接続され、前記帯域保証サイクルまたは
    非同期転送サイクルを用いてデータの送信/受信を行う
    ことが可能な複数のノードと、 同一チャネル番号が割り当てられたノード間で前記帯域
    保証サイクルによるデータ転送がピアツーピア形式で実
    行されるように、前記内部バスに接続された複数のノー
    ドそれぞれにチャネル番号を割り当てる手段と、 前記帯域保証サイクルで転送されるストリームデータを
    受信している受信側ノードから前記内部バス上に所定の
    信号を出力することによって、前記帯域保証サイクルに
    よって前記ストリームデータを送信している送信側ノー
    ドに、前記ストリームデータの送信を停止させる手段と
    を具備することを特徴とするデータ処理装置。
  8. 【請求項8】 サイクルタイム毎に所定の予約帯域を割
    り当てることによってストリームデータを帯域保証した
    状態で転送することが可能な帯域保証サイクルと、バス
    マスタからのバスアクセス要求に応じて、前記予約帯域
    以外の期間中に転送サイクルを非同期で実行する非同期
    転送サイクルとが、転送モードとして定義された内部バ
    スと、 前記内部バスに接続され、前記帯域保証サイクルまたは
    非同期転送サイクルを用いてデータの送信/受信を行う
    ことが可能な複数のノードと、 前記帯域保証サイクルを用いてストリームデータを送信
    している送信側ノードからのバスアクセス要求に応じ
    て、前記非同期転送サイクルのためのバス使用権を前記
    送信側ノードに割り当てる手段とを具備し、 前記送信側ノードから受信側ノードへの前記ストリーム
    データの送信を、前記予約帯域以外の期間中にも実行で
    きるようにしたことを特徴とするデータ処理装置。
  9. 【請求項9】 前記帯域保証サイクルは、同一チャネル
    番号が割り当てられた送信側ノードと受信側ノードとの
    間でピアツーピア形式で直接的にデータ転送を行うスト
    リームアクセスモードによって実行され、 前記送信側ノードは、前記非同期転送サイクルのための
    バス使用権が与えられた場合には、前記帯域保証サイク
    ルで使用しているチャネル番号と同一のチャネル番号に
    よって受信側ノードを指定することによって、前記予約
    帯域以外の期間中に前記ストリームアクセスモードを用
    いて前記ストリームデータを送信することを特徴とする
    請求項8記載のデータ処理装置。
  10. 【請求項10】 前記送信側ノードは、前記帯域保証サ
    イクルによって送信すべきストリームデータを一時的に
    蓄積するための送信バッファと、前記送信バッファの蓄
    積データ量が所定値を越えたか否かを検出する手段とを
    具備し、前記送信バッファの蓄積データ量が所定値を越
    えたとき、前記バスアクセス要求を発行するように構成
    されていることを特徴とする請求項8記載のデータ処理
    装置。
  11. 【請求項11】 サイクルタイム毎に所定の予約帯域を
    割り当てることによってストリームデータを帯域保証し
    た状態で転送することが可能な帯域保証サイクルと、バ
    スマスタからのバスアクセス要求に応じて、前記予約帯
    域以外の期間中に転送サイクルを非同期で実行する非同
    期転送サイクルとが、転送モードとして定義された内部
    バスと、 前記内部バスに接続され、前記帯域保証サイクルまたは
    非同期転送サイクルを用いてデータの送信/受信を行う
    ことが可能な複数のノードと、 前記内部バス上で前記帯域保証サイクルが実行されてい
    る期間中に前記内部バス上のノードから前記バスアクセ
    ス要求が発行されたとき、前記帯域保証サイクルの予約
    帯域中に前記非同期転送サイクルを挿入し、前記非同期
    転送サイクルの終了後に前記帯域保証サイクルの残りの
    部分を実行するように制御する制御手段とを具備するこ
    とを特徴とするデータ処理装置。
  12. 【請求項12】 前記制御手段は、前記内部バス上で前
    記帯域保証サイクルが実行されている期間中に前記内部
    バス上のノードから前記バスアクセス要求が発行された
    とき、前記実行中の帯域保証サイクルと新たに挿入すべ
    き非同期転送サイクルの双方が現在のサイクルタイム期
    間中に終結可能であるか否かを判断する手段をさらに具
    備し、その判断結果に基づいて前記バスアクセス要求の
    受付を許可又は禁止することを特徴とする請求項11記
    載のデータ処理装置。
  13. 【請求項13】 CPUおよびメモリを有し、プログラ
    ムを実行することが可能なデータ処理装置において、 サイクルタイム毎にデータ転送に使用するための所定の
    時間を割り当てることによってストリームデータを帯域
    保証した状態で転送することが可能な帯域保証サイクル
    が転送モードとして定義された内部バスと、 前記内部バスに接続され、前記帯域保証サイクルを用い
    てストリームデータの送信/受信を行うことが可能な複
    数のノードと、 前記内部バスに接続された複数のノードそれぞれにチャ
    ネル番号を割り当て、データ転送を開始させるべきチャ
    ネル番号を前記内部バス上に出力する手段とを具備し、 前記内部バス上に出力されたチャネル番号が割り当てら
    れたノード間で前記帯域保証サイクルによるデータ転送
    がピアツーピア形式で実行されるように構成されている
    ことを特徴とするデータ処理装置。
  14. 【請求項14】 サイクルタイム毎に所定の予約帯域を
    割り当てることによってストリームデータを帯域保証し
    た状態で転送することが可能な帯域保証サイクルが転送
    モードとして定義された内部バスを有する装置に適用さ
    れるバス制御方法であって、 前記帯域保証サイクルで転送されるストリームデータを
    受信している受信側ノードから前記内部バス上に所定の
    信号を出力し、 前記帯域保証サイクルによって前記ストリームデータを
    送信している送信側ノードに、前記ストリームデータの
    送信を停止させることを特徴とするバス制御方法。
  15. 【請求項15】 サイクルタイム毎に所定の予約帯域を
    割り当てることによってストリームデータを帯域保証し
    た状態で転送することが可能な帯域保証サイクルと、バ
    スマスタからのバスアクセス要求に応じて、前記予約帯
    域以外の期間中に転送サイクルを非同期で実行する非同
    期転送サイクルとが、転送モードとして定義された内部
    バスを有する装置に適用されるバス制御方法であって、 前記帯域保証サイクルを用いてストリームデータを送信
    している送信側ノードからのバスアクセス要求に応じて
    前記非同期転送サイクルのためのバス使用権を前記送信
    側ノードに割り当て、 前記送信側ノードが前記非同期転送サイクルを実行する
    ことにより、前記送信側ノードから受信側ノードへの前
    記ストリームデータの送信を、前記予約帯域以外の期間
    中にも実行できるようにしたことを特徴とするバス制御
    方法。
  16. 【請求項16】 サイクルタイム毎に所定の予約帯域を
    割り当てることによってストリームデータを帯域保証し
    た状態で転送することが可能な帯域保証サイクルと、バ
    スマスタからのバスアクセス要求に応じて、前記予約帯
    域以外の期間中に転送サイクルを非同期で実行する非同
    期転送サイクルとが、転送モードとして定義された内部
    バスを有する装置に適用されるバス制御方法であって、 前記内部バス上で前記帯域保証サイクルが実行されてい
    る期間中に前記内部バス上のノードから前記バスアクセ
    ス要求が発行されたとき、前記帯域保証サイクルの予約
    帯域中に前記非同期転送サイクルを挿入し、 前記非同期転送サイクルの終了後に前記帯域保証サイク
    ルの残りの部分を実行することを特徴とするバス制御方
    法。
JP14841399A 1999-05-27 1999-05-27 データ処理装置 Expired - Lifetime JP3784994B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP14841399A JP3784994B2 (ja) 1999-05-27 1999-05-27 データ処理装置
US09/540,993 US6728810B1 (en) 1999-05-27 2000-03-31 Data processing apparatus and bus control method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14841399A JP3784994B2 (ja) 1999-05-27 1999-05-27 データ処理装置

Publications (3)

Publication Number Publication Date
JP2000341306A true JP2000341306A (ja) 2000-12-08
JP2000341306A5 JP2000341306A5 (ja) 2004-10-07
JP3784994B2 JP3784994B2 (ja) 2006-06-14

Family

ID=15452249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14841399A Expired - Lifetime JP3784994B2 (ja) 1999-05-27 1999-05-27 データ処理装置

Country Status (2)

Country Link
US (1) US6728810B1 (ja)
JP (1) JP3784994B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7970003B2 (en) * 2003-05-30 2011-06-28 General Dynamics Advanced Information Systems Inc. Low power telemetry system and method
US7592899B2 (en) * 2004-06-01 2009-09-22 General Dynamics Advanced Information Systems, Inc. Low power telemetry system and method
US20070027485A1 (en) * 2005-07-29 2007-02-01 Kallmyer Todd A Implantable medical device bus system and method
US20090167947A1 (en) * 2007-12-27 2009-07-02 Naoko Satoh Video data processor and data bus management method thereof
KR20120041008A (ko) * 2010-10-20 2012-04-30 삼성전자주식회사 버스 시스템

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4593282A (en) * 1983-04-14 1986-06-03 At&T Information Systems Inc. Network protocol for integrating synchronous and asynchronous traffic on a common serial data bus
AU2656892A (en) * 1991-10-04 1993-05-03 Wellfleet Communications, Inc. Method and apparatus for concurrent packet bus
US5579486A (en) 1993-01-14 1996-11-26 Apple Computer, Inc. Communication node with a first bus configuration for arbitration and a second bus configuration for data transfer
US5649122A (en) * 1994-06-24 1997-07-15 Startech Semiconductor, Inc. Universal asynchronous receiver/transmitter with programmable xon/xoff characters
US5742847A (en) * 1994-10-31 1998-04-21 Intel Corporation M&A for dynamically generating and maintaining frame based polling schedules for polling isochronous and asynchronous functions that guaranty latencies and bandwidths to the isochronous functions
JP3271493B2 (ja) * 1995-09-26 2002-04-02 ヤマハ株式会社 ネットワークおよびデータ伝送方法
US5754807A (en) * 1995-11-20 1998-05-19 Advanced Micro Devices, Inc. Computer system including a multimedia bus which utilizes a separate local expansion bus for addressing and control cycles
US5859980A (en) * 1996-02-08 1999-01-12 Advanced Micro Devices, Inc. Network interface having adaptive transmit start point for each packet to avoid transmit underflow
US6092141A (en) * 1996-09-26 2000-07-18 Vlsi Technology, Inc. Selective data read-ahead in bus-to-bus bridge architecture
JP3173418B2 (ja) * 1997-04-18 2001-06-04 日本電気株式会社 ストリーム再生制御方式及びプログラムを記録した機械読み取り可能な記録媒体
JPH1155485A (ja) * 1997-07-29 1999-02-26 Canon Inc 情報処理装置、情報処理方法、及びコンピュータが読み出し可能なプログラムを記憶した記憶媒体
US6079024A (en) * 1997-10-20 2000-06-20 Sun Microsystems, Inc. Bus interface unit having selectively enabled buffers
US6188699B1 (en) * 1997-12-11 2001-02-13 Pmc-Sierra Ltd. Multi-channel encoder/decoder
US6105094A (en) * 1998-01-26 2000-08-15 Adaptec, Inc. Method and apparatus for allocating exclusive shared resource requests in a computer system
US6032211A (en) * 1998-06-17 2000-02-29 Advanced Micro Devices, Inc. Method of mode control in a bus optimized for personal computer data traffic

Also Published As

Publication number Publication date
JP3784994B2 (ja) 2006-06-14
US6728810B1 (en) 2004-04-27

Similar Documents

Publication Publication Date Title
JPH10116064A (ja) コンピュータシステムおよびこのシステムにおけるビデオソース切り替え方法
KR19990088404A (ko) 데이터버스상의데이터를최대속도로전송하는방법및장치
EP1389761B1 (en) Data transfer control system, program and data transfer control method
US6813654B1 (en) Data processing apparatus having a flow control function for multi-cast transfer
JP4703074B2 (ja) 電子ネットワークにおけるコンテクストを切り換える装置及び方法
US6578109B1 (en) System and method for effectively implementing isochronous processor cache
JP3599048B2 (ja) データ転送制御システム、電子機器、プログラム及びデータ転送制御方法
TW502169B (en) System for receiving an isochronous data stream at a computer using a main memory buffer
JP2000341306A (ja) データ処理装置およびそのバス制御方法
JP4201071B2 (ja) アイソクロノスデータ転送システム及び方法
JP4047498B2 (ja) データ処理装置
JP2002368767A (ja) 信号処理装置および方法、記録媒体、並びにプログラム
JP2004349836A (ja) データ転送制御装置、電子機器及びデータ転送制御方法
TW511351B (en) Data transmission controller and electronic machine
US6721832B2 (en) Data processing system and bus control method for stream data transfer
KR100932925B1 (ko) MMoIP 데이터의 전송 효율을 위한 직접 메모리 접근제어 장치 및 그 방법
US6847650B1 (en) System and method for utilizing a memory device to support isochronous processes
US20040230734A1 (en) Data transfer control system, electronic instrument, and data transfer control method
JP2004147251A (ja) データ転送装置およびインタフェース制御半導体集積回路、ならびにプロトコル処理回路制御方法
JP2005115545A (ja) データ転送制御システム、電子機器、プログラム及びデータ転送制御方法
JP2000032010A (ja) デ―タ通信システム、デ―タ通信方法、デ―タ通信装置、デジタルインタフェ―ス及び記憶媒体
JP3416498B2 (ja) サーバ装置およびその制御方法並びにサーバ装置制御プログラムを記録した記録媒体
JP2003233581A (ja) Dma制御装置を有するデータ通信制御装置
JP2001117861A (ja) コンピュータ及びプログラム記録媒体
JP2001024984A (ja) 動画記憶制御装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060316

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100324

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100324

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110324

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120324

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130324

Year of fee payment: 7