JP2004147251A - データ転送装置およびインタフェース制御半導体集積回路、ならびにプロトコル処理回路制御方法 - Google Patents
データ転送装置およびインタフェース制御半導体集積回路、ならびにプロトコル処理回路制御方法 Download PDFInfo
- Publication number
- JP2004147251A JP2004147251A JP2002312535A JP2002312535A JP2004147251A JP 2004147251 A JP2004147251 A JP 2004147251A JP 2002312535 A JP2002312535 A JP 2002312535A JP 2002312535 A JP2002312535 A JP 2002312535A JP 2004147251 A JP2004147251 A JP 2004147251A
- Authority
- JP
- Japan
- Prior art keywords
- protocol processing
- data transfer
- clock
- processing circuit
- transfer device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
【課題】ＩＥＥＥ１３９４規格に準拠したデータ転送に係る、ＡＶ系やＰＣ系などのプロトコルを処理するプロトコル処理回路を複数有するインタフェース制御半導体集積回路の消費電力を低減する。
【解決手段】複数のプロトコル処理回路を有するインタフェース制御半導体集積回路として、前記複数のプロトコル処理回路のそれぞれについて、クロックの供給／遮断の切り替えを行うスイッチを設ける。これにより、スイッチによって、複数のプロトコル処理回路について、個別にクロックを供給したり、遮断したりすることができる。したがって、使用すべきプロトコル処理回路にはクロックを供給し、使用されないプロトコル処理回路へのクロックを遮断するといった制御が可能となり、インタフェース制御半導体集積回路の消費電力を低減することができる。
【選択図】 図１
【解決手段】複数のプロトコル処理回路を有するインタフェース制御半導体集積回路として、前記複数のプロトコル処理回路のそれぞれについて、クロックの供給／遮断の切り替えを行うスイッチを設ける。これにより、スイッチによって、複数のプロトコル処理回路について、個別にクロックを供給したり、遮断したりすることができる。したがって、使用すべきプロトコル処理回路にはクロックを供給し、使用されないプロトコル処理回路へのクロックを遮断するといった制御が可能となり、インタフェース制御半導体集積回路の消費電力を低減することができる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、ＩＥＥＥ１３９４インタフェースに関するものであり、特に、プロトコル処理回路のパワー・マネージメントに好適な技術に属する。
【０００２】
【従来の技術】
現在、デジタル・テレビ（ＤＴＶ）やデジタル・ビデオ・カメラ（ＤＶＣ）やセット・トップ・ボックス（ＳＴＢ）などのデジタルＡＶ機器が普及しつつある。これらデジタルＡＶ機器間のデータ転送方式としては、主に、ＩＥＥＥ１３９４規格に準拠したシリアルデータ転送方式が採用されている。
【０００３】
一方、ＣＤ−ＲＯＭドライブやＤＶＤドライブなどのＰＣ周辺機器についても、ＩＥＥＥ１３９４インタフェースを備えたものが数多く登場しつつある。しかし、ＰＣ周辺機器とデジタルＡＶ機器とでは、使用するプロトコルが異なるため、たとえ同じＩＥＥＥ１３９４端子を備えていても、直接的にはデータ交換を行うことができない。
【０００４】
ＩＥＥＥ１３９４規格に準拠したシリアルデータ転送に係るプロトコルは、ＡＶ系とＰＣ系とに大別することができる。ＡＶ系のプロトコル（以下、「ＡＶプロトコル」と称する）は、ＩＥＥＥ１３９４のＩｓｏｃｈｒｏｎｏｕｓ転送を用いるものであり、ＩＥＣ６１８８３規格がこの代表例である。一方、ＰＣ系のプロトコル（以下、「ＰＣプロトコル」と称する）は、ＩＥＥＥ１３９４のＡｓｙｎｃｈｒｏｎｏｕｓ転送を用いるものであり、ＳＢＰ（Ｓｅｒｉａｌ Ｂｕｓ Ｐｒｏｔｏｃｏｌ）−２規格がこの代表例である。
【０００５】
従来、ＩＥＥＥ１３９４インタフェースを制御するインタフェース制御半導体集積回路（以下、「１３９４ＬＳＩ」と称する）は、ＡＶ系のプロトコル処理回路を備えたものと、ＰＣ系のプロトコル処理回路を備えたものとに分かれていた。このため、ＡＶ系およびＰＣ系の双方にデータ転送を行う場合には、ＡＶ系およびＰＣ系の２種類の１３９４ＬＳＩを用いる必要があった。しかし、近年、特に、デジタルＡＶ機器において、これら２つのプロトコルを使用したいとの要求の高まりから、ＡＶ系およびＰＣ系の双方のプロトコル処理回路を備えた１３９４ＬＳＩが開発されている（たとえば、非特許文献１，２参照）。
【０００６】
図９は、ＡＶ系およびＰＣ系の双方のプロトコル処理回路を備えた上記の１３９４ＬＳＩの構成を示す。１３９４ＬＳＩ１００は、リピータやＩＥＥＥ１３９４バスの初期化およびアビトレーションを行うＰＨＹ１１、ＰＨＹ１１との間でデータをやり取りするＬＩＮＫ制御部１２、および複数のプロトコル処理回路１３ａ，１３ｂ，１３ｃを備えている。このうち、プロトコル処理回路１３ａは、Ｉｓｏｃｈｒｏｎｏｕｓ転送を制御し、ＭＰＥＧ２のデータや音声データなどのＡＶ系データを処理するＩＳＯ制御部である。プロトコル処理回路１３ｂは、Ｉｓｏｃｈｒｏｎｏｕｓパケットに対してＤＴＣＰ（Ｄｉｇｉｔａｌ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｃｏｎｔｅｎｔ Ｐｒｏｔｅｃｔｉｏｎ）規格に準拠した暗号処理を施す著作権機能制御部である。そして、プロトコル処理回路１３ｃは、Ａｓｙｎｃｈｒｏｎｏｕｓ転送を制御し、ＰＣ系データを処理するＳＢＰ−２制御部である。このような複数のプロトコル処理回路を備えた１３９４ＬＳＩの登場により、ＩＥＥＥ１３９４規格に準拠したＡＶ系およびＰＣ系のデータ転送を行うデータ転送装置について、ＬＳＩ数の減少による製品コストの削減、システム構成の簡略化、開発期間の短縮などが可能となった。
【０００７】
【非特許文献１】
松下電器産業株式会社、“デジタルＡＶ機器向けＩＥＥＥ１３９４インターフェースＬＳＩを開発”、［ｏｎｌｉｎｅ］、平成１３年１月１７日、松下電器産業株式会社、［平成１４年１０月２８日検索］、インターネット＜ＵＲＬ：ｈｔｔｐ：／／ｗｗｗ．ｍａｔｓｕｓｈｉｔａ．ｃｏ．ｊｐ／ｃｏｒｐ／ｎｅｗｓ／ｏｆｆｉｃｉａｌ．ｄａｔａ／ｄａｔａ．ｄｉｒ／ｊｎ０１０１１７−１／ｊｎ０１０１１７−１．ｈｔｍｌ＞
【非特許文献２】
松下電器産業株式会社、“デジタルＡＶ機器用ＩＥＥＥ１３９４ＬＳＩ ＭＮ８６４６０２”、［ｏｎｌｉｎｅ］、平成１３年１０月１日、松下電器産業株式会社、［平成１４年１０月２８日検索］、インターネット＜ＵＲＬ：ｈｔｔｐ：／／ｗｗｗ．ｓｅｍｉｃｏｎ．ｐａｎａｓｏｎｉｃ．ｃｏ．ｊｐ／ｌｅａｆｌｅｔ／ｐｄｆ／Ｍ００４１６ＣＪ．ｐｄｆ＞
【０００８】
【発明が解決しようとする課題】
上記のような１３９４ＬＳＩに搭載された複数のプロトコル処理回路について、すべてが同時に使用されることはない。それにもかかわらず、使用されないプロトコル処理回路にも常時クロックが供給され、電力が無駄に消費されてしまう。
【０００９】
現在、上記のような１３９４ＬＳＩは、主に、ＤＴＶやＤＶＤドライブなどの据え置き型のデジタル機器に実装されている。据え置き型のデジタル機器では、商用電源から電力供給を受けることができるため、使用されないプロトコル処理回路による消費電力について、特に考慮する必要性がなかった。しかし、今後、ＤＶＣなどのモバイル機器に、記録媒体として、ＤＶＤやＨＤＤなどのＰＣ系のデータを扱うものが登場することが予想される。モバイル機器は、主としてバッテリーで駆動されるため、消費電力は特に重要な要素である。特に、このようなモバイル機器に搭載される１３９４ＬＳＩについては、使用されないプロトコル処理回路による電力の浪費は避けなければならない。
【００１０】
上記の問題に鑑み、本発明は、複数のプロトコル処理回路を備えた１３９４ＬＳＩの消費電力を低減することを課題とする。
【００１１】
【課題を解決するための手段】
上記の課題を解決するために本願発明が講じた手段は、ＩＥＥＥ１３９４規格に準拠したシリアルデータ転送を行うデータ転送装置として、複数のプロトコル処理回路および前記複数のプロトコル処理回路のそれぞれについてクロックの供給／遮断の切り替えを行うスイッチを有し、前記シリアルデータ転送を制御するインタフェース制御半導体集積回路と、前記インタフェース制御半導体集積回路から１３９４制御情報を得、この１３９４制御情報に基づいて、前記複数のプロトコル処理回路のそれぞれについて、クロックの供給／遮断の判定を行う判定手段とを備えたものとし、前記スイッチは、前記判定手段の判定に基づいて、前記切り替えを行うものとする。なお、供給／遮断の切り替えとは、供給と遮断との切り替えを意味するものである。
【００１２】
この発明によると、判定手段によって、複数のプロトコル処理回路のそれぞれについて、クロックを供給すべきか、あるいは遮断すべきかが判定される。この判定は、インタフェース制御半導体集積回路から得た１３９４制御情報に基づくものである。ここで、１３９４制御情報とは、インタフェース制御半導体集積回路における各種レジスタが保持するＩＥＥＥ１３９４に係る各種情報、およびデータ転送装置間で転送されるＩＥＥＥ１３９４に準拠したパケット、特に、パケットのヘッダに含まれる情報のことをいう。このような１３９４制御情報を参照することによって、どのプロトコル処理回路を使用すべきであるかを知ることができる。そして、インタフェース制御半導体集積回路におけるスイッチによって、判定手段の判定に基づいて、クロックの供給／遮断が切り替えられる。すなわち、複数のプロトコル処理回路のうち使用すべきものにのみクロックを供給する一方、使用されないものへのクロックを遮断することによって、インタフェース制御半導体集積回路の消費電力を低減することができる。
【００１３】
好ましくは、前記インタフェース制御半導体集積回路に、前記スイッチの制御情報を保持するクロック制御レジスタと、前記制御情報に基づいて、前記スイッチの動作を制御するクロックセレクタとを設ける。そして、前記判定手段は、前記判定に基づいて、前記クロック制御レジスタに保持された前記制御情報を更新するものとする。
【００１４】
具体的には、前記１３９４制御情報は、ＩＥＥＥ１３９４バス上のノード数とし、前記判定手段は、前記ノード数に基づいて、前記判定を行うものとする。また、具体的には、前記１３９４制御情報は、ＩＥＥＥ１３９４バス上で転送されるパケットとし、前記判定手段は、前記パケットを解析し、この解析結果に基づいて前記判定を行うものとする。
【００１５】
前記判定手段は、早くとも、データ転送の開始を要求するトランザクションにおける最初のパケットの送信または受信が行われるとき以降に、前記複数のプロトコル処理回路のうち当該データ転送に係るものについて、クロック供給の判定を行うものであることが好ましい。さらに、この判定は、前記トランザクションにおける最後のパケットの送信または受信が行われるとき以降に行うと、プロトコル処理回路へのクロックの供給時間をより一層短縮することができるため、より好ましい。
【００１６】
また、前記判定手段は、遅くとも、データ転送の停止を要求するトランザクションにおける最後のパケットの送信または受信が行われるときまでに、前記複数のプロトコル処理回路のうち当該データ転送に係るものについて、クロック遮断の判定を行うものであることが好ましい。さらに、この判定は、前記トランザクションにおける最初のパケットの送信または受信が行われるときまでに行うと、プロトコル処理回路へのクロックの供給時間をより一層短縮することができるため、より好ましい。
【００１７】
また、上記の課題を解決するために本願発明が講じた手段は、ＩＥＥＥ１３９４規格に準拠したシリアルデータ転送に係るプロトコル処理回路を複数有するインタフェース制御半導体集積回路として、前記複数のプロトコル処理回路のそれぞれについて、クロックの供給／遮断の切り替えを行うスイッチとを備えたものとする。
【００１８】
この発明によると、スイッチによって、プロトコル処理回路に、個別にクロックを供給したり、遮断したりすることができる。これにより、たとえば、使用すべきプロトコル処理回路にはクロックを供給する一方、使用されないプロトコル処理回路へのクロックを遮断するといった制御が可能になり、インタフェース制御半導体集積回路すなわち１３９４ＬＳＩの消費電力を低減することができる。
【００１９】
好ましくは、前記インタフェース制御半導体集積回路に、前記スイッチの制御情報を保持するクロック制御レジスタと、前記制御情報に基づいて、前記スイッチの動作を制御するクロックセレクタとを設けるものとする。
【００２０】
また、好ましくは、前記インタフェース制御半導体集積回路に、１３９４制御情報に基づいて、前記複数のプロトコル処理回路のそれぞれについて、クロックの供給／遮断の判定を行う判定手段を設け、前記スイッチは、前記判定手段の判定に基づいて、前記切り替えを行うものとする。
【００２１】
一方、上記の課題を解決するために本願発明が講じた手段は、ＩＥＥＥ１３９４規格に準拠したシリアルデータ転送を制御するインタフェース制御半導体集積回路におけるプロトコル処理回路を制御するプロトコル処理回路制御方法として、前記インタフェース制御半導体集積回路から得た１３９４制御情報に基づいて、前記プロトコル処理回路の動作／休止の判定を行う判定ステップと、前記判定ステップの判定に基づいて、前記プロトコル処理回路の動作／休止の切り替えを制御する制御ステップとを有するものとする。
【００２２】
この発明によると、判定ステップによって、複数のプロトコル処理回路のそれぞれについて、動作させるべきか、あるいは休止させるべきかが判定される。この判定は、インタフェース制御半導体集積回路から得た１３９４制御情報に基づくものであり、１３９４制御情報を参照することによって、どのプロトコル処理回路を動作させるべきかを判定することができる。そして、制御ステップによって、判定ステップの判定結果に基づいて、プロトコル処理回路の動作／休止の切り替えが制御される。すなわち、複数のプロトコル処理回路のうち使用すべきもののみ動作させる一方、使用されないものは休止させることによって、インタフェース制御半導体集積回路の消費電力を低減することができる。
【００２３】
具体的には、前記１３９４制御情報は、ＩＥＥＥ１３９４バス上のノード数とし、前記判定ステップは、前記ノード数に基づいて、前記判定を行うものとする。また、具体的には、前記１３９４制御情報は、ＩＥＥＥ１３９４バス上で転送されるパケットとし、前記判定ステップは、前記パケットを解析し、この解析結果に基づいて、前記判定を行うものとする。
【００２４】
前記判定ステップは、早くとも、データ転送の開始を要求するトランザクションにおける最初のパケットの送信または受信が行われるとき以降に、前記プロトコル処理回路の動作の判定を行うものであることが好ましい。さらに、この判定は、前記トランザクションにおける最後のパケットの送信または受信が行われるとき以降に行うと、プロトコル処理回路の動作時間をより一層短縮することができるため、より好ましい。
【００２５】
また、前記判定ステップは、遅くとも、データ転送の停止を要求するトランザクションにおける最後のパケットの送信または受信が行われるときまでに、前記プロトコル処理回路の休止の判定を行うものであることが好ましい。さらに、この判定は、前記トランザクションにおける最初のパケットの送信または受信が行われるときまでに行うと、プロトコル処理回路の動作時間をより一層短縮することができるため、より好ましい。
【００２６】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００２７】
（第１の実施形態）
図１は、本発明の第１の実施形態の１３９４ＬＳＩの構成を示す。なお、図９において既に説明した構成要素と同様のものについては、図９に付した符号と同一の符号を付し、個々の説明は省略する。
【００２８】
１３９４ＬＳＩ１０は、ＰＨＹ１１、ＬＩＮＫ制御部１２、ならびにプロトコル処理回路として、ＩＳＯ制御部１３ａ、著作権機能制御部１３ｂ、ＳＢＰ−２制御部１３ｃ、および Ａｓｙｎｃｈｒｏｎｏｕｓ ｃｏｎｎｅｃｔｉｏｎを制御するＡｙｓｎｃ＿ｃ制御部１３ｄを備えている。また、これらプロトコル処理回路１３ａ〜１３ｄのそれぞれに対応するスイッチ１４ａ，１４ｂ，１４ｃ，１４ｄを備えている。スイッチ１４ａ〜１４ｄは、それぞれ、端子１５ａ，１５ｂ，１５ｃ，１５ｄに与えられる信号によって制御可能になっている。
【００２９】
次に、以上のような構成の１３９４ＬＳＩ１０の動作について説明する。
【００３０】
スイッチ１４ａ〜１４ｄは、それぞれ、端子１５ａ〜１５ｄに印加される信号に応じて、開閉状態を切り替える。スイッチ１４ａ〜１４ｄは、それぞれ、閉じることによって、ＰＨＹ１１からＬＩＮＫ制御部１２を経由して受けたクロックをプロトコル処理回路１３ａ〜１３ｄに供給する。一方、開くことによって、クロックを遮断する。
【００３１】
たとえば、今、１３９４ＬＳＩ１０がＭＰＥＧ２データの転送中であるとする。このとき、スイッチ１４ａを閉じ、スイッチ１４ｂ〜１４ｄを開くように端子１５ａ〜１５ｄに信号を印加することによって、ＭＰＥＧ２データの処理に必要なＩＳＯ制御部１３ａにのみクロックが供給され、その他の使用されないプロトコル処理回路１３ｂ〜１３ｄへのクロックは遮断される。これにより、使用されないプロトコル処理回路１３ｂ〜１３ｄによる電力消費を抑制し、消費電力を低減することができる。ＭＰＥＧ２データの処理の際、場合によっては、著作権機能制御部１３ｂによる処理が必要になるかもしれない。この場合には、端子１５ｂに所定の信号を印加して、スイッチ１４ｂを閉じればよい。
【００３２】
以上、本実施形態によると、複数のプロトコル処理回路１３ａ〜１３ｄを備えた１３９４ＬＳＩ１０において、スイッチ１４ａ〜１４ｄによって、複数のプロトコル処理回路１３ａ〜１３ｄに、個別にクロックの供給／遮断を行うことができる。これにより、複数のプロトコル処理回路１３ａ〜１３ｄのうち使用すべきものにのみクロックを供給するようにスイッチ１４ａ〜１４ｄを制御することによって、１３９４ＬＳＩ１０の消費電力を、およそ６０％程度にまで低減することができる。
【００３３】
（第２の実施形態）
図２は、本発明の第２の実施形態のデータ転送装置の構成を示す。なお、第１の実施形態で既に説明した構成要素と同様のものについては、図１に付した符号と同一の符号を付し、個々の説明は省略する。
【００３４】
本実施形態のデータ転送装置は、１３９４ＬＳＩ１０Ａと、マイコン２０とを備えている。１３９４ＬＳＩ１０Ａは、第１の実施形態の１３９４ＬＳＩ１０における端子１５ａ，１５ｂ，１５ｃ，１５ｄを省略し、代わりにクロック制御レジスタ１６およびクロックセレクタ１７を備えたものである。
【００３５】
クロック制御レジスタ１６は、スイッチ１４ａ〜１４ｄの制御情報を保持している。クロックセレクタ１７は、クロック制御レジスタ１６が保持する制御情報に基づいて、スイッチ１４ａ〜１４ｄの動作を制御する。
【００３６】
図３は、クロック制御レジスタ１６の内容を示す。クロック制御レジスタ１６は、１３９４ＬＳＩ１０Ａが有するプロトコル処理回路１３ａ〜１３ｄに対応したレジスタＲ１〜Ｒ４を有している。これらレジスタＲ１〜Ｒ４の値は、マイコン２０によって、書き換えが可能である。
【００３７】
クロックセレクタ１７は、クロック制御レジスタ１６のレジスタＲ１〜Ｒ４の値を参照し、レジスタ値が“１”のとき、そのレジスタに対応するプロトコル処理回路１３（１３ａ〜１３ｄのいずれか１つという意味で「１３」とする。以下同じ。）にクロックを供給すべく、スイッチ１４（１４ａ〜１４ｄのいずれか１つという意味で「１４」とする。以下同じ）を制御する。一方、レジスタ値が“０”のとき、そのレジスタに対応するプロトコル処理回路１３へのクロックを遮断すべく、スイッチ１４を制御する。初期状態では、すべてのレジスタ値は“０”に設定され、すべてのプロトコル処理回路１３ａ〜１３ｄはクロック遮断状態にある。
【００３８】
マイコン２０は、本発明の判定手段に相当する。マイコン２０には、１３９４ＬＳＩ１０Ａから１３９４制御情報を得て、この１３９４制御情報に基づいて、プロトコル処理回路１３ａ〜１３ｄについて、クロックの供給／遮断の判定を行うようなプログラムが組み込まれている。
【００３９】
以下、マイコン２０によるクロックの供給／遮断の判定方法の１例を、図４のフローチャートに従って説明する。
【００４０】
まず、マイコン２０は、バスリセットの発生を監視する（Ｓ１１）。バスリセットは、１３９４バス上に新しい機器が接続されたり、抜かれたりしたときなどの、バスの初期化が行われた場合に発生するものである。バスリセットが発生した場合、ＬＩＮＫ制御部１２におけるノードカウンタ１２１の値が変化する。マイコン２０は、ノードカウンタ１２１の値を参照しており、この値が変化することをもって、バスリセットの発生を検知する。マイコン２０は、バスリセットの発生を検知すると、そのときのノードカウンタ１２１の値、すなわちノード数を参照する（Ｓ１２）。このとき、ノード数が２以上であれば、１３９４バス上に他の機器が接続された状態にあることを認識し、クロック制御レジスタ１６にクロックの供給を設定する（Ｓ１３）。一方、ノード数が１以下であれば、１３９４バス上に他の機器が接続されているとは認められないため、クロック制御レジスタ１６にクロックの遮断を設定する（Ｓ１４）。このように、ノード数に基づいて、クロックの供給／遮断の判定が可能である。
【００４１】
ノード数に基づいた判定方法では、プロトコル処理回路１３ａ〜１３ｄのそれぞれが、実際に使用されるものであるか否かについて判別することができない。しかし、この方法は、クロックの供給／遮断の判定方法として、容易に実現できるものである。また、ＡＶ系およびＰＣ系のプロトコル処理回路をいずれか１つ備えた１３９４ＬＳＩにも応用することが可能である。
【００４２】
一方、１３９４バス上で転送されるパケットを解析し、この解析結果に基づいて、クロックの供給／遮断の判定を行う方法も可能である。ＩＥＥＥ１３９４のパケットには、プロトコル特有の命令（コマンド）が含まれており、これら情報を参照することによって、どのプロトコル処理回路が使用されるかを特定することができる。
【００４３】
次に、クロックの供給／遮断の判定のタイミング、すなわちクロック制御レジスタ１６の更新のタイミングについて説明する。
【００４４】
図５は、リクエスタとレスポンダとの間で行われる、ＩＥＥＥ１３９４のトランザクションのタイミングチャートである。ＩＥＥＥ１３９４のトランザクションは、同タイミングチャートに示したように、大きく３つに分けることができる。第１は、データ転送の開始を要求するトランザクションＴＲ１であり、第２は、データ転送の実態であるトランザクションＴＲ２であり、第３は、データ転送の停止を要求するトランザクションＴＲ３である。
【００４５】
まず、クロック供給の判定のタイミングについて説明する。
【００４６】
トランザクションＴＲ１において、リクエスタからレスポンダに、最初のパケットである転送開始リクエスト・パケットＢＧＮ＿Ｐ１が送られる。リクエスタ側では、リクエスト・パケットＢＧＮ＿Ｐ１を送信するとき（時刻Ｔ１）から、データ転送に係るプロトコル処理回路の使用が予想される。したがって、リクエスタ側では、時刻Ｔ１までは、このプロトコル処理回路へのクロックを遮断しておき、早くとも、時刻Ｔ１以降にクロックを供給するようにクロック制御レジスタ１６を更新すればよい。一方、レスポンダ側では、リクエスト・パケットＢＧＮ＿Ｐ１を受信するとき（時刻Ｔ２）から、データ転送に係るプロトコル処理回路の使用が予想される。したがって、レスポンダ側では、早くとも、時刻Ｔ２以降にクロック制御レジスタ１６を更新すればよい。
【００４７】
トランザクションＴＲ１において、リクエスト・パケットＢＧＮ＿Ｐ１に続いて別のさまざまなパケットがやり取りされる。そして、最後のパケット（図５の例ではレスポンス・パケットＢＧＮ＿Ｐｎ）が転送された後、データ転送トランザクションＴＲ２が開始される。リクエスタおよびレスポンダにおいて、データ転送が開始される直前に、プロトコル処理回路にクロックを供給するようにすると、より一層の消費電力の低減が可能となる。したがって、リクエスタ側では、レスポンス・パケットＢＧＮ＿Ｐｎを送信するとき（時刻Ｔ３）以降に、クロック制御レジスタ１６を更新することが好ましい。同様に、レスポンダ側では、レスポンス・パケットＢＧＮ＿Ｐｎを受信するとき（時刻Ｔ４）以降に、クロック制御レジスタ１６を更新することが好ましい。
【００４８】
次に、クロック遮断の判定のタイミングについて説明する。
【００４９】
トランザクションＴＲ３において、リクエスタからレスポンダに、最初のパケットである転送停止リクエスト・パケットＥＮＤ＿Ｐ１が送られる。これに続いて別のさまざまなパケットがやり取りされ、最後のパケットである転送停止完了レスポンス・パケットＥＮＤ＿Ｐｍの転送をもって、トランザクションＴＲ３は終了する。リクエスタ側では、レスポンス・パケットＥＮＤ＿Ｐｍを受信するとき（時刻Ｔ８）には、既にデータ転送処理は終了している。したがって、リクエスタ側では、時刻Ｔ８以降もデータ転送に係るプロトコル処理回路にクロックを供給する必要はなく、遅くとも、時刻Ｔ８までに、このプロトコル処理回路にクロックを遮断するようにクロック制御レジスタ１６を更新すればよい。一方、レスポンダ側では、レスポンス・パケットＥＮＤ＿Ｐｍを送信するとき（時刻Ｔ７）には、既にデータ転送は終了している。したがって、レスポンダ側では、遅くとも、時刻Ｔ７までにクロック制御レジスタ１６を更新すればよい。
【００５０】
リクエスタおよびレスポンダにおいて、データ転送が停止された直後に、プロトコル処理回路へのクロックを遮断するようにすると、より一層の消費電力の低減が可能となる。したがって、リクエスタ側では、トランザクションＴＲ３における最初のパケットである転送停止リクエスト・パケットＥＮＤ＿Ｐ１を送信するとき（時刻Ｔ５）までに、クロック制御レジスタ１６を更新することが好ましい。同様に、レスポンダ側では、リクエスト・パケットＥＮＤ＿Ｐ１を受信するとき（時刻Ｔ６）までに、クロック制御レジスタ１６を更新することが好ましい。
【００５１】
以下、ＡＶプロトコルを例に、クロックの供給／遮断の判定方法を具体的に説明する。その前に、ＡＶプロトコルに関する一般的な内容について説明する。
【００５２】
ＡＶプロトコルを用いてＩｓｏｃｈｒｏｎｏｕｓパケットを送信するに先立って、送信機器は、送信に必要な帯域およびチャネル番号をＩＲＭ（Ｉｓｏｃｈｒｏｎｏｕｓ Ｒｅｓｏｕｒｃｅ Ｍａｎａｇｅｒ）から取得し、受信機器との間でコネクションを確立する必要がある。その際、送信機器は、プラグ・コントロール・レジスタ（ＰＣＲ）を参照する。図６は、ＰＣＲのアドレスマップおよび内容を示す。
【００５３】
コネクションには、ブロードキャスト型およびポイント・ツー・ポイント型の２種類がある。また、コネクションを確立または切断する際、条件付き書き込みを行うロック・トランザクションを用いて、ＰＣＲを書き換える。まず、コネクションを確立しようとするとき、要求したコネクションが既に確立されているかどうかが、ロック・トランザクションによって判断される。そして、コネクションが未確立のときは、コネクションを確立するためにＰＣＲに必要な情報の書き込みが行われる。一方、コネクションが既に確立されていたときは、ＰＣＲへの書き込みは行われない。
【００５４】
ブロードキャスト型コネクションが確立されているとき、ＰＣＲにおける、ブロードキャスト型コネクションの数を示すｂｃｃ（ｂｒｏａｄｃａｓｔ ｃｏｎｎｅｃｔｉｏｎ ｃｏｕｎｔｅｒ）レジスタは“１”に設定される。一方、ポイント・ツー・ポイント型コネクションが確立されているとき、ＰＣＲにおける、ポイント・ツー・ポイント型コネクションの数を示すｐｃｃ（ｐｏｉｎｔ−ｔｏ−ｐｏｉｎｔ ｃｏｎｎｅｃｔｉｏｎ ｃｏｕｎｔｅｒ）レジスタは、現時点で確立されているポイント・ツー・ポイント型コネクションの数に設定される。
【００５５】
次に、ＡＶプロトコルによるデータ転送が行われる場合の、クロック制御レジスタ１６におけるレジスタＲ１（ＩＳＯ制御部１３ａへのクロック供給／遮断の情報）の更新について説明する。
【００５６】
Ｉｓｏｃｈｒｏｎｏｕｓパケットを送信するには、自機（自ノード）が自発的にコネクションを確立してＩｓｏｃｈｒｏｎｏｕｓパケットの送信を開始するものと、１３９４バス上の他機（他ノード）から自ノードのｏＰＣＲレジスタを変更して強制的にコネクションを確立させた上でＩｓｏｃｈｒｏｎｏｕｓパケットの送信を行うものとがある。
【００５７】
図７は、自ノードがコネクションを確立／切断する場合のフローチャートである。まず、ＩＲＭからＩｓｏｃｈｒｏｎｏｕｓパケットの送信に必要な帯域およびチャネル番号が取得（Ｓ２０１）される。そして、ポイント・ツー・ポイント型コネクションを要求する場合（Ｓ２０２）、ロック・トランザクションが開始され、相手ノードにロック・リクエスト・パケットが送信される（Ｓ２０３）。相手ノードにおいて、ＰＣＲの書き換えが行われると、ロック・レスポンス・パケットが送信される。そして、ロック・レスポンス・パケットが受信されると（Ｓ２０４）、ｐｃｃレジスタが正しく更新されたか否かが判定される（Ｓ２０５）。更新に失敗した場合は、異常終了し（Ｓ２０６）、成功した場合は、ポイント・ツー・ポイント型コネクションが確立する。ここで、クロック制御レジスタ１６におけるレジスタＲ１が“１”に設定される（Ｓ２０７）。
【００５８】
一方、ブロードキャスト型コネクションを要求する場合、帯域およびチャネル番号が取得された後、自ノードのＰＣＲにおけるｂｃｃレジスタを書き換える（Ｓ２０９）。これによって、ブロードキャスト型コネクションが確立する。ここで、先ほどと同様に、クロック制御レジスタ１６におけるレジスタＲ１が“１”に設定される（Ｓ２０７）。
【００５９】
クロック制御レジスタ１６におけるレジスタＲ１が“１”に設定されることにより、ＩＳＯ制御部１３ａにクロックが供給され、ＡＶプロトコルの処理が可能となる。その後、Ｉｓｏｃｈｒｏｎｏｕｓパケットの送信が開始される（Ｓ２１０）。このように、この具体例では、データ転送の直前にクロック制御レジスタ１６が更新されている。
【００６０】
送信停止の指示があった場合（Ｓ２１１）、ｂｃｃレジスタおよびｐｃｃレジスタの値が参照される（Ｓ２１２）。Ｉｓｏｃｈｒｏｎｏｕｓパケットの送信を停止する場合、自ノードが使用していたｂｃｃまたはｐｃｃはデクリメントされる。このデクリメント後に、これらレジスタがいずれも“０”のとき、すべてのコネクションが切断されている状態にある。このとき、ＩＳＯ制御部１３ａへのクロックの遮断が可能であり、クロック制御レジスタ１６におけるレジスタＲ１が“０”に設定される（Ｓ２１３）。その後、Ｉｓｏｃｈｒｏｎｏｕｓパケットの送信が停止される（Ｓ２１４）。このように、この具体例では、データ転送の直後にクロック制御レジスタ１６が更新されている。
【００６１】
また、他ノードが自ノードのｏＰＣＲレジスタを変更して強制的にコネクションを確立する場合には、次のような処理が行われる。図８は、他ノードがコネクションを確立／切断する場合のフローチャートである。まず、他ノードからのロック・リクエスト・パケットが受信され、ＰＣＲが更新される（Ｓ３０１）。ＰＣＲの更新後、ロック・レスポンス・パケットが送信される（Ｓ３０２）。そして、自ノードのｏＰＣＲレジスタにおけるｂｃｃレジスタおよびｐｃｃレジスタがいずれも“０”であるか否かが確認される（Ｓ３０３）。いずれかが“０”でない場合、他ノードからのコネクション確立の要求が発生しているため、Ｉｓｏｃｈｒｏｎｏｕｓパケットの送信に備えてクロック制御レジスタ１６におけるレジスタＲ１が“１”に設定される（Ｓ３０４）。これにより、ＩＳＯ制御部１３ａにクロックが供給され、ＡＶプロトコルの処理が可能となる。その後、Ｉｓｏｃｈｒｏｎｏｕｓパケットの送信が開始される（Ｓ３０５）。このように、この具体例では、データ転送の直前にクロック制御レジスタ１６が更新されている。
【００６２】
Ｉｓｏｃｈｒｏｎｏｕｓパケットの送信中に他ノードからのロック・リクエスト・パケットが受信され、ＰＣＲの更新イベントが発生したとき（Ｓ３０１）、自ノードのｏＰＣＲレジスタにおけるｂｃｃレジスタおよびｐｃｃレジスタがいずれも“０”に設定されたか否かが確認される（Ｓ３０３）。これらレジスタがいずれも“０”である場合、すべてのコネクションが切断されている状態にある。このとき、ＩＳＯ制御部１３ａへのクロックの遮断が可能であり、クロック制御レジスタ１６におけるレジスタＲ１が“０”に設定される（Ｓ３０６）。その後、Ｉｓｏｃｈｒｏｎｏｕｓパケットの送信が停止される（Ｓ３０７）。このように、この具体例では、データ転送の直後にクロック制御レジスタ１６が更新されている。
【００６３】
以上、本実施形態によると、１３９４ＬＳＩ１０Ａにクロック制御レジスタ１６を備えることによって、第１の実施形態と比較して端子数を削減することができる。また、これにより、スイッチ１４ａ〜１４ｄが外部からのノイズを受けにくくなる。また、マイコン２０によって、複数のプロトコル処理回路１３ａ〜１３ｄのそれぞれについて、１３９４制御情報に基づく使用の有無を判定することができる。これにより、１３９４ＬＳＩ１０Ａの消費電力を最小限にまで低減することができる。クロック制御レジスタ１６の更新を、上記の説明において示したような最適のタイミングで行うことによって、１３９４ＬＳＩ１０Ａの消費電力をおよそ５５％にまで低減することができる。
【００６４】
なお、マイコン２０は１３９４ＬＳＩ１０Ａの外部に設けられたものとして説明したが、マイコン２０の機能、すなわち本発明の判定手段を１３９４ＬＳＩ１０Ａに組み込んでもよい。これにより、外部に備えられるマイコン２０が行うべき処理が軽減され、より低能力、すなわちより安価なものに置き換えが可能となる。
【００６５】
また、レジスタ値が“０”のときクロックを供給し、“１”のときクロックを遮断するようにしてもよい。このようにしても、本発明が奏する効果になんら変わりはない。
【００６６】
さらに、１３９４ＬＳＩ１０，１０Ａは、それぞれ４個のプロトコル処理回路を備えているものとして説明したが、本発明はこれに限定されるものではない。５個以上のプロトコル処理回路を備えた１３９４ＬＳＩについても、上記と同様の効果を得ることができる。
【００６７】
また、プロトコル処理回路１３の動作／休止の切り替えを、クロックの供給／遮断の切り替えによって行うものとしたが、本発明はこれに限定されるものではない。たとえば、プロトコル処理回路１３の電源をそれぞれ別系統にし、これら電源の供給／遮断を行うようにしてもよい。
【００６８】
【発明の効果】
以上のように、本発明によると、ＩＥＥＥ１３９４規格に準拠したシリアルデータ転送に係るプロトコル処理回路を複数有するインタフェース制御半導体集積回路において、プロトコル処理回路に、個別に、クロックの供給／遮断を行うことができる。これにより、データ転送に使用すべきプロトコル処理回路にのみクロックを供給し、使用されないプロトコル処理回路へのクロックを遮断することができ、インタフェース制御半導体集積回路の消費電力を低減することができる。
【００６９】
また、１３９４制御情報に基づいてクロックの供給／遮断の判定が行われることによって、プロトコル処理回路へのクロック供給／遮断を適切に行うことができる。これにより、インタフェース制御半導体集積回路の消費電力を最小限にまで低減することができる。したがって、本発明のインタフェース制御半導体集積回路は、消費電力低減に対する要求が特に厳しいモバイル機器に用いられることによって、モバイル機器の稼働時間を向上するという効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の１３９４ＬＳＩの構成図である。
【図２】本発明の第２の実施形態のデータ転送装置の構成図である。
【図３】クロック制御レジスタの内容を示す図である。
【図４】クロックの供給／遮断の判定方法のフローチャートである。
【図５】ＩＥＥＥ１３９４のトランザクションのタイミングチャートである。
【図６】ＰＣＲ（プラグ・コントロール・レジスタ）のアドレスマップである。
【図７】自ノードがコネクションを確立／切断する場合のフローチャートである。
【図８】他ノードがコネクションを確立／切断する場合のフローチャートである。
【図９】ＡＶ系およびＰＣ系の双方のプロトコル処理回路を備えた従来の１３９４ＬＳＩの構成図である。
【符号の説明】
１０，１０Ａ １３９４ＬＳＩ（インタフェース制御半導体集積回路）
１３ａ ＩＳＯ制御部（プロトコル処理回路）
１３ｂ 著作権機能制御部（プロトコル処理回路）
１３ｃ ＳＢＰ−２制御部（プロトコル処理回路）
１３ｄ Ａｓｙｎｃ＿ｃ制御部（プロトコル処理回路）
１４ａ，１４ｂ，１４ｃ，１４ｄ スイッチ
１６ クロック制御レジスタ
１７ クロックセレクタ
２０ マイコン（判定手段）
ＴＲ１ データ転送の開始を要求するトランザクション
ＴＲ３ データ転送の停止を要求するトランザクション
【発明の属する技術分野】
本発明は、ＩＥＥＥ１３９４インタフェースに関するものであり、特に、プロトコル処理回路のパワー・マネージメントに好適な技術に属する。
【０００２】
【従来の技術】
現在、デジタル・テレビ（ＤＴＶ）やデジタル・ビデオ・カメラ（ＤＶＣ）やセット・トップ・ボックス（ＳＴＢ）などのデジタルＡＶ機器が普及しつつある。これらデジタルＡＶ機器間のデータ転送方式としては、主に、ＩＥＥＥ１３９４規格に準拠したシリアルデータ転送方式が採用されている。
【０００３】
一方、ＣＤ−ＲＯＭドライブやＤＶＤドライブなどのＰＣ周辺機器についても、ＩＥＥＥ１３９４インタフェースを備えたものが数多く登場しつつある。しかし、ＰＣ周辺機器とデジタルＡＶ機器とでは、使用するプロトコルが異なるため、たとえ同じＩＥＥＥ１３９４端子を備えていても、直接的にはデータ交換を行うことができない。
【０００４】
ＩＥＥＥ１３９４規格に準拠したシリアルデータ転送に係るプロトコルは、ＡＶ系とＰＣ系とに大別することができる。ＡＶ系のプロトコル（以下、「ＡＶプロトコル」と称する）は、ＩＥＥＥ１３９４のＩｓｏｃｈｒｏｎｏｕｓ転送を用いるものであり、ＩＥＣ６１８８３規格がこの代表例である。一方、ＰＣ系のプロトコル（以下、「ＰＣプロトコル」と称する）は、ＩＥＥＥ１３９４のＡｓｙｎｃｈｒｏｎｏｕｓ転送を用いるものであり、ＳＢＰ（Ｓｅｒｉａｌ Ｂｕｓ Ｐｒｏｔｏｃｏｌ）−２規格がこの代表例である。
【０００５】
従来、ＩＥＥＥ１３９４インタフェースを制御するインタフェース制御半導体集積回路（以下、「１３９４ＬＳＩ」と称する）は、ＡＶ系のプロトコル処理回路を備えたものと、ＰＣ系のプロトコル処理回路を備えたものとに分かれていた。このため、ＡＶ系およびＰＣ系の双方にデータ転送を行う場合には、ＡＶ系およびＰＣ系の２種類の１３９４ＬＳＩを用いる必要があった。しかし、近年、特に、デジタルＡＶ機器において、これら２つのプロトコルを使用したいとの要求の高まりから、ＡＶ系およびＰＣ系の双方のプロトコル処理回路を備えた１３９４ＬＳＩが開発されている（たとえば、非特許文献１，２参照）。
【０００６】
図９は、ＡＶ系およびＰＣ系の双方のプロトコル処理回路を備えた上記の１３９４ＬＳＩの構成を示す。１３９４ＬＳＩ１００は、リピータやＩＥＥＥ１３９４バスの初期化およびアビトレーションを行うＰＨＹ１１、ＰＨＹ１１との間でデータをやり取りするＬＩＮＫ制御部１２、および複数のプロトコル処理回路１３ａ，１３ｂ，１３ｃを備えている。このうち、プロトコル処理回路１３ａは、Ｉｓｏｃｈｒｏｎｏｕｓ転送を制御し、ＭＰＥＧ２のデータや音声データなどのＡＶ系データを処理するＩＳＯ制御部である。プロトコル処理回路１３ｂは、Ｉｓｏｃｈｒｏｎｏｕｓパケットに対してＤＴＣＰ（Ｄｉｇｉｔａｌ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｃｏｎｔｅｎｔ Ｐｒｏｔｅｃｔｉｏｎ）規格に準拠した暗号処理を施す著作権機能制御部である。そして、プロトコル処理回路１３ｃは、Ａｓｙｎｃｈｒｏｎｏｕｓ転送を制御し、ＰＣ系データを処理するＳＢＰ−２制御部である。このような複数のプロトコル処理回路を備えた１３９４ＬＳＩの登場により、ＩＥＥＥ１３９４規格に準拠したＡＶ系およびＰＣ系のデータ転送を行うデータ転送装置について、ＬＳＩ数の減少による製品コストの削減、システム構成の簡略化、開発期間の短縮などが可能となった。
【０００７】
【非特許文献１】
松下電器産業株式会社、“デジタルＡＶ機器向けＩＥＥＥ１３９４インターフェースＬＳＩを開発”、［ｏｎｌｉｎｅ］、平成１３年１月１７日、松下電器産業株式会社、［平成１４年１０月２８日検索］、インターネット＜ＵＲＬ：ｈｔｔｐ：／／ｗｗｗ．ｍａｔｓｕｓｈｉｔａ．ｃｏ．ｊｐ／ｃｏｒｐ／ｎｅｗｓ／ｏｆｆｉｃｉａｌ．ｄａｔａ／ｄａｔａ．ｄｉｒ／ｊｎ０１０１１７−１／ｊｎ０１０１１７−１．ｈｔｍｌ＞
【非特許文献２】
松下電器産業株式会社、“デジタルＡＶ機器用ＩＥＥＥ１３９４ＬＳＩ ＭＮ８６４６０２”、［ｏｎｌｉｎｅ］、平成１３年１０月１日、松下電器産業株式会社、［平成１４年１０月２８日検索］、インターネット＜ＵＲＬ：ｈｔｔｐ：／／ｗｗｗ．ｓｅｍｉｃｏｎ．ｐａｎａｓｏｎｉｃ．ｃｏ．ｊｐ／ｌｅａｆｌｅｔ／ｐｄｆ／Ｍ００４１６ＣＪ．ｐｄｆ＞
【０００８】
【発明が解決しようとする課題】
上記のような１３９４ＬＳＩに搭載された複数のプロトコル処理回路について、すべてが同時に使用されることはない。それにもかかわらず、使用されないプロトコル処理回路にも常時クロックが供給され、電力が無駄に消費されてしまう。
【０００９】
現在、上記のような１３９４ＬＳＩは、主に、ＤＴＶやＤＶＤドライブなどの据え置き型のデジタル機器に実装されている。据え置き型のデジタル機器では、商用電源から電力供給を受けることができるため、使用されないプロトコル処理回路による消費電力について、特に考慮する必要性がなかった。しかし、今後、ＤＶＣなどのモバイル機器に、記録媒体として、ＤＶＤやＨＤＤなどのＰＣ系のデータを扱うものが登場することが予想される。モバイル機器は、主としてバッテリーで駆動されるため、消費電力は特に重要な要素である。特に、このようなモバイル機器に搭載される１３９４ＬＳＩについては、使用されないプロトコル処理回路による電力の浪費は避けなければならない。
【００１０】
上記の問題に鑑み、本発明は、複数のプロトコル処理回路を備えた１３９４ＬＳＩの消費電力を低減することを課題とする。
【００１１】
【課題を解決するための手段】
上記の課題を解決するために本願発明が講じた手段は、ＩＥＥＥ１３９４規格に準拠したシリアルデータ転送を行うデータ転送装置として、複数のプロトコル処理回路および前記複数のプロトコル処理回路のそれぞれについてクロックの供給／遮断の切り替えを行うスイッチを有し、前記シリアルデータ転送を制御するインタフェース制御半導体集積回路と、前記インタフェース制御半導体集積回路から１３９４制御情報を得、この１３９４制御情報に基づいて、前記複数のプロトコル処理回路のそれぞれについて、クロックの供給／遮断の判定を行う判定手段とを備えたものとし、前記スイッチは、前記判定手段の判定に基づいて、前記切り替えを行うものとする。なお、供給／遮断の切り替えとは、供給と遮断との切り替えを意味するものである。
【００１２】
この発明によると、判定手段によって、複数のプロトコル処理回路のそれぞれについて、クロックを供給すべきか、あるいは遮断すべきかが判定される。この判定は、インタフェース制御半導体集積回路から得た１３９４制御情報に基づくものである。ここで、１３９４制御情報とは、インタフェース制御半導体集積回路における各種レジスタが保持するＩＥＥＥ１３９４に係る各種情報、およびデータ転送装置間で転送されるＩＥＥＥ１３９４に準拠したパケット、特に、パケットのヘッダに含まれる情報のことをいう。このような１３９４制御情報を参照することによって、どのプロトコル処理回路を使用すべきであるかを知ることができる。そして、インタフェース制御半導体集積回路におけるスイッチによって、判定手段の判定に基づいて、クロックの供給／遮断が切り替えられる。すなわち、複数のプロトコル処理回路のうち使用すべきものにのみクロックを供給する一方、使用されないものへのクロックを遮断することによって、インタフェース制御半導体集積回路の消費電力を低減することができる。
【００１３】
好ましくは、前記インタフェース制御半導体集積回路に、前記スイッチの制御情報を保持するクロック制御レジスタと、前記制御情報に基づいて、前記スイッチの動作を制御するクロックセレクタとを設ける。そして、前記判定手段は、前記判定に基づいて、前記クロック制御レジスタに保持された前記制御情報を更新するものとする。
【００１４】
具体的には、前記１３９４制御情報は、ＩＥＥＥ１３９４バス上のノード数とし、前記判定手段は、前記ノード数に基づいて、前記判定を行うものとする。また、具体的には、前記１３９４制御情報は、ＩＥＥＥ１３９４バス上で転送されるパケットとし、前記判定手段は、前記パケットを解析し、この解析結果に基づいて前記判定を行うものとする。
【００１５】
前記判定手段は、早くとも、データ転送の開始を要求するトランザクションにおける最初のパケットの送信または受信が行われるとき以降に、前記複数のプロトコル処理回路のうち当該データ転送に係るものについて、クロック供給の判定を行うものであることが好ましい。さらに、この判定は、前記トランザクションにおける最後のパケットの送信または受信が行われるとき以降に行うと、プロトコル処理回路へのクロックの供給時間をより一層短縮することができるため、より好ましい。
【００１６】
また、前記判定手段は、遅くとも、データ転送の停止を要求するトランザクションにおける最後のパケットの送信または受信が行われるときまでに、前記複数のプロトコル処理回路のうち当該データ転送に係るものについて、クロック遮断の判定を行うものであることが好ましい。さらに、この判定は、前記トランザクションにおける最初のパケットの送信または受信が行われるときまでに行うと、プロトコル処理回路へのクロックの供給時間をより一層短縮することができるため、より好ましい。
【００１７】
また、上記の課題を解決するために本願発明が講じた手段は、ＩＥＥＥ１３９４規格に準拠したシリアルデータ転送に係るプロトコル処理回路を複数有するインタフェース制御半導体集積回路として、前記複数のプロトコル処理回路のそれぞれについて、クロックの供給／遮断の切り替えを行うスイッチとを備えたものとする。
【００１８】
この発明によると、スイッチによって、プロトコル処理回路に、個別にクロックを供給したり、遮断したりすることができる。これにより、たとえば、使用すべきプロトコル処理回路にはクロックを供給する一方、使用されないプロトコル処理回路へのクロックを遮断するといった制御が可能になり、インタフェース制御半導体集積回路すなわち１３９４ＬＳＩの消費電力を低減することができる。
【００１９】
好ましくは、前記インタフェース制御半導体集積回路に、前記スイッチの制御情報を保持するクロック制御レジスタと、前記制御情報に基づいて、前記スイッチの動作を制御するクロックセレクタとを設けるものとする。
【００２０】
また、好ましくは、前記インタフェース制御半導体集積回路に、１３９４制御情報に基づいて、前記複数のプロトコル処理回路のそれぞれについて、クロックの供給／遮断の判定を行う判定手段を設け、前記スイッチは、前記判定手段の判定に基づいて、前記切り替えを行うものとする。
【００２１】
一方、上記の課題を解決するために本願発明が講じた手段は、ＩＥＥＥ１３９４規格に準拠したシリアルデータ転送を制御するインタフェース制御半導体集積回路におけるプロトコル処理回路を制御するプロトコル処理回路制御方法として、前記インタフェース制御半導体集積回路から得た１３９４制御情報に基づいて、前記プロトコル処理回路の動作／休止の判定を行う判定ステップと、前記判定ステップの判定に基づいて、前記プロトコル処理回路の動作／休止の切り替えを制御する制御ステップとを有するものとする。
【００２２】
この発明によると、判定ステップによって、複数のプロトコル処理回路のそれぞれについて、動作させるべきか、あるいは休止させるべきかが判定される。この判定は、インタフェース制御半導体集積回路から得た１３９４制御情報に基づくものであり、１３９４制御情報を参照することによって、どのプロトコル処理回路を動作させるべきかを判定することができる。そして、制御ステップによって、判定ステップの判定結果に基づいて、プロトコル処理回路の動作／休止の切り替えが制御される。すなわち、複数のプロトコル処理回路のうち使用すべきもののみ動作させる一方、使用されないものは休止させることによって、インタフェース制御半導体集積回路の消費電力を低減することができる。
【００２３】
具体的には、前記１３９４制御情報は、ＩＥＥＥ１３９４バス上のノード数とし、前記判定ステップは、前記ノード数に基づいて、前記判定を行うものとする。また、具体的には、前記１３９４制御情報は、ＩＥＥＥ１３９４バス上で転送されるパケットとし、前記判定ステップは、前記パケットを解析し、この解析結果に基づいて、前記判定を行うものとする。
【００２４】
前記判定ステップは、早くとも、データ転送の開始を要求するトランザクションにおける最初のパケットの送信または受信が行われるとき以降に、前記プロトコル処理回路の動作の判定を行うものであることが好ましい。さらに、この判定は、前記トランザクションにおける最後のパケットの送信または受信が行われるとき以降に行うと、プロトコル処理回路の動作時間をより一層短縮することができるため、より好ましい。
【００２５】
また、前記判定ステップは、遅くとも、データ転送の停止を要求するトランザクションにおける最後のパケットの送信または受信が行われるときまでに、前記プロトコル処理回路の休止の判定を行うものであることが好ましい。さらに、この判定は、前記トランザクションにおける最初のパケットの送信または受信が行われるときまでに行うと、プロトコル処理回路の動作時間をより一層短縮することができるため、より好ましい。
【００２６】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００２７】
（第１の実施形態）
図１は、本発明の第１の実施形態の１３９４ＬＳＩの構成を示す。なお、図９において既に説明した構成要素と同様のものについては、図９に付した符号と同一の符号を付し、個々の説明は省略する。
【００２８】
１３９４ＬＳＩ１０は、ＰＨＹ１１、ＬＩＮＫ制御部１２、ならびにプロトコル処理回路として、ＩＳＯ制御部１３ａ、著作権機能制御部１３ｂ、ＳＢＰ−２制御部１３ｃ、および Ａｓｙｎｃｈｒｏｎｏｕｓ ｃｏｎｎｅｃｔｉｏｎを制御するＡｙｓｎｃ＿ｃ制御部１３ｄを備えている。また、これらプロトコル処理回路１３ａ〜１３ｄのそれぞれに対応するスイッチ１４ａ，１４ｂ，１４ｃ，１４ｄを備えている。スイッチ１４ａ〜１４ｄは、それぞれ、端子１５ａ，１５ｂ，１５ｃ，１５ｄに与えられる信号によって制御可能になっている。
【００２９】
次に、以上のような構成の１３９４ＬＳＩ１０の動作について説明する。
【００３０】
スイッチ１４ａ〜１４ｄは、それぞれ、端子１５ａ〜１５ｄに印加される信号に応じて、開閉状態を切り替える。スイッチ１４ａ〜１４ｄは、それぞれ、閉じることによって、ＰＨＹ１１からＬＩＮＫ制御部１２を経由して受けたクロックをプロトコル処理回路１３ａ〜１３ｄに供給する。一方、開くことによって、クロックを遮断する。
【００３１】
たとえば、今、１３９４ＬＳＩ１０がＭＰＥＧ２データの転送中であるとする。このとき、スイッチ１４ａを閉じ、スイッチ１４ｂ〜１４ｄを開くように端子１５ａ〜１５ｄに信号を印加することによって、ＭＰＥＧ２データの処理に必要なＩＳＯ制御部１３ａにのみクロックが供給され、その他の使用されないプロトコル処理回路１３ｂ〜１３ｄへのクロックは遮断される。これにより、使用されないプロトコル処理回路１３ｂ〜１３ｄによる電力消費を抑制し、消費電力を低減することができる。ＭＰＥＧ２データの処理の際、場合によっては、著作権機能制御部１３ｂによる処理が必要になるかもしれない。この場合には、端子１５ｂに所定の信号を印加して、スイッチ１４ｂを閉じればよい。
【００３２】
以上、本実施形態によると、複数のプロトコル処理回路１３ａ〜１３ｄを備えた１３９４ＬＳＩ１０において、スイッチ１４ａ〜１４ｄによって、複数のプロトコル処理回路１３ａ〜１３ｄに、個別にクロックの供給／遮断を行うことができる。これにより、複数のプロトコル処理回路１３ａ〜１３ｄのうち使用すべきものにのみクロックを供給するようにスイッチ１４ａ〜１４ｄを制御することによって、１３９４ＬＳＩ１０の消費電力を、およそ６０％程度にまで低減することができる。
【００３３】
（第２の実施形態）
図２は、本発明の第２の実施形態のデータ転送装置の構成を示す。なお、第１の実施形態で既に説明した構成要素と同様のものについては、図１に付した符号と同一の符号を付し、個々の説明は省略する。
【００３４】
本実施形態のデータ転送装置は、１３９４ＬＳＩ１０Ａと、マイコン２０とを備えている。１３９４ＬＳＩ１０Ａは、第１の実施形態の１３９４ＬＳＩ１０における端子１５ａ，１５ｂ，１５ｃ，１５ｄを省略し、代わりにクロック制御レジスタ１６およびクロックセレクタ１７を備えたものである。
【００３５】
クロック制御レジスタ１６は、スイッチ１４ａ〜１４ｄの制御情報を保持している。クロックセレクタ１７は、クロック制御レジスタ１６が保持する制御情報に基づいて、スイッチ１４ａ〜１４ｄの動作を制御する。
【００３６】
図３は、クロック制御レジスタ１６の内容を示す。クロック制御レジスタ１６は、１３９４ＬＳＩ１０Ａが有するプロトコル処理回路１３ａ〜１３ｄに対応したレジスタＲ１〜Ｒ４を有している。これらレジスタＲ１〜Ｒ４の値は、マイコン２０によって、書き換えが可能である。
【００３７】
クロックセレクタ１７は、クロック制御レジスタ１６のレジスタＲ１〜Ｒ４の値を参照し、レジスタ値が“１”のとき、そのレジスタに対応するプロトコル処理回路１３（１３ａ〜１３ｄのいずれか１つという意味で「１３」とする。以下同じ。）にクロックを供給すべく、スイッチ１４（１４ａ〜１４ｄのいずれか１つという意味で「１４」とする。以下同じ）を制御する。一方、レジスタ値が“０”のとき、そのレジスタに対応するプロトコル処理回路１３へのクロックを遮断すべく、スイッチ１４を制御する。初期状態では、すべてのレジスタ値は“０”に設定され、すべてのプロトコル処理回路１３ａ〜１３ｄはクロック遮断状態にある。
【００３８】
マイコン２０は、本発明の判定手段に相当する。マイコン２０には、１３９４ＬＳＩ１０Ａから１３９４制御情報を得て、この１３９４制御情報に基づいて、プロトコル処理回路１３ａ〜１３ｄについて、クロックの供給／遮断の判定を行うようなプログラムが組み込まれている。
【００３９】
以下、マイコン２０によるクロックの供給／遮断の判定方法の１例を、図４のフローチャートに従って説明する。
【００４０】
まず、マイコン２０は、バスリセットの発生を監視する（Ｓ１１）。バスリセットは、１３９４バス上に新しい機器が接続されたり、抜かれたりしたときなどの、バスの初期化が行われた場合に発生するものである。バスリセットが発生した場合、ＬＩＮＫ制御部１２におけるノードカウンタ１２１の値が変化する。マイコン２０は、ノードカウンタ１２１の値を参照しており、この値が変化することをもって、バスリセットの発生を検知する。マイコン２０は、バスリセットの発生を検知すると、そのときのノードカウンタ１２１の値、すなわちノード数を参照する（Ｓ１２）。このとき、ノード数が２以上であれば、１３９４バス上に他の機器が接続された状態にあることを認識し、クロック制御レジスタ１６にクロックの供給を設定する（Ｓ１３）。一方、ノード数が１以下であれば、１３９４バス上に他の機器が接続されているとは認められないため、クロック制御レジスタ１６にクロックの遮断を設定する（Ｓ１４）。このように、ノード数に基づいて、クロックの供給／遮断の判定が可能である。
【００４１】
ノード数に基づいた判定方法では、プロトコル処理回路１３ａ〜１３ｄのそれぞれが、実際に使用されるものであるか否かについて判別することができない。しかし、この方法は、クロックの供給／遮断の判定方法として、容易に実現できるものである。また、ＡＶ系およびＰＣ系のプロトコル処理回路をいずれか１つ備えた１３９４ＬＳＩにも応用することが可能である。
【００４２】
一方、１３９４バス上で転送されるパケットを解析し、この解析結果に基づいて、クロックの供給／遮断の判定を行う方法も可能である。ＩＥＥＥ１３９４のパケットには、プロトコル特有の命令（コマンド）が含まれており、これら情報を参照することによって、どのプロトコル処理回路が使用されるかを特定することができる。
【００４３】
次に、クロックの供給／遮断の判定のタイミング、すなわちクロック制御レジスタ１６の更新のタイミングについて説明する。
【００４４】
図５は、リクエスタとレスポンダとの間で行われる、ＩＥＥＥ１３９４のトランザクションのタイミングチャートである。ＩＥＥＥ１３９４のトランザクションは、同タイミングチャートに示したように、大きく３つに分けることができる。第１は、データ転送の開始を要求するトランザクションＴＲ１であり、第２は、データ転送の実態であるトランザクションＴＲ２であり、第３は、データ転送の停止を要求するトランザクションＴＲ３である。
【００４５】
まず、クロック供給の判定のタイミングについて説明する。
【００４６】
トランザクションＴＲ１において、リクエスタからレスポンダに、最初のパケットである転送開始リクエスト・パケットＢＧＮ＿Ｐ１が送られる。リクエスタ側では、リクエスト・パケットＢＧＮ＿Ｐ１を送信するとき（時刻Ｔ１）から、データ転送に係るプロトコル処理回路の使用が予想される。したがって、リクエスタ側では、時刻Ｔ１までは、このプロトコル処理回路へのクロックを遮断しておき、早くとも、時刻Ｔ１以降にクロックを供給するようにクロック制御レジスタ１６を更新すればよい。一方、レスポンダ側では、リクエスト・パケットＢＧＮ＿Ｐ１を受信するとき（時刻Ｔ２）から、データ転送に係るプロトコル処理回路の使用が予想される。したがって、レスポンダ側では、早くとも、時刻Ｔ２以降にクロック制御レジスタ１６を更新すればよい。
【００４７】
トランザクションＴＲ１において、リクエスト・パケットＢＧＮ＿Ｐ１に続いて別のさまざまなパケットがやり取りされる。そして、最後のパケット（図５の例ではレスポンス・パケットＢＧＮ＿Ｐｎ）が転送された後、データ転送トランザクションＴＲ２が開始される。リクエスタおよびレスポンダにおいて、データ転送が開始される直前に、プロトコル処理回路にクロックを供給するようにすると、より一層の消費電力の低減が可能となる。したがって、リクエスタ側では、レスポンス・パケットＢＧＮ＿Ｐｎを送信するとき（時刻Ｔ３）以降に、クロック制御レジスタ１６を更新することが好ましい。同様に、レスポンダ側では、レスポンス・パケットＢＧＮ＿Ｐｎを受信するとき（時刻Ｔ４）以降に、クロック制御レジスタ１６を更新することが好ましい。
【００４８】
次に、クロック遮断の判定のタイミングについて説明する。
【００４９】
トランザクションＴＲ３において、リクエスタからレスポンダに、最初のパケットである転送停止リクエスト・パケットＥＮＤ＿Ｐ１が送られる。これに続いて別のさまざまなパケットがやり取りされ、最後のパケットである転送停止完了レスポンス・パケットＥＮＤ＿Ｐｍの転送をもって、トランザクションＴＲ３は終了する。リクエスタ側では、レスポンス・パケットＥＮＤ＿Ｐｍを受信するとき（時刻Ｔ８）には、既にデータ転送処理は終了している。したがって、リクエスタ側では、時刻Ｔ８以降もデータ転送に係るプロトコル処理回路にクロックを供給する必要はなく、遅くとも、時刻Ｔ８までに、このプロトコル処理回路にクロックを遮断するようにクロック制御レジスタ１６を更新すればよい。一方、レスポンダ側では、レスポンス・パケットＥＮＤ＿Ｐｍを送信するとき（時刻Ｔ７）には、既にデータ転送は終了している。したがって、レスポンダ側では、遅くとも、時刻Ｔ７までにクロック制御レジスタ１６を更新すればよい。
【００５０】
リクエスタおよびレスポンダにおいて、データ転送が停止された直後に、プロトコル処理回路へのクロックを遮断するようにすると、より一層の消費電力の低減が可能となる。したがって、リクエスタ側では、トランザクションＴＲ３における最初のパケットである転送停止リクエスト・パケットＥＮＤ＿Ｐ１を送信するとき（時刻Ｔ５）までに、クロック制御レジスタ１６を更新することが好ましい。同様に、レスポンダ側では、リクエスト・パケットＥＮＤ＿Ｐ１を受信するとき（時刻Ｔ６）までに、クロック制御レジスタ１６を更新することが好ましい。
【００５１】
以下、ＡＶプロトコルを例に、クロックの供給／遮断の判定方法を具体的に説明する。その前に、ＡＶプロトコルに関する一般的な内容について説明する。
【００５２】
ＡＶプロトコルを用いてＩｓｏｃｈｒｏｎｏｕｓパケットを送信するに先立って、送信機器は、送信に必要な帯域およびチャネル番号をＩＲＭ（Ｉｓｏｃｈｒｏｎｏｕｓ Ｒｅｓｏｕｒｃｅ Ｍａｎａｇｅｒ）から取得し、受信機器との間でコネクションを確立する必要がある。その際、送信機器は、プラグ・コントロール・レジスタ（ＰＣＲ）を参照する。図６は、ＰＣＲのアドレスマップおよび内容を示す。
【００５３】
コネクションには、ブロードキャスト型およびポイント・ツー・ポイント型の２種類がある。また、コネクションを確立または切断する際、条件付き書き込みを行うロック・トランザクションを用いて、ＰＣＲを書き換える。まず、コネクションを確立しようとするとき、要求したコネクションが既に確立されているかどうかが、ロック・トランザクションによって判断される。そして、コネクションが未確立のときは、コネクションを確立するためにＰＣＲに必要な情報の書き込みが行われる。一方、コネクションが既に確立されていたときは、ＰＣＲへの書き込みは行われない。
【００５４】
ブロードキャスト型コネクションが確立されているとき、ＰＣＲにおける、ブロードキャスト型コネクションの数を示すｂｃｃ（ｂｒｏａｄｃａｓｔ ｃｏｎｎｅｃｔｉｏｎ ｃｏｕｎｔｅｒ）レジスタは“１”に設定される。一方、ポイント・ツー・ポイント型コネクションが確立されているとき、ＰＣＲにおける、ポイント・ツー・ポイント型コネクションの数を示すｐｃｃ（ｐｏｉｎｔ−ｔｏ−ｐｏｉｎｔ ｃｏｎｎｅｃｔｉｏｎ ｃｏｕｎｔｅｒ）レジスタは、現時点で確立されているポイント・ツー・ポイント型コネクションの数に設定される。
【００５５】
次に、ＡＶプロトコルによるデータ転送が行われる場合の、クロック制御レジスタ１６におけるレジスタＲ１（ＩＳＯ制御部１３ａへのクロック供給／遮断の情報）の更新について説明する。
【００５６】
Ｉｓｏｃｈｒｏｎｏｕｓパケットを送信するには、自機（自ノード）が自発的にコネクションを確立してＩｓｏｃｈｒｏｎｏｕｓパケットの送信を開始するものと、１３９４バス上の他機（他ノード）から自ノードのｏＰＣＲレジスタを変更して強制的にコネクションを確立させた上でＩｓｏｃｈｒｏｎｏｕｓパケットの送信を行うものとがある。
【００５７】
図７は、自ノードがコネクションを確立／切断する場合のフローチャートである。まず、ＩＲＭからＩｓｏｃｈｒｏｎｏｕｓパケットの送信に必要な帯域およびチャネル番号が取得（Ｓ２０１）される。そして、ポイント・ツー・ポイント型コネクションを要求する場合（Ｓ２０２）、ロック・トランザクションが開始され、相手ノードにロック・リクエスト・パケットが送信される（Ｓ２０３）。相手ノードにおいて、ＰＣＲの書き換えが行われると、ロック・レスポンス・パケットが送信される。そして、ロック・レスポンス・パケットが受信されると（Ｓ２０４）、ｐｃｃレジスタが正しく更新されたか否かが判定される（Ｓ２０５）。更新に失敗した場合は、異常終了し（Ｓ２０６）、成功した場合は、ポイント・ツー・ポイント型コネクションが確立する。ここで、クロック制御レジスタ１６におけるレジスタＲ１が“１”に設定される（Ｓ２０７）。
【００５８】
一方、ブロードキャスト型コネクションを要求する場合、帯域およびチャネル番号が取得された後、自ノードのＰＣＲにおけるｂｃｃレジスタを書き換える（Ｓ２０９）。これによって、ブロードキャスト型コネクションが確立する。ここで、先ほどと同様に、クロック制御レジスタ１６におけるレジスタＲ１が“１”に設定される（Ｓ２０７）。
【００５９】
クロック制御レジスタ１６におけるレジスタＲ１が“１”に設定されることにより、ＩＳＯ制御部１３ａにクロックが供給され、ＡＶプロトコルの処理が可能となる。その後、Ｉｓｏｃｈｒｏｎｏｕｓパケットの送信が開始される（Ｓ２１０）。このように、この具体例では、データ転送の直前にクロック制御レジスタ１６が更新されている。
【００６０】
送信停止の指示があった場合（Ｓ２１１）、ｂｃｃレジスタおよびｐｃｃレジスタの値が参照される（Ｓ２１２）。Ｉｓｏｃｈｒｏｎｏｕｓパケットの送信を停止する場合、自ノードが使用していたｂｃｃまたはｐｃｃはデクリメントされる。このデクリメント後に、これらレジスタがいずれも“０”のとき、すべてのコネクションが切断されている状態にある。このとき、ＩＳＯ制御部１３ａへのクロックの遮断が可能であり、クロック制御レジスタ１６におけるレジスタＲ１が“０”に設定される（Ｓ２１３）。その後、Ｉｓｏｃｈｒｏｎｏｕｓパケットの送信が停止される（Ｓ２１４）。このように、この具体例では、データ転送の直後にクロック制御レジスタ１６が更新されている。
【００６１】
また、他ノードが自ノードのｏＰＣＲレジスタを変更して強制的にコネクションを確立する場合には、次のような処理が行われる。図８は、他ノードがコネクションを確立／切断する場合のフローチャートである。まず、他ノードからのロック・リクエスト・パケットが受信され、ＰＣＲが更新される（Ｓ３０１）。ＰＣＲの更新後、ロック・レスポンス・パケットが送信される（Ｓ３０２）。そして、自ノードのｏＰＣＲレジスタにおけるｂｃｃレジスタおよびｐｃｃレジスタがいずれも“０”であるか否かが確認される（Ｓ３０３）。いずれかが“０”でない場合、他ノードからのコネクション確立の要求が発生しているため、Ｉｓｏｃｈｒｏｎｏｕｓパケットの送信に備えてクロック制御レジスタ１６におけるレジスタＲ１が“１”に設定される（Ｓ３０４）。これにより、ＩＳＯ制御部１３ａにクロックが供給され、ＡＶプロトコルの処理が可能となる。その後、Ｉｓｏｃｈｒｏｎｏｕｓパケットの送信が開始される（Ｓ３０５）。このように、この具体例では、データ転送の直前にクロック制御レジスタ１６が更新されている。
【００６２】
Ｉｓｏｃｈｒｏｎｏｕｓパケットの送信中に他ノードからのロック・リクエスト・パケットが受信され、ＰＣＲの更新イベントが発生したとき（Ｓ３０１）、自ノードのｏＰＣＲレジスタにおけるｂｃｃレジスタおよびｐｃｃレジスタがいずれも“０”に設定されたか否かが確認される（Ｓ３０３）。これらレジスタがいずれも“０”である場合、すべてのコネクションが切断されている状態にある。このとき、ＩＳＯ制御部１３ａへのクロックの遮断が可能であり、クロック制御レジスタ１６におけるレジスタＲ１が“０”に設定される（Ｓ３０６）。その後、Ｉｓｏｃｈｒｏｎｏｕｓパケットの送信が停止される（Ｓ３０７）。このように、この具体例では、データ転送の直後にクロック制御レジスタ１６が更新されている。
【００６３】
以上、本実施形態によると、１３９４ＬＳＩ１０Ａにクロック制御レジスタ１６を備えることによって、第１の実施形態と比較して端子数を削減することができる。また、これにより、スイッチ１４ａ〜１４ｄが外部からのノイズを受けにくくなる。また、マイコン２０によって、複数のプロトコル処理回路１３ａ〜１３ｄのそれぞれについて、１３９４制御情報に基づく使用の有無を判定することができる。これにより、１３９４ＬＳＩ１０Ａの消費電力を最小限にまで低減することができる。クロック制御レジスタ１６の更新を、上記の説明において示したような最適のタイミングで行うことによって、１３９４ＬＳＩ１０Ａの消費電力をおよそ５５％にまで低減することができる。
【００６４】
なお、マイコン２０は１３９４ＬＳＩ１０Ａの外部に設けられたものとして説明したが、マイコン２０の機能、すなわち本発明の判定手段を１３９４ＬＳＩ１０Ａに組み込んでもよい。これにより、外部に備えられるマイコン２０が行うべき処理が軽減され、より低能力、すなわちより安価なものに置き換えが可能となる。
【００６５】
また、レジスタ値が“０”のときクロックを供給し、“１”のときクロックを遮断するようにしてもよい。このようにしても、本発明が奏する効果になんら変わりはない。
【００６６】
さらに、１３９４ＬＳＩ１０，１０Ａは、それぞれ４個のプロトコル処理回路を備えているものとして説明したが、本発明はこれに限定されるものではない。５個以上のプロトコル処理回路を備えた１３９４ＬＳＩについても、上記と同様の効果を得ることができる。
【００６７】
また、プロトコル処理回路１３の動作／休止の切り替えを、クロックの供給／遮断の切り替えによって行うものとしたが、本発明はこれに限定されるものではない。たとえば、プロトコル処理回路１３の電源をそれぞれ別系統にし、これら電源の供給／遮断を行うようにしてもよい。
【００６８】
【発明の効果】
以上のように、本発明によると、ＩＥＥＥ１３９４規格に準拠したシリアルデータ転送に係るプロトコル処理回路を複数有するインタフェース制御半導体集積回路において、プロトコル処理回路に、個別に、クロックの供給／遮断を行うことができる。これにより、データ転送に使用すべきプロトコル処理回路にのみクロックを供給し、使用されないプロトコル処理回路へのクロックを遮断することができ、インタフェース制御半導体集積回路の消費電力を低減することができる。
【００６９】
また、１３９４制御情報に基づいてクロックの供給／遮断の判定が行われることによって、プロトコル処理回路へのクロック供給／遮断を適切に行うことができる。これにより、インタフェース制御半導体集積回路の消費電力を最小限にまで低減することができる。したがって、本発明のインタフェース制御半導体集積回路は、消費電力低減に対する要求が特に厳しいモバイル機器に用いられることによって、モバイル機器の稼働時間を向上するという効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の１３９４ＬＳＩの構成図である。
【図２】本発明の第２の実施形態のデータ転送装置の構成図である。
【図３】クロック制御レジスタの内容を示す図である。
【図４】クロックの供給／遮断の判定方法のフローチャートである。
【図５】ＩＥＥＥ１３９４のトランザクションのタイミングチャートである。
【図６】ＰＣＲ（プラグ・コントロール・レジスタ）のアドレスマップである。
【図７】自ノードがコネクションを確立／切断する場合のフローチャートである。
【図８】他ノードがコネクションを確立／切断する場合のフローチャートである。
【図９】ＡＶ系およびＰＣ系の双方のプロトコル処理回路を備えた従来の１３９４ＬＳＩの構成図である。
【符号の説明】
１０，１０Ａ １３９４ＬＳＩ（インタフェース制御半導体集積回路）
１３ａ ＩＳＯ制御部（プロトコル処理回路）
１３ｂ 著作権機能制御部（プロトコル処理回路）
１３ｃ ＳＢＰ−２制御部（プロトコル処理回路）
１３ｄ Ａｓｙｎｃ＿ｃ制御部（プロトコル処理回路）
１４ａ，１４ｂ，１４ｃ，１４ｄ スイッチ
１６ クロック制御レジスタ
１７ クロックセレクタ
２０ マイコン（判定手段）
ＴＲ１ データ転送の開始を要求するトランザクション
ＴＲ３ データ転送の停止を要求するトランザクション
Claims (18)
- ＩＥＥＥ１３９４規格に準拠したシリアルデータ転送を行うデータ転送装置であって、
複数のプロトコル処理回路、およびこれら複数のプロトコル処理回路のそれぞれについて、クロックの供給／遮断の切り替えを行うスイッチを有し、前記シリアルデータ転送を制御するインタフェース制御半導体集積回路と、
前記インタフェース制御半導体集積回路から１３９４制御情報を得、この１３９４制御情報に基づいて、前記複数のプロトコル処理回路のそれぞれについて、クロックの供給／遮断の判定を行う判定手段とを備え、
前記スイッチは、前記判定手段の判定に基づいて、前記切り替えを行うものである
ことを特徴とするデータ転送装置。 - 請求項１に記載のデータ転送装置において、
前記インタフェース制御半導体集積回路は、
前記スイッチの制御情報を保持するクロック制御レジスタと、
前記制御情報に基づいて、前記スイッチの動作を制御するクロックセレクタとを有するものであり、
前記判定手段は、前記判定に基づいて、前記クロック制御レジスタに保持された前記制御情報を更新するものである
ことを特徴とするデータ転送装置。 - 請求項１に記載のデータ転送装置において、
前記１３９４制御情報は、ＩＥＥＥ１３９４バス上のノード数であり、
前記判定手段は、前記ノード数に基づいて、前記判定を行うものである
ことを特徴とするデータ転送装置。 - 請求項１に記載のデータ転送装置において、
前記１３９４制御情報は、ＩＥＥＥ１３９４バス上で転送されるパケットであり、
前記判定手段は、前記パケットを解析し、この解析結果に基づいて、前記判定を行うものである
ことを特徴とするデータ転送装置。 - 請求項１に記載のデータ転送装置において、
前記判定手段は、早くとも、データ転送の開始を要求するトランザクションにおける最初のパケットの送信または受信が行われるとき以降に、前記複数のプロトコル処理回路のうち当該データ転送に係るものについて、クロック供給の判定を行うものである
ことを特徴とするデータ転送装置。 - 請求項５に記載のデータ転送装置において、
前記判定手段は、前記トランザクションにおける最後のパケットの送信または受信が行われるとき以降に、前記クロック供給の判定を行うものである
ことを特徴とするデータ転送装置。 - 請求項１に記載のデータ転送装置において、
前記判定手段は、遅くとも、データ転送の停止を要求するトランザクションにおける最後のパケットの送信または受信が行われるときまでに、前記複数のプロトコル処理回路のうち当該データ転送に係るものについて、クロック遮断の判定を行うものである
ことを特徴とするデータ転送装置。 - 請求項７に記載のデータ転送装置において、
前記判定手段は、前記トランザクションにおける最初のパケットの送信または受信が行われるときまでに、前記クロック遮断の判定を行うものである
ことを特徴とするデータ転送装置。 - ＩＥＥＥ１３９４規格に準拠したシリアルデータ転送に係るプロトコル処理回路を複数有するインタフェース制御半導体集積回路であって、
前記複数のプロトコル処理回路のそれぞれについて、クロックの供給／遮断の切り替えを行うスイッチを備えた
ことを特徴とするインタフェース制御半導体集積回路。 - 請求項９に記載のインタフェース制御半導体集積回路において、
前記スイッチの制御情報を保持するクロック制御レジスタと、
前記制御情報に基づいて、前記スイッチの動作を制御するクロックセレクタとを備えた
ことを特徴とするインタフェース制御半導体集積回路。 - 請求項９に記載のインタフェース制御半導体集積回路において、
１３９４制御情報に基づいて、前記複数のプロトコル処理回路のそれぞれについて、クロックの供給／遮断の判定を行う判定手段を備え、
前記スイッチは、前記判定手段の判定に基づいて、前記切り替えを行うものである
ことを特徴とするインタフェース制御半導体集積回路。 - ＩＥＥＥ１３９４規格に準拠したシリアルデータ転送を制御するインタフェース制御半導体集積回路におけるプロトコル処理回路を制御するプロトコル処理回路制御方法であって、
前記インタフェース制御半導体集積回路から得た１３９４制御情報に基づいて、前記プロトコル処理回路の動作／休止の判定を行う判定ステップと、
前記判定ステップの判定に基づいて、前記プロトコル処理回路の動作／休止の切り替えを制御する制御ステップとを有する
ことを特徴とするプロトコル処理回路制御方法。 - 請求項１２に記載のプロトコル処理回路制御方法において、
前記１３９４制御情報は、ＩＥＥＥ１３９４バス上のノード数であり、
前記判定ステップは、前記ノード数に基づいて、前記判定を行うものである
ことを特徴とするプロトコル処理回路制御方法。 - 請求項１２に記載のプロトコル処理回路制御方法において、
前記１３９４制御情報は、ＩＥＥＥ１３９４バス上で転送されるパケットであり、
前記判定ステップは、前記パケットを解析し、この解析結果に基づいて、前記判定を行うものである
ことを特徴とするプロトコル処理回路制御方法。 - 請求項１２に記載のプロトコル処理回路制御方法において、
前記判定ステップは、早くとも、データ転送の開始を要求するトランザクションにおける最初のパケットの送信または受信が行われるとき以降に、前記プロトコル処理回路の動作の判定を行うものである
ことを特徴とするプロトコル処理回路制御方法。 - 請求項１５に記載のプロトコル処理回路制御方法において、
前記判定ステップは、前記トランザクションにおける最後のパケットの送信または受信が行われるとき以降に、前記プロトコル処理回路の動作の判定を行うものである
ことを特徴とするプロトコル処理回路制御方法。 - 請求項１２に記載のプロトコル処理回路制御方法において、
前記判定ステップは、遅くとも、データ転送の停止を要求するトランザクションにおける最後のパケットの送信または受信が行われるときまでに、前記プロトコル処理回路の休止の判定を行うものである
ことを特徴とするプロトコル処理回路制御方法。 - 請求項１７に記載のプロトコル処理回路制御方法において、
前記判定ステップは、前記トランザクションにおける最初のパケットの送信または受信が行われるときまでに、前記プロトコル処理回路の休止の判定を行うものである
ことを特徴とするプロトコル処理回路制御方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002312535A JP2004147251A (ja) | 2002-10-28 | 2002-10-28 | データ転送装置およびインタフェース制御半導体集積回路、ならびにプロトコル処理回路制御方法 |
| US10/692,743 US7213161B2 (en) | 2002-10-28 | 2003-10-27 | System for controlling the clock to each of a plurality of protocol circuits of an interface control integrated circuit based on the type of data to be transmitted |
| CNB2003101044047A CN1253769C (zh) | 2002-10-28 | 2003-10-28 | 数据传送装置及其接口控制电路、协议处理电路控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002312535A JP2004147251A (ja) | 2002-10-28 | 2002-10-28 | データ転送装置およびインタフェース制御半導体集積回路、ならびにプロトコル処理回路制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004147251A true JP2004147251A (ja) | 2004-05-20 |
Family
ID=32171134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002312535A Pending JP2004147251A (ja) | 2002-10-28 | 2002-10-28 | データ転送装置およびインタフェース制御半導体集積回路、ならびにプロトコル処理回路制御方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7213161B2 (ja) |
| JP (1) | JP2004147251A (ja) |
| CN (1) | CN1253769C (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011114530A (ja) * | 2009-11-26 | 2011-06-09 | Yaskawa Electric Corp | Ｉｅｅｅ１３９４通信装置、ｉｅｅｅ１３９４通信システム及びその電力制御方法 |
| JP2013092915A (ja) * | 2011-10-26 | 2013-05-16 | Fujitsu Ltd | 半導体装置、半導体装置の消費電力制御方法 |
| US9154448B2 (en) | 2011-03-31 | 2015-10-06 | Fujitsu Limited | Apparatus and method for switching connection to a communication network |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1830268B1 (en) * | 2006-03-03 | 2019-05-08 | STMicroelectronics (Research & Development) Limited | Multiple purpose integrated circuit |
| JP5321349B2 (ja) * | 2009-08-24 | 2013-10-23 | 富士通セミコンダクター株式会社 | データ転送方法及びデータ転送装置 |
| CN115589342B (zh) * | 2022-09-23 | 2023-07-07 | 无锡众星微系统技术有限公司 | 一种sas控制器的功耗管理方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10214314A (ja) * | 1997-01-30 | 1998-08-11 | Toshiba Corp | Ｉｃカード用携帯端末装置およびその制御方法 |
| JPH10301657A (ja) | 1997-04-25 | 1998-11-13 | Toshiba Corp | コンピュータシステムの周辺デバイス |
| KR20000071099A (ko) * | 1997-12-16 | 2000-11-25 | 롤페스 요하네스 게라투스 알베르투스 | 클럭 스위치를 갖는 전자 회로 |
| US6131167A (en) * | 1997-12-31 | 2000-10-10 | Intel Corporation | Method and apparatus to reduce power consumption on a bus |
| US6604201B1 (en) * | 1998-10-28 | 2003-08-05 | Matsushita Electric Industrial Co., Ltd. | Network unit with power saving mode inhibit based on interconnection relationship to neighboring nodes which is stored on the unit |
| US7542474B2 (en) * | 2001-02-26 | 2009-06-02 | Sony Corporation | Method of and apparatus for providing isochronous services over switched ethernet including a home network wall plate having a combined IEEE 1394 and ethernet modified hub |
| EP1433071B1 (en) * | 2001-09-28 | 2010-08-18 | Nxp B.V. | Bus system and bus interface for connection to a bus |
-
2002
- 2002-10-28 JP JP2002312535A patent/JP2004147251A/ja active Pending
-
2003
- 2003-10-27 US US10/692,743 patent/US7213161B2/en not_active Expired - Fee Related
- 2003-10-28 CN CNB2003101044047A patent/CN1253769C/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011114530A (ja) * | 2009-11-26 | 2011-06-09 | Yaskawa Electric Corp | Ｉｅｅｅ１３９４通信装置、ｉｅｅｅ１３９４通信システム及びその電力制御方法 |
| US9154448B2 (en) | 2011-03-31 | 2015-10-06 | Fujitsu Limited | Apparatus and method for switching connection to a communication network |
| JP2013092915A (ja) * | 2011-10-26 | 2013-05-16 | Fujitsu Ltd | 半導体装置、半導体装置の消費電力制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1253769C (zh) | 2006-04-26 |
| US7213161B2 (en) | 2007-05-01 |
| US20040088599A1 (en) | 2004-05-06 |
| CN1499330A (zh) | 2004-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002016655A (ja) | 伝送方法、伝送システム、伝送装置及び伝送制御装置 | |
| US7130925B2 (en) | Information processing apparatus and method for receiving/transmitting data between an IEEE802-based format and an IEEE1394-based format | |
| JP2000232465A (ja) | インタフェース制御装置及びインタフェース制御方法 | |
| EP1895710B1 (en) | Transitioning of a port in a communications system from an active state to a standby state | |
| KR100746900B1 (ko) | 전자장치, 및 전자장치의 물리층 회로의 상태를 제어하는방법 | |
| US6363428B1 (en) | Apparatus for and method of separating header information from data in an IEEE 1394-1995 serial bus network | |
| JP3599048B2 (ja) | データ転送制御システム、電子機器、プログラム及びデータ転送制御方法 | |
| US6578109B1 (en) | System and method for effectively implementing isochronous processor cache | |
| JP2004147251A (ja) | データ転送装置およびインタフェース制御半導体集積回路、ならびにプロトコル処理回路制御方法 | |
| KR100985745B1 (ko) | 직렬 통신 버스용 데이터 링크 레이어 디바이스 | |
| JP2001244942A (ja) | 情報処理装置および方法、並びに記録媒体 | |
| JP4683120B2 (ja) | 電子機器および通信方法 | |
| EP1769607B1 (en) | Method for providing a table of station-specific information in a network of distributed stations, and network station for carrying out the method | |
| JP3882618B2 (ja) | 通信装置およびネットワークシステム | |
| KR100632399B1 (ko) | 고속 직렬 디바이스를 범용 플러그앤플레이 디바이스와연동시키기 위한 브리지 장치 및 그 방법 | |
| JP4188301B2 (ja) | ブリッジ装置、通信プログラム及び通信方法 | |
| JP2000341306A (ja) | データ処理装置およびそのバス制御方法 | |
| JP2004194220A (ja) | データ通信装置、デジタルビデオカメラ、データ通信装置の制御方法、記録媒体およびプログラム | |
| JP2003229857A (ja) | シリアルバスシステム、シリアルバスの帯域管理機器および通信機器 | |
| KR100607933B1 (ko) | 디지털 인터페이스의 연결 관리방법 | |
| JP2003110561A (ja) | ホームネットワーク上のストリーム管理装置 | |
| JP2000032010A (ja) | デ―タ通信システム、デ―タ通信方法、デ―タ通信装置、デジタルインタフェ―ス及び記憶媒体 | |
| JP4395683B2 (ja) | 信号処理回路 | |
| JP2002208932A (ja) | 非同期パケット転送方法 | |
| JP2004236013A (ja) | データ伝送装置 |