JP2000232465A - インタフェース制御装置及びインタフェース制御方法 - Google Patents
インタフェース制御装置及びインタフェース制御方法Info
- Publication number
- JP2000232465A JP2000232465A JP11030075A JP3007599A JP2000232465A JP 2000232465 A JP2000232465 A JP 2000232465A JP 11030075 A JP11030075 A JP 11030075A JP 3007599 A JP3007599 A JP 3007599A JP 2000232465 A JP2000232465 A JP 2000232465A
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- data
- interface control
- control device
- speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
設定し、ユーザが意識することなく最良の条件でネット
ワークに接続することができるインタフェース制御装置
を提供する。 【解決手段】クロックジェネレータ14がクロック信号
CLKを発生する。クロック制御回路13がクロック信
号CLKの周波数を変更することによりインタフェース
制御装置1のデータ転送速度を変更する。内部回路12
は入力データが自身宛のデータか否かを判定する。他の
装置宛のデータが入力された場合、内部回路12及びイ
ンタフェース回路11によりクロック信号CLKに同期
をとってデータが送信される。この送信時よりも遅い転
送速度でDVC2とPC3及びVTR4との間でデータ
転送が実施される。
Description
規格に準拠したインタフェース制御装置及びインタフェ
ース制御方法に関するものである。
接続したネットワークシステムにおいて、データ通信を
行う装置間に他の装置が介在するとき、その中間に位置
する装置は、データ転送を仲介する機能、いわゆるリピ
ート機能を備えている。このリピート機能を備える携帯
機器等では、消費電力の低減が要求されている。
30、デジタルビデオカメラ(DVC)31、ビデオテ
ープレコーダ(VTR)32をIEEE1394バス3
3で接続したシステム構成図である。各機器30〜32
は、データ転送を仲介するリピート機能を備える。
ェース制御装置35のブロック回路図である。インタフ
ェース制御装置35は、入出力ポート36,37、イン
タフェース回路38,39、バッファ40、クロックジ
ェネレータ41を含む。
合、入力データを入出力ポート36,37からインタフ
ェース回路38,39を介してバッファ40に格納し
て、該データを画像処理等を行う内部処理回路(図示せ
ず)に取り込む。また、画像データ等を送信する場合、
DVC31は、内部処理回路からの画像データをバッフ
ァ40に格納して、該データをインタフェース回路3
8,39を介して入出力ポートから出力する。このよう
にして、図4に示すPC30−DVC31間またはDV
C31−VTR32間のデータ転送を行う。
受信する場合、即ち、PC30−VTR32間でデータ
転送が行われる場合では、DVC31のインタフェース
制御装置35はそのデータ転送の仲介を行う。つまり、
インタフェース制御装置35はリピート転送を実施す
る。
R32間で送受信されるデータを入出力ポート36,3
7、インタフェース回路38,39を介して一旦バッフ
ァ40に取り込む。そして、クロックジェネレータ41
のクロック信号により再度クロッキングすることで、P
C30−VTR32間のデータの受け渡しが行われる。
なお、図5における一点鎖線は、VTR32からPC3
0へのデータの流れを示し、二点鎖線は、PC30から
VTR32へのデータの流れを示している。
394規格では、100Mbit/s,200Mbit
/s,400Mbit/sの転送速度が規定されてい
る。従って、設計時において、機器のデータ転送要求、
消費電力の要求に基づいて適した転送速度が採用され
る。つまり、携帯機器等のバッテリで駆動されるもので
は、消費電力を低減すべく低速の転送速度に設定されて
いる。従って、上記のような携帯機器、即ちバッテリで
駆動されることが多いDVC31の通信性能は、通常、
100Mbit/sの転送速度が設定される。一方、家
庭に備えられる、即ち家庭用の外部電源で駆動されるP
C30及びVTR31の通信性能は、400Mbit/
sの転送速度が設定される。
送速度は、仲介するデバイスのクロックジェネレータの
クロック周波数によって決定される。つまり、図6のよ
うに低速の通信性能を持つDVC31が高速の通信性能
を持つPC30及びVTR32の間に接続されると、リ
ピート転送動作は、低速の100Mbit/sの転送速
度で行われることとなる。その結果、高速で通信できる
PC30やVTR32の性能を十分に活かすことができ
ない。また、携帯機器としてのDVC31を高速に設計
すると、消費電力が増加するためバッテリ駆動時では、
電力の消耗が問題となってしまう。
を、図7のように「PC30−VTR32−DVC3
1」の関係で接続すれば、2つの装置30,32間で4
00Mbit/sにて通信を行うことができる。しかし
ながら、このように接続形態を変更するためには、各機
器の通信速度を予め意識しなければならず、特に家庭で
使用される場合には、そのような接続を要求することは
困難となっている。
れたものであって、その目的は、その時々の通信条件に
応じて最適な通信性能を設定し、ユーザが意識すること
なく最良の条件でネットワークに接続することができる
インタフェース制御装置及び、インタフェース制御方法
を提供することにある。
よれば、その時々の通信条件に応じてクロック発生手段
が発生するクロック信号の周波数がクロック制御手段に
より変更される。具体的には、リピート転送処理を実施
する場合と、自身と他の装置との間で転送処理を実施す
る場合とで自身の通信性能の変更が可能となる。従っ
て、ネットワークに接続する各装置間のデータ転送が最
適な転送速度で実施される。
の通信性能に応じて自身の通信性能を第1の転送速度に
設定してリピート転送が実施される。また、第1の転送
速度よりも遅い第2の転送速度で自機と他の装置との間
でデータ転送が行われる。従って、リピート転送時で
は、他の装置の要求が満たされることになる。また、自
機と他の装置との通信は、消費電力が考慮された通信速
度で実施される。
による動作時では、リピート転送を行うときに自身の通
信性能が、他の装置の通信性能に応じて第1の転送速度
に変更され、自身が他の装置との間でデータ転送を行う
ときに自身の通信性能が、前記第1の転送速度よりも遅
い第2の転送速度に変更される。一方、内部電源による
動作時では、リピート転送を行うときに自身の通信性能
が、前記第2の転送速度に変更される。
による動作時では、リピート転送を行うときに自身の通
信性能が、他の装置の通信性能に応じて第1の転送速度
に変更され、自身が他の装置との間でデータ転送を行う
ときに通信性能が、前記第1の転送速度よりも遅い第2
の転送速度に変更される。一方、外部電源による動作時
では、自身の通信性能が、前記第1の転送速度に変更さ
れる。
により基本信号が発生され、該基本信号が分周回路によ
り分周される。この基本信号の分周比がクロック制御手
段により変更されることでクロック信号の周波数が変更
される。つまり、クロック信号に応じて通信速度が変更
される。
と接続するための複数の入出力ポートが備えられ、リピ
ート転送時には、入力データが入力された入出力パート
とは別のポートからデータが送信される。
の装置との間でデータ転送を開始するまでは、他の装置
の通信性能に応じた第1の通信速度が通知手段により他
の装置に対して通知される。また、自身と他の装置との
間でデータ転送を行うときは、前記第1の通信速度より
も遅い第2の通信速度が通知手段により他の装置に対し
て通知される。
転送を行うためのデータが入力されるまでは、自身の通
信性能が前記第2の通信速度に設定される。請求項9に
記載の発明によれば、リピート転送すべくデータを送信
するときの通信速度よりも遅い通信速度で、内部処理回
路と他の装置との間でデータ転送が実施される。
源による動作時には、他の装置の通信性能に応じた第1
の転送速度でデータ転送が行われ、内部電源による動作
時には、前記第1の通信速度よりも遅い第2の通信速度
でデータ転送が行われる。
メラ(DVC)に搭載されるインタフェース制御装置に
具体化した一実施形態を図面に従って説明する。本デジ
タルビデオカメラ(DVC)はネットワークに接続する
ための通信機能を備える。
装置1のブロック回路図である。また、図2は、デジタ
ルビデオカメラ(DVC)2、パーソナルコンピュータ
(PC)3、ビデオテープレコーダ(VTR)4をIE
EE1394バス5で接続したシステム構成図である。
DVC2の入出力ポート6,7は、それぞれIEEE1
394バス5でPC3の入出力ポート8及びVTR4の
入出力ポート9に接続される。
置1は、入出力ポート6,7、インタフェース回路1
1、内部回路12、クロック制御回路13及びクロック
ジェネレータ14を含む。インタフェース制御装置1
は、1チップ半導体集積回路装置(LSI)内に形成さ
れる。
11に接続され、該インタフェース回路11は内部回路
12に接続される。内部回路12には、図示しないAC
アダプタ等による外部電源またはDVC2の内蔵バッテ
リBから電源が供給される。
力ポート6,7からインタフェース回路11を介して入
力される転送データをバッファ15に一旦格納する。そ
して、内部回路12は、該データが自身宛のデータか否
かを判定して、自身宛のデータであれば、画像処理等の
制御を実施する内部処理回路にデータを出力する。一
方、自身宛のデータでなければ、リピート転送を実施す
べくバッファ15に格納したデータをインタフェース回
路6,7を介して出力するように構成される。また、内
部回路12は、内部処理回路からの画像データをバッフ
ァ15に格納し、該格納データをインタフェース回路1
1に出力する。
接続される。そして、内部回路12は、今、外部電源に
より駆動されているのか、或いはバッテリBにより駆動
されているのかを判定させるための電源判定信号SAを
クロック制御回路13に出力する。さらに、内部回路1
2は、画像データの送信処理を実施する場合には自機か
らの送信を判定させるための自機判定信号SBを、リピ
ート転送を実施する場合にはリピート転送を判定させる
ためのリピート判定信号SCをクロック制御回路13に
出力する。
6、自機判定回路17、リピート判定回路18を含む。
電源判定回路16は、内部回路12からの電源判定信号
SAに基づいて、内部回路12に外部電源が供給されて
いるのか否かを判定する。自機判定回路17は、内部回
路12からの自機判定信号SBに基づいて、画像データ
の送信処理の実施を判定する。リピート判定回路18
は、内部回路12からのリピート判定信号SCに基づい
て、リピート転送の実施を判定する。
レータ14に接続され、前述した各回路16,17,1
8の判定結果に基づいて制御信号SDを出力する。この
制御信号SDにより、クロックジェネレータ14から出
力されるクロック信号CLKの周波数が制御される。
発振回路19と分周回路20と含む。発振回路19によ
り基本信号が生成され、該基本信号を分周回路20が分
周することでクロック信号CLKが生成される。分周回
路20は、クロック制御回路13から入力される制御信
号SDに基づいて、その分周比を変更する。つまり、ク
ロック信号CLKの周波数が変更される。このようにク
ロックジェネレータ14内で生成されたクロック信号C
LKが内部回路12及びインタフェース回路11に供給
される。このクロック信号CLKに同期して内部回路1
2及びインタフェース回路11はバッファ15に格納さ
れた画像データの転送処理を実施する。
テリBで駆動されているとき、リピート転送を実施する
場合、分周回路20は、制御信号SDに応答して第1の
分周比に設定を変更する。この第1の分周比は、400
Mbit/sの転送速度に対応している。従って、DV
C2は、その通信を400Mbit/sの転送速度にて
実施する。DVC2がバッテリBで駆動され、且つ自機
に対するデータ転送を行う場合、分周回路20は制御信
号SDに応答して第2の分周比に設定を変更する。この
第2の分周比は、100Mbit/sの転送速度に対応
している。従って、DVC2は、その通信を100Mb
it/sの転送速度にて実施する。これらに対してDV
C2が外部電源で駆動されている時、分周回路20は制
御信号SDに応答して第1の分周比に設定を変更する。
従って、DCV2は、リピート転送、画像データの送信
処理を、400Mbit/sの転送速度にて実施する。
4バスに接続されたとき、その際のバスリセット時にお
いて、DVC2,PC3,VTR4間でネゴシエーショ
ンが実施される。詳しくは、DVC2の内部回路12
は、PC3及びVTR4から自身の通信性能を知らせる
ための情報を含む転送データを入出力ポート6,7、イ
ンタフェース回路11を介して取り込む。該データによ
り内部回路12は、PC3及びVTR4の通信性能を判
定する。つまり、図2に示すように、通信性能が共に4
00Mbit/sであることを判定し、内部回路12
は、自身の通信性能が400Mbit/sである旨の情
報を含む転送データを生成して、インタフェース回路1
1、入出力ポート6,7を介して出力する。
のための信号をクロック制御回路13に出力する。クロ
ック制御回路13は、該信号に基づいて分周回路20の
分周比を第1の分周比に設定して、クロック信号CLK
の周波数を、通信性能が400Mbit/sとなるよう
に設定する。このようにして、DVC2はネットワーク
に接続されたPC3,VTR4の通信性能に応じて自身
の通信性能を設定して、各機器2,3,4間のデータ転
送のための準備が終了する。
4がクロック発生手段に相当し、インタフェース回路1
1及び内部回路12がリピート転送手段に相当する。ま
た、内部回路12が通知手段に相当し、クロック制御回
路13がクロック制御手段に相当する。さらに、本実施
形態では、400Mbit/sが第1の通信速度に相当
し、100Mbit/sが第2の通信速度に相当する。
ース制御装置1の作用を説明する。先ず、内蔵するバッ
テリBによりDVC2が駆動されているときに、撮影し
た画像データをDVC2からPC3に転送する場合を説
明する。
バスリセットによりDVC2の通信性能は400Mbi
t/sの転送速度に設定される。その後、PC3からD
VC2に対して画像データの送信要求コマンドを保持し
た転送データが発行されると、DVC2は、該データを
入出力ポート6からインタフェース回路11を介して内
部回路12のバッファ15に取り込む。内部回路12は
バッファ15のデータに基づいて自身宛の転送データで
あることを判断して、画像処理等を実施する内部処理回
路に信号を出力する。そして、同信号に応答して内部処
理回路から内部回路12のバッファ15に画像データが
格納される。
機からの通信を100Mbit/sの転送速度で実施す
る旨の転送データを、インタフェース回路11を介して
入出力ポート6から出力する。
A,SB,SCをクロック制御回路13に出力する。す
ると、電源判定回路16によりバッテリB駆動であるこ
とが判定され、自機判定回路17により自機からの画像
データの転送処理が判定される。この判定結果に基づい
て、クロック制御回路13は、分周回路20の分周比を
第2の分周比に変更してクロック信号CLKの周波数を
変更する。
に同期して、内部回路12のバッファ15に格納された
画像データが、インタフェース回路11を介して入出力
ポート6から出力される。つまり、100Mbit/s
の転送速度で、画像データがPC3へ送出される。
送速度で送られてくる画像データを取り込み、ディスプ
レー(図示せず)に画像を表示する処理などを実行す
る。引き続き、DVC2からPC3へ転送される画像デ
ータは、100Mbit/sの転送速度でデータ転送が
実施される。
能が100Mbit/sの転送速度で設定されている状
態からDVC2がリピート転送を実施する場合を説明す
る。先ず、PC2がVTR3に対して、例えば記録用デ
ータを送信すると、該データは、DVC2の入出力ポー
ト6からインタフェース回路11を介して内部回路12
のバッファ15に一旦格納される。内部回路12は、バ
ッファ15の入力データに基づいて、自身宛のデータで
ないことを判定して、リピート判定信号SCをクロック
制御回路13に出力する。またこのとき、内部回路12
は、PC3及びVTR4に対して自機の通信性能の変更
を通知する。即ち、400Mbit/sの転送速度にて
通信を実施する旨の転送データがインタフェース11を
介して入出力ポート6,7から送出される。
ト判定回路18の判定結果に基づいて、制御信号SDを
クロックジェネレータ14の分周回路20に出力して、
クロック信号CLKを、400Mbit/sの転送速度
に対応した周波数に変更する。このクロック信号CLK
に基づいて内部回路12のバッファ15に一旦格納され
たデータが、インタフェース回路11を介して入出力ポ
ート7から出力される。つまり、400Mbit/sの
転送速度でデータがVTR4へ送信される。
転送されてきたデータを取り込み、転送データの記録処
理等を実施する。引き続き、PC3からVTR4へ転送
されるデータは、400Mbit/sの転送速度で一旦
DVC2に取り込まれた後、DVC2における400M
bit/sのリピート転送処理によってVTR4に送信
される。また同様に、VTR4からPC3へ転送される
データも、400Mbit/sの転送速度で一旦DVC
2に取り込まれた後、PC3に送信される。
t/sの転送速度で設定されている状態で、DVC2か
らVTR4に画像データを転送するとき、内部回路12
は、クロック制御回路13に自機判定信号SBを出力す
る。またこのとき、内部回路12は、VTR4に対して
自身からの通信を100Mbit/sの転送速度にて実
施する旨の転送データを送出する。
ックジェネレータ14のクロック信号CLKの周波数が
変更される。これにより、内部処理回路から内部回路1
2のバッファ15に格納された画像データがインタフェ
ース回路11に出力されて、入出力ポート7から100
Mbit/sの転送速度でVTR4に出力される。
Mbit/sの同期速度で取り込み該データの記憶処理
等を実施する。このように、DVC2が内蔵バッテリB
で駆動されているときは、図2に示すように、PC3−
DVC2間またはDVC2−VTR4間でデータ転送が
行われる場合、100Mbit/sの転送速度で通信が
実施される。また、PC3−VTR4間でデータ転送が
行われる場合、DVC2によるリピート転送が400M
bit/sの通信速度で実施されて、400Mbit/
sの転送速度で通信が実施される。
合を説明する。先ず、外部電源がDVC2に接続される
と内部回路12が外部電源の供給を判断して、クロック
制御回路13に対して電源判定信号SAを出力する。ま
たこのとき、内部回路12は、PC3及びVTR4に対
して、自身からの通信を400Mbit/sの転送速度
にて実施する旨の転送データを、インタフェース回路1
1を介して入出力ポート6,7から出力する。
6により外部電源で駆動していることを判定して、通信
性能を400Mbit/sの転送速度に変更すべく分周
回路20の分周比を変更する。これにより、クロック信
号CLKの周波数が変更されて、内部回路12及びイン
タフェース回路11により400Mbit/sの転送速
度でデータが転送される。
部電源で駆動されているときは、PC3−VTR4間、
PC3−DVC2間、DVC2−VTR4間の全ての通
信が400Mbit/sの転送速度で実施される。
Mbit/sの転送速度、VTR4の通信性能が200
Mbit/sの転送速度であれば、VTR4との間でネ
ゴシエーションが行われ、DVC2はリピート転送時の
自身の通信性能を200Mbit/sの転送速度に設定
する。なお、PC4もVTR4の通信性能に応じてその
通信性能を、200Mbit/sの転送速度に設定す
る。この場合、200Mbit/sが第1の通信速度に
相当する。また、ネットワークに接続される機器として
は、上述のように、DVC2,PC3,VTR4が接続
される場合に限定するものではなく、接続される機器の
種類、個数等が異なるネットワークシステムに適用でき
ることは明らかである。
ば、以下の効果を奏する。 (1)ネットワークに接続されたDVC2は、その時々
の通信条件に応じて最適な通信性能が設定され、ユーザ
が意識することなく最良の条件でネットワークに接続す
ることができる。このため、特に、家電機器等に本イン
タフェース制御装置1を適用すれば、ユーザが機器の接
続方法を意識することなく使用でき実用上好ましいもの
となる。
送が行われるとき、PC3とVTR4の通信性能に応じ
てDVC2の通信性能が400Mbit/sの転送速度
に設定され、リピート転送が実施される。従って、PC
3とVTR4間で最適な転送速度で転送処理が実施でき
る。また、内部電源としてのバッテリB駆動時では、D
VC2−PC3間の通信またはDVC2−VTR4間の
通信は、100Mbit/sの転送速度で実施されるの
で、DVC2の消費電力の低減を図ることができる。
してもよい。 ○上記実施形態のDVC2は、画像データ送信時におい
て、自身の通信性能を100Mbit/sの転送速度に
設定するものであるが、例えば、画像データを受け取る
機能のあるDVCでは、画像データの受信時において
も、自身の通信性能を100Mbit/sの転送速度に
設定するようにしてもよい。このようにしても、DVC
の消費電力の低減を図ることができる。
する機器は、DVCに限ることなく、例えば、小型携帯
用パソコン等であってもよい。 ○上記実施形態では、クロックジェネレータ14は、分
周回路20の分周比を変更する構成であったが、これに
限定しない。例えば、周波数を変更可能な発振器を備
え、クロック制御回路13からの制御信号に基づいて、
発振器がクロック信号CLKの周波数を変更するように
構成してもよい。
電源判定信号SAにより、DVC2が外部電源で駆動さ
れているのか、或いはバッテリBで駆動されているかを
判定する構成であったが、これに限定するものではな
い。例えば、DVC2内に別に設けられた電源検出回路
からの信号に基づいてクロック制御回路13が外部電源
により駆動されているのか否かを判定できるように構成
してもよい。また、電源判定回路16が自身に供給され
る電源に基づいて判断する構成としてもよい。
は、バッテリ駆動時において、自身とPC3,VTR4
との間でデータ転送を行う場合に100Mbit/s、
リピート転送を実施する場合に400Mbit/sの転
送速度に設定し、外部電源駆動時において、400Mb
it/sの転送速度に設定するものであったが、これに
限定するものではない。
C2がデータ転送する場合に100Mbit/s、リピ
ート転送を実施する場合に400Mbit/sの転送速
度を設定するものであってもよい。
であるか否かに拘わらず、100Mbit/sに通信速
度を設定し、外部電源駆動時において、自身とPC3,
VTR4との間でデータ転送を行う場合に100Mbi
t/s、リピート転送を実施する場合に400Mbit
/sの転送速度に設定するものでもよい。
わらず、バッテリ駆動時には100Mbit/sに、外
部電源駆動時には400Mbit/sに転送速度を設定
するものであってもよい。
も、自身とPC3,VTR4との間でデータ転送を行う
場合に100Mbit/s、リピート転送を実施する場
合に400Mbit/sの転送速度に設定するものであ
ってもよい。
いて、DVC2は自機の通信性能として、400Mbi
t/sの転送速度をPC3,VTR4に通知する構成で
あったが、これに限定するものではない。例えば、DV
C2がバッテリで駆動されている状態で、バスリセット
が実施されたとき、100Mbit/sの転送速度を通
知する構成にしてもよい。このようすれば、消費電力の
低減を図ることができ、実用上好ましいものとなる。
その時々の通信条件に応じて最適な通信性能を設定し、
ユーザが意識することなく最良の条件でネットワークに
接続することができる。このため、特に、家電機器等に
適用すれば、ユーザが機器の接続方法を意識することな
く使用でき実用上好ましいものとなる。
ック回路図。
ステム構成図。
ステム構成図。
ステム構成図。
路図。
の図。
の図。
Claims (10)
- 【請求項1】 複数の他の装置と接続され、データ通信
を行うためのインタフェース制御装置であって、 クロック信号を発生するクロック発生手段と、 入力データが自身宛のデータか否かを判定し、前記他の
装置宛のデータが入力された場合、前記クロック信号に
同期して前記データをネットワークに送信するリピート
転送手段と、 その時々の通信条件に応じて前記クロック信号の周波数
を変更するクロック制御手段と、を備えた、ことを特徴
とするインタフェース制御装置。 - 【請求項2】 請求項1に記載のインタフェース制御装
置において、 前記クロック制御手段は、リピート転送を行うときに前
記他の装置の通信性能に応じて第1の転送速度に変更
し、自身が他の装置とデータ転送を行うときに前記第1
の転送速度よりも遅い第2の転送速度に変更する、こと
を特徴とするインタフェース制御装置。 - 【請求項3】 内部電源または外部電源により動作可能
なインタフェース制御装置であって、 前記クロック制御手段は、前記外部電源による動作時で
は、リピート転送を行うときに前記他の装置の通信性能
に応じて第1の転送速度に変更し、自身が他の装置とデ
ータ転送を行うときに前記第1の転送速度よりも遅い第
2の転送速度に変更し、一方、前記内部電源による動作
時では、リピート転送を行うときに前記第2の転送速度
に変更する、ことを特徴とする請求項1に記載のインタ
フェース制御装置。 - 【請求項4】 内部電源または外部電源により動作可能
なインタフェース制御装置であって、 前記クロック制御手段は、前記内部電源による動作時で
は、リピート転送を行うときに前記他の装置の通信性能
に応じて第1の転送速度に変更し、自身が他の装置とデ
ータ転送を行うときに前記第1の転送速度よりも遅い第
2の転送速度に変更し、一方、前記外部電源による動作
時では、前記第1の転送速度に変更する、ことを特徴と
する請求項1に記載のインタフェース制御装置。 - 【請求項5】 請求項1に記載のインタフェース制御装
置において、 前記クロック信号発生手段は、基本信号を発生する発振
回路と、前記基本信号の分周する分周回路とを備え、前
記クロック制御手段は、前記分周回路の分周比を変更す
る、ことを特徴とするインタフェース制御装置。 - 【請求項6】 請求項1に記載のインタフェース制御装
置において、 前記他の装置と接続するための複数の入出力ポートを備
え、リピート転送時には、前記入力データが入力された
入出力パートとは別のポートから前記データを送信す
る、ことを特徴とするインタフェース制御装置。 - 【請求項7】 請求項1に記載のインタフェース制御装
置において、 前記他の装置に対して通信速度を通知する通知手段を備
え、 前記通知手段は、自身と前記他の装置との間でデータ転
送を開始するまでは、他の装置の通信性能に応じた第1
の通信速度を他の装置に対して通知し、自身と他の装置
との間でデータ転送を行うときは、前記第1の通信速度
よりも遅い第2の通信速度を他の装置に対して通知す
る、ことを特徴とするインタフェース制御装置。 - 【請求項8】 請求項7に記載のインタフェース制御装
置において、 前記クロック制御手段は、リピート転送を行うためのデ
ータが入力されるまでは、通信性能を前記第2の通信速
度に設定する、ことを特徴とするインタフェース制御装
置。 - 【請求項9】 複数の他の装置と接続され、自身宛のデ
ータであれば入力データを内部処理回路に取り込み、他
の装置宛のデータであれば、第1の転送速度で他の装置
に対して入力データを送信するインタフェース制御装置
に適用されるインタフェース制御方法であって、 前記第1の通信速度よりも遅い第2の通信速度で内部処
理回路と前記他の装置との間でデータ転送を行う、こと
を特徴とするインタフェース制御方法。 - 【請求項10】 複数の他の装置と接続され、自身宛の
データであれば入力データを内部処理回路に取り込み、
他の装置宛のデータであれば、他の装置に対して入力デ
ータを送信し、内部電源または外部電源により動作可能
なインタフェース制御装置に適用されるインタフェース
制御方法であって、 前記外部電源による動作時には、前記他の装置の通信性
能に応じた第1の転送速度でデータ転送を行い、 前記内部電源による動作時には、前記第1の通信速度よ
りも遅い第2の通信速度でデータ転送を行う、ことを特
徴とするインタフェース制御方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03007599A JP4091195B2 (ja) | 1999-02-08 | 1999-02-08 | インタフェース制御装置及びインタフェース制御方法 |
TW089100806A TW558877B (en) | 1999-02-08 | 2000-01-19 | Interface controller with variable transfer rate |
US09/490,120 US6665810B1 (en) | 1999-02-08 | 2000-01-24 | Interface controller that controls the rate at which data is transfer based on the destination address of the data |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03007599A JP4091195B2 (ja) | 1999-02-08 | 1999-02-08 | インタフェース制御装置及びインタフェース制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000232465A true JP2000232465A (ja) | 2000-08-22 |
JP4091195B2 JP4091195B2 (ja) | 2008-05-28 |
Family
ID=12293691
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03007599A Expired - Fee Related JP4091195B2 (ja) | 1999-02-08 | 1999-02-08 | インタフェース制御装置及びインタフェース制御方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6665810B1 (ja) |
JP (1) | JP4091195B2 (ja) |
TW (1) | TW558877B (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003009533A1 (fr) * | 2001-07-11 | 2003-01-30 | Fujitsu Limited | Dispositif d'interface et procede de commande associe |
JP2008219067A (ja) * | 2007-02-28 | 2008-09-18 | Nippon Telegr & Teleph Corp <Ntt> | 経路計算装置、方法、およびプログラム |
JP2016171470A (ja) * | 2015-03-13 | 2016-09-23 | パナソニックIpマネジメント株式会社 | 通信装置、受信装置、通信システム |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002312081A (ja) * | 2001-04-13 | 2002-10-25 | Sanyo Electric Co Ltd | インタフェース回路およびディスクドライブ装置 |
DE10121912C2 (de) * | 2001-05-05 | 2003-05-22 | Phoenix Contact Gmbh & Co | Verfahren zur zentralen Datenraten-Einstellung in einer Datenübertragungsanlage sowie Vorrichtung zur zentralen Datenraten-Einstellung |
US6807640B2 (en) * | 2001-05-08 | 2004-10-19 | Intersil Americas, Inc. | Programmable interface controller suitable for spanning clock domains |
JP2002343012A (ja) * | 2001-05-18 | 2002-11-29 | Sanyo Electric Co Ltd | ディスクドライブ装置 |
US20030088797A1 (en) * | 2001-11-07 | 2003-05-08 | Daniel Gaur | Adapting link speed of a network controller to available power supply |
US7069347B1 (en) * | 2002-09-27 | 2006-06-27 | Cypress Semiconductor Corporation | Device and method for adapting speed of a USB device based on available power |
US7072989B1 (en) | 2002-09-27 | 2006-07-04 | Cypress Semiconductor, Inc. | USB peripheral device storing an indication of an operating power mode when a host went into hibernate and restarting at the power mode accordingly |
US7278047B2 (en) * | 2002-10-14 | 2007-10-02 | Lexmark International, Inc. | Providing different clock frequencies for different interfaces of a device |
US8019887B2 (en) * | 2003-09-04 | 2011-09-13 | Intel Corporation | Method, system, and program for managing a speed at which data is transmitted between network adaptors |
US7610495B2 (en) * | 2003-11-25 | 2009-10-27 | Agere Systems Inc. | Method and apparatus for power management using transmission mode with reduced power |
US20050157646A1 (en) * | 2004-01-16 | 2005-07-21 | Nokia Corporation | System and method of network congestion control by UDP source throttling |
JP2005316593A (ja) * | 2004-04-27 | 2005-11-10 | Sony Corp | 電力制御装置及び電力制御方法 |
US20050265378A1 (en) * | 2004-05-26 | 2005-12-01 | Microchip Technology Incorporated | Streaming input-output ports in a digital device |
US7613260B2 (en) | 2005-11-21 | 2009-11-03 | Provigent Ltd | Modem control using cross-polarization interference estimation |
US20070121670A1 (en) * | 2005-11-29 | 2007-05-31 | Delta Electronics, Inc. | Method for converting, editing and modifying communication protocol |
US7796708B2 (en) | 2006-03-29 | 2010-09-14 | Provigent Ltd. | Adaptive receiver loops with weighted decision-directed error |
US7643512B2 (en) * | 2006-06-29 | 2010-01-05 | Provigent Ltd. | Cascaded links with adaptive coding and modulation |
US7839952B2 (en) | 2006-12-05 | 2010-11-23 | Provigent Ltd | Data rate coordination in protected variable-rate links |
US7720136B2 (en) | 2006-12-26 | 2010-05-18 | Provigent Ltd | Adaptive coding and modulation based on link performance prediction |
US8315574B2 (en) | 2007-04-13 | 2012-11-20 | Broadcom Corporation | Management of variable-rate communication links |
US7821938B2 (en) | 2007-04-20 | 2010-10-26 | Provigent Ltd. | Adaptive coding and modulation for synchronous connections |
US8001445B2 (en) | 2007-08-13 | 2011-08-16 | Provigent Ltd. | Protected communication link with improved protection indication |
US8040985B2 (en) | 2007-10-09 | 2011-10-18 | Provigent Ltd | Decoding of forward error correction codes in the presence of phase noise |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5099140A (en) * | 1990-08-31 | 1992-03-24 | Advanced Micro Devices, Inc. | Synchronous clock source selector |
US5517671A (en) * | 1993-07-30 | 1996-05-14 | Dell Usa, L.P. | System for designating a plurality of I/O devices to a plurality of I/O channels and connecting and buffering the plurality of I/O channels to a single system bus |
US5682142A (en) | 1994-07-29 | 1997-10-28 | Id Systems Inc. | Electronic control system/network |
US5982210A (en) * | 1994-09-02 | 1999-11-09 | Sun Microsystems, Inc. | PLL system clock generator with instantaneous clock frequency shifting |
US5848251A (en) * | 1996-08-06 | 1998-12-08 | Compaq Computer Corporation | Secondary channel for command information for fibre channel system interface bus |
US5809291A (en) * | 1997-02-19 | 1998-09-15 | International Business Machines Corp. | Interoperable 33 MHz and 66 MHz devices on the same PCI bus |
US6000022A (en) * | 1997-10-10 | 1999-12-07 | Micron Technology, Inc. | Method and apparatus for coupling signals between two circuits operating in different clock domains |
US6240480B1 (en) * | 1998-05-07 | 2001-05-29 | Advanced Micro Devices, Inc. | Bus bridge that provides selection of optimum timing speed for transactions |
US6393502B1 (en) * | 1999-08-31 | 2002-05-21 | Advanced Micro Devices, Inc. | System and method for initiating a serial data transfer between two clock domains |
US6405270B1 (en) * | 1999-09-08 | 2002-06-11 | Lsi Logic Corporation | Method and apparatus for increasing data rates between nodes of a serial bus |
-
1999
- 1999-02-08 JP JP03007599A patent/JP4091195B2/ja not_active Expired - Fee Related
-
2000
- 2000-01-19 TW TW089100806A patent/TW558877B/zh not_active IP Right Cessation
- 2000-01-24 US US09/490,120 patent/US6665810B1/en not_active Expired - Lifetime
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003009533A1 (fr) * | 2001-07-11 | 2003-01-30 | Fujitsu Limited | Dispositif d'interface et procede de commande associe |
JPWO2003009533A1 (ja) * | 2001-07-11 | 2004-11-11 | 富士通株式会社 | インタフェース装置及びその制御方法 |
US7724689B2 (en) | 2001-07-11 | 2010-05-25 | Fujitsu Microelectronics Limited | Interface device and interface device control method |
JP2008219067A (ja) * | 2007-02-28 | 2008-09-18 | Nippon Telegr & Teleph Corp <Ntt> | 経路計算装置、方法、およびプログラム |
JP4714171B2 (ja) * | 2007-02-28 | 2011-06-29 | 日本電信電話株式会社 | 経路計算装置、方法、およびプログラム |
JP2016171470A (ja) * | 2015-03-13 | 2016-09-23 | パナソニックIpマネジメント株式会社 | 通信装置、受信装置、通信システム |
Also Published As
Publication number | Publication date |
---|---|
TW558877B (en) | 2003-10-21 |
US6665810B1 (en) | 2003-12-16 |
JP4091195B2 (ja) | 2008-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2000232465A (ja) | インタフェース制御装置及びインタフェース制御方法 | |
KR100514262B1 (ko) | 전자장치 및 이의 동작모드제어방법 | |
JP2001119415A (ja) | データ転送制御装置及び電子機器 | |
JP2002141911A (ja) | データ転送制御装置及び電子機器 | |
JP2003044184A (ja) | データ処理装置及び電力制御方法 | |
KR100703795B1 (ko) | 버스 리셋 발생시 식별 정보를 획득하는 장치 및 그 방법 | |
TW200906081A (en) | Multi-protocol infrared receiver | |
JPH11175198A (ja) | ネットワークインタフェース、ネットワークインタフェースを初期化するための装置およびネットワークインタフェース内に構成情報をロードする方法 | |
JP2006343815A (ja) | 通信装置、通信方法、通信システム | |
US20040243861A1 (en) | Communication device | |
US7779195B2 (en) | Communication control apparatus for common bus connection devices | |
JPH10229410A (ja) | データ処理装置、電子機器および通信システム | |
JP2002351813A (ja) | 伝送装置及び伝送方法 | |
US7912989B2 (en) | Network interface for decreasing power consumption | |
JP2001177537A (ja) | データ転送制御装置、情報記憶媒体及び電子機器 | |
US10209734B2 (en) | Semiconductor device, semiconductor system, and method of operating the semiconductor device | |
JP2004147251A (ja) | データ転送装置およびインタフェース制御半導体集積回路、ならびにプロトコル処理回路制御方法 | |
JP3593882B2 (ja) | 印刷装置及びインターフェース制御方法 | |
JP5902402B2 (ja) | データ出力調整装置、データ出力調整方法、rgmiiネットワークシステム、及び、rgmiiネットワーク通信路切替方法 | |
US11233514B2 (en) | Semiconductor device including subsystem interfaces and communications method thereof | |
JP2004012871A (ja) | データ転送制御システム、電子機器及びデータ転送制御方法 | |
JP2004302778A (ja) | インタフェイス装置 | |
JP2004194220A (ja) | データ通信装置、デジタルビデオカメラ、データ通信装置の制御方法、記録媒体およびプログラム | |
JP2004362282A (ja) | ネットワーク機器及びネットワークシステム | |
JP2001167022A (ja) | データ転送システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060203 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071120 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071121 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080226 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080228 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140307 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |